



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ

217818

(11)

(B1)

(22) Přihlášeno 06 03 81
(21) (PV 1635-81)

(40) Zveřejněno 28 05 82

(45) Vydáno 15 07 84

(51) Int. Cl.³
G 05 D 5/06

(75)

Autor vynálezu


BOCEK KAREL ing. CSc., BYSTRICE

(54) Zapojení k číslicovému odměřování jednorozměrných veličin

Vynález se týká zapojení k číslicovému odměřování jednorozměrných veličin, například času, geometrických veličin a podobně v soustavách automatického řízení výrobních procesů.

Podstata tohoto zapojení spočívá ve spojení generátoru impulsu, vstupního hradla, čítače s přídavnou logickou sítí sestávající z časového obvodu, jehož výstup je spojen s řídicími vstupy přídavných hradel, propojujících výstupy rozdělovacích paměťových obvodů s řídicími vstupy výstupních hradel, které propojují výstupy koincidenčních obvodů čítače s výstupem zapojení.

Zapojení podle vynálezu se uplatňuje v oblasti řídicích automatů v průmyslu.



Vynález se týká zapojení k číslicovému odměřování jednorozměrných veličin, v soustavách automatického řízení výrobních procesů. Jedná se o měření veličin, které lze snadno a účelně převést na pravidelný sled měrných impulsů v přímé úměrnosti odměřované jednorozměrné veličině.

Typickými případy jsou měření času pomocí měrných impulsů konstantní frekvence, měření délky měrnými impulsy s frekvencí úměrnou dráze, kterou proběhne sledovaný předmět a podobně.

Pojem odměřování je míněn tak, že se předem zadává hodnota odměřované veličiny, a při dosažení této hodnoty během měření se identifikuje dosažený stav jako výstupní signál zapojení.

Základním článkem k výše uvedenému měření - odměřování jsou zapojení složené z generátoru impulsů, čítače impulsů, popřípadě samostatného hradla, které účelně uvolňuje průchod měrných impulsů do čítače.

Nevýhodou známých zapojení k měření - odměřování jsou konstantní podmínky tohoto zadání, tj. konstantní hodnota předvolby čítače impulsů, jakož i konstantní logické podmínky jednotlivých odměřování.

Tyto nevýhody odstraňuje zapojení k číslicovému odměřování jednorozměrných veličin podle vynálezu, složené z generátoru impulsů, vstupního hradla, čítače a přídavné logické sítě, jehož podstata spočívá v tom, že výstup časového obvodu je spojen jednak s řídicím vstupem prvního přídavného hradla a jednak s řídicím vstupem druhého přídavného hradla, první výstup rozdělovacího paměťového obvodu je spojen se vstupem prvního přídavného hradla, jehož výstup je spojen s řídicím vstupem prvního výstupního hradla, druhý výstup rozdělovacího paměťového obvodu je spojen se vstupem druhého přídavného hradla, jehož výstup je spojen s řídicím vstupem druhého výstupního hradla, řádové výstupy čítače jsou spojeny prostřednictvím sběrnice se vstupů koincidenčních obvodů, přičemž výstup prvního koincidenčního obvodu je spojen se vstupem prvního výstupního hradla, jehož výstup je spojen s prvním vstupem součtového logického obvodu, a výstup druhého koincidenčního obvodu je spojen se vstupem druhého výstupního hradla, jehož výstup je spojen s druhým vstupem součtového logického obvodu.

Vstup časového obvodu je spojen s výstupem snímače polohy.

Záznamový vstup rozdělovacího paměťového obvodu je spojen s kontaktem.

Předností zapojení k číslicovému odměřování jednorozměrných veličin podle vynálezu je vymezení časového intervalu k vlastnímu měření, a mimo tento časový interval je průchod signálů určujících stav dosažení zadané hodnoty na výstup zapojení uzavřen. Nastavováním rozdělovací paměti se dosahuje výběr první, popřípadě druhé koincidence k uvolnění výstupního signálu čítače. Signálem na mazací vstup čítače se blokuje vlastní měření mimo dříve uvedený časový interval.

Zapojení k číslicovému odměřování jednorozměrných veličin podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese.

Na obrázku je generátor G spojen se vstupem h vstupního hradla H , jehož výstup je spojen se vstupem n čítače N . Řídicí vstup k vstupního hradla H je nezapojen. Řádové výstupy čítače N jsou přes sběrnici V spojeny se vstupem prvního koincidenčního obvodu J a se vstupem druhého koincidenčního obvodu K .

Výstup snímače polohy F je spojen se vstupem t časového obvodu T , jehož výstup je spojen jednak s řídicím vstupem a prvního přídavného hradla L a jednak s řídicím vstupem m druhého přídavného hradla M , a dále s mazacím vstupem n_0 čítače N .

Kontakt $\underline{C}$ je spojen se záznamovým vstupem $\underline{D}_1$ rozdělovacího paměťového obvodu $\underline{P}$. Mazací vstup $\underline{D}_2$ rozdělovacího paměťového obvodu $\underline{P}$ je nezapojen.

První výstup $\underline{P}_1$ rozdělovacího paměťového obvodu $\underline{P}$ je spojen se vstupem $\underline{1}$ prvního přídavného hradla $\underline{L}$, jehož výstup je spojen s řídicím vstupem $\underline{8}$ prvního výstupního hradla $\underline{D}$. Druhý výstup $\underline{P}_2$ rozdělovacího paměťového obvodu $\underline{P}$ je spojen se vstupem $\underline{m}$ druhého přídavného hradla $\underline{M}$, jehož výstup je spojen s řídicím vstupem $\underline{e}$ druhého výstupního hradla $\underline{E}$.

Výstup prvního koincidenčního obvodu $\underline{J}$ je spojen se vstupem $\underline{d}$ prvního výstupního hradla $\underline{D}$, jehož výstup je spojen s prvním vstupem $\underline{g}_1$ součtového logického obvodu $\underline{S}$. Výstup druhého koincidenčního obvodu $\underline{K}$ je spojen se vstupem $\underline{e}$ druhého výstupního hradla $\underline{E}$, jehož výstup je spojen s druhým vstupem $\underline{g}_2$ součtového logického obvodu $\underline{S}$.

Funkce zapojení k číslicovému odměřování jednorozměrných veličin podle vynálezu v příkladném provedení podle obrázku je taková, že měrné impulsy přecházejí z generátoru impulsů $\underline{G}$ na vstup $\underline{h}$ hradla $\underline{H}$, a po dobu otevřeného stavu tohoto hradla přecházejí dále na vstup $\underline{n}$ čítače $\underline{N}$.

Čítač $\underline{N}$ pracuje s předvolbou koncového stavu. Ve výchozím stavu se předpokládá vynulovaný stav čítače $\underline{N}$. Během odměřování v časových okamžicích dosažení stavu čítače $\underline{N}$ shodného s předvolbou prvního koincidenčního obvodu $\underline{J}$, popřípadě shodného s předvolbou druhého koincidenčního obvodu $\underline{K}$ vznikají na výstupech těchto obvodů signály vyhodnocení, které přecházejí dále na vstupy $\underline{d}$, $\underline{e}$ výstupních hradel $\underline{D}$, $\underline{E}$.

Měrné impulsy představují posloupnost impulsů s časově konstantní frekvencí, popřípadě posloupnost impulsů od snímače, například dálkového přemístění předmětu.

Vlastní zahájení odměřování vychází od snímače polohy $\underline{F}$. Signál z výstupu tohoto snímače, například v časovém okamžiku přechodu předmětu místem snímače polohy $\underline{F}$ přechází na vstup $\underline{t}$ a způsobuje vybuzení tohoto časového obvodu $\underline{T}$ po dobu Δt .

Signál z výstupu časového obvodu $\underline{T}$ přechází jednak na řídicí vstup $\underline{a}$ prvního přídavného hradla $\underline{L}$ a jednak na řídicí vstup $\underline{u}$ druhého přídavného hradla $\underline{M}$, a dále na mazací vstup $\underline{n}_0$ čítače $\underline{N}$. Výsledkem je uvolněný stav přídavných hradel $\underline{L}$, $\underline{M}$ pro průchod signálů na řídicí vstupy $\underline{8}$, $\underline{e}$ výstupních hradel $\underline{D}$, $\underline{E}$, a uvolněný stav čítače $\underline{N}$ pro načítávání měrných impulsů.

Předpokládá se, že při zahájení jednotlivého odměřování je již určen stav rozdělovacího paměťového obvodu $\underline{P}$ pro toto odměřování. Zůstává-li rozdělovací paměťový obvod $\underline{P}$ ve vymazaném stavu, je například na prvním výstupu $\underline{P}_1$ jedničkový logický signál, který při vybuzení časového obvodu $\underline{T}$ přechází na řídicí vstup $\underline{8}$ prvního výstupního hradla $\underline{D}$, a čítač $\underline{N}$ se vyhodnocuje podle předvolby prvního koincidenčního obvodu $\underline{J}$ v tom smyslu, že signál z výstupu tohoto obvodu $\underline{J}$ v časovém okamžiku načítání shodného s touto předvolbou přechází přes otevřené první výstupní hradlo $\underline{D}$ na první vstup $\underline{g}_1$ součtového logického obvodu $\underline{S}$. Přitom druhé výstupní hradlo $\underline{E}$ je uzavřeno.

V opačném případě, například sepnutím kontaktu $\underline{C}$, napojeného například na zdroj napětí, přechází signál na záznamový vstup $\underline{D}_1$ a způsobuje překlopení rozdělovacího paměťového obvodu $\underline{P}$ do vybuzeného stavu. Na druhém výstupu $\underline{P}_2$ je jedničkový logický signál, který při vybuzení časového obvodu $\underline{T}$ přechází na řídicí vstup $\underline{e}$ druhého výstupního hradla $\underline{E}$, a čítač $\underline{N}$ se vyhodnocuje podle předvolby druhého koincidenčního obvodu $\underline{K}$ v tom smyslu, že signál z výstupu tohoto obvodu $\underline{K}$ v časovém okamžiku načítání shodného s touto předvolbou přechází přes otevřené druhé výstupní hradlo $\underline{E}$ na druhý vstup $\underline{g}_2$ součtového logického obvodu $\underline{S}$. Přitom je první výstupní hradlo $\underline{D}$ uzavřeno.

Vylučnost otevření jednoho z obou výstupních hradel $\underline{D}$, $\underline{E}$ je určena antivalentními hodnotami logických signálů na výstupech $\underline{P}_1$, $\underline{P}_2$ rozdělovacího paměťového obvodu $\underline{P}$.

Signál na výstupu součtového logického obvodu $\underline{S}$ je logickým součtem signálů na vstupech $\underline{S}_1$, $\underline{S}_2$ a představuje zároveň výstupní signál zapojení.

Je zřejmé, že časový interval ΔT trvání signálu na výstupu časového obvodu $\underline{T}$ ohraničuje maximální hodnoty odměřované jednorozměrné veličiny v měřítku času. Mimo tento časový interval je základní funkce zapojení blokována, a to blokováním průchodu přes přídavná hradla $\underline{L}$, $\underline{M}$ signálů z výstupů $\underline{P}_1$, $\underline{P}_2$ rozdělovacího paměťového obvodu $\underline{P}$ na řídicí vstupy $\underline{\delta}$, $\underline{\epsilon}$ výstupních hradel $\underline{D}$, $\underline{E}$, popřípadě blokováním čítače $\underline{N}$ působením signálu na mazací vstup $\underline{m}_0$ tohoto čítače. Předpokládá se bez újmy na obecnosti řešení, že mazací vstup $\underline{m}_0$ je inverzní, tj. jedničkový signál čítání uvolňuje, a nulový signál čítání blokuje.

Další blokování pochodu odměřování čítáním se dosahuje spojením řídicího vstupu $\underline{\kappa}$ vstupního hradla $\underline{H}$ s výstupem časového obvodu $\underline{T}$. Tímto spojením se blokuje průchodnost vstupního hradla $\underline{H}$ mimo časový interval ΔT tohoto časového obvodu.

Zpětné uvádění rozdělovacího paměťového obvodu $\underline{P}$ do výchozího stavu se dosahuje automaticky spojením mazacího vstupu $\underline{p}_2$ tohoto obvodu s výstupem druhého výstupního hradla $\underline{E}$, popřípadě s výstupem součtového logického obvodu $\underline{S}$ přes časový zpožďovací člen se zpožděním delším než je časové trvání signálu vyhodnocení stavu čítače $\underline{N}$ koincidenčními obvody $\underline{J}$, $\underline{K}$.

Zapojení k odměřování jednorozměrných veličin podle vynálezu všeobecně umožňuje provedení konkrétního odměření přivedením signálu na vstup $\underline{i}$ časového obvodu $\underline{T}$, a to standardní velikosti, popřípadě náhradní velikosti jednorozměrné veličiny v závislosti na výchozím vymazaném stavu, popřípadě vybuzeném stavu rozdělovacího paměťového obvodu $\underline{P}$. Má tedy širší uplatnění v oblasti řídicích automatů v průmyslu.

P Ř E D M Ě T V Y N Á L E Z U

1. Zapojení k číslicovému odměřování jednorozměrných veličin složené z generátoru impulsů, vstupního hradla, čítače a přídavné logické sítě vyznačené tím, že výstup časového obvodu ($\underline{T}$) je spojen jednak s řídicím vstupem ($\underline{\lambda}$) prvního přídavného hradla ($\underline{L}$) a jednak s řídicím vstupem ($\underline{\mu}$) druhého přídavného hradla ($\underline{M}$), první výstup ($\underline{P}_1$) rozdělovacího paměťového obvodu ($\underline{P}$) je spojen se vstupem ($\underline{i}$) prvního přídavného hradla ($\underline{L}$), jehož výstup je spojen s řídicím vstupem ($\underline{\delta}$) prvního výstupního hradla ($\underline{D}$), druhý výstup ($\underline{P}_2$) rozdělovacího paměťového obvodu ($\underline{P}$) je spojen se vstupem ($\underline{m}$) druhého přídavného hradla ($\underline{M}$), jehož výstup je spojen s řídicím vstupem ($\underline{\epsilon}$) druhého výstupního hradla ($\underline{E}$), řádové výstupy čítače ($\underline{N}$) jsou spojeny prostřednictvím sběrnice ($\underline{V}$) se vstupy koincidenčních obvodů ($\underline{J}$, $\underline{K}$), přičemž výstup prvního koincidenčního obvodu ($\underline{J}$) je spojen se vstupem ($\underline{d}$) prvního výstupního hradla ($\underline{D}$), jehož výstup je spojen s prvním vstupem ($\underline{s}_1$) součtového logického obvodu ($\underline{S}$), a výstup druhého koincidenčního obvodu ($\underline{K}$) je spojen se vstupem ($\underline{e}$) druhého výstupního hradla ($\underline{E}$), jehož výstup je spojen s druhým vstupem ($\underline{s}_2$) součtového logického obvodu ($\underline{S}$).

2. Zapojení podle bodu 1, vyznačené tím, že vstup ($\underline{t}$) časového obvodu ($\underline{T}$) je spojen s výstupem snímače polohy ($\underline{F}$).

3. Zapojení podle bodu 1, vyznačené tím, že záznamový vstup ($\underline{p}_1$) rozdělovacího obvodu ($\underline{P}$) je spojen s kontaktem ($\underline{C}$).

1 list výkresů

