

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7653915号
(P7653915)

(45)発行日 令和7年3月31日(2025.3.31)

(24)登録日 令和7年3月21日(2025.3.21)

(51)国際特許分類		F I	
H O 4 N	19/70 (2014.01)	H O 4 N	19/70
H O 4 N	19/126 (2014.01)	H O 4 N	19/126
H O 4 N	19/176 (2014.01)	H O 4 N	19/176
H O 4 N	19/136 (2014.01)	H O 4 N	19/136
請求項の数 20 (全36頁)			
(21)出願番号	特願2021-560100(P2021-560100)	(73)特許権者	518341334
(86)(22)出願日	令和2年6月16日(2020.6.16)		インターディジタル・シーイー・パテン
(65)公表番号	特表2022-537090(P2022-537090		ト・ホールディングス・ソシエテ・パ・
	A)		アクションス・シンプリフィエ
(43)公表日	令和4年8月24日(2022.8.24)		フランス国, 7 5 0 1 7 パリ, ル デュ
(86)国際出願番号	PCT/EP2020/066614		コロネル モル 3
(87)国際公開番号	WO2020/254317	(74)代理人	100079108
(87)国際公開日	令和2年12月24日(2020.12.24)		弁理士 稲葉 良幸
審査請求日	令和5年6月13日(2023.6.13)	(74)代理人	100109346
(31)優先権主張番号	19305802.1		弁理士 大貫 敏史
(32)優先日	令和1年6月21日(2019.6.21)	(74)代理人	100117189
(33)優先権主張国・地域又は機関			弁理士 江口 昭彦
	欧州特許庁(EP)	(74)代理人	100134120
(31)優先権主張番号	19305826.0		弁理士 内藤 和彦
(32)優先日	令和1年6月24日(2019.6.24)	(74)代理人	100108213
最終頁に続く		最終頁に続く	

(54)【発明の名称】 ビデオ符号化及び復号化の単一インデックス量子化行列設計

(57)【特許請求の範囲】

【請求項1】

ピクチャ内の復号化するブロックのブロックサイズ、色成分、及び予測モードに基づいて、量子化行列の単一識別子を取得することであって、前記識別子は、 $matrixId=N^{*}sizeId+matrixTypeId$ として導出され、式中、Nは、可能なタイプ識別子の数であり、 $sizeId$ は、前記ブロックサイズを示し、 $matrixTypeId$ は、前記色成分及び前記予測モードを示す、ことと、

基準量子化行列を示すシンタックス要素を復号化することであって、前記シンタックス要素は、前記基準量子化行列の識別子と前記量子化行列の前記取得された識別子との間の差分を指定する、復号化することと、

前記基準量子化行列に基づいて前記量子化行列を取得することと、
前記量子化行列に応答して前記ブロックの変換係数を逆量子化することと、
前記逆量子化された変換係数に応答して前記ブロックを復号化することと、
を含む方法。

【請求項2】

前記ブロックのサイズは、前記基準量子化行列が逆量子化のために適用されるブロックのサイズと異なる、請求項1に記載の方法。

【請求項3】

前記量子化行列の要素は、前記ブロックの各変換係数を逆量子化する際、スケーリングファクタとして使用される、請求項1に記載の方法。

【請求項 4】

前記量子化行列の要素は、前記ブロックの各変換係数を逆量子化する際、オフセットとして使用される、請求項 1 に記載の方法。

【請求項 5】

ピクチャ内の符号化するブロックにアクセスすることと、

前記ブロックの量子化行列にアクセスすることと、

前記ブロックのブロックサイズ、色成分、及び予測モードに基づいて前記量子化行列の単一識別子を取得することであって、前記識別子は、 $\text{matrixId} = N^* \text{sizeId} + \text{matrixTypeId}$ として導出され、式中、 N は、可能なタイプ識別子の数であり、 sizeId は、前記ブロックサイズを示し、 matrixTypeId は、前記色成分及び前記予測モードを示す、ことと、

10

基準量子化行列を示すシンタックス要素を符号化することであって、前記シンタックス要素は、前記基準量子化行列の識別子と前記量子化行列の前記取得された識別子との間の差分を指定する、符号化することと、

前記量子化行列に応答して前記ブロックの変換係数を量子化することと、

前記量子化された変換係数をエントロピー符号化することと、

を含む方法。

【請求項 6】

前記ブロックのサイズは、前記基準量子化行列が量子化のために適用されるブロックのサイズと異なる、請求項 5 に記載の方法。

20

【請求項 7】

前記量子化行列の要素は、前記ブロックの各変換係数を量子化する際、スケーリングファクタとして使用される、請求項 5 に記載の方法。

【請求項 8】

前記量子化行列の要素は、前記ブロックの各変換係数を量子化する際、オフセットとして使用される、請求項 5 に記載の方法。

【請求項 9】

前記基準量子化行列は先にシグナリングされる、請求項 5 に記載の方法。

【請求項 10】

前記ブロックサイズは $M \times N$ であり、ここで、 M は幅であり、 N は高さであり、前記ブロックの前記識別子は、 $\max(M, N)$ のサイズに基づき、 $\max(M, N)$ は M 及び N の大きい方として定義される、請求項 5 に記載の方法。

30

【請求項 11】

1 組の量子化行列が、識別子の増大順にシグナリングされ、最大ブロックサイズの量子化行列が最初にシグナリングされる、請求項 5 に記載の方法。

【請求項 12】

一つ以上のプロセッサを備える装置であって、

前記一つ以上のプロセッサは、

ピクチャ内の復号化するブロックのブロックサイズ、色成分、及び予測モードに基づいて量子化行列の単一識別子を取得することであって、前記識別子は、 $\text{matrixId} = N^* \text{sizeId} + \text{matrixTypeId}$ として導出され、式中、 N は、可能なタイプ識別子の数であり、 sizeId は、前記ブロックサイズを示し、 matrixTypeId は、前記色成分及び前記予測モードを示す、ことと、

40

基準量子化行列を示すシンタックス要素を復号化することであって、前記シンタックス要素は、前記基準量子化行列の識別子と前記量子化行列の前記取得された識別子との間の差分を指定する、復号化することと、

前記基準量子化行列に基づいて前記量子化行列を取得することと、

前記量子化行列に応答して前記ブロックの変換係数を逆量子化することと、

前記逆量子化された変換係数に応答して前記ブロックを復号化することと、

を行うように構成されている、装置。

50

【請求項 13】

前記ブロックのサイズは、前記基準量子化行列が逆量子化のために適用されるブロックのサイズと異なる、請求項 12 に記載の装置。

【請求項 14】

前記量子化行列の要素は、前記ブロックの各変換係数を逆量子化する際、スケーリングファクタとして使用される、請求項 12 に記載の装置。

【請求項 15】

前記量子化行列の要素は、前記ブロックの各変換係数を逆量子化する際、オフセットとして使用される、請求項 12 に記載の装置。

【請求項 16】

一つ以上のプロセッサを備える装置であって、
前記一つ以上のプロセッサは、
ピクチャ内の符号化するブロックにアクセスすることと、
前記ブロックの量子化行列にアクセスすることと、
前記ブロックのブロックサイズ、色成分、及び予測モードに基づいて前記量子化行列の単一識別子を取得することであって、前記識別子は、 $\text{matrixId} = N^* \text{sizeId} + \text{matrixTypeId}$ として導出され、式中、 N は、可能なタイプ識別子の数であり、 sizeId は、前記ブロックサイズを示し、 matrixTypeId は、前記色成分及び前記予測モードを示す、ことと、

基準量子化行列を示すシンタックス要素を符号化することであって、前記シンタックス要素は、前記基準量子化行列の識別子と前記量子化行列の前記取得された識別子との間の差分を指定する、符号化することと、

前記量子化行列に応答して前記ブロックの変換係数を量子化することと、

前記量子化された変換係数をエントロピー符号化することと、

を行うように構成されている、装置。

【請求項 17】

前記ブロックのサイズは、前記基準量子化行列が逆量子化のために適用されるブロックのサイズと異なる、請求項 16 に記載の装置。

【請求項 18】

前記基準量子化行列は先にシグナリングされる、請求項 16 に記載の装置。

【請求項 19】

前記ブロックサイズは $M \times N$ であり、ここで、 M は幅であり、 N は高さであり、前記ブロックの前記識別子は、 $\max(M, N)$ のサイズに基づき、 $\max(M, N)$ は M 及び N の大きい方として定義される、請求項 16 に記載の装置。

【請求項 20】

1 組の量子化行列が、識別子の増大順にシグナリングされ、最大ブロックサイズの量子化行列が最初にシグナリングされる、請求項 16 に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

技術分野

[1] 本実施形態は一般的には、ビデオ符号化及び復号化における量子化行列設計の方法及び装置に関する。

【背景技術】

【0002】

背景

[2] 高圧縮効率を達成するために、画像及びビデオ符号化方式は通常、予測及び変換を利用して、ビデオコンテンツにおける空間的及び時間的冗長性を利用する。一般に、イントラ又はインターピクチャ相関を利用するために、イントラ及びインター予測が使用され、その場合、予測誤差又は予測残差と呼ばれることが多い元ブロックと予測ブロックとの

10

20

30

40

50

間の差分が変換、量子化、エントロピー符号化される。ビデオを再構築するために、圧縮データは、エントロピー符号化、量子化、変換、及び予測に対応する逆プロセスによって復号化される。

【発明の概要】

【0003】

概要

【3】 一実施形態によれば、ビデオ復号化方法が提供され、本方法は、ピクチャ内の復号化するブロックのブロックサイズ、色成分、及び予測モードに基づいて量子化行列の単一識別子を取得することと、基準量子化行列を示すシンタックス要素を復号化することとであって、上記シンタックス要素は、上記基準量子化行列の識別子と上記量子化行列の上記取得された識別子との間の差分を指定する、復号化することと、上記基準量子化行列に基づいて上記量子化行列を取得することと、上記量子化行列に応答して上記ブロックの変換係数を逆量子化することと、上記逆量子化された変換係数に応答して上記ブロックを復号化することを含む。

【0004】

【4】 別の実施形態によれば、ビデオ符号化方法が提供され、本方法は、ピクチャ内の符号化するブロックにアクセスすることと、上記ブロックの量子化行列にアクセスすることと、上記ブロックのブロックサイズ、色成分、及び予測モードに基づいて上記量子化行列の単一識別子を取得することと、基準量子化行列を示すシンタックス要素を符号化することとであって、上記シンタックス要素は、上記基準量子化行列の識別子と上記量子化行列の上記取得された識別子との間の差分を指定する、符号化することと、上記量子化行列に応答して上記ブロックの変換係数を量子化することと、上記量子化された変換係数をエントロピー符号化することを含む。

【0005】

【5】 別の実施形態によれば、ビデオ復号化装置が提供され、本装置は1つ又は複数のプロセッサを備え、前記1つ又は複数のプロセッサは、ピクチャ内の復号化するブロックのブロックサイズ、色成分、及び予測モードに基づいて量子化行列の単一識別子を取得することと、基準量子化行列を示すシンタックス要素を復号化することとであって、上記シンタックス要素は、上記基準量子化行列の識別子と上記量子化行列の上記取得された識別子との間の差分を指定する、復号化することと、上記基準量子化行列に基づいて上記量子化行列を取得することと、上記量子化行列に応答して上記ブロックの変換係数を逆量子化することと、上記逆量子化された変換係数に応答して上記ブロックを復号化することを行うように構成される。

【0006】

【6】 別の実施形態によれば、ビデオ符号化装置が提供され、本装置は1つ又は複数のプロセッサを備え、前記1つ又は複数のプロセッサは、ピクチャ内の符号化するブロックにアクセスすることと、上記ブロックの量子化行列にアクセスすることと、上記ブロックのブロックサイズ、色成分、及び予測モードに基づいて上記量子化行列の単一識別子を取得することと、基準量子化行列を示すシンタックス要素を符号化することとであって、上記シンタックス要素は、上記基準量子化行列の識別子と上記量子化行列の上記取得された識別子との間の差分を指定する、符号化することと、上記量子化行列に応答して上記ブロックの変換係数を量子化することと、上記量子化された変換係数をエントロピー符号化することを行うように構成される。

【0007】

【7】 別の実施形態によれば、ビデオ復号化装置が提供され、本装置は、ピクチャ内の復号化するブロックのブロックサイズ、色成分、及び予測モードに基づいて量子化行列の単一識別子を取得する手段と、基準量子化行列を示すシンタックス要素を復号化することとであって、上記シンタックス要素は、上記基準量子化行列の識別子と上記量子化行列の上記取得された識別子との間の差分を指定する、復号化する手段と、上記基準量子化行列に基づいて上記量子化行列を取得する手段と、上記量子化行列に応答して上記ブロックの変換

係数を逆量子化する手段と、上記逆量子化された変換係数に応答して上記ブロックを復号化する手段とを備える。

【0008】

[8] 別の実施形態によれば、ビデオ符号化装置が提供され、本装置は、ピクチャ内の符号化するブロックにアクセスする手段と、上記ブロックの量子化行列にアクセスする手段と、上記ブロックのブロックサイズ、色成分、及び予測モードに基づいて上記量子化行列の単一識別子を取得する手段と、基準量子化行列を示すシンタックス要素を符号化することであって、上記シンタックス要素は、上記基準量子化行列の識別子と上記量子化行列の上記取得された識別子との間の差分を指定する、符号化する手段と、上記量子化行列に応答して上記ブロックの変換係数を量子化する手段と、上記量子化された変換係数をエントロピー符号化する手段とを備える。

10

【0009】

[9] 1つ又は複数の実施形態は、1つ又は複数のプロセッサにより実行されると、上述した実施形態の何れかによる符号化方法又は復号化方法を1つ又は複数のプロセッサに実行させる命令を含むコンピュータプログラムも提供する。本実施形態の1つ又は複数の実施形態は、上述した方法によりビデオデータを符号化又は復号化する命令を記憶したコンピュータ可読記憶媒体も提供する。1つ又は複数の実施形態は、上述した方法により生成されたビットストリームを記憶したコンピュータ可読記憶媒体も提供する。1つ又は複数の実施形態は、上述した方法により生成されたビットストリームを送信又は受信する方法及び装置も提供する。

20

【図面の簡単な説明】

【0010】

図面の簡単な説明

【図1】[10]本実施形態の態様を実施し得るシステムのブロック図を示す。

【図2】[11]ビデオエンコーダの一実施形態のブロック図を示す。

【図3】[12]ビデオデコーダの一実施形態のブロック図を示す。

【図4】[13]VVCドラフト5における32よりも大きいブロックサイズの場合、変換係数はゼロと推測されることを示す。

【図5】[14]JCTVC-H0314に記載のような固定予測木を示す。

【図6】[15]一実施形態によるより大きいサイズからの予測（デシメーション）を示す。

30

【図7】[16]一実施形態による、より大きなサイズからの予測と矩形ブロックのデシメーションとの組合せを示す。

【図8】[17]一実施形態による、クロマでの矩形ブロックのQM導出プロセスを示す。

【図9】[18]一実施形態による、クロマでの矩形ブロックのQM導出プロセス（4：2：2フォーマットへの適合）を示す。

【図10】[19]クロマでの矩形ブロックのQM導出プロセス（4：4：4フォーマットへの適合）を示す。

【図11】[20]一実施形態によるスケーリングリストデータシンタックス構造をパースするフローチャートを示す。

【図12】[21]一実施形態によるスケーリングリストデータシンタックス構造を符号化するフローチャートを示す。

40

【図13】[22]一実施形態によるQM導出プロセスのフローチャートを示す。

【発明を実施するための形態】

【0011】

詳細な説明

[23] 図1は、種々の態様及び実施形態を実施することができるシステムの一例のブロック図を示す。システム100は、後述する種々の構成要素を含むデバイスとして実施し得、本願に記載の態様の1つ又は複数を実行するように構成される。そのようなデバイスの例には、限定ではなく、パーソナルコンピュータ、ラップトップコンピュータ、スマートフォン、タブレットコンピュータ、デジタルマルチメディアセットトップボックス、デ

50

デジタルテレビジョン受像機、パーソナルビデオ記録システム、接続された家電、及びサーバ等の種々の電子デバイスがある。システム１００の要素は、単独で又は組み合わせて、１つの集積回路、複数のＩＣ、及び／又は離散構成要素で実施し得る。例えば、少なくとも１つの実施形態では、システム１００の処理及びエンコーダ／デコーダ要素は、複数のＩＣ及び／又は離散構成要素にわたり分散する。種々の実施形態では、システム１００は、例えば、通信バスを介して又は専用入力及び／又は出力ポートを通して他のシステム又は他の電子デバイスに通信可能に結合される。種々の実施形態では、システム１００は、本願に記載の態様の１つ又は複数を実施するように構成される。

【００１２】

【２４】 システム１００は、例えば、本願に記載の種々の態様を実施するためにロードされた命令を実行するように構成された少なくとも１つのプロセッサ１１０を含む。プロセッサ１１０は、組み込みメモリ、入出力インターフェース、及び当技術分野で既知の種々の他の回路を含み得る。システム１００は少なくとも１つメモリ１２０（例えば、揮発性メモリデバイス及び／又は不揮発性メモリデバイス）を含む。システム１００は記憶装置１４０を含み、これは、限定ではなく、ＥＥＰＲＯＭ、ＲＯＭ、ＰＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュ、磁気ディスクドライブ、及び／又は光ディスクドライブを含め、不揮発性メモリ及び／又は揮発性メモリを含み得る。記憶装置１４０は、非限定的な例として、内部記憶装置、取り付けられた記憶装置、及び／又はネットワークアクセス可能記憶装置を含み得る。

【００１３】

【２５】 システム１００は、データを処理して、例えば符号化ビデオ又は復号化ビデオを提供するように構成されたエンコーダ／デコーダモジュール１３０を含み、エンコーダ／デコーダモジュール１３０はそれ自体のプロセッサ及びメモリを含み得る。エンコーダ／デコーダモジュール１３０は、符号化及び／又は復号化機能を実行するためにデバイス内に含まれ得るモジュールを表す。既知のように、デバイスは符号化モジュール及び復号化モジュールの一方又は両方を含み得る。さらに、エンコーダ／デコーダモジュール１３０は、システム１００の別個の要素として実施されてもよく、又は当業者に既知のように、ハードウェアとソフトウェアとの組合せとしてプロセッサ１１０内に組み込まれてもよい。

【００１４】

【２６】 本願に記載の種々の態様を実行するためにプロセッサ１１０又はエンコーダ／デコーダ１３０にロードされるプログラムコードは、記憶装置１４０に記憶し得、プロセッサ１１０による実行に向けてメモリ１２０に続けてロードし得る。種々の実施形態によれば、プロセッサ１１０、メモリ１２０、記憶装置１４０、及びエンコーダ／デコーダモジュール１３０の１つ又は複数は、本願に記載のプロセスの実行中、種々の項目の１つ又は複数を記憶し得る。そのような記憶される項目は、限定ではなく、入力ビデオ、復号化ビデオ又は復号化ビデオの部分、ビットストリーム、行列、変数、及び方程式、公式、演算、及び演算論理の中間又は最終結果を含み得る。

【００１５】

【２７】 幾つかの実施形態では、プロセッサ１１０及び／又はエンコーダ／デコーダモジュール１３０内部のメモリは、命令を記憶し、符号化又は復号化中に必要な処理に作業メモリを提供するのに使用される。しかしながら、他の実施形態では、処理デバイス外部のメモリ（例えば、処理デバイスはプロセッサ１１０又はエンコーダ／デコーダモジュール１３０であり得る）がこれらの機能の１つ又は複数に使用される。外部メモリはメモリ１２０及び／又は記憶装置１４０であり得、例えば、動的揮発性メモリ及び／又は不揮発性フラッシュメモリであり得る。幾つかの実施形態では、外部不揮発性フラッシュメモリが、テレビジョンのオペレーティングシステムの記憶に使用される。少なくとも１つの実施形態では、ＲＡＭ等の高速外部動的揮発性メモリが、ＭＰＥＧ－２、ＨＥＶＣ、又はＶＶＣ等でのビデオ符号化及び復号化動作の作業メモリとして使用される。

【００１６】

【２８】 システム１００の要素への入力、ブロック１０５に示される種々の入力デバイ

10

20

30

40

50

スを通して提供し得る。そのような入力デバイスには、限定ではなく、(i) 例えばブロードキャスターにより無線で送信されたRF信号を受信するRF部、(ii) 複合入力端子、(iii) USB入力端子、及び／又は(iv) HDMI入力端子がある。

【0017】

[29] 種々の実施形態では、ブロック105の入力デバイスには当技術分野で既知の各入力処理要素が関連付けられる。例えば、RF部は、(i) 所望の周波数を選択し(信号の選択又は周波数帯域への信号の帯域制限とも呼ばれる)、(ii) 選択された信号をダウンコンバートし、(iii) より狭い周波数帯域に再び帯域制限して、(例えば) 特定の実施形態においてチャネルと呼ばれ得る信号周波数帯域を選択し、(iv) ダウンコンバートされ帯域制限された信号を復調し、(v) 誤り修正を実行し、(vi) 逆多重化してデータパケットの所望のストリームを選択するのに適した要素と関連付けられ得る。種々の実施形態のRF部は、これらの機能を実行する1つ又は複数の要素、例えば、周波数セレクタ、信号セレクタ、帯域制限器、チャネルセレクタ、フィルタ、ダウンコンバータ、復調器、誤り修正器、及びデマルチプレクサを含む。RF部は、例えば、受信信号の低周波数(例えば、中間周波数若しくはベースバンド近傍周波数)又はベースバンドへのダウンコンバートを含め、種々のこれらの機能を実行するチューナを含み得る。1つのセットトップボックス実施形態では、RF部及びそれに関連付けられた入力処理要素は、有線(例えばコード)媒体を経由して送信されたRF信号を受信し、フィルタリング、ダウンコンバート、及び再び所望の周波数帯域へのフィルタリングを行うことにより周波数選択を実行する。種々の実施形態は、上述した(及び他の)要素の順序の並べ替え、これらの要素のうちの幾つかの除去、及び／又は同様又は異なる機能を実行する他の要素の追加を行う。要素の追加は、要素を既存の要素間に挿入すること、例えば、増幅器及びアナログ／デジタル変換器を挿入することを含み得る。種々の実施形態では、RF部はアンテナを含む。

【0018】

[30] さらに、USB及び／又はHDMI端子は、USB及び／又はHDMI接続を介してシステム100を他の電子デバイスに接続する各インターフェースプロセッサを含み得る。入力処理の種々の態様、例えばリードソロモン誤り修正が必要に応じて、別個の入力処理IC内又はプロセッサ110内で実施されてもよいことを理解されたい。同様に、USB又はHDMIインターフェース処理の態様は、必要に応じて別個のインターフェースIC又はプロセッサ110内で実施し得る。復調、誤り修正、及び逆多重化が行われたストリームは、例えば、出力デバイスに提示するために、メモリ及び記憶要素と組み合わせて動作して必要に応じてデータストリームを処理するプロセッサ110及びエンコーダ／デコーダ130を含め、種々の処理要素に提供される。

【0019】

[31] システム100の種々の要素は、統合された筐体内に提供し得る、統合された筐体内で、種々の要素は、適した接続設備115、例えば、I2Cバス、配線、及びプリント回路基板を含む当技術分野で既知の内部バスを使用して相互接続され得、間でデータを伝送し得る。

【0020】

[32] システム100は、通信チャンネル190を介して他のデバイスと通信できるようにする通信インターフェース150を含む。通信インターフェース150は、限定ではなく、通信チャンネル190を介してデータを送受信するように構成された送受信機を含み得る。通信インターフェース150は、限定ではなく、モデム又はネットワークカードを含み得、通信チャンネル190は、例えば、有線及び／又は無線媒体内で実施し得る。

【0021】

[33] データは、種々の実施形態では、IEEE802.11等のWi-Fiネットワークを使用してシステム100にストリーミングされる。これらの実施形態のWi-Fi信号は、Wi-Fi通信に適合された通信チャンネル190及び通信インターフェース150を介して受信される。これらの実施形態の通信チャンネル190は通常、インターネットを含む外部ネ

10

20

30

40

50

ットワークへのアクセスを提供するアクセスポイント又はルータに接続されて、ストリーミングアプリケーション及び他のオーバーザトップ通信を可能にする。他の実施形態は、入力ブロック105のHDMI通信を介してデータを配信するセットトップボックスを使用してシステム100にストリーミングデータを提供する。さらに他の実施形態は、入力ブロック105のRF接続を使用してシステム100にストリーミングデータを提供する。
【0022】

【34】 システム100は、ディスプレイ165、スピーカ175、及び他の周辺機器185を含め、種々の出力デバイスに出力信号を提供し得る。他の周辺機器185は、実施形態の種々の例では、スタンドアロンDVR、ディスクプレーヤ、ステレオシステム、照明システム、及びシステム100の出力に基づいて機能を提供する他のデバイスの1つ又は複数を含む。種々の実施形態では、制御信号が、AVリンク、CEC、又はユーザ介入あり又はなしでのデバイス間制御を可能にする他の通信プロトコル等のシグナリングを使用してシステム100とディスプレイ165、スピーカ175、又は他の周辺機器185との間で通信される。出力デバイスは、各インターフェース160、170、及び180を通して専用接続を介してシステム100に通信可能に結合し得る。代替的には、出力デバイスは、通信インターフェース150を介して通信チャンネル190を使用してシステム100に接続し得る。ディスプレイ165及びスピーカ175は、電子デバイス、例えばテレビジョン内のシステム100の他の構成要素と単一ユニットに統合し得る。種々の実施形態では、ディスプレイインターフェース160はディスプレイドライバ、例えばタイミングコントローラ(TCon)チップを含む。

【0023】

【35】 ディスプレイ165及びスピーカ175は代替的には、例えば、入力105のRF部が別個のセットトップボックスの一部である場合、他の構成要素の1つ又は複数と別個であり得る。ディスプレイ165及びスピーカ175が外部構成要素である種々の実施形態では、出力信号は、例えば、HDMIポート、USBポート、又はCOMP出力を含む専用出力接続を介して提供し得る。

【0024】

【36】 図2は、高効率ビデオ符号化(HEVC)エンコーダ等の一例のビデオエンコーダ200を示す。図2は、HEVC規格に改良が行われたエンコーダ又はJVT(Joint Video Exploration Team)により開発中のVVC(Versatile Video Coding)エンコーダ等のHEVCと同様の技術を利用したエンコーダを示すこともできる。

【0025】

【37】 本願では、用語「再構築された」及び「復号化された」は同義で使用し得、用語「符号化された」又は「コード化された」は同義で使用し得、用語「画像」、「ピクチャ」、及び「フレーム」は同義で使用し得る。必須ではないが通常、用語「再構築された」はエンコーダ側で使用され、一方、「復号化された」はデコーダ側で使用される。

【0026】

【38】 符号化前、ビデオシーケンスは、圧縮に対してより高い回復力を有する信号分布を得る(例えば、色成分の1つのヒストグラム等化を使用して)ために、符号化前処理(201)、例えば、色変換(例えば、RGB4:4:4からYCbCr4:2:0への変換)を入力カラーピクチャに適用し、又は入力ピクチャ成分のリマッピングを実行することを受け得る。メタデータを前処理に関連付け、ビットストリームに添付することができる。

【0027】

【39】 エンコーダ200では、ピクチャが、後述のようにエンコーダ要素によって符号化される。符号化するピクチャは、例えば、CUというユニットに分割され(202)、そのユニットで処理される。各ユニットは、例えば、イントラモード又はインターモードの何れかを使用して符号化される。ユニットがイントラモードで符号化される場合、イントラ予測を実行する(260)。インターモードでは、動き推定(275)及び補償(270)が実行される。エンコーダは、ユニットの符号化にイントラモード又はインターモ

ードのどちらを使用するかを決定し（２０５）、例えば、予測モードフラグによってイントラ／インター決定を示す。予測残差は、例えば、元画像ブロックから予測ブロックを減算する（２１０）ことによって計算される。

【００２８】

【４０】 次に、予測残差は変換（２２５）、量子化（２３０）される。量子化された変換係数並びに動きベクトル及び他のシンタックス要素は、エントロピー符号化されて（２４５）、ビットストリームを出力する。エンコーダは、変換をスキップし、変換されていない残差信号に直接、量子化を適用することができる。エンコーダは変換及び量子化の両方を迂回することができ、すなわち、残差は、変換又は量子化プロセスを適用せずに直接コード化される。

【００２９】

【４１】 エンコーダは符号化ブロックを復号化して、更なる予測の基準を提供する。量子化された変換係数は逆量子化され（２４０）、逆変換されて（２５０）、予測残差を復号化する。復号化された予測残差と予測ブロックとを組み合わせ（２５５）、画像ブロックが再構築される。インループフィルタ（２６５）が再構築されたピクチャに適用されて、例えば、デブロッキング／ＳＡＯ（サンプル適応オフセット）フィルタリングを実行し、符号化アーチファクトを低減する。フィルタリングされた画像は、基準ピクチャバッファに記憶される（２８０）。

【００３０】

【４２】 図３は、一例のビデオデコーダ３００のブロック図を示す。デコーダ３００では、ビットストリームが後述のデコーダ要素によって復号化される。ビデオデコーダ３００は一般に、図２に記載の符号化パスと相互的な復号化パスを実行する。エンコーダ２００はまた、ビデオデータ符号化の一環としてビデオ復号化も実行する。

【００３１】

【４３】 特に、デコーダの入力は、ビデオエンコーダ２００によって生成することができるビデオビットストリームを含む。ビットストリームはまず、エントロピー復号化（３３０）されて、変換係数、動きベクトル、及び他のコード化情報を取得する。ピクチャ分割情報は、ピクチャがいかに分割されたかを示す。したがって、デコーダは、復号化されたピクチャ分割情報に従ってピクチャを分割し得る（３３５）。変換係数は逆量子化（３４０）、逆変換（３５０）されて、予測残差を復号化する。復号化された予測残差と予測ブロックとを組み合わせ（３５５）、画像ブロックが再構築される。予測ブロックは、イントラ予測（３６０）又は動き補償予測（すなわち、インター予測）（３７５）から取得することができる（３７０）。インループフィルタ（３６５）が、再構築された画像に適用される。フィルタリングされた画像は基準ピクチャバッファに記憶される（３８０）。

【００３２】

【４４】 復号化されたピクチャは、復号化後処理（３８５）をさらに受けることができ、例えば、色逆変換（例えば、ＹＣｂＣｒ４：２：０からＲＧＢ４：４：４への変換）又は符号化前処理（２０１）で実行されたリマッピングプロセスの逆を実行する逆リマッピングを受けることができる。復号化後処理は、符号化前処理で導出され、ビットストリームでシグナリングされたメタデータを使用することができる。

【００３３】

【４５】 ＨＥＶＣ仕様では、逆量子化プロセスで量子化行列を使用することができ、変換された係数は、現在の量子化ステップによってスケーリングされ、以下のように量子化行列（ＱＭ）によってさらにスケーリングされ：

$$d[x][y] = \text{Clip3}(\text{coeffMin}, \text{coeffMax}, ((\text{TransCoeffLevel}[xTbY][yTbY][cid_x][x][y] * m[x][y] * \text{levelScale}[qP\%6] \ll (qP / 6)) + (1 \ll (bdShift - 1)))) \gg bdShift)$$

式中、

・TransCoeffLevel[...] は、空間座標 $xTbY$ 、 $yTbY$ 及び成分インデックス cId_x によって識別される現在ブロックの変換係数絶対値である。

- ・ x 及び y は水平／垂直周波数インデックスである。
 - ・ qP は現在量子化パラメータである。
 - ・ $\text{levelScale}[qP\%6]$ による乗算及び $(qP/6)$ による左シフトは、量子化ステップ $q\text{Step}=(\text{levelScale}[qP\%6] \ll (qP/6))$ による乗算に等しい。
 - ・ $m[\dots][\dots]$ は二次元量子化行列である。ここでは、量子化行列はスケーリングに使用されるため、スケーリング行列と呼ばれることもある。
 - ・ bdShift は、画像サンプルビット深度を説明する追加のスケーリングファクタである。
- 項 $(1 \ll (\text{bdShift}-1))$ は、最近傍整数に丸める役割を果たす。
- ・ $d[\dots]$ は、結果としての逆量子化された変換係数絶対値である。

【0034】

[46] 量子化行列の送信に H E V C によって使用されるシンタックスを以下に記載する：

【0035】

【表 1】

scaling_list_data() {	記述子
for(sizeId = 0; sizeId < 4; sizeId++)	
for(matrixId = 0; matrixId < 6; matrixId += (sizeId == 3) ? 3 : 1) {	
scaling_list_pred_mode_flag[sizeId][matrixId]	u(1)
if(!scaling_list_pred_mode_flag[sizeId][matrixId])	
scaling_list_pred_matrix_id_delta[sizeId][matrixId]	ue(v)
else {	
nextCoef = 8	
coefNum = Min(64, (1 << (4 + (sizeId << 1))))	
if(sizeId > 1) {	
scaling_list_dc_coef_minus8[sizeId - 2][matrixId]	se(v)
nextCoef = scaling_list_dc_coef_minus8[sizeId - 2][matrixId] + 8	
}	
for(i = 0; i < coefNum; i++) {	
scaling_list_delta_coef	se(v)
nextCoef = (nextCoef + scaling_list_delta_coef + 256) % 256	
ScalingList[sizeId][matrixId][i] = nextCoef	
}	
}	
}	
}	

【0036】

[47] 以下に留意することができる。

- ・ 各変換サイズ (sizeId) に異なる行列が指定される。スケーリングリストデータシンタックス構造では、スケーリング行列は一次元スケーリングリスト（例えば、ScalingList）にスキャンされる。

・ 所与の変換サイズで、イントラ／インター符号化及び Y／Cb／Cr 成分の 6 つの行列が指定される。

- ・ 行列は以下の何れかであることができる。

- ・ $\text{scaling_list_pred_mode_flag}$ がゼロである（基準 matrixId は $\text{matrixId} - \text{sca}$

ling_list_pred_matrix_id_deltaとして得られる) 場合、同じサイズの先に送信された行列からコピーすることができる。

- ・規格で指定されるデフォルト値からコピーすることができる（scaling_list_pred_mode_flag及びscaling_list_pred_matrix_id_deltaの両方がゼロである場合）。

- ・ 右上対角走査順に、指数ゴロムエントロピー符号化を使用してDPCM符号化モードで完全に指定することができる。

- ・ 8×8 よりも大きいブロックサイズの場合、コード化ビットを節減するために、量子化行列のシグナリングに 8×8 係数のみが送信される。次に、係数は、明示的に送信される DC 係数を除き、ゼロホールド（すなわち、反復）を使用して補間される。

【 0 0 3 7 】

[48] H E V C と同様の量子化行列の使用は、寄稿 J V E T - N 0 8 4 7 (O. Chubac h, et al., “CE7-related: Support of quantization matrices for VVC,” JVET-N0847, Geneva, CH, March 2019参照)に基づいてVVCドラフト5に採用されている。scaling_list_dataシンタックスは、以下に示すVVCコーデックに適合されている。

【 0 0 3 8 】

【表 2】

	記述子
scaling_list_data() {	
for(sizeId = 1; sizeId < 7; sizeId++)	
for(matrixId = 0; matrixId < 6; matrixId ++) {	
if(! (((sizeId == 1) && (matrixId % 3 == 0)) ((sizeId == 6)	
&& (matrixId % 3 != 0)))) {	
scaling_list_pred_mode_flag [sizeId][matrixId]	u(1)
if(!scaling_list_pred_mode_flag[sizeId][matrixId])	
scaling_list_pred_matrix_id_delta [sizeId][matrixId]	ue(v)
else {	
nextCoef = 8	
coefNum = Min(64, (1 << (sizeId << 1)))	
if(sizeId > 3) {	
scaling_list_dc_coef_minus8 [sizeId - 4][matrixId]	se(v)
nextCoef =	
scaling_list_dc_coef_minus8[sizeId - 4][matrixId] + 8	
}	
for(i = 0; i < coefNum; i++) {	
x = DiagScanOrder[3][3][i][0]	
y = DiagScanOrder[3][3][i][1]	
if(!(sizeId==6 && x>=4 && y>=4)) {	
scaling_list_delta_coef	se(v)
nextCoef =	
(nextCoef + scaling_list_delta_coef + 256) % 256	
ScalingList[sizeId][matrixId][i] = nextCoef	
}	
}	
}	
}	
}	
}	
}	

【 0 0 3 9 】

[49] J V E T - N 0 8 4 7 を用いた V V C ドラフト 5 の設計では、H E V C のよう

に、QMは2つのパラメータmatrixId及びsizeIdによって識別される。これを以下の2つの表に示す。

【0040】

【表3】

表1:ブロックサイズ識別子(JVET-N0847)

輝度	クロマ	sizeId
-	-	0
-	2x2	1
4x4	4x4	2
8x8	8x8	3
16x16	16x16	4
32x32	32x32	5
64x64	-	6

10

【0041】

【表4】

表2:QMタイプ識別子(JVET-N0847)

CuPredMode	cIdx (色成分)	matrixId
MODE_INTRA	0 (Y)	0
MODE_INTRA	1 (Cb)	1
MODE_INTRA	2 (Cr)	2
MODE_INTER	0 (Y)	3
MODE_INTER	1 (Cb)	4
MODE_INTER	2 (Cr)	5

20

備考:MODE_INTRA QMはMODE_IBC(イントラブロックコピー)にも使用される。

【0042】

【50】 両識別子の組合せを以下の表に示す。

30

【0043】

【表5】

表3:(matrixId,sizeId)組合せ(JVET-N0847)

イントラ	Y		0, 2	0, 3	0, 4	0, 5	0, 6
	Cb	1, 1	1, 2	1, 3	1, 4	1, 5	
	Cr	2, 1	2, 2	2, 3	2, 4	2, 5	
インター	Y		3, 2	3, 3	3, 4	3, 5	3, 6
	Cb	4, 1	4, 2	4, 3	4, 4	4, 5	
	Cr	5, 1	5, 2	5, 3	5, 4	5, 5	
ブロックサイズ: max(幅,高さ)		2	4	8	16	32	64
シグナリングされる QM 係数		2x2	4x4	8x8	8x8 + DC		

40

【0044】

【51】 HEVCでのように、8×8よりも大きいブロックサイズの場合、8×8係数及びDC係数のみが送信される。正しいサイズのQMはゼロホールド補間を使用して再構築される。例えば、16×16ブロックの場合、あらゆる係数は両方向で2回繰り返され、DC係数は送信されたもので置換される。

50

【0045】

[52] 矩形ブロックの場合、QM選択 (sizeId) に保持されるサイズはより大きな寸法、すなわち、幅及び高さのうち大きい方である。例えば、 4×16 ブロックの場合、 16×16 ブロックサイズのQMが選択される。次に、再構築された 16×16 行列はファクタ4で垂直にデシメートされて、最終的な 4×16 量子化行列 (すなわち、4線のうち3つはスキップされる) を得る。

【0046】

[53] 以下、sizeId及び使用される正方形ブロックサイズに関連して、所与のファミリのブロックサイズ (正方形又は矩形) のQMをサイズ-Nと呼ぶ。例えば、ブロックサイズ 16×16 又は 16×4 の場合、QMはサイズ-16 (VVCドラフト5ではsizeId4) として識別される。サイズ-N表記は、厳密なブロック形状及びシグナリングされるQM係数の数 (表3に示すように、 8×8 に制限される) から区別するために使用される。

【0047】

[54] さらに、VVCドラフト5では、サイズ-64の場合、右下象限のQM係数は送信されない (0と推測され、以下、これを「ゼロアウト」と呼ぶ)。これは、scaling_list_dataシンタックス中の“ $x \geq 4 \ \& \ y \geq 4$ ” 条件によって実施される。これは、変換／量子化プロセスで決して使用されないQM係数の送信を回避する。実際に、VVCでは、任意の寸法で32を超えるブロックサイズを変換する場合 ($64 \times N$ 、 $N \times 64$ 、 $N \leq 64$)、32以上の x / y 周波数座標を有するあらゆる変換係数は送信されず、ゼロと推測され、したがって、その量子化に量子化行列係数は必要ない。これを図4に示し、図4では、斜線エリアはゼロと推測される変換係数に対応する。

【0048】

[55] HEVCと比較して、VVCでは、ブロックサイズ数がより多いことに起因してより多くの量子化行列を必要である。しかしながら、VVCドラフト5では、QM予測はなお、同じブロックサイズ行列のコピーに制限されており、ビットの無駄に繋がり得る。さらに、VVCではクロマにブロックサイズ 2×2 のみ及び輝度にブロックサイズ 64×64 のみを使用することにより、QMに関連するシンタックスはより複雑である。また、JVE-T-N0847は、HEVCと同様に、各ブロックサイズに特定の行列導出プロセスを記述している。

【0049】

[56] HEVC規格化中、例えば、JCTVC-E073 (J. Tanaka, et al., “Quantization Matrix for HEVC,” JCTVC-E073, Geneva, CH, March 2011参照) 及びJCTVC-H0314 (Y. Wang, et al., “Layered quantization matrices representation and compression,” JCTVC-H0314, San Jose, CA, USA, February 2012参照) において、幾つかのQM予測技法が探索されてきた。

【0050】

[57] JCTVC-E073: QMは特定のパラメータセット (QMPS) で送信される。QMPS内で、QMはサイズ増大順に送信される (HEVCと同様にsizeId/matrixId)。先のQMPSを含め、任意の先に符号化されたQM係数からの予測 (=コピー) が提案されている。線形補間を用いたアップコンバージョンが、より小さな基準QMからの適合に使用され、一方、単純なダウンサンプリングがより大きな基準QMからの適合に使用される。HEVC規格化中、これは最終的に拒絶された。

【0051】

[58] JCTVC-H0314: QMは大きくなる順又は小さくなる順に送信される。図5に示すように、固定された予測木を使用して (明示的な基準インデックスなし)、新しいQMを送信する代わりに先に送信されたQMをコピーすることが可能である。基準QMがより大きい場合、単純なダウンサンプリングが使用される。HEVC規格化中、これは最終的に拒絶された。

【0052】

[59] これらの2つの提案はH E V Cに関連し、V V Cによって導入される複雑さに対処しない。

【0053】

[60] 本願は、以下の1つ又は複数を組み込むことにより、任意のQ Mを任意の先にシグナリングされたものから予測することができるように量子化行列シグナリング及び予測プロセスを強化しながら、V V Cドラフト5（J V E T-N O 8 4 7の採用後）の量子化行列シグナリング及び予測プロセスを簡易化することを提案する。

ー基準インデックス差分が任意の先に送信されたものに対処することができるように、サイズ及びタイプの両方を包含するようQ Mインデックスを統一する。

ー量子化行列をブロックサイズ低下順に送信する。

ー必要に応じてコピー又はデシメーションプロセスの何れかとして予測プロセスを指定する。

ーサイズ-64 Q Mを予測子として使用することができるように、サイズ-64で全てのQ M係数を送信する。

【0054】

[61] その上、8×8よりも大きいブロックのアップサンプリング及び矩形ブロックのダウンサンプリングを包含するQ M導出プロセスは、ブロックパラメータに応じてQ Mインデックスを選択し、Q Mシグナリングサイズを実際のブロックサイズに適合させると記述される。

【0055】

[62] 表記を容易にするために、デフォルト値から又は先に送信されたものから量子化行列を予測するプロセスをQ M予測プロセスと見なし、送信又は予測されたQ Mを変換ブロックのサイズ及びクロマフォーマットに適合させるプロセスをQ M導出プロセスと見なす。Q M予測プロセスは、例えばピクチャレベルでのスケーリングリストデータパースプロセスの一環であることができる。導出プロセスは通常、より低いレベルであり、例えば、変換ブロックレベルである。種々の態様を以下にさらに詳細に提示し、その後、ドラフトテキスト例及び性能結果が続く。

・Q Mを識別する1つの行列インデックスの導出及び使用。1つの識別子で、予測（コピー）を使用する場合、任意の先に送信された行列を参照することができ、より大きな行列を最初に送信することで、予測プロセスでの補間が回避される。

・送信された、予測された、又はデフォルトの基準Q Mである先にシグナリングされたQ M（基準Q M）をコピー又はデシメートすることを含むQ M予測プロセス。

・所与の変換ブロックの場合、ブロックサイズ、色成分、及び予測モードに基づいてQ Mインデックスを選択し、次に、選択されたQ Mのサイズをブロックのサイズに適合させることを含むQ M導出プロセス。リサイズプロセスは、選択されたQ Mの係数をインデックス付ける変換ブロック内のx及びy座標のビットシフトに基づく。

・サイズ-64 Q Mの全係数の送信。

【0056】

[63] V V Cドラフト5と比較して、これらの態様は仕様を簡易化し（J V E T-N O 8 4 7と比較してテキスト変更を半減し）、大きなビット制限をもたらす（scaling_list_dataのビットコストを半減することができる）。

【0057】

[64]統一Q Mインデックス

[65] 変換ブロックの量子化／逆量子化に使用されるQ Mは、1つのパラメータmatrixIdによって識別される。一実施形態では、統一matrixId（Q Mインデックス）は以下の複合である。

ーブロックサイズではなく、CUサイズ（すなわち、正方形サイズ行列のみが送信されるため、正方形を囲むCU）に関連するサイズ識別子。なお、ここでは、輝度又はクロマの何れかについて、サイズ識別子は輝度ブロックサイズによって制御され、例えばmax（輝度ブロック幅、輝度ブロック高さ）である。輝度及びクロマツリーが分けられる場合

10

20

30

40

50

、クロマでは、「C Uサイズ」は輝度平面に投射されるブロックのサイズを指す。

－輝度QMはクロマよりも大きいことができる（例えば、4：2：0クロマフォーマットの場合）ため、輝度QMを最初に列記する行列タイプ。

【0058】

[66] この実施形態によれば、QMインデックス導出を表4、表5、及び式（1）に示す。

【0059】

【表6】

表4:サイズ識別子(本提案)

輝度	クロマ	sizeId
64x64	32x32	0
32x32	16x16	1
16x16	8x8	2
8x8	4x4	3
4x4	2x2	4

10

【0060】

【表7】

20

表5:行列タイプ識別子(本提案)

CuPredMode	cIdx (色成分)	matrixTypeId
MODE_INTRA	0 (Y)	0
MODE_INTER	0 (Y)	1
MODE_INTRA	1 (Cb)	2
MODE_INTER	1 (Cb)	3
MODE_INTRA	2 (Cr)	4
MODE_INTER	2 (Cr)	5

30

【0061】

[67] 統一matrixIdは以下のように導出される：

$$\text{matrixId} = N * \text{sizeId} + \text{matrixTypeId} \quad (1)$$

式中、Nは可能なタイプの識別子の数であり、例えば、N=6である。

【0062】

[68] 別の実施形態では、7つ以上のQMタイプが定義される場合、sizeIdは、量子化行列タイプの数である正しい数で乗算されるべきである。他の実施形態では、他のパラメータ、例えば、特定のブロックサイズ、シグナリングされる行列サイズ（ここでは8×8に制限される）、又はDC係数の有無が異なることもできる。なお、ここでは、QMはブロックサイズが低下する順に列記され、表6に示すように、1つのインデックスによって識別される。

40

【0063】

50

【表 8】

表 6:統一 matrixId(本提案)

Y	イントラ	0		6		12		18		24	
	インター	1		7		13		19		25	
Cb	イントラ		2		8		14		20		26
	インター		3		9		15		21		27
Cr	イントラ		4		10		16		22		28
	インター		5		11		17		23		29
CU サイズ:輝度 max(幅,高さ)		64		32		16		8		4	
ブロックサイズ: max(幅,高さ)		64	32		16		8		4		2
シグナリングされる QM 係数		8x8 + DC					8x8		4x4		2x2

10

【0064】

[69] QM予測プロセス

[70] QM係数を送信する代わりに、デフォルト値から又は任意の先に送信されたQM係数からQMを予測することが可能である。一実施形態では、基準QMが同じサイズである場合、QMはコピーされ、その他の場合、図6の一例に示すように、関連する比率でデシメートされ、図6では、サイズ4輝度QMがサイズ8から予測される。

20

【0065】

[71] デシメーションは以下の式によって記述され：

$$\text{ScalingMatrix}[\text{matrixId}][x][y] = \text{refScalingMatrix}[i][j] \quad (2)$$

式中、 $\text{matrixSize} = (\text{matrixId} < 20) ? 8 : (\text{matrixId} < 26) ? 4 : 2$

$x = 0 \dots \text{matrixSize} - 1, y = 0 \dots \text{matrixSize} - 1,$

$i = x < (\log_2(\text{refMatrixSize}) - \log_2(\text{matrixSize})), \text{且つ}$

$j = y < (\log_2(\text{refMatrixSize}) - \log_2(\text{matrixSize})).$

式中、refMatrixSizeはrefScalingMatrixのサイズ（ひいてはi及びj変数の範囲）に一致する。

30

【0066】

[72] 図6に示す例では、輝度サイズ4QM（4×4アレイ：matrixSizeは4である）は、8×8アレイ（refMatrixSizeは8である）である輝度サイズ8QMから予測され；2線のうちの1つ及び2列のうちの1つをドロップして4×4アレイを生成する（すなわち、基準QM内の要素（2x, 2y）は現在QM内の要素（x, y）にコピーされる）。

【0067】

[73] 式（3）は以下の形態をとる：

$$\text{ScalingMatrix}[\text{matrixId}][x][y] = \text{refScalingMatrix}[i][j] \quad (3)$$

$x = 0 \dots 3, y = 0 \dots 3, i = x < 1, \text{且つ } j = y < 1.$

40

【0068】

[74] 基準QMがDC値を有する場合、現在QMがDC値を必要とするとき、基準QMはDC値としてコピーされ、現在QMがDC値を必要としないとき、基準QMは左上QM係数にコピーされる。

【0069】

[75] このQM予測プロセスは、好ましい実施形態ではQM復号化プロセスの一環であるが、別の実施形態ではQM導出プロセスまで延期することができ、その場合、予測目的でのデシメーションはQMリサイズサブプロセスとマージされる。

【0070】

[76] QM導出プロセス

50

[77] 量子化行列の提案される導出プロセスはまず、上述した（統一QMインデックス）ようにブロックパラメータに応じて右QMインデックスを選択し、次に、矩形ブロックでのデシメーション、あるサイズ、例えば 8×8 よりも大きいブロックでの反復、及びクロマフォーマット適合のプロセスを1つのプロセスに統一する。提案されるプロセスは、 x 及び y 出力座標のビットシフトに基づく。選択されたQMの右線／列を選択するために、以下の式に示すように、 x/y 出力座標の右シフトが後に続く左シフトのみが必要とされ：

$$m[x][y] = \text{ScalingMatrix}[\text{matrixId}][i][j] \quad (4)$$

式中、 $i = (x \ll \log_2 \text{MatrixSize}) \gg \log_2(\text{blkWidth})$, 且つ

$$j = (y \ll \log_2 \text{MatrixSize}) \gg \log_2(\text{blkHeight}).$$

式中、 $\log_2 \text{MatrixSize}$ は $\text{ScalingMatrix}[\text{matrixId}]$ （正方形2Dアレイ）のサイズの $\log_2$ であり、 blkWidth 及び blkHeight はそれぞれ現在の変換ブロックの幅及び高さであり、 x は0から $\text{blkWidth}-1$ の範囲であり、 y は0から $\text{blkHeight}-1$ の範囲である。

【0071】

[78] 以下、QM導出プロセスを示すために、幾つかの例を提供する。図7に示す例では、輝度 16×8 ブロックのQMは、実際には 8×8 アレイにDC係数を加えたものである輝度サイズ-16QMから導出される。この例では、 blkWidth は16に等しく、 blkHeight は8に等しく、 $\log_2 \text{MatrixSize}$ は3に等しく、したがって、式（5）は以下の形態をとる：

$$m[x][y] = \text{ScalingMatrix}[\text{matrixId}][i][j] \quad (5)$$

式中、 $i = (x \ll 3) \gg 4$, 且つ $j = (y \ll 3) \gg 3$, ここで、 $x = 0..15$ 且つ $y = 0..7$. ここで、 x は1だけ右シフトし、 y は変わらず（すなわち、選択されたQM内の列 i は現在QM内の列 $2 * i$ 及び $2 * i + 1$ にコピーされる）。さらに、選択されたQMがDC係数を有するため、 $m[0][0]$ にコピーされる。

【0072】

[79] 図8に示す別の例では、 8×4 CUのクロマ 4×2 ブロックのQM（4:2:0フォーマット）が生成される。これは、囲む正方形が 8×8 である 8×4 CUサイズに一致する。したがって、選択されるQMはサイズ-8のQMであり、ここで、クロマQMは 4×4 アレイとして符号化される。ここで、 blkWidth は4に等しく、 blkHeight は2に等しく、 $\log_2 \text{MatrixSize}$ は2に等しく、したがって、式（6）は以下の形態をとる：

$$m[x][y] = \text{ScalingMatrix}[\text{matrixId}][i][j] \quad (6)$$

式中、 $i = (x \ll 2) \gg 2$, 且つ $j = (y \ll 2) \gg 1$ ここで、 $x = 0..3$ 且つ $y = 0..1$. ここで、 x は変わらず、 y は1だけ左シフトする（すなわち、基準QM内の行 $2y$ が現在QM内の行 y にコピーされる）。

【0073】

[80] 以下の例では、4:2:2及び4:4:4フォーマットへの提案される適合はVVCDラフト5と異なる。クロマブロックサイズに一致するQMを探す（クロマ行列が存在しない 64×64 の場合を除く）代わりに、サイズ一致は同じ（輝度）CUサイズ（すなわち、輝度平面に投射されたブロックのサイズ）に基づき、必要な場合、係数は繰り返される。これは、QM設計をクロマフォーマットから独立させる。

【0074】

[81] 図9に示す例では、 8×4 CUのクロマ 8×2 ブロックのQM（4:2:2フォーマット）が生成される。選択されるQMは、図8に示す上記例と同じであるが、4:2:2クロマフォーマットは2倍の列を必要とする。ここで、列は繰り返され、したがって、 x は1だけ右シフトし、 y はなお1だけ左シフトする。特に、 blkWidth は8に等しく、 blkHeight は2に等しく、 $\log_2 \text{MatrixSize}$ は2に等しく、したがって、式（7）は以下の形態をとる：

$$m[x][y] = \text{ScalingMatrix}[\text{matrixId}][i][j] \quad (7)$$

式中、 $i = (x \ll 2) \gg 3$, 且つ $j = (y \ll 2) \gg 1$, ここで、 $x = 0..7$ 且つ $y = 0..1$.

【0075】

【82】 図10に示す例では、 8×4 CUのクロマ 8×4 ブロックのQM（4：4：4フォーマット）が生成される。選択されるQMはなお、図8及び図9に示す例と同じであるが、4：4：4クロマフォーマットは、4：2：0クロマフォーマットの2倍の行及び列を必要とする。ここで、列は繰り返されなければならない、したがって、 x は1だけ右シフトするが、行のデシメーション（矩形のため）はスキップすることができ、したがって、 y はシフトしない。特に、 $blkWidth$ は8に等しく、 $blkHeight$ は4に等しく、 $\log_2 MatrixSize$ は2に等しく、したがって、式（8）は以下の形態をとる：

$$m[x][y] = ScalingMatrix[matrixId][i][j] \quad (8)$$

式中、 $i = (x \ll 2) \gg 3$, 且つ $j = (y \ll 2) \gg 2$, ここで、 $x = 0..7$ 且つ $y = 0..3$.
【0076】

【83】 サイズ-64の場合に送信される係数の数

【84】 一実施形態では、右下象限がVVC変換及び量子化プロセスによって決して使用されなくとも、サイズ-64からより小さなQMを予測できるように、サイズ-64の全係数がスケールリストシンタックスで送信される。一般に、本発明では、最大QMの全係数を送信し得る。

【0077】

【85】 しかしながら、予測子として使用されない場合、サイズ-64QMの右下象限ではシンタックス要素`scaling_list_delta_coef`はゼロに設定することができるため、前の仕事（JVET-N0847）と比較した送信される係数の数のこの増大に関連するオーバーヘッドが、最悪事例で 2×16 ビット：右下象限では、 $4 \times 4 = 16$ のデルタ係数がシグナリングされ、ゼロに強制される（指数ゴロムを用いて符号化される）場合、それぞれ1ビットをとり、2つのサイズ-64QM（輝度イントラ／インター）がある：に制限することができることに留意することに価値がある。

【0078】

【86】 テストについて表8に説明し、表8は、このオーバーヘッドが予測改良によってもたらされる利得と比較して些細であることを示す。

【0079】

【87】 別の実施形態では、サイズ-64QMの右下象限の係数は、サイズ-64QMシグナリングの一環として送信されず、より小さなQMが所与のサイズ-64QMから最初に予測されるとき、補足パラメータとして送信される。

【0080】

【88】 表7は、JVET-N0847に記載の方法と提案される方法とのいくつかの比較を提供する。

【0081】

【表9】

表 7

JVET-N0847	本提案
- sizeIdとmatrixIdとの間の複雑なルール及び依存性	- matrixIdのみ、ScalingListの1つのアレイ
- イントラ/インターに1つのデフォルト行列	- デシメーションを用いて任意の先にシグナリングされた行列から予測
- 矩形ブロックに特定のテキスト	- 別個のイントラ/インターデフォルト行列
- 新しいRaster2Diag走査	- アップスケール/矩形/4:x:xクロマ統一プロセス
- 5次元ScalingFactor	- 新しい走査なし
- 64x64でのゼロアウトプロセス	- ゼロアウトプロセスなし

【0082】

【89】 以下、一実施形態による幾つかのシンタックス及びセマンティクスについて説明

する。

【0083】

[90] P P S シンタックス及びセマンティクス（マイナー適合）

【0084】

【表10】

pic_parameter_set_rbsp() {	記述子
...	
pps_scaling_list_data_present_flag	u(1)
if(pps_scaling_list_data_present_flag)	
scaling_list_data()	
pps_extension_flag	u(1)
...	
}	

10

【0085】

1 に等しいpps_scaling_list_data_present_flagは、P P Sと呼ばれるピクチャに使用されたスケーリングリストデータが、アクティブS P Sによって指定されたスケーリングリスト及びP P Sによって指定されたスケーリングリストに基づいて導出されることを指定する。0 に等しいpps_scaling_list_data_present_flagは、P P Sと呼ばれるピクチャに使用されたスケーリングリストデータが、アクティブS P Sによって指定されたものに等しいと推測されることを指定する。scaling_list_enabled_flagがゼロに等しい場合、pps_scaling_list_data_present_flagの値は0 に等しい値であるものとする。scaling_list_enabled_flagが1 に等しい場合、sps_scaling_list_data_present_flagは0 に等しく、pps_scaling_list_data_present_flagは0 に等しく、デフォルトスケーリング行列が、7. 4. 5 節で指定されるように、スケーリングリストデータセマンティクスに記載のようにアレイScalingMatrixを導出するのに使用される。

20

【0086】

[91] このシンタックス／セマンティクスがH E V C規格又はV V Cドラフトに近いことが意図される一例であり、限定ではないことに留意されたい。例えば、scaling_list_data搬送はS P S又はP P Sに限定されず、他の手段によって送信することもできる。

30

【0087】

[92] シグナリングリストデータシンタックス／セマンティクス（簡易化）

【0088】

40

50

【表 1 1】

scaling_list_data() {	記述子
for(matrixId = 0; matrixId < 30; matrixId++) {	
scaling_list_pred_mode_flag [matrixId]	u(1)
if (!scaling_list_pred_mode_flag[matrixId])	
scaling_list_pred_matrix_id_delta [matrixId]	ue(v)
else {	
nextCoef = 8	
coefNum = (matrixId < 20) ? 64 : (matrixId < 26) ? 16 :	
4	
if (matrixId < 14) {	
scaling_list_dc_coef_minus8 [matrixId]	se(v)
nextCoef = scaling_list_dc_coef_minus8[matrixId] +	
8	
}	
for(i = 0; i < coefNum; i++) {	
scaling_list_delta_coef	se(v)
nextCoef = (nextCoef + scaling_list_delta_coef +	
256) % 256	
ScalingList[matrixId][i] = nextCoef	
}	
}	
}	

10

20

【 0 0 8 9 】

0 に等しい `scaling_list_pred_mode_flag[matrixId]` は、スケーリング行列が基準スケーリング行列の値から導出されることを指定する。基準スケーリング行列は、`scaling_list_pred_matrix_id_delta[matrixId]` によって指定される。1 に等しい `scaling_list_pred_mode_flag[matrixId]` は、スケーリングリストの値が明示的にシグナリングされることを指定する。

30

`scaling_list_pred_matrix_id_delta[matrixId]` は、以下のように、スケーリング行列の導出に使用される基準スケーリング行列を指定する。`scaling_list_pred_matrix_id_delta[matrixId]` の値は、0 から `matrixId` の範囲（端数を含む）内であるものとする。

`scaling_list_pred_mode_flag[matrixId]` がゼロに等しい場合：

－変数 `refMatrixSize` 及びアレ `refScalingMatrix` はまず、以下のように導出される：

- ・ `scaling_list_pred_matrix_id_delta[matrixId]` がゼロに等しい場合、以下が設定デフォルト値に適用される：

- ・ `refMatrixSize` は 8 に等しく設定され、

- ・ `matrixId` が偶数である場合、

40

`refScalingMatrix = (9)`

```
{
{ 16, 16, 16, 16, 16, 16, 16, 16 } // イントラデフォルト値のブレースホルダ
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
```

50

},

・その他の場合

refScalingMatrix = (10)

```
{
{ 16, 16, 16, 16, 16, 16, 16, 16 } // インターデフォルト値のプレースホルダ
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
{ 16, 16, 16, 16, 16, 16, 16, 16 }
},
```

10

・その他の場合(scaling_list_pred_matrix_id_delta[matrixId]がゼロよりも大きい場合)、以下が適用される：

refMatrixId = matrixId - scaling_list_pred_matrix_id_delta[matrixId] (11)

refMatrixSize = (refMatrixId < 20) ? 8 : (refMatrixId < 26) ? 4 : 2) (12)

refScalingMatrix = ScalingMatrix[refMatrixId] (13)

一次に、アレイScalingMatrix[matrixId]が以下のように導出される：

ScalingMatrix[matrixId][x][y] = refScalingMatrix[i][j] (14)

20

式中、matrixSize = (matrixId < 20) ? 8 : (matrixId < 26) ? 4 : 2)

x = 0 .. matrixSize - 1, y = 0 .. matrixSize - 1,

i = x << (log2(refMatrixSize) - log2(matrixSize)), 且つ

j = y << (log2(refMatrixSize) - log2(matrixSize))

scaling_list_dc_coef_minus8[matrixId] + 8 は、x x x 節に記載のように、関連する場合、スケーリング行列の最初の値を指定する。scaling_list_dc_coef_minus8[matrixId]の値は-7から247の範囲（端数を含む）であるものとする。

scaling_list_pred_mode_flag[matrixId]がゼロに等しい場合、scaling_list_pred_matrix_id_delta[matrixId]はゼロよりも大きく、且つrefMatrixId < 14であり、以下が適用される：

30

—matrixId < 14の場合、scaling_list_dc_coef_minus8[matrixId]はscaling_list_dc_coef_minus8[refMatrixId]に等しいと推測され、

—その他の場合、ScalingMatrix[matrixId][0][0]はscaling_list_dc_coef_minus8[refMatrixId] + 8 に等しく設定される。

scaling_list_pred_mode_flag[matrixId]がゼロに等しい場合、scaling_list_pred_matrix_id_delta[matrixId]はゼロに等しく（デフォルト値を示す）、且つmatrixId < 14であり、scaling_list_dc_coef_minus8[matrixId]は8に等しいと推測される。

scaling_list_delta_coefは、現在行列係数ScalingList[matrixId][i]と前の行列係数ScalingList[matrixId][i-1]との間の差分を指定し、scaling_list_pred_mode_flag[matrixId]が1に等しい場合。scaling_list_delta_coefの値は-128から127の範囲（端数を含む）であるものとする。ScalingList[matrixId][i]の値は、0よりも大きいものとする。

40

存在する（すなわち、scaling_list_pred_mode_flag[matrixId]が1に等しい）場合、アレイScalingMatrix[matrixId]は以下のように導出される：

ScalingMatrix[matrixId][i][j] = ScalingList[matrixId][k] (15)

式中、k = 0 .. coefNum - 1,

i = diagScanOrder[log2(coefNum)/2][log2(coefNum)/2][k][0], 且つ

j = diagScanOrder[log2(coefNum)/2][log2(coefNum)/2][k][1]

[0 0 9 0]

[93] J V E T - N 0 8 4 7 シンタックスと比較した主な簡易化は、1つのfor ()

50

ループの除去及び[sizeId][matrixId]から[matrixId]のインデックス簡易化である。

【0091】

[94] 「x x x 節」は、本文書のスケーリング行列導出プロセスに一致する、VVC仕様において紹介される不確定セクション番号を指す。

【0092】

[95] このシンタックス／セマンティクスが、HEVC規格又はVVCドラフト5に近いことが意図される一例であり、限定ではないことに留意されたい。例えば、係数範囲は1、・・・、255に限定されず、例えば、1、・・・、127（7ビット）又は-64、・・・、63であってもよい。また、6タイプ×5サイズとして編成される30のQMに限定されない（8つのタイプ及びより少数又は多数のサイズがあり得る。適合することができる表5参照。その場合、coefNumへの単純な適合及びDC係数の存在についての条件が必要とされる）。QM予測のタイプ（ここではコピーのみ）も限定ではない。例えば、スケーリングファクタ又はオフセットを追加することができ、明示的な符号化を残差として予測の上に追加することができる。同じことが、係数送信に使用される方法（ここではDPCM）、DC係数の存在、及び固定される係数の数（サブセットのみを送信することができる）にも言える。

【0093】

[96] デフォルト値に関して、MODE_INTRA及びMODE_INTERに関連付けられた2つのデフォルトQMに限定されず、ここでのように、関連するデフォルト値が一致するまで（例えば、HEVCと同じデフォルトQMを選択することができる）、16全ての値で埋められる。

【0094】

[97] また、シグナリングする係数の数coefNumは、一連の比較の代わりに数学的に表すこともでき、結果は同じであり： $\text{coefNum} = \text{Min}(64, 4096) \gg ((\text{matrixId} + 4) / 6) * 2$ ）、これはHEVC又は現在のVVCドラフト様式に近いが、歓迎されないことがある除法を導入する。

【0095】

[98] なお、ここでは、より大きな行列が最初に送信され、1つのインデックスが使用され、それにより、予測基準（scaling_list_pred_matrix_id_deltaによって示される）が、意図されたブロックサイズ又はタイプに関係なく、任意の先に送信された行列又はデフォルト値（例えば、scaling_list_pred_matrix_id_deltaがゼロである場合）であることができることに留意する。

【0096】

[99] 図11は、一実施形態によりスケーリングリストデータシンタックス構造をパースするプロセス（1100）を示す。この実施形態では、入力はコード化ビットストリームであり、出力はScalingMatrixのアレイである。明確にするために、DC値についての詳細は省く。特に、ステップ1110において、QM予測モードがビットストリームから復号化される。QMが予測される（1120）場合、デコーダは、上記フラグに応じて、QMが推測（予測）されるか、それともビットストリームにおいてシグナリングされるかをさらに判断する。ステップ1130において、デコーダは、ビットストリームからQM予測データを復号化し、これは、例えばQMインデックス差分scaling_list_pred_matrix_id_deltaがシグナリングされない場合、QMを推測するのに必要である。次に、デコーダは、QMがデフォルト値から（例えば、scaling_list_pred_matrix_id_deltaがゼロである場合）又は先に復号化されたQMから予測されるか否かを判断する（1140）。基準QMがデフォルトQMである場合、デコーダはデフォルトQMを基準QMとして選択する（1150）。例えば、matrixIdのパリティに応じて、選択元として幾つかのデフォルトQMがあり得る。その他の場合、デコーダは先に復号化されたQMを基準QMとして選択する（1155）。基準QMのインデックスは、matrixId及び上記インデックス差分から導出される。ステップ1160において、デコーダは基準QMからQMを予測する。予測は、基準QMが現在QMと同じサイズである場合、簡単なコピーからなり、又は預期し

10

20

30

40

50

たよりも大きい場合、デシメーションからなる。結果はScalingMatrix[matrixId]に記憶される。

【0097】

[100] QMが予測されない(1120)場合、デコーダは、matrixIdに応じてビットストリームから復号化されるQM係数の数を決定する(1170)。例えば、matrixIdが20より低い場合、64であり、matrixIdが20~25である場合、16であり、その他の場合、4である。ステップ1175において、デコーダはビットストリームからQM係数の関連する数を復号化する。ステップ1180において、デコーダは、走査順、例えば対角走査に従って、復号化されたQM係数を2D行列に編成する。結果はScalingMatrix[matrixId]に記憶される。ScalingMatrix[matrixId]を使用して、デコーダはQM導出プロセスを使用して、非正方形及び／又は異なるクロマフォーマットであり得る変換ブロックを逆量子化する量子化行列m[] []を取得することができる。

10

【0098】

[101] ステップ1190において、デコーダは、現在QMがパースする最後のQMであるか否かをチェックする。最後ではない場合、制御はステップ1110に戻り、その他の場合、全てのQMがビットストリームからパースされたとき、QMパースプロセスは停止する。

【0099】

[102] 図12は、一実施形態による、エンコーダ側でのスケーリングリストデータシンタックス構造を符号化するプロセス(1200)を示す。エンコーダ側では、QMは記載の順序で、大きいブロックサイズから小さいブロックサイズに(例えば、matrixId0から30に)走査される。ステップ1210において、エンコーダは予測嗜好をサーチして、現在QMが先にコード化されたもののコピー(又はデシメーション)であるか否かを判断する。QMは、QM予測の効率を最適化するように設計することができ、例えば、幾つかのQMが最初に十分に近い、又はデフォルトQMから近い場合、強制的に等しくすることができる(又はサイズが異なる場合、強制的にデシメートすることができる)。さらに、サイズ64QMの右下象限における係数は、後続QMをよりよく予測するように又は予測に決して再使用されない場合、QMビットコストを低減するように最適化することができる。決定されると、QM予測モードはビットストリームに符号化される。

20

【0100】

[103] 特に、エンコーダが予測を使用すると決定した場合(1220)、ステップ1230において、予測モードが符号化される(例えば、scaling_list_pred_mode_flag=0)。ステップ1240において、予測パラメータ(例えば、QMインデックス差分scaling_list_pred_matrix_id_delta)が符号化される：デフォルトQM値の場合、ゼロインデックス差分、又は先のQMが予測基準として選ばれた場合、関連するインデックス差分。他方、明示的なシグナリングが決定された場合、ステップ1250において、予測モードが符号化される(例えば、scaling_list_pred_mode_flag=0)。次に対角走査(1260)が実行され、次にQM係数符号化(1270)が実行される。

30

【0101】

[104] ステップ1280において、エンコーダは、現在QMが符号化する最後のQMであるか否かをチェックする。最後ではない場合、制御はステップ1210に戻り、その他の場合、全てのQMがビットストリームに符号化されたとき、QM符号化プロセスは停止する。

40

【0102】

[105] 図13は、一実施形態によるQM導出プロセス1300を示す。入力ScalingMatrixアレイを含み、サイズ(幅／高さ)、予測モード(イントラ／インター／IBC、・・・)、及び色成分(Y／U／V)等のブロックパラメータを変換することができる。出力は、変換ブロックと同じサイズを有するQMである。明確にするために、DC値についての詳細は省く。特に、ステップ1310において、デコーダは、上述したように(統一QMインデックス)、現在の変換ブロックサイズ(幅／高さ)、予測モード(イントラ

50

／インター／IBC、・・・)、及び色成分(Y／U／V)に応じてQMインデックスmatrixIdを決定する。ステップ1320において、デコーダは、上述したように、変換ブロックサイズに一致するように選択されたQM(ScalingMatrix[matrixId])をリサイズする。一変形では、ステップ1320は予測に必要なデシメーションを含むことができる。

【0103】

【106】 QM導出プロセスは、エンコーダ側で同様である。量子化は変換係数をQM値で除算し、一方、逆量子化は乗算する。しかし、QMは同じである。特に、エンコーダにおいて再構築に必要なQMは、ビットストリームでシグナリングされるものに一致する。

【0104】

【107】 概念上、変換係数d[x][y]は以下のように量子化することができ、ここで、qStepは量子化ステップサイズであり、m[x][y]は量子化行列である：

TransCoeffLevel[xTbY][yTbY][cldx][x][y] = d[x][y] / qStep / m[x][y]

【0105】

【108】 しかし、整数計算の場合、除法を回避するために、通常、

TransCoeffLevel[xTbY][yTbY][cldx][x][y] = ((d[x][y] * im[x][y] * ilevelScale[qP%6]) >)

(qP / 6) + (1 < (bdShift - 1)) >) > bdShift)

のように見え、例えば、im[x][y] = 65536/m[x][y]であり、ilevelScale[0..5]=65536/levelScale[0..5]であり、bdShiftは適切な値である。実際に、ソフトウェアコーダの場合、im*ilevelScaleは通常、予め計算され、テーブルに記憶される。

【0106】

【109】 上記では、QM予測プロセス及びQM導出プロセスは別個に実行される。別の実施形態では、QM予測はQM導出プロセスまで延期することができる。この実施形態はQMシグナリングシンタックスを変えない。この実施形態は、連続リサイズにより機能的に異なることができ、予測部分(基準QM取得+コピー/ダウンスケール)及び対角走査を後述する「QM導出プロセス」まで延期する。

【0107】

【110】 その場合、一実施形態では、スケーリングリストデータパースプロセス1100の出力は、予測フラグ及び有効予測パラメータと共に、ScalingMatrixの代わりにScalingList()の配列である：ScalingMatrixPredId配列は常に、定義されたScalingListのインデックスを含む(デフォルト又はシグナリング)。この配列は、scaling_list_pred_matrix_id_deltaを解釈することによりQM復号化中、再帰的に構築され、それにより、QM導出プロセスはこのインデックスを直接使用して、現在の変換ブロックの逆量子化に使用されるQMを構築するための実際の値を取得することができる。

【0108】

【111】 以下、一実施形態によるスケーリングリストセマンティクスを示すために、一例を提供する。

【0109】

スケーリング行列導出プロセス(新：スケーリングリストセマンティクスでの説明を部分的に置き換える；これはセクションxxx)

【112】 このプロセスへの入力予測モードpredMode、色成分変数cIdx、ブロック幅blkWidth、及びブロック高さblkHeightである。

このプロセスの出力は、(blkWidth) × (blkHeight) 配列m[x][y](スケーリング行列)であり、x及びyは水平及び垂直係数位置である。なお、SubWidthC及びSubHeightCはクロマフォーマットに依存し、輝度成分及びクロマ成分におけるサンプル数の比率を示す。

変数matrixIdは以下のように導出される：

matrixId = 6 * sizeId + matrixTypeId (xxx-1)

式中、subWidth = (cIdx > 0) ? SubWidthC : 1,

subHeight = (cIdx > 0) ? SubHeightC : 1,

$sizeId = 6 - \max(\log_2(blkWidth * subWidth), \log_2(blkHeight * subHeight))$, 且つ
 $matrixTypeId = (2 * cIdx + (predMode == MODE_INTER ? 1 : 0))$

変数 $\log_2 MatrixSize$ は以下のように導出される：

$\log_2 MatrixSize = (matrixId < 20) ? 3 : (matrixId < 26) ? 2 : 1 \quad (xxx-2)$

出力アレイ $m[x][y]$ は、以下を適用することによって導出され、 x は端数を含めて0から $blkWidth-1$ の範囲であり、 y は端数を含めて0から $blkHeight-1$ の範囲である：

$m[x][y] = ScalingMatrix[matrixId][i][j] \quad (xxx-3)$

式中、 $i = (x < \log_2 MatrixSize) > \log_2(blkWidth)$, 且つ

$j = (y < \log_2 MatrixSize) > \log_2(blkHeight)$

$matrixId$ が14よりも低い場合、 $m[0][0]$ は以下のようにさらに変更される：

$m[0][0] = scaling_list_dc_coef_minus8[matrixId] + 8 \quad (xxx-4)$

【0110】

[113] $scaling_list_data$ シンタックス及びセマンティクスと同様に、これが一例であり、限定ではないことに留意されたい。例えば、 $MODE_INTRA$ 及び $MODE_INTER$ に関連付けられた2つのデフォルトQMに限定されず、ここでのように、関連するデフォルト値が一致するまで（例えば、HEVCと同じデフォルトQMを選択することができる）、16全ての値で埋められる。1つのデフォルトQMがあってもよく、又は3つ以上のデフォルトQMがあってもよい。 $matrixId$ 算出は、例えば、ブロックサイズ毎に6よりも多数又は少数のタイプがある場合、困難であり得る。重要なのは、選択されたQMと異なるブロックサイズに適合するための水平及び垂直ダウンスケール及びアップスケールが、好ましくは簡単な（ここでは、左シフトに続く右シフト）1つのプロセスで行われることである。

【0111】

[114] 矩形ブロックの場合、正方形を囲む現在ブロックのQM識別子の選択に限定されない：式xxx-1における $sizeId$ の導出は異なるルールに従い得る。

【0112】

[115] また、選択されたQMサイズ $\log_2 MatrixSize$ は、一連の比較の代わりに数学的に表すこともでき、結果は同じである： $\log_2 MatrixSize = \min(3, 6 - (matrixId + 4) / 6)$ が、これは歓迎されないことがある除法を導入する。

【0113】

[116] 以下、一実施形態によるスケーリングプロセスのセマンティクスを説明するために、一例を提供する。

【0114】

(適合された) 変換係数のスケーリングプロセス

[117] [...]

$x=0, \dots, nTbW-1$, $y=0, \dots, nTbH-1$ であるスケーリングされた変換係数 $d[x][y]$ の導出のために、以下が適用される：

— $(nTbW) \times (nTbH)$ 中間スケーリングファクタアレイ m が以下のように導出される：

— 以下の条件の1つ又は複数が真である場合、 $m[x][y]$ は16に等しくて設定される：

— $scaling_list_enabled_flag$ が0に等しい。

— $transform_skip_flag[xTbY][yTbY]$ が1に等しい。

— その他の場合、 m は、予測モード $CuPredMode[xTbY][yTbY]$ 、色成分変数 $cIdx$ 、ブロック幅 $nTbW$ 、及びブロック高さ $nTbH$ を入力として用いて呼び出される、xxx節で指定されるスケーリング行列導出プロセスの出力である。

— スケーリングファクタ $ls[x][y]$ は以下のように導出される：

[...]

【0115】

[118] VVCドラフト5と比較した主な変更は、 $scaling_list_data$ セマンティクスに

10

20

30

40

50

記載されるアレイの部分のコピーする代わりに、x x x 節を呼び出すことである。

【0116】

[119] 上記のように、これが、現在のVVCドラフトへの変更を最小することを目的とした一例であり、限定ではないことに留意されたい。例えば、スケーリング行列導出プロセスの色成分入力は、cIdxと異なってもよい。また、QMはスケーリングファクタとしての使用に限定されず、例えばQPオフセットとして使用することもできる。

【0117】

[120] HEVC規格化中に使用したものと同一テストセットを、一般的な規格（JPEG、MPEG2、AVC、HEVC）の推奨又はデフォルトQMから導出されるQMと、実際のブロードキャストで見られるQMとで増補して使用して、QMコード化性能をテストした。全てのテストで、幾つかのQMはあるタイプから別のタイプに（例えば、輝度からクロマへ又はイントラからインターへ）、及び／又はあるサイズから別のサイズにコピーされる。

【0118】

[121] 以下の表は、3つの異なる方法：HEVC、JVET-N0847、及び本提案を使用してscaling_list_dataを符号化するために必要なビット数を報告している。特に、HEVCはHEVCテストセット（テスト毎に24個のQM）を使用し、他の2つは導出されたテストセット（テスト毎に30個のQM、追加のサイズあり：クロマの場合サイズ-2、輝度の場合にサイズ-64；サイズ-2QMはサイズ-4からダウンサンプリングされ、サイズ-64はサイズ-32からコピーされ、サイズ-32はサイズ-16からコピーされ、サイズ16、8、4はそのまま維持される）を使用する。

【0119】

【表12】

表 8

	HEVC	N0847	N0847 vs HEVC	本提案	本提案 vs N0847	本提案 vs HEVC
JPEG	3007	3729	+722 (+24%)	1059	-2670 (-72%)	-1948 (-65%)
MPEG2	1067	1333	+266 (+25%)	489	-844 (-63%)	-578 (-54%)
H264 様	950	1224	+274 (+29%)	480	-744 (-61%)	-470 (-49%)
DTT 様	2264	2940	+676 (+30%)	1142	-1798 (-61%)	-1122 (-50%)
HEVC	1281	1554	+273 (+21%)	535	-1019 (-66%)	-746 (-58%)
対称 1	2090	2658	+568 (+27%)	892	-1766 (-66%)	-1198 (-57%)
対称 2	1272	1620	+348 (+27%)	997	-623 (-38%)	-275 (-22%)
対称 3	2660	3220	+560 (+21%)	2094	-1126 (-35%)	-566 (-21%)
対称 4	2542	3146	+604 (+24%)	2064	-1082 (-34%)	-478 (-19%)
対称 7	3366	4264	+898 (+27%)	2675	-1589 (-37%)	-691 (-21%)
非対称 1	2414	3078	+664 (+28%)	1004	-2074 (-67%)	-1410 (-58%)
非対称 2	1394	1778	+384 (+28%)	1057	-721 (-41%)	-337 (-24%)
非対称 3	2962	3624	+662 (+22%)	2272	-1352 (-37%)	-690 (-23%)
非対称 4	3560	4344	+784 (+22%)	2828	-1516 (-35%)	-732 (-21%)
非対称 7	3946	5406	+1460 (+37%)	3268	-2138 (-40%)	-678 (-17%)
平均	2318	2928	+610 (+26%)	1524	-1404 (-48%)	-795 (-34%)

【0120】

[122] このテストでは、HEVCと比較した場合であっても、提案された技法が大量のビットを節減し、その一方で、提案された方法はより多くのQMを符号化することが分かる。

【0121】

[123] JCTVC-E073での手法を再び参照すると、JCTVC-E073における基準インデックス付け（三つ組み：QMPS、サイズ、タイプ）は、ここで提案される

ものよりも複雑であり、何故ならば、先の Q M P S インデックス付けでは先の Q M P S の記憶が必要なためである。線形補間は複雑性を導入する。ダウンサンプリングはここで提案されるものと同様である。

【0122】

[124] J C T V C - H 0 3 1 4 での手法を再び参照すると、大きなものから小さなものへの送信はここで提案されるものに近いが、J C T V C - H 0 3 1 4 での固定予測木は、ここで提案される統一インデックス付け及び明示的な基準よりも柔軟性に劣る。

【0123】

[125] イントラブロックコピーモードでの Q M

[126] 上記では、2つのブロック予測モード、すなわち、イントラ及びインターに異なる Q M が指定される。しかしながら、イントラ及びインターに加えて、V V C では新しい予測モード：I B C（イントラブロックコピー）があり、I B C では、ブロックは、適切な変位ベクトルを用いて、同じピクチャの再構築されたサンプルから予測することができる。I B C 予測モードでの Q M 選択では、J V E T - N 0 8 4 7 及び上記実施形態は両方とも、イントラモードと同じ Q M を使用する。

【0124】

[127] I B C モードはイントラよりもインターに近いので、一実施形態では、インターモード（イントラの代わりに）でシグナリングされた Q M を再使用することが提案される。しかしながら、I B C は、インター予測に近い一方で、異なる：変位ベクトルは物体又はカメラの動きに一致せず、テクスチャコピーに使用される。これは、異なる実施形態では、特定の Q M が I B C ブロックのコピー最適化に役立ち得る特定のアーチファクトに繋がりが得る。以下、I B C 予測モードでの Q M 選択を変えることを提案する。

- ・好ましい実施形態は、インターモード（イントラの代わりに）と同じ Q M を選択することであり、その理由は、I B C がイントラ予測よりもインター予測に近いためである。

- ・別の選択肢は、I B C モードに特定の Q M を有することである。

- ・これらはシンタックスで明示的にシグナリングされてもよく、又は推測されてもよい（例えば、イントラ Q M 及びインター Q M の平均）。

【0125】

[128] 好ましい実施形態では、特定の変換ブロックの Q M 選択又は導出プロセスは、ブロックが I B C 予測モードを有する場合、インター Q M を選択する。図 1 2 を再び参照すると、Q M 導出プロセスのステップ 1 2 1 0 は後述のように調整する必要がある。

【0126】

[129] 先に提案されたドラフトテキストでは、Q M 選択は式 (x x x - 1) に記載されており、これは以下のように変えることができる。

【数 1】

$$\text{matrixId} = 6 * \text{sizeId} + \text{matrixTypeId} \quad (\text{xxx-1})$$

式中、subWidth = (cIdx > 0) ? SubWidthC : 1,

subHeight = (cIdx > 0) ? SubHeightC : 1,

sizeId = 6 - max(log2(blkWidth * subWidth), log2(blkHeight * subHeight)), 且つ

~~matrixTypeId = (2 * cIdx + (predMode == MODE_INTER ? 1 : 0))~~

~~matrixTypeId = (2 * cIdx + (predMode == MODE_INTRA ? 0 : 1))~~

【0127】

[130] なお、ブロックはイントラモード(MODE_INTRA)、インターモード(MODE_inter)、又はイントラブロックコピーモード(MODE_IBC)で符号化し得る。matrixTypeId が表 6 又は matrixTypeId = (2 * cIdx + (predMode == MODE_INTER ? 1 : 0)) のように設定される場合、MODE_IBC ブロックは、まるで MODE_INTRA ブロックであるかのように matrixTypeId を選択する。(xxx-1)における変更：matrixTypeId = (2 * cIdx + (predMode == MODE_INTRA ? 0 : 1)) を用いて、MODE_IBC ブロックは、まるで MODE_INTER ブロック

であるかのようにmatrixTypeIdを選択する。

【0128】

[131] JVET-N0847によって提案されるドラフトテキストでは、QM選択は表7-14に記載され、以下のように変更することができる。特に、MODE_IBCのmatrixIdは、JVET-N0847でのようにMODE_INTRAと同じではなく、MODE_INTERと同じように割り当てられる。

【0129】

【表13】

表9:sizeId、予測モード、及び色成分に従ったmatrixIdのJVET-N0847仕様への変更

sizeId	CuPredMode	cIdx (色成分)	matrixId
2, 3, 4, 5, 6	MODE_INTRA	0 (Y)	0
1, 2, 3, 4, 5	MODE_INTRA	1 (Cb)	1
1, 2, 3, 4, 5	MODE_INTRA	2 (Cr)	2
2, 3, 4, 5, 6	MODE_INTER	0 (Y)	3
1, 2, 3, 4, 5	MODE_INTER	1 (Cb)	4
1, 2, 3, 4, 5	MODE_INTER	2 (Cr)	5
2, 3, 4, 5, 6	MODE_IBC	0 (Y)	0 <u>3</u>
1, 2, 3, 4, 5	MODE_IBC	1 (Cb)	1 <u>4</u>
1, 2, 3, 4, 5	MODE_IBC	2 (Cr)	2 <u>5</u>

【0130】

[132]変形1：IBCのQMを明示的にシグナリング

[133] この変形では、特定のQM（イントラQM及びインターQMと異なる）がIBCブロックに使用され、これらのQMはビットストリームにおいて明示的にシグナリングされる。これはより多くのQMを作成し、scaling_list_dataシンタックス及びmatrixIdマッピングの適合を必要とし、ビットコストへの影響を有する。この変形によれば、式(x x - 1)に記載のQM選択は、以下のように変更することができる。

【数2】

$$\text{matrixId} = 6 * \text{sizeId} + \text{matrixTypeId} \quad (\text{xxx}-1)$$

式中、subWidth = (cIdx > 0) ? SubWidthC : 1,
subHeight = (cIdx > 0) ? SubHeightC : 1,
sizeId = 6 - max(log2(blkWidth * subWidth), log2(blkHeight * subHeight)), 且つ
~~matrixTypeId = (2 * cIdx + (predMode == MODE_INTER ? 1 : 0))~~
matrixTypeId = (3 * cIdx + (predMode == MODE_INTRA ? 0 : (predMode == MODE_INTER ? 1 : 2)))

【0131】

[134] JVET-N0847では、QM選択表は以下のように変更することができる：

【0132】

10

20

30

40

50

【表 1 4】

表 10:IBC 用により多くの QM を追加する JVET-N0847 への変更

sizeId	CuPredMode	cIdx (色成分)	matrixId
2, 3, 4, 5, 6	MODE_INTRA	0 (Y)	0
1, 2, 3, 4, 5	MODE_INTRA	1 (Cb)	1
1, 2, 3, 4, 5	MODE_INTRA	2 (Cr)	2
2, 3, 4, 5, 6	MODE_INTER	0 (Y)	3
1, 2, 3, 4, 5	MODE_INTER	1 (Cb)	4
1, 2, 3, 4, 5	MODE_INTER	2 (Cr)	5
2, 3, 4, 5, 6	MODE_IBC	0 (Y)	0 6
1, 2, 3, 4, 5	MODE_IBC	1 (Cb)	1 7
1, 2, 3, 4, 5	MODE_IBC	2 (Cr)	2 8

10

【0 1 3 3】

[135]変形 2：IBC モードの QM を推測

[136] この変形では、特定の QM（イントラ QM 及びインター QM と異なる）が IBC ブロックに使用される。しかしながら、それらの QM はビットストリームでシグナリングされず、推測される：例えば、スケーリング及びオフセットのように、イントラ QM 及びインター QM の平均、特定のデフォルト値、又はインター QM への特定の変更として。

20

【0 1 3 4】

[137]変形 3：輝度のみでの明示的な IBC QM

[138] この変形では、IBC 用の追加の QM は輝度のみで制限され、IBC 用のクロマ QM は、変形 1 でのようにインター QM を再使用するか、又は変形 2 でのように新しい QM を推測することができる。

【0 1 3 5】

[139] 種々の方法が本明細書に記載され、各方法は、上述した方法を達成する 1 つ又は複数のステップ又は動作を含む。ステップ又は動作の特定の順序が方法の適切な動作に求められる場合を除き、特定のステップ及び／又は動作の順序及び／又は使用は変更又は結合し得る。さらに、「第 1」、「第 2」等の用語、例えば、「第 1 の復号化」及び「第 2 の復号化」は、種々の実施形態では、要素、構成要素、ステップ、動作等を修飾するのに使用し得る。そのような用語の使用は、特に必要とされる場合を除き、修飾された動作への順序を暗示しない。したがって、この例では、第 1 の復号化は第 2 の復号化の前に実行される必要はなく、例えば、第 2 の復号化の前、第 2 の復号化中、又は第 2 の復号化と重なる時間期間中に行われ得る。

30

【0 1 3 6】

[140] 本願に記載の種々の方法及び他の態様は、図 2 及び図 3 に示すビデオエンコーダ 200 及びデコーダ 300 のモジュール、例えば量子化及び逆量子化モジュール（230、240、340）を変更するのに使用することができる。さらに、各態様は VVC 又は HEVC に限定されず、例えば他の規格及び推奨並びに任意のそのような規格及び推奨の拡張に適用することができる。別記される場合又は技術的に除外される場合を除き、本願に記載の態様は個々に又は組み合わせて使用することができる。

40

【0 1 3 7】

[141] 種々の数値が本願で使用される。具体的な値は例を目的とし、記載の態様はこれらの具体的な値に限定されない。

【0 1 3 8】

[142] 種々の実施は復号化を含む。「復号化」は、本願で使用される場合、表示に適した最終出力を生成するために、例えば、受信した符号化シーケンスに対して実行されるプロセスの全て又は部分を包含し得る。種々の実施形態では、そのようなプロセスは、通常

50

、デコーダによって実行されるプロセス、例えば、エントロピー復号化、逆量子化、逆変換、及び差動復号化の1つ又は複数を含む。句「復号化プロセス」が特に動作のサブセットを指すことが意図されるか、それとも全般的により広い復号化プロセスを指すことが意図されるかは、具体的な説明の文脈に基づいて明らかになり、当業者によってよく理解され则认为られる。

【0139】

【143】 種々の実施は符号化を含む。「復号化」についての上記論考と同様に、本願で使用する「符号化」は、符号化ビットストリームを生成するために、例えば入力ビデオシーケンスに対して実行されるプロセスの全て又は部分を包含し得る。

【0140】

【144】 なお、本明細書で使用するシンタックス要素は記述用語である。したがって、他のシンタックス要素名の使用を除外しない。上記では、種々の実施形態を説明するために、PPS及びスケーリングリストのシンタックス要素が主に使用されている。これらのシンタックス要素が他のシンタックス構造に配置されてもよいことに留意されたい。

【0141】

【145】 本明細書に記載の実施及び態様は、例えば、方法若しくはプロセス、装置、ソフトウェアプログラム、データストリーム、又は信号で実施し得る。実施の一形態の状況でのみ論じられる（例えば、方法としてのみ論じられる）場合であっても、論じられた特徴の実施は他の形態（例えば、装置又はプログラム）で実施することも可能である。装置は、例えば、適切なハードウェア、ソフトウェア、及びファームウェアで実施し得る。方法は、例えば装置、例えばコンピュータ、マイクロプロセッサ、集積回路、又はプログラマブル論理デバイスを含め、例えば一般に処理デバイスと呼ばれるプロセッサで実施し得る。プロセッサは通信デバイス、例えば、コンピュータ、携帯電話、ポータブル／個人情報端末（「PDA」）、及びエンドユーザ間の情報の通信を促進する他のデバイスも含む。

【0142】

【146】 「一実施形態」、「実施形態」、「一実施」、又は「実施」、並びにそれらの他の変形への言及は、その実施形態に関連して記載された特定の特徴、構造、特性等が、少なくとも1つの実施形態に含まれることを意味する。したがって、句「一実施形態では」、「実施形態では」、「一実施では」、又は「実施では」の出現並びに本願を通して種々の場所に現れる任意の他の変形は、必ずしも全てが同じ実施形態を指す訳ではない。

【0143】

【147】 さらに、本願は種々の情報を「決定する」ことに言及し得る。情報の決定は、例えば、情報の推定、情報の算出、情報の予測、又はメモリからの情報の検索の1つ又は複数を含み得る。

【0144】

【148】 さらに、本願は、種々の情報への「アクセス」に言及し得る。情報へのアクセスは、例えば、情報の受信、情報の検索（例えばメモリからの）、情報の記憶、情報の移動、情報のコピー、情報の算出、情報の決定、情報の予測、又は情報の推定の1つ又は複数を含み得る。

【0145】

【149】 さらに、本願は種々の情報の「受信」に言及し得る。受信は、「アクセス」と同様に、広義の用語であることが意図される。情報の受信は、例えば、情報へのアクセス又は情報の検索（例えばメモリからの）の1つ又は複数を含み得る。さらに、「受信」は通常、何らかの形で、動作中、情報を記憶すること、情報を処理すること、情報を送信すること、情報を移動すること、情報をコピーすること、情報を消去すること、情報を算出すること、情報を決定すること、情報を予測すること、又は情報を推定すること関わる。

【0146】

【150】 例えば、「A／B」、「A及び／又はB」、及び「A及びBの少なくとも1つ」の場合での以下「／」、「及び／又は」、及び「少なくとも1つの」の何れかの使用が、最初に列記された選択肢（A）のみの選択、2番目に列記された選択肢（B）のみの選択

10

20

30

40

50

、又は両選択肢（Ａ及びＢ）の選択の包含を意図することを理解されたい。更なる例として、「Ａ、Ｂ、及び／又はＣ」及び「Ａ、Ｂ、及びＣの少なくとも１つ」の場合、そのような句は、最初に列記された選択肢（Ａ）のみの選択、２番目に列記された選択肢（Ｂ）のみの選択、３番目に列記された選択肢（Ｃ）のみの選択、１番目及び２番目に列記された選択肢（Ａ及びＢ）のみの選択、１番目及び３番目に列記された選択肢（Ａ及びＣ）のみの選択、２番目及び３番目に列記された選択肢（Ｂ及びＣ）のみの選択、又は３つ全ての選択肢（Ａ及びＢ及びＣ）の選択の包含が意図される。これは、当業者には明らかなように、列記されるだけの数の項目に拡張し得る。

【０１４７】

〔１５１〕 また、本明細書で使用される場合、言葉「シグナリング」は、特に、対応するデコーダへの何かを指す。例えば、特定の実施形態では、エンコーダは、逆量子化のために量子化行列をシグナリングする。このように、実施形態では、同じパラメータがエンコーダ側及びデコーダ側の両方で使用される。したがって、例えば、エンコーダはデコーダに特定のパラメータを、デコーダが同じ特定のパラメータを使用することができるように、送信する（明示的なシグナリング）ことができる。逆に、デコーダが既に特定のパラメータ等を有している場合、シグナリングは送信なしで使用されて（暗黙的なシグナリング）、デコーダが単に特定のパラメータを知り選択できるようにする。いかなる実際の機能の送信も回避することにより、種々の実施形態でビット節減が実現する。シグナリングが多種多様な方法で達成可能なことを理解されたい。種々の実施形態では、例えば、１つ又は複数のシンタックス要素、フラグ等が、対応するデコーダへの情報のシグナリングに使用される。上記は言葉「信号」の動詞形に関連するが、言葉「信号」は本明細書では名詞として使用することもできる。

【０１４８】

〔１５２〕 当業者には明らかになるように、実施は、例えば、記憶又は伝送し得る情報を搬送するようにフォーマットされた多種多様な信号を生成し得る。情報は、例えば、方法を実行する命令又は記載の実施の１つによって生成されるデータを含み得る。例えば、信号は、記載の実施形態のビットストリームを搬送するようにフォーマットし得る。そのような信号は、例えば、電磁波（例えば、スペクトルの無線周波数部分を使用する）又はベースバンド信号としてフォーマットし得る。フォーマットすることは、例えば、データストリームを符号化し、符号化データストリームを用いて搬送波を変調することを含み得る。信号が搬送する情報は、例えば、アナログ又はデジタル情報であり得る。信号は、既知のように、多種多様な異なる有線又は無線リンクを介して伝送し得る。信号はプロセッサ可読媒体に記憶し得る。

10

20


30

40


50

【凶面】


【図 1】



【図 2】



【図 3】



【図 4】






FIG. 4

【図 5】




【図 6】




10

【図 7】



【図 8】




20

30


40

50


【図 9】




【図 10】



【図 11】



【図 12】



10


20

30

40

50

【図 13】



10

20

30

40

50

フロントページの続き

(33)優先権主張国・地域又は機関

欧州特許庁(EP)

弁理士 阿部 豊隆

(72)発明者 ド ラグランジュ, フィリップ

フランス国, 3 5 5 7 6 セソンーセビニエ, シーエス 1 7 6 1 6, アベニュー デ シャン ブラ
ン, 9 7 5, インターデジタル内

(72)発明者 ルレアネック, ファブリス

フランス国, 3 5 5 7 6 セソンーセビニエ, シーエス 1 7 6 1 6, アベニュー デ シャン ブラ
ン, 9 7 5, インターデジタル内

(72)発明者 ネイザー, カラム

フランス国, 3 5 5 7 6 セソンーセビニエ, シーエス 1 7 6 1 6, アベニュー デ シャン ブラ
ン, 9 7 5, インターデジタル内

(72)発明者 フランソワ, エドゥアール

フランス国, 3 5 5 7 6 セソンーセビニエ, シーエス 1 7 6 1 6, アベニュー デ シャン ブラ
ン, 9 7 5, インターデジタル内

(72)発明者 アンドリヴォン, ピエール

フランス国, 3 5 5 7 6 セソンーセビニエ, シーエス 1 7 6 1 6, アベニュー デ シャン ブラ
ン, 9 7 5, インターデジタル内

(72)発明者 チェン, ヤ

フランス国, 3 5 5 7 6 セソンーセビニエ, シーエス 1 7 6 1 6, アベニュー デ シャン ブラ
ン, 9 7 5, インターデジタル内

審査官 白川 瑞樹

(56)参考文献 特表 2 0 1 5 - 5 0 4 2 8 9 (J P , A)

国際公開第 2 0 1 1 / 0 5 2 2 1 5 (W O , A 1)

米国特許出願公開第 2 0 1 9 / 0 0 8 2 1 8 0 (U S , A 1)

米国特許出願公開第 2 0 1 5 / 0 3 3 4 3 9 6 (U S , A 1)

Olena Chubach, et.al., CE7-related: Support of signalling default and user-defined scaling
matrices, Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29
/WG 11 14th Meeting: Geneva, CH, 19-27 March 2019, JVET-N0090-v2, 2019年03月23
日, p.1-3

(58)調査した分野 (Int.Cl., D B名)

H 0 4 N 1 9 / 0 0 - 1 9 / 9 8