



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2012년03월28일  
(11) 등록번호 10-1130988  
(24) 등록일자 2012년03월21일

- (51) 국제특허분류(Int. Cl.)  
*H01L 21/3065* (2006.01)
- (21) 출원번호 10-2007-7002100
- (22) 출원일자(국제) 2005년07월01일  
심사청구일자 2008년12월09일
- (85) 번역문제출일자 2007년01월26일
- (65) 공개번호 10-2007-0046087
- (43) 공개일자 2007년05월02일
- (86) 국제출원번호 PCT/EP2005/053121
- (87) 국제공개번호 WO 2006/013137  
국제공개일자 2006년02월09일
- (30) 우선권주장  
10 2004 036 803.1 2004년07월29일 독일(DE)
- (56) 선행기술조사문헌  
KR1020020078996 A\*

\*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
로베르트 보쉬 게엠베하  
독일 데-70442 스투트가르트 포스트파흐 30 02 20

(72) 발명자  
페르мер 프란츠  
독일 데-71263 바일 데어 슈타트 헤르만-쉬츠-슈  
트라쎄 22  
크론필러 질비아  
독일 데-71409 슈바이크하임 루드비히스부르거 슈  
트라쎄 57  
(뒷면에 계속)

(74) 대리인  
장훈

전체 청구항 수 : 총 16 항


심사관 : 박귀만

(54) 발명의 명칭 **기판상의 층을 예칭하는 방법**

**(57) 요 약**

본 발명은 기판(Sub)상의 제거될 층을 예칭하는 방법에 관한 것으로, 제거될 층으로서  $Si_{1-x}Ge_x$  층(4;6, 10)이 제  
공되고, 상기 층은 기상 예칭 동안 예칭 가스, 특히  $ClF_3$ 에 의해 적어도 부분적으로 제거된다.  $Si_{1-x}Ge_x$  층(4;  
6, 10)의 예칭 특성은  $Si_{1-x}Ge_x$  층(4; 6, 10) 내의 Ge 량에 의해 조절될 수 있다. 예칭 방법은 특히 바람직하게  
마이크로메카니컬 센서 내의 자체 지지 구조물을 형성하고, 폐쇄된 중공 챔버(15) 내에서 상기 자체 지지 구조물  
을 제조하는데 적합하다. 그 이유는  $Si_{1-x}Ge_x$  층(4; 6, 10)은 희생층 및 충진층으로 실리콘에 대해 높은 선택성으  
로 예칭되기 때문이다.

**대 표 도** - 도4



(72) 발명자

**푹호스 티노**

독일 데-72072 튜빙겐 테센슈트라쎄 1

**라이넨바흐 크리스티나**

독일 데-66806 엔스도르프 에얼렌슈트라쎄 18

## 특허청구의 범위

### 청구항 1

기판(Sub)상에서 제거될 층을 에칭하는 방법으로서,

상기 제거될 층은 상기 기판(Sub) 위에 이미 존재하는 또는 상기 기판(Sub) 위에 증착된  $Si_{1-x}Ge_x$  층(4; 6)이고, 상기  $Si_{1-x}Ge_x$  층(4; 6)은 기상 에칭시에 에칭 가스를 이용하여 적어도 부분적으로 제거되고,

제거 전에, 상기  $Si_{1-x}Ge_x$  층(4; 6) 상에 실리콘층(5; 7)을 성장시켜, Si-영역들과 그들 사이에 놓인 트렌치를 포함하도록 구조화된 후, 상기 Si-영역의 노출을 위해 상기  $Si_{1-x}Ge_x$  층(4; 6)은 희생층으로서 노출될 Si-영역 하부에서 제거되고, 상기 기상 에칭이 상기 트렌치를 통해 이루어지는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 2

제 1 항에 있어서, 에칭 가스로서  $BrF_3$ ,  $XeF_2$  또는  $ClF_3$ 가 사용되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 3

제 1 항 또는 제 2 항에 있어서,  $Si_{1-x}Ge_x$  층(4; 6)의 에칭 특성은 상기 층의 Ge량에 의해 제어되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 4

제 1 항 또는 제 2 항에 있어서, 상기  $Si_{1-x}Ge_x$  층(4; 6)은  $x = 0.05$  내지  $x = 0.5$  범위의 값  $x$ 을 갖는 Ge량을 포함하는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 5

제 4 항에 있어서, 상기  $Si_{1-x}Ge_x$  층(4; 6)은  $x = 0.1$  내지  $x = 0.5$  범위의 값  $x$ 을 갖는 Ge량을 포함하는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 6

제 1 항 또는 제 2 항에 있어서, 상기  $Si_{1-x}Ge_x$  층(4; 6)은  $x = 0.05$  내지  $x = 0.3$  범위의 값  $x$ 을 갖는 Ge량을 포함하는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 7

제 6 항에 있어서, 상기  $Si_{1-x}Ge_x$  층(4; 6)은  $x = 0.1$  내지  $x = 0.3$  범위의 값  $x$ 을 갖는 Ge량을 포함하는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 8

삭제

### 청구항 9

제 1 항에 있어서, 상기  $Si_{1-x}Ge_x$  층(4; 6)과 상기 실리콘층(5; 7) 사이에 10 내지 100 nm 두께의 산화물 또는 질화물 층이 확산 배리어 또는 보호층(4a; 6a)으로서 제공되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 10

제 1 항에 있어서, 상기 실리콘층(5; 7)으로서 Poly-Si층이 에피택셜하게 성장되는 것을 특징으로 하는 기판상

에서 제거될 층을 에칭하는 방법.

### 청구항 11

제 1 항에 있어서, 상기 실리콘층(5; 7)의 구조화는 플루오르에 기초한 딥 에칭 방법에 의해 각각 교대로 연속하는 별도의 에칭 및 중합 단계에서 실시되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 12

제 1 항, 제 2 항 또는 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기  $Si_{1-x}Ge_x$  층(4)은 제 1 절연층(1), 도전층(2) 및 제 2 절연층(3)으로 코팅된 기판(Sub)상에 증착되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 13

제 12 항에 있어서, 상기 제 1 절연층(1)으로서  $SiO_2$  층이 열에 의해 Si로 이루어진 기판(Sub)상에 형성되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 14

제 12 항에 있어서, 상기 도전층(2)으로서 Poly-Si층이 제공되어 구조화되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 15

제 12 항에 있어서, 상기 제 2 절연층(3)으로서 산화물층이 제공되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 16

제 1 항, 제 2 항 또는 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 실리콘 층(7)의 구조화 후에 그리고 기상 에칭 전에 다른  $Si_{1-x}Ge_x$  층(10)이 충진층으로서, 트렌치들을 사이에 포함하는 Si-영역 위에 증착된 후에, 캡 층(12a)이 상기 다른  $Si_{1-x}Ge_x$  층(10) 위에 증착된 다음, 상기 캡 층(12a)에 천공 홀들(14)이 제공되고, 끝으로, 상기 다른  $Si_{1-x}Ge_x$  층(10) 및 상기  $Si_{1-x}Ge_x$  층(6)이 기상 에칭에 의해 제거되고, 상기 천공 홀들(14)을 통해 에칭 가스가 상기 다른  $Si_{1-x}Ge_x$  층(10) 및 상기  $Si_{1-x}Ge_x$  층(6)에 공급되는 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

### 청구항 17

제 1 항에 있어서,

상기 기판은 실리콘 기판인 것을 특징으로 하는 기판상에서 제거될 층을 에칭하는 방법.

## 명세서

### 기술분야

[0001]

본 발명은 기판상의 제거될 층을 에칭하는 방법에 관한 것이다.

### 배경기술

[0002]

반도체 기판상의 예컨대 희생층과 같은 특정 층을 선택적으로 제거하는 것은 반도체 소자 제조 공정에서, 특히 자체 지지(self-supporting) 구조물의 제조 공정에서 공지된 방법이다. 마이크로메카니컬 센서(micromechanical sensor)의 제조 공정에서 기판상에 희생층이 형성되고, 상기 희생층 위에 다른 구조물 층이 증착되어 구조화된다. 후속해서 희생층은 구조물의 노출을 위해 선택적으로 제거된다. 기본적으로 희생층은 건식 또는 습식 화학적으로 제거될 수 있다.

[0003]

DE 195 37 814 A1 호에는 먼저 열 산화물이 실리콘 기판상에 증착되고, 상기 열 산화물 상에, 매립된 프린트 도

체으로 이용하기 위해 고도평된 폴리실리콘의 얇은 층이 추가로 제공된, 센서 및 센서의 제조 방법이 공지되어 있다. 그리고 나서, 폴리실리콘층에 다른 산화물층이 증착되고, 그 위에 예컨대 두꺼운 에피폴리실리콘층이 증착된다. 그 다음에 표면 알루미늄 금속층의 증착과 구조화가 이루어진다. 끝으로, 노출될 센서 구조물은 바람직하게 DE 42 41 045 C1 호에 기술된 플루오르에 기초한 실리콘 딥 에칭(deep etching) 방법을 통해 에칭된다. 센서 소자의 노출은 희생층 에칭에 의해 이루어지고, 상기 에칭시 산화물은 센서 영역 하부에서 전형적으로 플루오르화수소산 함유 매체에 의해 기상 에칭 방법을 통해 제거된다. 상기 언더 에칭(underetching) 기술의 단점은, 산화물이 노출될 센서 영역 하부에서만 제거되는 것이 아니라, 폴리실리콘 프린트 도체 위에서 및 부분적으로는 아래에서도 제거되므로, 분로 및 누설 전류의 위험이 있다는 것이다. 언더 에칭이 방지되어야 하는 산화물 영역을 보호 래커(protective lacquer)로 보호하는 것은 복잡한 공정에 의해서만 가능한데, 그 이유는 기상 플루오르화수소산은 거의 모든 폴리머 보호층에 매우 빠르게 침투할 수 있고 또한 강한 부식 작용을 할 수 있기 때문이다.

[0004] 기상 플루오르화수소산을 사용함으로써 나타나는 문제점들은, 센서 소자의 언더 에칭이 플라즈마 에칭 방법으로 실행됨으로써 방지될 수 있다. 예컨대 DE 44 20 962 A1호에는 센서 구조물의 제조를 위한 실리콘 건식 에칭 방법이 제안되고, 상기 방법에서는 이방성 및 등방성 플라즈마 에칭 기술의 조합에 의해 추후 습식 에칭 단계 또는 기상 에칭이 생략될 수 있다. 또한, 별도의 희생층이 제공되지 않는다. 모든 공정 단계들은 하나의 플라즈마 에칭 장치에서 실행될 수 있다. 이를 위해, DE 42 41 045 C1 호에 기술된 이방성 딥 에칭 방법에 의해 수직 벽을 갖는 센서 구조물이 형성된다. 여기서, 측벽에 텤플론 종류의 폴리머가 증착되는 증착 단계들은, 그 자체로는 등방성이지만 전방 드라이브(driving forward)를 통한 측벽 폴리머의 에칭 동안 국부적으로 이방성이 되는 플루오르-기반 에칭 단계들과 서로 교대된다. 후속해서 실리콘 기판은, 센서 소자용 실리콘 구조물이 완전히 노출될 때까지 플루오르-기반 에칭 단계를 통해 등방성으로 에칭된다.

[0005] 그러나, 이러한 방법은 2가지 심각한 단점을 갖는다. 한편으로는 소위 "마이크로로딩 효과(micro-loading effect)"에 의해 좁은 에칭 트랜치가 넓은 에칭 트랜치보다 느리게 에칭되고, 이는 후속하는 래터럴 언더 에칭의 속도에도 적용된다. 즉, 언더 에칭은 좁은 트랜치의 경우 넓은 트랜치의 경우보다 느리게 진행된다. 다른 한편으로는 노출될 구조물의 하측면 또는 베이스도 부식된다. 결과적으로 넓은 트랜치로 둘러싸인 구조물이 좁은 트랜치로 둘러싸인 구조물보다 더 낮은 잔류 높이를 갖게 되고, 이는 흔히, 제조된 센서 소자의 재현 불가능하고 불만족스러운 기계적 특성을 야기한다.

[0006] 규정된 언더 에칭을 가능하게 하고 DE 44 20 962 A1 호에 공지된 방법의 단점을 제거하기 위해, DE 198 47 455 A1 호에 공지된 방법이 이용될 수 있다. 이 경우에도 센서 소자의 구조화를 위한 이방성 플라즈마 에칭과, 등방성 기상 에칭 또는 등방성 플루오르 플라즈마 에칭에 의한 상기 센서 소자의 후속 언더 에칭의 조합을 통해, 플루오르화수소산 증기가 완전히 필요 없게 된다. 그러나 이러한 방법에서는, 형성될 센서 구조물 영역 내에 있는 폴리실리콘 희생층 평면 바로 위의 수십 나노미터의 얇은 산화물층이 분리층으로 이용된다. 얇은 산화물층 상에 에피폴리실리콘층이 증착되고 DE 42 41 045 C1 호에 기술된 이방성 딥 에칭 방법에 의해 구조화된다. 얇은 산화물층은 경질 에칭 스텝으로서 작용하고, 상기 에칭 스텝은 후속하여 집중적인 이온 충격하에서, 즉 높은 기판 바이어스 전압하에서  $CF_4$  또는  $C_2F_6$  과 같은 플루오르가 많은 에칭 가스에 의한 플라즈마 에칭을 통해 제거된다. 후속해서 센서 구조물의 측벽은, 에피폴리실리콘으로 이루어진 구조물 소자가 예컨대  $ClF_3$ 에 의한 등방성 기상 언더 에칭을 통해 또는 등방성 플루오르플라즈마 언더 에칭을 통해 노출되기 전에, 보호층으로서 텤플론 종류의 폴리머 또는 Si 산화물 박막층으로 코팅된다. 산화 실리콘에 대한 적어도 200-300:1의 상기 에칭 단계의 높은 선택성으로 인해 구조물 소자의 하측면 및 경우에 따라서는 측벽에 있는 산화물층은 그 후면의 에칭 또는 측면 에칭 부식을 저지한다.

[0007] 그러나, 후면 산화물은 상부를 향한 구조물 소자의 압축 응력 및 뒤틀림을 야기한다. 이로 인해, 산화물에 의해 구조물 소자의 기계적 특성에 대한 지속적인 작용이 이루어진다. 상기 작용을 최소화하기 위해, 산화물층은 가능한 얇게, 약 10nm로 형성되어야 한다. 또한, 실제로 등방성 기상 또는 플라즈마 에칭 단계 동안 에칭 부식을 방지하기 위해, 구조물 측벽 상의 텤플론 종류의 또는 종래의 보호층으로는 충분하지 않다. 비용이 많이 드는 증착 방법으로 제공되어야 하는 텤플론 패시베이션 대신 산화물층은 필요한 공정 안전성을 보장하기에는 충분하지 않다. 센서 구조물의 노출 후에 구조물 측벽에 있는 상기 산화물층은 다시 제거되기 때문에, 플루오르화수소산 또는 플루오르화수소산 증기에 의해 센서 구조물에 대해 문제가 되는 작용이 나타난다.

## 발명의 상세한 설명

[0008] 본 발명에 따른 방법은, 에칭 가스를 이용한 기상 기판상의 실리콘 게르마늄 합금 층이 특히 실리콘 기판에 대한 높은 선택성으로 제거될 수 있다는 사실에 기초한다. 특히 바람직한 에칭 가스로  $ClF_3$ 를 사용하는 것이 제안된다. 또한,  $Si_{1-x}Ge_x$  층의 에칭 특성은 합금 중의 Ge 량에 의해 제어될 수 있다.

[0009]  $Si_{1-x}Ge_x$  층이 특히 희생층으로서 마이크로메캐니컬 센서의 제조에 사용되고 상기 희생층이 기상 에칭에 의해 제거되면, 희생층 제거와 관련한 상기 단점들이 제거된다. 본 발명에 따른 방법에서는 플루오르화수소산 함유 매체에 의한 실리콘화물층의 에칭이 완전히 생략되므로, 폴리실리콘 프린트 도체의 상부 또는 하부에서 보호층의 의도치 않지만 불가피한 에칭이 일어나지 않는다. 따라서, 분로 및 누설 전류의 위험이 없다. 또한, 본 발명에 따른 에칭 방법에서는 구조물층 대 희생층의 매우 높은 재료에 따른 선택성이 주어지기 때문에 측벽 보호층에 대한 의존성이 더 이상 없어서 공정 안전성이 개선된다.

[0010] 또한,  $Si_{1-x}Ge_x$  층이 충진층으로서 기판상에 증착될 수 있고 기판상에 캡층이 증착된 후에 중공 챔버 형성을 위해 기상 에칭에 의해 간단하게 제거될 수 있다.

[0011] 종속 청구항에 제시된 조치에 의해 독립 청구항에 따른 방법의 실시와 개선이 가능하다.

[0012] 본 발명의 실시예들이 도면에 도시되고 하기의 설명에서 상세히 설명된다.

### 실시예

[0019] 본 발명에 따른 방법은 먼저 마이크로메캐니컬 센서의 제조 공정을 예로 설명된다. 도 1에 도시된 층 시스템의 제조를 위해 실리콘 기판(Sub)상에 먼저 제 1 절연층(1), 전형적으로 두꺼운 열 절연 산화물이 증착된다. 상기 산화물층의 가능한 두께는 수 마이크로미터의 범위, 예컨대  $2.5 \mu m$  이다.

[0020] 또한, 도전층(2), 바람직하게 약  $0.5 \mu m$  두께의 얇은 폴리실리콘층이 제공된다. 그러나 다른 층 재료도 고려할 수 있는데, 예컨대 절연층(1)은 다른 산화물, 질화 실리콘 또는 다른 절연층으로 이루어질 수 있다. 예컨대 텅스텐 또는 텅스텐 합금과 같이 이어지는 고온 단계에도 문제가 되지 않는 재료가 선택되는 경우, 폴리실리콘 외에 금속층도 도전층(2)으로 적합하다. 상기와 같이 폴리실리콘으로 이루어진 도전층(2)은 기상( $POCl_3$ )으로부터 도핑되고, 큰 도전성이 요구된다. 모든 다른 공정들은 충분히 강하게 도핑된 폴리실리콘층을 형성하는데 이용될 수 있다.

[0021] 포토리소그래피 공정에 의해 도전층(2)의 구조화가 이루어진다. 도전층(2)은 예컨대 프린트 도체 또는 전극으로 이용될 수 있는 개별적으로 서로 절연된 영역들로 세분된다.

[0022] 기판(Sub)상에 제 2 절연층(3)이 증착된다. 상기 층의 증착을 위해 반도체 기술에 공지된, 유전층의 증착을 위한 증착 공정이 이용될 수 있다. 이산화 실리콘과 더불어 질화 실리콘, 다양한 유리 또는 다른 세라믹층도 증착될 수 있다. 다른 설명은 제 2 절연층(3)이 마찬가지로 산화 실리콘으로 구성될 수 있음에 근거한다.

[0023] 희생층으로서  $Si_{1-x}Ge_x$  층(4)이 제 2 절연층(3) 상에 증착된다.  $Si_{1-x}Ge_x$  층(4)의 두께는 수  $\mu m$ , 예컨대  $1.5 \mu m$  이다.  $Si_{1-x}Ge_x$  합금 중의 게르마늄의 함량은 필요에 따라 변경될 수 있고, x에 대한 가능한 값의 범위는  $x = 0.05$  내지  $x = 0.5$ , 특히  $x = 0.1$  내지  $x = 0.5$ 이다.  $x = 0.5$ 인 경우 전체의 합금 중의 게르마늄과 실리콘의 양은 동일하다. x에 대한 더 작은 상한값을 갖는 값의 범위, 예컨대  $x = 0.05$  내지  $x = 0.3$ , 특히  $x = 0.1$  내지  $x = 0.3$ 이 특정 용도에 적합할 수 있다.  $Si_{1-x}Ge_x$  합금의 용융점이 Ge의 양에 의존하는 것이 중요하다. Ge량이 증가함에 따라 용융점이 낮아진다.  $x = 1$ 인 경우, 즉 Ge는  $940 ^\circ C$ 의 용융점을 갖는다.  $x = 0$ 인 경우, 즉 Si는  $1414 ^\circ C$ 의 용융점을 갖는다. 따라서,  $x = 0.05$  내지  $x = 0.5$ 인 경우  $Si_{1-x}Ge_x$  합금의 용융점은 상기 값 사이에서 유동적이다. 용융점은 이어지는 고온 단계에 적합해야 한다.

[0024]  $Si_{1-x}Ge_x$  층(4) 상에 마지막 층으로서 두꺼운 실리콘층(5)이 제공된다. 바람직하게 실리콘층(5)으로서 폴리실리콘층이 에피택셜하게, 소위 Epipoly-Si가 증착된다. 상세히는, 먼저 폴리실리콘 시작층이  $Si_{1-x}Ge_x$  층(4)의 표면을 덮고, 후속 증착을 위한 시드(seed)로서 이용된다. 적절한 도핑 공정, 예컨대 기상으로 도편트의 주입 및 드라이브를 통해 폴리실리콘 시작층의 경우에 따라 요구되는 도핑이 보장될 수 있다. 얇은 폴리실리콘층의 증착을 위한, 반도체 기술에서 일반적인 모든 방법이 폴리실리콘 시작층의 증착에 적합하다.

[0025] 후속 공정 단계에서 원래의 실리콘층(5)의 증착이 이루어진다. 이러한 증착은 에피택시 반응기에서

이루어진다. 상기의 에피택시 반응기는 실리콘층의 증착을 위한 장치로서, 반도체 기술에서 단결정 실리콘 기판상에 단결정 실리콘층을 형성하는데 이용된다. 상기 층들의 증착은 일반적으로 1000 °C 이상에서 이루어지고 수십 마이크로미터 단위의 층 두께가 달성될 수 있다. 이 공정에서 에피택시 반응기 내의 증착은 단결정 실리콘 기판이 아니라 다결정 실리콘 시작층에서 이루어지기 때문에 단결정 실리콘층이 형성되는 것이 아니라 두꺼운 다결정 실리콘층(5), 소위 Epipoly-Si가 형성되고, 이것은 하기에서 두꺼운 실리콘층(5)이라고 한다. 다결정 실리콘 시작층을 형성하는 증착 조건에 의해 두꺼운 실리콘층(5)의 결정 특성이 영향을 받을 수 있다. 또한, 폴리실리콘 시작층의 강력 도핑은 하측면부터 두꺼운 실리콘층(5)의 도핑을 야기한다. 또한, 두꺼운 실리콘층(5)이 성장하는 동안 그리고 성장 후에 후속하는 도핑 공정시 두꺼운 실리콘층(5)의 추가 도핑이 이루어진다. 두꺼운 실리콘층(5)의 후속 도핑은 주입, 기상 도핑 또는 반도체 기술에 공지된 각각의 다른 도핑 공정을 통해 이루어질 수 있다. 폴리실리콘 시작층은 이러한 공정시 두꺼운 실리콘층(5)의 일부가 된다. 도 1 및 도 2에 도시되지 않은 접촉 홀 영역에서 두꺼운 실리콘층(5)은 도전층(2)과 직접 접촉한다.

[0026] 두꺼운 실리콘층(5)의 상측면에서 도 1 및 도 2에서 명확함을 위해 도시되지 않은 금속층이 제공되어 구조화된다. 금속층은 예컨대 전체 표면에 제공된 후에 구조화될 수 있다.

[0027] 도 1에 도시된 바와 같이, 추가의 포토리소그래피 공정에서 두꺼운 실리콘층(5)의 구조화가 이루어진다. 이를 위해 실리콘층(5)의 상측면에 마스크, 예컨대 포토마스크가 제공되고, 상기 마스크는 후속 에칭시 금속층을 보호한다. 포토 마스크의 개구를 통해 DE 42 41 045 C1에 따른, 각각 교대로 연속하는 별도의 에칭 및 중합화 단계에서, 예컨대 플루오르에 기초한 딥 에칭 방법이 실행된다. 이러한 딥 에칭 공정을 통해 높은 종횡비, 즉 깊이가 깊고 낮은 측면 치수를 갖는 트랜치가 형성될 수 있다.

[0028] 트랜치는 두꺼운 실리콘층(5)의 상측면으로부터 제 2 절연층(3)의 상측면으로 연장된다. 실리콘층(5)은 개별 영역들로 분할되고, 상기 영역들은 도전층(2)을 통해 서로 결합되지 않을 경우 서로 절연된다.

[0029] 기상 에칭시 본 발명에 따라 트랜치를 통해 에칭 가스가  $Si_{1-x}Ge_x$  층(4)에 공급되고, 에칭 가스는  $Si_{1-x}Ge_x$  층(4)의 높은 선택적 에칭을 야기한다. 에칭 가스로서  $BrF_3$  및  $XeF_2$  외에도 바람직하게  $ClF_3$ 가 사용된다. 이와 관련하여, 즉 제거될  $Si_{1-x}Ge_x$  층에서 에칭 가스로서  $ClF_3$ 가 사용되는 경우, 에피-폴리실리콘에 대한 매우 높은 선택성은 약 4000:1이고,  $SiO_2$ 에 대한 선택성은 약 100000:1이다. 실제로, 에칭 특성, 특히 에칭 속도는 합금 중의 게르마늄량을 통해 매우 효과적으로 제어될 수 있음이 추가로 확인되었다.  $Si_{1-x}Ge_x$  합금 중의 Ge량이 상한값으로서 대략 값  $x = 0.3$ 까지 커질수록 신속하게 에칭된다. 약 30%의 Ge량부터, 즉  $x = 0.3$  내지  $x = 0.5$ 의 값의 범위에서 에칭 속도는 거의 일정하게 유지된다. 이로 인해 전체적으로 에칭 속도를 제어할 수 있고 재료 조합시 높은 선택성을 갖는 조절된 에칭 부식이 가능해진다.

[0030] 에피-폴리실리콘으로 이루어진 구조화된 센서 소자에서  $Si_{1-x}Ge_x$  층(4)의 부분적인 제거 후에 도 2에 도시된 바와 같이, 상기 센서 소자는 완전히 언더 에칭되어 노출된다. 희생층 에칭 동안 바람직하게 도 2에 도시되지 않은, 알루미늄 같은 금속 접촉 패드는 이방성 플라즈마 에칭 동안 보호 마스크로 이용되었던 동일한 포토레지스트 마스크에 의해 보호될 수 있다. 즉, 완전한 건식 화학 공정에 의해 부식 위험이 감소할 뿐만 아니라 트랜치 마스크로 이용되었던 레지스트 마스크에 의한 알루미늄 접촉 패드의 완전한 보호도 이루어진다.

[0031] 에칭 장치로부터 배출 후에, 산소플라즈마 스트리퍼에서 기판(Sub)으로부터 포토레지스트 마스크 및 남아있는 테플론 종류의 측벽 필름이 제거된다. 산소플라즈마를 이용한 이러한 소각 공정은 반도체 산업에서 선형 플라즈마 에칭 단계로부터 발생한 레지스트 잔류물 및 공정 잔류물의 제거를 위해 공지된 방법이다.

[0032] 본 발명에 따른 에칭 방법의 특히 바람직한 실시예는 도 3 및 도 4에 도시된다. 지금까지 설명된 마이크로메캐니컬 센서의 구성에 보완하여 확산 배리어(4a)가  $Si_{1-x}Ge_x$  층(4)과 상부 Si 층(5) 사이에 배치된다. 확산 배리어(4a)에 의해 상부 Si 층(5) 내로 게르마늄이 확산되는 것이 방지된다. 확산 배리어(4a)는 전형적으로 10 내지 100 nm의 두께를 가진 얇은 Si-산화물층 또는 Si-질화물층이다. 산화 실리콘 또는 질화 실리콘으로 이루어진 얇은 층은 확산 배리어로 이용되기에 충분하며, 에칭 가스, 특히  $ClF_3$ 에 대한 패시베이션을 보장할 필요가 없다.

[0033] 다른 실시예에서, 가동 구조물을 가진 적어도 하나의 중공 캡버를 포함하는 마이크로메캐니컬 소자의 제조사, 본 발명에 따른 방법이 사용될 수 있다. 실질적으로, 도 5 및 도 6에 도시된 바와 같이, 2개의  $Si_{1-x}Ge_x$  층은 센서 소자를 포함하는 영역 내의 희생층 또는 충진층으로서 기판상에 증착되고, 기판상에 캡층을 증착한 후에 중

공 챔버의 형성을 위해 제거된다.

[0034]

상세히는 예컨대 DE 100 06 035 A1에 따라, 센서 제조시 기판(Sub)상에 제 1 희생층이 증착되고 그 위에 실리콘 층(7)이 증착된 후 센서 소자로 구조화된다. 이러한 예에서 중간 센서 소자(7a)는 공정 종료 후에 가동 구조물을 형성한다. 그러나, 상기 간행물에 공지된 방법과 달리, 제 1 희생층으로서 이산화 실리콘(7)이 아니라, 본 발명에 따라  $Si_{1-x}Ge_x$  층(6)이 증착된다. 희생층의 예비 구조화에 의해, 실리콘 층(7)의 증착 및 구조화시 기판(Sub), 소위 지지 구조물(8)에 대한 고정이 형성될 수 있다. 바람직하게, 실리콘 층(7)의 증착 전에 산화물로 이루어진, 게르마늄을 위한 확산 배리어(6a)가  $Si_{1-x}Ge_x$  층(6)상에 증착된다. 제 1 실시예에 공지된 바와 같이, 산화물층은 10 내지 100 nm의 두께만 갖는다. 그 이유는 호가산 배리어(6a)가 에칭 가스, 특히  $ClF_3$ 에 대한 패시베이션을 보장하지 않아도 되기 때문이다. 후속하는 고온 공정 단계에서 Ge 원자가 얇은 산화물층 형태의 확산 배리어를 통과하고 후속해서 실리콘 층 내로 침투하는 것이 저지되어야 하는데, 그 이유는 이러한 확산은  $Si_{1-x}Ge_x$  층에 대한 선택성을 불가능하게 할 수 있기 때문이다.

[0035]

후속하여, 센서 소자의 측면을 가능한 양호하게 커버하는, 바람직하게 산화 실리콘으로 이루어진 제 1 얇은 보호층(9)이 증착된다. 또한 보호층(9)은 10 내지 100 nm의 두께를 갖는데, 그 이유는 이 경우 상기 보호층은  $Si_{1-x}Ge_x$  층으로부터 인접하는 Si 층 내로 게르마늄이 통과하는 것에 대한 확산 배리어로 이용되며, 에칭 가스, 특히  $ClF_3$ 에 대한 패시베이션을 보장하지 않아도 되기 때문이다. 제 1 보호층(9)에 의한 제 1 희생층의 커버링은 생략될 수 있다.

[0036]

다음 단계에서 구조화되고 보호층(9)으로 커버된 센서 소자 위에 추가의  $Si_{1-x}Ge_x$  층(10)이 제공된다. 상기  $Si_{1-x}Ge_x$  층(10)은 제 2 희생층으로 이용되고 소위 충진층이다. 충진층의 두께는, 추후의 센서 소자가 상기 충진층으로 완전히 커버되도록 선택된다. 전형적으로 충진층의 두께는 5 내지 30  $\mu m$ 이다. 충진층의 증착 후에 충진층의 구조화는, 충진층이 추후의 센서 소자가 배치되는 영역 내에 놓이도록 실시된다. 충진층은 지지 구조물(8) 위에서 산화 실리콘 보호층(9)까지 제거된다.

[0037]

구조화된 충진층 위에 바람직하게 산화 실리콘으로 이루어진 제 2 보호층(11)이 제공된다. 제 2 보호층(11)은 제 1 보호층(9)처럼 매우 얇을 수 있다. 제공될 상부 실리콘 층(12) 내로 게르마늄이 확산되는 것을 방지하기 위해, 약 10 내지 100 nm의 두께가 충분하다. 제 2 보호층(11)은, 2개의 보호층들(9, 11)이 지지 구조물(8) 상에서 서로 이어지거나 또는 멀봉 방식으로 서로 중첩되도록, 부분적으로 지지 구조물(8) 상에서 제거된다.

[0038]

제 2 보호층(11) 위에 캡 층(12a)으로 이용되는 폴리실리콘 층(12)이 증착된다. 캡 층(12a)에 래커 또는 산화물 마스크(13)가 제공되고, Si-딥 에칭 방법에 의해 구조화된다. 이로 인해, 캡 층(12a)에 천공 홀들(14)이 제공되고, 상기 천공 홀들은 제 2 보호층(11) 위에서 끝난다. 천공 홀들(14)을 통해 적절한 에칭 매체가 제거될 층에 공급될 수 있다. 먼저 제 2 보호층(11)이 제거된 후에 충진층, 제 1 희생층 및 제 1 보호층(9)이 제거된다. 충진층 및  $Si_{1-x}Ge_x$  희생층(6)을 제거하기 위해, 에칭 가스, 특히  $ClF_3$ 이 천공 홀들(14)에 공급되고, 이로써 충진층에 대한 직접적인 접근이 이루어진다. 공정 종료시 충진층 및  $Si_{1-x}Ge_x$ (6)로 이루어진 제 1 희생층은 완전히 또는 적어도 부분적으로 센서 소자 주변에서 제거되므로, 적어도 하나의 가동 센서 소자(7a)를 가진 중공 챔버(15)가 형성된다.

[0039]

도 6에 도시된 바와 같이, 상기 에칭 단계에 후속하여 천공 홀들(14)이 커버층(16)으로 폐쇄된다. 커버층(16)은 바람직하게 1 내지 20  $\mu m$ 의 두께이고 예컨대 절연체, 바람직하게 산화 실리콘으로 이루어진다.

[0040]

전술한 방법에 의해 간단하게 기판(Sub)에 가동 센서 소자(7a)를 포함하는 중공 챔버(15)가 형성된다. 기본적으로, 중공 챔버(15)를 기판 위에 형성하는 방법이 항상 사용될 수 있다. 중공 챔버(15)는 에칭 가스를 이용하여  $Si_{1-x}Ge_x$  충진층을 제거함으로써 형성된다. 중공 챔버(15)는 가동 및/또는 비가동 센서 소자를 포함하거나 또는 센서 소자 없이 다른 목적으로 사용될 수 있다.

[0041]

$Si_{1-x}Ge_x$  희생층 또는 충진층을 이용하여 마이크로메카니컬 센서의 제조를 위한 본 발명에 따른 방법의 지금까지 설명된 실시예들 외에도, 층 또는 기판의 규정된 방식으로 제어 가능한 에칭이 필요한 경우 또는 바람직한 경우 항상 제안된 에칭 방법이 이용될 수 있다. 따라서, 실리콘 게르마늄 합금으로 이루어진 층 또는 기판이 제공될 수 있고, 기상 에칭시 의도대로 에칭 속도를 변경할 수 있도록 하기 위해, 합금 중의 게르마늄 함량은 특정 방향으로, 예컨대 층 두께에 의해 변동된다. 상이한 Ge함량을 가진 다수의 개별 층들로 이루어진 연속 층들은 선


택적 에칭을 가능하게 하는데 적합하다. 극단적인 경우에 에칭 스텁이 달성될 수 있다.

### 도면의 간단한 설명


- [0013] 도 1은 기판상의 층을 선택적으로 에칭하기 위한 본 발명에 따른 방법으로서  $Si_{1-x}Ge_x$  회생층을 제거하기 전의 단면도.
- [0014] 도 2는 기판상의 층을 선택적으로 에칭하기 위한 본 발명에 따른 방법으로서  $Si_{1-x}Ge_x$  회생층을 제거한 후의 단면도.
- [0015] 도 3은 센서 소자의 층 형성과 관련한 제 2 방법으로서  $Si_{1-x}Ge_x$  회생층을 제거하기 전의 마이크로메카니컬 센서 소자의 단면도.
- [0016] 도 4는 센서 소자의 층 형성과 관련한 제 2 방법으로서  $Si_{1-x}Ge_x$  회생층을 제거한 후의 마이크로메카니컬 센서 소자의 단면도.
- [0017] 도 5는 센서 소자의 층 형성과 관련한 제 3 방법으로서  $Si_{1-x}Ge_x$  회생층 및  $Si_{1-x}Ge_x$  충진층을 제거하기 전의 마이크로메카니컬 센서 소자의 단면도.
- [0018] 도 6은 센서 소자의 층 형성과 관련한 제 3 방법으로서  $Si_{1-x}Ge_x$  회생층 및  $Si_{1-x}Ge_x$  충진층을 제거하기 전의 마이크로메카니컬 센서 소자의 단면도.

### 도면


#### 도면1




도면2




도면3



도면4



도면5



도면6

