

특허청구의 범위

청구항 1

제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물;

상기 제1 도전형 반도체층 상의 제1 전극; 및

상기 제2 도전형 반도체층 상의 제2 전극;을 포함하고,

상기 발광 구조물은 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층의 일부가 식각되어 제1 도전형 반도체층을 노출하는 메사 식각 영역을 포함하고, 상기 제1 전극은 상기 메사 식각 영역에 의해 노출된 제1 도전형 반도체층 상에 배치되며,

상기 제2 도전형 반도체층과 상기 제2 전극의 사이에 제1 투명 전극층이 배치되고, 상기 메사 식각 영역을 사이에 두고 이격된 제1 투명 전극층의 사이에 제2 투명 전극층이 배치되는 발광소자.

청구항 2

제 1 항에 있어서,

상기 제2 투명 전극층은 양 단부가 상기 제1 투명 전극층과 중첩되는 발광소자.

청구항 3

제 1 항에 있어서,

상기 메사 식각 영역과 상기 제2 투명 전극층의 사이에 절연층이 배치되는 발광소자.

청구항 4

제 3 항에 있어서,

상기 절연층은 상기 메사 식각 영역에 의해 노출된 발광 구조물의 내측에 배치되는 발광소자.

청구항 5

제 4 항에 있어서,

상기 제2 투명 전극층과 상기 제1 전극의 사이에 빈 공간이 존재하는 발광소자.

청구항 6

제 1 항에 있어서,

상기 제2 투명 전극층은 상기 제1 투명 전극과 접하고, 상기 제1 투명 전극층과 상기 제2 투명 전극층이 접하는 부분에 단차가 존재하는 발광소자.

청구항 7

제 1 항에 있어서,

상기 제2 투명 전극층은 상기 제1 투명 전극층보다 두꺼운 발광소자.

청구항 8

제 3 항에 있어서,

상기 절연층은 상기 제1 전극을 감싸는 발광소자.

청구항 9

제 1 항에 있어서,

상기 제2 투명 전극층은 서로 이격된 복수 개의 제2 투명 전극 유닛으로 이루어진 발광소자.

청구항 10

제 9 항에 있어서,

상기 복수 개의 제2 투명 전극 유닛은 인접한 두 개의 제2 투명 전극 유닛 간의 이격 간격이 일정하지 않은 발광소자.

청구항 11

제 9 항에 있어서,

상기 복수 개의 제2 투명 전극 유닛은 각각의 폭이 일정하지 않은 발광소자.

명세서

기술분야

[0001] 실시예는 발광소자에 관한 것이다.

배경 기술

[0002] 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.

[0003] 따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.

[0004] 도 1은 종래의 발광소자의 측면면도이고, 도 2는 도 1의 발광소자의 전류 스프레딩을 나타내는 상부 이미지 도면이다. 도 1은 도 2의 발광소자를 AA 방향으로 절단하여 바라본 측면면도이다.

[0005] 도 1을 참조하면, 종래의 발광소자(1)는 기판(10) 상에, 제1 도전형 반도체층(22)과 활성층(24) 및 제2 도전형 반도체층(26)을 포함하는 발광 구조물(20)이 배치된다. 발광 구조물(20)은 제2 도전형 반도체층(26)과 활성층(24) 및 제1 도전형 반도체층(22)의 일부가 식각에 의해 제거된 메사 식각 영역(M)을 갖는다.

[0006] 식각 영역(E)에 의해 노출된 제1 도전형 반도체층(22) 상에는 제1 전극(30)이 배치되고, 식각되지 않은 제2 도전형 반도체층(26) 상에는 제2 전극(40)이 배치된다. 제2 도전형 반도체층(26)과 제2 전극(40)의 사이에는 옴 특성을 향상시키기 위한 투명 전극층(50)이 배치된다.

[0007] 그러나, 종래의 발광소자(1)에는 다음과 같은 문제점이 있다.

[0008] 도 2를 참조하면, 메사 식각 영역(M)에는 투명 전극층(50)이 존재하지 않기 때문에 제2 도전형 반도체층(26) 측에서 전류가 메사 식각 영역(M)을 우회하여 흐름으로써 전류 스프레딩이 효과적이지 못하고, 제2 전극(40)의 주변에 전류가 밀집되는 현상이 발생하게 된다.

발명의 내용

해결하려는 과제

[0009] 실시예는 전류 스프레딩이 개선된 발광소자를 제공하고자 한다.

과제의 해결 수단

[0010] 일 실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제

2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상의 제1 전극; 및 상기 제2 도전형 반도체층 상의 제2 전극;을 포함하고, 상기 발광 구조물은 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층의 일부가 식각되어 제1 도전형 반도체층을 노출하는 메사 식각 영역을 포함하고, 상기 제1 전극은 상기 메사 식각 영역에 의해 노출된 제1 도전형 반도체층 상에 배치되며, 상기 제2 도전형 반도체층과 상기 제2 전극의 사이에 제1 투명 전극층이 배치되고, 상기 메사 식각 영역을 사이에 두고 이격된 제1 투명 전극층의 사이에 제2 투명 전극층이 배치된다.

- [0011] 상기 제2 투명 전극층은 양 단부가 상기 제1 투명 전극층과 중첩될 수 있다.
- [0012] 상기 제2 투명 전극층의 하부에 상기 제1 전극이 배치될 수 있다.
- [0013] 상기 메사 식각 영역과 상기 제2 투명 전극층의 사이에 절연층이 배치될 수 있다.
- [0014] 상기 절연층은 상기 메사 식각 영역에 의해 노출된 발광 구조물의 측벽에 배치될 수 있다.
- [0015] 상기 제2 투명 전극층과 상기 제1 전극의 사이에 빈 공간이 존재할 수 있다.
- [0016] 상기 절연층은 상기 제2 투명 전극층과 상기 제1 전극의 사이에 배치될 수 있다.
- [0017] 상기 제2 투명 전극층은 상기 제1 투명 전극과 접하고, 상기 제1 투명 전극층과 상기 제2 투명 전극층이 접하는 부분에 단차가 존재할 수 있다.
- [0018] 상기 제2 투명 전극층은 상기 제1 투명 전극층보다 두꺼울 수 있다.
- [0019] 상기 절연층은 상기 제1 전극을 감쌀 수 있다.
- [0020] 상기 제2 투명 전극층은 서로 이격된 복수 개의 제2 투명 전극 유닛으로 이루어질 수 있다.
- [0021] 상기 복수 개의 제2 투명 전극 유닛은 인접한 두 개의 제2 투명 전극 유닛 간의 이격 간격이 일정하지 않을 수 있다.
- [0022] 상기 복수 개의 제2 투명 전극 유닛은 각각의 폭이 일정하지 않을 수 있다.
- [0023] 다른 실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물; 및 상기 발광 구조물 상의 투명 전극층;을 포함하고, 상기 발광 구조물은 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층의 일부가 식각되어 제1 도전형 반도체층을 노출하는 메사 식각 영역을 포함하며, 상기 투명 전극층은 상기 메사 식각 영역의 적어도 일부를 커버한다.
- [0024] 상기 투명 전극층은 제1 투명 전극층 및 상기 제1 투명 전극층과 접하며 상기 메사 식각 영역과 대응하여 배치되는 제2 투명 전극층을 포함할 수 있다.

발명의 효과

- [0025] 실시예에 따르면 메사 식각 영역(M)에서까지 전류 스프레딩이 이루어지며, 이로 인해 광량이 향상되고 동작 전압이 개선될 수 있다.

도면의 간단한 설명

- [0026] 도 1은 종래의 발광소자의 측단면도.
- 도 2는 도 1의 발광소자의 전류 스프레딩을 나타내는 상부 이미지 도면.
- 도 3은 제1 실시예에 따른 발광소자의 측단면도.
- 도 4는 제1 실시예에 따른 발광소자의 평면도.
- 도 5는 제2 실시예에 따른 발광소자의 평면도.
- 도 6은 제3 실시예에 따른 발광소자의 평면도.
- 도 7은 제4 실시예에 따른 발광소자의 평면도.
- 도 8은 제5 실시예에 따른 발광소자의 측단면도.

도 9는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면.

도 10은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면.

도 11은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.

발명을 실시하기 위한 구체적인 내용

- [0027] 이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
- [0028] 본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
- [0029] 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
- [0030] 도 3은 제1 실시예에 따른 발광소자의 측단면도이고 도 4는 제1 실시예에 따른 발광소자의 평면도이다. 도 3은 도 4의 발광소자를 BB 방향으로 절단하여 바라본 측단면도를 도시한 것이다.
- [0031] 도 3 및 도 4를 참조하면, 제1 실시예에 따른 발광소자(100A)는 기판(110), 기판(110) 상에 배치되는 발광 구조물(120)을 포함할 수 있다.
- [0032] 발광소자(100A)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출광은 반도체층을 이루는 물질의 종류 및 농도를 변형하여 다양하게 구현될 수 있으며, 이에 대해 한정하지는 않는다.
- [0033] 발광 구조물(120)은 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다.
- [0034] 발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
- [0035] 제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(122)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
- [0036] 제1 도전형 반도체층(122)은 $Al_xIn_yGa_{(1-x-y)}N$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 Ga, N, In, Al, As, P 중 적어도 하나 이상의 원소를 포함할 수 있으며, GaN, InN, AlN, InGaN, AlGaIn, InAlGaIn, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
- [0037] 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다. 제2 도전형 반도체층(126)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
- [0038] 제2 도전형 반도체층(126)은 $Al_xIn_yGa_{(1-x-y)}N$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)은 Ga, N, In, Al, As, P 중 적어도 하나 이상의 원소를 포함할 수 있으며, GaN, InN, AlN, InGaN, AlGaIn, InAlGaIn, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.

- [0039] 이하에서는, 제1 도전형 반도체층(122)이 n형 반도체층, 제2 도전형 반도체층(126)이 p형 반도체층인 경우를 예로 들어 설명한다.
- [0040] 상기 제2 도전형 반도체층(126) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층(126)이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
- [0041] 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 활성층(124)이 배치된다.
- [0042] 활성층(124)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(122)이 n형 반도체층이고 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(122)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(126)으로부터 정공이 주입될 수 있다.
- [0043] 활성층(124)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
- [0044] 활성층(124)이 다중 우물 구조로 형성되는 경우, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
- [0045] 발광 구조물(120)은 발광 구조물(120)의 하부에 배치되는 기판(110)에 의해 지지된다.
- [0046] 기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(110)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga₂O₃ 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척 또는 플라즈마 처리를 하여 표면의 불순물을 제거할 수 있다.
- [0047] 발광 구조물(120)과 기판(110) 사이에는 버퍼층(112)이 배치될 수 있다. 버퍼층(112)은 발광 구조물(120)과 기판(110)의 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 목적일 수 있다. 버퍼층(112)의 재료는 3족-5족 또는 2족-6족의 화합물 반도체일 수 있으며, 예를 들어, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
- [0048] 기판(110)과 제1 도전형 반도체층(122) 사이에 언도프트 반도체층(114)이 배치될 수도 있다. 언도프트 반도체층(114)은 제1 도전형 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, 제1 반도체층(122)과 동일한 물질 또는 제1 반도체층(122)과 다른 물질로 형성될 수 있다. 언도프트 반도체층(114)은 제1 도전형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비해 낮은 전기 전도성을 나타낸다. 언도프트 반도체층(114)은 버퍼층(112)의 상부에서 제1 도전형 반도체층(122)과 접하여 배치될 수 있다. 언도프트 반도체층(114)은 버퍼층(112)의 성장 온도보다 높은 온도에서 성장되며, 버퍼층(112)에 비해 좋은 결정성을 나타낸다.
- [0049] 발광 구조물(120)은 제2 도전형 반도체층(126)과 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 식각에 의해 제거된 메사 식각 영역(M)을 포함한다. 메사 식각 영역(M)에 의해 제1 도전형 반도체층(122)의 일부가 노출된다.
- [0050] 제1 도전형 반도체층(122) 상에 제1 전극(130)이 배치되고 제2 도전형 반도체층(126) 상에 제2 전극(140)이 배치된다. 제1 전극(130)은 메사 식각 영역(M)에 의해 노출된 제1 도전형 반도체층(122) 상에 배치되고, 제2 전극(140)은 식각되지 않은 제2 도전형 반도체층(126) 상에 배치된다.
- [0051] 제1 전극(130)과 제2 전극(140)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
- [0052] 도 4를 참조하면, 제1 전극(130) 및 제2 전극은 상대적으로 폭이 넓은 제1 전극 패드(130P) 및 제2 전극 패드(140P)를 각각 포함한다. 제1 전극 패드(130P)와 제2 전극 패드(140P)는 발광소자(100A)에 전류를 공급하기 위하여 후에 와이어(미도시)가 본딩되는 영역일 수 있다.

- [0053] 발광 구조물(120) 상에 투명 전극층(150)이 배치된다. 투명 전극층(150)은 제2 도전형 반도체층(126) 상에 배치되며, 메사 식각 영역(M)의 적어도 일부를 커버하도록 배치될 수 있다.
- [0054] 투명 전극층(150)은, 제2 도전형 반도체층(126)이 제2 전극(140)과 오믹 특성이 좋지 못할 수 있으므로 이러한 전기적 특성을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다.
- [0055] 투명 전극층(150)에는 투광성 전도층과 금속이 선택적으로 사용될 수 있다. 투명 전극층(150)은, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.
- [0056] 투명 전극층(150)은 제2 도전형 반도체층(126)과 제2 전극(140)의 사이에 배치되는 제1 투명 전극층(151)과, 메사 식각 영역(M)을 사이에 두고 이격된 제1 투명 전극층(151)의 사이에 배치되는 제2 투명 전극층(152)을 포함한다.
- [0057] 제1 투명 전극층(151)은 식각되지 않은 제2 도전형 반도체층(126) 상에 배치되고, 제2 투명 전극층(152)은 메사 식각 영역(M)과 대응하여 배치되며 메사 식각 영역(M)에 의해 이격된 제1 투명 전극층(151)의 사이를 연결할 수 있다.
- [0058] 실시예에 따르면, 메사 식각 영역(M)에도 투명 전극층이 배치됨으로써 제2 전극(140)에서 주입된 전류가 발광 구조물(120)의 상부에서 고르게 스프레딩될 수 있으며, 제2 전극(140)의 주변에 전류가 밀집되는 현상을 개선할 수 있다. 메사 식각 영역(M)에까지 전류가 스프레딩됨으로써 발광소자(100A)의 광량이 향상되며 동작 전압이 개선될 수 있다.
- [0059] 제2 투명 전극층(152)은 양 단부가 제1 투명 전극층(151)과 접하며, 실시예에 따라 양 단부가 제1 투명 전극층(151)과 중첩될 수 있다. 이 때, 제1 투명 전극층(151)과 제2 투명 전극층(152)이 접하는 부분에 단차가 존재할 수 있다. 즉, 제1 투명 전극층(151)과 제2 투명 전극층(152)이 접하는 부분에서 제2 전극층(152)의 높이가 제1 투명 전극층(151)의 높이보다 클 수 있다.
- [0060] 제2 투명 전극층(152)은 제1 투명 전극층(151)보다 두꺼울 수 있다. 제2 투명 전극층(152)은 비발광 영역인 메사 식각 영역(M)에 대응하여 배치되므로, 제2 투명 전극층(152)에 의한 빛 흡수의 우려 없이 제1 투명 전극층(151)보다 두껍게 형성하여 전류 스프레딩의 효과를 극대화할 수 있다.
- [0061] 제2 투명 전극층(152)은 메사 식각 영역(M)에 대응하여 배치되므로 제2 투명 전극층(152)의 하부에 제1 전극(130)이 배치된다.
- [0062] 제2 투명 전극층(152)은 메사 식각 영역(M)의 적어도 일부를 커버한다. 메사 식각 영역(M)에 의해 이격된 제1 투명 전극층(151)의 사이를 연결하는 범위 내에서 메사 식각 영역(M)을 커버하는 제2 투명 전극층(152)의 위치와 크기는 실시예에 따라 달라질 수 있다. 도 4에는 제2 투명 전극층(152)이 제1 전극 패드(130P)의 상부에는 배치되지 않는 것으로 도시하였으나, 이에 한정하지 않는다. 제2 투명 전극층(152)은 메사 식각 영역(M)을 모두 커버하도록 배치될 수도 있고, 메사 식각 영역(M)의 일부를 커버하도록 배치될 수도 있다.
- [0063] 도 3을 참조하면, 메사 식각 영역(M) 내의 제2 투명 전극층(152)의 하부에 절연층(160)이 배치될 수 있다. 또한, 절연층(160)은 발광 구조물(120) 상면의 제1 투명 전극층(151)이 위치하지 않는 영역에도 배치될 수 있다. 절연층(160)은 식각에 의해 노출된 발광 구조물(120)의 측벽을 보호하고 활성층(124)과 제2 투명 전극층(152) 사이 또는 제1 도전형 반도체층(122)과 제2 투명 전극층(152) 사이의 전기적 단락을 방지할 수 있다. 절연층(160)은 메사 식각에 의해 노출된 메사 식각 영역(M) 내의 발광 구조물(120)의 측벽에 배치될 수 있다. 절연층(160)은 제2 투명 전극층(152)을 지지하는 역할도 할 수 있다.
- [0064] 절연층(160)은 비전도성 산화물 또는 질화물로 이루어질 수 있으며, 일 예로서, 실리콘 산화물(SiO₂)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있으나 이에 한정하지 않는다.
- [0065] 제2 투명 전극층(152)과 제1 전극(130)의 사이에 빈 공간이 존재할 수 있다. 제2 투명 전극층(152)은 에어 브릿지(air bridge)의 형태로 형성될 수 있다.
- [0066] 도 5는 제2 실시예에 따른 발광소자의 평면도이다. 도 5의 발광소자를 BB 방향으로 절단하여 바라본 측면면도는

도 3과 같으므로 다시 도시하지 않으며 도 3을 같이 참조한다. 상술한 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.

- [0067] 도 5를 참조하면, 제2 실시예에 따른 발광소자(100B)가 제1 실시예에 따른 발광소자(100A)와 다른 점은 제2 투명 전극층(152)이 메사 식각 영역(M) 상에서 제2 전극(140)의 단부(E)의 방향으로 치우쳐서 배치된다는 점이다.
- [0068] 종래의 발광소자에서는 제2 전극(140)을 통해 주입된 전류가 메사 식각 영역(M)을 우회하여 흐르기 때문에 특히 제2 전극(140)의 단부(E)에서 전류의 흐름이 좋지 못하여 전류가 밀집되는 현상이 나타났다. 그러나, 실시예에 따르면 메사 식각 영역(M) 상에서 제2 전극(140)의 단부(E)의 방향으로 치우치도록 제2 투명 전극층(152)을 배치함으로써, 전류가 메사 식각 영역(M)을 우회하기 전에 제2 투명 전극층(152)을 통해 먼저 흐를 수 있으므로 전류의 흐름이 원활해질 수 있다.
- [0069] 도 6은 제3 실시예에 따른 발광소자의 평면도이다. 도 6의 발광소자를 BB 방향으로 절단하여 바라본 측단면도는 도 3과 같으므로 다시 도시하지 않으며 도 3을 같이 참조한다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
- [0070] 도 6을 참조하면, 제3 실시예에 따른 발광소자(100C)에서, 제2 투명 전극층(152)은 서로 이격된 복수 개의 제2 투명 전극 유닛(152a)으로 이루어질 수 있다. 도 6에는 세 개의 제2 투명 전극 유닛(152a₁, 152a₂, 152a₃)을 도시하였으나, 실시예에 따라 제2 투명 전극 유닛들(152a)의 개수는 달라질 수 있다.
- [0071] 복수 개의 제2 투명 전극 유닛(152a)은 인접한 두 개의 제2 투명 전극 유닛(152a) 간의 이격 간격이 일정하지 않을 수 있다. 일 예로서, 도 6을 참조하면, 가장 왼쪽에 배치된 제2 투명 전극 유닛(152a₁)과 가운데에 배치된 제2 투명 전극 유닛(152a₂) 사이의 이격 간격(D₁)과, 가운데에 배치된 제2 투명 전극 유닛(152a₂)과 가장 오른쪽에 배치된 제2 투명 전극 유닛(152a₃) 사이의 이격 간격(D₂)이 서로 다르다.
- [0072] 실시예에 따라, 인접한 두 개의 제2 투명 전극 유닛(152a) 간의 이격 간격은 제2 전극(140)의 단부(E)의 방향에 인접할수록 좁아질 수 있다(D₁>D₂). 즉, 메사 식각 영역(M) 상에서 제2 전극(140)의 단부(E)의 방향에 인접할수록 제2 투명 전극 유닛들(152a)의 개수가 많아질 수 있다.
- [0073] 종래의 발광소자에서는 제2 전극(140)을 통해 주입된 전류가 메사 식각 영역(M)을 우회하여 흐르기 때문에 특히 제2 전극(140)의 단부(E)에서 전류의 흐름이 좋지 못하여 전류가 밀집되는 현상이 나타났다. 그러나, 실시예에 따르면 메사 식각 영역(M) 상에서 제2 전극(140)의 단부(E)의 방향에 인접하도록 제2 투명 전극 유닛들(152a)을 복수 개 배치함으로써 전류의 흐름이 원활해질 수 있다.
- [0074] 도 7은 제4 실시예에 따른 발광소자의 평면도이다. 도 7의 발광소자를 BB 방향으로 절단하여 바라본 측단면도는 도 3과 같으므로 다시 도시하지 않으며 도 3을 같이 참조한다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
- [0075] 도 7을 참조하면, 제4 실시예에 따른 발광소자(100D)에서, 제2 투명 전극층(152)은 서로 이격된 복수 개의 제2 투명 전극 유닛(152a)으로 이루어질 수 있다. 도 7에는 두 개의 제2 투명 전극 유닛(152a₁, 152a₂)을 도시하였으나, 실시예에 따라 제2 투명 전극 유닛들(152a)의 개수는 달라질 수 있다.
- [0076] 복수 개의 제2 투명 전극 유닛(152a)은 각각의 폭이 일정하지 않을 수 있다. 제2 투명 전극 유닛(152a)의 폭이란, 메사 식각 영역(M)의 길이 방향과 직교하는 방향에서의 제2 투명 전극 유닛(152a)의 폭을 의미한다. 일 예로서, 도 7을 참조하면, 왼쪽에 배치된 제2 투명 전극 유닛(152a₁)의 폭(W₁)과 오른쪽에 배치된 제2 투명 전극 유닛(152a₂)의 폭(W₂)이 다르다.
- [0077] 실시예에 따라, 복수 개의 제2 투명 전극 유닛(152a) 각각의 폭은 제2 전극(140)의 단부(E)의 방향에 인접할수록 커질 수 있다(W₁<W₂).
- [0078] 종래의 발광소자에서는 제2 전극(140)을 통해 주입된 전류가 메사 식각 영역(M)을 우회하여 흐르기 때문에 특히 제2 전극(140)의 단부(E)에서 전류의 흐름이 좋지 못하여 전류가 밀집되는 현상이 나타났다. 그러나, 실시예에 따르면 메사 식각 영역(M) 상에서 제2 전극(140)의 단부(E)의 방향에 인접하도록 제2 투명 전극 유닛(152a)의 폭을 크게 형성함으로써 전류의 흐름이 원활해질 수 있다.
- [0079] 도 8은 제5 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지

않으며, 이하에서는 차이점을 중심으로 설명한다.

- [0080] 도 8을 참조하면, 제5 실시예에 따른 발광소자(100E)에서, 메사 식각 영역(M)의 내측에는 절연층(160)이 배치될 수 있다. 또한, 발광 구조물(120)과 제2 투명 전극층(152)의 사이에 절연층(160)이 배치될 수 있다. 절연층(160)은 식각에 의해 노출된 발광 구조물(120)의 측벽 및 제1 전극(130)을 보호하고 활성층(124) 또는 제1 도전형 반도체층(122)과 제2 투명 전극층(152)과의 전기적 단락을 방지하기 위한 것이다. 절연층(160)은 메사 식각에 의해 노출된 발광 구조물(120)의 측벽뿐만 아니라 제2 투명 전극층(152)과 제1 전극(130)의 사이에도 배치될 수 있다. 즉, 절연층(160)은 제2 투명 전극층(152)의 하부에서 제1 전극(130)을 감싸도록 배치될 수 있다.
- [0081] 제5 실시예에서, 절연층(160)은 제2 투명 전극층(152)과 제1 전극(130) 사이의 공간을 채움으로써, 제2 투명 전극층(152)을 보다 견고하게 지지하는 역할을 할 수 있다.
- [0082] 제5 실시예에 따른 발광소자(100E)의 평면도는 상술한 도 4 내지 도 7과 유사할 수 있다. 도 4 내지 도 7과 관련하여 상술한 제2 투명 전극층(152)의 변형 형태 역시 제5 실시예에 적용될 수 있으며, 이에 관한 자세한 설명은 생략한다.
- [0083] 도 9는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일 실시예를 도시한 도면이다.
- [0084] 일 실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 배치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 배치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다. 발광소자(100)는 상술한 바와 같이 직렬 또는 병렬 연결된 복수 개의 발광 셀이 하나의 칩으로 형성된 것이다.
- [0085] 상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322)과 금속 몸체 간의 전기적 단락을 방지하며, 결과적으로 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
- [0086] 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
- [0087] 상기 발광소자(100)는 상기 몸체(310) 상에 배치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 배치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 전기적으로 연결될 수 있다.
- [0088] 상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340)에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
- [0089] 형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
- [0090] 예를 들어, 상기 가넷계 형광체는 $YAG(Y_3Al_5O_{12}:Ce^{3+})$ 또는 $TAG(Tb_3Al_5O_{12}:Ce^{3+})$ 일 수 있고, 상기 실리케이트계 형광체는 $(Sr,Ba,Mg,Ca)_2SiO_4:Eu^{2+}$ 일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 $CaAlSiN_3:Eu^{2+}$ 일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 $Si_{6-x}Al_xO_xN_{8-x}:Eu^{2+}$ ($0 < x < 6$)일 수 있다.
- [0091] 상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
- [0092] 실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.

- [0093] 이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
- [0094] 도 10은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이다.
- [0095] 도 10을 참조하면, 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 웨이드(730)에서 반사된 후 렌즈(740)를 통과하여 차체 전방을 향할 수 있다.
- [0096] 상기 발광 모듈(710)은 회로기관 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
- [0097] 도 11은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
- [0098] 도 11을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전방에 배치되는 컬러필터(880)를 포함하여 이루어진다.
- [0099] 발광 모듈은 회로 기관(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기관(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 9에서 설명한 바와 같다.
- [0100] 상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
- [0101] 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephthalate; PET)를 사용할 수 있다.
- [0102] 도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸 메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
- [0103] 상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
- [0104] 상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
- [0105] 본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
- [0106] 상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
- [0107] 상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전기에 의해 변화되는 성질을 이용하여 화상을 표시한다.
- [0108] 표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
- [0109] 상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 통과하므로 화상을 표현할 수 있다.

[0110] 이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.


[0111] 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

부호의 설명


[0112]	100A-100E: 발광소자	110: 기관
	120: 발광 구조물	122: 제1 도전형 반도체층
	124: 활성층	126: 제2 도전형 반도체층
	130: 제1 전극	140: 제2 전극
	150: 투명 전극층	151: 제1 투명 전극층
	152: 제2 투명 전극층	152a: 제2 투명 전극 유닛
	160: 절연층	300: 발광소자 패키지
	310: 패키지 몸체	321, 322: 제1,2 리드 프레임
	330: 와이어	340: 몰딩부
	350: 형광체	710: 발광 모듈
	720: 리플렉터	730: 셰이드
	800: 표시장치	810: 바텀 커버
	820: 반사판	840: 도광판
	850: 제1 프리즘시트	860: 제2 프리즘시트
	870: 패널	880: 컬러필터

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

