（此處由本局於收文時黏貼條碼）

759252-1

發明專利分割說明書

公告本（本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫）

分割案

※申請案號：97139934

※申請日期：94年10月18日　※IPC分類：H01L 51/00, G06K 19/07 (2006.01)

原申請案號：94136342　專利證書號碼：

一、發明名稱：

(中) 半導體裝置及其驅動方法

(英) Semiconductor device and driving method of the same

二、申請人：(共 1 人)

1.姓　名：(中) 半導體能源研究所股份有限公司
(英) SEMICONDUCTOR ENERGY LABORATORY CO.,LTD.
代表人：(中) 1.山崎　舜平
(英) 1.YAMAZAKI, SHUNPEI
地　址：(中) 日本國神奈川縣厚木市長谷三九八番地
(英) 398, Hase, Atsugi-shi, Kanagawa-ken 243-0036, Japan
國籍：(中英) 日本　JAPAN

三、發明人：(共 4 人)

1.姓　名：(中) 野村　亮二
(英) NOMURA, RYOJI
國　籍：(中) 日本
(英) JAPAN

2.姓　名：(中) 安部　寬子
(英) ABE, HIROKO
國　籍：(中) 日本
(英) JAPAN

3.姓　名：(中) 岩城　裕司
(英) IWAKI, YUJI
國　籍：(中) 日本
(英) JAPAN

4.姓　名：(中) 山崎　舜平

（英）YAMAZAKI, SHUNPEI
國　籍：（中）日本
（英）JAPAN

四、聲明事項:

◎本案申請前已向下列國家（地區）申請專利☐主張國際優先權：
【格式請依：受理國家（地區）；申請日；申請案號數　順序註記】
1.日本　　；2004/10/18；2004-303595 ☑有主張優先權

（英）YAMAZAKI, SHUNPEI
國　籍：（中）日本
（英）JAPAN

四、聲明事項:

◎本案申請前已向下列國家（地區）申請專利☐主張國際優先權：
【格式請依：受理國家（地區）；申請日；申請案號數　順序註記】
1.日本　　；2004/10/18；2004-303595 ☑有主張優先權

九、發明說明

【發明所屬之技術領域】

本發明關於一半導體裝置及驅動該半導體裝置的方法。

【先前技術】

近年來，個別識別技術已獲得許多關注。例如，有一種用於製造及管理的技術，其中例如物件之歷史的資訊藉賦予個別物件一 ID（個別識別編號）而加以分類。尤其，不需使用電磁場或無線電波接觸而傳送及接收資料之半導體裝置的發展已很先進。關於該等半導體裝置，特別是無線晶片（亦稱爲 ID 標籤、IC 標籤及 IC 晶片、RF（射頻）標籤、無線標籤、電子標籤或 RFID（射頻識別））已開始導入公司、市場等領域。

使多已實際使用的的半導體裝置具有使用半導體基底（亦稱爲 IC（積體電路）晶片）及天線的電路，且 IC 晶片包括一記憶體及一控制電路。

此外，依據設於 IC 晶片上的記憶體結構，例如資訊之寫入或讀取的方式被分類爲許多方法。例如，記憶體電路中若使用遮罩唯讀記憶體（ROM），除了晶片製造中外無法實施資料的寫入。在此範例中，除了晶片製造中外無法實施資料的寫入，使該晶片並非對使用者友善。因此，需要除了晶片製造中外可寫入資料的 ID 晶片。

另一方面，記憶體電路中若使用電子抹除式可編程唯

讀記憶體（EEPROM），雖然使用者可自由地覆寫內容，但除了使用者外的其他人亦可覆寫內容使得可能竄改（例如，非專利文件 1）。因此，目前未完成足夠的安全措施，因而需要可預防藉覆寫而竄改的措施。

此外，所需要的元件及活躍的研究與發展已積極展開。

（非專利文件 1）

http://japan.cnet.com/news/sec/story/0,2000050480,20070122,00.htm

【發明內容】

本發明的一個目標是提供一種半導體裝置，其中除了製造半導體裝置中外亦可寫入資料，並可預防藉覆寫的竄改。此外，本發明的一個目標是易於製造並包括記憶體元件之不昂貴的半導體裝置，及驅動該半導體裝置的方法。

爲達該些目標，本發明提供如下。

依據本發明之半導體裝置包括沿第一方向延伸的複數位元線，沿不同於第一方向之第二方向延伸的複數字元線，一包含設於位元線與字元線相交部分之複數記憶體格的記憶體格陣列，及一設於記憶體格中的有機記憶體元件，其中該有機記憶體元件具有位元線的層壓結構、有機化合層及字元線。

再者，依據本發明的另一半導體裝置包括沿第一方向延伸的複數位元線，沿不同於第一方向之第二方向延伸的

複數字元線，一包含設於位元線與字元線相交部分之複數記憶體格的記憶體格陣列，一設於記憶體格中的有機記憶體元件，及一天線，其中該有機記憶體元件具有位元線的層壓結構、有機化合層及字元線。

此外，在依據本發明的每一半導體裝置中，位元線及字元線至少其一爲發光特性。

再者，依據本發明的另一半導體裝置包括沿第一方向延伸的複數位元線，沿不同於第一方向之第二方向延伸的複數字元線，及一包含爲位元線與字元線環繞之複數記憶體格的記憶體格陣列，其中該記憶體格包括一電晶體及一與該電晶體電氣相連的有機記憶體元件，且其中該有機記憶體元件具有一設於一對傳導層之間的有機化合層。

再者，依據本發明的另一半導體裝置包括沿第一方向延伸的複數位元線，沿不同於第一方向之第二方向延伸的複數字元線，一包含爲位元線與字元線環繞之複數記憶體格的記憶體格陣列，及一天線，其中該記憶體格包括一電晶體及一與該電晶體電氣相連的有機記憶體元件，且其中該有機記憶體元件具有一設於一對傳導層之間的有機化合層。

此外，在依據本發明的每一半導體裝置中，該對傳導層至少其一爲發光特性。

此外，在依據本發明的每一半導體裝置中，該有機記憶體元件具有一藉寫入而不可逆改變的電阻。

此外，在依據本發明的每一半導體裝置中，該有機記

憶體元件之電極間的距離藉寫入而改變。

此外，在依據本發明的每一半導體裝置中，該有機化合層包含電子輸送材料及電洞輸送材料之一。

此外，在依據本發明的每一半導體裝置中，該有機化合層具有 10^{-15} S/cm 或以上及 10^{-3} S/cm 或以下的導電性。

此外，在依據本發明的每一半導體裝置中，該有機化合層具有 5 至 60 nm 的膜厚度。

驅動依據本發明之半導體裝置的一種方法，其中半導體裝置包括沿第一方向延伸的複數位元線，沿不同於第一方向之第二方向延伸的複數字元線，一包含設於位元線與字元線相交部分之複數記憶體格的記憶體格陣列，及一設於記憶體格中的有機記憶體元件，其中該有機記憶體元件包含一設於位元線與字元線之間的有機化合層，其中藉於位元線與字元線之間提供一電壓以改變有機記憶體元件之電阻而實施資料的寫入，且其中藉於位元線與字元線之間提供一電壓以讀取有機記憶體元件之電阻而實施資料的讀取。

驅動依據本發明之半導體裝置的另一種方法，其中半導體裝置包括沿第一方向延伸的複數位元線，沿不同於第一方向之第二方向延伸的複數字元線，及一包含爲位元線與字元線環繞之複數記憶體格的記憶體格陣列，其中該有機記憶體元件包含一設於一對電極之間的有機化合層，其中藉於該對電極之間提供一電壓以改變有機記憶體元件之

電阻而實施資料的寫入，且其中藉於該對電極之間提供一電壓以讀取有機記憶體元件之電阻而實施資料的讀取。

依據本發明，可獲得一種半導體裝置，其中除了製造半導體裝置中外亦可寫入資料（一次寫入多次讀取），並可預防藉覆寫的竄改。再者，可提供一種不昂貴的半導體裝置，及藉由提供使用易於沈澱做爲材料之有機化合物的記憶體或包括該記憶體的半導體裝置而驅動該半導體裝置的方法。

此外，可提供一種包括可以小電力寫入資料之記憶體元件的半導體裝置。

〔實施本發明的最佳模式〕

下列將參照附圖描述本發明的實施例模式。然而，本發明並不侷限於下列說明，易於理解的是除非變化及修改超出本發明的範圍，否則各式變化及修改對熟悉本技藝之人士而言均是顯而易見的。因此，本發明並不理解爲侷限於實施例模式中的描述。應注意的是，下列本發明之實施例模式中不同附圖間相同物件標註相同的編號。

（實施例模式 1）本實施例模式中所說明的半導體裝置 20 具有非接觸資料交換的功能，並包括電源供應器電路 11、時脈產生電路 12、資料解調／調變電路 13、控制其他電路的控制電路 14、介面電路 15、記憶體 16、資料匯流排 17 及天線 18（天線線圈）（圖 1A）。電源供應器電路 11 爲依據輸入天線 18 之交流信號而產生供應半導體

裝置 20 中每一電路之各式電源的電路。時脈產生電路 12 爲依據輸入天線 18 之交流信號而產生供應半導體裝置 20 中每一電路之各式時脈信號的電路。資料解調／調變電路 13 具有解調／調變資料的功能以與閱讀機／記錄器 19 交換。控制電路 14 具有控制記憶體 16 的功能。天線 18 具有發送及接收電磁場或無線電波的功能。閱讀機／記錄器 19 控制與半導體裝置 20 的通訊及資料處理。應注意的是半導體裝置 20 不侷限於上述說明，且例如電源供應電壓限制器電路或用於處理編碼之硬體等其他元件僅可附加於上述結構。

再者，在圖 1A 中，記憶體 16 具有一特徵即具有包括有機化合物（以下亦稱爲「有機化合層」）之層的結構（以下亦稱爲「有機記憶體元件」），該層設於一對傳導層之間。記憶體 16 不僅包括由有機記憶體元件組成的記憶體，亦包括其他記憶體。其他記憶體包括一或多項選自下列記憶體群組的記憶體：動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（SRAM）、FeRAM、遮罩 ROM、可編程唯讀記憶體（PROM）、抹除式可編程唯讀記憶體（EPROM）、EEPROM 及快閃記憶體。

包括有機記憶體元件（以下亦稱爲「有機記憶體」）的記憶體使用有機化合材料，且該有機記憶體元件的電阻藉提供有機化合層光學或電氣動作而改變。

接著，將說明有機記憶體的結構（圖 1B）。該有機記憶體包括記憶體格陣列 22，其中包括有機記憶體元件的

記憶體格 21 被設於解碼器 23 與 24、選擇器 25 及讀取／寫入電路 26 之矩陣中。

記憶體格 21 包括一連接位元線 Bx（1≤ x ≤ m）的第一傳導層、一連接字元線 Wy（1≤ y ≤ n）的第二傳導層及一有機化合層。該有機化合層被設於第一傳導層與第二傳導層之間。

接著，將說明記憶體格陣列 22 的實際製造範例其中的俯視結構及截面結構（圖 2A 及 2B）。應注意的是具有絕緣表面之基底 30 上的記憶體格陣列 22 包括沿第一方向延伸的第一傳導層 27，沿垂直於第一方向之第二方向延伸的第二傳導層 28，及有機化合層 29。記憶體格 21 被設於第一傳導層 27 與第二傳導層 28 的相交部分。第一傳導層 27 與第二傳導層 28 彼此如條紋似地設立相交。絕緣膜 33 被設於鄰近有機化合層 29 之間。此外，做爲保護膜的絕緣膜 34 設立以與第二傳導層 28 接觸。

關於基底 30 係使用一玻璃基底、一彈性基底、一石英基底、一矽基底、一金屬基底、一不鏽鋼基底等。一彈性基底係指彈性並可彎曲的基底，包括例如一塑膠基底，其包括碳聚酸酯、polyalylate、聚醚碸（PES）等。第一傳導層 27 及第二傳導層 28 藉使用已知的傳導材料而形成，例如鋁（Al）、銅（Cu）及銀（Ag）。

在藉光將資料寫入有機記憶體的範例中，第一傳導層 27 與第二傳導層 28 其中之一或二者均具有發光特性。透光傳導層是藉使用例如銦錫氧化物（ITO）之透明傳導材

料而形成，或藉使用具有可透光之厚度的非透明傳導材料而形成。

對有機化合層 29 而言，可使用傳導（較佳地具有 10^{-15} S/cm 或以上及 10^{-3} S/cm 或以下的導電性）有機化合材料，及可使用高度電洞輸送材料，例如芳香族胺（即具有苯環氮鍵）化合物：4,4'-雙[N-(1-萘基)-N-苯胺基]-聯苯（縮寫：α-NPD）、4,4'-雙[N-(3-甲基苯基)-N-苯胺基]-聯苯（縮寫：TPD）、4,4',4"-三(N,N-二苯胺基)-三苯胺（縮寫：TDATA）、4,4',4"-三[N-(3-甲苯基)-N-苯胺基]-三苯胺（縮寫：MTDATA）及 4,4'-雙(N-(4-(N,N-二-鄰-甲苯胺基)苯基)-N-苯胺基)聯苯（縮寫：DNTPD），酞花青染料化合物：酞花青染料（縮寫：H_2Pc）、銅酞花青染料（縮寫：CuPc）及氧釩基酞花青染料（縮寫：VOPc）。

此外，可使用高度電子輸送材料做爲有機化合材料，例如包括具有喹啉基或苯喹啉基之金屬複合物的材料：三(8-羥基喹啉)鋁（縮寫：Alq_3）、三(4-甲基-8-羥基喹啉)鋁（縮寫：$Almq_3$）、雙(10-羥基苯並[h]喹啉)鈹（縮寫：$BeBq_2$）、雙(2-甲基-8-羥基喹啉)-4-苯基苯酚-鋁（縮寫：BAlq），亦可使用例如具有噁唑配位體或噻唑配位體之金屬複合物的材料：雙[2-(2-羥苯基)苯並噁唑酸]鋅（縮寫：$Zn(BOX)_2$）或雙[2-(2-羥苯基)苯並噻唑酸]鋅（縮寫：$Zn(BTZ)_2$）。再者，除了金屬複合物外，亦可使用化合物：2-(4-聯苯基)-5-(4-三-丁基苯)-1,3,4-噁二唑（縮寫：PBD）、1,3-二[5-(對-第三丁基苯)-1,3,4-噁二唑-2-基]苯

（縮寫：OXD-7）、3-(4-三-丁基苯)-4-苯-5-(4-聯苯基)-1,2,4-三唑（縮寫：TAZ）、3-(4-三-丁基苯)-4-(4-乙基苯)-5-(4-聯苯基)-1,2,4-三唑（縮寫：p-EtTAZ）及啡啉指示劑（縮寫：BPhen）。

再者，有機化合物材料包括 4-亞甲基雙氰-2-甲基-6[2(1,1,7,7-四甲基久洛尼定-9-基)乙烯基]-4H-吡喃（縮寫：DCJT）、4-亞甲基雙氰-2-t-丁基-6-[2(1,1,7,7-四甲基久洛尼定-9-基)乙烯基-4H-吡喃（縮寫：DCJTB）、periflanthene，2,5-雙氰-1,4 二[2-(10-甲氧基-1,1,7,7-四甲基久洛尼定-9-基)乙烯基]苯，N,N'-二甲基二氫喹吖啶二酮（縮寫：DMQd）、香豆素 6，香豆素 545T，9,9'-聯蒽基，9,10-二苯基蒽（縮寫：DPA）、9,10-雙(2-萘基)蒽（縮寫：DNA）及 2,5,8,11-四-t-丁基苝（縮寫：TBP）。此外，有關做爲矩陣的材料，當上述冷光材料散佈而形成一層時，可使用蒽衍生物例如 9,10-二(2-萘基-2-三-丁基蒽（縮寫：t-BuDNA）、咔唑衍生物例如 4,4'-二(N-咔唑醯基)聯苯（縮寫：CBP）、金屬複合物例如雙[2-(2-羥苯基)吡啶醯]鋅（縮寫：$Znpp_2$）及雙[2-(2-羥苯基)苯並噁唑酸]鋅（縮寫：ZnBOX），且再者，亦可使用三(8-羥基喹啉)鋁（縮寫：Alq_3）、9,10-雙(2-萘基)蒽（縮寫：DNA）及雙(2-甲基-8-羥基喹啉)-4-苯基苯酚-鋁（縮寫：BAlq）。

而且，有關有機化合層 29 的材料，可使用一種材料使得有機記憶體元件的電阻藉提供光學或電氣動作而改變。例如，可使用摻入化合物（光酸產生劑）的結合聚合物

，其藉由吸收光而產生酸，其中可使用聚乙炔群、聚伸苯連乙烯群、聚噻吩群、聚苯胺群、聚伸苯連乙烷群等做爲結合聚合物。可使芳基銃鹽、芳基鎓鹽、鄰-硝苯基甲基苯磺酸鹽、芳基磺酸對-硝基苯醚、磺醯乙醯苯甲酮、鐵-芳烃複合物 PF_6 鹽等用做爲光酸產生劑。

此外，整流元件可設於第一傳導層 27 與有機化合層 29 之間或第二傳導層 28 與有機化合層 29 之間（參照圖 2D）。整流元件典型地顯示一具有彼此相連之閘極電極及汲極電極的肖特基二極體、PN 接面二極體、PIN 接面二極體或電晶體。當然，可提供具有其他結構的二極體。圖 2D 顯示一種狀況其中包括半導體層 44 與 45 的 PN 接面二極體設於第一傳導層 27 與有機化合層 29 之間。半導體層 44 與 45 其中之一爲 N 型半導體，另一則爲 P 型半導體。如上述，可藉由提供一整流元件而改進記憶體格的選擇性及讀取與寫入的作業特性。

此外，如圖 15 中所示，包括設於一對傳導層之間的記憶體 282 可設於積體電路 281 上。即，積體電路 281 可設於基底 280 上，且記憶體 282 可於其上形成。

如上述，本實施例模式中所描述的有機記憶體元件具有一簡單的結構，其中一有機化合層設於一對電極之間。因而，其製造程序是簡單的，並提供可製造的不昂貴的半導體裝置。此外，本實施例模式中所描述的有機記憶體元件爲一非揮發性記憶體。因此，其不需包含電池以保留資料，可因而提供小、薄及輕的半導體裝置。再者，由於有

機記憶體元件的電阻藉寫入而不可逆地改變，所以當可寫入資料時（寫入一次讀取多次）便不可能覆寫資料。因此，可提供預防竄改及確保安全的半導體裝置。

其次，將說明將資料寫入有機記憶體的作業。藉光學動作或電氣動作可進行資料的寫入。首先，將說明藉電氣動作進行的資料寫入（參照圖 1B）。應注意的是藉改變記憶體格的電子屬性而進行寫入，其中記憶體格的最初狀態（未施加電氣動作的狀態）爲資料「0」，電子屬性改變的狀態爲資料「1」。

在將資料寫入記憶體格 21 的範例中，首先記憶體格 21 爲解碼器 23 與 24 及選擇器 25 所選擇。具體地，預設電壓 V2 施用於經解碼器 24 連接記憶體格 21 的字元線 W3。再者，連接記憶體格 21 的位元線 B3 經解碼器 23 及選擇器 25 連接讀取／寫入電路 26。之後，寫入電壓 V1 自讀取／寫入電路 26 輸出至位元線 B3。如此一來，電壓 Vw = V1－V2 施用於記憶體格 21 所包括的第一及第二傳導層之間。藉適當地選擇電位 Vw，設於傳導層之間的有機化合層 29 被實體或電氣地改變以進行資料「1」的寫入。具體地，在用於讀取的作業電壓，處於資料「1」之狀態的第一及第二傳導層之間的電阻較佳地改變，以便相較於資料「0」的狀態時較小。例如，V1 及 V2 可選自(V1, V2) = (0 V, 5 至 15 V)或(3 至 5 V, -12 至 -2 V)的範圍。電壓 Vw 可爲 5 至 15V，或 -5 至 -15V。應注意的是，此範例中包夾有機化合層之一對電極間的距離可改變。

應注意的是控制未選擇的字元線及未選擇的位元線使得資料「1」不寫入與未選擇的字元線及未選擇的位元線連接的記憶體格。例如，未選擇的字元線及未選擇的位元線可製成浮動。此需具有一特徵即可確保構成記憶體格之第一與第二傳導層之間的選擇性，例如二極體特徵。

另一方面，若資料「0」寫入記憶體格 21 中，需要的是電氣動作未施用於記憶體格 21。在電路作業中，例如在寫入資料「1」的相同方法中，經由解碼器 23、24 及選擇器 25 選擇記憶體格 21。然而，讀取／寫入電路 26 至位元線 B3 的輸出電位幾乎等於所選擇字元線 W3 的輸出電位或未選擇的字元線的輸出電位，使得一電壓（例如，-5 至 5V）以不改變記憶體格 21 之電子電位的程度施用於構成記憶體格 21 的第一與第二傳導層之間。

接著，將說明藉由光學動作實施資料的寫入。若藉由光學動作實施資料的寫入，便自透光傳導層端（此處爲第二傳導層 28）以雷射光照射有機化合層 29。此處，以雷射光選擇地照射需要部分中有機記憶體元件所包括的有機化合層 29，以破壞有機化合層 29。由於所破壞的有機化合層是絕緣的，所以當包括破壞的有機化合層之有機記憶體元件相較於其他有機記憶體元件時，破壞的有機化合層的電阻較大。如此一來，包夾有機化合層 29 之傳導層之間藉雷射照射之電阻的改變用於實施資料的寫入。例如，若包括有機化合層之有機記憶體元件未受雷射光照射而具有資料「0」，當資料「1」寫入時，以雷射光照射需要部

分之有機記憶體元件所包括的有機化合層並因而破壞以提昇電阻。

此外，若使用摻雜化合物（光酸產生器）之結合的聚合物，其藉吸收光而產生酸，當實施雷射照射時，僅以雷射光照射之包括有機化合層的有機記憶體元件具有增加的電導性。另一方面，未以雷射光照射之包括有機化合層的有機記憶體元件便不具有電導性。因此，選擇地以雷射光照射需要部分之有機記憶體元件所包括的有機化合層，以改變包括照射雷射光之有機化合層的有機記憶體元件的電阻，其用於實施資料的寫入。例如，若包括有機化合層之有機記憶體元件未受雷射光照射而具有資料「0」，當資料「1」寫入時，選擇地以雷射光照射需要部分之有機記憶體元件所包括的有機化合層以提昇電導性。

若以雷射光照射，有機記憶體元件之電阻的改變係依據記憶體格 21 的大小。然而，該改變係經由以雷射光集中照射若干μm 至數百μm 的直徑範圍而完成。例如，當直徑 1μm 的雷射光束以 10 m/sec 的線性速度通過時，記憶體格 21 所包括之有機記憶體元件的雷射光照射時間爲 100 nsec。爲改變 100 nsec 短時間內的相位，雷射功率及功率密度較佳地分別爲 10 mW 及 10 kW/mm^2。此外，當選擇地實施雷射光照射時可較佳地使用脈衝震盪雷射照射系統。

現在，將參照圖 12 簡單地說明雷射照射系統的範例。雷射照射系統 1001 具有執行不同控制的電腦 1002（以

下稱爲 PC 1002）、輸出雷射光的雷射振盪器 1003、用於雷射振盪器的電源 1004、用於減弱雷射光的光學系統 1005（ND 濾波器）、用於調變雷射光密度的聲光調變器 1006（AOM）、用於減少雷射光相交部分的光學系統 1007（其包括一透鏡及鏡子以改變光線路徑）、包括 X 軸鏡台及 Y 軸鏡台的移動機構 1009、執行 PC 1002 之控制資料輸出數位-類比轉換的數位/類比轉換器 1010、依據數位/類比轉換器 1010 之類比電壓輸出控制聲光調變器 1006 的驅動器 1011、輸出驅動信號以驅動移動機構 1009 的驅動器 1012、及集中雷射光於照射物件的自動聚焦機構 1013（圖 12）。

有關雷射振盪器 1003，爲可發射紫外光、可見光或可使用紅外光的雷射振盪器。有關雷射振盪器可使用運用 KrF、ArF、XeCl、Xe 的 excimer 雷射振盪器，運用 He、He-Cd、Ar、He-Ne、HF 的氣體雷射振盪器，運用摻雜 Cr、Nd、Er、Ho、Ce、Co、Ti 或 Tm 之水晶（YAG、$GdVO_4$、YVO_4、YLF、$YalO_3$）的固體雷射振盪器，及運用 GaN、GaAs、GaAlAs、InGaAsP 的半導體雷射振盪器。應注意的是於固體雷射振盪器的範例中，其較佳的應用一基本波及第二至第五諧波。

接著，將說明使用雷射照射系統的照射方法。當具有有機化合層 29 的基底 30 設於移動機構 1009 上時，PC 1002 便藉 CCD 攝影機檢測雷射光將照射之有機化合層 29 的位置。接著，PC 1002 依據所檢測的位置資料爲移動機

構 1009 產生移動資料。

在此之後，雖然 PC 1002 控制聲光調變器 1006 至驅動器 1011 的輸出光強度，但雷射振盪器 1003 的雷射光輸出藉光學系統 1005 而減弱，且接著由聲光調變器 1006 控制光強度以便成爲預設的光強度。此外，聲光調變器 1006 輸出之雷射光的光線路徑及光束點形狀經光學系統 1007 而改變，雷射光經透鏡而聚集，之後雷射光選擇地照射基底 30 上的有機化合層 29。

此時，依據 PC 1002 產生的移動資料，移動機構 1009 以 X 方向及 Y 方向移動。因此，雷射光照射預設的位置，雷射光之光能量密度轉換爲熱能，且因而可選擇地以雷射光照射基底 30 上的有機化合層 29。應注意的是，雖然此處顯示係藉移動移動機構 1009 而實施雷射光照射，但藉調整光學系統 1007 可使雷射光以 X 方向及 Y 方向移動。

如上述，依據本發明的觀點，藉雷射光照射而實施資料的寫入，使其可輕易地製造大量的半導體裝置。因此，可提供不昂貴的半導體裝置。

其次，將說明自有機記憶體的資料讀取作業（參照圖 1B 及圖 9A、9B）。藉由使用構成記憶體格之第一傳導層之間的電子屬性實施資料的讀取，其於具資料「0」的記憶體格與具資料「1」的記憶體格之間不同。例如，將說明藉使用電阻間差異的讀取方法，其中於讀取電壓下在構成具資料「0」之記憶體格的第一及第二傳導層之間的有

效電阻爲 R0，且於讀取電壓下具資料「1」之記憶體格的電阻爲 R1（R1＜＜R0）。關於讀取／寫入電路，例如圖 9A 中所示使用阻抗元件 46 及差動放大器 47 的電路 26，可視爲一讀取部分的結構。阻抗元件 46 具有阻抗值 Rr（R1＜Rr＜R0）。可使用電晶體 48 取代阻抗元件 46，及使用時脈反相器 49 取代差動放大器 47（圖 9B）。信號或反相信號輸入時脈反相器 49，其於實施讀取時爲高，不實施讀取時爲低。當然，電路組態不侷限於圖 9A 及 9B。

當實施自記憶體格 21 的資料讀取時，首先藉解碼器 23、24 及選擇器 25 選擇記憶體格 21。具體地，藉解碼器 24 施用預設電壓 Vy 予連接記憶體格 21 的字元線 Wy。此外，藉解碼器 23 及選擇器 25 將連接記憶體格 21 的位元線 Bx 連接至讀取／寫入電路 26 的端子 P。因此，端子 P 的電位 Vp 爲阻抗決定的值，劃分爲阻抗元件 46（阻抗值：Rr）的 Vy 及記憶體格 21（阻抗值：R0 或 R1）的 V0。因此，當記憶體格 21 具有資料「0」時，Vp0 = Vy + (V0 - Vy) * R0/(R0 + Rr)。同時，當記憶體格 21 具有資料「1」時，Vp1 = Vy + (V0 - Vy) * R1/(R1 + Rr)。因此，藉選擇 Vref 使其位於圖 9A 中 Vp0 與 Vp1 之間，或選擇時脈反相器 49 的變異點使其位於圖 9B 中 Vp0 與 Vp1 之間，低/高（或高/低）的輸出電位 Vout 配合資料「0」/「1」輸出，以便實施讀取。

例如，假設差動放大器 47 以 Vdd = 3V，Vy、V0 及 Vref 分別爲 0V、3V 及 5V 作業。在 R0/Rr = Rr/R1 = 9 的

狀況下，當記憶體格具有資料「0」時 Vout 配合 Vp0 = 2.7 V 輸出高，或當記憶體格具有資料「1」時 Vout 配合 Vp1 = 0.3 V 輸出低。以此方式，可實施自記憶體格讀取。

依據上述方法，藉使用阻抗值與阻抗劃分之差異以電壓讀取有機記憶體元件的電阻狀態。當然，讀取的方法不侷限於此方法。例如，藉使用電流值差異而非電阻差異而實施讀取。此外，當記憶體格的電子屬性於資料「0」及資料「1」中，於臨界電壓具有不同的二極體特徵，可藉使用臨界電壓中的差異實施讀取。

（實施例模式 2）如上述，半導體裝置具有一記憶體。以下將參照附圖說明不同於上述實施例模式中半導體裝置的半導體裝置。

記憶體 216 具有記憶體格陣列 222，其中記憶體格 221 位於解碼器 223 與 224、選擇器 225 及讀取／寫入電路 226 的矩陣中（圖 10）。應注意的是，文中所顯示記憶體 216 的結構僅爲範例，其他電路可包括例如讀出放大器、輸出電路或緩衝器。

記憶體格 221 具有連接位元線 Bx（$1 \leq x \leq m$）的第一傳導層、連接字元線 Wy（$1 \leq y \leq n$）的第二傳導層、電晶體 240、及記憶體元件 241（以下稱爲有機記憶體元件 241）。記憶體元件 241 具有一結構，其中有機化合層 29 爲一對電極包夾。電晶體 240 具有與字元線 Wy 相連的閘極電極。電晶體 240 的源極電極或汲極電極中之一連接位元線

Bx，同時另一則連接記憶體元件 241 的兩端子之一。記憶體元件 241 的另一端子連接置疑共同電極（電位：Vcom）。

接著，將說明具有上述結構之記憶體 216 的截面結構（參照圖 11）。

此處顯示電晶體 240 的截面結構、有機記憶體元件 241 及選擇器 225 所包括的互補金屬氧化物半導體（CMOS）電路 248。電晶體 240 及 CMOS 電路 248 設於基底 230 上，並形成有機記憶體元件 241 與電晶體 240 電氣連接。

形成有機記憶體元件 241 以具有第一傳導層 243 的層壓主體、有機化合層 244 及第二傳導層 245，且絕緣層 249 設於有機記憶體元件 241 的鄰近。形成絕緣層 249 爲複數有機記憶體元件 241 的分割部分。此外，電晶體 240 的源極或汲極區及有機記憶體元件 241 所包括的第一傳導層 243 彼此電氣連接。

此外，使用例如鋁（Al）、銅（Cu）、銀（Ag）或鈦（Ti）形成第一傳導層 243 及第二傳導層 245 中之一。

當藉光學動作實施資料的寫入時，使用例如銦錫氧化物（ITO）或其形成物等透光材料形成第一傳導層 243 及第二傳導層 245 中之一或二者，以具有可透光之厚度。當藉電氣動作實施資料的寫入時，並不特別限制用於形成第一傳導層 243 及第二傳導層 245 的材料。

有機化合層 244 如實施例模式 1 中說明而形成，對此

可使用單一層或包括任何上述材料的層壓結構。

當有機化合材料用於有機化合層 244 時，可藉例如雷射光之光學動作或電氣動作實施資料的寫入。此外，當使用摻雜光酸產生器之結合的聚合物時，可藉光學動作實施資料的寫入。資料的讀取並不基於有機化合層 244 的材料，並均藉電氣動作而實施。

其次，將說明資料寫入記憶體 216 的作業（圖 10A 至 10C 及圖 11）。

首先，將說明藉電氣動作之資料的寫入作業（參照圖 1B）。應注意的是藉改變記憶體格的電子屬性而實施寫入，其中記憶體格的初始狀態（未施用電氣動作的狀態）爲資料「0」，且改變電子屬性的狀態爲資料「1」。

此處將說明資料寫入記憶體格 221 的第 n 列、第 m 行。在將資料「1」寫入記憶體格 221 的範例中，首先記憶體格 221 爲解碼器 223 與 224 及選擇器 225 所選擇。具體地，預設電壓 V22 施用於經解碼器 224 連接記憶體格 221 的字元線 Wn。再者，連接記憶體格 221 的位元線 Bm 經解碼器 223 及選擇器 225 連接讀取／寫入電路 226。之後，寫入電壓 V21 自讀取／寫入電路 226 輸出至位元線 Bm。

如此一來，組成記憶體格 221 的電晶體 240 處於開啓（ON）狀態，且共同電極及位元線 Bm 因而電氣連接至記憶體元件 241，使得電壓 Vw = Vcom－V21 施用於記憶體元件 241。藉適當地選擇電位 Vw，設於傳導層之間的有

機化合層 244 被實體或電氣地改變以進行資料「1」的寫入。具體地，在用於讀取的作業電壓，處於資料「1」之狀態的第一及第二傳導層之間的電阻較佳地改變，以便相較於資料「0」的狀態時較小，且記憶體元件 241 可簡單地予以短路。應注意的是，電位 V21、V22 及 Vcom 可選自(V21, V22, Vcom) = (5 至 15V, 5 至 15V, 0V)或(-12 至 0V, -12 至 0V, 3 至 5V)的範圍。電壓 Vw 可爲 5 至 15V，或-5 至-15V。應注意的是，此範例中包夾有機化合層之一對電極間的距離可改變。

應注意的是控制未選擇的字元線及未選擇的位元線使得資料「1」不寫入與未選擇的字元線及未選擇的位元線連接的記憶體格。具體地，當推動相連記憶體格中電晶體進入關閉（OFF）狀態的電壓（例如 0V）施予未選擇的字元線時，未選擇的位元線可製成浮動，或幾乎與 Vcom 相等之電位可施予未選擇的位元線。

另一方面，若資料「0」寫入記憶體格 221 中，需要的是電氣動作未施用於記憶體格 221。在電路作業中，例如在寫入資料「1」的相同方法中，經由解碼器 223、224 及選擇器 225 選擇記憶體格 221。然而，讀取／寫入電路 226 至位元線 Bm 的輸出電位幾乎等於 Vcom，或位元線 Bm 可製成浮動。因此，一小電壓（例如，-5 至 5V）或無電壓施予記憶體元件 241，因而不改變電子屬性以便完成資料「0」的寫入。

接著，將說明藉由光學動作實施資料的寫入。在此範

例中。自透光傳導層端（此處爲第二傳導層 245）以雷射光照射記憶體元件 241 所包括的有機化合層 244。

當有機化合材料用於有機化合層 244 時，有機化合層 244 便經雷射光照射而被氧化或碳化而成絕緣。因而，經雷射光照射之有機記憶體元件 241 的阻抗值增加，同時未經雷射光照射之有機記憶體元件 241 的阻抗值則未改變。此外，當使用摻雜光酸產生器之結合的聚合物時，藉雷射光照射可賦予有機化合層 244 電導性。即，電導性賦予經雷射光照射的有機化合層 244，同時未經雷射光照射的有機化合層 244 則無電導性。

其次，將說明藉電氣動作之資料的讀取作業。藉由使用記憶體元件 241 的電子屬性實施資料的讀取，其於具資料「0」的記憶體格與具資料「1」的記憶體格之間不同。例如，將說明藉使用電阻間差異的讀取方法，其中於讀取電壓下在構成具資料「0」之記憶體格的記憶體元件的電阻爲 R0，且於讀取電壓下在構成具資料「1」之記憶體格的記憶體元件的電阻爲 R1（R1＜＜R0）。關於讀取／寫入電路，例如圖 10B 中所示使用阻抗元件 246 及差動放大器 247 的電路 226，可視爲一讀取部分的結構。阻抗元件 246 具有阻抗值 Rr（R1＜Rr＜R0）。可使用電晶體 250 取代阻抗元件 246，及使用時脈反相器 251 取代差動放大器 247（圖 10C）。當然，電路組態不侷限於圖 10B 及 10C。

當實施讀取記憶體格 221 之第 n 列、第 m 行的資料時

，首先藉解碼器 223、224 及選擇器 225 選擇記憶體格 221。具體地，藉解碼器 224 施用預設電壓 V24 予連接記憶體格 221 的字元線 Wn，以便將電晶體 240 推入 ON 狀態。此外，藉解碼器 223 及選擇器 225 將連接記憶體格 221 的位元線 Bx 連接至讀取／寫入電路 226 的端子 P。因此，端子 P 的電位 Vp 爲阻抗決定的值，劃分爲阻抗元件 246（阻抗值：Rr）的 Vcom 及記憶體元件 241（阻抗值：R0 或 R1）的 V0。因此，當記憶體格 221 具有資料「0」時，Vp0 = Vcom + (V0 - Vcom) * R0/(R0 + Rr)。同時，當記憶體格 221 具有資料「1」時，Vp1 = Vcom + (V0 - Vcom) * R1/(R1 + Rr)。因此，藉選擇 Vref 使其位於圖 10B 中 Vp0 與 Vp1 之間，或選擇時脈反相器 251 的變異點使其位於圖 10C 中 Vp0 與 Vp1 之間，低/高（或高/低）的輸出電位 Vout 配合資料「0」/「1」輸出，以便實施讀取。

例如，假設差動放大器 47 以 Vdd = 3 V，Vcom、V0 及 Vref 分別爲 0V、3V 及 1.5V 作業。在 R0/Rr = Rr/R1 = 9 的狀況及電晶體 240 之 ON 阻抗的狀況下，當記憶體格具有資料「0」時 Vout 配合 Vp0 = 2.7 V 輸出高，或當記憶體格具有資料「1」時 Vout 配合 Vp1 = 0.3 V 輸出低。以此方式，可實施自記憶體格讀取。

依據上述方法，藉使用記憶體元件 241 的阻抗值與阻抗劃分之差異以電壓讀取記憶體元件 241 的電阻狀態。當然，讀取的方法不侷限於此方法。例如，藉使用電流值差異而非電阻差異而實施讀取。此外，當記憶體格的電子屬

性於資料「0」及資料「1」中，於臨界電壓具有不同的二極體特徵，可藉使用臨界電壓中的差異實施讀取。

應注意的是，可自由結合上述實施例模式而實施本實施例模式。

（實施例模式 3）藉光學及電氣動作實施依據本發明之半導體裝置 20 中所包括有機記憶體中資料的寫入。當藉光學動作實施資料的寫入時，複數個半導體裝置 20 形成於彈性基底 31 上，接著以雷射光照射機構 32 照射雷射光，以便輕易地連續實施資料的寫入。此外，當使用此製造程序時，半導體裝置 20 可輕易地大量製造（圖 3A）。因此，可提供不昂貴的半導體裝置 20。

此外，有機記憶體元件所包括的有機化合層可藉加熱至溶點或更高而有意地予以溶解或破壞。即，只要使用不同的加熱溫度亦可實施資料的寫入。因此，亦可使用運用不同加熱溫度的製造程序。例如，具有所形成複數個半導體裝置之彈性基底 31 將製成一捲動 51（圖 3B）。接著，可以加熱機構 52 運用不同溫度進行加熱處理之方式實施資料的寫入。加熱機構 52 係由控制機構 53 控制。

應注意的是，可自由結合上述實施例模式而實施本實施例模式。

（實施例模式 4）有關依據本發明之半導體裝置的應用範例，有一特徵即由於提供有機記憶體元件，所以可實施非接觸之資料的寫入及讀取。資料傳輸的方法可概分爲三類，藉設於相對位置的一對線圈進行相互感應的電磁耦

合通訊法，藉感應電磁場的電磁感應通訊法，及藉使用電氣波的電氣波通訊法，該些方法均可使用。用於傳輸資料的天線 18 可以兩種方式提供。其中一種方式是於形成複數個包括有機記憶體元件之元件的基底 36 上提供天線 18（圖 4A 及 4C），另一種方式是提供天線 18 以便連接設於形成複數個包括有機記憶體元件之元件的基底 36 上的終端部分 37（圖 4B 及 4D）。設於基底 36 上的複數個元件稱爲元件群組 35。

在前者結構的範例中（圖 4A 及 4C），元件群組 35 及做爲天線 18 之傳導層均設於基底 36 上。在所顯示的結構中，做爲天線 18 之傳導層設於第二傳導層 28 的相同一層中。然而，本發明並不限制上述結構，且天線 18 可設於第一傳導層 27 的相同一層中。另一方面，可提供一絕緣膜以便覆蓋元件群組 35，且天線 18 可設於絕緣膜上。

在後者結構中（圖 4B 及 4D），元件群組 35 及終端部分 37 均設於基底 36 上。在所顯示的結構中，使用設於第二傳導層 28 相同一層中的傳導層做爲終端部分 37。之後，於基底 38 上附加天線 18 以連接終端部分 37。傳導粒子 39 及樹脂 40 設於基底 36 與基底 38 之間。請注意，做爲天線 18 的傳導層連接組成設於元件群組 35 中波形電路或整流電路的電晶體。在資料於波形電路或整流電路中修改之後，資料便可無接觸地自外部發送至有機記憶體元件，並經由寫入電路或讀取電路而實施寫入或讀取資料。

經由形成可不昂貴地提供元件群組 35，接著於大區域

基底上劃分複數個元件群組 35。本範例中所使用的基底可爲玻璃基底、彈性基底等。

元件群組 35 所包括的複數個電晶體及有機記憶體元件可設於複數層上，即可藉使用複數層而予形成。當元件群組 35 於複數層上形成時，使用層際絕緣膜。對層際絕緣膜而言，較佳地使用例如環氧樹脂及丙烯酸樹脂之樹脂材料，例如透光多硫亞氨樹脂之樹脂材料，包括例如 siloxane 樹脂之 siloxane 材料的化合物材料，包含水溶性單質聚合物及水溶性共聚物的材料，及無機材料。siloxane 材料相應於包括 Si-O-Si 鍵的材料。siloxane 具有矽（Si）及氧（O）間鍵結的框架結構，其中以至少包括氫的有機族（例如烷基族及芳香族碳氫化合物）做爲替代。然而，可使用氟族做爲替代，或以至少包括氫及氟族的有機族做爲替代。

對層際絕緣膜而言，較佳地使用具低介電常數之材料以減少層間所產生的寄生電容。當寄生電容減少時，可達高速作業以及低功率消耗。

元件群組 35 所包括的複數個電晶體於作用層可使用任一非結晶半導體、微晶半導體、多晶半導體、或有機半導體。然而，較佳地藉由使用金屬元件做爲催化劑而使用結晶化的作用層，或藉由雷射照射而使用結晶化的作用層，以獲得具有有利特徵的電晶體。此外，較佳地使用藉由運用 SiH_4/F_2 氣體或 SiH_4/H_2 氣體（氫氣）之電漿 CVD 而形成的半導體層，或藉由以雷射照射半導體層所獲得之半

導體層做爲作用層。

元件群組 35 所包括的複數個電晶體可使用以 200 至 600℃之溫度（較佳地爲 350 至 500℃）結晶化的結晶半導體層（低溫多矽層），或以 600℃或更高之溫度結晶化的結晶半導體層（高溫多矽層）。當高溫多矽層於基底上形成時，由於玻璃基底加溫易碎，所以較佳地使用石英基底。

較佳地元件群組 35 所包括電晶體的作用層（具體的爲通道區）以 1 x 10^{19} 至 1 x 10^{22} atoms/cm^3 的濃度，較佳的爲 1 x 10^{19} 至 5 x 10^{20} atoms/cm^3 的濃度，摻雜氫或鹵素元素。之後，可獲得不易產生裂縫之少缺點的作用層。

此外，較佳地提供一障蔽膜阻擋例如鹼性金屬之污染物，以便包覆元件群組 35 所包含的電晶體或元件群組 35 本身。接著可提供未受污染並具改良可靠度之元件群組 35。應注意的是，可使用氮化矽膜、氮化矽氧化物膜、oxynitride 矽膜等做爲障蔽膜。此外，元件群組 35 所包括電晶體的作用層厚度較佳的爲 20 至 200 nm 及 40 至 170 nm，更佳的爲 45 至 55 nm 及 145 至 155 nm，最佳的爲 50 nm 及 150 nm。之後，可提供不易產生裂縫甚至可彎曲的元件群組 35。

此外，較佳地可形成用於形成元件群組 35 所包括電晶體之作用層的水晶，以便包括平行載波流動方向（通道長度方向）延伸的水晶邊界。作用層的形成較佳地使用連

續震盪雷射，或以 10 MHz 或更高頻率作業的脈衝雷射，較佳地爲 60 至 100 MHz。

此外，較佳地元件群組 35 所包括之電晶體具有 0.35 V/dec 或更低（較佳的爲 0.09 至 0.25V/dec）的 S 值（次臨界值），及 10 cm^2 /Vs 或更高的移動率。當使用連續震盪雷射或以 10 MHz 或更高頻率作業之脈衝雷射形成作用層時，可達該些特徵。

此外，元件群組 35 具有由環形震盪器測量之 1 MHz 或更高的特徵，較佳地（於 3 至 5V 下）爲 10 MHz 或更高，或具有 100 kHz 或更高的每閘頻率特徵，較佳地（於 3 至 5V 下）爲 1 MHz 或更高。

較佳地藉使用包含金、銀、銅等奈米粒子的傳導膏之小滴釋放法而形成天線 18。小滴釋放法爲一通用名稱，用於藉由釋放小滴而形成型態的方法，例如噴墨法及分散法，其具有例如材料可更有效率地運用等許多優點。

上述結構使其可製造具有極小區域（1 cm x 1 cm）的 RFID。

此外，在本實施例模式中所顯示的半導體裝置中，藉由使用 IC 晶片組成的積體電路可設於元件群組 35 上。經由裝置由 IC 晶片組成的積體電路，記憶體元件的寫入電壓可控制爲 14V 或更高。此外，由於可減少記憶體元件之寫入電路及讀取電路的區域，所裝置的全部電路上 RFID 的大小（區域）可製成小於 1 平方公分（1 cm x 1 cm）。

雖然可使用置放元件群組 35 的基底 42，但基底 42 上

的元件群組 35 可能剝離（圖 5A），而附著於彈性基底 43（圖 5B）以製造附加價值。

元件群組 35 可藉下列方法自基底 42 剝離：（1）一種於高熱阻抗之基底 42 與元件群組 35 之間提供金屬氧化物膜並藉結晶化使金屬氧化物膜衰弱的方法，（2）一種於高熱阻抗之基底 42 與元件群組 35 之間提供含氫之非結晶矽膜並藉雷射光照射或蝕刻移除非結晶矽膜的方法，或（3）一種機械地或藉溶液或例如 ClF_3 氣體蝕刻而移除形成元件群組 35 之高熱阻抗基底 42 的方法。

除了上述方法之外，藉提供一金屬層（例如鎢（W）、鉬（Mo）、鈦（Ti）、鉭（Ta）或鈷（Co））、一金屬氧化物膜（例如鎢氧化物（WOx）、鉬氧化物（MoOx）、鈦氧化物（TiOx）、鉭氧化物（TaOx）或鈷氧化物（CoOx））、或金屬膜與金屬氧化物膜的層壓結構（例如 W 及 WOx、Mo 及 MoOx、Ti 及 TiOx、或 Co 及 CoOx），做爲基底 42 與元件群組 35 之間的剝離層，基底 42 與元件群組 35 彼此之間可藉物理力量分離。例如，在圖 11 的範例中，例如電晶體 240、CMOS 電路 248 及有機記憶體元件 241 之元件群組設於基底 230 上，其間插入剝離層，之後元件群組便自基底 230 剝離。應注意的是，在剝離之前，藉由以雷射光選擇地照射除電晶體 240、CMOS 電路 248 及有機記憶體元件 241 以外的部分，使剝離層暴露便易於實施物理剝離。此外，在選擇地形成開口以暴露剝離層之後，接著以例如鹵素氟化物（例如 ClF_3）蝕刻劑移除

剝離層部分，便亦可自基底物理剝離元件群組。

此外，剝離的元件群組 35 可使用市售膠黏劑而附著於彈性基底 43 上，例如環氧樹脂膠黏劑及使用樹脂添加劑的膠黏劑。

如上述，經由附著元件群組 35 於彈性基底 43 上，可提供薄、輕及即使掉落亦不易破碎的半導體裝置。而且，由於彈性基底 43 具有彈性，半導體裝置附著於曲面或奇怪形狀表面使能體現各式應用。例如，無線標籤爲依據本發明之半導體裝置 20 的一種模式，可緊密地附著於例如藥瓶的曲面上（圖 5C 及 5D）。此外，當基底 42 重複使用時可提供不昂貴的半導體裝置。

應注意的是，可自由結合上述實施例模式而實施本實施例模式。

（實施例模式 5）在本實施例中，將說明藉剝離程序形成彈性半導體裝置的範例（圖 6A）。一半導體裝置包括彈性保護層 2301、包括天線 2304 的彈性保護層 2303、及藉剝離程序形成的元件群組 2302。形成於保護層 2303 之上的天線 2304 電氣連接元件群組 2302。在所顯示的結構中，天線 2304 僅形成於保護層 2303 之上。然而，本發明並不侷限於此結構，天線 2304 亦可形成於保護層 2301 之上。應注意的是，由矽氮化物組成的障蔽膜較佳地形成於元件群組 2302 與保護層 2301、2303 之間。接著，可提供未受污染且具改良可靠性的半導體裝置。

較佳的是天線 2304 可使用銀、銅或電鍍銀、銅之金

屬組成。元件群組 2302 及天線 2304 藉使用異向性傳導膜實施紫外光（UV）處理或超音波處理而相連。然而，本發明並不侷限於此方法，亦可使用不同的方法。

較佳的是元件群組 2302 可形成由保護層 2301 及 2303 所包夾而具有 5μm 或更少的厚度，較佳的爲 0.1 至 3μm（圖 6B）。當堆疊的保護層 2301 及 2303 厚度爲 d 時，每一保護層 2301 及 2303 的厚度較佳的爲(d/2) ±30μm，更佳的爲(d/2) ±10μm。此外，較佳的是每一保護層 2301 及 2303 的厚度爲 10 至 200μm。再者，元件群組 2302 具有 5 公釐平方（25 mm^2）或更小的區域，較佳的爲 0.3 至 4 公釐平方（0.09 至 16 mm^2）。

保護層 2301 及 2303 各使用有機樹脂材料形成，因而具有高度的彎曲阻抗。本身經剝離程序形成的元件群組 2302 相較於單一結晶半導體亦爲高度地抗彎曲的。此外，由於元件群組 2302 與保護層 2301、2303 之間可無間隙的彼此緊密附著，所以完整的半導體裝置亦爲高度地抗彎曲的。由保護層 2301 及 2303 環繞的元件群組 2302 可設於其他物件的表面或內部，或植入紙中。

現在將說明經剝離程序組成之元件群組附著於曲面基底的範例（圖 6C）。在圖中，顯示一個經剝離程序組成之元件群組中選擇的電晶體。該電晶體以電流流動方向線性地組成。即，汲極電極 2305、閘極電極 2307 及源極電極 2306 線性地配置。之後，電流流動方向與基底拖曳弧線的方向設計爲彼此垂直。藉此設計，即使當基底彎曲拖

曳弧線時，壓力影響不大，且可抑制元件群組所包含電晶體的特徵變化。

爲避免例如電晶體等主動元件因壓力而毀壞，較佳的是將主動元件之作用區（矽島部分）的區域製成相對於整個基底區域的 1 至 50%（較佳的爲 1 至 30%）。在例如 TFT 之無主動元件的區域中，主要具有鹼基絕緣膜材料、層際絕緣膜材料及線材。較佳的是除了電晶體的作用區外佔整個基底區域的 60%或更多。因此，可提供可同時輕易彎曲的高度集成半導體裝置。

應注意的是，可自由結合上述實施例模式而實施本實施例模式。

（實施例模式 6）此外，當有機記憶體併入依據本發明的半導體裝置中時，較佳的是具有下述特徵。

爲了在半導體裝置中以邏輯電路的作業頻率實施無接觸的發送及接收資料（典型地爲 10 kHz 至 1 MHz），例如無線標籤，較佳的是讀取時間爲 1 nsec 至 100 μsec。在本發明中，由於讀取作業中不需改變有機化合物的屬性，所以可達 100 μsec 或更短的讀取時間。

寫入時間較佳地依過程而短暫。然而，不可能常常實施寫入，且依據應用允許的寫入時間範圍爲 100 nsec/bit 至 10 msec/bit。例如，若寫入 256 位元，在 10 msec/bit 下需要 2.56 秒的時間。在本發明中，雖然需要於寫入作業中改變爲有機化合物的屬性且寫入作業需要較讀取作業更長的時間，但可達成 10 msec/bit 或更低的讀取時間。

寫入時間可藉提昇寫入電壓或實施平行寫入而予減少。

較佳的是記憶體的儲存容量約爲 64 bit 至 64 Mbit。關於例如無線晶片之半導體裝置的使用，若僅儲存獨特識別符（UID），其他不重要的資料儲存於半導體裝置中，並使用其他檔案伺服器儲存主要資料，記憶體的儲存容量便僅需 64 bit 至 8 kbit。若半導體裝置中僅儲存歷史記錄資訊，較佳的記憶體的儲存容量可更大，約爲 8 kbit 至 64 Mbit。

此外，例如無線晶片之半導體裝置的通訊距離與半導體裝置的電力消耗密切相關。通常，當電力消耗較小時可達較遠的通訊距離。特別是，在讀取作業中，較佳的是電力消耗爲 1 mW 或更少。在寫入作業中，依據應用而可允許較短的通訊距離，電力消耗則允許較讀取作業中爲大，例如較佳的爲 5 mW 或更少。在本發明中，雖然過程的電力消耗取決於儲存容量及作業頻率，但有機記憶體於讀取作業中的電力消耗可達 10μW 至 1 mW。在寫入作業中，由於需較讀取作業中更高的電壓，所以電力消耗增加。雖然寫入作業的電力消耗亦取決於儲存容量及作業頻率，但電力消耗可達 5μW 至 5 mW。

較佳的是小的記憶體格區域，可達 100 nm 平方至 30μm 平方。在記憶體格不具電晶體的被動類型中，記憶體格的區域係由線路的寬度決定，因而可達到與最小處理尺寸相比美的小尺寸記憶體格。此外，在記憶體格具有一電晶體的主動類型中，雖然區域因置放電晶體而增加，但

相較於包括容量元件的 DRAM 及使用複數個電晶體的 SRAM，可達到較小區域的記憶體格。30μm 平方或更小區域之記憶體格的結果，對 1 kbit 記憶體而言，記憶體格的區域可爲 1 mm 平方或更小。此外，約 100 nm 平方之記憶體格區域的結果，對 64 Mbit 記憶體而言，記憶體格的區域可爲 1 mm 平方或更小。因此，可減少半導體裝置的區域。

應注意的是，有機記憶體的特性取決於記憶體元件的特徵。關於記憶體元件的特徵，較佳的是電氣寫入時所需電壓可低到讀取時不實施寫入的程度，該電壓較佳的爲 5 至 15V，更佳的爲 5 至 10V。此外，較佳的是寫入時流入記憶體元件的電流值約爲 1 nA 至 30μA。此特定值使其可降低電力消耗及製造較小的推動電路以減少半導體裝置的區域。較佳的是施用電壓予記憶體元件以改變記憶體元件之屬性所需的時間爲 100 nsec 至 10 msec 以回應有機記憶體的寫入時間。較佳的是記憶體元件的區域爲 100 nm 平方至 10μm 平方。此特定值使其可達小尺寸的記憶體格，並因而減少半導體裝置的區域。應注意的是，可自由結合上述實施例模式而實施本實施例模式。

（實施例模式 7）依據本發明之半導體裝置的應用範圍很寬。例如，無線標籤是依據本發明之半導體裝置 20 的一種模式，其可用於鈔票、錢幣、票據、證券、無記名債券、包裝盒、書籍、儲存媒體、個人物品、交通工具、雜貨、服裝、健康產品、日常用品、藥品、電子裝置等。

鈔票及錢幣爲市場上流通的金錢，包括可以相同方式用於特定區域的物件（現金憑單）、紀念幣等。票據表示支票、證券、本票等（圖 7A）。憑證表示執照、居民證等（圖 7B）。無記名債券表示郵票、糧食配給券、各式禮物券等（圖 7C）。包裝盒表示便當包裝紙、塑膠瓶等（圖 7D）。書籍表示雜誌、字典等（圖 7E）。儲存媒體表示 DVD 軟體、影帶等（圖 7F）。交通工具表示例如腳踏車等有輪的交通工具、船等（圖 7G）。個人物品表示手提袋、眼鏡等（圖 7H）。雜貨表示食物、飲料等。服裝表示衣服、鞋子等。健康產品表示醫療儀器、健康器材等。日常用品表示家具、照明設備等。藥品表示麻醉藥品、農業化學藥品等。電子裝置表示液晶顯示裝置、EL 顯示裝置、電視機（電視接收器及薄型電視接收器）、行動電話等。

藉由提供用於鈔票、錢幣、票據、證券、無記名債券等的無線標籤可避免僞造。此外，藉由提供用於包裝盒、書籍、儲存媒體、個人物品、雜貨、日常用品、電子裝置等的無線標籤，可有助於檢查系統及租賃店系統。藉由提供用於交通工具、健康產品、藥品等的無線標籤，可避免僞造及竊盜，及可避免於藥品中誤取麻醉藥品。無線標籤可附著於物件表面或植入物件。例如，無線標籤可植入書籍的紙張中，亦可植入由有機樹脂組成之包裝的有機樹脂中。

如上述，藉由應用無線標籤於物件管理及分發系統可

獲得高機能性的系統。例如，閱讀機／記錄器 95 位於具有顯示部分 94 之手提終端機的一側，且依據本發明之半導體裝置一種模式的無線標籤 96 位於產品 97 的一側（圖 8A）。在此範例中，當無線標籤 96 設於閱讀機／記錄器 95 上時，例如主要材料、原產國及配送歷史等產品 97 的資料便顯示於顯示部分 94 上。此外另一範例，閱讀機／記錄器 95 位於輸送帶旁（圖 8B）。在此範例中，可輕易地進行產品 97 的檢查。

【實施方式】

應注意的是，可自由結合上述實施例模式而實施本實施例模式。

[實施例 1]

在本實施例中，將說明以電氣動作將資料寫入於基底上製造之有機記憶體元件的結果。

有機記憶體元件爲第一傳導層、第一有機化合層、第二有機化合層及第二傳導層依序層壓於基底上的元件。第一傳導層、第一有機化合層、第二有機化合層及第二傳導層係分別以矽氧化物與銦錫氧化物的化合物、4,4'-bis[N-(3-methylphenyl)-N- phenylamino] biphenyl（可縮寫爲 TPD）、4,4'-bis[N-(l-naphthyl)-N-phenylamino] biphenyl（可縮寫爲 NPD）及鋁組成。所形成的第一有機化合層及第二有機化合層分別具有 10 nm 及 50 nm 的膜厚度。元件

的尺寸爲 2 mm x 2mm。

首先，將參照圖 13 說明以電氣動作寫入資料前後，有機化合元件之電流-電壓特徵的測量結果。

在圖 13 中，水平軸線表示電壓值，垂直軸線表示電流值，平面圖 261 顯示以電氣動作寫入資料之前有機化合元件的電流-電壓特徵，平面圖 262 顯示以電氣動作寫入資料之後有機化合元件的電流-電壓特徵。電氣動作係經由自 0V 逐漸增加電壓而實施。如平面圖 261 所示，電流值隨著電壓增加而增加，且電流值於 20V 時大幅增加。即，此大幅增加顯示可以 20V 實施此元件的寫入。因此，平面圖 261 爲 20V 或以下範圍的曲線，顯示未實施寫入時記憶體格的電流-電壓特徵，平面圖 262 則顯示實施寫入時記憶體格的電流-電壓特徵。

此外，圖 13 顯示資料寫入前後有機記憶體元件之電流-電壓特徵的基本變化。例如，在 1V 的應用電壓時，資料寫入前電流值爲 4.8×10^{-5}mA，同時資料寫入後電流值爲 1.1×10^{2}mA。因此，資料寫入在電流值中造成七位元的改變。

如上述，有機記憶體元件的阻抗值於資料寫入後改變，且當有機記憶體元件的阻抗值改變以電壓或電流讀取時，有機記憶體元件可做爲記憶體電路。

此外，若使用上述有機記憶體元件做爲記憶體電路，預設電壓值（足以維持免於短路的電壓值）於每次實施資料讀取作業時便施予有機記憶體元件，並進行阻抗值的讀

取。因此，有機記憶體元件的電流-電壓特徵需爲即使重複實施讀取時（即當重複施用預設電壓值時）亦不改變的特徵。

現在，將參照圖 14 說明在資料讀取後，有機記憶體元件之電流-電壓特徵的測量結果。

在本實驗中，每當進行資料讀取作業時便測量有機記憶體元件的電流-電壓特徵。由於共實施五次資料讀取作業，便測量五次有機記憶體元件的電流-電壓特徵。電流-電壓特徵的測量於兩有機記憶體元件上實施，其中一有機記憶體元件具有經電氣動作實施資料寫入後改變的阻抗值，另一有機記憶體元件則具有未改變的阻抗值。

在圖 14 中，水平軸線表示電壓值，垂直軸線表示電流值，平面圖 271 顯示具有經電氣動作實施資料寫入後改變阻抗值之有機記憶體元件的電流-電壓特徵，平面圖 272 顯示具有未改變阻抗值之有機記憶體元件的電流-電壓特徵。

如同自平面圖 271 所觀察的，寫入前之有機記憶體元件的電流-電壓特徵顯示於 1V 或以上電壓值時特別有利的重複性。同樣地，如同自平面圖 272 所觀察的，具有實施資料寫入後改變阻抗值之有機記憶體元件的電流-電壓特徵顯示於 1V 或以上電壓值時特別有利的重複性。

由上述結果，即使當資料讀取作業重複實施一次以上時，電流-電壓特徵亦未改變。因此，上述有機記憶體元件可做爲記憶體電路。

[實施例 2]

在本實施例中，將參照圖 16A 及 16B 說明上述依據本實施例模式之半導體裝置。圖 16A 爲以光學顯微鏡觀察半導體裝置 6001 的照片，圖 16B 爲圖 16A 的型樣圖。

如圖 16B 中所示，記憶體格陣列 6002 中記憶體格以矩陣排列，將觀察半導體裝置 6001 的行解碼器部分 6003、列解碼器部分 6004、選擇器 6007 與 6008、及讀取／寫入電路 6005。此外，圖 16B 中所示虛線 6009 表示有機記憶體元件的第二傳導層。

圖 17 顯示圖 16A 及 16B 中所示半導體裝置的寫入特徵，其中水平平面中記憶體格的尺寸爲 5μm x 5μm，寫入時間爲 100 ms。應注意的是，此處實施寫入的方式是將電壓施予有機記憶體元件以短路該有機記憶體元件。關於有機記憶體元件的結構，第一電極、有機化合物層、及第二傳導層係分別使用鈦、a-NPD 及鋁形成。藉施用脈衝電壓予有機記憶體元件達 100 ms 而實施資料的寫入。應注意的是，此處有機記憶體元件包括一薄膜電晶體及一記憶體元件。

在圖 17 中，水平軸線表示脈衝電壓，垂直軸線表示以脈衝電壓或更低成功寫入的比率（成功率）。當寫入電壓爲 5V 時展開寫入，且可於 64 個記憶體格中的 6 個（9.38 %）實施寫入。雖然此處使用 64 個記憶體格，但記憶體格的數量並不侷限於 64。例如，僅一記憶體格亦可做

爲記憶體。此外，當寫入電壓爲 6V 時，可於半導體裝置之 64 個記憶體格中的 33 個（52 %）實施寫入，當寫入電壓爲 9V 時，可於半導體裝置之 64 個記憶體格中的 45 個（70 %）實施寫入，當寫入電壓爲 11V 時，可於半導體裝置之 64 個記憶體格中的 60 個（93 %）實施寫入，當寫入電壓爲 14V 時，可於半導體裝置的 64 個記憶體格（100 %）成功實施寫入。

應注意的是，在範例中可以 10 至 100 ms 的寫入時間實施寫入。此外，依據記憶體格的結構亦可以 10 ms 或更短的時間實施寫入。

經由上述結果，可以 5 至 14V 的寫入電壓寫入本實施例中所示記憶體格。

[實施例 3]

在本實施例中，將參照圖 18A 及 18B 說明電氣地將資料寫入於基底上製造之有機記憶體元件時所獲得的電流-電壓特徵。應注意的是，此處實施寫入的方式是將電壓施予有機記憶體元件以短路該有機記憶體元件。此外，在每一圖 18A 及 18B 中，水平軸線表示施予有機記憶體元件的電壓，垂直軸線表示流入有機記憶體元件的電流值。

此處有機記憶體元件係以下列方式形成，第一傳導層藉噴濺形成於玻璃基底上，有機化合層藉蒸發形成於第一傳導層上，第二傳導層藉蒸發形成於有機化合層上。此處形成於水平平面中有機記憶體元件的尺寸爲 20μm x 20μm

。

圖 18A 顯示有機記憶體元件的電流-電壓特徵，其中第一傳導層、有機化合層及第二傳導層分別使用鈦、a-NPD 及鋁形成。應注意的是，第一傳導層、有機化合層及第二傳導層的厚度分別爲 100 nm、10 nm 及 200 nm。

圖 18B 顯示有機記憶體元件的電流-電壓特徵，其中第一傳導層、有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、a-NPD 及鋁形成。應注意的是，第一傳導層、有機化合層及第二傳導層的厚度分別爲 110 nm、10 nm 及 200 nm。

在圖 18A 中，平面圖 6011 顯示資料寫入前有機記憶體元件的電流-電壓特徵，平面圖 6012 顯示資料寫入後有機記憶體元件的電流-電壓特徵，平面圖 6013 顯示施用電壓予有機記憶體元件以電氣地實施資料寫入之電流-電壓特徵。在此範例中，寫入電壓爲 8.29V，寫入電流爲 0.16mA。

在圖 18B 中，平面圖 6015 顯示電氣地寫入資料前有機記憶體元件的電流-電壓特徵，平面圖 6012 顯示資料寫入後隨即之有機記憶體元件的電流-電壓特徵，平面圖 6013 顯示施用電壓予有機記憶體元件以電氣地寫入資料之電流-電壓特徵。在此範例中，寫入電壓爲 4.6V，寫入電流爲 0.24mA。如上述，可以低電壓寫入本發明所揭露之有機記憶體元件，且寫入中的電流值亦小。因此，可降低寫入有機記憶體元件的電力消耗。

當比較圖 18A 及 18B 時，如圖 18A 中所示，在低於某電壓下幾乎無電流流動，在此範例中，於具有由鈦層形成之第一傳導層的有機記憶體元件中係低於 8.29 V。然而，高於 8.29 V 時，有機記憶體元件的電流值大幅改變以實施資料的寫入，因而可輕易地實施寫入及讀取。

相反地，電流於具有由包含矽氧化物之 ITO 形成之第一傳導層的有機記憶體元件中在約 4.5V 時逐漸流動。即，電流在寫入前流動。此外，寫入後的 I-V 曲線並非線性，且相較於具有由鈦形成之第一傳導層的有機記憶體元件的寫入之後，其具有較大的阻抗值。即，具有由包含矽氧化物之 ITO 形成之第一傳導層的有機記憶體元件其寫入前後的阻抗值略有不同，因而記憶體特徵可謂不佳。

爲提供記憶體特徵佳的元件，較佳的是第一傳導層可爲金屬層，典型地爲鈦層。

[實施例 4]

在本實施例中，將參照附圖說明具透射式電子顯微鏡（TEM）之有機記憶體元件的截面觀察結果。應注意的是，此處實施寫入的方式是將電壓施予有機記憶體元件以短路該有機記憶體元件。

首先，有機記憶體元件係以下列方式形成，具 110nm 厚度的第一傳導層藉噴濺形成於玻璃基底上，具 35nm 厚度的有機化合層藉蒸發形成於第一傳導層上，具 270nm 厚度的第二傳導層藉蒸發形成於有機化合層上。此處第一傳

導層、有機化合層及第二傳導層分別使用包含矽氧化物的ITO、TPD及鋁形成。應注意的是，水平平面中有機記憶體元件的尺寸爲2mm x 2mm。

其次，寫入電壓施予有機記憶體元件以便將資料寫入有機記憶體元件，並以TEM觀察有機記憶體元件的截面。應注意的是，以寬度0.1μm的聚焦離子光束（FIB）處理而準備TEM的樣本。對FIB而言，係以30 kV使用鎵（Ga）離子源。

圖19A顯示相應於所觀察之資料寫入後有機記憶體元件截面的光學顯微鏡影像，圖19B及圖20A、20B顯示相應於圖19A的TEM影像截面。此外，圖21A相應於所觀察之資料寫入後截面的光學顯微鏡影像，圖22A及22B顯示相應於圖21的TEM影像截面。再者，比較而言，圖23顯示寫入前有機記憶體元件的光學顯微鏡影像截面，其中膜厚度爲34 nm。圖19B的放大倍數爲30000倍，圖20A及20B的放大倍數爲100000倍，圖22A、22B及圖23的放大倍數爲200000倍。

如圖23中所示，寫入前有機化合層的膜厚度是均勻的，此處爲34 nm。圖19B爲圖19A中點（i）的TEM影像。如圖19A中所示，在有機記憶體元件短路後，於有機記憶體元件的部分中觀察到許多投影。圖19B顯示包括投影之部分的觀察結果。圖19B右半部相應於圖19A中投影的中央附近部分。即，短路後有機記憶體元件中的投影可以說是由有機記憶體元件之有機化合層的厚度變化產生。

此外，圖 20A 及 20B 顯示乘以圖 19B 中放大倍數的觀察。應注意的是，圖 20A 及 20B 顯示不同的觀察部分。圖 20A 中左緣之有機化合層的膜厚度爲 90 nm，同時圖 20B 中左緣之有機化合層的膜厚度爲 15 nm。如上述，在有機記憶體元件的有機化合層中寫入資料，厚度便部分改變，因而判斷電極之間的距離改變。

如圖 20A 中所示，咸信圖 19A 中資料寫入後有機記憶體元件的投影是由於電壓施予有機記憶體元件時，有機記憶體元件的有機化合層中膜厚度改變所致。如圖 20A 中所示，有機化合層的膜厚度較薄離開包括投影的部分。圖 20A 及 20B 顯示投影之間部分的觀察（稱爲圖 21 中的點（ii））。

如圖 22A 及 22B 中所示，由於有機化合層移動使得第一傳導層與第二傳導層彼此接觸，所以判斷有機記憶體元件於施予寫入電壓後短路。嚴格來說，由圖 22A 及 22B 中 TEM 影像截面，第一傳導層與第二傳導層間邊界之有機化合層的膜厚度可以說至少爲 5 nm 或更少。

[實施例 5]

在本實施例中，關於圖 27A 至 27F 中所示每一範例 1 至 6，圖 24A 至 26B 顯示當資料電氣寫入於一基底上製造之有機記憶體元件時，測量電流-電壓特徵的結果。應注意的是，此處實施寫入的方式是將電壓施予有機記憶體元件以短路該有機記憶體元件。

在每一圖 24A 至 26B 中，水平軸線表示電壓，垂直軸線表示電流密度值，圓形平面圖顯示資料寫入前有機記憶體元件之電流-電壓特徵的測量結果，方形平面圖顯示資料寫入後有機記憶體元件之電流-電壓特徵的測量結果。此外，水平平面中每一範例 1 至 6 的尺寸爲 2 mm x 2 mm。

範例 1 爲第一傳導層、第一有機化合層及第二傳導層依序堆疊的元件。此處，如圖 27A 中所示，第一傳導層、第一有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、TPD 及鋁形成。此外，形成具有 50 nm 厚度的第一有機化合層。圖 24A 顯示範例 1 之電流-電壓特徵的測量結果。

範例 2 爲第一傳導層、第一有機化合層及第二傳導層依序堆疊的元件。此處，如圖 27B 中所示，第一傳導層、第一有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、摻雜 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane（可縮寫爲 F4-TCNQ）之 TPD 及鋁形成。此外，形成具有 50 nm 厚度並摻雜 0.01 wt% F4-TCNQ 的第一有機化合層。圖 24B 顯示範例 2 之電流-電壓特徵的測量結果。

範例 3 爲第一傳導層、第一有機化合層及第二傳導層依序堆疊的元件。此處，如圖 27C 中所示，第一傳導層、第一有機化合層、第二有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、TPD、F4-TCNQ 及鋁形成。此外，

形成具有 50 nm 厚度的第一有機化合層，及形成具有 1 nm 厚度的第二有機化合層。圖 25A 顯示範例 3 之電流-電壓特徵的測量結果。

範例 4 爲第一傳導層、第一有機化合層及第二傳導層依序堆疊的元件。此處，如圖 27D 中所示，第一傳導層、第一有機化合層、第二有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、F4-TCNQ、TPD 及鋁形成。此外，形成具有 1 nm 厚度的第一有機化合層，及形成具有 50 nm 厚度的第二有機化合層。圖 25B 顯示範例 4 之電流-電壓特徵的測量結果。

範例 5 爲第一傳導層、第一有機化合層及第二傳導層依序堆疊的元件。此處，如圖 27E 中所示，第一傳導層、第一有機化合層、第二有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、摻雜 F4-TCNQ 的 TPD、TPD 及鋁形成。此外，形成具有 40 nm 厚度並摻雜 0.01 wt% F4-TCNQ 的第一有機化合層，及形成具有 40 nm 厚度的第二有機化合層。圖 26A 顯示範例 5 之電流-電壓特徵的測量結果。

範例 6 爲第一傳導層、第一有機化合層及第二傳導層依序堆疊的元件。此處，如圖 27F 中所示，第一傳導層、第一有機化合層、第二有機化合層及第二傳導層分別使用包含矽氧化物的 ITO、TPD、摻雜 F4-TCNQ 的 TPD 及鋁形成。此外，形成具有 40 nm 厚度的第一有機化合層，及形成具有 10 nm 厚度並摻雜 0.01 wt% F4-TCNQ 的第二有

機化合層。圖 26B 顯示範例 6 之電流-電壓特徵的測量結果。

實驗結果顯示於圖 24A 至 26B 中，亦顯示資料寫入前及有機記憶體元件短路後，有機記憶體元件之電流-電壓特徵的基本改變。該些範例的有機記憶體元件在短路每一有機記憶體元件的電壓中亦具有重複性，錯誤在 0.1V 以內。

其次，圖 31 中顯示寫入前及後之寫入電壓及特徵的範例 1 至 6。

在表 1 中，寫入電壓（V）表示施用電壓以短路每一有機記憶體元件。R(1V)表示寫入後施用 1V 予有機記憶體元件之電流密度除以寫入前施用 1V 予有機記憶體元件之電流密度所獲得的值。同樣地，R(3V)表示寫入後施用 3V 予有機記憶體元件之電流密度除以寫入前施用 3V 予有機記憶體元件之電流密度所獲得的值。即，R(1V)及 R(3V)表示寫入有機記憶體元件前後之電流密度的差異。本範例中施用 1V 電壓相較於施用 3V 電壓予有機記憶體元件，有機記憶體元件之電流密度的差異極大，具體地爲 10 的四次方或更多。

[實施例 6]

在本實施例中，將參照圖 28A、28B 及圖 29A 至 29C 說明具有彈性的半導體裝置。

如圖 28A 中所示，膜厚度爲 100 nm 的 SiON 膜 6102

藉電漿 CVD 形成於玻璃基底 6101 上。接著，做爲一剝離層，膜厚度爲 30 nm 的鎢膜 6103 藉噴濺而形成。接著，與剝離層鎢膜 6103 接觸，膜厚度爲 200 nm 的 SiO_2 膜 6104 藉噴濺而形成。膜厚度爲 50 nm 的 SiON 膜 6105、膜厚度爲 100 nm 的 SiON 膜 6106、及膜厚度爲 66 nm 的非結晶矽膜連續藉電漿 CVD 而形成。

接著，玻璃基底 6101 於火爐中以 550℃ 加熱 4 小時。藉由加熱，鎢氧化物層（圖中未顯示）形成於剝離層鎢膜 6103 與 SiO_2 膜 6104 之間的介面上。此外，非結晶矽膜結晶化，因而形成結晶矽膜。

接著，在結晶半導體膜乾蝕刻之後，膜厚度爲 60 nm 的 Ti 膜、膜厚度爲 40 nm 的 TiN 膜、膜厚度爲 40 nm 的 Al 膜、膜厚度爲 60 nm 的 Ti 膜、及膜厚度爲 40 nm 的 TiN 膜藉噴濺而堆疊形成一傳導層。接著，藉光刻法形成一抗蝕劑遮罩，並以該抗蝕劑遮罩做爲保護膜蝕刻該傳導層以形成線路 6107。

接著，膜厚度爲 100 nm 的 Ti 膜藉噴濺形成於線路 6107 及 SiON 膜 6106 之上。接著，藉光刻法形成一抗蝕劑遮罩，並以該抗蝕劑遮罩做爲保護膜使用 HF 濕蝕刻該 Ti 膜以形成第一傳導層 6108。

在應用光敏並返回而形成膜厚度爲 1.5μm 的多硫亞氨層之後，藉曝光及顯影而形成覆蓋第一傳導層 6108 邊緣部分的絕緣層 6109。此時，第一傳導層 6108 部分是曝光的。接著，厚度爲 30 nm 的有機化合層 6110 藉蒸發形成

於絕緣層 6109 與曝光的第一傳導層 6108 上，此處係使用 NPB。接著，厚度爲 200 nm 的第二傳導層 6111 藉蒸發而形成，此處係使用鋁。

接著，運用環氧樹脂 6112，並以 110℃烤 30 分鐘。之後，彈性膜 6113 附著於環氧樹脂 6112 的表面上。之後，一膠布附著於玻璃基底 6101 上。之後，彈性膜 6113 藉以 120 至 150℃加熱而與環氧樹脂 6112 結合。之後，玻璃基底 6101 設於一平坦表面，一黏膠滾筒藉壓力而附著於彈性膜 6113 的表面，包括有機元件的各層則與剝離層鎢膜 6103 與 SiO_2 膜 6104 之間的介面（圖 28A 中箭頭 6114）剝離（參照圖 28B）。

圖 29A 至 29C 顯示自玻璃基底 6101 剝離之有機記憶體元件的照片及型樣圖。

圖 29A 爲形成於彈性膜 6113 上之有機記憶體元件的照片，係自有機記憶體元件端（即 SiO_2 膜端）拍攝。圖 29B 爲圖 29A 的型樣圖。第二傳導層 6111、絕緣層 6109、第一傳導層 6108 堆疊於彈性膜 6113 上，並形成與第一傳導層 6108 相連的線路 6107。應注意的是，在絕緣層 6109 及第二傳導層 6111 表面的有機化合層 6110 係由虛線表示。由於有機化合層 6110 並未著色且具有薄的膜厚度，所以不可能以目視辨識圖 29A 或 29C 中的有機化合層 6110。

圖 29C 爲圖 29A 中所示有機記憶體元件的照片，係自彈性膜 6113 端拍攝。

如上述，可製造具有彈性的半導體裝置（記憶體裝置或記憶體），其中有機記憶體元件設於彈性膜上。

[實施例 7]

在本實施例中，圖 30 顯示施用電壓予有機記憶體元件之第一及第二傳導層，絕緣有機記憶體元件以實施寫入，該有機記憶體元件之電流-電壓特徵的測量結果。

有機記憶體元件以下列方式形成，其中第一傳導層藉噴濺而形成於剝離基底上，以 polyvinylalcohol 基滲透主體清除第一傳導層的表面以移除表面上的灰塵，厚度爲 20 nm 的有機化合層藉蒸發而形成於第一傳導層上，及厚度爲 200 nm 的第二傳導層藉蒸發而形成於該有機化合層上。此處第一傳導層、有機化合層及第二傳導層分別使用鈦、Alq_3 及鋁而形成。之後，運用環氧樹脂並加熱以密封有機記憶體元件。在此範例中，水平平面中有機記憶體元件的尺寸爲 5μm x 5μm。

在圖 30 中，水平軸線表示電壓，垂直軸線表示電流值，平面圖 6301 表示資料寫入前有機記憶體元件之電流-電壓特徵的測量結果，平面圖 6302 表示寫入後隨即有機記憶體元件之電流-電壓特徵的測量結果。在此範例中寫入電壓爲 12V，寫入電流值爲 5×10^{-4}μA。此外，寫入後電流值隨即減少爲 5×10^{-12} 至 3×10^{-11}μA。此結果顯示可藉施用電壓而實施寫入，且可藉改變有機記憶體元件的電流值而讀取資料。

本申請案係基於 2004 年 10 月 18 日日本專利辦公室提出申請的 2004-303595 日本專利申請案，其內容以參考的方式併入本文。

雖然本發明已參照附圖並藉範例的方式完整說明，但應理解的是對熟悉本技藝之人士而言，各式改變及修訂均是顯而易見的。因此，除非該等改變及修訂偏離以下所定義之本發明的範圍，否則應視爲本發明的一部分。

【圖式簡單說明】

在附圖中：

圖 1A 及 1B 描繪依據本發明之半導體裝置及驅動該半導體裝置的方法；

圖 2A 至 2D 描繪依據本發明之半導體裝置及驅動該半導體裝置的方法；

圖 3A 及 3B 描繪依據本發明的半導體裝置；

圖 4A 至 4D 描繪製造依據本發明之半導體裝置的程序範例；

圖 5A 至 5D 描繪依據本發明的半導體裝置；

圖 6A 至 6C 描繪依據本發明的半導體裝置；

圖 7A 至 7H 描繪依據本發明之半導體裝置的使用型態；

圖 8A 及 8B 描繪依據本發明之半導體裝置的使用型態；

圖 9A 及 9B 描繪依據本發明之半導體裝置及驅動該半

導體裝置的方法；

圖 10A 至 10C 描繪依據本發明之半導體裝置及驅動該半導體裝置的方法；

圖 11 描繪依據本發明之半導體裝置及驅動該半導體裝置的方法；

圖 12 描繪依據本發明之雷射照射系統的範例；

圖 13 爲依據本發明之半導體裝置中有機記憶體元件的測量電流－電壓特徵圖；

圖 14 爲依據本發明之半導體裝置中有機記憶體元件的測量電流－電壓特徵圖；

圖 15 描繪依據本發明的半導體裝置；

圖 16A 及 16B 分別爲依據本發明之半導體裝置的光學顯微鏡影像及型態圖；

圖 17 顯示依據本發明之半導體裝置的寫入特徵；

圖 18A 及 18B 爲依據本發明之半導體裝置的電流－電壓特徵圖；

圖 19A 及 19B 爲資料寫入後依據本發明之有機記憶體元件的光學顯微鏡影像及剖面傳輸電子顯微鏡（TEM）影像；

圖 20A 及 20B 爲資料寫入後依據本發明之有機記憶體元件的剖面 TEM 影像；

圖 21 爲資料寫入後依據本發明之有機記憶體元件的光學顯微鏡影像；

圖 22A 及 22B 爲資料寫入後依據本發明之有機記憶體

元件的剖面 TEM 影像；

圖 23 爲資料寫入前依據本發明之有機記憶體元件的剖面 TEM 影像；

圖 24A 及 24B 顯示依據本發明之有機記憶體元件的電流－電壓特徵圖；

圖 25A 及 25B 顯示依據本發明之有機記憶體元件的電流－電壓特徵圖；

圖 26A 及 26B 顯示依據本發明之有機記憶體元件的電流－電壓特徵圖；

圖 27A 至 27F 描繪依據本發明之有機記憶體元件的結構；

圖 28A 及 28B 描繪依據本發明的半導體裝置；

圖 29A 至 29C 描繪依據本發明的半導體裝置；

圖 30 顯示依據本發明之有機記憶體元件的電流－電壓特徵圖；及

圖 31 顯示範例 1 至 6 之寫入前後的寫入電壓及特徵圖。

【主要元件符號說明】

11：電源供應器電路

12：時脈產生電路

13：資料解調／調變電路

14：控制電路

15：介面電路

16、216、282：記憶體

17：資料匯流排

18、2304：天線

19、95：閱讀機／記錄器

20、6001：半導體裝置

21、221：記憶體格

22、222、6002：記憶體格陣列

23、24、223、224：解碼器

25、225、6007、6008：選擇器

26、226、6005：讀取／寫入電路

27、243、6108：第一傳導層

28、245、6111：第二傳導層

29、244、6110：有機化合層

30、36、38、42、280：基底

31、43：彈性基底

32：雷射光照射機構

33、34：絕緣膜

35、2302：元件群組

37：終端部分

39：傳導粒子

40：樹脂

44、45：半導體層

46、246：阻抗元件

47：差動放大器

48、240、250：電晶體

49、251：時脈反相器

51：捲動

52：加熱機構

53：控制機構

94：顯示部分

96：無線標籤

97：產品

232、1001：雷射照射系統

241：有機記憶體元件

247：感測放大器

248：互補金屬氧化物半導體電路

249、6109：絕緣層

261-2、271-2、6011-3、6015-7、6301-2：平面圖

281：積體電路

1002：個人電腦

1003：雷射振盪器

1004：電源

1005、1007：光學系統

1006：聲光調變器

1009：移動機構

1010：數位/類比轉換器

1011、1012：驅動器

1013：自動聚焦機構

2301、2303：保護層

2305：汲極電極

2306：源極電極

2307：閘極電極

6003：行解碼器部分

6004：列解碼器部分

6009：虛線

6101：玻璃基底

6102、6105、6106：SiON 膜

6103：鎢膜

6104：SiO_2 膜

6107：線路

6112：環氧樹脂

6113：彈性膜

6114：箭頭

五、中文發明摘要

發明之名稱：半導體裝置及其驅動方法

本發明提供一種半導體裝置，包括一具有包括複數記憶體格之記憶體格陣列的記憶體、一控制記憶體的控制電路及一天線，其中記憶體格陣列具有複數條沿第一方向延伸的位元線，及複數條沿不同於第一方向之第二方向延伸的字元線，複數記憶體格各具有一設於位元線與字元線之間的有機化合層。資料經由使用光學或電氣動作至有機化合層而被寫入。

六、英文發明摘要

發明之名稱：

SEMICONDUCTOR DEVICE AND DRIVING METHOD OF THE SAME

The present invention provides a semiconductor device including a memory that has a memory cell array including a plurality of memory cells, a control circuit that controls the memory, and an antenna, where the memory cell array has a plurality of bit lines extending in a first direction and a plurality of word lines extending in a second direction different from the first direction, and each of the plurality of memory cells has an organic compound layer provided between the bit line and the word line. Data is written by applying optical or electric action to the organic compound layer.

圖1A



19
18
11
12
13
14
15
16
20
17

圖1B



26
25
23
B1
B2
B3
Bm
24
W1
W2
W3
Wn
22
16
21

圖2A




圖2B




圖2C




圖2D




圖3A




圖3B




圖4A




圖4B




圖4C




圖4D




圖5A




圖5B




圖5C




圖5D




圖6A



2301
2302
2304
2303

圖6B



2302
2301
5μm以下
d
d/2±30μm
d/2±30μm
2304
2304
2303

圖6C



2307
2305
2306
電流流動方向

圖7A




圖7B




圖7C




圖7D




圖7E




圖7F




圖7G




圖7H




圖8A




圖8B




圖9A



Vref
47
VO
46
26
Vout
P
23
25
Bx
24
Wy
21

圖9B



49
VO
48
Vg
26
Vout
P
23
25
Bx
24
Wy
21

圖10A




圖10B





圖10C






圖11

圖12



1001
1004
1003
1005
1011
1010
1006
1002
1007
1013
300
1012
1009

圖13



262
1.E+04
1.E+03
1.E+02
1.E+01
1.E+00
1.E-01
1.E-02
1.E-03
1.E-04
1.E-05
1.E-06
1.E-07
電流值 (mA)
1.1×10²
4.8×10⁻⁵
261
0.01
0.1
1
10
100
電壓 (V)

圖14



272
1.E+04
1.E+03
1.E+02
1.E+01
1.E+00
1.E-01
1.E-02
1.E-03
1.E-04
1.E-05
1.E-06
電流值 (mA)
271
0.01
0.1
1
10
電壓 (V)

圖15




圖24A





圖24B



○: 短路前　　□: 短路後

圖25A





圖25B



○: 短路前　　□: 短路後

圖26A





圖26B



○：短路前　　□：短路後

圖27A




圖27B




圖27C




圖27D




圖27E




圖27F




圖28A



6109
6113
6110
6111
6112
6114
6107
6108
6101
6102
6103
6104
6105
6106

圖28B



6109
6113
6110
6111
6112
6107
6101
6102
6103
6104

圖29A




圖29B




圖29C




圖30



1.0E+00
1.0E-01
1.0E-02
1.0E-03
1.0E-04
1.0E-05
1.0E-06
1.0E-07
1.0E-08
1.0E-09
1.0E-10
1.0E-11
1.0E-12
1.0E-13
電流流動 [μA]
6301
6302
0
2
4
6
8
10
12
14
16
電壓 [V]

圖31

	寫入電壓(V)	R(1V)	R(3V)
範例1	8.4	1.9E+07	8.4E+03
範例2	4.4	8.0E+08	2.1E+02
範例3	3.2	8.7E+04	2.0E+02
範例4	5.0	3.7E+04	1.0E+01
範例5	6.1	2.0E+05	5.9E+01
範例6	7.8	2.0E+04	2.5E+02

七、指定代表圖：

（一）、本案指定代表圖為：第(1B)圖。

（二）、本代表圖之元件代表符號簡單說明：

16：記憶體

22：記憶體格陣列

23、24：解碼器

25：選擇器

26：讀取／寫入電路

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

P1~5

第 097139934 號　　民國 102 年 5 月 23 日修(更)正本

十、申請專利範圍

1.一種半導體裝置，包含：

一記憶體元件，其包含：

一第一傳導層；

一形成於該第一傳導層上之有機化合層；

一形成於該有機化合層上之整流元件；及

一第二傳導層；以及

一介於該記憶體元件與相鄰記憶體元件之間的絕緣層，

其中該第二傳導層之底部表面與該絕緣層之頂部表面共面，及

其中該整流元件係選自肖特基二極體、PN 接面二極體、及 PIN 接面二極體。

2.如申請專利範圍第 1 項之半導體裝置，進一步包含一天線。

3.如申請專利範圍第 1 項之半導體裝置，其中該記憶體元件被配置以改變該第一與第二傳導層之間的距離，當供應電壓於該第一與第二傳導層之間時。

4.如申請專利範圍第 1 項之半導體裝置，其中該記憶體元件被配置以改變該第一與第二傳導層之間的距離，當供應電壓於該第一與第二傳導層之間時，及

其中該第一與第二傳導層之間的距離之改變係容許該第一與第二傳導層之一部分成爲彼此接觸並短路。

5.如申請專利範圍第 1 項之半導體裝置，其中該有機

化合層包含電子輸送材料與電洞輸送材料其中之一。

6.如申請專利範圍第 1 項之半導體裝置，其中該有機化合層具有一 5 至 60nm 的膜厚度。

7.如申請專利範圍第 1 項之半導體裝置，其中該記憶體元件設於一彈性基底上。

8.如申請專利範圍第 1 項之半導體裝置，其中至少該第一與第二傳導層之一包含鈦。

9.如申請專利範圍第 1 項之半導體裝置，其中該有機化合層包含結合聚合物。

10.一種半導體裝置，包含：

一記憶體元件，其包含：

一第一傳導層；

一形成於該第一傳導層上之整流元件；

一形成於該整流元件上之有機化合層；及

一第二傳導層；以及

一介於該記憶體元件與相鄰記憶體元件之間的絕緣層，

其中該第二傳導層之底部表面與該絕緣層之頂部表面共面，及

其中該整流元件係選自肖特基二極體、PN 接面二極體、及 PIN 接面二極體。

11.如申請專利範圍第 10 項之半導體裝置，進一步包含一天線。

12.如申請專利範圍第 10 項之半導體裝置，其中該記

憶體元件被配置以改變該第一與第二傳導層之間的距離，當供應電壓於該第一與第二傳導層之間時。

13.如申請專利範圍第 10 項之半導體裝置，其中該記憶體元件被配置以改變該第一與第二傳導層之間的距離，當供應電壓於該第一與第二傳導層之間時，及

其中該第一與第二傳導層之間的距離之改變係容許該第一與第二傳導層之一部分成爲彼此接觸並短路。

14.如申請專利範圍第 10 項之半導體裝置，其中該有機化合層包含電子輸送材料與電洞輸送材料其中之一。

15.如申請專利範圍第 10 項之半導體裝置，其中該有機化合層具有一 5 至 60nm 的膜厚度。

16.如申請專利範圍第 10 項之半導體裝置，其中該記憶體元件設於一彈性基底上。

17.如申請專利範圍第 10 項之半導體裝置，其中至少該第一與第二傳導層之一包含鈦。

18.如申請專利範圍第 10 項之半導體裝置，其中該有機化合層包含結合聚合物。

19.一種半導體裝置，包含：

一沿第一方向延伸的位元線；

一沿不同於該第一方向之第二方向延伸的字元線；

一設於該位元線與該字元線之相交部分的記憶體格；及

一設於該記憶體格中的記憶體元件，

其中記憶體元件包含一置於第一電極與第二電極之間

的有機化合層，

其中該第一電極及第二電極係分別電氣連接至該位元線及該字元線，

其中該記憶體元件被配置以改變該第一電極與該第二電極之間的距離，當供應電壓於該第一電極與該第二電極之間時。

20.如申請專利範圍第 19 項之半導體裝置，其中該記憶體元件進一步包含一介於該第一電極與該有機化合層之間的整流元件。

21.如申請專利範圍第 19 項之半導體裝置，其中該記憶體元件進一步包含一介於該有機化合層與該第二電極之間的整流元件。

22.如申請專利範圍第 20 或 21 項之半導體裝置，其中該整流元件係選自肖特基二極體、PN 接面二極體、及 PIN 接面二極體。

23.如申請專利範圍第 19 項之半導體裝置，其中該第一與第二電極之間的距離之改變係容許該第一與第二電極之一部分成爲彼此接觸並短路。

24.如申請專利範圍第 19 項之半導體裝置，其中該有機化合層包含電子輸送材料與電洞輸送材料其中之一。

25.如申請專利範圍第 19 項之半導體裝置，其中該有機化合層具有一 5 至 60nm 的膜厚度。

26.如申請專利範圍第 19 項之半導體裝置，其中該記憶體元件設於一彈性基底上。

27.如申請專利範圍第 19 項之半導體裝置，其中至少該第一與第二電極之一包含鈦。

28.如申請專利範圍第 19 項之半導體裝置，其中該電壓係落入 5 與 14V 之間的範圍內。