

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3797992号

(P3797992)

(45) 発行日 平成18年7月19日(2006.7.19)

(24) 登録日 平成18年4月28日(2006.4.28)

(51) Int. Cl.		F I		
HO 1 L 25/18	(2006.01)	HO 1 L 25/04		Z
HO 1 L 25/04	(2006.01)	HO 1 L 23/50		W
HO 1 L 23/50	(2006.01)			

請求項の数 9 (全 22 頁)

(21) 出願番号	特願2003-314581 (P2003-314581)	(73) 特許権者	000000295
(22) 出願日	平成15年9月5日(2003.9.5)		沖電気工業株式会社
(65) 公開番号	特開2005-85897 (P2005-85897A)		東京都港区虎ノ門1丁目7番12号
(43) 公開日	平成17年3月31日(2005.3.31)	(74) 代理人	100085419
審査請求日	平成15年11月19日(2003.11.19)		弁理士 大垣 孝
		(72) 発明者	市川 俊治
			東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
		審査官	坂本 薫昭
		(56) 参考文献	特開昭48-015474 (JP, A)
			特開平10-135401 (JP, A)

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

複数のリードを配列して備えるリードフレームと、該リードフレームに搭載される第1半導体素子及び第2半導体素子とを有する半導体装置であって、

前記複数のリードの各々はインナーリード部とアウターリード部とに2区分されて構成され、

前記インナーリード部は、第1インナーリード部と該第1インナーリード部及び前記アウターリード部間を結合する第2インナーリード部とを有し、

前記第2インナーリード部及び前記アウターリード部は、第2の厚みと第2の幅を有し、

前記第1インナーリード部は、前記第2の厚みよりも薄い第1の厚みを有し、及び、前記第2の幅よりも狭い第1の幅の先端部を有し、

前記第1半導体素子は、表面に複数の第1電極が形成されていて、前記第1電極が前記第1インナーリード部とはんだバンプによりフリップチップ接合されており、

前記第2半導体素子は、表面に複数の第2電極が形成されていて、前記第2電極が前記第2インナーリード部とワイヤを介して電氣的に接続されている

ことを特徴とする半導体装置。

【請求項2】

前記第2半導体素子が、前記リードフレームの前記第1半導体素子が搭載されている面とは反対側の面に搭載されている

10

20

ことを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】

複数のリード、及び、複数の予備リードを配列して備えるリードフレームと、該リードフレームに搭載される第 1 半導体素子及び第 2 半導体素子とを有する半導体装置であって

前記複数のリードの各々はインナーリード部とアウターリード部とに 2 区分されて構成され、

前記インナーリード部は、第 1 インナーリード部と該第 1 インナーリード部及び前記アウターリード部間を結合する第 2 インナーリード部とを有し、

前記第 2 インナーリード部及び前記アウターリード部は、第 2 の厚みと第 2 の幅を有し

10

前記第 1 インナーリード部は、前記第 2 の厚みよりも薄い第 1 の厚みを有し、及び、前記第 2 の幅よりも狭い第 1 の幅の先端部を有し、

前記複数の予備リードは、前記複数のリードの前記第 2 インナーリード部間の領域であって、前記第 1 インナーリード部と前記第 2 インナーリード部との境界から、前記アウターリード部側の前記領域にそれぞれ配置されており、

前記第 1 半導体素子は、表面に複数の第 1 電極が形成されていて、前記第 1 電極が前記第 1 インナーリード部とはんだバンプによりフリップチップ接合されており、

前記第 2 半導体素子は、表面に複数の第 2 電極が形成されていて、前記第 2 電極が前記第 2 インナーリード部又は前記予備リードとワイヤを介して電氣的に接続されている

20

ことを特徴とする半導体装置。

【請求項 4】

前記第 2 半導体素子が、前記リードフレームの前記第 1 半導体素子が搭載されている面とは反対側の面に搭載され、及び

前記予備リードが前記第 2 半導体素子に固定されている

ことを特徴とする請求項 3 に記載の半導体装置。

【請求項 5】

前記インナーリード部と前記第 1 半導体素子の間に絶縁性樹脂層が設けられていることを特徴とする請求項 1 ~ 4 のいずれか一項に記載の半導体装置。

【請求項 6】

30

複数のリードを配列して備えるリードフレームと、該リードフレームに搭載される第 1 半導体素子と、該第 1 半導体素子上に接着された第 2 半導体素子とを有する半導体装置であって、

前記複数のリードの各々はインナーリード部とアウターリード部とに 2 区分されて構成され、

前記インナーリード部は、第 1 インナーリード部と該第 1 インナーリード部及び前記アウターリード部間を結合する第 2 インナーリード部とを有し、

前記第 2 インナーリード部及び前記アウターリード部は、第 2 の厚みと第 2 の幅を有し

前記第 1 インナーリード部は、前記第 2 の厚みよりも薄い第 1 の厚みを有し、及び、前記第 2 の幅よりも狭い第 1 の幅の先端部を有し、

40

前記第 1 半導体素子は、表面に複数の第 1 電極が形成されていて、前記第 1 電極が前記第 1 インナーリード部と異方性導電シートを介して電氣的に接続されており、

前記第 2 半導体素子は、表面に複数の第 2 電極が形成されていて、前記第 2 電極が前記第 2 インナーリード部とワイヤを介して電氣的に接続されており、

前記インナーリード部と前記第 1 半導体素子の間に絶縁性樹脂層が設けられていることを特徴とする半導体装置。

【請求項 7】

複数のリード、及び、複数の予備リードを配列して備えるリードフレームと、該リードフレームに搭載される第 1 半導体素子と、該第 1 半導体素子上に接着された第 2 半導体素

50

子とを有する半導体装置であって、

前記複数のリードの各々はインナーリード部とアウターリード部とに2区分されて構成され、

前記インナーリード部は、第1インナーリード部と該第1インナーリード部及び前記アウターリード部間を結合する第2インナーリード部とを有し、

前記第2インナーリード部及び前記アウターリード部は、第2の厚みと第2の幅を有し、

前記第1インナーリード部は、前記第2の厚みよりも薄い第1の厚みを有し、及び、前記第2の幅よりも狭い第1の幅の先端部を有し、

前記複数の予備リードは、前記複数のリードの前記第2インナーリード部間の領域であって、前記第1インナーリード部と前記第2インナーリード部との境界から、前記アウターリード部側の前記領域にそれぞれ配置されており、

前記第1半導体素子は、表面に複数の第1電極が形成されていて、前記第1電極が前記第1インナーリード部と異方性導電シートを介して電氣的に接続されており、

前記第2半導体素子は、表面に複数の第2電極が形成されていて、前記第2電極が前記第2インナーリード部又は前記予備リードとワイヤを介して電氣的に接続されていることを特徴とする半導体装置。

【請求項8】

前記インナーリード部と前記第2半導体素子との間に前記第2半導体素子を固定する枠材を備え、

該枠材は、前記第1半導体素子を囲む形状であり、かつ、当該枠材の側面に開口部を備える

ことを特徴とする請求項6又は7に記載の半導体装置。

【請求項9】

前記第1インナーリード部は、前記先端部に連続し、及び、前記第1の幅から、前記第2インナーリード部の前記第2の幅へと幅が広がる後段部を有することを特徴とする請求項1～8のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体装置に関するものである。

【背景技術】

【0002】

半導体集積回路の技術が発達し、特に多ピン化による高密度実装の要求が高まっている。この要求を受けて、半導体装置の様々なパッケージ形態が開発されてきている。

【0003】

半導体装置のパッケージ形態の一つにリードフレームタイプの樹脂封止パッケージがある。樹脂封止パッケージは、材料が安価で、リードフレームが大量生産に適した形状であり、広く普及している。

【0004】

リードフレームタイプのパッケージでは、半導体素子とリードフレームのインナーリード部とは、金属ワイヤを介して、接続されるのが一般的である（例えば、特許文献1参照）。

【0005】

図11を参照して、リードフレームタイプの樹脂封止パッケージ142で封止された従来の半導体装置の構成例を説明する。この樹脂封止パッケージ142内には、2つの半導体素子143a及び143bが搭載される。ダイステージ144の上面に、半導体素子用接着剤145により、一方の半導体素子143aが取り付けられる。半導体素子143aの上面が、回路形成面であり、回路形成面上のボンディング電極150に金属ワイヤ149の一端が取り付けられる。さらに、金属ワイヤ149の他端は、リードフレーム148

10

20

30

40

50

のインナーリード部に接続される。

【0006】

他方の半導体素子143bは、その上面が、回路形成面であり、回路形成面上の bumps 152 にタブリード146の一端が取り付けられる。さらに、タブリード146の他端は、リードフレーム148のインナーリード部に接続される。タブリード146が取り付けられた半導体素子143bは、絶縁材147を介してダイステージ144の下面に配設される。

【0007】

半導体素子とリードフレームのインナーリード部との接続に金属ワイヤを用いた場合、パッケージ製作時の振動等でワイヤの切断等が生じる可能性がある。しかし、半導体チップとインナーリード部をフリップチップ結合すれば、金属ワイヤやタブリードが不要となるため、金属ワイヤの切断等の可能性も無くなり、さらに、構成部品も減らすことができる。

10

【特許文献1】特開平7-30051号公報（請求項1及び図1）

【発明の開示】

【発明が解決しようとする課題】

【0008】

しかしながら、半導体素子上のボンディング電極は、通常は、約80～200μmのピッチで配列されているのに対し、リードフレームのインナーリード部の配列ピッチは、通常は、概ね180μm以上である。この配列ピッチの相違のため、配列ピッチが180μm以下のボンディング電極を有する半導体素子は、フリップチップ結合では、搭載できなかった。このインナーリード部の配列ピッチの限界は、リードフレーム厚で規定され、一方、このリードフレーム厚は、エッチング又は金型加工の加工限界に依存する。

20

【0009】

この発明は、上記の問題点に鑑みてなされたものであり、この発明の目的は、リードフレームのインナーリード部のピッチを小さくすることで、従来、フリップチップ結合では搭載できなかった半導体素子を搭載した半導体装置を提供することにある。

【課題を解決するための手段】

【0010】

上述したこの発明の目的の達成を図るため、この発明の半導体装置は、複数のリードを配列して備えるリードフレームと、リードフレームに搭載される第1半導体素子及び第2半導体素子とを有している。複数のリードの各々はインナーリード部とアウターリード部とに2区分されて構成されている。インナーリード部は、第1インナーリード部と、第1インナーリード部及びアウターリード部間を結合する第2インナーリード部とを有している。第2インナーリード部及びアウターリード部は、第2の厚みと第2の幅を有している。第1インナーリード部は、第2の厚みよりも薄い第1の厚みを有し、及び、第2の幅よりも狭い第1の幅の先端部を有している。第1半導体素子は、表面に複数の第1電極が形成されていて、第1電極と第1インナーリード部とははんだ bumps によりフリップチップ接合されており、第2半導体素子は、表面に複数の第2電極が形成されていて、第2電極が前記第2インナーリード部とワイヤを介して電氣的に接続されている。

30

40

上述した半導体装置の実施にあたり、好ましくは、第2半導体素子が、リードフレームの第1半導体素子が搭載されている面とは反対側の面に搭載されているのが良い。

【0011】

また、この発明の半導体装置の他の好適な実施形態によれば、複数のリード、及び、複数の予備リードを配列して備えるリードフレームと、リードフレームに搭載される第1半導体素子及び第2半導体素子とを有している。複数のリードの各々はインナーリード部とアウターリード部とに2区分されて構成され、インナーリード部は、第1インナーリード部と第1インナーリード部及びアウターリード部間を結合する第2インナーリード部とを有している。第2インナーリード部及びアウターリード部は、第2の厚みと第2の幅を有している。第1インナーリード部は、第2の厚みよりも薄い第1の厚みを有し、及び、第

50

2の幅よりも狭い第1の幅の先端部を有している。複数の予備リードは、複数のリードの第2インナーリード部間の領域であって、第1インナーリード部と第2インナーリード部との境界から、アウターリード部側の領域にそれぞれ配置されている。第1半導体素子は、表面に複数の第1電極が形成されていて、第1電極が第1インナーリード部とはんだバンプによりフリップチップ接合されており、第2半導体素子は、表面に複数の第2電極が形成されていて、第2電極が第2インナーリード部又は予備リードとワイヤを介して電氣的に接続されている。

上述した半導体装置の実施にあたり、好ましくは、第2半導体素子が、リードフレームの第1半導体素子が搭載されている面とは反対側の面に搭載され、予備リードが第2半導体素子に固定されているのが良い。

【0012】

また、上述した半導体装置の実施にあたり、好ましくは、インナーリード部と第1半導体素子の間に絶縁性樹脂層が設けられているのが良い。

【0013】

この発明の半導体装置の他の好適な実施形態によれば、複数のリードを平行に配列して備えるリードフレームと、リードフレームに搭載される第1半導体素子と、第1半導体素子上に接着された第2半導体素子とを有している。複数のリードの各々はインナーリード部とアウターリード部とに2区分されて構成されている。インナーリード部は、第1インナーリード部と第1インナーリード部及びアウターリード部間を結合する第2インナーリード部とを有している。第2インナーリード部及びアウターリード部は、第2の厚みと第2の幅を有している。第1インナーリード部は、第2の厚みよりも薄い第1の厚みを有し、及び、第2の幅よりも狭い第1の幅の先端部を有している。第1半導体素子は、表面に複数の第1電極が形成されていて、第1電極が第1インナーリード部と異方性導電シートを介して電氣的に接続されており、第2半導体素子は、表面に複数の第2電極が形成されていて、第2電極が第2インナーリード部とワイヤを介して電氣的に接続されている。

【0014】

この発明の半導体装置の他の好適な実施形態によれば、複数のリード、及び、複数の予備リードを配列して備えるリードフレームと、該リードフレームに搭載される第1半導体素子と、第1半導体素子上に接着された第2半導体素子とを有している。複数のリードの各々はインナーリード部とアウターリード部とに2区分されて構成されている。インナーリード部は、第1インナーリード部と第1インナーリード部及びアウターリード部間を結合する第2インナーリード部とを有している。第2インナーリード部及びアウターリード部は、第2の厚みと第2の幅を有している。第1インナーリード部は、第2の厚みよりも薄い第1の厚みを有し、及び、第2の幅よりも狭い第1の幅の先端部を有している。複数の予備リードは、複数のリードの第2インナーリード部間の領域であって、第1インナーリード部と第2インナーリード部との境界から、アウターリード部側の領域にそれぞれ配置されている。第1半導体素子は、表面に複数の第1電極が形成されていて、第1電極が第1インナーリード部と異方性導電シートを介して電氣的に接続されており、第2半導体素子は、表面に複数の第2電極が形成されていて、第2電極が第2インナーリード部又は予備リードとワイヤを介して電氣的に接続されている。

【0015】

上述した半導体装置の実施にあたり、好ましくは、インナーリード部と第2半導体素子との間に第2半導体素子を固定する枠材を備え、枠材は、第1半導体素子を囲む形状であり、かつ、当該枠材の側面に開口部を備えるのが良い。

【0016】

さらに、上述した半導体装置の実施にあたり、好ましくは、第1インナーリード部は、先端部に連続し、及び、第1の幅から、第2インナーリード部の第2の幅へと幅が広がる後段部を有するのが良い。

【発明の効果】

【0020】

10

20

30

40

50

この発明の半導体装置によれば、リードフレームの第1インナーリード部の幅を従来のリードフレームよりも狭く形成してあるので、第1インナーリード部の配列ピッチを従来のリードフレームの配列ピッチよりも小さくできる。従って、フリップチップ結合により、ワイヤ等の部品点数を減らすことができる。さらに第1半導体素子の搭載にワイヤを用いないため、従来、半導体装置組み立て時の振動等で、発生の恐れがあった当該ワイヤの切断という現象が生ずる恐れはない。

【発明を実施するための最良の形態】

【0023】

以下、図を参照して、この発明の実施の形態について説明するが、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下の発明の好適な構成例につき説明するが、各構成の組成（材質）および数値的条件などは、単なる好適例にすぎず、従って、この発明は以下の実施の形態に限定されない。

10

【0024】

尚、この発明の半導体装置の構成例を説明するための概略図を、断面の切り口で示す場合、断面を示すハッチングなどは、一部分省略してある。

【0025】

（リードフレームの製造方法）

図1から図4を参照して、第1の例のリードフレームの製造方法につき説明する。尚、以下の説明においては、1つのリードフレームに着目して説明する。

【0026】

第1工程として、導体板10を用意する。導体板10の材質は、例えば、銅などの導体とする。また、この導体板10の板厚は例えば200 μ m程度とする（図1参照）。

20

【0027】

第2工程では、導体板10の中心領域にファインインナーリード（第1インナーリードと称することもある。）形成予定領域14を設定する。ファインインナーリード形成予定領域14をエッチング対象の領域とし、このファインインナーリード形成予定領域14の周辺領域15を非エッチング対象の領域とする。次に、エッチング対象領域であるファインインナーリード形成予定領域14に開口部を有し、かつ非エッチング対象領域である周辺領域15を覆うレジストパターンを形成する。このファインインナーリード形成予定領域14に対してハーフエッチングを行って周辺領域15よりも、板厚を薄くする。ハーフエッチングは好ましくは、化学的エッチングで行うのが良い（図2参照）。

30

【0028】

このとき、ファインインナーリード形成予定領域14の板厚は100 μ m程度であり、また、周辺領域15の板厚は200 μ m程度のまま残存する。尚、ここで説明する構成例では、エッチング対象領域14の平面的形状を四角としてある。また、このファインインナーリード形成予定領域14の大きさは、リードフレーム上に搭載する半導体素子に設けられた電極であるボンディング電極の配置によって決まる。

【0029】

第3工程では、肉薄にされているファインインナーリード形成予定領域14を第1パターンニング処理によりパターンニングし、ファインインナーリード部22を形成する（図3参照）。

40

【0030】

このパターンニングに際し、先ず、ファインインナーリード形成予定領域14のうちファインインナーリード部を形成すべき領域と上述の周辺領域15とを覆うレジストパターンを設ける。次に、ファインインナーリード形成予定領域14のうち、レジストパターンから露出している部分に対して、好ましくは、化学的エッチングを行って、当該部分をエッチング除去してこのパターンニングを完了する。

【0031】

従って、ファインインナーリード形成予定領域14に設けるレジストパターンを、半導体素子のボンディング電極のピッチに合うように決めて設ければ、エッチング除去後に得

50

られるファインインナーリード部 2 2 の配列ピッチは、上述の電極の配列ピッチで形成される。ファインインナーリード部 2 2 の厚みを薄くすることで、ファインインナーリード部 2 2 の幅を狭く形成することができるので、ファインインナーリード部 2 2 の配列ピッチを小さくすることが可能となる。

【 0 0 3 2 】

第 4 工程では、第 2 工程のハーフエッチングにおいて非エッチング対象であった周辺領域 1 5 を第 2 パターニング処理によりパターニングして、中間インナーリード（第 2 インナーリードと称することもある。）部 2 3 及びアウターリード部 2 5 を形成する（図 4 参照）。

【 0 0 3 3 】

この場合には、まず、形成されたファインインナーリード部 2 2 と、中間インナーリード部 2 3 及びアウターリード部 2 5 を形成すべき領域と、これらリードフレームを支持する支持枠部 1 9 とを覆い、かつ、残りの周辺領域 1 5 を露出させるレジストパターンを設ける。次に、露出した周辺領域 1 5 に対し、好ましくは、化学的エッチングを行って、エッチング除去する。その結果、支持枠部 1 9（フレームとも称する。）に支持されたリードフレーム 2 0 が形成される。

【 0 0 3 4 】

なお、導体板の材質が銅である場合、第 2 工程のハーフエッチングと、第 3 工程及び第 4 工程のパターニングは、好ましくは、塩化鉄をエッチング剤として使用する化学的エッチングで行うのが良い。

【 0 0 3 5 】

また、第 4 工程の中間インナーリード部 2 3 及びアウターリード部 2 5 の形成では、リードフレームのピッチが 1 8 0 μm 以上でも良いので、第 2 パターニング処理として、従来技術の金型加工により形成しても良い。

【 0 0 3 6 】

金型加工は、物理的なパターニングであるので、化学的なパターニングよりも簡単にパターニングが可能となる。

【 0 0 3 7 】

また、第 3 工程と第 4 工程の工程順序は、設計に応じて、いずれを先に行ってもよい。

【 0 0 3 8 】

従来、1 8 0 μm 程度の配列ピッチのリードフレームが製造されているので、ファインインナーリード形成予定領域 1 4 の板厚を、非エッチング対象の周辺領域 1 5 の半分程度にすれば、ファインインナーリード部の配列ピッチは、概ね 8 0 μm まで実現可能であり、この場合、ボンディング電極の配列ピッチが 8 0 μm 程度である半導体素子がフリップチップ結合で搭載可能となる。

【 0 0 3 9 】

支持枠部 1 9 に支持された、リードフレーム 2 0 が形成された後、ファインインナーリード部 2 2 及び中間インナーリード部 2 3 で構成されるインナーリード部 2 1 に半導体素子等パッケージに必要なものを搭載する。その後、インナーリード部 2 1 及び各素子を含むようにモールド、すなわち樹脂封止し、その後、リードフレーム 2 0 を支持枠部 1 9 から切断し、樹脂封止パッケージとする。

【 0 0 4 0 】

（リードフレームの説明）

図 4（B）及び図 5（B）を参照して、上述の方法で製造した第 1 の例のリードフレームの構造を説明する。このリードフレームは、半導体装置のパッケージ形態の一つである、リードフレームタイプの樹脂封止（モールド）パッケージで利用される。

【 0 0 4 1 】

このリードフレーム 2 0 は、複数のリード 2 7 を実質的に平行に配列して備えている。これらリード 2 7 は、インナーリード部 2 1 とアウターリード部 2 5 とに 2 区分されて構成される。リードフレーム 2 0 の、パッケージ内に含まれる部分がインナーリード部 2 1

10

20

30

40

50

であり、パッケージの外側に露出している部分がアウターリード部 2 5 である。

【 0 0 4 2 】

インナーリード部 2 1 は、ファインインナーリード部 2 2 と、ファインインナーリード部 2 2 及びアウターリード部 2 5 間を結合する中間インナーリード部 2 3 とを有する。ファインインナーリード部 2 2 は、中間インナーリード部 2 3 及びアウターリード部 2 5 を介して、外部の接続先と導通自在である。

【 0 0 4 3 】

中間インナーリード部 2 3 及びアウターリード部 2 5 は、第 2 の厚み t_2 と第 2 の幅 w_2 を有する。

【 0 0 4 4 】

ファインインナーリード部 2 2 は、第 1 の厚み t_1 を有している。第 1 の厚み t_1 は、第 2 の厚み t_2 よりも薄い。ファインインナーリード部 2 2 は、先端部 2 2 a と、この先端部に連続する後段部 2 2 b とを有している。ファインインナーリード部 2 2 の先端部 2 2 a は、第 1 の幅 w_1 を有している。第 1 の幅 w_1 は、第 2 の幅 w_2 よりも狭くなっている。ファインインナーリード部 2 2 の後段部 2 2 b は、好ましくは、先端部の第 1 の幅 w_1 から、中間インナーリード部の第 2 の幅 w_2 へと幅が広がるのが良い。図中で、ファインインナーリード部の先端部 2 2 a と後段部 2 2 b との境界は L_1 で示され、ファインインナーリード部 2 2 と中間インナーリード部 2 3 との境界は L_2 で示され、及び、中間インナーリード部 2 3 とアウターリード部 2 5 との境界は L_3 で示されている。

【 0 0 4 5 】

複数のリード 2 7 を平行に配置させたとき、インナーリード部 2 1 の配列ピッチは、通常は、インナーリード部 2 1 の幅の 2 倍程度である。今、ファインインナーリード部 2 2 の先端部 2 2 a の配列ピッチを第 1 のピッチ d_1 とし、及び、中間インナーリード部 2 3 の配列ピッチを第 2 のピッチ d_2 とする。この場合、第 2 のピッチ d_2 が、概ね $180 \mu\text{m}$ 以上であるのに対し、第 1 のピッチ d_1 は、 $80 \mu\text{m}$ 程度である。なお、一般に用いられている半導体素子の電極ピッチが、概ね $80 \sim 200 \mu\text{m}$ であるため、上述した例では、ファインインナーリード部 2 2 の先端部 2 2 a の第 1 ピッチ d_1 は、 $80 \mu\text{m}$ 程度としているが、先端部 2 2 a の厚みに従って、第 1 の幅 w_1 をより狭くすることによって、この第 1 のピッチ d_1 を $80 \mu\text{m}$ 以下に設定することも可能である。

【 0 0 4 6 】

上述の説明において、ファインインナーリード部 2 2 の後段部 2 2 b は、中間インナーリード部 2 3 側から先端部 2 2 a へと先細となる幅を有している例につき説明したが、後段部 2 2 b の幅を先端部 2 2 a の幅と同一の一定幅としても良い。

【 0 0 4 7 】

図 6 を参照して、第 2 の例のリードフレーム 2 0 a の構造につき説明する。この第 2 の例のリードフレームの第 1 の例との構成上の相違点は、予備リード 2 8 a を追加して備える構造とした点である。

【 0 0 4 8 】

この予備リード 2 8 a は互いに隣接して平行に配列されている本来のリード 2 7 の中間インナーリード部 2 3 間の領域に、本来のリード 2 7 とは離間して平行に配置されている。また、この予備リード 2 8 a は、本来のリード 2 7 の中間インナーリード部 2 3 とファインインナーリード部 2 2 との境界からアウターリード部 2 5 側の領域中のいずれかの位置に前段縁を位置決めしてアウターリード部側へと延在して設けられている。

【 0 0 4 9 】

この予備リード 2 8 a は、予備インナーリード部 2 4 a と、予備アウターリード部 2 6 a とに 2 区分されて構成されている。従って、この予備リード 2 8 a は、上述の本来のリード 2 7 のファインインナーリード部 2 2 に対応する部分が形成されていない。

【 0 0 5 0 】

図 6 に示すように、リードフレームに第 2 半導体素子 5 1 を搭載したときの最大占有領域 5 2 a を点線で示している。上述した予備リード 2 8 a は、パッケージの内側であるが

10

20

30

40

50

、占有領域 5 2 a の外側の領域に予備インナーリード部 2 4 a が配設されるように、形成されている。また、この予備リード 2 8 a は、上述した本来のリード 2 7 と同時に形成すれば良い。また、この予備リード 2 8 a は、2 つの本来のリード 2 7 間に、必要に応じて及び必要な本数だけ設ければよい。

【 0 0 5 1 】

このような予備リードを設けたリードフレーム構成とすることにより、第 1 半導体素子のボンディング電極とフリップチップ結合で接続されているリードとは異なるリードに、第 2 半導体素子のボンディング電極を接続することが可能となる。また、第 1 半導体素子と第 2 半導体素子のボンディング電極の個数又は配置が異なる場合でも一つのリードフレームに搭載可能となる。

10

【 0 0 5 2 】

次に、図 7 を参照して、第 3 の例のリードフレーム 2 0 b の構造について説明する。この第 3 の例のリードフレーム 2 0 b の第 2 の例との構成上の相違点は、予備リード 2 8 b の構成自体にある。

【 0 0 5 3 】

この第 3 の例のリードフレーム 2 0 b は、図 6 と図 7 とに示す構成例を対比すれば、明らかのように予備インナーリード 2 4 b が、第 2 の例の場合よりも長く形成されていて、第 2 半導体素子 5 1 による占有領域 5 2 b の内側へ境界 L 2 に達しない程度にまで延在している。従って、この場合には、第 2 半導体素子の表面側に予備インナーリード部 2 4 b の先端部分が、第 2 半導体素子 5 1 上の半導体素子用接着剤によって固定される。予備インナーリード部 2 4 b が第 2 半導体素子 5 1 に固定されるため、半導体装置組立時の予備インナーリード部 2 4 b の変形を防ぐことができる。

20

【 0 0 5 4 】

(半導体装置の説明)

第 1 実施形態

図 5 を参照して、上述のリードフレームを用いた半導体装置の構成について説明する。

【 0 0 5 5 】

第 1 半導体素子 3 1 が、リードフレーム 2 0 上に搭載されている。第 1 半導体素子 3 1 の一方の面が回路形成面であり、その面上に電極としてボンディング電極 3 3 が設けられている。このボンディング電極 3 3 上に、バンプとして、はんだバンプ 3 5 が形成される。このはんだバンプ 3 5 により、リードフレーム 2 0 のファインインナーリード部 2 2 の特にその先端部 2 2 a に、第 1 半導体素子 3 1 のボンディング電極 3 3 がフリップチップ接合されている。なお、第 1 半導体素子 3 1 のボンディング電極 3 3 を第 1 電極と称することもある。

30

【 0 0 5 6 】

リードフレーム 2 0 の、第 1 半導体素子 3 1 が搭載されている面とは反対の面に、第 2 半導体素子 5 1 が、半導体素子用接着剤 3 7 により接着されている。この半導体素子用接着剤はエポキシ樹脂を含んだ絶縁性の接着剤である。

【 0 0 5 7 】

第 2 半導体素子 5 1 のリードフレーム 2 0 と接着される面とは反対の面が、回路形成面である。回路形成面上のボンディング電極 5 3 に、ボンディング用のワイヤとして、金属ワイヤ 3 9 の一端がはんだ結合等により、取り付けられている。金属ワイヤ 3 9 の他端が、リードフレーム 2 0 の中間インナーリード部 2 3 に、はんだ結合等により、取り付けられている。なお、第 2 半導体素子 5 1 のボンディング電極 5 3 を第 2 電極と称することもある。

40

【 0 0 5 8 】

リードフレーム 2 0 のインナーリード部 2 1 と第 1 及び第 2 半導体素子 3 1 及び 5 1 を覆い包むように、樹脂封止がなされている。リードフレーム 2 0 のアウターリード部 2 5 が樹脂封止されたパッケージ 4 1 から露出している。

【 0 0 5 9 】

50

なお、第1半導体素子31と第2半導体素子51のボンディング電極33及び53の配列が同じであって、かつ、ボンディング電極33及び53の配列ピッチがリードフレーム20のファインインナーリード部22の先端部22aの配列ピッチと一致している場合、第2半導体素子51を第1半導体素子31と同様に、フリップチップ接合によって搭載することも可能である。

【0060】

第2実施形態

図8を参照して、この発明の半導体装置の第2実施形態の構成につき説明する。第1実施形態との相違点は、リードフレーム20のインナーリード部21と第1半導体素子31との間の空間に、絶縁性樹脂として、例えばエポキシ樹脂43が充填されている点である。

10

【0061】

このようなエポキシ樹脂等の絶縁性樹脂層を設けてある理由は次の通りである。リードフレーム20に搭載された半導体素子やボンディング用の金属ワイヤ等を包み込むモールド樹脂を設けるときに、モールド樹脂が、リードフレーム20のインナーリード部21と第1半導体素子31との間の空間に侵入する。この樹脂の侵入時の圧力の作用によって、第1半導体素子31とインナーリード部21との間隔が広がってしまうことがある。これに起因して、はんだバンプにクラックが発生する可能性がある。

【0062】

しかし、第2実施形態では、モールド前にエポキシ樹脂43で、第1半導体素子31とインナーリード部21との間の空間に、予め、樹脂層を設けている。このエポキシ樹脂43により、モールド時に、半導体素子31とインナーリード部21との間の空間へのモールド樹脂の侵入を防げるので、はんだバンプ35のクラック発生の可能性も無く、よって、信頼性の高い半導体装置を供給できる。

20

【0063】

第3実施形態

図9を参照して、この発明の半導体装置の第3実施形態の構成を説明する。

【0064】

この第3実施形態では、2つの第1半導体素子31a及び31bが、ボンディング電極側を向き合わせられて、リードフレーム20上に搭載されている。2つの第1半導体素子31a及び31bの一方の面が回路形成面であり、その面上に電極としてボンディング電極33が設けられている。このボンディング電極33上に、バンプとしてAuバンプ36が形成されている。ボンディング電極33は、Auバンプ36により異方性導電シート45を介して、リードフレーム20のファインインナーリード部22の表側と裏側にそれぞれ接続される。リードフレーム20のファインインナーリード部22の先端部22aは、導体板の両面側から同じ深さだけエッチング除去して導体板の中心部に肉薄の部分として形成されている。

30

【0065】

ここで、異方性導電シート45は、絶縁性のシート内に、導電体の領域を含む構造を持っている。常態では、異方性導電シート45の任意の2点間は絶縁状態である。ボンディング時の加熱及び加圧により、加熱及び加圧を受けた異方性導電シート45内の導電体の領域が結合する。上述のように、異方性導電シート45は、所定の箇所の、表面と裏面の間を導通状態にし、その他の部分は絶縁状態であるように設定できるシートである。

40

【0066】

既に説明した半導体装置の第2実施形態の場合と同様に、この第3実施形態の場合にも、第1半導体素子31a及び31bと、リードフレーム20のインナーリード部21との間の空間は、エポキシ樹脂43により満たされている。

【0067】

第1半導体素子31a及び31bのリードフレーム20と接続される面とは反対の面に、半導体素子用接着剤38により2つの第2半導体素子51a及び51bがそれぞれ接着

50

される。

【0068】

第2半導体素子51a及び51bの第1半導体素子31a及び31bと接着される面とは反対の面に備えられたボンディング電極53に、金属ワイヤ39の一端が取り付けられる。金属ワイヤ39の他端は、リードフレーム20の中間インナーリード部23に取り付けられる。金属ワイヤ39のボンディング電極53及び中間インナーリード部23との接続は、はんだ結合等で行われる。

【0069】

リードフレーム20のインナーリード部21と2組の第1及び第2半導体素子31a、31b、51a及び51bを覆い包むように樹脂封止(モールド)41が行われている。リードフレーム20のアウターリード部25がモールド部41から外側へ露出している。

10

【0070】

このような第3実施形態の構成によれば、第1半導体素子及び第2半導体素子をリードフレームの表裏にそれぞれ一組ずつ搭載してあることで、半導体装置1個で2個分の特性を発揮できるとともに、高密度実装が可能となる。

【0071】

第4実施形態

図10(A)及び(B)を参照して、この発明の半導体装置の、第4実施形態の構成につき説明する。この第4実施形態では、第2半導体素子51a及び51bを固定するために、枠材47が用いられる点が第3実施形態の半導体装置と相違する。ここでは、第4実施形態での枠材47の構造について主に説明する。

20

【0072】

枠材47の断面は、第2半導体素子と同様の形状及び大きさの長方形から、第1半導体素子と同様の形状及び大きさの長方形の部分を取り除いた、第1半導体素子を囲むような形状である。この枠材47は2つ設けられていて、一方の枠材47aは一方の第2半導体素子51aを固定し、また、他方の枠材47bは、他方の第2半導体素子51bを固定するために用いられている。枠材47の高さは、リードフレーム20の中間インナーリード部23から第2半導体素子51a及び51bまでの距離とほぼ等しくなっている。

【0073】

この枠材47a及び47bの各々は、中間インナーリード部23に第1半導体素子31a及び31bをそれぞれ個別に囲むように、エポキシ樹脂等(図示しない)で取り付けられている。さらに、第2半導体素子51a及び51bが、同じくエポキシ樹脂等(図示しない)で枠材47a及び47bに固定されている。

30

【0074】

また、枠材47の各側面には、モールド樹脂が注入されるように開口又はスリット48が開いている。

【0075】

第2半導体素子51a及び51bを枠材47で固定するので、第2半導体素子51a及び51bを金属ワイヤ39で接続するとき、第2半導体素子51a及び51bの振動が抑えられるとともに、リードフレームのインナーリード部の振動も抑えられるため、ワイヤの切断等が生じる可能性が減り、信頼性の高い半導体装置を供給できる。

40

【図面の簡単な説明】

【0076】

【図1】リードフレームの製造工程(第1工程)を説明するための図である。(A)は概略的平面図及び(B)は(A)のA-A線に沿って取った断面の切り口を示す図である。

【図2】リードフレームの製造工程(第2工程)を説明するための図である。(A)は概略的平面図及び(B)は(A)のA-A線に沿って取った断面の切り口を示す図である。

【図3】リードフレームの製造工程(第3工程)を説明するための図である。(A)は概略的平面図及び(B)は(A)のA-A線に沿って取った断面の切り口を示す図である。

【図4】リードフレームの製造工程(第4工程)を説明するための図である。(A)は概

50

略的平面図及び（Ｂ）は（Ａ）のＡ－Ａ線に沿って取った断面の切り口を示す図である。

【図５】半導体装置及び半導体装置に用いるリードフレームを説明するための図である。（Ａ）は半導体装置の第１実施形態を説明するための概略的断面図、及び（Ｂ）はリードフレームの第１の例を説明するための概略的平面図である。

【図６】この発明のリードフレームの第２の例を説明するための概略的平面図である。

【図７】この発明のリードフレームの第３の例を説明するための概略的平面図である。

【図８】この発明の半導体装置の第２実施形態の構成を説明するための概略的断面図である。

【図９】この発明の半導体装置の第３実施形態の構成を説明するための概略的断面図である。

【図１０】この発明の半導体装置の第４実施形態の構成を説明するための図である。（Ａ）は半導体装置を示す概略的断面図で、及び（Ｂ）はこの半導体装置に使用する枠材を概略的に示す平面図、正面図、及び側面図である。

【図１１】従来例の半導体装置を説明するための断面図である。


【符号の説明】

【００７７】

- | | | |
|------------|-------------------|----|
| 10 | 導体板 | |
| 14 | ファインインナーリード形成予定領域 | |
| 15 | 周辺領域 | |
| 19 | 支持枠部 | 20 |
| 20、20a、20b | リードフレーム | |
| 21 | インナーリード部 | |
| 22 | ファインインナーリード部 | |
| 23 | 中間インナーリード部 | |
| 24a、24b | 予備インナーリード部 | |
| 25 | アウターリード部 | |
| 26a、26b | 予備アウターリード部 | |
| 27 | リード | |
| 28a、28b | 予備リード | |
| 31、31a、31b | 第１半導体素子 | 30 |
| 33 | ボンディング電極 | |
| 35 | はんだバンプ | |
| 36 | Auバンプ | |
| 37、38 | 半導体素子用接着剤 | |
| 39 | 金属ワイヤ | |
| 41 | モールド樹脂 | |
| 43 | エポキシ樹脂 | |
| 45 | 異方性導電シート | |
| 47、47a、47b | 枠材 | |
| 51、51a、51b | 第２半導体素子 | 40 |
| 52a、52b | 占有領域 | |
| 53 | ボンディング電極 | |
| 142 | 樹脂封止パッケージ | |
| 143a、143b | 半導体素子 | |
| 144 | ダイステージ | |
| 145 | 半導体素子用接着剤 | |
| 146 | タブリード | |
| 147 | 絶縁材 | |
| 148 | リードフレーム | |
| 149 | 金属ワイヤ | 50 |


- 150 ボンディング電極
- 152 バンプ

【図5】




第1実施形態の半導体装置及びリードフレームの第1の例

【図6】




リードフレームの第2の例

【 図 7 】




リードフレームの第3の例

【 図 1 】




リードフレームの製造工程(第1工程)

【 図 2 】




リードフレームの製造工程(第2工程)

【 図 3 】




リードフレームの製造工程(第3工程)

【 図 4 】




リードフレームの製造工程(第4工程)

【 図 8 】




半導体装置の第2実施形態

【 図 9 】




半導体装置の第3実施形態

【図10】



半導体装置の第4実施形態

【 図 1 1 】



半導体装置の従来例

フロントページの続き

(58)調査した分野(Int.Cl., DB名)

H01L 25/04

H01L 23/50

H01L 25/18