

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：93103710

※ 申請日期：93-02-17

※IPC 分類：

H03F3/60

壹、發明名稱：(中文/英文)

· 增加運算放大器迴轉率之裝置與方法

APPARATUS AND METHOD FOR INCREASING A
SLEW RATE OF AN OPERATIONAL AMPLIFIER

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

聯詠科技股份有限公司/Novatek Microelectronics Corp.

代表人：(中文/英文) 何泰舜/HO, TAI SHUNG

住居所或營業所地址：(中文/英文)

新竹科學工業園區新竹縣創新一路 13 號 2 樓/No. 1-2, Innovation Road I,

Science-Based Industrial Park, Hsinchu, Taiwan, R.O.C.

國籍：(中文/英文) 中華民國/TW

參、發明人：(共 1 人)

姓名：(中文/英文)

宋光峰/SUNG, KUANG FENG

住居所地址：(中文/英文)

台中縣豐原市陽明里 20 鄰府前街 77 號/No.77, Fu-Chian St.,Feng-Yuan,

Taichung County, Taiwan, R.O.C.

國籍：(中文/英文) 中華民國/TW

肆、聲明事項：

本案係符合專利法第二十條第一項 第一款但書或 第二款但書規定之期間，其日期為： 年 月 日。

◎本案申請前已向下列國家（地區）申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

- 1.
- 2.
- 3.
- 4.
- 5.

主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數 順序註記】

- 1.
- 2.

主張專利法第二十六條微生物：

國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

熟習該項技術者易於獲得，不須寄存。

伍、中文發明摘要：

一種增加運算放大器迴轉率之裝置與方法，只需一個運算放大器、監測控制裝置、上拉下拉輸出裝置與第二輸入對電流源。其係使用一個監測控制裝置來接受主輸出級的控制，並用來控制輔助裝置及第二輸入對電流，以達

玖、發明說明：

發明所屬之技術領域

本發明是有關於一種增加運算放大器迴轉率之裝置與方法，且特別是有關於一種增加運算放大器迴轉率之裝置與方法，係使用一個監測控制裝置來接受主輸出級的控制，並用來控制輔助裝置及第二輸入對電流，以達成增加迴轉率之目的。

先前技術

習知的運算放大器爲了達到高迴轉率(Slew Rate)之需求，其改善方法包括增加差動輸入對(Differential Input Pair)之電流或減少補償電容(Compensation Capacitance)，然而，前者增加了靜態電流消耗(Steady Current Consumption)，而後者則犧牲了運算放大器的穩定度。又或者是使用誤差放大器(Error Amplifier)去推動共源極輸出級，即推挽式(Push-pull)輸出級輸出，也就是增加額外的電路來達成此目的。這些方法的確可以增加迴轉率，但也伴隨了不少副作用，例如增加了晶片面積、靜態電流，甚至降低電路穩定度。

請參照第 1 圖，係顯示習知之高迴轉率運算放大器 100，其係由一運算放大器(Operational Amplifier)A、二個誤差放大器(Error Amplifier)E1 與 E2，以及兩個金氧半場效電晶體(MOS)M1 與 M2 所組成之推挽(Push-pull)式輸出級所組成。誤差放大器 E1 和 E2 用來控制輸出級之金氧半場效電晶體 M1 與 M2，其原理爲利用誤差放大器的

反相(Inverting)輸入端接至運算放大器 A 的輸出端 102，非反相(Non-Inverting)輸入端接至輸出端節點 VO 所構成之虛擬短路(Virtual Short)，並加上誤差放大器 E1 和金氧半場效電晶體 M1，以及誤差放大器 E2 和金氧半場效電晶體 M2 所形成之負迴授迴路(Negative Feedback Loop)來控制由金氧半場效電晶體 M1 與 M2 所組成的推挽式輸出級，以提供負載端推入(Push)或拉出(Pull)之電流。

誤差放大器 E1 和 E2 則用以監測其非反相輸入端和反相輸入端訊號是否相等。當其不相等時，則金氧半場效電晶體 M1 或 M2 將開啓(Turned ON)，而使推挽式輸出級能產生(source)電流，亦可稱為推入(Push)電流至輸出端，或匯集(Sink)，亦可稱為拉出(Pull)一大電流至輸出端(或至負載)。

此提高迴轉率的高迴轉率運算放大器 100 之工作原理是當輸出電壓 VO 小於運算放大器 A 的輸出電壓 V1 時，誤差放大器 E1 的輸出電壓 V2 會使得金氧半場效電晶體 M1 完全導通，而誤差放大器 E2 的輸出電壓 V3 會使得金氧半場效電晶體 M2 完全關閉，此時金氧半場效電晶體 M1 會推入(Push)，也就是產生(Source)電流至輸出端。當輸出電壓 VO 大於運算放大器 A 的輸出電壓 V1 時，誤差放大器 E1 的輸出電壓 V2 會使得金氧半場效電晶體 M1 完全關閉，而誤差放大器 E2 的輸出電壓 V3 會使得金氧半場效電晶體 M2 完全導通，此時金氧半場效電晶體 M2 會拉出(Pull)，也就是匯集(Sink)電流至輸出端。而當輸出電壓

VO 等於運算放大器 A 的輸出電壓 V1 時，誤差放大器 E1 的輸出電壓 V2 會使得金氧半場效電晶體 M1 操作在一靜態電流下，而誤差放大器 E2 的輸出電壓 V3 也會使得金氧半場效電晶體 M2 操作在此靜態電流下，此時輸出端 VO 將等於運算放大器 A 的輸出端 V1。也就是當輸入和輸出相等時，金氧半場效電晶體 M1 與 M2 則操作在原先設定直流偏壓條件(DC Bias Condition)下。

這種架構通常都用來推動重負載(Heavy Loading)，如小電阻、大電容等。爲了要讓金氧半場效電晶體 M1 與 M2 能提供大電流至負載，其外觀比(Asspect Ratio)要非常大。因此，推挽式輸出級需消耗很大的靜態電流，要符合低功率消耗、高迴轉率之目標反而非常困難。其電路構造看似簡單，但實際上卻是很複雜。首先，誤差放大器 E1 和 E2 若爲一單級(Single Stage)放大器，則每個至少要 6 顆 MOS 電晶體，而二個誤差放大器就共要 12 顆電晶體了。

另外，爲了補償極零點位置，如採用密勒補償(Miller Compensation)，則需要有 2 顆補償電容。誤差放大器亦需考慮其偏移電壓(Offset Voltage)、佈局(Layout)上之對稱性(Symmetry)、頻寬(Bandwidth)、以及雜訊(Noise)之大小，因此勢必要佔掉一些面積，也就是增加製造之成本。另外，此法尚須注意交越失真(Cross Distortion)和誤差放大器操作電壓(V_{OS})對整個運算放大器線性度(Linearity)之影響。以上種種限制，使得此一看似簡單之架構，實際上有非常特別的考量點，且將佔據非常大的面積。因此，此

習知之高迴轉率運算放大器 100 雖具有能提供超強之驅動 (driving) 之能力，以及簡單之架構。然而，卻佔據相當大的面積，增加製造之成本。另外，還有交越失真之問題，以及誤差放大器之特性所帶來的問題等等。除此之外，還有功率消耗過大之問題也要考慮。

發明內容

本發明之目的為提供增加運算放大器迴轉率之裝置與方法。

本發明之另一目的為提供增加運算放大器迴轉率之裝置與方法，特別是驅動一重負載時之方法。

本發明之另一目的為提供一不增加運算放大器靜態消耗電流之增加迴轉率之裝置與方法。

本發明之另一目的為提供一不改變運算放大器極零點位置之增加迴轉率之裝置與方法。

本發明所提供一種增加運算放大器迴轉率之裝置與方法，其係使用一個監測控制裝置來接受主輸出級的控制，並用來控制輔助裝置及第二輸入對電流，以達成增加迴轉率之目的。並可達到具備靜態電流小、高迴轉率、晶片面積小、架構精簡等特性。

在本發明所提供之增加運算放大器迴轉率之裝置中，不對輸入端和輸出端進行監測以控制輸出級，而是在原有的輸出級 (Output Stage) 外再增添一新的驅動能力超強之輸出級，此輸出級受控制於原本輸出級之控制訊號，當輸出追上輸入時，新增之輸出級自動關閉，反之，則提供一

大電流至輸出端。同樣地，在輸入對亦提供一受該輸出級之控制訊號控制之電流源，當輸出快追上輸入時，該電流源亦會自動關閉。

為達至少上述目的之一，在一選擇實施例中，本發明提供一種增加運算放大器迴轉率之裝置，包括一運算放大器、一輔助輸出裝置與一輔助輸入裝置。其中此運算放大器具有一輸入級與一輸出級，此輸入級接收一輸入訊號，而輸出級在運算放大器對輸入訊號運算放大後輸出一輸出訊號。此輔助輸出裝置連接到運算放大器之輸出級，並由輸出級所控制，以及輔助輸入裝置連接到輸入級，亦由輸出級所控制。其中，當輸出訊號之電壓位準實質上不等於輸入訊號之電壓位準時，則輸出級控制輔助輸出裝置提供一輔助輸出電流至輸出級，而輸出級亦控制輔助輸入裝置提供一輔助輸入電流至輸入級。

在一選擇實施例中，當輸出訊號之電壓位準實質上等於輸入訊號之電壓位準時，輔助輸出裝置與輔助輸入裝置則關閉不再提供電流。

上述之增加運算放大器迴轉率之裝置中，此運算放大器之輸入級，在一選擇實施例中，包括一第一輸入電路、一第二輸入電路、一第一電流源電路、一第二電流源電路、一第一定電流電路與一第二定電流電路。其中，第一輸入電路與第二輸入電路分別連接至運算放大器之一非反相輸入端與一反相輸入端之控制電極。第一電流源電路連接到第二輸入電路，並由第二輸入電路所推動。第二電流源電

路連接到第一輸入電路，並由第一輸入電路所推動。其中，第一電流源電路與第二電流源電路係串聯於一第一供應電壓端與一第二供應電壓端之間，而第一定電流電路係串聯至第一輸入電路，而第二定電流電路係串聯至第二輸入電路。

上述之增加運算放大器迴轉率之裝置中，此運算放大器之輸入級，在一選擇實施例中，包括一第一輸入電路、一第二電流源電路以及一第一電流源電路。此第一輸入電路連接至運算放大器之一非反相輸入端與一反相輸入端之控制電極。此第二電流源電路連接到第一輸入電路，並由第一輸入電路所推動。此第一電流源電路串聯第二電流源電路於一第一供應電壓端與一第二供應電壓端之間，而第一電流源電路串聯至一定電流電路。

上述之增加運算放大器迴轉率之裝置中，此運算放大器之輸出級，在一選擇實施例中，係可為一推挽式輸出級串聯於第一供應電壓端與第二供應電壓端之間。其中推挽式輸出級係由一第一電晶體與一第二電晶體所組成，該第一電晶體係由該第一電流源電路所推動，而該第二電晶體係由該第二電流源電路所推動。

在一選擇實施例中，上述之增加運算放大器迴轉率之裝置中，在輔助輸出裝置與運算放大器之輸出級之間，更包括一監測控制裝置，受運算放大器之輸出級所控制，用以產生一上拉控制訊號與一下拉控制訊號至輔助輸出裝置，用以控制輔助輸出裝置。

上述之增加運算放大器迴轉率之裝置中，此監測控制裝置在一選擇實施例中，包括一上拉衰減單元，其一輸入端連接至第一輸出電晶體之一控制閘極，用以產生上拉控制訊號；以及一下拉衰減單元，其一輸入端連接至第二輸出電晶體之一控制閘極，用以產生上拉控制訊號。

上述之增加運算放大器迴轉率之裝置，在一選擇實施例中，此上拉衰減單元為一導電型之電晶體，而下拉衰減單元亦為一導電型之電晶體。

上述之增加運算放大器迴轉率之裝置，在一選擇實施例中，此上拉衰減單元係由一第一電晶體與一第一定電流源串聯而成，其中第一電晶體之一閘極用以連接到第一輸出電晶體之一控制閘極。而下拉衰減單元係由一第二電晶體與一第二定電流源串聯而成，其中第二電晶體之一閘極用以連接到第二輸出電晶體之一控制閘極。

上述之增加運算放大器迴轉率之裝置，在一選擇實施例中，此輔助輸出裝置包括一上拉輸出單元與一下拉輸出單元。其中上拉輸出單元用以接收上拉控制信號，而其一輸出端連接至運算放大器之一輸出端。而下拉輸出單元用以接收下拉控制信號，而其一輸出端連接至運算放大器之一輸出端。

上述之增加運算放大器迴轉率之裝置，在一選擇實施例中，此輔助輸入裝置包括一第一子電流源，用以接收上拉控制信號，而其一輸出端與輸入對之電流並聯，且串聯到第一輸入電路。

上述的第一子電流源，在一選擇實施例中，包括一第一子電流控制電晶體，其一閘極連接到上拉控制信號，而一源極連接到一電壓供應端，而一汲極連接到第一輸入電路。

上述的第一子電流源，在一選擇實施例中，包括一第一子電流控制電晶體與一第一次定電流源。此第一子電流控制電晶體之一閘極連接到上拉控制信號，而一源極連接到第一次定電流源，而一汲極連接到第一輸入電路。

上述的第一子電流源，在一選擇實施例中，包括一電流映射單元，其中電流映射單元係由一第一電流鏡與一第一電流鏡控制電晶體所組成。此第一電流鏡控制電晶體之一閘極連接到此上拉控制信號，而一汲極連接到此第一電流鏡，而其源極經由一第一次定電流源連接到一操作電壓，或不經由此第一次定電流源直接連接到此操作電壓。而此第一電流鏡與第二定電流電路並聯，且串聯到第二輸入電路。

上述之第一電流鏡，在一選擇實施例中，包括一第一電流鏡電晶體與一第二電流鏡電晶體。此第一電流鏡電晶體與第二電流鏡電晶體之閘極相連接，並接至第一電流鏡電晶體之汲極，再連接至第一電流鏡控制電晶體之汲極，而第一電流鏡電晶體與第二電流鏡電晶體之源極接至一第二供應電壓端，而第二電流鏡電晶體之一汲極連接至第二輸入電路。

上述之增加運算放大器迴轉率之裝置，其中輔助輸入

裝置除了第一子電流源外，更包括一第二子電流源，用以接收此下拉控制信號，而其一輸出端與第二定電流電路並聯，且串聯到第二輸入電路。

上述之第二子電流源，在一選擇實施例中，包括一第二子電流控制電晶體，第二子電流控制電晶體之一閘極連接到下拉控制信號，而一汲極連接到第二輸入電路，而一源極連接到一第二供應電壓端。

上述之第二子電流源，在一選擇實施例中，包括一第二子電流控制電晶體與一第二次定電流源。此第二子電流控制電晶體之一閘極連接到下拉控制信號，而一汲極連接到第二輸入電路，而一源極連接到第二次定電流源。

上述之第二子電流源，在一選擇實施例中，包括一第二電流映射單元。其中第二電流映射單元係由一第二電流鏡與一第二電流鏡控制電晶體所組成。此第二電流鏡控制電晶體之一閘極連接到下拉控制信號，而一汲極連接到第二電流鏡，而其一源極經由一第二次定電流源接地，或是不經由第二子電流源直接接地。而第二電流鏡與第一定電流電路並聯，且串聯到第一輸入電路。

上述的第二電流鏡，更包括一第三電流鏡電晶體與一第四電流鏡電晶體。第三電流鏡電晶體與第四電流鏡電晶體之閘極相連接，並接至第三電流鏡電晶體之汲極，再連接至第二電流鏡控制電晶體之汲極。而第三電流鏡電晶體與第四電流鏡電晶體之源極接至一第一供應電壓端，而第四電流鏡電晶體之一汲極連接至第一輸入電路。

為達上述之目的，在一選擇實施例中，本發明提供一種增加運算放大器迴轉率之方法。其中運算放大器具有一輸入級與一輸出級，此輸入級接收一輸入訊號，而輸出級在運算放大器對輸入訊號運算放大後經由一輸出端輸出一運算放大訊號。此方法包括使用輸出級之一閘極驅動電壓，據以提供一輔助輸出電流至輸出端，並據以提供一輔助輸入電流至輸入級，以增加運算放大器迴轉率。

在上述之增加運算放大器迴轉率之方法，在一選擇實施例中，當運算放大訊號之電壓位準實質上不等於輸入訊號之電壓位準時，則輸出級控制輸出輔助裝置輸出電流至輸出級之輸出端，其中輸出輔助裝置與輸出級之輸出端係同一節點。而輸出級亦控制輔助輸入裝置提供一輔助輸入電流至輸入級。在又一選擇實施例中，當輸出訊號之電壓位準實質上等於輸入訊號之電壓位準時，則輸出級控制不再輸出輔助輸出電流至輸出級，以及不再輸出輔助輸入電流至輸入級。

在上述之增加運算放大器迴轉率之方法中，使用輸出級之閘極驅動電壓據以提供輔助輸出電流及輔助輸入電流之步驟中，係包括衰減輸出級之閘極電壓，以及由一輔助輸出裝置根據衰減後的閘極電壓，產生輔助輸出電流至輸出端，並經由一輔助輸入裝置根據衰減後的閘極電壓，產生輔助輸入電流至輸入級。

在上述的增加運算放大器迴轉率之方法，其中輸出級之閘極電壓之衰減方式，在一選擇實施例中，係使用一電

壓源串接到輸出級之閘極電壓之方式。在另一選擇實施例中，係使用電壓位準移位(Level Shift)之方式。

在上述的增加運算放大器迴轉率之方法，其中輔助輸入裝置根據衰減後的閘極電壓，產生輔助輸入電流之方式係新增一輸入對電流至輸入級。此輸入對電流受衰減後之輸出級之閘極電壓控制，以加速輸出級閘極電壓之增加和減少之速度。在另一選擇實施例中，此輸入對電流至輸入級之方式更包括由一定電流源提供固定電流，以加速輸出級閘極電壓之增加和減少之速度。

在上述的增加運算放大器迴轉率之方法，其中輔助輸入裝置根據衰減後的閘極電壓，產生輔助輸入電流之方式，在另一實施例中，係新增一電流映射裝置至輸入級。此電流映射裝置受衰減後之輸出級之閘極電壓控制提供電流至輸入級，以加速輸出級閘極電壓之增加和減少之速度。在一實施例中，此電流映射級更包括一定電流源提供固定電流，以加速輸出級閘極電壓之增加和減少之速度。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

實施方式

本發明提出一種增加運算放大器迴轉率之裝置，其係使用一個監測控制裝置來接受主輸出級的控制，並用來控制輔助裝置及第二輸入對電流，以達成增加迴轉率之目的。不同於習知之高迴轉率運算放大器，係利用誤差放大

器監測輸入端和輸出端之電壓差來控制輸出級(Output Stage)。本發明之方法則是以完全不同之思維，如運算放大器要用來推動一重負載(電容性)，其值為 30pF~600pF，並希望其具備靜態電流小、高迴轉率、晶片面積小、架構精簡等特性。明顯地，習知之高迴轉率運算放大器所採用的方法顯然不符合精簡、面積小、省電之目的。

在本發明之增加運算放大器迴轉率之裝置中，不對輸入端和輸出端進行監測以控制輸出級，而是在原有的輸出級(Output Stage)外再增添一新的驅動能力超強之輸出級，此輸出級受控制於原本輸出級之控制訊號，當輸出追上輸入時，新增之輸出級自動關閉，反之，則提供一大電流至輸出端。同樣地，在輸入對亦提供一受該輸出級之控制訊號控制之電流源，當輸出快追上輸入時，該電流源亦會自動關閉。

請先參照第 2 圖，係一般軌對軌運算放大器 200 之電路圖架構。P 型輸入對 210 係由三個 P 型電晶體 211、213 與 215 所組成，P 型電晶體 211 為其電流源。N 型輸入對 220 係由 N 型電晶體 221、223 與 225 所組成，N 型電晶體 225 為其電流源。P 型主動負載 230 由 P 型電晶體 231、233、235 與 237 所組成，N 型主動負載由 N 型電晶體 241、243、245 與 247 所組成。輸出級 250 由一個 P 型電晶體 251 和 N 型電晶體 253 串接所成。

非反相輸入端 V+接至 P 型電晶體 215 和 N 型電晶體 221 之閘極，反相輸入端 V-接至 P 型電晶體 213 和 N 型

電晶體 223 之閘極。輸出級 250 之 P 型電晶體 251 和 N 型電晶體 253 之汲極連接在一起接至輸出端 VOUT。P 型電晶體 213 與 215 之汲極接至 N 型主動負載 240，N 型電晶體 221 與 223 之汲極接至 P 型主動負載 230。P 型主動負載 230 透過電阻 R1 和 R2 連接至 N 型主動負載 240。輸出級 250 之 P 型電晶體 251 之閘極接至 P 型主動負載 230 和電阻 R2 之間，而輸出級 250 之 N 型電晶體 253 之閘極則接至 N 型主動負載 240 和電阻 R2 之間。補償電容 C1 接至 P 型主動負載 230 之 P 型電晶體 233 和 237 之間，其另一端則接至輸出級 250 之輸出端 VOUT。補償電容 C2 接至 N 型主動負載 240 之 N 型電晶 243 和 247 之間，其另一端同樣接至輸出級 250 之輸出端 VOUT。

Vb1~Vb4 為偏壓電壓，用來設定電晶體之工作範圍，例如圖示中的偏壓電壓 Vb1 則連接到 P 型輸入對 210 之電晶體 211 之閘極，用以偏壓電晶體 211，以控制其電流源。而圖示中的偏壓電壓 Vb2 則連接到 N 型輸入對 220 之電晶體 225 之閘極，用以偏壓電晶體 225，以控制其電流源。而偏壓電壓 Vb3 則連接到 P 型主動負載 230 之 P 型電晶體 235 和 237，用以控制其偏壓之狀態。偏壓電壓 Vb4 則連接到 N 型主動負載 240 之 N 型電晶體 241 和 243，用以控制其偏壓狀態。最後，電容 CL 為運算放大器所要推動之負載。

上述的軌對軌運算放大器 200 中，P 型電晶體 211 為 P 型輸入對 210 提供了一定電流 I_p ，N 型電晶體 225 為 N

型輸入對 220 提供一定電流 I_n 。當非反相輸入端 V_+ 和反相輸入端 V_- 之電壓相等時，定電流 I_p 會平均地流過 P 型電晶體 213 和 215，即定電流 I_p 之一半，而定電流 I_n 會平均地流過 N 型電晶體 221 和 223，即定電流 I_n 之一半。

當 V_+ 端的電壓電位大於 V_- 端的電壓電位時，定電流 I_n 會全部流往 N 型電晶體 221，定電流 I_p 會全部流往 P 型電晶體 213。定電流 I_n 會流入 P 型主動負載 230，使輸出級 250 之 P 型電晶體 251 之源極與閘極之電壓差(V_{SG})增加以提供電流至負載 CL 。定電流 I_p 會流入主動負載 240，使輸出級 250 之 N 型電晶體 253 之閘極與源極(V_{GS})之電壓差減少以降低送至負載 CL 之電流。

當 V_+ 端的電壓電位小於 V_- 端的電壓電位時，定電流 I_n 會全部流往 N 型電晶體 223，定電流 I_p 會全部流往 P 型電晶體 215。定電流 I_n 會流入 P 型主動負載 230，使輸出級 250 之 P 型電晶體 251 之源極與閘極之電壓差(V_{SG})減少以降低送至負載 CL 之電流。定電流 I_p 會流入主動負載 240，使輸出級之 N 型電晶體 253 之閘極與源極(V_{GS})之電壓差增加以增加送至負載 CL 之電流。

電阻 R_1 和 R_2 形成運算放大器 200 中控制輸出級 250 靜態消耗電流的元件，此處爲了說明方便使用電阻，但也可以使用導電型元件，例如電晶體來替代。

在一選擇實施例中，爲了達成前述之目的，在原有之輸出級中，增加一新的輸出級和一第二輸入對電流，此輸出級用來提供一額外電流至負載，而此輸入對電流則增加

對補償電容充電之效率。請參照第 3 圖，係顯示根據本發明一較佳實施例之增加運算放大器迴轉率之裝置 300，其中增加了一新的輔助輸出級 360，以及增加 P 型電晶體 317 以及 N 型電晶體 327 之輸入對電流。

在此增加運算放大器迴轉率之裝置 300 中，P 型輸入對 310 係由四個 P 型電晶體 311、313、315 與 317 所組成，P 型電晶體 311 與 317 為其電流源。N 型輸入對 320 係由 N 型電晶體 321、323、325 與 327 所組成，N 型電晶體 325 與 327 為其電流源。P 型主動負載 330 由 P 型電晶體 331、333、335 與 337 所組成，N 型主動負載 340 由 N 型電晶體 341、343、345 與 347 所組成。主輸出級 350 由一個 P 型電晶體 351 和 N 型電晶體 353 串接所成。

非反相輸入端 V+ 接至 P 型電晶體 315 和 N 型電晶體 321 之閘極，反相輸入端 V- 接至 P 型電晶體 313 和 N 型電晶體 323 之閘極。主輸出級 350 之 P 型電晶體 351 和 N 型電晶體 353 之汲極連接在一起接至輸出端 VOUT。P 型電晶體 313 與 315 之汲極接至 N 型主動負載 340，N 型電晶體 321 與 323 之汲極接至 P 型主動負載 330。P 型主動負載 330 透過電阻 R1 和 R2 連接至 N 型主動負載 340。主輸出級 350 之 P 型電晶體 351 之閘極接至 P 型主動負載 330 和電阻 R2 之間，而主輸出級 350 之 N 型電晶體 353 之閘極則接至 N 型主動負載 340 和電阻 R2 之間。補償電容 C1 接至 P 型主動負載 330 之 P 型電晶體 333 和 337 之間，其另一端則接至主輸出級 350 之輸出端 VOUT。補

償電容 C2 接至 N 型主動負載 340 之 N 型電晶 343 和 347 之間，其另一端同樣接至主輸出級 350 之輸出端 VOUT。

Vb1~Vb4 為偏壓電壓，亦是用來設定電晶體之工作範圍，如第 3 圖中的偏壓電壓 Vb1 則連接到 P 型輸入對 310 之電晶體 311 之閘極，用以偏壓電晶體 311，以控制其電流源。而圖示中的偏壓電壓 Vb2 則連接到 N 型輸入對 320 之電晶體 325 之閘極，用以偏壓電晶體 325，以控制其電流源。而偏壓電壓 Vb3 則連接到 P 型主動負載 330 之 P 型電晶體 335 和 337，用以控制其偏壓狀態。偏壓電壓 Vb4 則連接到 N 型主動負載 340 之 N 型電晶體 341 和 343，用以控制其偏壓狀態。

新增之輔助輸出級 360 受控於主輸出級 350 之控制訊號，但接至輔助輸出級 360 時須先經過一電壓源 V1 和 V2 衰減。如第 3 圖所示，主輸出級 350 之 P 型電晶體 351 之閘極，經由電壓源 V1 與輔助輸出級 360 之 P 型電晶體 361 之閘極相連接，並與新增加的輸入對電流之 P 型電晶體 317 閘極相連接。另外，主輸出級 350 之 N 型電晶體 353 之閘極，經由電壓源 V2 與輔助輸出級 360 之 N 型電晶體 363 之閘極相連接，並與新增加的輸入對電流之 N 型電晶體 327 閘極相連接。

電壓源 V1 和 V2 的電壓大小，能讓輔助輸出級 360 在主輸出級 350 不提供額外電流至負載時(也就是輸入等於輸出時)，因為電壓源壓降的關係，使得輔助輸出級 360 的閘極電壓不足而自動關閉(Turned Off)。同樣地，分別

受到電壓源 V1 和 V2 所控制之 P 型電晶體 317 以及 N 型電晶體 327，也就是所謂的第三輸入對電流，亦為關閉之狀態。

當輸出不等於輸入時，由於主輸出級 350 中 PMOS 或 NMOS 電晶體之 V_{GS} (閘極相對於源極的電壓)將會變大，使主輸出級 350 能提供一額外電流至負載。雖然會經過一電壓源 V1 和 V2 才接至輔助輸出級 360，但只要主輸出級 350 的閘極電壓夠大，則輔助輸出級 360 亦提供電流至負載，同樣地，第二輸入對電流亦會提供一電流給補償電容。當輸出快追上輸入時，由於電壓源的關係，輔助輸出級 360 和第三輸入對電流會先關閉，而回復原先之狀態。由於多了第三輸入對電流對補償電容充電，因此放大器的迴轉率得以迅速增加。同時，輔助輸出級 360 則補足了主輸出級 350 推力不足的問題。故使用本發明所提之方法後，可得到一低靜態消耗電流，但具備高迴轉率之運算放大器。

在另外一選擇實施例中，為了達成前述之目的，亦是在原有之輸出級中，增加一新的輸出級和一第三輸入對電流，此輸出級用來提供一額外電流至負載，而此輸入對電流則增加對補償電容充電之效率。除此之外，不同於第 3 圖之實施例之增加運算放大器迴轉率之裝置 300，輔助輸出級 360 與主輸出級 350 之間須先經過一電壓源 V1 和 V2 衰減。在此實施例中之增加運算放大器迴轉率之裝置 400，電壓源 V1 和 V2 之功能由電壓調整單元 470 之電路圖完成，也就是，主輸出級 450 之輸出，需經由電壓調整單元

470 方可傳送到輔助輸出級 460 與新增的輸入對電流，也就是 P 型輸入對 410 中所增加的 P 型電晶體 417，以及 N 型輸入對 420 中所增加的電晶體 427。

由於此實施例中之增加運算放大器迴轉率之裝置 400 電路結構與第 3 圖中之實施例之電路圖，除了電壓調整單元 470 之外皆相同，因此，在此僅說明此電壓調整單元 470 與原電路不同之處。電壓調整單元 470 係由由電流源 471、P 型電晶體 473、電流源 475 與 N 型電晶體 477 所組成。輔助輸出級 460 由 P 型電晶體 461 和 N 型電晶體 463 組成。電流源 471 接至 P 型電晶體 473 之源極，再接至輔助輸出級 460 之 P 型電晶體 461 之閘極。而 P 型電晶體 473 之汲極接至地端，其閘極接至主輸出級 450 之 P 型電晶體 451 之閘極。電流源 475 接至 N 型電晶體 477 之源極，再接至輔助輸出級 460 之 N 型電晶體 463 之閘極。而 N 型電晶體 477 之汲極則接至操作電壓 VDD，其閘極接至主輸出級 450 之 N 型電晶體 453 之閘極。輔助輸出級 460 之 P 型電晶體 461 之汲極接至 N 型電晶體 463 之汲極，並接至輸出端 VOUT。

P 型輸入對 410 中所增加的 P 型電晶體 417，其閘極接至電流源 471 和 P 型電晶體 473 之間，其汲極和 P 型電晶體 411 之汲極相接並接至 P 型電晶體 413 與 415 之源極。N 型輸入對 420 中所增加的電晶體 427，其閘極接至電流源 475 和 N 型電晶體 477 之間，其汲極和 N 型電晶體 425 之汲極相接並接至 N 型電晶體 421 與 423 之源

極。此增加運算放大器迴轉率之裝置 400 之非反相輸入端 V+端接至 P 型電晶體 415 和 N 型電晶體 421 之閘極，反相輸入端 V-端接至 P 型電晶體 413 和 N 型電晶體 423 之閘極。

當 V+端之電壓位準和 V-端的電壓位準相等時，由於 P 型電晶體 473 之功能為電壓位準移位 (LEVEL SHIFT)，因此 P 型電晶體 473 之源極將和 VDD 等電位，輔助輸出級 460 內之 P 型電晶體 461 和 P 型輸入對 410 內之 P 型電晶體 417 將無法導通。同樣地，N 型電晶體 477 之功能為電壓位準移位 (LEVEL SHIFT)，因此 N 型電晶體 477 之源極將和接地電壓等電位，輔助輸出級 460 內之 N 型電晶體 463 和 N 型輸入對 420 內之 N 型電晶體 427 將無法導通。

當狀態改變時，例如在 V+端之電壓位準大於 V-端的電壓位準時，流過 N 型電晶體 425 之電流 I_n 會全部流往 N 型電晶體 421，流過 P 型電晶體 411 之電流 I_p 會全部流往 P 型電晶體 413。電流 I_n 會流入 P 型主動負載 430，使主輸出級之 P 型電晶體 451 之源極與閘極之電壓差 (V_{SG}) 增加，以提供電流至負載 CL。電流 I_p 會流入 N 型主動負載 440，使主輸出級之 N 型電晶體 453 之閘極與源極之電壓差 (V_{GS}) 減少，以降低送至負載 CL 之電流。

P 型電晶體 451 和 N 型電晶體 453 的閘極電壓也同時前傳 (Feed Forward) 至輔助輸出級 460 之 P 型電晶體 461 和 N 型電晶體 463，因此 N 型電晶體 463 亦會關閉，而 P

型電晶體 461 則會打開，傳送一額外電流至負載 CL。此一閘極電壓也同時前傳至 P 型輸入對 410 中所增加的 P 型電晶體 417，以及 N 型輸入對 420 中所增加的 N 型電晶體 427，因此，N 型電晶體 427 會關閉，而 P 型電晶體 417 則會打開，傳送一額外電流至 P 型輸入對 420，此電流會經 P 型電晶體 413 流至 N 型主動負載 440，使主輸出級之 N 型電晶體 453 之閘極與源極之電壓差(V_{GS})減少的更快，同樣也會使 P 型電晶體 451 之源極與閘極之電壓差(V_{SG})增加的更快。N 型電晶體 453 之閘極與源極之電壓差(V_{GS})或是 P 型電晶體 451 之源極與閘極之電壓差(V_{SG})增加或減少愈快，就可以在愈短的時間內將電流送至負載，結果就是上昇緣迴轉率得到增加。

當狀態改變時，例如在 V-端之電壓位準大於 V+端電壓位準時，電流 I_n 會全部流往 N 型電晶體 423，電流 I_p 會全部流往 P 型電晶體 415。電流 I_n 會流入 P 型主動負載 430，使主輸出級之 P 型電晶體 451 之源極與閘極之電壓差(V_{SG})減少以降低送至負載 CL 之電流。電流 I_p 會流入主動負載 440，使主輸出級之 N 型電晶體 453 之閘極與源極之電壓差(V_{GS})增加以增加送至負載 CL 之電流。主輸出級之 P 型電晶體 451 和 N 型電晶體 453 的閘極電壓也同時前傳 (Feed Forward) 至輔助輸出級 460 之 P 型電晶體 461 和 N 型電晶體 463，因此 P 型電晶體 461 會關閉，而 N 型電晶體 463 則會打開送一額外電流至負載 CL。

此一閘極電壓也同時前傳至 P 型輸入對 410 中所增加

的 P 型電晶體 417，以及 N 型輸入對 420 中所增加的 N 型電晶體 427，因此 P 型電晶體 417 會關閉，而 N 型電晶體 427 則會打開，傳送一額外電流至 N 型輸入對 440，此電流會經 N 型電晶體 423 流至 P 型主動負載 430，使主輸出級之 P 型電晶體 451 之源極與閘極之電壓差(V_{SG})迅速減少，同樣地，主輸出級之 N 型電晶體 453 之閘極與源極之電壓差(V_{GS})也會迅速增加。N 型電晶體 453 之閘極與源極之電壓差(V_{GS})或是 P 型電晶體 451 之源極與閘極之電壓差(V_{SG})增加或減少愈快，就可以在愈短的時間內將電流從負載抽出，結果就是下降緣迴轉率得到增加。

在又一選擇實施例中，爲了達成前述之目的，亦是在原有之輸出級中，增加一新的輸出級和一第二輸入對電流，此輸出級用來提供一額外電流至負載，而此輸入對電流則增加對補償電容充電之效率。除此之外，不同於第 4 圖之實施例，此實施例中的增加運算放大器迴轉率之裝置 500，除了主輸出級 550 之閘級控制信號輸出，需經由電壓調整單元 570 方可傳送到輔助輸出級 560 以及新增的輸入對電流，也就是 P 型輸入對 510 中所增加的 P 型電晶體 517，以及 N 型輸入對 520 中所增加的電晶體 527。除此之外，在 P 型輸入對 510 之 P 型電晶體 517 增加一定電流源 519，並在 N 型輸入對 520 中之電晶體 527 增加一定電流源 529。此增加運算放大器迴轉率之裝置 500 之非反相輸入端 V+端接至 P 型電晶體 515 和 N 型電晶體 521 之閘極，反相輸入端 V-端接至 P 型電晶體 513 和 N 型電

晶體 523 之閘極。

當 V+端之電壓位準和 V-端的電壓位準相等時，由於 P 型電晶體 573 之功能為電壓位準移位(LEVEL SHIFT)，因此 P 型電晶體 573 之源極將和操作電壓 VDD 等電位，輔助輸出級 560 內之 P 型電晶體 561 和 P 型輸入對 510 內之 P 型電晶體 517 將無法導通。同樣地，N 型電晶體 577 之功能為電壓位準移位(LEVEL SHIFT)，因此 N 型電晶體 577 之源極將和接地電壓等電位，輔助輸出級 560 內之 N 型電晶體 563 和 N 型輸入對 520 內之 N 型電晶體 527 將無法導通。

當狀態改變時，也就是 V+端之電壓位準大於 V-端的電壓位準時，流過 N 型電晶體 525 之電流 I_n 會全部流往 N 型電晶體 521，流過 P 型電晶體 511 之電流 I_p 會全部流往 P 型電晶體 513。電流 I_n 會流入 P 型主動負載 530，使主輸出級 550 之 P 型電晶體 551 之源極與閘極之電壓差(V_{SG})增加，以提供電流至負載 CL。電流 I_p 會流入 N 型主動負載 540，使主輸出級 550 之 N 型電晶體 553 之閘極與源極之電壓差(V_{GS})減少，以降低送至負載 CL 之電流。

主輸出級 550 之 P 型電晶體 551 與 N 型電晶體 553 的閘極電壓也同時前傳(Feed Forward)至輔助輸出級 560 內之 P 型電晶體 561 和 N 型電晶體 563，因此，N 型電晶體 563 亦會關閉，而 P 型電晶體 561 之閘極則會打開，並傳送一額外電流至負載 CL。此一閘極電壓也同時前傳至 P 型輸入對 510 內之 P 型電晶體 517，以及 N 型輸入

對 520 內之 N 型電晶體 527，因此 N 型電晶體 527 會關閉，而 P 型電晶體 517 則會打開，並將定電流 519 送至 P 型輸入對 510，此定電流會經 P 型電晶體 513 流至 N 型主動負載 540，使主輸出級 550 之 N 型電晶體 553 之閘極與源極之電壓差(V_{GS}) 減少的更快，同樣也會使主輸出級 550 之 P 型電晶體 551 之源極與閘極之電壓差(V_{SG}) 增加的更快。N 型電晶體 553 之閘極與源極之電壓差(V_{GS}) 或是 P 型電晶體 551 之源極與閘極之電壓差(V_{SG}) 增加或減少愈快，就可以在愈短的時間內將電流送至負載，結果就是上昇緣迴轉率得到增加。

當狀態改變時，也就是 V-端之電壓位準大於 V+端的電壓位準時，流過 N 型電晶體 525 之電流 I_n 會全部流往 N 型電晶體 523，流過 P 型電晶體 511 之電流 I_p 會全部流往 P 型電晶體 515。電流 I_n 會經由 N 型電晶體 523 流入 P 型主動負載 530，使主輸出級 550 之 P 型電晶體 551 之源極與閘極之電壓差(V_{SG}) 減少以降低送至負載 CL 之電流。電流 I_p 會經由 P 型電晶體 515 流入 N 型主動負載 540，使主輸出級 550 之 N 型電晶體 553 之閘極與源極之電壓差(V_{GS}) 增加以增加送至負載 CL 之電流。

主輸出級 550 之 P 型電晶體 551 與 N 型電晶體 553 的閘極電壓也同時前傳(Feed Forward)至輔助輸出級 560 內之 P 型電晶體 561 和 N 型電晶體 563。因此，P 型電晶體 561 會關閉，而 N 型電晶體 563 則會打開送一額外電流至負載 CL。此一閘極電壓也同時前傳至 P 型輸入對 510

內之 P 型電晶體 517，以及 N 型輸入對 520 內之 N 型電晶體 527。因此，P 型電晶體 517 會關閉，而 N 型電晶體 527 則會打開，將定電流 529 送至 N 型輸入對 520，此定電流 529 會經 N 型電晶體 523 流至 P 型主動負載 530，使主輸出級 550 之 P 型電晶體 551 的源極與閘極之電壓差 (V_{SG}) 迅速減少，同樣地 N 型電晶體 553 之閘極與源極之電壓差 (V_{GS}) 也會迅速增加。N 型電晶體 553 之閘極與源極之電壓差 (V_{GS}) 或是 P 型電晶體 551 之源極與閘極之電壓差 (V_{SG}) 增加或減少的愈快，就可以在愈短的時間內將電流從負載抽出，結果就是下降緣迴轉率得到增加。

在又一選擇實施例中，爲了達成前述之目的，亦是在原有之輸出級中，增加一新的輸出級和一第二輸入對電流，此輸出級用來提供一額外電流至負載，而此輸入對電流則增加對補償電容充電之效率。除此之外，不同於第 5 圖之實施例，此實施例中的增加運算放大器迴轉率之裝置 600，除了主輸出級 650 之閘極控制信號輸出外，需經由電壓調整單元 670 方可傳送到輔助輸出級 660。而相較於第 5 圖中所新增的輸入對電流，也就是 P 型輸入對 510 中所增加的 P 型電晶體 517，以及 N 型輸入對 520 中所增加的電晶體 527，在此實施例中，如第 6 圖所示，係以電流映射單元 680 與 690 取代之。此增加運算放大器迴轉率之裝置 600 之非反相輸入端 V+ 端接至 P 型電晶體 615 和 N 型電晶體 621 之閘極，反相輸入端 V- 端接至 P 型電晶體 613 和 N 型電晶體 623 之閘極。

請參照第 6 圖，電流映射單元 680 係由 N 型電晶體 685 和 687 構成之 N 型電流鏡加上一 P 型電晶體 683 和定電流源 681 所組成。而電流映射單元 690 係由 P 型電晶體 695 和 697，以及一 N 型電晶體 693 和定電流源 691 所組成。

在電流映射單元 690 中，P 型電晶體 695 和 697 之閘極相連接並接至 P 型電晶體 695 之汲極，再連接至 N 型電晶體 693 之汲極，P 型電晶體 695 和 697 之源極接至操作電壓 VDD。N 型電晶體 693 之源極經由定電流源 691 連接至接地電極(GND)，其閘極接至輔助輸出級 660 之 N 型電晶體 663 之閘極，而 P 型電晶體 697 之汲極接至 P 型輸入對 610 中之 P 型電晶體 611 之汲極。在此實施例中，雖然 P 型電晶體 695 和 697 之源極接至操作電壓 VDD，而定電流源 691 連接至接地電極(GND)，然而熟習此領域之人士皆知，此兩電壓端亦可為獨立之電壓供應端。

在電流映射單元 680 中，N 型電晶體 685 和 687 之閘極相連接並接至 N 型電晶體 685 之汲極，再連接至 P 型電晶體 683 之汲極，而 N 型電晶體 685 和 687 之源極接至接地電極(GND)。P 型電晶體 683 之源極經由定電流源 681 接至操作電壓 VDD，其閘極接至輔助輸出級 660 之 P 型電晶體 661 之閘極，而 N 型電晶體 687 之汲極接至 N 型輸入對 620 中之 P 型電晶體 625 之汲極。

當 V+端之電壓位準和 V-端的電壓位準相等時，由於電壓調整單元 670 內之 P 型電晶體 673 之功能為電壓位準移位(LEVEL SHIFT)，因此 P 型電晶體 673 之源極將和

操作電壓 V_{DD} 等電位，輔助輸出級 660 內之 P 型電晶體 661 和電流映射單元 680 內之 P 型電晶體 683 將無法導通。同樣地，由於電壓調整單元 670 內之 N 型電晶體 677 之功能為電壓位準移位 (LEVEL SHIFT)，因此，N 型電晶體 677 之源極將和 GND 等電位，輔助輸出級 660 內之 N 型電晶體 663 和電流映射單元 690 內之 N 型電晶體 693 將無法導通。

當狀態改變時，也就是 $V+$ 端之電壓位準大於 $V-$ 端的電壓位準時，流過 N 型電晶體 625 之電流 I_n 會全部流往 N 型電晶體 621，流過 P 型電晶體 611 之電流 I_p 會全部流往 P 型電晶體 613。電流 I_n 會流入 P 型主動負載 630，使主輸出級 650 之 P 型電晶體 651 之源極與閘極之電壓差 (V_{SG}) 增加，以提供電流至負載 CL 。電流 I_p 會流入 N 型主動負載 640，使主輸出級 650 之 N 型電晶體 653 之閘極與源極之電壓差 (V_{GS}) 減少，以降低送至負載 CL 之電流。

主輸出級 650 之 P 型電晶體 651 與 N 型電晶體 653 的閘極電壓也同時前傳 (Feed Forward) 至輔助輸出級 660 內之 P 型電晶體 661 和 N 型電晶體 663，因此，N 型電晶體 663 亦會關閉，P 型電晶體 661 則會打開，並傳送一額外電流至負載 CL 。

而主輸出級 650 之 P 型電晶體 651 與 N 型電晶體 653 的閘極電壓也分別同時前傳 (Feed Forward) 至電流映射單元 680 內之 P 型電晶體 683，以及電流映射單元 690 內之 N 型電晶體 693，而使電流映射單元 690 內之 N 型電

晶體 693 關閉(Turn Off)，而電流映射單元 680 內之 P 型電晶體 683 導通(Turn On)。因此，定電流 681 經由 P 型電晶體 683 流至 N 型電晶體 685，再由 N 型電晶體 687 送至 N 型輸入對 620。此電流會經 N 型電晶體 621 流至 P 型主動負載 630，使輸出級之 P 型電晶體 651 之源極與閘極之電壓差(V_{SG})增加的更快，同樣也會使 N 型電晶體 653 之閘極與源極之電壓差(V_{GS})減少的更快。N 型電晶體 653 之閘極與源極之電壓差(V_{GS})或是 P 型電晶體 651 之源極與閘極之電壓差(V_{SG})增加或減少的愈快，就可以在愈短的時間內將電流送至負載，結果就是上昇緣迴轉率得到增加。

當狀態改變時，也就是 V-端之電壓位準大於 V+端的電壓位準時，流過 N 型電晶體 625 之電流 I_n 會全部流往 N 型電晶體 623，流過 P 型電晶體 611 之電流 I_p 會全部流往 P 型電晶體 615。電流 I_n 會經由 N 型電晶體 623 流入 P 型主動負載 630，使主輸出級 650 之 P 型電晶體 651 之源極與閘極之電壓差(V_{SG})減少以降低送至負載 CL 之電流。電流 I_p 會經由 P 型電晶體 615 流入 N 型主動負載 640，使主輸出級 650 之 N 型電晶體 653 之閘極與源極之電壓差(V_{GS})增加以增加送至負載 CL 之電流。

主輸出級 650 之 P 型電晶體 651 與 N 型電晶體 653 的閘極電壓也同時前傳(Feed Forward)至輔助輸出級 660 內之 P 型電晶體 661 和 N 型電晶體 663。因此，P 型電晶體 661 會關閉(Turn Off)，而 N 型電晶體 663 則會導通(Turn

ON)打開送一額外電流至負載 CL。

而主輸出級 650 之 P 型電晶體 651 與 N 型電晶體 653 的閘極電壓也分別同時前傳 (Feed Forward) 至電流映射單元 680 內之 P 型電晶體 683，以及電流映射單元 690 內之 N 型電晶體 693。使電流映射單元 680 內之 P 型電晶體 683 關閉，而電流映射單元 690 內之 N 型電晶體 693 導通。因此，定電流 691 經由 N 型電晶體 693 流至 P 型電晶體 695，再由 P 型電晶體 697 送至 P 型輸入對 610。此電流會經 P 型電晶體 615 流至 N 型主動負載 620，使主輸出級 650 之 N 型電晶體 653 的閘極與源極之電壓差 (V_{GS}) 迅速增加，同樣地 P 型電晶體 651 之源極與閘極之電壓差 (V_{SG}) 也會迅速減少。N 型電晶體 653 之閘極與源極之電壓差 (V_{GS}) 或是 P 型電晶體 651 之源極與閘極之電壓差 (V_{SG}) 增加或減少的愈快，就可以在愈短的時間內將電流從負載抽出，結果就是下降緣迴轉率得到增加。

在又一選擇實施例中，爲了達成前述之目的，亦是在原有之輸出級中，增加一新的輸出級和一第二輸入對電流，此輸出級用來提供一額外電流至負載，而此輸入對電流則增加對補償電容充電之速度。除此之外，不同於第 6 圖之實施例，此實施例中的增加運算放大器迴轉率之裝置 700，除了主輸出級 750 之閘極控制信號輸出，需經由電壓調整單元 770 方可傳送到輔助輸出級 760。而相較於第 6 圖中所新增的電流映射單元 680 與 690 取代之，在此實施例中，如第 7 圖所示，則以電流產生單元 780 與 790

取代之。此增加運算放大器迴轉率之裝置 700 之非反相輸入端 V+端接至 P 型電晶體 715 和 N 型電晶體 721 之閘極，反相輸入端 V-端接至 P 型電晶體 713 和 N 型電晶體 723 之閘極。

在電流產生單元 790 中，P 型電晶體 795 和 797 之閘極相連接並接至 P 型電晶體 795 之汲極，再連接至 N 型電晶體 793 之汲極，P 型電晶體 795 和 797 之源極接至操作電壓 VDD。N 型電晶體 793 之源極連接至接地電極 (GND)，其閘極接至輔助輸出級 760 之 N 型電晶體 763 之閘極，而 P 型電晶體 797 之汲極接至 P 型輸入對 710 中之 P 型電晶體 711 之汲極。在此實施例中，操作電壓 (VDD) 與接地電極 (GND) 亦可為獨立之電壓供應端。

在電流產生單元 780 中，N 型電晶體 785 和 787 之閘極相連接並接至 N 型電晶體 785 之汲極，再連接至 P 型電晶體 783 之汲極，而 N 型電晶體 785 和 787 之源極接至接地電極 (GND)。P 型電晶體 783 之源極接至操作電壓 VDD，其閘極接至輔助輸出級 760 之 P 型電晶體 761 之閘極，而 N 型電晶體 787 之汲極接至 N 型輸入對 720 中之 N 型電晶體 725 之汲極。

當 V+端之電壓位準和 V-端的電壓位準相等時，由於電壓調整單元 770 內之 P 型電晶體 773 之功能為電壓位準移位 (LEVEL SHIFT)，因此 P 型電晶體 773 之源極將和操作電壓 VDD 等電位，輔助輸出級 760 內之 P 型電晶體 761 和電流產生單元 780 內之 P 型電晶體 783 將無法導通

(Turn Off)。同樣地，由於電壓調整單元 770 內之 N 型電晶體 777 之功能為電壓位準移位(LEVEL SHIFT)，因此，N 型電晶體 777 之源極將和 GND 等電位，輔助輸出級 760 內之 N 型電晶體 763 和電流產生單元 790 內之 N 型電晶體 793 將無法導通，也就是保持在關閉(Turn On)之狀態。

當狀態改變時，也就是 V+端之電壓位準大於 V-端的電壓位準時，流過 N 型電晶體 725 之電流 I_n 會全部流往 N 型電晶體 721，流過 P 型電晶體 711 之電流 I_p 會全部流往 P 型電晶體 713。電流 I_n 會流入 P 型主動負載 730，使主輸出級 750 之 P 型電晶體 751 之源極與閘極之電壓差(V_{SG})增加，以提供電流至負載 CL。電流 I_p 會流入 N 型主動負載 740，使主輸出級 750 之 N 型電晶體 753 之閘極與源極之電壓差(V_{GS})減少，以降低送至負載 CL 之電流。

主輸出級 750 之 P 型電晶體 751 與 N 型電晶體 753 的閘極電壓也同時前傳(Feed Forward)至輔助輸出級 760 內之 P 型電晶體 761 和 N 型電晶體 763，因此，N 型電晶體 763 亦會關閉，P 型電晶體 761 則會導通，並傳送一額外電流至負載 CL。

而主輸出級 750 之 P 型電晶體 751 與 N 型電晶體 753 的閘極電壓也分別同時前傳(Feed Forward)至電流產生單元 780 內之 P 型電晶體 783，以及電流產生單元 790 內之 N 型電晶體 793。使得電流產生單元 780 內之 P 型電晶體 783 導通，而電流產生單元 790 內之 N 型電晶體 793 關閉。因此，經由 P 型電晶體 783 之閘極所控制的大電流

會經由 P 型電晶體 783 流至 N 型電晶體 785，再由 N 型電晶體 787 送至 N 型輸入對 720。此電流會經 N 型電晶體 721 流至 P 型主動負載 730，使輸出級之 P 型電晶體 751 之源極與閘極之電壓差(V_{SG})增加的更快，同樣也會使 N 型電晶體 753 之閘極與源極之電壓差(V_{GS})減少的更快。N 型電晶體 753 之閘極與源極之電壓差(V_{GS})或是 P 型電晶體 751 之源極與閘極之電壓差(V_{SG})增加或減少的愈快，就可以在愈短的時間內將電流送至負載，結果就是上昇緣迴轉率得到增加。

當狀態改變時，也就是 V-端之電壓位準大於 V+端的電壓位準時，流過 N 型電晶體 725 之電流 I_n 會全部流往 N 型電晶體 723，流過 P 型電晶體 711 之電流 I_p 會全部流往 P 型電晶體 715。電流 I_n 會經由 N 型電晶體 723 流入 P 型主動負載 730，使主輸出級 750 之 P 型電晶體 751 之源極與閘極之電壓差(V_{SG})減少以降低送至負載 CL 之電流。電流 I_p 會經由 P 型電晶體 715 流入 N 型主動負載 740，使主輸出級 750 之 N 型電晶體 753 之閘極與源極之電壓差(V_{GS})增加以增加送至負載 CL 之電流。

主輸出級 750 之 P 型電晶體 751 與 N 型電晶體 753 的閘極電壓也同時前傳(Feed Forward)至輔助輸出級 760 內之 P 型電晶體 761 和 N 型電晶體 763。因此，P 型電晶體 761 會關閉，而 N 型電晶體 763 則會導通(Turn On)送一額外電流至負載 CL。

而主輸出級 750 之 P 型電晶體 751 與 N 型電晶體 753

的閘極電壓也分別同時前傳 (Feed Forward) 至電流產生單元 780 內之 P 型電晶體 783，以及電流產生單元 790 內之 N 型電晶體 793。使電流產生單元 780 內之 P 型電晶體 783 關閉，而電流產生單元 790 內之 N 型電晶體 793 導通。因此，由 N 型電晶體 793 之閘極所控制產生的大電流經由 N 型電晶體 793 流至 P 型電晶體 795，再由 P 型電晶體 797 送至 P 型輸入對 710。此電流會經 P 型電晶體 715 流至 N 型主動負載 740，使主輸出級 750 之 N 型電晶體 753 的閘極與源極之電壓差 (V_{GS}) 迅速增加，同樣地 P 型電晶體 751 之源極與閘極之電壓差 (V_{SG}) 也會迅速減少。N 型電晶體 753 之閘極與源極之電壓差 (V_{GS}) 或是 P 型電晶體 751 之源極與閘極之電壓差 (V_{SG}) 增加或減少的愈快，就可以在愈短的時間內將電流從負載抽出，結果就是下降緣迴轉率得到增加。

由上述的實施例可知，本發明之增加運算放大器迴轉率之裝置，只需一個運算放大器、一監測控制裝置、一上拉下拉輸出裝置、一第二輸入對電流源。其係使用一個監測控制裝置來接受主輸出級的控制，並用來控制輔助裝置及第二輸入對電流，以達成增加迴轉率之目的。並具有軌對軌輸出 (Rail to Rail Output) 之運算放大器功能。另外，由於不需要增加額外的電路即可達到增加迴轉率之目的，因此，不會增加靜態消耗電流，而且晶片面積也較小。另外，就電路的結構而言，構造簡單，並可直接套用到現有的運算放大器上，不需重新設計，也就是保有原先運算放

大器的特性。因此，本發明之增加運算放大器迴轉率之裝置，十分符合所期望之具備靜態電流小、高迴轉率、晶片面積小、架構精簡等特性。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

圖式簡單說明

第 1 圖是習知之高迴轉率運算放大器電路圖。

第 2 圖是軌對軌運算放大器之電路圖架構。

第 3 圖是根據本發明一較佳實施例之增加運算放大器迴轉率之裝置。

第 4 圖是根據本發明又一較佳實施例之增加運算放大器迴轉率之裝置。

第 5 圖是根據本發明又一較佳實施例之增加運算放大器迴轉率之裝置。

第 6 圖是根據本發明又一較佳實施例之增加運算放大器迴轉率之裝置。

第 7 圖是根據本發明又一較佳實施例之增加運算放大器迴轉率之裝置。

圖式標示說明：

100 高迴轉率運算放大器

A 運算放大器(Operational Amplifier)

- E1、E2 誤差放大器(Error Amplifier)
- M1、M2 金氧半場效電晶體(MOS)
- 200 軌對軌運算放大器
- 210 P 型輸入對
- 211、213 與 215 P 型電晶體
- 220 N 型輸入對
- 221、223 與 225 N 型電晶體
- 230 P 型主動負載
- 231、233、235 與 237 P 型電晶體
- 240 N 型主動負載
- 241、243、245 與 247 N 型電晶體所組成
- 250 輸出級
- 251 P 型電晶體
- 253 N 型電晶體
- 300 增加運算放大器迴轉率之裝置
- 310 P 型輸入對
- 311、313、315 與 317 P 型電晶體
- 320 N 型輸入對
- 321、323、325 與 327 N 型電晶體
- 330 P 型主動負載
- 331、333、335 與 337 P 型電晶體
- 340 N 型主動負載
- 341、343、345 與 347 N 型電晶體
- 350 主輸出級

- 351、361 P 型電晶體
- 353、363 N 型電晶體
- C1、C2 補償電容
- R1、R2 電阻
- 360 輔助輸出級
- 400 增加運算放大器迴轉率之裝置
- 410 P 型輸入對
- 411、413、415 與 417 P 型電晶體
- 420 N 型輸入對
- 421、423、452 與 427 N 型電晶體
- 430 P 型主動負載
- 440 N 型主動負載
- 450 主輸出級
- 451、461、473 P 型電晶體
- 453、463、477 N 型電晶體
- 460 輔助輸出級
- C1、C2 補償電容
- R1、R2 電阻
- 470 電壓調整單元
- 471、475 電流源
- 500 增加運算放大器迴轉率之裝置
- 510 P 型輸入對
- 511、513、515 與 517 P 型電晶體
- 519、529 定電流源

- 520 N 型輸入對
- 521、523、525 與 527 N 型電晶體
- 530 P 型主動負載
- 540 N 型主動負載
- 550 主輸出級
- 551、561、573 P 型電晶體
- 553、563、577 N 型電晶體
- 560 輔助輸出級
- C1、C2 補償電容
- R1、R2 電阻
- 570 電壓調整單元
- 571、575 電流源
- 600 增加運算放大器迴轉率之裝置
- 610 P 型輸入對
- 611、613、615 P 型電晶體
- 620 N 型輸入對
- 621、623、625 N 型電晶體
- 630 P 型主動負載
- 640 N 型主動負載
- 650 主輸出級
- 651、661、673 P 型電晶體
- 653、663、677 N 型電晶體
- 660 輔助輸出級
- C1、C2 補償電容

R1、R2 電阻

670 電壓調整單元

680、690 電流映射單元

681、691 定電流源

683、695、697 P 型電晶體

685、687、693 N 型電晶體

700 增加運算放大器迴轉率之裝置

710 P 型輸入對

711、713、715 P 型電晶體

720 N 型輸入對

721、723、725 N 型電晶體

730 P 型主動負載

740 N 型主動負載

750 主輸出級

751、761、773 P 型電晶體

753、763、777 N 型電晶體

760 輔助輸出級

C1、C2 補償電容

R1、R2 電阻

770 電壓調整單元

780、790 電流產生單元

783、795、797 P 型電晶體

785、787、793 N 型電晶體

肆、聲明事項：

本案係符合專利法第二十條第一項 第一款但書或 第二款但書規定之期間，其日期為： 年 月 日。

◎ 本案申請前已向下列國家（地區）申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

- 1.
- 2.
- 3.
- 4.
- 5.

主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數 順序註記】

- 1.
- 2.

主張專利法第二十六條微生物：

國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

熟習該項技術者易於獲得，不須寄存。

伍、中文發明摘要：

一種增加運算放大器迴轉率之裝置與方法，只需一個運算放大器、監測控制裝置、上拉下拉輸出裝置與第二輸入對電流源。其係使用一個監測控制裝置來接受主輸出級的控制，並用來控制輔助裝置及第二輸入對電流，以達

成增加迴轉率之目的。另外，由於不需要增加額外的電路即可達到增加迴轉率之目的，因此，不會增加靜態消耗電流，而且晶片面積也較小。另外，就電路的結構而言，構造簡單，並可直接套用到現有的運算放大器上，不需重新設計，也就是保有原先運算放大器的特性。

陸、英文發明摘要：

An apparatus and method for increasing a slew rate of an operational amplifier. The apparatus includes an operational amplifier, a monitoring control unit, a push-pull output unit, and a second input current source pair. The monitoring control unit is controlled under an output stage of the apparatus, and used for control the second input current source pair and a supplementary output stage, in order to increase the slew rate of the operational amplifier. In addition, no additional circuitry is added to the apparatus; therefore, no additional steady current consumption is occurred. Furthermore, the design in the invention can be applied to the conventional structure, without necessity to make any amendment to original design.

柒、指定代表圖：

(一)本案指定代表圖為：第(3)圖。

(二)本代表圖之元件代表符號簡單說明：

拾、申請專利範圍：

1.一種增加運算放大器迴轉率之裝置，包括：

一運算放大器，具有一輸入級與一輸出級，該輸入級接收一輸入訊號，而該輸出級在該運算放大器對該輸入訊號運算放大後輸出一輸出訊號；

一輔助輸出裝置，連接到該運算放大器之該輸出級，並由該輸出級所控制；以及

一輔助輸入裝置，連接到該輸入級，亦由該輸出級所控制，其中，當該輸出訊號之電壓位準實質上不等於該輸入訊號之電壓位準時，則該輸出級控制該輔助輸出裝置提供一輔助輸出電流至該輸出級，而該輸出級亦控制該輔助輸入裝置提供一輔助輸入電流至該輸入級，而當該輸出訊號之電壓位準實質上等於該輸入訊號之電壓位準時，該輔助輸出裝置與該輔助輸入裝置則關閉不再提供電流。

2.如申請專利範圍第 1 項所述之增加運算放大器迴轉率之裝置，其中該運算放大器之輸入級包括：

一第一輸入電路與一第二輸入電路，其中該第一輸入電路與該第二輸入電路分別連接至該運算放大器之一非反相輸入端與一反相輸入端之控制電極；

一第一電流源電路，連接到該第二輸入電路，並由該第二輸入電路所推動；

一第二電流源電路，連接到該第一輸入電路，並由該第一輸入電路所推動，其中該第一電流源電路與該第二電流源電路係串聯於一第一供應電壓端與一第二供應電壓端

之間；

一第一輸入對之定電流電路，其串聯至該第一輸入電路；以及

一第二輸入對之定電流電路，其串聯至該第二輸入電路。

3.如申請專利範圍第 2 項所述之增加運算放大器迴轉率之裝置，其中該運算放大器之輸出級由為一推挽式輸出級串聯於該第一供應電壓端與該第二供應電壓端之間，其中該推挽式輸出級係由一第一電晶體與一第二電晶體所組成，該第一電晶體係由該第一電流源電路所推動，而該第二電晶體係由該第二電流源電路所推動。

4.如申請專利範圍第 1 項所述之增加運算放大器迴轉率之裝置，其中該運算放大器之輸入級包括：

一第一輸入電路，其中該第一輸入電路連接至該運算放大器之一非反相輸入端與一反相輸入端之控制電極；

一第二電流源電路，連接到該第一輸入電路，並由該第一輸入電路所推動；以及

一第一電流源電路，其中該第一電流源電路串聯該第二電流源電路於一第一供應電壓端與一第二供應電壓端之間，而該第一電流源電路串聯至一定電流電路。

5.如申請專利範圍第 4 項所述之增加運算放大器迴轉率之裝置，其中該運算放大器之輸出級由為一推挽式輸出級串聯於該第一供應電壓端與該第二供應電壓端之間，其中該推挽式輸出級係由一第一輸出電晶體與一第二輸出電

晶體所組成，該第一輸出電晶體係由該第一電流源電路所推動，而該第二輸出電晶體係由該第二電流源電路所推動。

6.如申請專利範圍第 1 項所述之增加運算放大器迴轉率之裝置，其中在該輔助輸出裝置與該運算放大器之該輸出級之間，更包括一監測控制裝置，受該運算放大器之該輸出級所控制，用以產生一上拉控制訊號與一下拉控制訊號至該輔助輸出裝置，用以控制該輔助輸出裝置。

7.如申請專利範圍第 6 項所述之增加運算放大器迴轉率之裝置，其中該監測控制裝置包括：

一上拉衰減單元，其一輸入端連接至該第一輸出電晶體之一控制閘極，用以產生該上拉控制訊號；以及

一下拉衰減單元，其一輸入端連接至該第二輸出電晶體之一控制閘極，用以產生該上拉控制訊號。

8.如申請專利範圍第 7 項所述之增加運算放大器迴轉率之裝置，其中該上拉衰減單元為一導電型之電晶體，而該下拉衰減單元亦為一導電型之電晶體。

9.如申請專利範圍第 7 項所述之增加運算放大器迴轉率之裝置，其中該上拉衰減單元係由一第一電晶體與一第一定電流源串聯而成，其中該第一電晶體之一閘極用以連接到該第一輸出電晶體之一控制閘極，而該下拉衰減單元係由一第二電晶體與一第二定電流源串聯而成，其中該第二電晶體之一閘極用以連接到該第二輸出電晶體之一控制閘極。

10.如申請專利範圍第 6 項所述之增加運算放大器迴轉率之裝置，其中該輔助輸出裝置包括：

一上拉輸出單元，用以接收該上拉控制信號，而其一輸出端連接至該運算放大器之一輸出端；以及

一下拉輸出單元，用以接收該下拉控制信號，而其一輸出端連接至該運算放大器之一輸出端。

11.如申請專利範圍第 6 項所述之增加運算放大器迴轉率之裝置，其中該輔助輸入裝置包括一第一子電流源，用以接收該上拉控制信號，而其一輸出端與該第一電流電路並聯，且串聯到該第一輸入電路。

12.如申請專利範圍第 11 項所述之增加運算放大器迴轉率之裝置，其中該第一子電流源包括一第一子電流控制電晶體，該第一子電流控制電晶體之一閘極連接到該上拉控制信號，而一源極連接到一第一供應電壓端，而一汲極連接到該第一輸入電路。

13.如申請專利範圍第 11 項所述之增加運算放大器迴轉率之裝置，其中該第一子電流源包括一第一子電流控制電晶體與一第一次定電流源，該第一子電流控制電晶體之一閘極連接到該上拉控制信號，而一源極連接到該第一次定電流源，而一汲極連接到該第一輸入電路。

14.如申請專利範圍第 11 項所述之增加運算放大器迴轉率之裝置，其中該第一子電流源包括一電流映射單元，其中該電流映射單元係由一第一電流鏡與一第一電流鏡控制電晶體所組成，其中該第一電流鏡控制電晶體之一閘極

連接到該上拉控制信號，而一汲極連接到該第一電流鏡，而其源極經由一第一次定電流源連接到一第一供應電壓端，而該第一電流鏡與該第一定電流電路並聯，且串聯到該第二輸入電路。

15.如申請專利範圍第 14 項所述之增加運算放大器迴轉率之裝置，其中該第一電流鏡包括一第一電流鏡電晶體與一第二電流鏡電晶體，其中該第一電流鏡電晶體與該第二電流鏡電晶體之閘極相連接，並接至該第一電流鏡電晶體之汲極，再連接至該第一電流鏡控制電晶體之汲極，而該第一電流鏡電晶體與該第二電流鏡電晶體之源極接至一第二供應電壓端，而該第二電流鏡電晶體之一汲極連接至該第二輸入電路。

16.如申請專利範圍第 11 項所述之增加運算放大器迴轉率之裝置，其中該第一子電流源包括一電流產生單元，其中該電流產生單元係由一第一電流鏡與一第一電流鏡控制電晶體所組成，其中該第一電流鏡控制電晶體之一閘極連接到該上拉控制信號，而一汲極連接到該第一電流鏡，而其源極連接到一第一供應電壓端，而該第一電流鏡與該第一定電流電路並聯，且串聯到該第二輸入電路。

17.如申請專利範圍第 16 項所述之增加運算放大器迴轉率之裝置，其中該第一電流鏡包括一第一電流鏡電晶體與一第二電流鏡電晶體，其中該第一電流鏡電晶體與該第二電流鏡電晶體之閘極相連接，並接至該第一電流鏡電晶體之汲極，再連接至該第一電流鏡控制電晶體之汲極，而

該第一電流鏡電晶體與該第二電流鏡電晶體之源極接至一第二供應電壓端，而該第二電流鏡電晶體之一汲極連接至該第二輸入電路。

18.如申請專利範圍第 11 項所述之增加運算放大器迴轉率之裝置，其中該輔助輸入裝置更包括一第二子電流源，用以接收該下拉控制信號，而其一輸出端與該第二定電流電路並聯，且串聯到該第二輸入電路。

19.如申請專利範圍第 18 項所述之增加運算放大器迴轉率之裝置，其中該第二子電流源包括一第二子電流控制電晶體，該第二子電流控制電晶體之一閘極連接到該下拉控制信號，而一汲極連接到該第二輸入電路，而一源極連接到一第二供應電壓端。

20.如申請專利範圍第 18 項所述之增加運算放大器迴轉率之裝置，其中該第二子電流源包括一第二子電流控制電晶體與一第二子電流源，該第二子電流控制電晶體之一閘極連接到該下拉控制信號，而一汲極連接到該第二輸入電路，而一源極連接到該第二子電流源。

21.如申請專利範圍第 18 項所述之增加運算放大器迴轉率之裝置，其中該第二子電流源包括一第二電流映射單元，其中該第二電流映射單元係由一第二電流鏡與一第二電流鏡控制電晶體所組成，其中該第二電流鏡控制電晶體之一閘極連接到該下拉控制信號，而一汲極連接到該第二電流鏡，而其一源極經由一第二次定電流源連接到一第二供應電壓端，而該第二電流鏡與該第二定電流電路並聯，

且串聯到該第一輸入電路。

22.如申請專利範圍第 21 項所述之增加運算放大器迴轉率之裝置，其中該第二電流鏡包括一第三電流鏡電晶體與一第四電流鏡電晶體，其中該第三電流鏡電晶體與該第四電流鏡電晶體之閘極相連接，並接至該第三電流鏡電晶體之汲極，再連接至該第二電流鏡控制電晶體之汲極，而該第三電流鏡電晶體與該第四電流鏡電晶體之源極接至一第一供應電壓端，而該第四電流鏡電晶體之一汲極連接至該第一輸入電路。

23.如申請專利範圍第 18 項所述之增加運算放大器迴轉率之裝置，其中該第二子電流源包括一第二電流映射單元，其中該第二電流映射單元係由一第二電流鏡與一第二電流鏡控制電晶體所組成，其中該第二電流鏡控制電晶體之一閘極連接到該下拉控制信號，而一汲極連接到該第二電流鏡，而其源極連接到一第二供應電壓端，而該第二電流鏡與該第二定電流電路並聯，且串聯到該第一輸入電路。

24.如申請專利範圍第 23 項所述之增加運算放大器迴轉率之裝置，其中該第二電流鏡包括一第三電流鏡電晶體與一第四電流鏡電晶體，其中該第三電流鏡電晶體與該第四電流鏡電晶體之閘極相連接，並接至該第三電流鏡電晶體之汲極，再連接至該第二電流鏡控制電晶體之汲極，而該第三電流鏡電晶體與該第四電流鏡電晶體之源極接至一第一供應電壓端，而該第四電流鏡電晶體之一汲極連接至

該第一輸入電路。

25.一種增加運算放大器迴轉率之方法，其中該運算放大器具有一輸入級與一輸出級，該輸入級接收一輸入訊號，而該輸出級在該運算放大器對該輸入訊號運算放大後經由一輸出端輸出一運算放大訊號，該方法包括

使用該輸出級之一閘極驅動電壓，據以提供一輔助輸出電流至該輸出端，並據以提供一輔助輸入電流至該輸入極，以增加該運算放大器迴轉率。

26.如申請專利範圍第 25 項之增加運算放大器迴轉率之方法，其中當該運算放大訊號之電壓位準實質上不等於該輸入訊號之電壓位準時，則該輸出級控制該輔助輸入裝置輸出該輔助輸出電流至該輸出級，而該輸出級亦控制該輔助輸入裝置提供一輔助輸入電流至該輸入級，而當該輸出訊號之電壓位準實質上等於該輸入訊號之電壓位準時，則該輸出級控制停止輸出該輔助輸出電流至該輸出級，以及停止輸出該輔助輸入電流至該輸入級。

27.如申請專利範圍第 25 項之增加運算放大器迴轉率之方法，其中使用該輸出級之該閘極驅動電壓據以提供該輔助輸出電流及該輔助輸入電流之步驟中，係包括

衰減該輸出級之閘極電壓；以及

由一輔助輸出級根據該衰減後的閘極電壓，產生該輔助輸出電流至該輸出端，並經由一輔助輸入級根據該衰減後的閘極電壓，產生該輔助輸入電流至該輸入極。

28.如申請專利範圍第 27 項之增加運算放大器迴轉率

之方法，其中該輸出級之閘極電壓之衰減方式係使用一電壓源串接到該輸出級之閘極電壓之方式。


29.如申請專利範圍第 27 項之增加運算放大器迴轉率之方法，其中該輸出級之閘極電壓之衰減方式係使用電壓位準移位(Level Shift)之方式。

30.如申請專利範圍第 27 項之增加運算放大器迴轉率之方法，其中該輔助輸入級根據該衰減後的閘極電壓，產生該輔助輸入電流之方式係新增一輸入對電流至該輸入級，該輸入對電流受該衰減後之該輸出級之閘極電壓控制，以加速該輸出級閘極電壓之增加和減少之速度。


31.如申請專利範圍第 30 項之增加運算放大器迴轉率之方法，其中該輸入對電流至該輸入級之方式更包括由一定電流源提供固定電流，以加速該輸出級閘極電壓之增加和減少之速度。

32.如申請專利範圍第 27 項之增加運算放大器迴轉率之方法，其中該輔助輸入級根據該衰減後的閘極電壓，產生該輔助輸入電流之方式係新增一電流映射級至該輸入級，該電流映射級受該衰減後之該輸出級之閘極電壓控制提供電流至該輸入級，以加速該輸出級閘極電壓之增加和減少之速度。


33.如申請專利範圍第 32 項之增加運算放大器迴轉率之方法，其中該電流映射級更包括一定電流源提供固定電流，以加速該輸出級閘極電壓之增加和減少之速度。




第 1 圖




第 2 圖




第 3 圖




第 4 圖



第 5 圖



第 6 圖



第 7 圖

成增加迴轉率之目的。另外，由於不需要增加額外的電路即可達到增加迴轉率之目的，因此，不會增加靜態消耗電流，而且晶片面積也較小。另外，就電路的結構而言，構造簡單，並可直接套用到現有的運算放大器上，不需重新設計，也就是保有原先運算放大器的特性。

陸、英文發明摘要：

An apparatus and method for increasing a slew rate of an operational amplifier. The apparatus includes an operational amplifier, a monitoring control unit, a push-pull output unit, and a second input current source pair. The monitoring control unit is controlled under an output stage of the apparatus, and used for control the second input current source pair and a supplementary output stage, in order to increase the slew rate of the operational amplifier. In addition, no additional circuitry is added to the apparatus; therefore, no additional steady current consumption is occurred. Furthermore, the design in the invention can be applied to the conventional structure, without necessity to make any amendment to original design.

柒、指定代表圖：

(一)本案指定代表圖為：第(3)圖。

(二)本代表圖之元件代表符號簡單說明：

- 300 增加運算放大器迴轉率之裝置
- 310 P 型輸入對
- 311、313、315 與 317 P 型電晶體
- 320 N 型輸入對
- 321、323、325 與 327 N 型電晶體
- 330 P 型主動負載
- 331、333、335 與 337 P 型電晶體
- 340 N 型主動負載
- 341、343、345 與 347 N 型電晶體
- 350 主輸出級
- 351、361 P 型電晶體
- 353、363 N 型電晶體
- C1、C2 補償電容
- R1、R2 電阻
- 360 輔助輸出級

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：