



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I573279 B

(45)公告日：中華民國 106 (2017) 年 03 月 01 日

(21)申請案號：100133015

(22)申請日：中華民國 100 (2011) 年 09 月 14 日

(51)Int. Cl. : H01L29/786 (2006.01)

G02F1/1368 (2006.01)

(30)優先權：2010/09/15 日本

2010-207009

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
LABORATORY CO., LTD. (JP)

日本

(72)發明人：井上聖子 INOUE, SEIKO (JP) ; 三宅博之 MIYAKE, HIROYUKI (JP) ; 豐高耕平
TOYOTAKA, KOUHEI (JP)

(74)代理人：林志剛

(56)參考文獻：

US 2010/0051940A1

US 2010/0155730A1

審查人員：王世賢

申請專利範圍項數：11 項 圖式數：13 共 75 頁

(54)名稱

半導體裝置及顯示裝置

SEMICONDUCTOR DEVICE AND DISPLAY DEVICE


(57)摘要

提供一種半導體裝置，半導體裝置包括：在絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；氧化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；以及絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、及氧化物半導體膜，以及直接接觸氧化物半導體膜。

A semiconductor device including a first gate electrode and a second gate electrode formed apart from each other over an insulating surface, an oxide semiconductor film including a region overlapping with the first gate electrode with a gate insulating film interposed therebetween, a region overlapping with the second gate electrode with the gate insulating film interposed therebetween, and a region overlapping with neither the first gate electrode nor the second gate electrode, and an insulating film covering the gate insulating film, the first gate electrode, the second gate electrode, and the oxide semiconductor film, and being in direct contact with the oxide semiconductor film is provided.

指定代表圖：

圖 1B



109 . . . L_{off} 區

發明專利說明書

(本申請書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：100133015

※申請日：100 年 09 月 14 日

※IPC 分類：

H01L 29/18 2006.01

一、發明名稱：(中文／英文)

半導體裝置及顯示裝置

G07 1/368 2006.01

Semiconductor device and display device

二、中文發明摘要：

提供一種半導體裝置，半導體裝置包括：在絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；氧化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；以及絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、及氧化物半導體膜，以及直接接觸氧化物半導體膜。

三、英文發明摘要：

A semiconductor device including a first gate electrode and a second gate electrode formed apart from each other over an insulating surface, an oxide semiconductor film including a region overlapping with the first gate electrode with a gate insulating film interposed therebetween, a region overlapping with the second gate electrode with the gate insulating film interposed therebetween, and a region overlapping with neither the first gate electrode nor the second gate electrode, and an insulating film covering the gate insulating film, the first gate electrode, the second gate electrode, and the oxide semiconductor film, and being in direct contact with the oxide semiconductor film is provided.

四、指定代表圖：

(一) 本案指定代表圖為：第 1A 圖。

(二) 本代表圖之元件符號簡單說明：

102a：閘極電極

102b：閘極電極

104：氧化物半導體膜

105a：電極

105b：電極

109：L_{off}區

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無

六、發明說明：

【發明所屬之技術領域】

本發明的一實施例關於半導體裝置、顯示裝置、及其製造方法。

【先前技術】

近年來，活躍地發展主動矩陣顯示裝置（例如發光顯示裝置及電泳顯示裝置），在主動矩陣顯示裝置中，以矩陣配置的顯示像素中均設置包含薄膜電晶體（TFT）的切換元件或電流控制元件。關於此發光顯示裝置之一，舉例而言，可為電致發光（EL）顯示裝置。

通道形成區形成於氧化物半導體膜中之電晶體（於下，稱為「氧化物半導體電晶體」）形成於透光基底上及用於顯示裝置的切換元件等等之技術一直研究中（請參見專利文獻1）。

相較於通道形成區由非晶矽膜形成的電晶體，氧化物半導體電晶體具有高的場效遷移率並因而具有高開啓狀態電流的優點。此外，氧化物半導體電晶體具有關閉狀態電流低於通道形成區由非晶矽膜形成的電晶體的關閉狀態電流之優點。

[參考文獻]

[專利文獻]

[專利文獻1]日本公開專利申請號2010-56539

【發明內容】

但是，在使用氧化物半導體電晶體作為發光顯示裝置中的像素中的電晶體之情形中，氧化物半導體電晶體的開啓狀態電流可能太高。在開啓狀態電流太高的電晶體中，即使電晶體的驅動電壓稍微變化，汲極電流仍然會顯著地變化。當電晶體的汲極電流顯著地變化時，會有發光顯示裝置的亮度顯著地改變之問題。

因此，設在像素中的氧化物半導體電晶體的開啓狀態電流需要調整。為了降低氧化物半導體電晶體的開啓狀態電流，氧化物半導體電晶體的通道長度可以長。

但是，當氧化物半導體電晶體的通道長度長時，會有氧化物半導體電晶體佔據的面積增加之另一問題。

在高清晰度顯示裝置中，由一像素佔據的面積小。

因此，在此具有小佔據面積的像素中使用具有大佔據面積的電晶體之情形中，顯示裝置的孔徑比可能低。

慮及上述，本發明的一實施例之目的是提供開啓狀態電流降低但不增加佔據面積的氧化物半導體電晶體。

本發明的一實施例之另一目的是提供顯示裝置，在顯示裝置中，在像素中使用開啓狀態電流降低的氧化物半導體電晶體，但不降低孔徑比。

此外，由於如上所述般氧化物半導體電晶體具有高的開啓狀態電流，所以，氧化物半導體電晶體可以用於例如閘極驅動器或源極驅動器等驅動電路。

藉由在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體，能夠降低氧化物半導體電晶體的製造步驟數目並因而降低製造成本。

慮及上述，本發明的一實施例之另一目的是在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體。

此外，在同一基底上，在像素中製造開啓狀態電流低的氧化物半導體電晶體及在驅動電路中製造開啓狀態電流高的氧化物半導體電晶體，以此方式製成顯示裝置的情形中，顯示裝置的製造步驟數目降低並因而降低製造成本。

因此，，本發明的一實施例之另一目的是提供顯示裝置，其中，在同一基底上，在像素中使用開啓狀態電流低的氧化物半導體電晶體及在驅動電路中使用開啓狀態電流高的氧化物半導體電晶體。

在氧化物半導體電晶體中，第一閘極電極及第二閘極電極分別設置在源極電極側和汲極電極側上。

因此，在氧化物半導體膜與第一閘極電極彼此重疊的區域中以及氧化物半導體膜與第二閘極電極彼此重疊的區域之間，形成氧化物半導體膜與閘極電極未彼此重疊的區域。在本說明書中，氧化物半導體膜與閘極電極未彼此重疊的區域稱為 L_{off} 區。藉由形成 L_{off} 區，可以降低氧化物半導體電晶體的開啓狀態電流。

在像素中使用如此製成的氧化物半導體電晶體，因而

降低開啓狀態電流但不增加氧化物半導體電晶體佔據的面積。

此外，在包含使用開啓狀態電流降低的氧化物半導體電晶體像素之顯示裝置中，能夠抑制孔徑比的降低。

在未形 L_{off} 區域的情形中，如上所述般，氧化物半導體電晶體的開啓狀態電流高。在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體。

以上述方式，在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體，可以減少製造步驟數目且製造成本因而更低。

使用未形成 L_{off} 區的氧化物半導體電晶體（開啓狀態電流高的氧化物半導體電晶體）作為包含於驅動電路中的電晶體，以及，使用形成 L_{off} 區的氧化物半導體電晶體（開啓狀態電流低的氧化物半導體電晶體）作為包含於像素中的電晶體，因而在同一基底上製造用於像素的氧化物半導體電晶體及用於驅動電路的氧化物半導體電晶體。

在以上述方式製造顯示裝置的情形中，在同一基底上，像素中製造開啓狀態電流低的氧化物半導體電晶體及在驅動電路中製造開啓狀態電流高的氧化物半導體電晶體之上述方式來製造顯示裝置，在此情形中，顯示裝置的製造步驟數目可以降低且製造成本因而較低。

本發明的一實施例是半導體裝置，包含：在絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；氧

化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；與部份第一閘極電極及部份氧化物半導體膜重疊的源極電極和汲極電極中之一；與部份第二閘極電極及部份氧化物半導體膜重疊的源極電極和汲極電極中之另一者；以及，絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、氧化物半導體膜、源極電極、和汲極電極。絕緣膜直接接觸氧化物半導體膜。

本發明的一實施例是在絕緣表面之上包含第一電晶體及第二電晶體的半導體裝置。第一電晶體包含：在絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；第一氧化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；與部份第一閘極電極及部份第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之一；與部份第二閘極電極及部份第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之另一者；以及，絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、第一氧化物半導體膜、第一源極電極、和第一汲極電極。絕緣膜直接接觸第一氧化物半導體膜。在絕緣表面之上的第二電晶體包含：在絕緣表面之上的第三閘極電極；第二氧化物半導體膜，與第三閘極電極重疊而以閘極絕緣膜

介於其間；與部份第三閘極電極及部份第二氧化物半導體膜重疊的第二源極電極、以及與部份第三閘極電極及部份第二氧化物半導體膜重疊的第二汲極電極；絕緣膜，覆蓋閘極絕緣膜、第三閘極電極、第二氧化物半導體膜、第二源極電極、和第二汲極電極。絕緣膜直接接觸第二氧化物半導體膜。

本發明的一實施例是顯示裝置，顯示裝置在絕緣表面之上包含用於驅動像素部的驅動電路、及包含眾多像素的像素部。眾多像素中的每一像素均包含發光元件、用於控制電流控制元件的開／關之切換元件、及用於控制發光元件的電流之電流控制元件。電流控制元件包含：在絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；氧化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；與部份第一閘極電極及部份氧化物半導體膜重疊的源極電極和汲極電極中之一；與部份第二閘極電極及部份氧化物半導體膜重疊的源極電極和汲極電極中之另一者；以及，絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、氧化物半導體膜、源極電極、和汲極電極。絕緣膜直接接觸氧化物半導體膜。

本發明的一實施例是顯示裝置，顯示裝置在絕緣表面之上包含包括眾多像素的像素部、及用於驅動像素部的驅動電路。眾多像素中的每一像素均包含第一電晶體，第一

電晶體包含：在絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；第一氧化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；與部份第一閘極電極及部份第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之一；與部份第二閘極電極及部份第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之另一者；以及，絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、第一氧化物半導體膜、第一源極電極、和第一汲極電極。絕緣膜直接接觸第一氧化物半導體膜。驅動電路包含第二電晶體。第二電晶體包含：在絕緣表面之上的第三閘極電極；第二氧化物半導體膜，與第三閘極電極重疊而以閘極絕緣膜介於其間；與部份第三閘極電極及部份第二氧化物半導體膜重疊的第二源極電極、以及與部份第三閘極電極及部份第二氧化物半導體膜重疊的第二汲極電極；絕緣膜，覆蓋閘極絕緣膜、第三閘極電極、第二氧化物半導體膜、第二源極電極、和第二汲極電極。絕緣膜直接接觸第二氧化物半導體膜。

在本發明的一實施例中，眾多像素中的每一像素均包含發光元件。

本發明的一實施例是顯示裝置，顯示裝置在絕緣表面之上包含包括眾多像素的像素部、及用於驅動像素部的驅動電路。眾多像素中的每一像素均包含：發光元件；用於

控制電流控制元件的開／關之切換元件、及用於控制發光元件的電流之電流控制元件。電流控制元件包含：第一電晶體。第一電晶體包含：在絕緣表面之上形成爲彼此分隔的第一閘極電極和第二閘極電極；第一氧化物半導體膜，包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與第一閘極電極重疊也未與第二閘極電極重疊的區域；與部份第一閘極電極及部份第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之一；與部份第二閘極電極及部份第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之另一者；以及，絕緣膜，覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極、第一氧化物半導體膜、第一源極電極、和第一汲極電極。絕緣膜直接接觸第一氧化物半導體膜。驅動電路包含第二電晶體。第二電晶體包含：在絕緣表面之上的第三閘極電極；第二氧化物半導體膜，與第三閘極電極重疊而以閘極絕緣膜介於其間；與部份第三閘極電極及部份第二氧化物半導體膜重疊的第二源極電極、以及與部份第三閘極電極及部份第二氧化物半導體膜重疊的第二汲極電極；以及，絕緣膜，覆蓋閘極絕緣膜、第三閘極電極、第二氧化物半導體膜、第二源極電極、和第二汲極電極。絕緣膜直接接觸第二氧化物半導體膜。

在本發明的一實施例中，驅動電路是源極驅動器或閘極驅動器。

根據本發明的一實施例，提供開啓狀態電流降低但不增加佔據面積的氧化物半導體電晶體。

根據本發明的一實施例，開啓狀態電流降低的氧化物半導體電晶體用於像素中但不降低孔徑比。

根據本發明的一實施例，在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體。

藉由在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體，可以減少氧化物半導體電晶體的製造步驟數目且製造成本因而更低。

根據本發明的一實施例，提供顯示裝置，其中，在同一基底上，在像素中使用開啓狀態電流低的氧化物半導體電晶體及在驅動電路中使用開啓狀態電流高的氧化物半導體電晶體。

在像素中製造開啓狀態電流低的氧化物半導體電晶體及在驅動電路中製造開啓狀態電流高的氧化物半導體電晶體，可以減少顯示裝置的製造步驟數目且製造成本因而更低。

【實施方式】

於下，將參考附圖，詳述本說明書中揭示的發明的實施例。注意，本說明書中揭示的發明可以以各種不同模式執行，習於此技藝者容易瞭解，在不悖離本發明的精神及

範圍之下，模式及細節可以改變。因此，本發明不應解釋為限於實施例說明。注意，在下述附圖中，相同部份或具有類似功能的部份由相同代號表示，且不重複其說明。

注意，在本說明書揭示的發明中，半導體裝置意指利用半導體而作用且在其類別包含包括電子電路的電裝置、顯示裝置、發光裝置、等等、以及安裝有電裝置的電子設備之元件或裝置。

< 具有 L_{off} 區的氧化物半導體電晶體 >

圖 1B 中所示的氧化物半導體電晶體 100 形成於具有絕緣表面的基底 101 上。氧化物半導體電晶體 100 包含作為第一閘極電極的閘極電極 102a、作為第二閘極電極的閘極電極 102b、閘極絕緣膜 123、作為第一氧化物半導體膜的氧化物半導體膜 104、作為源極電極和汲極電極中之一的電極 105a、以及作為源極電極和汲極電極中之另一者的電極 105b。

關於基底 101，可以使用下述：由熔融法或漂浮法製造的無鹼玻璃基底，例如硼矽酸玻璃基底、硼矽酸鋁玻璃基底、或矽酸鋁玻璃基底；陶瓷基底；具有足以耐受此製程的處理溫度之抗熱性的塑膠基底；等等。或者，可以使用表面設有絕緣膜之例如不銹鋼等金屬基底。

閘極電極 102a 及閘極電極 102b 彼此分離地形成於基底 101 上。閘極絕緣膜 123 設於閘極電極 102a 與閘極電極 102b 之上。

作為第一閘極電極的閘極電極 102a 及作為第二閘極電極的閘極電極 102b 是含有鈦 (Ti)、鉬 (Mo)、鉻 (Cr)、鉭 (Ta)、鎢 (W)、鋁 (Al)、銀 (Ag)、黃金 (Au)、及銅 (Cu) 中的任意者之導體膜。

閘極電極 102a 和閘極電極 102b 均可以具有含有任何上述元素的導體膜的單層結構或是含有任何上述元素的導體膜的堆疊結構。

注意，半導體膜或導體膜形成於閘極電極 102a 和閘極電極 102b 上。為了防止半導體膜或導體膜斷開，閘極電極 102a 和閘極電極 102b 的端部較佳地處理成閘極電極 102a 和閘極電極 102b 均具有推拔狀。

閘極絕緣膜 123 形成為覆蓋閘極電極 102a 和閘極電極 102b。

閘極絕緣膜 123 可以具有氧化矽膜、氮化矽膜、氮氧化矽膜、或氮化矽膜的單層結構，或者，可以具有任何這些膜的堆疊結構。

在本實施例中，氮化矽膜意指含有的氧 (O) 比氮 (N) 更多的膜，以及，在使用拉塞福背散射光譜法 (RBS) 及氫前向散射 (HFS) 以執行測量的情形中，含有濃度範圍分別為 55 原子% 至 70 原子%、0.5 原子% 至 15 原子%、25 原子% 至 35 原子%、及 0.1 原子% 至 10 原子% 的氧 (O)、氮 (N)、矽 (Si)、及氫 (H)。

此外，氮氧化矽膜意指含有的氮 (N) 比氧 (O) 更多的膜，以及，含有濃度範圍分別為 5 原子% 至 30 原子%、

20原子%至55原子%、25原子%至35原子%、及10原子%至30原子%的氧(O)、氮(N)、矽(Si)、及氫(H)。

注意，氮(N)、氧(O)、矽(Si)、及氫(H)的百分比落在上述給定範圍內，其中，含於氧氮化矽或氮氧化矽中的原子總數定義為100原子%。

關於閘極絕緣膜123，使用鋁(Al)、鉕(Y)、鎂(Mg)、或鈺(Hf)的氧化物；鋁(Al)、鉕(Y)、鎂(Mg)、或鈺(Hf)的氮化物；鋁(Al)、鉕(Y)、鎂(Mg)、或鈺(Hf)的氧氮化物；或是鋁(Al)、鉕(Y)、鎂(Mg)、或鈺(Hf)的氮氧化物。或者，使用包含氧化物、氮化物、氧氮化物、及氮氧化物中的至少二種之化合物。

氧化物半導體電晶體100包含在閘極絕緣膜123上的氧化物半導體膜104，在氧化物半導體膜104中，形成通道形成區。由於氧化物半導體電晶體100包含具有連續表面的氧化物半導體膜104，所以，對載子轉移並無障壁，這是較佳的。

因此，在氧化物半導體膜104與第一閘極電極102a彼此重疊的區域以及氧化物半導體膜104與第二閘極電極102b彼此重疊的區域之間，形成氧化物半導體膜104與閘極電極未彼此重疊的區域。在本說明書中，既未與第一閘極電極102a也未與第二閘極電極102b重疊的氧化物半導體膜104的區域稱為 L_{off} 區109。藉由形成 L_{off} 區，降低氧化物半導體電晶體的開啓狀態電流。

關於氧化物半導體膜104，使用下述的氧化物半導體

在本實施例中使用的氧化物半導體較佳地含有至少銦（In）或鋅（Zn）。特別地，較佳地含有In和Zn。關於用於降低包含氧化物半導體的電晶體的電特徵變化之穩定物，較佳地又含有鎵（Ga）。較佳地含有錫（Sn）作為穩定物。較佳地含有鈦（Hf）作為穩定物。較佳地含有鋁（Al）作為穩定物。

關於其它穩定物，可以含有例如鐳（La）、鈰（Ce）、鐑（Pr）、釹（Nd）、釷（Sm）、鎔（Eu）、釷（Gd）、鉕（Tb）、鐳（Dy）、釹（Ho）、鉕（Er）、釷（Tm）、鐳（Yb）、或鐳（Lu）等一或多種類鐳元素。

關於氧化物半導體，舉例而言，可以使用氧化銦、氧化錫、氧化鋅、例如In-Zn為基礎的氧化物、Sn-Zn為基礎的氧化物、Al-Zn為基礎的氧化物、Zn-Mg為基礎的氧化物、Sn-Mg為基礎的氧化物、In-Mg為基礎的氧化物、或In-Ga為基礎的氧化物等二成份金屬氧化物、例如In-Ga-Zn為基礎的氧化物（也稱為IGZO）、In-Al-Zn為基礎的氧化物、In-Sn-Zn為基礎的氧化物、Sn-Ga-Zn為基礎的氧化物、Al-Ga-Zn為基礎的氧化物、Sn-Al-Zn為基礎的氧化物、In-Hf-Zn為基礎的氧化物、In-La-Zn為基礎的氧化物、In-Ce-Zn為基礎的氧化物、In-Pr-Zn為基礎的氧化物、In-Nd-Zn為基礎的氧化物、In-Sm-Zn為基礎的氧化物、In-Eu-Zn為基礎的氧化物、In-Gd-Zn為基礎的氧化物、In-

Tb-Zn爲基礎的氧化物、In-Dy-Zn爲基礎的氧化物、In-Ho-Zn爲基礎的氧化物、In-Er-Zn爲基礎的氧化物、In-Tm-Zn爲基礎的氧化物、In-Yb-Zn爲基礎的氧化物、或In-Lu-Zn爲基礎的氧化物等三成分金屬氧化物、例如In-Sn-Ga-Zn爲基礎的氧化物半導體、In-Hf-Ga-Zn爲基礎的氧化物、In-Al-Ga-Zn爲基礎的氧化物、In-Sn-Al-Zn爲基礎的氧化物、In-Sn-Hf-Zn爲基礎的氧化物、或In-Hf-Al-Zn爲基礎的氧化物等四成分金屬氧化物。

注意，舉例而言，「In-Ga-Zn爲基礎的氧化物」意指含有In、Ga、及Zn作爲主成分的氧化物，其中，對於In：Ga：Zn的比例並無特別限定。此外，除了In、Ga、及Zn之外，可以含有金屬元素。

關於氧化物半導體，可以使用化學式 $\text{InMO}_3(\text{ZnO})_m$ ($m > 0$, m 非整數)表示的材料。此處，M代表選自Ga、Fe、Mn、或Co之一或更多金屬元素。或者，關於氧化物半導體，可以使用化學式 $\text{In}_2\text{SnO}_5(\text{ZnO})_n$ ($n > 0$, n 是整數)表示的材料。

舉例而言，使用原子比爲In：Ga：Zn = 1：1：1 ($=1/3：1/3：1/3$)或In：Ga：Zn = 2：2：1 ($=2/5：2/5：1/5$)的In-Ga-Zn爲基礎的氧化物、或是成分在上述成分的附近的任何氧化物。或者，使用原子比爲In：Sn：Zn = 1：1：1 ($=1/3：1/3：1/3$)、In：Sn：Zn = 2：1：3 ($=1/3：1/6：1/2$)、或In：Sn：Zn = 2：1：5 ($=1/4：1/8：5/8$)的In-Sn-Zn爲基礎的氧化物、或是成分在上述成分

的附近的任何氧化物。

但是，成分不限於上述成分，可以視所需的半導體特徵（例如，遷移率、臨界電壓、及變異）而使用具有適當成分的材料。爲了取得所需半導體特徵，較佳的是載子密度、雜質濃度、缺陷密度、金屬元素對氧的原子比、原子間距離、密度、等等設定爲適當的。

舉例而言，藉由In-Sn-Zn爲基礎的氧化物，可以相當容易取得高遷移率。但是，也是在使用In-Ga-Zn爲基礎的氧化物之情形中，藉由降低塊體中的缺陷密度，可以增加遷移率。

注意，舉例而言，「包含In、Ga、及Zn的氧化物之原子比例成分（In：Ga：Zn=a：b：c（a+b+c=1））是在包含In、Ga、及Zn的氧化物之原子比例成分（In：Ga：Zn=A：B：C（A+B+C=1））之附近」的說明意指a、b、及c滿足下述關係： $(a-A)^2+(b-B)^2+(c-C)^2 \leq r^2$ ，而且，舉例而言，r可爲0.05。同理可應用至其它氧化物。

氧化物半導體可以是單晶或非單晶。在後一情形中，氧化物半導體可以是非晶的或多晶的。此外，氧化物半導體可以具有包含具有晶性的部份之非晶結構或非非晶結構。

在非晶狀態的氧化物半導體中，相當容易取得平坦表面，以致於當使用氧化物半導體來製造電晶體時，能夠降低介面散射，以及相當容易取得相當高的遷移率。

在具有晶性的氧化物半導體中，可以進一步降低塊體

中的缺陷，以及，當表面平坦度增進時，可以取得之遷移率高於非晶狀態氧化物半導體的遷移率。爲了增進表面平坦度，氧化物半導體較佳地形成於平坦表面之上。具體而言，氧化物半導體可以形成於平均表面粗糙度（ R_a ）小於或等於 1 nm、較佳地小於或等於 0.3 nm、又較佳地小於或等於 0.1 nm 的表面之上。

注意，藉由擴張成三維，中心線平均粗糙度由 JIS B 0601 定義而能夠將其應用至測量表面，而取得平均表面粗糙度（ R_a ）。 R_a 可以表示爲「從參考表面至指定表面的偏移絕對值的平均值」且由下述公式界定。

[公式 1]

$$R_a = \frac{1}{S_0} \int_{y_1}^{y_2} \int_{x_1}^{x_2} |f(x, y) - z_0| dx dy$$

在上述公式中， S_0 代表要測量的平面（由座標（ x_1, y_1 ）、（ x_1, y_2 ）、（ x_2, y_1 ）、及（ x_2, y_2 ）表示的四點所界定的長方形區）的面積， Z_0 代表要測量的平面的平均高度。使用原子力顯微鏡（AFM），測量 R_a 。

此處，關於具有晶性的氧化物半導體，將說明包含以 C 軸對齊的晶體之氧化物（也稱爲 C 軸對齊晶體（CAAC）），C 軸對齊晶體當從 a-b 平面、表面、或介面的方向觀看時具有三角形或六角形原子配置。在晶體中，金屬原子以層疊方式配置，或者，金屬原子及氧原子延著 c 軸以層疊方式配置，以及，a 軸或 b 軸的方向在 a-b 平面上變化（晶

體圍繞 c 軸旋轉)。

廣義而言，包含 CAAC 的氧化物意指包含一相位的非單晶氧化物，所述相位具有從垂直於 a - b 平面的方向觀看時具有三角形、六角形、正三角形、或正六角形的原子配置，且在所述相位中，當從垂直於 c 軸方向觀看時金屬原子以層疊方式配置或是金屬原子及氧原子以層疊方式配置。

CAAC 不是單晶，但是這並非意指 CAAC 僅由非晶成分組成。雖然，CAAC 包含晶化部（結晶部），但是，在一結晶部與另一結晶部之間的邊界在某些情形中並不清楚。

在氧包含於 CAAC 中的情形中，氮可以取代包含於 CAAC 中的部份氧。包含於 CAAC 中的個別結晶部的 C 軸可以在一方向上對齊（例如，與 CAAC 形成於上的基底表面或 CAAC 的表面相垂直之方向）。或者，包含於 CAAC 中各別結晶部的 a - b 平面的法線可以在一方向上對齊（例如，與 CAAC 形成於上的基底表面或 CAAC 的表面相垂直之方向）。

CAAC 視其成分等而變成導體、半導體、或絕緣體。CAAC 視其成分等而使可見光透射或不透射。

關於此 CAAC 的實施例，有形成為膜狀且當從與膜的表面或支撐基底的表面垂直的方向觀測時具有三角形或六角形的原子配置之晶體，其中，當從膜的剖面觀測時，金屬原子以層疊方式配置或是金屬原子與氧原子（氮原子）以層疊方式配置。

將參考圖 11A至 11E、圖 12A至 12C、及圖 13A至 13C，詳述 CAAC的晶體結構之實施例。在圖 11A至 11E、圖 12A至 12C、及圖 13A至 13C中，除非另外指明，否則，垂直方向相當於c軸方向及垂直於c軸方向的平面相當於a-b平面。當簡單地使用「上半部」及「下半部」說明時，它們意指在a-b平面上方的上半部、以及在a-b平面下方的下半部（相對於a-b平面的上半部及下半部）。此外，在圖 11A至 11E中，由圓圈圍繞的O代表四配位O，由雙圓圈圍繞的O代表三配位O。

圖 11A顯示包含一個六配位In原子及接近In原子的六個四配位氧（於下稱為四配位O）原子的結構。此處，包含一金屬原子及接近其的氧原子的結構稱為小基團。圖 11A中的結構事實上為八面體結構，但是，為了簡明起見而顯示為平面結構。注意，三個四配位O原子存在於圖 11A中的上半部及下半部中。在圖 11A中所示的小基團中，電荷為0。

圖 11B顯示包含一個五配位Ga原子、接近Ga原子的三個三配位氧（於下稱為三配位O）原子、及接近Ga原子的二個四配位O原子之結構。所有三配位O原子存在於a-b平面上。一個四配位O原子存在於圖 11B中的上半部及下半部。由於In原子具有五個配位基，所以，In原子也具有圖 11B中所示的結構。在圖 11B中所示的小基團中，電荷為0。

圖 11C顯示包含一個四配位Zn原子及接近Zn原子的四

個四配位 O 原子。在圖 11C 中，一四配位 O 原子存在於上半部，三個四配位 O 原子存在於下半部中。或者，在圖 11C 中，三個四配位 O 原子存在於上半部中以及一個四配位 O 原子存在於下半部中。在圖 11C 中所示的小基團中，電荷為 0。

圖 11D 顯示包含一個六配位 Sn 原子及接近 Sn 原子的六個四配位 O 原子。在圖 11D 中，三個四配位 O 原子存在於上半部及下半部中。在圖 11D 中所示的小基團中，電荷為 +1。

圖 11E 顯示包含二個 Zn 原子的小基團。在圖 11E 中，一個四配位 O 原子存在於上半部及下半部中。在圖 11E 中所示的小基團中，電荷為 -1。

此處，眾多小基團形成中基團，以及，眾多中基團形成大基團（也稱為單一胞）。

現在，將說明小基團之間的接合規則。相對於圖 11A 中的六配位 In 原子之上半部中的三個 O 原子均在向下方向上具有三個接近的 In 原子，以及，在下半部中的三個 O 原子在向上方向上均具有三個接近的 In 原子。相對於五配位 Ga 原子的上半部中的一個 O 原子在向下方向上具有一個接近的 Ga 原子，以及，在下半部中的一個 O 原子在向上方向上具有一個接近的 Ga 原子。相對於四配位 Zn 原子的上半部中的一個 O 原子在向下方向上具有一個接近的 Zn 原子，以及，在下半部中的三個 O 原子在向上方向上均具有三個接近的 Zn 原子。依此方式，在金屬原子上方的四配位 O 原子

的數目等於接近每一四配位 O 原子且在每一四配位 O 原子的下方之金屬原子數目。類似地，在金屬原子下方的四配位 O 原子的數目等於接近每一四配位 O 原子且在每一四配位 O 原子的上方之金屬原子數目。由於四配位 O 原子的軸數為 4，所以，接近 O 原子且在 O 原子的下方之金屬原子數目與接近 O 原子且在 O 原子的上方之金屬原子數目之總合為 4。因此，當在金屬原子上方的四配位 O 原子的數目與在另一金屬原子下方的四配位 O 原子的數目之總合為 4 時，二種包含金屬原子的小基團可以接合。舉例而言，在六配位金屬（In 或 Sn）原子經由下半部中的三個四配位 O 原子接合的情形中，其接合至五配位金屬（Ga 或 In）原子或四配位金屬（Zn）原子。

軸數為 4、5、或 6 的金屬原子經由 c 軸方向上的四配位 O 而接合至另一金屬。上述之外，還可藉由結合眾多小基團以致於層疊結構的總電荷為 0，而以不同方式形成中基團。

圖 12A 顯示包含於 In-Sn-Zn-O 為基礎的材料之層疊結構中的中基團的模型。圖 12B 顯示包含三個中基團的大基團。注意，圖 12C 顯示從 c 軸方向觀測的圖 12B 中的層疊結構的情形中之原子配置。

在圖 12A 中，為簡明起見而省略三配位 O 原子，以及，以圓圈顯示四配位 O 原子；圓圈數目顯示四配位 O 原子的數目。舉例而言，存在於相對於 Sn 原子的上半部及下半部中的三個四配位 O 原子以圓圈 3 表示。類似地，在圖 12A

中，存在於相對於In原子的上半部及下半部中的一個四配位O原子以圓圈1表示。圖12A也顯示接近下半部中的一個四配位O原子及上半部中的三個四配位O原子的Zn原子、以及接近上半部中的一個四配位O原子及下半部中的三個四配位O原子之Zn原子。

在包於圖12A中的In-Sn-Zn-O為基礎的材料的層疊結構中，從頂部依序地，接近上半部及下半部中的三個四配位O原子之Sn原子接合至接近上半部及下半部中的一個四配位O原子之In原子、In原子接合至接近上半部中的三個四配位O原子之Zn原子、Zn原子經由相對於Zn原子的下半部中的一個四配位O原子而接合至接近上半部及下半部中的三個四配位O原子之In原子、In原子接合至包含二個Zn原子且接近上半部中的一個四配位O原子的小基團，以及，小基團經由相對於小基團的下半部中的一個四配位O原子而接合至接近上半部及下半部中的三個四配位O原子之Sn原子。眾多這些中基團接合，以致於形成大基團。

此處，將三配位O原子的一鍵的電荷及四配位O原子的一鍵的電荷分別假定為-0.667和-0.5。舉例而言，（六配位或五配位）In原子的電荷、（四配位）Zn原子的電荷、及（五配位或六配位）Sn原子的電荷分別為+3、+2、及+4。因此，包含Sn原子的小基團中的電荷為+1。因此，需要抵消+1的-1電荷以形成包含Sn原子的層疊結構。關於具有-1的電荷之結構，可為如圖11E所示之包含二個Zn原子的小基團。舉例而言，藉由包含二個Zn原子的一個小

基團，可以抵消包含 Sn 原子的一個小基團的電荷，以致於層疊結構的總電荷為 0。

當圖 12B 中所示的大基團重複時，取得 In-Sn-Zn-O 為基礎的晶體 ($\text{In}_2\text{SnZn}_3\text{O}_8$)。注意，取得的 In-Sn-Zn-O 為基礎的晶體之層疊結構表示為成分公式 $\text{In}_2\text{SnZn}_2\text{O}_7(\text{ZnO})_m$ (m 為 0 或自然數)。

上述規則也應用至下述氧化物：例如 In-Sn-Ga-Zn 為基礎的氧化物等四成分金屬氧化物；例如 In-Ga-Zn 為基礎的氧化物（也稱為 IGZO）、In-Al-Zn 為基礎的氧化物、Sn-Ga-Zn 為基礎的氧化物、Al-Ga-Zn 為基礎的氧化物、Sn-Al-Zn 為基礎的氧化物、In-Hf-Zn 為基礎的氧化物、In-La-Zn 為基礎的氧化物、In-Ce-Zn 為基礎的氧化物、In-Pr-Zn 為基礎的氧化物、In-Nd-Zn 為基礎的氧化物、In-Sm-Zn 為基礎的氧化物、In-Eu-Zn 為基礎的氧化物、In-Gd-Zn 為基礎的氧化物、In-Tb-Zn 為基礎的氧化物、In-Dy-Zn 為基礎的氧化物、In-Ho-Zn 為基礎的氧化物、In-Er-Zn 為基礎的氧化物、In-Tm-Zn 為基礎的氧化物、In-Yb-Zn 為基礎的氧化物、或 In-Lu-Zn 為基礎的氧化物等三成分金屬氧化物；例如 In-Zn 為基礎的氧化物、Sn-Zn 為基礎的氧化物、Al-Zn 為基礎的氧化物、Zn-Mg 為基礎的氧化物、Sn-Mg 為基礎的氧化物、In-Mg 為基礎的氧化物、或 In-Ga 為基礎的氧化物等二成分金屬氧化物；等等。

舉例而言，圖 13A 顯示包含於 In-Ga-Zn-O 為基礎的材料的層疊結構中的中基團的模型。

在圖 13A 中包含於 In-Ga-Zn-O 為基礎的材料的層疊結構中的中基團中，從頂部依序地，接近上半部及下半部中的三個四配位 O 原子之 In 原子接合至接近上半部中的一個四配位 O 原子之 Zn 原子、Zn 原子經由相對於 Zn 原子的下半部中的三個四配位 O 原子而接合至接近上半部及下半部中的一個四配位 O 原子之 Ga 原子、Ga 原子經由相對於 Ga 原子的下半部中的一個四配位 O 原子而接合至接近上半部及下半部中的三個四配位 O 原子之 In 原子。眾多這些中基團接合，以致於形成大基團。

圖 13B 顯示包含三個中基團的大基團。注意，圖 13C 顯示從 c 軸方向觀測的圖 13B 中的層疊結構之情形中之原子配置。

此處，由於（六配位或五配位）In 原子的電荷、（四配位）Zn 原子的電荷、及（五配位）Ga 原子的電荷分別為 +3、+2、+3，所以，包含 In 原子、Zn 原子、及 Ga 原子中任何原子的小基團的電荷為 0。結果，具有這些小基團的結合之中基團的總電荷總是 0。

為了形成 In-Ga-Zn-O 為基礎的材料之層疊結構，不僅使用圖 13A 中所示的中基團，也可使用 In 原子、Zn 原子、及 Ga 原子的配置不同於圖 13A 中的配置之中基團，以形成大基團。

此外，In-Sn-Zn 為基礎的氧化物稱為 ITZO。使用具有原子比為 In : Sn : Zn = 1 : 2 : 2、2 : 1 : 3、1 : 1 : 1、20 : 45 : 35、等等成分的氧化物靶。

注意，在本說明書中的氧化物半導體膜中，以二次離子質譜儀（SIMS）法測得的鈉（Na）濃度為 $5 \times 10^{16} \text{ cm}^{-3}$ 或更低、較佳地 $1 \times 10^{16} \text{ cm}^{-3}$ 或更低、更佳地為 $1 \times 10^{15} \text{ cm}^{-3}$ 或更低。在本說明書中的氧化物半導體膜中，以 SIMS 測得的鋰（Li）濃度為 $5 \times 10^{15} \text{ cm}^{-3}$ 或更低、較佳地 $1 \times 10^{15} \text{ cm}^{-3}$ 或更低。在本說明書中的氧化物半導體膜中，以 SIMS 測得的鉀（K）濃度為 $5 \times 10^{15} \text{ cm}^{-3}$ 或更低、較佳地 $1 \times 10^{15} \text{ cm}^{-3}$ 或更低。

在例如鈉（Na）、鋰（Li）、或鉀（K）等鹼金屬或是鹼土金屬的濃度高的情形中，可能產生電晶體特徵劣化及電晶體特徵變異。因此，為了抑制此電晶體特徵劣化及電晶體特徵變異，氧化物半導體膜中的鹼金屬及鹼土金屬的濃度較佳落在上述給定範圍之內。

特別地，在接觸氧化物半導體膜的絕緣膜是氧化物絕緣膜的情形中，鈉（Na）擴散至絕緣膜中且變成鈉離子（ Na^+ ）。此外，鈉（Na）可以切斷金屬與氧之間的鍵或是可以進入氧化物半導體膜中的鍵。

在鈉（Na）在絕緣膜中變成鈉離子（ Na^+ ）的情形中、在鈉（Na）切斷氧化物半導體膜中的金屬與氧之間的鍵的情形中、或是在鈉（Na）進入氧化物半導體膜中的鍵的情形中，會有電晶體特徵劣化（例如，電晶體變成常開（臨界電壓偏移至負側）或遷移率降低）的風險。此外，此鈉（Na）的行為造成電晶體特徵變異。

特別是在氧化物半導體膜中的氫濃度充份低的情形中

，導因於鹼金屬及鹼土金屬的電晶體特徵劣化及電晶體特徵變異是顯著的。因此，在氧化物半導體膜中的氫濃度為 $5 \times 10^{19} \text{ cm}^{-3}$ 或更低，特別是 $5 \times 10^{18} \text{ cm}^{-3}$ 或更低的情形中，鹼金屬的濃度較佳地設定於上述值。

作為源極電極和汲極電極之一的電極 105a 與部份閘極電極 102a 和部份氧化物半導體膜 104 重疊。作為源極電極和汲極電極之另一者的電極 105b 與部份閘極電極 102b 和部份氧化物半導體膜 104 重疊。

關於電極 105a 和電極 105b，可以使用含有選自鋁（Al）、鉻（Cr）、鉭（Ta）、鈦（Ti）、鉬（Mo）、及鎢（W）的元素之導體膜；含有任何上述元素的合金膜；含有任何上述元素組合的合金膜；等等。

注意，單一鋁（Al）膜具有例如低抗熱性及腐蝕傾向等缺點。因此，當鋁（Al）用於電極 105a 和電極 105b 時，使用鋁（Al）與具有抗熱性的導體材料之結合。

關於與鋁（Al）結合使用的具有抗熱性的導體材料，使用含有選自鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鉻（Cr）、釹（Nd）、及釷（Sc）的元素之材料；或是含有任何上述元素的合金；含有任何上述元素組合的合金材料；或是含有任何上述元素的氮化物。

絕緣膜 126 形成為覆蓋第一閘極電極的閘極電極 102a、作為第二閘極電極的閘極電極 102b、閘極絕緣膜 123、氧化物半導體膜 104、作為源極電極和汲極電極中之一的電極 105a、作為源極電極和汲極電極中之另一者的電極

105b。絕緣膜 126 是形成爲直接接觸氧化物半導體膜 104、及作爲氧化物半導體膜 104 的保護膜之絕緣膜。

以類似於閘極絕緣膜 123 的方式，絕緣膜 126 可以具有氧化矽膜、氧氮化矽膜、氮氧化矽膜、或氮化矽膜的單層結構，或者，可以具有任何這些膜的堆疊結構。注意，設置保護膜以防止例如有機物、金屬、及濕氣等存在於空氣中的污染雜質進入，保護膜爲緻密膜。

圖 1A 是氧化物半導體電晶體 100 的上視圖，圖 1B 是圖 1A 中的 A-A' 剖面視圖。

在電極 105a 與電極 105b（源極電極與汲極電極）之間的氧化物半導體膜 104 中的區域相當於通道形成區。因此，如圖 1A 所示，在電極 105a 的邊緣與電極 105b 之間的距離相當於通道長度 L 。此外，電極 105a 或電極 105b 之垂直於通道長度的一側之長度相當於通道寬度 W 。

因此，氧化物半導體膜 104 既未與通道形成區中的閘極電極 102a 重疊也未與閘極電極 102b 重疊的區域是 L_{off} 區 109。在通道長度方向上的 L_{off} 區 109 的長度是長度 F 。

當長度 F 太短時，亦即在通道長度方向上的 L_{off} 區 109 的長度太短時，無法取得降低開啓狀態電流的效果，而當長度 F 太長時，增加通道形成區的電阻。因此，在通道長度方向上的 L_{off} 區 109 的長度之長度 F 較佳地大於或等於 $1\mu\text{m}$ 且小於或等於 $20\mu\text{m}$ 。

藉由形成 L_{off} 區 109，可以降低氧化物半導體電晶體 100 的開啓狀態電流。因此，能夠提供開啓狀態電流降低

卻不增加佔據面積的氧化物半導體電晶體 100。

以此方式藉由 L_{off} 區 109 的形成而降低開啓狀態電流的氧化物半導體電晶體 100 可以用於顯示裝置中的像素中。稍後將說明在像素中使用氧化物半導體電晶體 100 的顯示裝置。

注意，雖然在本實施例中以底部閘極型電晶體作為氧化物半導體電晶體 100 來作說明，但是，本發明的一實施例不限於其此。只要頂部閘極型氧化物半導體電晶體因為能夠取得降低開啓狀態電流的效果而包含下述，則頂部閘極型氧化物半導體電晶體也是較佳的：形成為彼此分隔的第一閘極電極和第二閘極電極、以及與第一閘極電極和第二閘極電極重疊而以閘極絕緣膜介於其間的區域及即未與第一閘極電極也未與第二閘極電極重疊的區域。

< 在同一基底上不具有 L_{off} 區的氧化物半導體電晶體以及具有 L_{off} 區的氧化物半導體電晶體 >

圖 2A 和 2B 是上視圖，顯示未形成 L_{off} 區的氧化物半導體電晶體 110 及形成 L_{off} 區 109 的氧化物半導體電晶體 100，圖 2C 是其剖面視圖。

圖 2C 顯示圖 2B 中的 A-A' 剖面視圖及圖 2A 中的 B-B' 剖面視圖。注意，圖 2B 與圖 1A 相同，延 A-A' 取得的圖 2C 的剖面視圖與圖 1B 相同。圖 2B 及 2C 中所示的氧化物半導體電晶體 100 的詳細說明與上述說明相同，因而省略其詳細說明。

圖 2A 及 2C 中所示的氧化物半導體電晶體 110 形成於具有絕緣表面的基底 101 上。

氧化物半導體電晶體 110 形成於基底 101 上，以及包含作為第三閘極電極的閘極電極 112 和閘極絕緣膜 123。閘極電極 112 的材料與閘極電極 102a 和閘極電極 102b 的材料相同。

氧化物半導體電晶體 110 包含作為第二氧化物半導體膜的氧化物半導體膜 114，氧化物半導體膜 114 形成於閘極電極 112 上而以閘極絕緣膜 123 夾於其間。在氧化物半導體膜 114 中，形成通道形成區。用於氧化物半導體膜 114 的材料與用於氧化物半導體膜 104 的材料相同。

氧化物半導體電晶體 110 包含作為源極電極和或汲極電極之一且與部份閘極電極 112 和部份氧化物半導體膜 114 重疊的電極 115a、以及作為源極電極和或汲極電極中之另一者且與部份閘極電極 112 和部份氧化物半導體膜 114 重疊的電極 115b。用於電極 115a 和電極 115b 的材料與用於電極 105a 和電極 105b 的材料相同。

如同在氧化物半導體電晶體 100 中，在氧化物半導體電晶體 110 中，絕緣膜 126 形成為覆蓋閘極電極 112、閘極絕緣膜 123、氧化物半導體膜 114、作為源極電極和或汲極電極之一的電極 115a、以及作為源極電極和或汲極電極中之另一者的電極 115b。絕緣膜 126 是形成為接觸氧化物半導體膜 114 且作為氧化物半導體膜 114 的保護膜之絕緣膜。

氧化物半導體電晶體 110 未包含 L_{off} 區並因而具有高的

開啓狀態電流。具有高的開啓狀態電流之氧化物半導體電晶體 110 可以用於顯示裝置的驅動電路中。稍後將說明驅動電路中使用氧化物半導體電晶體 110 的顯示裝置。

注意，雖然圖 2A 至 2C 中，氧化物半導體電晶體 100 的閘極電極 102a、閘極電極 102b、氧化物半導體膜 104、電極 105a、及電極 105b 的形狀、以及氧化物半導體電晶體 110 的閘極電極 112、氧化物半導體膜 114、電極 115a、及電極 115b 的形狀是長方形的，但是，本實施例不限於此。氧化物半導體電晶體 100 及氧化物半導體電晶體 110 的閘極電極、氧化物半導體膜、源極電極、及汲極電極等元件的形狀可以是如圖 10A 至 10C 中所示的曲線形狀。以低開啓狀態電流的觀點而言，在氧化物半導體電晶體中形成 L_{off} 區的情形中，包含具有曲線形狀的閘極電極、氧化物半導體膜、源極電極、和汲極電極之氧化物半導體電晶體是較佳的。未形成 L_{off} 區的氧化物半導體電晶體由於具有高的開啓狀態電流，所以可以用於驅動電路。

雖然本實施例中以底部閘極型電晶體作為氧化物半導體電晶體 100 和氧化物半導體電晶體 110 來作說明，但是，本實施例不限於此。以低開啓狀態電流的觀點而言，形成包含 L_{off} 區的頂部閘極型氧化物半導體電晶體是較佳的。未形成 L_{off} 區的氧化物半導體電晶體由於具有高的開啓狀態電流所以可以用於驅動電晶體。

於下說明無 L_{off} 區形成的氧化物半導體電晶體 110 及 L_{off} 區 109 形成的氧化物半導體電晶體 100 形成於相同基底

101上的製造方法。

首先，在具有絕緣表面的基底101上，形成閘極電極112、閘極電極102a、和閘極電極102b（請參見圖3A）。

以濺射法或真空濺射法形成導體膜以及蝕刻導體膜，以此方式形成閘極電極112、閘極電極102a、和閘極電極102b。或者，以噴墨法排放導體奈米漆及烘烤導體奈米漆，以形成閘極電極112、閘極電極102a、和閘極電極102b。

接著，形成閘極絕緣膜123以覆蓋基底101、閘極電極112、閘極電極102a、和閘極電極102b（請參見圖3B）。

然後，形成氧化物半導體膜124以覆蓋閘極絕緣膜123（請參見圖3C）。使用用於氧化物半導體膜104的材料作為靶，以濺射法形成氧化物半導體膜124。

然後，以蝕刻來處理氧化物半導體膜124，以致於在閘極電極112上形成氧化物半導體膜114而以閘極絕緣膜123介於其間，以及在閘極電極102a和閘極電極102b上形成氧化物半導體膜104而以閘極絕緣膜123介於其間（請參見圖4A）。因此，經由相同步驟，使用相同材料，可以形成氧化物半導體膜114及氧化物半導體膜104，氧化物半導體電晶體110的通道形成區係形成於氧化物半導體膜114中，氧化物半導體電晶體100的通道形成區係形成於氧化物半導體膜104中。

在圖4A中，在閘極電極102a與閘極電極102b之間的氧化物半導體膜104的區域，亦即，氧化物半導體膜104未與

閘極電極重疊的區域，是 L_{off} 區 109。 L_{off} 區 109 的存在可以降低氧化物半導體電晶體 100 的開啓狀態電流。

導體膜 125 形成爲覆蓋絕緣膜 123、氧化物半導體膜 114、及氧化物半導體膜 104（請參見圖 4B）。使用電極 105a 和電極 105b 的材料作爲靶，以濺射法執行導體膜 125 的形成。

接著，蝕刻導體膜 125，以致於形成電極 115a 和電極 115b 和電極 105a 和電極 105b，電極 115a 和電極 115b 是氧化物半導體電晶體 110 的源極電極和汲極電極，電極 105a 和電極 105b 是氧化物半導體電晶體 100 的源極電極和汲極電極。如上所述般，製造氧化物半導體電晶體 110 和氧化物半導體電晶體 100（請參見圖 4C）。

然後，形成作爲保護膜的絕緣膜 126 以覆蓋氧化物半導體電晶體 110 和氧化物半導體電晶體 100（請參見圖 2C）。

由於氧化物半導體電晶體 110 未具有 L_{off} 區，所以，開啓狀態電流高。另一方面，氧化物半導體電晶體 100 具有 L_{off} 區 109，因而降低開啓狀態電流。

如此，在相同基底 101 上製造開啓狀態電流低的氧化物半導體電晶體 100 及開啓狀態電流高的氧化物半導體電晶體 110。

注意，在本實施例中，對氧化物半導體膜 124 執行蝕刻，以致於形成氧化物半導體膜 114 和氧化物半導體膜 104，然後，形成及蝕刻導體膜 125，以致於形成電極 115a、

電極 115b、電極 105a、及電極 105b。但是，本實施例不限於上述製程。可以形成氧化物半導體膜 124 及導體膜 125，然後使用相同的掩罩以蝕刻氧化物半導體膜 124 及導體膜 125。使用相同掩罩以蝕刻氧化物半導體膜 124 及導體膜 125，可以降低掩罩數目及製造步驟數目。

以上述方式在相同基底 101 上製造開啓狀態電流低的氧化物半導體電晶體 100 及開啓狀態電流高的氧化物半導體電晶體 110，可以降低氧化物半導體電晶體的製造步驟數目且製造成本因而較低。

注意，雖然在本實施例中，以製造底部閘極型電晶體為例來說明開啓狀態電流低的氧化物半導體電晶體 100 及開啓狀態電流高的氧化物半導體電晶體 110，但是，本發明的一實施例不限於此。也是在使用頂部閘極型電晶體作為氧化物半導體電晶體 100 和氧化物半導體電晶體 110 的情形中，可以在同一基底上同時製造這些電晶體。因此，氧化物半導體電晶體的製造步驟的數目可以降低，導致製造成本降低。

< 顯示裝置 >

在本實施例中，說明發光顯示裝置的實施例作為根據本發明的一實施例之顯示裝置。關於包含於顯示裝置中的顯示元件，此處說明利用電致發光的發光元件。利用電致發光的發光元件根據發光材料為有機化合物或無機化合物而分類。一般而言，前者稱為有機 EL 元件，後者稱為無

機 EL 元 件 。

在有機 EL 元 件 中，藉由施加電壓至發光元 件，電子和電洞分別從成對的電極注入含有發光的有機化合物之層，以及電流流動。載子（電子和電洞）復合，因此，發光有機化合物受激發。發光有機化合物從受激發狀態返回至基態，藉以發光。歸功於此機制，發光元 件稱為電流激發發光元 件。

無機 EL 元 件根據它們的元 件結構而分類成散佈型無機 EL 元 件以及薄膜無機 EL 元 件。散佈型無機 EL 元 件具有的發光層中發光材料粒子散佈於接合劑中，且其發光機制是利用施子能階及受子能階之施子－受子復合型發光。薄膜無機 EL 元 件具有一結構，其中，發光層夾於介電層與介電層之間，這些介電層又夾於電極與電極之間，且其發光機制是利用金屬離子的內殼電子遷躍之局部型發光。注意，此處以有機 EL 元 件為例說明發光元 件。

在圖 5A 中，顯示主動矩陣 EL 顯示裝置作為關於根據本發明的一實施例之發光顯示裝置實施例。圖 5A 中所示的發光顯示裝置包含在具有絕緣表面的基底 101 上的像素部 131、及閘極驅動器 132 和源極驅動器 134，像素部 131 包含眾多像素 136，閘極驅動器 132 和源極驅動器 134 是用於驅動像素部 131 的驅動電路。

像素部 131 經由從源極驅動器 134 延伸的眾多源極線 135 而連接至源極驅動器 134。像素部 131 也經由從閘極驅動器 132 延伸的眾多閘極線 133 而連接至閘極驅動器 132。

像素部 131 包含對應於源極線 135 和閘極線 133 之以矩陣配置的眾多像素 136。

每一像素 136 包含電晶體 141、電晶體 142、發光元件 144、電容器 143、源極線 135、閘極線 133、以及電源線 137（請參見圖 5B）。

電晶體 141 的源極和汲極之一電連接至源極線 135。電晶體 141 的源極和汲極中之另一者電連接至電容器 143 以及電晶體 142 的閘極電極。電晶體 141 的閘極電連接至閘極線 133。電晶體 141 作為控制電晶體 142 的開/關之切換元件。

電晶體 142 的源極和汲極之一電連接至發光元件 144。電晶體 142 的源極和汲極中之另一者電連接至電容器 143 的另一端以及電源線 137。電晶體 142 的閘極電連接至電晶體 141 的源極和汲極中之另一者及電容器 143 的一端。電晶體 142 作為用於控制發光元件 144 中流動的電流之電流控制元件。

電容器 143 的一端電連接至電晶體 141 的源極和汲極中之另一者及電晶體 142 的閘極。電容器 143 的另一端電連接至電晶體 142 的源極和汲極中之另一者及電源線 137。

發光元件 144 電連接至電晶體 142 的源極和汲極中之一。

關於像素 136 中使用的電晶體 141 和電晶體 142，可以使用參考圖 1A 和 1B 以及圖 2B 和 2C 所述的氧化物半導體電晶體 100。

當使用具有 L_{off} 區 109 的氧化物半導體電晶體 100 作為

像素 136 中使用的電晶體 141 和電晶體 142 時，可以取得具有降低的開啓狀態電流卻未增加佔據面積之電晶體 141 和電晶體 142。

如上所述般在發光顯示裝置的像素 136 中使用開啓狀態電流降低的氧化物半導體電晶體，因而能夠抑制發光顯示裝置的孔徑比降低。

此外，由於即使當電晶體 142 的驅動電壓改變時，汲極電流量的改變仍然小，所以，特別較佳的是使用開啓狀態電流降低的電晶體作為電晶體 142，電晶體 142 是發光元件 144 的電流控制電晶體。理由如下所述。

本實施例的發光顯示裝置的亮度視發光元件 144 和電晶體 142 的電流而定。因此，發光元件 144 和電晶體 142 的特徵對於發光顯示裝置的亮度是重要的。

參考圖 9A 及 9B，說明下述二情形之間的特徵差異：使用通道長度長且開啓狀態電流因而低的電晶體作為圖 5A 及 5B 中所示之電晶體 142 的情形以及使用通道長度短且開啓狀態電流因而高的電晶體作為圖 5A 及 5B 中所示的電晶體 142 之情形。

在圖 5A 及 5B 中，連接至電源線 137 之電晶體 142 的源極和汲極中之一的電壓稱為電壓 V_A ，以及，連接至發光元件 144 的電晶體 142 的源極和汲極中之另一者的電壓稱為電壓 V_E 。

圖 9A 及 9B 顯示具有低開啓狀態電流（具有長通道長度）的電晶體以及具有高開啓狀態電流（具有短通道長度）

的電晶體之電壓 V_E 相對於汲極電流 I_d 的特徵曲線（於下也稱為「 V_E-I_D 特徵曲線」）、以及發光元件 144 的電壓特徵曲線。注意，此時，在具有低開啓狀態電流（具有長通道長度）的電晶體的閘極與源極之間的電壓 V_{gs} 等於具有高開啓狀態電流（具有短通道長度）的電晶體的閘極與源極之間的電壓。

在圖 9A 中，顯示發光元件 144 的電壓特徵之曲線稱為曲線 C_E 。

此外，顯示具有低開啓狀態電流（具有長通道長度）的電晶體的 V_E-I_D 特徵的曲線稱為曲線 C_l ，曲線 C_l 與曲線 C_E 交會的點的電壓稱為電壓 V_l ，以及，曲線 C_l 與曲線 C_E 交會的點的電流稱為電流 I_{dl} 。

此外，顯示具有高開啓狀態電流（具有短通道長度）的電晶體的 V_E-I_D 特徵的曲線稱為曲線 C_s ，曲線 C_s 與曲線 C_E 交會的點的電壓稱為電壓 V_s ，以及，曲線 C_s 與曲線 C_E 交會的點的電流稱為電流 I_{ds} 。

曲線 C_l 及曲線 C_s 均具有飽合區 S 和線性區 R。飽合區 S 是汲極電流 I_d 相對於電壓 V_E 幾乎未改變的區域。線性區 R 是汲極電流 I_d 相對於電壓 V_E 線性地改變的區域。

電壓 V_l 是具有低開啓狀態電流（具有長通道長度）的電晶體的驅動電壓，電壓 V_s 是具有高開啓狀態電流（具有短通道長度）的電晶體的驅動電壓。

在圖 9B 中，顯示發光元件 144 劣化及發光元件 144 中流動的電流變低之情形中的電壓特徵。

在圖 9B 中，曲線 C_{E1} 顯示尚未開始劣化之發光元件 144 的電壓特徵，曲線 C_{E2} 顯示已劣化之發光元件 144 的電壓特徵。

顯示具有低開啓狀態電流（具有長通道長度）的電晶體的 V_E-I_D 特徵的曲線稱為曲線 C_l ，曲線 C_l 與曲線 C_{E1} 交會的點的電壓稱為驅動電壓 V_{l1} ，以及，顯示具有高開啓狀態電流（具有短通道長度）的電晶體的 V_E-I_D 特徵的曲線稱為曲線 C_s ，曲線 C_s 與曲線 C_{E1} 交會的點的電壓稱為驅動電壓 V_{s1} 。

類似地，顯示具有低開啓狀態電流（具有長通道長度）的電晶體的 V_E-I_D 特徵的曲線稱為曲線 C_l ，曲線 C_l 與曲線 C_{E2} 交會的點的電壓稱為驅動電壓 V_{l2} ，以及，顯示具有高開啓狀態電流（具有短通道長度）的電晶體的 V_E-I_D 特徵的曲線稱為曲線 C_s ，曲線 C_s 與曲線 C_{E2} 交會的點的電壓稱為驅動電壓 V_{s2} 。

當發光元件 144 劣化及發光元件 144 中流動的電流變低時，施加至發光元件 144 的電壓值需要增加。因此，驅動電壓 V_{l2} 及驅動電壓 V_{s2} 的值高於驅動電壓 V_{l1} 及驅動電壓 V_{s1} 的值。此外，當驅動電壓 V_{l2} 及驅動電壓 V_{s2} 的值變高時，驅動電壓 V_{l2} 及驅動電壓 V_{s2} 可能進入線性區 R。

圖 9B 顯示具有高開啓狀態電流（具有短通道長度）的驅動電壓 V_{s2} 在線性區 R 中的情形。當驅動電壓在線性區 R 時，汲極電流可能因驅動電壓的稍微改變而顯著地變化。

另一方面，具有低開啓狀態電流（具有長通道長度）

的電晶體的驅動電壓 V_{12} 不在線性區 R 而在飽合區 S 中。

因此，具有低開啓狀態電流（具有長通道長度）的電晶體即使驅動電壓改變時仍然具有抑制汲極電流變化的效果。

因此，具有低開啓狀態電流（具有長通道長度）的電晶體特別適用於電晶體 142，即使驅動電晶體 142 的驅動電壓改變時汲極電流改變量仍然小。

關於用於驅動包含眾多像素 136 的像素部 131 之閘極驅動器 132 和源極驅動器 134 中使用的電晶體，可以使用圖 2A 及 2C 中所示的氧化物半導體電晶體 110。

藉由使用氧化物半導體電晶體 110 作為閘極驅動器 132 和源極驅動器 134 中使用的電晶體，在相同基底 101 上製造開啓狀態電流高的氧化物半導體電晶體 110 以及開啓狀態電流低的氧化物半導體電晶體 100。

在相同基底 101 上形成開啓狀態電流高的氧化物半導體電晶體 110 以及開啓狀態電流低的氧化物半導體電晶體 100 可以減少氧化物半導體電晶體 110 和氧化物半導體電晶體 100 的製造步驟，導致製造成本降低。

根據本實施例，取得顯示裝置，其中，在相同基底 101 上，開啓狀態電流低的氧化物半導體電晶體 100 用於像素 136 中，開啓狀態電流高的氧化物半導體電晶體 110 用於驅動電路中（閘極驅動器 132 和源極驅動器 134）。

關於包含眾多像素 136 的像素部 131 中使用的電晶體以及驅動電路（閘極驅動器 132 和源極驅動器 134）中使用的

電晶體，在相同基底 101 上製造氧化物半導體電晶體 100 以及氧化物半導體電晶體 110。因此，能夠減少發光顯示裝置的製造步驟並因而降低製造成本。

圖 6A 至 6C 顯示發光元件 144 和作為電晶體 142 的氧化物半導體電晶體 100 的剖面。

圖 6A 中所示的發光顯示裝置包含基底 101、作為電晶體 142 的氧化物半導體電晶體 100、絕緣膜 126、絕緣膜 127、分隔壁 128、電極 107、發光層 152、以及電極 153。電極 107 電連接至氧化物半導體電晶體 100 的源極電極和汲極電極中之另一者。發光元件 144 包含電極 107、發光層 152、及電極 153。

為了取出發光元件 144 發射的光，發光元件 144 的陽極和陰極中至少之一具有透光性。電晶體及發光元件形成於基底上。發光元件可以具有頂部發光結構，其中，經由與基底側相反的側上的表面取出發光；底部發光結構，其中，經由與基底側上的表面取出發光；或者，雙發光結構，其中，經由與基底側相反的側上的表面以及基底側上的表面取出發光。根據本發明的一實施例之像素結構可以應用至具有任何這些發光結構的發光元件。

圖 6A 顯示具有頂部發光結構的發光元件 144。

使用例如丙烯酸、聚醯亞胺、或聚醯胺等有機樹脂或使用矽烷、較佳地形成絕緣膜 127。

在本實施例中，在像素 136 中的電晶體 142（氧化物半導體電晶體 100）是 n 通道電晶體。因此，電極 107 較佳地

作為陰極。具體而言，使用例如Ca、Al、CaF、MgAg、或AlLi等具有低功函數的金屬材料。

使用有機樹脂膜、無機樹脂膜、或有機聚矽烷，形成分隔壁128。特別較佳的是使用感光材料形成分隔壁128以在電極107上具有開口，以致於開口的側壁形成為具有連續曲率的傾斜表面。

發光層152可以形成為具有單層結構或包含複數層的堆疊結構。

電極153形成為陽極以覆蓋發光層152。電極153可以由透光導體膜形成，使用具有透光性的導體材料形成透光導體膜。

關於具有透光特性的導體材料，可為含有氧化鎢的氧化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦的氧化銦、含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、及添加氧化矽的銦錫氧化物。

由電極107、發光層152、及電極153的重疊形成發光元件144。為了防止氧、氫、濕氣、二氧化碳、等等進入發光元件144，可以形成保護膜以覆蓋電極153和分隔壁128。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。

在圖6A中所示的發光元件144的情形中，使用具有遮光性的金屬材料以形成作為陰極的電極107，以及，使用具有透光性的導體材料以形成作為陽極的電極153。因此，如箭頭所示，光從圖6A中所示的發光元件144發射朝向

電極 153 側。圖 6A 中所示的發光元件 144 是具有頂部發光結構的發光元件。

由於圖 6A 中所示的發光元件是具有頂部發光結構的發光元件，所以，難以增加發光顯示裝置的孔徑比。但是，根據本實施例，電晶體 142 的開啓狀態電流最佳化，以及，可以有利地使用根據本實施例的發光顯示裝置。

圖 6B 顯示具有底部發光結構的發光元件 144。

在圖 6B 中，使用上述具有透光性的導體材料以形成電連接至像素 136 中的電晶體 142（氧化物半導體電晶體 100）之電極 108。

在具有透光性的電極 108 上形成作為發光元件 144 的陰極之電極 154，發光層 152 和作為陽極的電極 153 依序地堆疊於電極 154 上。

關於作為陰極的電極 154，如同圖 6A 中所示的電極 107 中一般，可以使用各式各樣的材料，只要其是具有低功函數的導體材料即可。注意，電極 154 形成為具有能使光透射的厚度（較佳地約 5 nm 至 30 nm）。舉例而言，使用具有 20 nm 厚度的鋁膜作為電極 154。

在電極 153 具有透光性的情形中，形成反射或阻擋光的遮光膜 155 以覆蓋電極 153。關於遮光膜 155，舉例而言，可以使用使光反射的金屬等等；但是，遮光膜 155 不限於金屬膜。舉例而言，可以使用添加黑顏料的樹脂。

由電極 154、發光層 152、及電極 153 的重疊形成發光元件 144。為了防止氧、氫、濕氣、二氧化碳、等等進入

發光元件 144，可以形成保護膜以覆蓋遮光膜 155 和分隔壁 128。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC 膜、等等。

在圖 6B 中所示的發光元件 144 的情形中，作為陰極的電極 154 的厚度小至足以使光透射。此外，在電極 154 之下形成具有透光性的電極 108。此外，形成遮光膜 155 以覆蓋作為陽極的電極 153。

因此，如箭頭所示，光從圖 6B 中所示的發光元件 144 發射朝向電極 154 側。圖 6B 中所示的發光元件 144 是具有底部發光結構的發光元件。

雖然圖 6B 中所示的發光元件是具有頂部發光結構的發光元件，但是，根據本施例，發光顯示裝置的孔徑比可以增加。此外，根據本實施例，電晶體 142 的開啓狀態電流最佳化，以及，可以有利地使用根據本實施例的發光顯示裝置。

圖 6C 顯示具有雙發光結構的發光元件 144。

在圖 6C 中，如同圖 6B 中一般，使用上述具有透光性的導體材料以形成電連接至像素 136 中的電晶體 142（氧化物半導體電晶體 100）之電極 108。

在圖 6C 中所示的發光元件 144 中，如同圖 6B 中一般，在具有透光性的電極 108 上形成作為發光元件 144 的陰極之電極 154，發光層 152 和作為陽極的電極 153 依序地堆疊於電極 154 上。

關於作為陰極的電極 154，如同圖 6A 中所示的電極

107中一般，可以使用各式各樣的材料，只要其是具有低功函數的導體材料即可。注意，電極154形成爲具有能使光透射的厚度（較佳地約5nm至30nm）。舉例而言，使用具有20 nm厚度的鋁膜作爲電極154。

由電極154、發光層152、及電極153的重疊形成發光元件144。爲了防止氧、氫、濕氣、二氧化碳、等等進入發光元件144，可以形成保護膜以覆蓋電極153和分隔壁128。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。

在圖6C中所示的發光元件144的情形中，作爲陰極的電極154的厚度小至足以使光透射。此外，在電極154之下形成具有透光性的電極108。此外，也使用具有透光性的導體材料來形成作爲陽極的電極153。

因此，如箭頭所示，光從圖6C中所示的發光元件144發射朝向電極154側及電極153側等二側。圖6C中所示的發光元件144是具有底部發光結構的發光元件。

此外，較佳的是以具有高氣密性及小排氣性的覆蓋材料或保護膜（例如接合膜或紫外光可固化樹脂膜）來封裝（密封的）如此形成的發光元件144，以致於發光元件144不會曝露至外部空氣。

注意，雖然此處以有機EL元件作爲發光元件144來說明，但是，也可以設置無機EL元件作爲發光元件144。

此外，假使需要時，氧化物半導體電晶體100可以設有用於屏蔽 L_{off} 區109的遮光膜或是用於屏蔽整個氧化物半

導體電晶體 100 的遮光膜。此遮光膜可以增進光取出效率。

< 顯示面板 >

圖 7A 及 7B 是上視圖及剖面視圖，顯示本實施例的顯示裝置之一模式的顯示面板。圖 7B 相當於圖 7A 的 C-C' 剖面視圖。

密封材料 162 設置成圍繞形成於第一基底 101 上的像素部 131、閘極驅動器 132a、閘極驅動器 132b、源極驅動器 134a、以及源極驅動器 134b。此外，第二基底 161 設置在像素部 131、閘極驅動器 132a、閘極驅動器 132b、源極驅動器 134a、及源極驅動器 134b 上。像素部 131、閘極驅動器 132a、閘極驅動器 132b、源極驅動器 134a、以及源極驅動器 134b 與填充物 169 一起由第一基底 101、第二基底 161、及密封材料 162 密封。

關於第一基底 101 上的像素部 131 中使用的電晶體，以上述方式，使用參考圖 1A 及 1B 以及圖 2B 及 2C 中所述的氧化物半導體電晶體 100。

藉由使用具有 L_{off} 區 109 的氧化物半導體電晶體 100 作為像素部 131 中使用的電晶體，可以降低像素部 131 中使用的電晶體的開啓狀態電流，卻不增加佔據面積。

在氧化物半導體電晶體 100 用於像素部 131 中的顯示面板中，可以抑制顯示面板的孔徑比。

關於閘極驅動器 132a、閘極驅動器 132b、源極驅動器

134a、及源極驅動器134b中使用的電晶體，以上述方式，使用參考圖2A及2C所述的氧化物半導體電晶體110。

因此，取得顯示面板，其中，在相同基底101上，在像素部131中使用開啓狀態電流低的氧化物半導體電晶體100以及在閘極驅動器132a、閘極驅動器132b、源極驅動器134a、以及源極驅動器134b中使用開啓狀態電流高的氧化物半導體電晶體110。因此，顯示面板的製造步驟減少並因而降低製造成本。

訊號及電位經由可撓印刷電路（FPC）167a和可撓印刷電路（FPC）167b而供應至閘極驅動器132a、閘極驅動器132b、源極驅動器134a、以及源極驅動器134b。

關於圖7B中所示的顯示面板的發光元件144，使用圖6A中所示具有頂部發光結構的發光元件。在顯示面板中，由與電極107相同的導體膜形成連接端165，由與包含於發光元件144中的電極153相同的導體膜形成佈線166。

注意，不侷限於圖6A中所示的具有頂部發光結構的發光元件，可以使用圖6B中所示的具有底部發光結構的發光元件或是圖6C中所示的具有雙發光結構的發光元件作為發光元件144。

在圖7B中所示的顯示面板中使用具有圖6B中所示的具有底部發光結構的發光元件之情形中，與電極108或電極154相同的導體膜可以用於連接端165以及與電極153相同的導體膜可以用於佈線166。

在圖7B中所示的顯示面板中使用具有圖6C中所示的

具有雙發光結構的發光元件之情形中，與電極 108 或電極 154 相同的導體膜可以用於連接端 165 以及與電極 153 相同的導體膜可以用於佈線 166。

連接端 165 經由各向異性導體膜 168 而電連接至包含於 FPC 167a 中的端子。

在圖 6A 中所示的具有頂部發光結構的發光元件或圖 6C 中所示的具有雙發光結構的發光元件作為發光元件 144 之情形中，位於從發光元件 144 取出光的方向上的第二基底 161 需要具有透光性。在該情形中，例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料用於第二基底 161。

關於填充物 169，除了例如氮或氬等惰性氣體之外，也可以使用紫外光可固化樹脂或熱固樹脂。舉例而言，可以使用聚氯乙烯（PVC）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、聚矽氧樹脂、聚乙烯丁醛（PVB）、或乙烯乙酸乙酯（EVA）。在本實施例中，以氮用於填充物 169。

在需要時，可以在發光元件 144 的發光表面之上適當地設置例如極化板、圓形極化板（包含橢圓形極化板）、延遲板（四分之一波板或半波板）、或濾光器的光學膜。此外，極化板或圓形極化板可以設有抗反射膜。舉例而言，執行抗眩光處理，藉由表面之上的凸部來將反射光散光以致降低眩光。

根據本實施例，如上所述般取得抑制開啓狀態電流降低及佔據面積增加的氧化物半導體電晶體。

此外，根據本實施例，在顯示裝置的像素中使用開啓

電流降低的氧化物半導體電晶體，因而抑制顯示裝置的孔徑比降低。

根據本實施例，在同一基底上製造開啓狀態電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶體。

此外，根據本實施例，取得顯示裝置，其中，在相同基底上，在像素中使用開啓狀態電流低的氧化物半導體電晶體及在驅動電路中使用開啓狀態電流高的氧化物半導體電晶體。

[實例 1]

在本實例中，說明在通道長度方向上 L_{off} 區 109 的長度 F 改變的情形中氧化物半導體電晶體的特徵變化。更具體而言，說明閘極－源極電壓 V_{gs} 相對於汲極電流 I_d 特徵（於下也稱為「 $V_{gs}-I_d$ 特徵」）對長度 F 的相依性。

圖 8 顯示長度 F 改變的情形中氧化物半導體電晶體的 $V_{gs}-I_d$ 。關於本實例的氧化物半導體電晶體，使用上述實施例中所述的氧化物半導體電晶體 100。此外，長度 F 為 $0\mu m$ ，亦即 L_{off} 區不存在之氧化物半導體電晶體具有與上述實施例中的氧化物半導體電晶體 110 相同的結構。注意，在本實例中，使用氧化銦、氧化鋁、及氧化鋅（銦鋁鋅氧化物：IGZO）形成的氧化物作為氧化物半導體電晶體 100 中的氧化物半導體膜 104 的材料以及氧化物半導體電晶體 110 中的氧化物半導體膜 114 的材料。

本實例中測量的多個氧化物半導體電晶體具有彼此不同的通道長度 L 以及不同的通道寬度 W 。汲極電流 I_d 視通道長度 L 及通道寬度 W 而變。因此，在本實例中，汲極電極 I_d 根據通道長度 L 對通道寬度 W 的比例而歸一化。

L_{off} 區不存在的氧化物半導體電晶體稱為電晶體 1，電晶體 1 的通道長度 L 稱為通道長度 L_1 ，以及，電晶體 1 的通道寬度 W 稱為 W_1 。

在通道長度方向上 L_{off} 區 109 的長度 F 為 $3\mu m$ 的氧化物半導體電晶體稱為電晶體 2。電晶體 2 的通道長度 L 稱為通道長度 L_2 ，以及，電晶體 2 的通道寬度 W 稱為 W_2 ，以及，電晶體 2 的測量到的汲極電流 I_d 稱為 I_{d2} 。類似地，在通道長度方向上長度 F 為 $10\mu m$ 的氧化物半導體電晶體稱為電晶體 3，電晶體 3 的通道長度 L 、通道寬度 W 、及測量到的汲極電極 I_d 分別稱為通道長度 L_3 、通道寬度 W_3 、以及汲極電流 I_{d3} （請參見表 1）。

[表 1]

	通道長度 L		通道寬度 W		F	汲極電流 I_d	
	名稱	長度 (μm)		長度 (μm)	長度 (μm)	測量到 的 I_d	歸一化 的 I_d
電晶體 1	L_1	20	W_1	10	0		
電晶體 2	L_2	9	W_2	11	3	I_{d2}	I_{d2}'
電晶體 3	L_3	21	W_3	11	15	I_{d3}	I_{d3}'

電晶體 2 的汲極電流 I_{d2} 以及電晶體 3 的汲極電流 I_{d3} 根據 L_1/W_1 比例而歸一化， L_1/W_1 比例是電晶體 1 的通道寬度

W_1 對電晶體1的通道長度 L_1 之比例。

關於電晶體2，測量到的汲極電流 I_d 稱為汲極電極 I_{d2} ，以及歸一化的汲極電流稱為汲極電流 I_{d2}' 。當測量到的汲極電流 I_{d2} 根據 L_1/W_1 比例而歸一化時，滿足公式 I_{d2}' ： $I_{d2}=W_2/L_2 : W_1/L_1$ 。因此，滿足公式 $I_{d2}'=I_{d2} \times (W_2/L_2) \times (L_1/W_1)$ 。關於電晶體3，執行類似的歸一化（請參見表1）。

圖8顯示電晶體1的 $V_{gs}-I_d$ 特徵、電晶體2的歸一化 $V_{gs}-I_d$ 特徵、以及電晶體3的歸一化 $V_{gs}-I_d$ 特徵。在圖8中，點虛線表示電晶體1的 $V_{gs}-I_d$ 特徵，長短交錯的虛線表示電晶體2的 $V_{gs}-I_d$ 特徵、實線表示電晶體3的 $V_{gs}-I_d$ 特徵。

如圖8所示，隨著通道長度方向上的 L_{off} 區109的長度 F 愈長，歸一化的汲極電流 I_d' 愈低。

因此，根據本實例，能夠確認藉由 L_{off} 區109的存在而降低開啓狀態電流的效果。

因此，根據本發明的一實施例，能夠提供開啓狀態電流降低但不增加佔據面積之氧化物半導體電晶體。

此外，根據本發明的一實施例，在像素中使用開啓狀態電流降低的氧化物半導體電晶體但不降低孔徑比。

再者，根據本發明的一實施例，在同一基底上製造開啓狀態電流低的氧化物半導體電晶體以及開啓狀態電流高的氧化物半導體電晶體。

藉由在同一基底上製造開啓狀態電流低的氧化物半導體電晶體以及開啓狀態電流高的氧化物半導體電晶體，可

以降低氧化物半導體電晶體的製造步驟數目且製造成本因而較低。

根據本發明的一實施例，提供顯示裝置，其中，在同一基底上，開啓狀態電流低的氧化物半導體電晶體用於像素中以及開啓狀態電流高的氧化物半導體電晶體用於驅動電路中。

在像素中製造開啓狀態電流低的氧化物半導體電晶體以及在驅動電路中製造開啓狀態電流高的氧化物半導體電晶體，可以降低顯示裝置的製造步驟數目且製造成本因而更低。

本申請案根據2010年9月15日向日本專利局申請的日本專利申請序號2010-207009之申請案，其內容於此一併列入參考。

【圖式簡單說明】

在附圖中，

圖1A是半導體裝置的上視圖，圖1B是其剖面視圖；

圖2A及2B是半導體裝置的上視圖，圖2C是其剖面視圖；

圖3A至3C是剖面視圖，顯示半導體裝置的製程；

圖4A至4C是剖面視圖，顯示半導體裝置的製程；

圖5A是顯示裝置的方塊圖，圖5B是像素的電路圖；

圖6A至6C是顯示裝置的剖面視圖；

圖7A是顯示面板的上視圖，圖7B是其剖面視圖；

圖 8 顯示氧化物半導體電晶體的 $V_{gs}-I_d$ 特徵曲線；

圖 9A 及 9B 顯示通道長度彼此不同的電晶體的特徵曲線；

圖 10A 及 10B 是半導體裝置的上視圖，圖 10C 是其剖面視圖；

圖 11A 至 11E 顯示氧化物材料的結構；

圖 12A 至 12C 顯示氧化物材料的結構；及

圖 13A 至 13C 顯示氧化物材料的結構。

【主要元件符號說明】

100：氧化物半導體電晶體

101：基底

102a：閘極電極

102b：閘極電極

104：氧化物半導體膜

105a：電極

105b：電極

107：電極

108：電極

109： L_{off} 區

110：氧化物半導體電晶體

112：閘極電極

114：氧化物半導體膜

115a：電極

- 115b : 電 極
- 123 : 閘 極 絕 緣 膜
- 124 : 氧 化 物 半 導 體 膜
- 125 : 導 體 膜
- 126 : 絕 緣 膜
- 127 : 絕 緣 膜
- 128 : 分 隔 壁
- 131 : 像 素 部
- 132a : 閘 極 驅 動 器
- 132b : 閘 極 驅 動 器
- 133 : 閘 極 線
- 134 : 源 極 驅 動 器
- 134a : 源 極 驅 動 器
- 134b : 源 極 驅 動 器
- 135 : 源 極 線
- 136 : 像 素
- 137 : 電 源 線
- 141 : 電 晶 體
- 142 : 電 晶 體
- 143 : 電 容 器
- 144 : 發 光 元 件
- 152 : 發 光 層
- 153 : 電 極
- 154 : 電 極

155 : 遮光膜

161 : 基底

162 : 密封材料

165 : 連接端

166 : 佈線

167a : 可撓印刷電路

167b : 可撓印刷電路

168 : 各向異性導體膜

169 : 填充物

七、申請專利範圍：

1. 一種顯示裝置，包括：

在絕緣表面之上用於驅動像素部的驅動電路；以及

在該絕緣表面之上之包含眾多像素的該像素部，該眾多像素中的每一像素均包含：

發光元件；

用於控制電流控制元件的開／關之切換元件；及

用於控制該發光元件的電流之該電流控制元件，
該電流控制元件包含：

在該絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；

氧化物半導體膜，包含與該第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與該第二閘極電極重疊而以該閘極絕緣膜介於其間的區域、以及既未與該第一閘極電極重疊也未與該第二閘極電極重疊的區域；

與部份該第一閘極電極及部份該氧化物半導體膜重疊的源極電極和汲極電極中之一；

與部份該第二閘極電極及部份該氧化物半導體膜重疊的該源極電極和該汲極電極中之另一者；以及，

絕緣膜，覆蓋該閘極絕緣膜、該第一閘極電極、該第二閘極電極、該氧化物半導體膜、該源極電極、和該汲極電極，該絕緣膜直接接觸該氧化物半導體膜。

2. 如申請專利範圍第 1 項之顯示裝置，其中，該源極電極和該汲極電極包含選自鋁、鉻、鈹、鈦、鉬、及鎢之

金屬。

3.如申請專利範圍第 1 項之顯示裝置，其中，該氧化物半導體膜包含銦、鎵、及鋅。

4.如申請專利範圍第 1 項之顯示裝置，其中，該驅動電路是源極驅動器或閘極驅動器。

5.一種顯示裝置，包括：

在絕緣表面之上包含眾多像素的像素部，該眾多像素中的每一像素均包含：

發光元件；及

用於控制第一電晶體的開／關之切換元件，該第一電晶體用於控制該發光元件的電流，該第一電晶體包含：

在該絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；

第一氧化物半導體膜，包含銦、鎵、及鋅，該第一氧化物半導體膜包含與該第一閘極電極重疊而以閘極絕緣膜介於其間的區域、與該第二閘極電極重疊而以該閘極絕緣膜介於其間的區域、以及既未與該第一閘極電極重疊也未與該第二閘極電極重疊的區域；

與部份該第一閘極電極及部份該第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之一；

與部份該第二閘極電極及部份該第一氧化物半導體膜重疊的該第一源極電極和該第一汲極電極中之另一者；以及

絕緣膜，覆蓋該閘極絕緣膜、該第一閘極電極、該第二閘極電極、該第一氧化物半導體膜、該第一源極電極、和該第一汲極電極，該絕緣膜直接接觸該第一氧化物半導體膜，以及

在該絕緣表面之上用於驅動該像素部的驅動電路，該驅動電路包含第二電晶體，該第二電晶體包含：

在該絕緣表面之上的第三閘極電極；

第二氧化物半導體膜，包含銦、鎵、及鋅，該第二氧化物半導體膜與該第三閘極電極重疊而以該閘極絕緣膜介於其間；

第二源極電極，與部份該第三閘極電極及部份該第二氧化物半導體膜重疊的第二源極電極、以及與部份該第三閘極電極及部份該第二氧化物半導體膜重疊的第二汲極電極；以及，

該絕緣膜，覆蓋該閘極絕緣膜、該第三閘極電極、該第二氧化物半導體膜、該第二源極電極、和該第二汲極電極，該絕緣膜直接接觸該第二氧化物半導體膜。

6.如申請專利範圍第 5 項之顯示裝置，其中，該第一源極電極、該第一汲極電極、該第二源極電極、和該第二汲極電極包含選自鋁、鉻、鈹、鈦、鉬、及鎢之金屬。

7.如申請專利範圍第 5 項之顯示裝置，其中，該驅動電路是源極驅動器或閘極驅動器。

8.一種顯示裝置，包括：

在絕緣表面之上之包含眾多像素的像素部，該眾多像

素中的每一像素均包含：

發光元件；

用於控制電流控制元件的開／關之切換元件；及

用於控制該發光元件的電流之該電流控制元件，

該電流控制元件包含：

在該絕緣表面之上形成為彼此分隔的第一閘極電極和第二閘極電極；

第一氧化物半導體膜，包含與該第一閘極電極重疊而以該閘極絕緣膜介於其間的區域、與該第二閘極電極重疊而以該閘極絕緣膜介於其間的區域、以及既未與該第一閘極電極重疊也未與該第二閘極電極重疊的區域；

與部份該第一閘極電極及部份該第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之一；

與部份該第二閘極電極及部份該第一氧化物半導體膜重疊的第一源極電極和第一汲極電極中之另一者；以及，

絕緣膜，覆蓋該閘極絕緣膜、該第一閘極電極、該第二閘極電極、該第一氧化物半導體膜、該第一源極電極、和該第一汲極電極，該絕緣膜直接接觸該第一氧化物半導體膜，以及，

在該絕緣表面之上用於驅動該像素部的驅動電路，該驅動電路包含電晶體，該電晶體包含：

在該絕緣表面之上的第三閘極電極；

第二氧化物半導體膜，與該第三閘極電極重疊而

以該閘極絕緣膜介於其間；

第二源極電極，與部份該第三閘極電極及部份該第二氧化物半導體膜重疊的第二源極電極、以及與部份該第三閘極電極及部份該第二氧化物半導體膜重疊的第二汲極電極；以及

該絕緣膜，覆蓋該閘極絕緣膜、該第三閘極電極、該第二氧化物半導體膜、該第二源極電極、和該第二汲極電極，該絕緣膜直接接觸該第二氧化物半導體膜。

9.如申請專利範圍第 8 項之顯示裝置，其中，該第一源極電極、該第一汲極電極、該第二源極電極、和該第二汲極電極包含選自鋁、鉻、鈮、鈦、鉬、及鎢之金屬。

10.如申請專利範圍第 8 項之顯示裝置，其中，該第一氧化物半導體膜及該第二氧化物半導體膜包含銦、銻、及鋅。

11.如申請專利範圍第 8 項之顯示裝置，其中，該驅動電路是源極驅動器或閘極驅動器。

圖 1A




圖 1B




圖2A

圖2B




圖2C




圖3A




圖3B




圖3C




圖 4A




圖 4B




圖 4C




圖5A




圖5B




圖 6A




圖 6B




圖 6C




圖 7A




圖 7B




圖 8





圖 9A




圖 9B




圖10A




圖10B




圖10C




圖 11A




圖 11D




圖 11B




圖 11E




圖 11C




圖 12A





圖 12B



圖 12C



- In
- Sn
- Zn
- 0

圖 13A




圖 13B




圖 13C

