(12)特許公報(B2)

(11)特許番号

特許第4640102号

最終頁に続く

(P4640102)

(45)発行日	平成23年	≢3月2日 (20 11.3.2)		(24) 登録日 平成22年12月10日 (2010.12.1				
 (45) 発行日 (51) Int.Cl. HO4N HO4N HO4N HO4N HO4N (21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求 	平成23 5/341 5/353 5/369 5/374 5/376	#3月2日(2011.3.2) (2011.01) (2011.01) (2011.01) (2011.01) (2011.01) (2011.01) (2011.01) (2011.01) (2011.01) 特開2005-305267(平成17年10月20日 特開2007-116395(平成19年5月10日(平成19年12月28日	F I HO4N HO4N HO4N HO4N HO4N (2005-305267) (2005.10.20) P2007-116395A) (2007.12.28)	5/335 5/335 5/335 5/335 5/335 (73)特許和 (74)代理) (72)発明者	 (24) 登録 410 530 690 740 760 760 760 760 740 740<	1911	² 成22年12月1 (全 16 頁 株式会社 市神奈川区 兼行 市神奈川区	10日 (2010.12.10)) 最終頁に続く 計屋町3丁目12 計座町3丁目12
				審査1	番地 宮 井出 :	日本ビ 和水	クター株式会	:社内

(54) 【発明の名称】 全方位カメラ

(57)【特許請求の範囲】

【請求項1】

固体撮像素子を用いて全方位の撮像を行う全方位カメラにおいて、

全方位の被写体からの光を反射する反射手段と、

被写体の光学像を複数の全画素のフォトダイオードに露光の開始と終了のタイミングが 全画素同時となるように露光して光電変換して得た電荷を全画素に蓄積した後、前記露光 の期間に蓄積した電荷を各画素から前記撮像信号として順次出力する、前記固体撮像素子 としてのグローバルシャッタ型CMOSセンサと、

前記反射手段により反射された前記被写体からの光を集光して、前記グローバルシャッ タ型 C M O S センサに前記被写体の光学像を結像する集光用光学系と、

10

前記グローバルシャッタ型CMOSセンサから出力された撮像信号をパノラマ映像に展 開する画像展開手段と、

を備え、

前記グローバルシャッタ型CMOSセンサは、

半導体基板上に形成された第1導電型のウェル、及び前記ウェルにおける所定の第1の 領域とは異なる第2の領域に形成されて前記ウェルに接続する第2導電型の埋め込み部を 有し、前記光学像を光電変換して電荷を蓄積するフォトダイオードと、

前記第1の領域上にゲート酸化膜を介して形成されたリング状ゲート電極と、前記リン グ状ゲート電極の中央開口部に対応する前記ウェル内の領域に形成された第1導電型の第 1 ソース部と、前記第1 ソース部の周囲に前記リング状ゲート電極の外周に達しないよう

10

20

40

に、かつ、前記ゲート酸化膜に接しないように前記ウェル内に埋め込まれて形成されて前 記第1ソース部に接続し前記フォトダイオードから転送された前記電荷を蓄積する第2導 電型のソース近傍領域部と、前記ウェルにおける前記第1の領域とは異なる第3の領域に 前記第1ソース部及び前記ソース近傍領域部に離間して形成された第1導電型の第1ドレ イン部とを有し、前記ソース近傍領域部に蓄積された電荷を前記撮像信号として出力する リング状ゲートトランジスタと、

前記第1の領域上に、前記リング状ゲート電極の一部を覆うように形成された転送ゲート電極を有し、前記埋め込み部を第2ソース部とし、前記ソース近傍領域部を第2ドレイン部とし、前記フォトダイオードに蓄積された前記電荷を前記リング状ゲートトランジスタへ全画素一斉に転送する転送ゲートトランジスタと、

を画素毎に備え、

<u>前記転送ゲート電極から前記リング状ゲート電極までの前記ゲート酸化膜の直下には前</u> 記ウェルが連続して存在しており、前記転送ゲート電極及び前記リング状ゲート電極の各 電位に応じて前記転送ゲート電極と前記リング状ゲート電極との間の前記ウェルの表層部 に電荷転送のバリアが発生又は消失し、前記グローバルシャッタ型CMOSセンサは、前 記フォトダイオードにおける電荷の蓄積を、次の電荷転送が開始されるまで前記撮像信号 の出力期間中も継続して行い、前記撮像信号をフレーム毎に連続して出力することを特徴

とする全方位カメラ。

【請求項2】

前記リング状ゲート電極の電位を制御するリング状ゲート電位制御回路部と、 前記転送ゲート電極の電位を制御する転送ゲート電位制御回路部と、

を更に備えていることを特徴とする請求項1記載の全方位カメラ。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は全方位カメラに係り、特に固体撮像素子を用いて全方位を撮像する全方位カメラに関する。

【背景技術】

[0002]

監視カメラやロボット用カメラはなるべく撮影範囲が広い方がよいが、従来のカメラは 30 通常は画角が限られており、その結果、画角以上の範囲を監視するには複数のカメラを使 用し、カメラを可動式にする必要があった。それに対して、1台で360度の全方位を撮 影する全方位カメラがある。

[0003]

図5は従来の全方位カメラの一例の構成図を示す。同図に示すように、従来の全方位カ メラ200は、周囲360度の様子を映し出すミラー201と、ミラー201で反射され た被写体からの光を集光する集光用光学系202と、固体撮像素子203と、画像展開手 段204とから大略構成されている。ここで、ミラー201の形状としては、双曲面、円 錐形、複数の曲線を組み合わせたものなど種々の方法が提案されている。集光用光学系2 02は、固体撮像素子203の撮像領域の大きさに被写体光学像が縮小、結像するように する。

【0004】

固体撮像素子203としてはCCD(Charge Coupled Device:電荷結合素子)型撮像素 子(以下、単にCCDという)やCMOS(Complementary Metal-Oxide Semiconductor)型撮像素子(以下、CMOSセンサという)が知られているが、CMOSセンサは、C CDに比べて低電圧駆動が可能であり、多画素化で高精細な映像が得られるので、CMO Sセンサが用いられる。

【 0 0 0 5 】

このような構造の全方位カメラでは、例えば撮像対象からの光が光路205に示すように、まずミラー201にて反射して集光用光学系202に入射し、この集光用光学系20 50

2 により固体撮像素子203の撮像領域の大きさに光学像を縮小して結像されて光電変換 される。固体撮像素子203により光電変換されて得られた撮像信号は、画像展開手段2 04に供給される。ここで、ミラー201に映った被写体画像はその曲面に従って歪んで いるが、画像展開手段204により、入力撮像信号に対して、ミラー201の曲面から導 き出される展開式で展開する処理を行うことにより、歪みのないパノラマ映像の映像信号 が得られる。

【0006】

固体撮像素子203はCMOSセンサであるが、これは従来から知られているローリン グシャッタ型CMOSセンサである(例えば、特許文献1参照)。このローリングシャッ タ型CMOSセンサについて説明する。図6は上記の従来のCMOSセンサの一例の等価 回路図を示す。同図に示すCMOSセンサは、簡単のため、単位画素1が横方向2画素、 縦方向2画素の2×2画素の配置とされている。単位画素1は、被写体像を光電変換する フォトダイオード(PD)2と、信号電荷の増幅用MOS型電界効果トランジスタ(以下 、MOSFET)3と、電荷転送用MOSFET4と、リセット用MOSFET5と、選 択用MOSFET7とよりなり、電源ライン6がMOSFET3、5のドレインに接続さ れ、増幅用MOSFET3のソースが選択用MOSFET7のドレインに接続されている

[0007]

増幅用MOSFET3のゲート電極はフローティングディフュージョン(FD)になっており、フォトダイオード2の電荷が電荷転送用MOSFET4のドレイン-ソースを介 20 して増幅用MOSFET3のゲート電極(FD)に転送される。また、増幅用MOSFE T3のゲート電極(FD)の電位は、リセット用MOSFET5によりリセットされる。 【0008】

選択用MOSFET7がオン状態になると、増幅用MOSFET3のソースを選択用M OSFET7のドレイン・ソースを通して画素出力ライン8に導通させる。画素出力ライン8は定電流供給用MOSFET9のドレインに接続されている。定電流供給用MOSF ET9は、増幅用MOSFET3のソースフォロア回路の負荷として作用する。定電流供 給用MOSFET9は、ゲート電位供給ライン13のゲート電位により制御される。 【0009】

また、リセット用制御ライン10、電荷転送用制御ライン11、画素選択用制御ライン 30 12は、それぞれリセット用MOSFET5、電荷転送用MOSFET4、選択用MOS FET7の各ゲート電極に接続されており、その電位はそれぞれパルス供給端子15、1 4、16から、MOSFET19、20、21のドレイン・ソースをそれぞれ通して供給 される。

[0010]

垂直シフトレジスタ17は、行順次走査のために2×2画素の行を選択する回路で、その垂直シフトレジスタ出力線18-1、18-2が、各行のMOSFET19、20、2 1のゲート電極に接続されており、パルス供給端子15、14、16の端子に供給された パルスがどの行の画素を制御するかを決定する。

【0011】

40

10

また、読み出しブロック22は、リセット信号出力を保持する容量23、光信号出力を 保持する容量24、どちらの容量に保持するかを選択するスイッチ用MOSFET25及 び26、水平出力線27、28に接続されたスイッチ用MOSFET29、30からなる 。スイッチ用MOSFET25、26は端子37、38からそのゲート電極に供給される パルスによりスイッチング制御される。

【0012】

水平シフトレジスタ34は、2×2画素のうち、どの列の画素の保持信号を水平出力線 27、28に出力するかをスイッチ用MOSFET29、30のゲートに接続された水平 シフトレジスタ出力線35-1、35-2への出力電位で決定する。また、水平出力線2 7、28をリセットするための電位を端子33から供給し、リセットのタイミングは端子

(3)

36から供給するパルスでスイッチ用MOSFET31、32をスイッチング制御して行う。水平出力線27、28は差動アンプ39の入力端子に接続されている。差動アンプ3 9はリセット信号出力と光信号出力の差をとり、その差信号をアンプ出力端子40からセンサ外に出力する。

【0013】

次に、図6に示す従来のCMOSセンサの動作について図7のタイミングチャートを併 せ参照して説明する。なお、図6中のMOSFETはすべてN型とし、よって、MOSF ETはそのゲート電位がハイレベル(High)でオン、ローレベル(Low)でオフと なる。

[0014**]**

まず、垂直シフトレジスタ出力線18-1の電位が図7(D)に示すように時刻t1で Highとなり、これにより1行目の画素1が選択される。続いて、パルス供給端子16 の入力パルスが図7(C)に示すように時刻t2でHighになり、これにより1行目の 画素1の選択用MOSFET7がオン状態になるため、1行目の画素1の増幅用MOSF ET3のソースが選択用MOSFET7のドレイン・ソースと画素出力ライン8を通して 定電流供給用MOSFET9につながり、ソースフォロア回路を形成する。

【0015】

この状態で、最初にパルス供給端子15に図7(B)に示すように一定時間Highの パルスが供給され、1行目の画素1のリセット用MOSFET5のドレイン・ソースを通 して増幅用MOSFET3のゲート電極(FD)がリセットされる。その後の時刻t3で 、パルス供給端子37の入力パルスが図7(I)に示すようにHighになり、スイッチ 用MOSFET25をオン状態とし、容量23に1行目の画素1のソースフォロワ回路か ら出力されたリセット信号出力が保持される。

【 0 0 1 6 】

次に、パルス供給端子14に時刻t4で図7(A)に示すようにHighパルスが印加 されると、1行目の画素1内の電荷転送用MOSFET4がオンし、1行目の画素1内の フォトダイオード2に蓄積されている電荷が電荷転送用MOSFET4のドレイン・ソー スを介して増幅用MOSFET3のゲート電極(FD)に転送される。その後の時刻t5 で、パルス供給端子38に図7(J)に示すようにHighパルスが印加されると、容量 24に1行目の画素1のソースフォロワ回路から出力された光信号出力が保持される。続 いて、パルス供給端子16の入力パルスが図7(C)に示すように、時刻t6でLowに なるため、1行目の画素1内の選択用MOSFET7がオフになり、1行目の画素1から の出力はなくなる。

[0017]

端子36の入力信号はこの間図7(H)に示すようにHighであり、水平出力ライン 27、28はリセット状態になっている。しかし、上記の時刻t6で端子36の入力信号 が図7(H)に示すようにLowになり、この状態で水平シフトレジスタ出力線35-1 に図7(F)に示すHighパルスを印加すると、1列目のスイッチ用MOSFET29 、30がそれぞれオンとされるため、1列目の容量23、24の各信号が1列目のスイッ チ用MOSFET29、30を通して水平出力ライン27、28にそれぞれ出力されて差 動アンプ39に供給される。差動アンプ39は1列目の容量23、24の各信号、すなわ ち、リセット信号出力と光信号出力との差をとり、増幅用MOSFET3のしきい値ばら つきに起因したノイズを除去した光信号を出力端子40より出力する。 【0018】

次に、端子36に図7(H)に示す時刻t7でHighパルスを印加すると、水平出力 ライン27、28が再びリセットされ、その後水平シフトレジスタ出力線35-2に、図 7(G)に示すように時刻t8でHighパルスが印加され、2列目のスイッチ用MOS FET29、30がそれぞれオンとされるため、2列目の容量23、24の各信号が2列 目のスイッチ用MOSFET29、30を通して水平出力ライン27、28にそれぞれ出 力されて差動アンプ39に供給され、2列目の信号が1列目と同様に差動アンプ39から 10

20

30

出力端子40に出力される。

【0019】

その後、図7(D)に示す時刻t9で垂直シフトレジスタ出力線18-1の電位がLowとなり、1行目の処理が終わる。次に時刻t10で図7(E)に示すように、垂直シフトレジスタ出力線18-2の電位がHighになり、以下1行目と同様な処理が行われ、 全画素の読み出しが終了する。

[0020]

従って、このCMOSセンサの場合、1行目と2行目のフォトダイオード2で光電変換 しているタイミングが異なる。このような撮像方式をローリングシャッタ、あるいはフォ ーカルプレーンと呼ぶ。

10

20

30

【0021】

【特許文献1】特開2003-17677号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 2 2 】

しかしながら、上記の従来の全方位カメラでは、固体撮像素子203としてローリング シャッタ型CMOSセンサを使っているが、ローリングシャッタ型CMOSセンサでは画 素1行毎にフォトダイオード2に蓄積しているタイミングが異なるため、動いている被写 体を撮像しようとすると、撮像した被写体画像が変形しまうという問題が生じる。

【0023】

この様子を図8及び図9を使って説明する。図8は撮像の様子を示す模式図で、固体撮像素子(ローリングシャッタ型CMOSセンサ)203上に、ミラー201の映像が映っている様子を示している。固体撮像素子(ローリングシャッタ型CMOSセンサ)203の撮像範囲210に、ミラー201とミラー201に映っている映像が211で表現されている。この映像211を読み出すとき、直線のライン214毎に、矢印213で示すスキャン方向で順列的に読み出す。

【0024】

さて、このようにして読み出された映像信号を図 5 の画像展開手段 2 0 4 で展開するときに、例えば左右端にあたる部分を、図 8 の切断面 2 1 2 に設定して、ミラー 2 0 1 に映った映像 2 1 1 をパノラマ展開すると、図 9 のようになる。図 9 に示すように、切断面 2 1 2 はパノラマ映像の左右端になる。固体撮像素子(ローリングシャッタ型 C M O S センサ) 2 0 3 上では直線だったライン 2 1 4 は、図 9 に示すように、パノラマ展開後では複雑な曲線になる。

【0025】

固体撮像素子(ローリングシャッタ型CMOSセンサ)203では、ライン214毎に フォトダイオード2に蓄積されるタイミングが異なるため、動いている被写体画像が変形 するが、その被写体画像の変形の様子は、場所により複雑になり、図5の画像展開手段2 04では容易に修正処理ができないという問題がある。

[0026]

これを解決するためには、固体撮像素子(ローリングシャッタ型CMOSセンサ)20 ⁴⁰ 3の撮像領域の前方にメカニカルシャッタを設けて、そのオープン期間に対応して全ライ ンの1フレーム期間の露光を行い、そのクローズ期間で各1ラインずつ順次に読み出しを 行うことで、露光プロセスと信号読出しプロセスを分離する方法などが有効であるが、機 構が複雑になるという問題がある。

[0027]

本発明は以上の点に鑑みなされたもので、固体撮像素子としてグローバルシャッタ型 C M O S センサを用いることにより、動きのある被写体に対しても歪みの無い鮮明な全方位 のパノラマ画像を得ることが可能な全方位カメラを提供することを目的とする。 【課題を解決するための手段】

[0028]

本発明は上記の目的を達成するため、固体撮像素子を用いて全方位の撮像を行う全方位 カメラにおいて、全方位の被写体からの光を反射する反射手段と、被写体の光学像を複数 の全画素のフォトダイオードに<u>露光の開始と終了のタイミングが全画素同時となるように</u> 露光して光電変換して得た電荷を全画素に蓄積した後、露光<u>の</u>期間に蓄積した電荷を各画 素から撮像信号として順次出力する、固体撮像素子としてのグローバルシャッタ型CMO Sセンサと、反射手段により反射された被写体からの光を集光して、グローバルシャッタ 型CMOSセンサに被写体の光学像を結像する集光用光学系と、グローバルシャッタ型C MOSセンサから出力された撮像信号をパノラマ映像に展開する画像展開手段と、を備え 、上記グローバルシャッタ型CMOSセンサは、

10 半導体基板上に形成された第1導電型のウェル、及びウェルにおける所定の第1の領域 とは異なる第2の領域に形成されてウェルに接続する第2導電型の埋め込み部を有し、光 学像を光電変換して電荷を蓄積するフォトダイオードと、第1の領域上にゲート酸化膜を 介して形成されたリング状ゲート電極と、リング状ゲート電極の中央開口部に対応するウ ェル内の領域に形成された第1導電型の第1ソース部と、第1ソース部の周囲にリング状 ゲート電極の外周に達しないように、かつ、ゲート酸化膜に接しないようにウェル内に埋 め込まれて形成されて第1ソース部に接続しフォトダイオードから転送された電荷を蓄積 する第2導電型のソース近傍領域部と、ウェルにおける第1の領域とは異なる第3の領域 に第1ソース部及びソース近傍領域部に離間して形成された第1導電型の第1ドレイン部 とを有し、ソース近傍領域部に蓄積された電荷を撮像信号として出力するリング状ゲート 20 トランジスタと、第1の領域上に、リング状ゲート電極の一部を覆うように形成された転 送ゲート電極を有し、埋め込み部を第2ソース部とし、ソース近傍領域部を第2ドレイン 部とし、フォトダイオードに蓄積された電荷をリング状ゲートトランジスタへ全画素一斉 に転送する転送ゲートトランジスタと、を画素毎に備え、

転送ゲート電極からリング状ゲート電極までのゲート酸化膜の直下にはウェルが連続し て存在しており、転送ゲート電極及びリング状ゲート電極の各電位に応じて転送ゲート電 極とリング状ゲート電極との間のウェルの表層部に電荷転送のバリアが発生又は消失し、 グローバルシャッタ型CMOSセンサは、フォトダイオードにおける電荷の蓄積を、次の 電荷転送が開始されるまで撮像信号の出力期間中も継続して行い、撮像信号をフレーム毎 に連続して出力することを特徴とする。

【 0 0 3 0 】

30

40

また、上記の目的を達成するため、本発明は、<u>リング状ゲート電極の電位を制御するリ</u> ング状ゲート電位制御回路部と、転送ゲート電極の電位を制御する転送ゲート電位制御回 路部と、を更に備えていることを特徴とする。

【発明の効果】

【0032】

本発明によれば、グローバルシャッタ型CMOSエリアセンサを用いたことにより、撮 像画像は被写体の画像と異なる画像歪みは発生しないため、画像展開手段により撮像信号 をパノラマ展開したときに、被写体画像が動いていても、そのパノラマ展開後の画像が場 所により複雑に変形するということがなくなり、その結果、従来に比べて歪みが十分に補 正された鮮明な全方位のパノラマ画像を得ることができる。また、メカニカルシャッタが 不要であるので、構成が複雑となることはない。

【発明を実施するための最良の形態】

【0033】

次に、本発明の一実施の形態について図面と共に説明する。図1は本発明になる全方位 カメラの一実施の形態の構成図を示す。同図において、全方位カメラ100は、周囲36 0度の様子を映し出すミラー101と、光路105を経てミラー101に入射してミラー 101で反射された被写体からの光を集光する集光用光学系102と、固体撮像素子とし てのグローバルシャッタ型CMOSセンサ103と、画像展開手段104とから大略構成 されている。本実施の形態の全方位カメラ100は、従来の全方位カメラ200と比較す ると、固体撮像素子としてグローバルシャッタ型CMOSセンサ103を用いた点に特徴

(6)

がある。

【0034】

グローバルシャッタ型CMOSセンサ103以外の、ミラー101、集光用光学系10 2は従来のミラー201、集光用光学系202と同一であり、ミラー101の形状として は、双曲面、円錐形、複数の曲線を組み合わせたものなど種々のものがあり、また、集光 用光学系102は、グローバルシャッタ型CMOSセンサ103の撮像領域の大きさに被 写体光学像が縮小、結像するようにする。また、画像展開手段104も従来の画像展開手 段204と同様の構成とされており、グローバルシャッタ型CMOSセンサ103からの 撮像信号に対して、ミラー101の曲面から導き出される展開式で展開処理を行い、ミラ ー101の曲面に従って歪んでいる映像から歪みの無いパノラマ映像を得る。 【0035】

(7)

次に、グローバルシャッタ型CMOSセンサ103について詳しく説明する。図2はグ ローバルシャッタ型CMOSセンサの一実施の形態の構成図を示し、同図(A)は平面図 、同図(B)は同図(A)のX-X[,]線に沿う縦断面図を示す。図2(A)、(B)に示 すように、本実施の形態の固体撮像素子111であるグローバルシャッタ型CMOSセン サは、p⁺型基板41上にp⁻型エピタキシャル層42を成長し、このエピタキシャル層 42の表面にnウェル43がある。nウェル43上にはゲート酸化膜44を挟んで第1の ゲート電極である平面形状がリング状のゲート電極45が形成されている。

【0036】

リング状ゲート電極45の中心部に対応したnウェル43の表面にはn⁺型のソース領 域46が形成されており、そのソース領域46に隣接してソース近傍p型領域47が形成 され、更にソース領域46とソース近傍p型領域47の外側の離間した位置にはn⁺型の ドレイン領域48が形成されている。更に、ドレイン領域48の下のnウェル43中には 埋め込みのp⁻型領域49がある。この埋め込みのp⁻型領域49とnウェル43は、図 2(A)に示す埋め込みフォトダイオード50を構成している。 【0037】

埋め込みフォトダイオード50とリング状ゲート電極45との間には、第2のゲート電 極である転送ゲート電極51がある。ドレイン領域48、リング状ゲート電極45、ソー ス領域46、転送ゲート電極51には、それぞれメタル配線であるドレイン電極配線52 、リング状ゲート電極配線53、ソース電極配線(出力線)54、転送ゲート電極配線5 5が接続されている。また、上記の各構成の上方には、図2(B)に示すように遮光膜5 6が形成されており、その遮光膜56の埋め込みフォトダイオード50に対応した位置に は開口部57が穿設されている。この遮光膜56は金属、あるいは有機膜等で形成される 。光は、開口部57を通して埋め込みフォトダイオード50に達して光電変換される。 【0038】

次に、CMOSセンサの画素構造と撮像素子全体の構造について、電気回路で表現した 図3と共に説明する。同図において、まず、画素はm行n列に画素敷き詰め領域61に配 置されている。図3ではこれらm行n列の画素のうち、s行t列の一画素62を代表とし て等価回路で表現している。この画素62は、リング状ゲートMOSFET63と、フォ トダイオード64と、転送ゲートMOSFET65とからなり、リング状ゲートMOSF ET63のドレインがフォトダイオード64のn側端子とドレイン電極配線66(図2の 52に相当)に接続され、転送ゲートMOSFET65のソースがフォトダイオード64 のp側端子に接続され、ドレインがリング状ゲートMOSFET63のバックゲートに接 続されている。

[0039]

なお、上記のリング状ゲートMOSFET63は、図2(B)ではリング状ゲート電極 45直下のソース近傍p型領域47をゲート領域とし、n⁺型のソース領域46及びn⁺ 型のドレイン領域48を有するnチャネルMOSFETである。また、上記の転送ゲート MOSFET65は、図2(B)では転送ゲート電極51直下のnウェル43をゲート領 域、フォトダイオード50の埋め込みのp⁻型領域49をソース領域、ソース近傍p型領 10

20



域 4 7 をドレインとする p チャネル M O S F E T である。 【 0 0 4 0 】

図3において、m行n列の各画素から1フレーム分の信号を読み出すために、まず読み 出しを始める合図を出すフレームスタート信号を発生させる回路67がある。このフレー ムスタート信号は撮像素子の外から与えられてもよい。このフレームスタート信号は垂直 シフトレジスタ68に供給される。垂直シフトレジスタ68は、m行n列の各画素のうち の何行目の画素を読み出すかの信号を出力する。

(8)

[0041]

各行の画素はリング状ゲート電極、転送ゲート電極、ドレイン電極の電位を制御する制 御回路に接続されており、これらの制御回路は垂直レジスタ68の出力信号が供給される 。例えば、s行目の各画素のリング状ゲート電極は、リング状ゲート電極配線69(図2 の53に相当)を介してリング状ゲート電位制御回路70に接続され、各画素の転送ゲー ト電極は、転送ゲート電極配線71(図2の55に相当)を介して転送ゲート電位制御回 路72に接続され、各画素のドレイン電極は、ドレイン電極配線66(図2の52に相当)を介してドレイン電位制御回路73に接続されている。上記の各制御回路70、72、 73には垂直シフトレジスタ68の出力信号が供給される。

[0042]

なお、リング状ゲート電極は、行毎に制御するので横方向に配線するが、転送ゲート電 極は全画素で一斉に制御するので、配線方向は問わず、縦方向でもよい。ここでは横方向 に配線するものとして表現する。ドレイン電位制御回路73は、全画素一斉に制御するが 、行毎に制御する可能性もあるので、フレームスタート信号と垂直レジスタ68の両方と 接続して表現している。

【0043】

画素62のリング状ゲートMOSFET63のソース電極は、ソース電極配線74(図2の54に相当)を介して2分岐され、一方はスイッチSW1を介してソース電極電位を 制御するソース電位制御回路75に接続され、他方はスイッチSW2を介して信号読み出 し回路76に接続されている。信号を読み出すときにはスイッチSW1をオフ、スイッチ SW2をオンにし、ソース電位を制御する時にはスイッチSW1をオン、スイッチSW2 をオフにする。信号は縦方向に出すので、ソース電極の配線方向は縦にする。

【0044】

信号読み出し回路76は次のように構成されている。画素62の出力はリング状ゲート MOSFET63のソースから行われ、出力線74には負荷、例えば電流源77が繋がっ ている。従って、ソースフォロア回路となっている。電流源77にはキャパシタC1とキ ャパシタC2の各一端がスイッチsc1とスイッチsc2を介して繋がっている。他端が 接地されているキャパシタC1、C2の各一端は、また差動アンプ78の反転入力端子と 非反転入力端子に繋がっており、両キャパシタC1及びC2の電位差を差動アンプ78か ら出力するようになっている。

【0045】

このような信号読み出し回路76はCDS回路(相関二重サンプリング回路)と呼ばれ 、ここに描かれた方式以外にも種々の回路が提案されており、この回路に限るわけではな い。信号読み出し回路76から出力された信号は、出力スイッチswtを介して出力され る。同じ列にある出力スイッチswtは、水平シフトレジスタ79から出力される信号に よりスイッチング制御される。

[0046]

次に、図3に示すCMOSセンサの駆動方法について、図4のタイミングチャートと共 に説明する。まず、図4(1)に示す期間では、埋め込みのフォトダイオード(図2(A))の50、図3の64等)に光が入射し、光電変換効果により電子・ホール対が発生し、 フォトダイオードの埋め込みp⁻型領域49にホールが蓄積される。このとき転送ゲート 電極51の電位はドレイン電位Vddと同じになっており、転送ゲートMOSFET65 はオフ状態である。これらの蓄積は、前フレームの読み出し操作が行われている時に同時 10

30

20

に実行されている。

【0047】

続く図4(2)に示す期間では、前フレームの読み出しが終了すると、同図(A)に示 すように新しいフレームスタート信号が発信されて、次のフレームの読み出しが始まる。 最初に行うのは全画素一斉にフォトダイオード(図2(A)の50、図3の64等)から リング状ゲート電極(図2の45)のソース近傍 p 型領域(図2の47)にホールを転送 することである。そのため、図4(B)に示すように転送ゲート電位制御回路72から出 力される転送ゲート制御信号が V d d から L o w 2 に下がり、転送ゲート電極(図2の4 1)の電位が L o w 2 となり、転送ゲートMOSFET65がオン状態になる。 【0048】

10

このとき、リング状ゲート電位制御回路70により制御されるリング状ゲート電極配線 69の電位は、図4(C)に示すように、LowからLow1になるが、Low2の方が Low1よりも大きい。Low1はLowと同じでもよい。最も簡便にはLow1=Lo w=0(V)に設定する。

[0049]

一方、ソース電位制御回路75からスイッチSW1を介してソース電極配線74からリング状ゲートMOSFET63のソースに供給されるソース電位をはじめとする、全画素のソース電位は図4(D)に示すように電位S1に設定される。S1>Low1であり、これにより、リング状ゲートMOSFET63がオフのままであり、電流が流れないようにする。この結果、全画素のフォトダイオードに蓄積された電荷(ホール)が、対応する画素のリング状ゲート電極の下に一斉に転送される。

【 0 0 5 0 】

図2(B)に示すリング状ゲート電極45の下の領域で、ソース近傍p型領域47が最 もポテンシャルが低いので、フォトダイオードに蓄積されていたホールはソース近傍p型 領域47に達し、そこに蓄積される。ホールが蓄積される結果、ソース近傍p型領域47 の電位が上昇する。

【0051】

続いて、図4(3)に示す期間では、同図(B)に示すように転送ゲート電極が再びV ddになり、転送ゲートMOSFET65がオフになる。これにより、フォトダイオード (図2(A)の50、図3の64等)では再び光電変換効果により電子・ホール対が発生 し、フォトダイオードの埋め込みp⁻型領域49にホールが蓄積され始める。この蓄積動 作は次の電荷転送時まで続けられる。

30

40

50

20

【0052】

一方、読み出し操作は行単位で順番に行われるので、1行目~(s - 1)行目を読み出 す期間(3)では、リング状ゲート電極の電位は図4(C)に示すようにLowの状態で 、ソース近傍p型領域47にホールを蓄積したまま待機状態となる。ソース電位は他の行 からの信号読み出しが行われている間、その画素からの信号の値により、様々な値をとり 得る。また、リング状ゲート電極電位は行毎に様々な値をとり得るが、s行目ではLow に設定され、リング状ゲートMOSFET63がオフ状態である。

【0053】

続く図4(4)~(6)に示す期間では、画素の信号読み出しが行われる。s行目t列 目の画素62について代表してこの信号読み出し動作について説明するに、まず、ソース 近傍p型領域47にホールを蓄積した状態で、図4(E)に示す垂直シフトレジスタ68 の出力信号が、同図(H)に示すようにローレベルである期間(4)において、リング状 ゲート電位制御回路70からリング状ゲート電極配線69に出力される制御信号により、 リング状ゲート電極45の電位を図4(K)に示すように、LowからVg1に上げる。 【0054】

ここで、上記の電位 V g 1 は、前述した各電位 L o w 、 L o w 1 、 V d d との間に L o w L o w 1 V g 1 V d d (ただし、L o w < V d d) なる不等式が成立する電位である。また、上記の期間(4)ではスイッチ S W 1 が図4(I)に示すようにオフ、スイッチSW2が同図(J)に示すようにオン、スイッチsc1 が同図(M)に示すようにオン、スイッチsc2が同図(N)に示すようにオフとされる -

【0055】

この結果、リング状ゲートMOSFET63のソースに接続されたソースフォロア回路 が働き、リング状ゲートMOSFET63のソース電位は、図4(L)に示すように期間 (4)ではS2(=Vg1-Vth1)となる。ここで、Vth1とはバックゲート(ソ ース近傍p型領域47)にホールがある状態での、リング状ゲートMOSFET63のし きい値電圧である。このソース電位S2がオンとされているスイッチsc1を通してキャ パシタC1に記憶される。

【0056】

続く図4(5)に示す期間では、リング状ゲート電位制御回路70からリング状ゲート 電極配線69に出力される制御信号により、リング状ゲート電極45の電位を図4(K) に示すようにHigh1に上げると同時に、同図(I)、(J)に示すようにスイッチS W1をオン、スイッチSW2をオフとすると共に、ソース電位制御回路75から出力され るソース電位を同図(L)に示すようにHighsに上げる。ここで、High1、Hi ghs>Low1である。

【0057】

上記の電位High1及びHighsの値は同じであっても異なっていてもよいが、設計の簡単のためにはHigh1、Highs Vddが望ましい。簡便な設定では、Hi gh1 = Highs = Vddとする。また、リング状ゲートMOSFET63がオンして 電流が流れないような電位設定にすることが望ましい。この結果、ソース近傍p型領域4 7のポテンシャルが上昇し、nウェル43のバリアを越えてホールがエピタキシャル層4 2に排出される(リセット)。

【0058】

続く図4(6)に示す期間では、再び前記期間(4)と同じ信号読み出し状態にする。 ただし、期間(4)とは異なり、図4(M)、(N)に示すように、スイッチsc1はオ フ、スイッチsc2はオンとする。リング状ゲート電極は図4(K)に示すように期間(4)と同じVg1とする。しかし、この期間(6)では直前の期間(5)でホールが基板 に排出されていて、ソース近傍p型領域47にはホールが存在しないので、リング状ゲー トMOSFET63のソース電位は、図4(L)に示すように期間(6)ではS0(=V g1 - Vth0)となる。ここでVth0は、バックゲート(ソース近傍p型領域47) にホールがない状態でのリング状ゲートMOSFET63のしきい値電圧である。 【0059】

このソース電位S0はオンとされたスイッチsc2を介してキャパシタC2に記憶され る。差動アンプ78はキャパシタC1とC2の電位差を出力する。すなわち、差動アンプ 78は(Vth0-Vth1)を出力する。この出力値(Vth0-Vth1)は、ホー ル電荷によるしきい値変化分である。その後、水平シフトレジスタ79から出力される図 4(F)に示すパルスのうち、同図(O)に示すt列目の出力パルスに基づき、図3の出 力スイッチswtがオンとされ、このswtのオン期間に図4(P)にハッチングにより 模式的に示すように、差動アンプ78からのホール電荷によるしきい値変化分が画素62 の出力信号Voutとしてセンサ外へ出力される。

【0060】

続いて、図4に(7)で示す期間では、再びリング状ゲート電極45の電位を図4(B)に示すようにLowにし、ソース近傍p型領域47にはホールがない状態で、全ての行の信号処理が終了するまで(s+1行~n行の画素の読み出しが終了するまで)待機する。これらの読み出し期間中、フォトダイオード64では光電変換効果によるホールの蓄積が進行している。その後、前記期間(1)に戻って、ホールの転送から繰り返す。これにより、各画素から図4(G)に示す出力信号が読み出される。すべての画素から信号を読み出すと、再び次のフレームが開始される。

10

20



40

(11)

[0061]

上記の図2(A)、(B)に示す構成の固体撮像素子は、リング状のゲート電極45を 持つリング状ゲートMOSFET63が増幅用MOSFETであり、図3に示したように 各画素内に増幅用MOSFETを持つという意味で、CMOSセンサの一種である。そし て、このCMOSセンサは、フォトダイオードに蓄積された電荷(ホール)が、対応する 画素のリング状ゲート電極の下のソース近傍p型領域47に一斉に転送されるようにする ことで、グローバルシャッタを実現している。

[0062]

なお、図4の期間(5)のリセット時のソース電極配線74の電位供給は、ソース電位 制御回路75から供給する以外の次の方法もある。すなわち、上記期間(5)でスイッチ SW1、SW2をともにオフとして、ソース電極配線74をフローティングにする。ここ でリング状ゲート電極配線69の電位をHigh1とすると、リング状ゲートMOSFE T63がオン状態となり、ソース電極にドレインから電流が供給され、ソース電極電位が 上昇する。この結果、ソース近傍p型領域47のポテンシャルが持ち上げられ、nウェル 43のバリアを越えて、ホールがp型エピタキシャル層42に排出される(リセット)。 ホールが完全に排出されたときのソース電極電位は、High1‐Vth0になる。この 方法では、ソース電位制御回路75のうち、Highsを供給するトランジスタを削減す ることができ、その結果、チップ面積を減らすことができる。

【 0 0 6 3 】

なお、図3の画素62の回路構成は簡略化して示してある。画素62の回路は、厳密に 20 は、転送ゲートMOSFET65のソースとリング状ゲートMOSFET63のバックゲ ートとの間に、リング状ゲート電極配線69と転送ゲート電極配線71の各電位に連動し たスイッチが設けられる構成である。このスイッチは、リング状ゲート電極配線69の電 位Low1と、転送ゲート電極配線71の電位Low2との間に、Low1 Low2の 関係があるときはオン状態になり、Low1 >Low2の関係があるときにはオフ状態に なる。

[0064]

このスイッチを設けることにより、リング状ゲート電極45(電位Low1)の下の基 板電位が、転送ゲート電極61(電位Low2)の下の基板電位よりも高くなっていて、 リング状ゲート電極45(電位Low1)の下の基板電位がバリアとして働き、ホールが ソース近傍p型領域47に達することができないという現象を回路的に表現できる。しか しながら、転送時は上記のLow1 Low2の条件は、電位制御回路70、72等によ り常に満たされているので、図3ではこのスイッチを省略して図示している。

【 0 0 6 5 】

このように、本実施の形態で用いるグローバルシャッタ型CMOSセンサ103は、図 2 ~ 図4と共に説明したように、露光は各ライン毎にタイミングがずれることなく同一の 1フレーム期間で行われ、一定期間の露光後、グローバルシャッタ型CMOSセンサ10 3内の転送ゲート(図3の転送ゲートMOSFET65等)により、全画素の電荷が電荷 転送期間のタイミングで読み出し回路に一斉に転送される。その後、読み出し回路により 読み出し期間内で、順次各画素からの信号が読み出される。このことにより、移動する被 写体を撮像した場合でも、撮像画像は被写体の画像と異なる画像歪みは発生しない。 【0066】

40

30

10

このため、図1に示した本実施の形態の画像展開手段104が、グローバルシャッタ型 CMOSセンサ103から出力された映像信号をパノラマ展開して、図9に示したような パノラマ展開後の画像を得たときに、被写体画像が動いていても、そのパノラマ展開後の 画像が場所により複雑に変形するということがなくなり、その結果、従来に比べて歪みが 十分に補正された全方位のパノラマ画像を得ることができる。また、メカニカルシャッタ が不要であるので、構成が複雑化することや消費電力の増加が避けられる。

[0067]

[【]図面の簡単な説明】

10

20

30

(12)

【図1】本発明の全方位カメラの一実施の形態のブロック図である。 【図2】図1中のグローバルシャッタ型CMOSセンサの1画素分の素子構造の平面図と そのX-X'線に伴う断面図である。 【図3】本発明で用いるグローバルシャッタ型CMOSセンサの全体構成を電気等価回路 で示した図である。 【図4】図2のCMOSセンサの動作を説明するタイミングチャートである。 【図5】従来の全方位カメラの一例のブロック図である。 【図6】従来の全方位カメラで用いられるローリングシャッタ型СМОSセンサの一例の 回路図である。 【図7】図6の動作説明用タイミングチャートである。 【図8】全方位カメラの撮像素子上に映っている映像の一例を示す図である。 【図9】図8の映像をパノラマ展開した後のパノラマ映像の一例を示す図である。 【符号の説明】 [0068]43 nウェル 45 リング状ゲート電極 4 6 n⁺型ソース領域 47 ソース近傍p型領域 48 n⁺型ドレイン領域 4 9 埋め込み p⁻型領域 50、64 フォトダイオード 転送ゲート電極 51 52、66 ドレイン電極配線 53、69 リング状ゲート電極配線 54、74 ソース電極配線(出力線) 55、71 転送ゲート電極配線 6 1 画素敷き詰め領域 62 画素 63 リング状ゲートMOSFET 65 転送ゲートMOSFET 100 全方位カメラ 101 ミラー 102 集光用光学系 103 グローバルシャッタ型CMOSセンサ 104 画像展開手段

105 光路



【図2】





【図3】



【図4】





【図6】





【図8】



210 : 撮像範囲 211 : ミラーとミラーに映っている映像 212 : パノラマ展開する時の切断線 213 : 固体撮像素子のスキャン方向 214 : 固体撮像素子の行

【図9】



フロントページの続き

(51) Int.CI. FΙ H 0 4 N 5/225 Ζ (2006.01) H 0 4 N 5/225 H 0 4 N D 5/225 (56)参考文献 特開2002-290807(JP,A) 特開平10-041493(JP,A) 特開2005-065074(JP,A) 特開2002-134729(JP,A) 特開2005-094613(JP,A) 特開2001-333303(JP,A) 特開2004-159155(JP,A) 国際公開第2005/013001(WO,A1) 特開2004-087963(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 4 N		5	/	3	3	5
H 0 4 N		5	/	2	2	5
H 0 1 L	2	1	/	1	4	6