

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第5772934号
(P5772934)

(45) 発行日 平成27年9月2日 (2015.9.2)

(24) 登録日 平成27年7月10日 (2015.7.10)

(51) Int.Cl.

F I

HO4L 9/06 (2006.01)

GO9C 1/00 (2006.01)

HO4L 9/00 611Z

GO9C 1/00 610A

請求項の数 8 (全 32 頁)

(21) 出願番号	特願2013-249046 (P2013-249046)	(73) 特許権者	000002185
(22) 出願日	平成25年12月2日 (2013.12.2)		ソニー株式会社
(62) 分割の表示	特願2012-102624 (P2012-102624)		東京都港区港南1丁目7番1号
	の分割	(74) 代理人	100093241
原出願日	平成18年9月1日 (2006.9.1)		弁理士 宮田 正昭
(65) 公開番号	特開2014-41389 (P2014-41389A)	(74) 代理人	100101801
(43) 公開日	平成26年3月6日 (2014.3.6)		弁理士 山田 英治
審査請求日	平成25年12月2日 (2013.12.2)	(74) 代理人	100086531
			弁理士 澤田 俊夫
		(74) 代理人	100095496
			弁理士 佐々木 榮二
		(74) 代理人	110000763
			特許業務法人大同特許事務所

最終頁に続く

(54) 【発明の名称】 データ変換装置、およびデータ変換方法、並びにコンピュータ・プログラム

(57) 【特許請求の範囲】

【請求項1】

データ変換装置であり、
前記データ変換装置は、F関数を複数ラウンド繰り返し実行する構成を有し、
前記F関数の各ラウンドのラウンド鍵のビット数と同じビット数を有するように変換対象データを分割する第1データ分割部と、
前記第1データ分割部で分割された分割データに前記ラウンド鍵の鍵加算を実行する鍵加算部と、
前記鍵加算部で鍵加算された前記分割データを入力して非線形変換処理を実行するF関数内非線形変換部と、
前記F関数内非線形変換部の出力に対する線形変換処理を実行するF関数内線形変換部を有し、
前記F関数内非線形変換部は、
前記鍵加算部で鍵加算された前記分割データをさらに分割する第2データ分割部と、
前記第2データ分割部で分割された分割データ各々の非線形処理を実行する複数の小型非線形変換部からなる第1段サブ非線形変換部と、
前記第1段サブ非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行するサブ線形変換部と、
前記サブ線形変換部の出力データを分割する第3データ分割部と、
前記第3データ分割部で分割した分割データ各々の非線形変換処理を前記サブ線形変換

部による線形変換の直後に実行する複数の小型非線形変換部からなる第2段サブ非線形変換部とを有し、

前記サブ線形変換部は、

前記第1段サブ非線形変換部の出力データのビットサイズと同サイズの要素を持つ行列演算によるデータ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行する構成であることを特徴とするデータ変換装置。

【請求項2】

前記第1段サブ非線形変換部に対する入力データが n ビットデータである場合、

前記第1段サブ非線形変換部は、入力データである n ビットデータの分割データである n/k ビットを各々入力して非線形変換処理結果としての n/k ビットを出力する k 個の小型非線形変換部から構成され、

前記サブ線形変換部は、前記 k 個の小型非線形変換部の出力する総計 n ビットのデータを入力して、高分岐数の行列を適用したデータ変換処理により n ビットの出力を生成する構成であり、

前記第2段サブ非線形変換部は、前記サブ線形変換部から出力される n ビットデータの分割データである n/k ビットを各々入力して非線形変換処理結果としての n/k ビットを出力する k 個の小型非線形変換部を有する構成であることを特徴とする請求項1に記載のデータ変換装置。

【請求項3】

前記サブ線形変換部は、最適拡散変換(ODM(Optimal Diffusion Mappings))処理を実行するMDS(Maximum Distance Separable)行列を適用したデータ変換処理を実行する構成であることを特徴とする請求項1に記載のデータ変換装置。

【請求項4】

前記サブ線形変換部は、

前記入力データが n ビットデータである場合、

$GF(2)$ 上で定義される n 次の既約多項式 $p(x)$ によって定義される拡大体 $GF(2^n)$ 上の行列を適用したデータ変換処理を実行する構成であることを特徴とする請求項1に記載のデータ変換装置。

【請求項5】

前記データ変換装置は、

非線形変換処理を伴う暗号処理を実行する構成であることを特徴とする請求項1~4いずれかに記載のデータ変換装置。

【請求項6】

前記暗号処理は、共通鍵ブロック暗号処理であることを特徴とする請求項5に記載のデータ変換装置。

【請求項7】

データ変換装置において実行するデータ変換方法であり、

前記データ変換装置は、ラウンド関数を複数ラウンド繰り返し実行する構成を有し、

第1データ分割部において、前記ラウンド関数の各ラウンドのラウンド鍵のビット数と同じビット数を有するように変換対象データを分割する第1データ分割ステップと、

鍵加算部において、前記第1データ分割部で分割されたデータに前記ラウンド鍵の鍵加算を実行する鍵加算ステップと、

F関数内非線形変換部において、前記鍵加算部で鍵加算された前記分割データを入力して非線形変換処理を実行するF関数内非線形変換ステップと、

F関数内線形変換部において、前記F関数内非線形変換部の出力に対する線形変換処理を実行するF関数内線形変換ステップを実行し、

前記F関数内非線形変換ステップは、

第2データ分割部において、前記鍵加算部で鍵加算された前記分割データをさらに分割

10

20

30

40

50

する第 2 データ分割ステップと、

第 1 段サブ非線形変換部において、前記第 2 データ分割部で分割された分割データ各々の非線形変換処理を実行する第 1 段サブ非線形変換ステップと、

サブ線形変換部において、前記第 1 段サブ非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行するサブ線形変換ステップと、

第 3 データ分割部において、前記サブ線形変換部の出力データを分割する第 3 データ分割ステップと、

第 2 段サブ非線形変換部において、複数の小型非線形変換部を適用して、前記第 3 データ分割部で分割した分割データ各々の非線形変換処理を前記サブ線形変換部の線形変換直後に実行する第 2 段サブ非線形変換ステップとを有し、

10

前記サブ線形変換ステップは、

前記第 1 段サブ非線形変換部の出力データのビットサイズと同サイズの要素を持つ行列演算によるデータ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行するステップであることを特徴とするデータ変換方法。

【請求項 8】

データ変換装置においてデータ変換処理を実行させるコンピュータ・プログラムであり、

前記データ変換装置は、ラウンド関数を複数ラウンド繰り返し実行する構成を有し、

第 1 データ分割部において、前記ラウンド関数の各ラウンドのラウンド鍵のビット数と同じビット数を有するように変換対象データを分割させる第 1 データ分割ステップと、

20

鍵加算部において、前記第 1 データ分割部で分割されたデータに前記ラウンド鍵の鍵加算を実行させる鍵加算ステップと、

F 関数内非線形変換部において、前記鍵加算部で鍵加算された前記分割データを入力して非線形変換処理を実行させる F 関数内非線形変換ステップと、

F 関数内線形変換部において、前記 F 関数内非線形変換部の出力に対する線形変換処理を実行させる F 関数内線形変換ステップを実行し、

前記 F 関数内非線形変換ステップにおいては、

第 2 データ分割部において、前記鍵加算部で鍵加算された前記分割データをさらに分割させる第 2 データ分割ステップと、

30

第 1 段サブ非線形変換部において、前記第 2 データ分割部で分割された分割データ各々の非線形変換処理を実行させる第 1 段サブ非線形変換ステップと、

サブ線形変換部において、前記第 1 段サブ非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行させるサブ線形変換ステップと、

第 3 データ分割部において、前記サブ線形変換部の出力データを分割させる第 3 データ分割ステップと、

第 2 段サブ非線形変換部において、複数の小型非線形変換部を適用して、前記第 3 データ分割部で分割した分割データ各々の非線形変換処理を前記サブ線形変換部の線形変換直後に実行させる第 2 段サブ非線形変換ステップとを有し、

前記サブ線形変換ステップは、

40

前記第 1 段サブ非線形変換部の出力データのビットサイズと同サイズの要素を持つ行列演算によるデータ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行させるステップであることを特徴とするコンピュータ・プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ変換装置、およびデータ変換方法、並びにコンピュータ・プログラムに関する。さらに詳細には、例えば、共通鍵ブロック暗号処理に適用可能な非線形変換処理を行なう拡張 Feistel 型共通鍵ブロック暗号を適用したデータ変換装置、および

50

データ変換方法、並びにコンピュータ・プログラムに関する。

【背景技術】

【0002】

昨今、ネットワーク通信、電子商取引の発展に伴い、通信におけるセキュリティ確保が重要な問題となっている。セキュリティ確保の1つの方法が暗号技術であり、現在、様々な暗号化手法を用いた通信が実際に行なわれている。

【0003】

例えばICカード等の小型の装置中に暗号処理モジュールを埋め込み、ICカードと、データ読み取り書き込み装置としてのリーダライタとの間でデータ送受信を行ない、認証処理、あるいは送受信データの暗号化、復号を行なうシステムが実用化されている。

10

【0004】

暗号処理アルゴリズムには様々なものがあるが、大きく分類すると、暗号化鍵と復号鍵を異なる鍵、例えば公開鍵と秘密鍵として設定する公開鍵暗号方式と、暗号化鍵と復号鍵を共通の鍵として設定する共通鍵暗号方式とに分類される。

【0005】

共通鍵暗号方式にも様々なアルゴリズムがあるが、その1つに共通鍵をベースとして複数の鍵を生成して、生成した複数の鍵を用いてブロック単位(64ビット、128ビットなど)のデータ変換処理を繰り返し実行する方式がある。このような鍵生成方式とデータ変換処理を適用したアルゴリズムの代表的なものが共通鍵ブロック暗号方式である。

【0006】

20

代表的な共通鍵ブロック暗号のアルゴリズムとしては、例えば過去に米国標準暗号であったDES(Data Encryption Standard)アルゴリズム、現在の米国標準暗号であるAES(Advanced Encryption Standard)アルゴリズムなどが知られている。

【0007】

このような、共通鍵ブロック暗号のアルゴリズムは、主として、入力データの変換を繰り返し実行するラウンド関数実行部を有する暗号処理部と、ラウンド関数部の各ラウンドで適用するラウンド鍵を生成する鍵スケジューリング部とによって構成される。鍵スケジューリング部は、秘密鍵であるマスター鍵(主鍵)に基づいて、まずビット数を増加させた拡大鍵を生成し、生成した拡大鍵に基づいて、暗号処理部の各ラウンド関数部で適用するラウンド鍵(副鍵)を生成する。

30

【0008】

このようなアルゴリズムを実行する具体的な構造として、線形変換部および非線形変換部を有するラウンド関数を繰り返し実行する構造が知られている。例えば代表的な構造にFeistel構造がある。Feistel構造は、データ変換関数としてのラウンド関数(F関数)の単純な繰り返しにより、平文を暗号文に変換する構造を持つ。ラウンド関数(F関数)においては、線形変換処理および非線形変換処理が実行される。なお、Feistel構造を適用した暗号処理について記載した文献としては、例えば非特許文献1、非特許文献2がある。

【0009】

この共通鍵ブロック暗号処理や、例えばハッシュ関数などでは非線形変換処理によるデータ変換が実行される。非線形変換にはSボックス(S-box)と呼ばれる非線形変換関数が適用可能である。Sボックスは、ブロック暗号やハッシュ関数の構成要素であり、その安全性や実装性能を決定付ける非常に重要な関数である。Sボックスは一般的にはn-bit入力、m-bit出力の非線形変換関数である。入出力ビット数が同数でかつ、入出力が1対1に対応しているSボックスは、全単射型Sボックスと呼ばれる。

40

【0010】

暗号処理の非線形変換にSボックスを適用する場合、適用するSボックスの性質は、暗号の安全性に大きな影響を与える。すなわち、例えば差分解析、線形解析など、様々な暗号攻撃が知られているが、このような暗号攻撃によって鍵やアルゴリズムが解析される困難性が高いほど安全性が高い。ブロック暗号やハッシュ関数に利用されるSボックスの性

50

質によってこの安全性が大きく異なってくる。

【 0 0 1 1 】

例えば、暗号アルゴリズム全体や暗号処理に適用されるラウンド関数自体の厳密な安全性評価は、その入出力サイズが大きい（例えば 64 ビット、128 ビットなど）ことから一般的に困難である。しかし、S ボックスの入出力サイズは一般的には小さい。例えば、8-bit 入出力程度であり、厳密な安全性評価が可能となる。暗号アルゴリズム全体の安全性を高くするために、S ボックスには、少なくとも以下のような特性が求められることが知られている。

- (1) 最大差分確率が十分小さい
- (2) 最大線形確率が十分小さい
- (3) ブール多項式表現を行った際のブール代数次数が十分大きい
- (4) 入出力を多項式表現した際の項数が十分多い

10

【 0 0 1 2 】

主に、(1) は差分攻撃に対する耐性、(2) は線形攻撃に対する耐性、(3) は高階差分攻撃に対する耐性、(4) は補間攻撃に対する耐性をそれぞれ決定付ける。さらには、S ボックスの入出力のビット相関が低いことや入力を 1 ビット変化させたときの出力の変化が 1 / 2 程度になることなどが安全性を高めるために重要である。

【 0 0 1 3 】

また、S ボックスは安全性の要求とは別に高い実装性能も要求される。例えば、ソフトウェアによる暗号処理やハッシュ関数を実行させる実装構成においては通常、入力に対する出力を示すテーブルをメモリに保持して、表引き（テーブル実装）と呼ばれる手法により、非線形変換処理を実行する構成とした実装がなされるため、その実装性能は S ボックスの内部構造にはあまり依存しない。しかしながら、ハードウェア実装においては、例えば入力値に基づいて、特定の出力を算出するための回路が構成される。この回路構成は、適用する S ボックスにより、構成が大きく変化することになり、回路規模に影響を与えることになる。

20

【 先行技術文献 】

【 非特許文献 】

【 0 0 1 4 】

【 非特許文献 1 】 K. Nyberg, "Generalized Feistel networks", ASIACRYPT'96, Springer-Verlag, 1996, pp.91--104.

30

【 非特許文献 2 】 Yuliang Zheng, Tsutomu Matsumoto, Hideki Imai: On the Construction of Block Ciphers Provably Secure and Not Relying on Any Unproved Hypotheses. CRYPTO 1989: 461-480

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 1 5 】

本発明は、上記問題点に鑑みてなされたものであり、暗号処理などにおいて利用される非線形変換処理を実行する S ボックスの構成を改良し、各種の攻撃に対する耐性を高めた構成、すなわち安全性の高めた拡張 Feistel 型共通鍵ブロック暗号を適用した暗号処理等を実行するデータ変換装置、およびデータ変換方法、並びにコンピュータ・プログラムを提供することを目的とする。

40

【 課題を解決するための手段 】

【 0 0 1 6 】

本発明の第 1 の側面は、
データ変換装置であり、

入力データを分割した分割データ各々の非線形変換処理を実行する複数の小型非線形変換部からなる第 1 段非線形変換部と、

前記第 1 段非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行する線形変換部と、

50

前記線形変換部の出力データを分割した分割データ各々の非線形変換処理を実行する複数の小型非線形変換部からなる第2段非線形変換部とを有し、

前記線形変換部は、

前記入力データのビットサイズと同サイズの要素を持つ行列演算によるデータ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行する構成であることを特徴とするデータ変換装置にある。

【0017】

さらに、本発明のデータ変換装置の一実施態様において、前記入力データが n ビットデータである場合、前記第1非線形変換部は、入力データである n ビットデータの分割データである n/k ビットを各々入力して非線形変換処理結果としての n/k ビットを出力する k 個の小型非線形変換部から構成され、前記線形変換部は、前記 k 個の小型非線形変換部の出力する総計 n ビットのデータを入力して、高分岐数の行列を適用したデータ変換処理により n ビットの出力を生成する構成であり、前記第2非線形変換部は、前記線形変換部から出力される n ビットデータの分割データである n/k ビットを各々入力して非線形変換処理結果としての n/k ビットを出力する k 個の小型非線形変換部を有する構成であることを特徴とする。

10

【0018】

さらに、本発明のデータ変換装置の一実施態様において、前記線形変換部は、最適拡散変換(ODM(Optimal Diffusion Mappings))処理を実行するMDS(Maximum Distance Separable)行列を適用したデータ変換処理を実行する構成であることを特徴とする。

20

【0019】

さらに、本発明のデータ変換装置の一実施態様において、前記線形変換部は、前記入力データが n ビットデータである場合、 $GF(2)$ 上で定義される n 次の既約多項式 $p(x)$ によって定義される拡大体 $GF(2^n)$ 上の行列を適用したデータ変換処理を実行する構成であることを特徴とする。

【0020】

さらに、本発明のデータ変換装置の一実施態様において、前記データ変換装置は、 n ビット入出力の非線形変換処理を実行する S ボックスであり、前記第1段非線形変換部と、前記第2段非線形変換部に含まれる複数の小型非線形変換部は、 n ビットより少ないビット数の非線形変換処理を実行する小型の S ボックスによって構成されていることを特徴とする。

30

【0021】

さらに、本発明のデータ変換装置の一実施態様において、前記データ変換装置は、非線形変換処理を伴う暗号処理を実行する構成であることを特徴とする。

【0022】

さらに、本発明のデータ変換装置の一実施態様において、前記暗号処理は、共通鍵ブロック暗号処理であることを特徴とする。

【0023】

40

さらに、本発明の第2の側面は、

データ変換装置において実行するデータ変換方法であり、

第1段非線形変換部において、複数の小型非線形変換部を適用して、入力データを分割した分割データ各々の非線形変換処理を実行する第1段非線形変換ステップと、

線形変換部において、前記第1段非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行する線形変換ステップと、

第2段非線形変換部において、複数の小型非線形変換部を適用して、前記線形変換部の出力データを分割した分割データ各々の非線形変換処理を実行する第2段非線形変換ステップとを有し、

前記線形変換ステップは、

50

前記入力データのビットサイズと同サイズの要素を持つ行列演算によるデータ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行するステップであることを特徴とするデータ変換方法にある。

【0024】

さらに、本発明の第3の側面は、

データ変換装置においてデータ変換処理を実行させるコンピュータ・プログラムであり、

第1段非線形変換部において、複数の小型非線形変換部を適用して、入力データを分割した分割データ各々の非線形変換処理を実行させる第1段非線形変換ステップと、

線形変換部において、前記第1段非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行させる線形変換ステップと、

第2段非線形変換部において、複数の小型非線形変換部を適用して、前記線形変換部の出力データを分割した分割データ各々の非線形変換処理を実行させる第2段非線形変換ステップとを有し、

前記線形変換ステップは、

前記入力データのビットサイズと同サイズの要素を持つ行列演算によるデータ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行させるステップであることを特徴とするコンピュータ・プログラムにある。

【0025】

なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能なコンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、CDやFD、MOなどの記録媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。

【0026】

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。

【発明の効果】

【0027】

本発明の一実施例の構成によれば、例えば、共通鍵ブロック暗号を適用した暗号処理などにおいて実行される非線形変換処理を、複数の小さなSボックス(S-box)による非線形変換を実行する第1段の非線形変換部と、第1段非線形変換部からの出力をすべて入力して線形変換を実行する線形変換部と、線形変換部の出力データを分割した分割データ各々の非線形変換処理を実行する複数の小型非線形変換部からなる第2段非線形変換部とを適用したデータ変換を行う構成とし、線形変換部では、最適拡散変換を行う行列を適用したデータ変換を実行する構成としたので、データの入力から出力に至るクリティカルパスを過大にすることなく、適切なデータ拡散を実現して、各種の暗号攻撃に対する耐性の強い安全性の高いデータ変換を実現することができる。

【図面の簡単な説明】

【0028】

【図1】共通鍵ブロック暗号アルゴリズムの基本構成を示す図である。

【図2】図1に示す共通鍵ブロック暗号処理部E10の内部構成について説明する図である。

【図3】図2に示す暗号処理部12の詳細構成について説明する図である。

【図4】ラウンド関数実行部の一構成例としてのSPN構造ラウンド関数について説明す

10

20

30

40

50

る図である。

【図5】ラウンド関数実行部の一構成例としてのF e i s t e l（フェイステル）構造について説明する図である。

【図6】ラウンド関数実行部の一構成例としての拡張F e i s t e l 構造について説明する図である。

【図7】非線形変換処理部の具体例について説明する図である。

【図8】線形変換処理部の具体例について説明する図である。

【図9】C R Y P T O N v e r . 0 . 5 の S - b o x の構成について説明する図である。

【図10】C R Y P T O N v e r . 1 . 0 の S - b o x の構成について説明する図である。 10

【図11】W h i r l p o o l の S - b o x の構成について説明する図である。

【図12】F O X の S - b o x の構成について説明する図である。

【図13】本発明の一実施例に係る非線形変換処理構成としてのnビット入出力S - b o x の構成例を示す図である。

【図14】本発明の一実施例に係る具体的な8ビット入出力の非線形変換を実行するS - b o x の構成例について説明する図である。

【図15】本発明の一実施例に係る具体的な8ビット入出力の非線形変換を実行するS - b o x の構成例について説明する図である。

【図16】本発明の一実施例に係る具体的な8ビット入出力の非線形変換を実行するS - b o x の構成例について説明する図である。 20

【図17】本発明の一実施例に係る具体的な8ビット入出力の非線形変換を実行するS - b o x の構成例について説明する図である。

【図18】本発明の一実施例に係る非線形変換を実行するS - b o x の構成例について説明する図である。

【図19】本発明に係る装置例としての暗号処理装置構成例を示す図である。

【発明を実施するための形態】

【0029】

以下、本発明の詳細について説明する。説明は、以下の項目に従って行なう。

1．共通鍵ブロック暗号の概要 30

2．暗号攻撃の概要

3．複数の小型Sボックスの組み合わせからなる非線形変換処理構成

（3-1）複数の小型Sボックスの組み合わせからなる非線形変換処理構成の有効性について

（3-2）従来型の複数の小型Sボックスの組み合わせからなる非線形変換処理構成と問題点

（3-3）本発明に係る複数の小型Sボックスの組み合わせからなる非線形変換処理構成

4．暗号処理装置の構成例

【0030】 40

[1．共通鍵ブロック暗号の概要]

まず、本発明の適用可能な通鍵ブロック暗号の概要について説明する。本明細書において、共通鍵ブロック暗号（以下ではブロック暗号）は、以下に定義するものを指すものとする。

【0031】

ブロック暗号は平文Pと鍵Kを入力し、暗号文Cを出力する。平文と暗号文のビット長をブロックサイズと呼びここではnで示す。nは任意の整数値を取りうるが、通常、ブロック暗号アルゴリズムごとに、予め1つに決められている値である。ブロック長がnのブロック暗号のことをnビットブロック暗号と呼ぶこともある。

【0032】 50

鍵のビット長は、 k で表す。鍵は任意の整数値を取りうる。共通鍵ブロック暗号アルゴリズムは1つまたは複数の鍵サイズに対応することになる。例えば、あるブロック暗号アルゴリズム A はブロックサイズ $n = 128$ であり、鍵のビット長 $k = 128$ 、または $k = 192$ または $k = 256$ の各種の鍵サイズに対応するという構成もありうる。

平文 $[P]$ 、暗号文 $[C]$ 、鍵 $[K]$ の各ビットサイズは、以下のように示される。

平文 P : n ビット

暗号文 C : n ビット

鍵 K : k ビット

【0033】

図1に k ビットの鍵長に対応した n ビット共通鍵ブロック暗号アルゴリズム E の図を示す。図1に示すように、共通鍵ブロック暗号処理部 E 10 は、 n ビットの平文 P と、 k ビットの鍵 K を入力して、予め定められた暗号アルゴリズムを実行して、 n ビットの暗号文 C を出力する。なお、図1には平文から暗号文を生成する暗号化処理のみを示している。暗号文から平文を生成する復号処理は、一般的には暗号処理部 E 10 の逆関数が用いられる。ただし、暗号処理部 E 10 の構造によっては、復号処理においても、同様の共通鍵ブロック暗号処理部 E 10 が適用でき、鍵の入力順などのシーケンスの変更によって復号処理が可能となる。

【0034】

図1に示す共通鍵ブロック暗号処理部 E 10 の内部構成について、図2を参照して説明する。ブロック暗号は2つの部分に分けて考えることができる。ひとつは鍵 K を入力とし、ある定められたステップにより入力鍵 K のビット長を拡大して拡大鍵 K' (ビット長 k') を出力する鍵スケジューリング部 11 と、平文 P と鍵スケジューリング部 11 から入力する拡大鍵 K' を受け取り、平文 P を入力して、拡大鍵 K' を適用した暗号処理を実行して、暗号文 C を生成するためのデータの変換を実行する暗号処理部 12 である。なお、先に説明したように、暗号処理部 12 の構造によっては、暗号文を平文に戻すデータ復号処理にも暗号処理部 12 が適用可能な場合もある。

【0035】

次に、図2に示す暗号処理部 12 の詳細構成について図3を参照して説明する。暗号処理部 12 は、図3に示すように、ラウンド関数実行部 20 を適用したデータ変換を繰り返し実行する構成を持つ。すなわち、暗号処理部 12 は、ラウンド関数実行部 20 という処理単位に分割できる。ラウンド関数実行部 20 は入力として、前段のラウンド関数実行部の出力 X_i と、拡大鍵に基づいて生成されるラウンド鍵 RK_i の2つのデータを受け取り、内部でデータ変換処理を実行して出力データ X_{i+1} を次のラウンド関数実行部に出力する。なお、第1ラウンドでは、入力は、平文または平文に対する初期化処理データである。また最終ラウンドの出力は暗号文となる。

【0036】

図3に示す例では、暗号処理部 12 は、 r 個のラウンド関数実行部 20 を有し、 r 回のラウンド関数実行部におけるデータ変換を繰り返して暗号文を生成する構成となっている。ラウンド関数の繰り返し回数をラウンド数と呼ぶ。図に示す例では、ラウンド数は r となる。

【0037】

各ラウンド関数実行部の入力データ X_i は暗号化途中の n ビットデータであり、あるラウンドにおけるラウンド関数の出力 X_{i+1} が次のラウンドの入力として供給される。各ラウンド関数実行部のもう一つの入力データは鍵スケジュールから出力された拡大鍵の K' に基づくデータが用いられる。この各ラウンド関数実行部に入力され、ラウンド関数の実行に適用される鍵をラウンド鍵と呼ぶ。図で、 i ラウンドに適用するラウンド鍵を RK_i として示している。拡大鍵 K' は、例えば、 r ラウンド分のラウンド鍵 $RK_1 \sim RK_r$ の連結データとして構成される。

【0038】

図3に示す構成は、暗号処理部 12 の入力側から見て1ラウンド目の入力データを X_0

10

20

30

40

50

とし、 i 番目のラウンド関数から出力されるデータを X_i 、ラウンド鍵を RK_i として示した暗号処理部 12 の構成である。なお、この暗号処理部 12 の構造によっては、例えば、適用するラウンド鍵の適用シーケンスを、暗号化処理と逆に設定し、暗号文を暗号処理部 12 に入力することで、復号文を出力する構成にできる。

【0039】

図 3 に示す暗号処理部 12 のラウンド関数実行部 20 は、さまざまな形態をとりうる。ラウンド関数はその暗号アルゴリズムが採用する構造 (structure) によって分類できる。代表的な構造として、

(ア) S P N (Substitution Permutation Network) 構造、

(イ) Feistel 構造、

(ウ) 拡張 Feistel 構造、

がある。以下、これらの具体的構成について、図 4 ~ 図 6 を参照して説明する。

【0040】

(ア) S P N 構造ラウンド関数

まず、図 4 を参照して、ラウンド関数実行部 20 の一構成例としての S P N 構造ラウンド関数について説明する。S P N 構造ラウンド関数実行部 20 a は、非線形変換層 (S 層) と線形変換層 (P 層) を接続したいわゆる S P 型の構成を有する。図 4 に示すように、 n ビットの入力データすべてに対して、ラウンド鍵との排他的論理和 (XOR) 演算を実行する排他的論理和演算部 21、排他的論理和演算部 21 の演算結果を入力し、入力データの非線形変換を実行する非線形変換処理部 22、非線形変換処理部 22 における非線形変換処理結果を入力し、入力データに対する線形変換処理を実行する線形変換処理部 23 などによって構成される。線形変換処理部 23 の線形変換処理結果が、次のラウンドに出力される。最終ラウンドでは暗号文となる。なお、図 4 に示す例では、排他的論理和演算部 21、非線形変換処理部 22、線形変換処理部 23 の処理順を示しているが、これらの処理部の順番は、限定されるものではなく、他のシーケンスで処理を行なう構成としてもよい。

【0041】

(イ) Feistel 構造

次に、図 5 を参照してラウンド関数実行部 20 の一構成例としての Feistel (フェイステル) 構造について説明する。Feistel 構造は、図 5 に示すように、前ラウンドからの入力 (第 1 ラウンドでは入力文) である n ビットの入力データを $n/2$ ビットの 2 つのデータに分割して、各ラウンドにおいて入れ替えながら処理を実行する。

【0042】

Feistel 構造を持つラウンド関数実行部 20 b を適用した処理においては、図に示すように、一方の $n/2$ ビットデータとラウンド鍵とが F 関数部 30 に入力される。F 関数部 30 は、上述した S P N 構造と同様、非線形変換層 (S 層) と線形変換層 (P 層) を接続したいわゆる S P 型の構成を有する。

【0043】

前ラウンドからの $n/2$ ビットデータとラウンド鍵とが F 関数部 30 の排他的論理和演算部 31 に入力され排他的論理和 (XOR) 処理がなされる。さらに、この結果データを非線形変換処理部 32 に入力して非線形変換を実行し、さらに、この非線形変換結果が線形変換処理部 33 に入力され線形変換が実行される。この線形変換結果が、F 関数処理結果データとして出力する。

【0044】

さらに、この F 関数出力と、前ラウンドから入力するもう 1 つの $n/2$ ビット入力とを、排他的論理和演算部 34 に入力し、排他的論理和演算 (XOR) を実行して、実行結果を、次のラウンドにおける F 関数の入力として設定される。なお、図に示す第 i ラウンドにおける F 関数入力に設定された $n/2$ ビットは次のラウンドの F 関数出力との排他的論理和演算に適用される。このように、Feistel 構造は、各ラウンドにおいて入力を交互に入れ替えながら F 関数を適用したデータ変換処理を実行する。

【 0 0 4 5 】

(ウ) 拡張 F e i s t e l 構造

次に、図 6 を参照してラウンド関数実行部 2 0 の一構成例としての拡張 F e i s t e l 構造について説明する。先に、図 5 を参照して説明した F e i s t e l 構造は、 n ビットの平文を 2 つに分割して $n / 2$ ビットずつに区分して処理を実行していた。すなわち、分割数： $d = 2$ とした処理である。なお、この分割数は、データ系列数とも呼ばれる。

【 0 0 4 6 】

拡張 F e i s t e l 構造では、このデータ系列数（分割数） d を 3 以上の任意の整数とした設定である。データ系列数（分割数） d の値に応じたさまざまな拡張 F e i s t e l 構造を定義することができる。図 6 に示す例では、データ系列数（分割数） $d = 4$ であり、各系列に対して $n / 4$ ビットのデータが入力される。各ラウンドでは、1 つ以上のラウンド関数としての F 関数が実行される。図に示す例は、1 ラウンドにおいて 2 つの F 関数部によるラウンド演算を行なう構成例である。

10

【 0 0 4 7 】

F 関数部 4 1 , 4 2 の構成は、先に図 5 を参照して説明した F 関数部 3 0 の構成と同様であり、ラウンド鍵と入力値との排他的論理和演算と、非線形変換処理、線形変換処理を実行する構成となっている。なお、各 F 関数部に入力するラウンド鍵は、入力ビットとビット数が一致するように調整される。図に示す例では、各 F 関数部 4 1 , 4 2 に入力するラウンド鍵は、 $n / 4$ ビットとなる。これらの鍵は、拡大鍵を構成するラウンド鍵をさらにビット分割して生成する。なお、データ系列数（分割数）を d としたとき、各系列に入力されるデータは n / d ビットであり、各 F 関数に入力する鍵のビット数も n / d ビットに調整される。

20

【 0 0 4 8 】

なお、図 6 に示す拡張 F e i s t e l 構造では、データ系列数（分割数）を d として、各ラウンドにおいて $d / 2$ の F 関数を並列に実行する構成例であるが、拡張 F e i s t e l 構造は、各ラウンドにおいて、1 つ以上 $d / 2$ 以下の F 関数を実行する構成が可能である。

【 0 0 4 9 】

図 4 ~ 図 6 を参照して説明したように、共通鍵ブロック暗号における暗号処理部 1 2 のラウンド関数実行部 2 0 は、

30

(ア) S P N (Substitution Permutation Network) 構造、

(イ) F e i s t e l 構造、

(ウ) 拡張 F e i s t e l 構造、

これらの構造をとり得る。これらのラウンド関数実行部は、いずれも非線形変換層（S 層）と線形変換層（P 層）を接続したいわゆる S P 型の構成を有する。すなわち、非線形変換処理を実行する非線形変換処理部と、線形変換処理を実行する線形変換処理部とを有する。以下、これらの変換処理構成について説明する。

【 0 0 5 0 】

(非線形変換処理部)

非線形変換処理部の具体例について、図 7 を参照して説明する。図 7 に示すように、非線形変換処理部 5 0 は、具体的には、S ボックス (S - b o x) 5 1 と呼ばれる s ビット入力 s ビット出力の非線形変換テーブルが m 個並んだものであり、 $m s$ ビットの入力データが s ビットずつ分割されてそれぞれ対応する S ボックス (S - b o x) 5 1 に入力されデータが変換される。各 S ボックス 5 1 では、例えば変換テーブルを適用した非線形変換処理が実行される。

40

【 0 0 5 1 】

入力されるデータのサイズが大きくなると実装上のコストが高くなる傾向がある。それを回避するために、図 7 に示すように、処理対象データ X を複数の単位に分割し、それぞれに対して、非線形変換を施す構成がとられることが多い。例えば入力サイズを $m s$ ビットとしたとき、 s ビットずつの m 個のデータに分割して、 m 個の S ボックス (S - b o x

50

） 5 1 それぞれに対して s ビットを入力し、例えば変換テーブルを適用した非線形変換処理を実行して、これらの各 S ビット出力 m 個を合成して m s ビットの非線形変換結果を得る。

【 0 0 5 2 】

（線形変換処理部）

線形変換処理部の具体例について、図 8 を参照して説明する。線形変換処理部は、入力値、例えば、S ボックスからの出力データである m s ビットの出力値を入力値 X として入力し、この入力に対して線形変換を施し m s ビットの結果を出力する。線形変換処理は、例えば、入力ビット位置の入れ替え処理などの線形変換処理を実行して、m s ビットの出力値 Y を出力する。線形変換処理は、例えば、入力に対して、線形変換行列を適用して入力ビット位置の入れ替え処理を行なう。この行列の一例が図 8 に示す線形変換行列である。

10

【 0 0 5 3 】

線形変換処理部において適用する線形変換行列の要素は拡大体：GF(2⁸)の体の要素や GF(2) の要素など、一般的にはさまざまな表現を適用した行列として構成できる。図 8 は、m s ビット入出力をもち、GF(2^s)の上で定義される m × m の行列により定義される線形変換処理部の 1 つの構成例を示すものである。

【 0 0 5 4 】

[2 . 暗号攻撃の概要]

上述した共通鍵ブロック暗号に対する暗号攻撃、すなわち、適用している鍵の解析やアルゴリズムの解析手法として様々な手法が知られている。以下、この暗号攻撃の概要について説明する。以下の各攻撃について、順次説明する。

20

（ 2 - 1 ）差分攻撃

（ 2 - 2 ）線形攻撃

（ 2 - 3 ）高階差分攻撃

（ 2 - 4 ）補間攻撃

【 0 0 5 5 】

（ 2 - 1 ）差分攻撃

共通鍵暗号の攻撃法の一つとして差分解読法 (Differential Cryptanalysis) がある。差分解読法については、例えば、文献「E. Biham, A. Shamir, "Differential Cryptanalysis of DES-like Cryptosystems, " Journal of Cryptology, Vol. 4, No. 1, pp. 3 - 72, 1991.」に記述されている。

30

【 0 0 5 6 】

この攻撃法はある暗号に対し差分値と呼ばれるデータの伝播を観測し、高確率でその差分値の伝播が起こってしまった場合に攻撃、つまり鍵の推定ができるという攻撃法である。この差分値と呼ばれるデータの伝播の確率のことを差分確率と呼ぶ。

【 0 0 5 7 】

n ビット入出力の関数 f に対して、入力を x (n - b i t)、入力差分値を Δ x (n - b i t)、出力差分値を Δ y (n - b i t) と定義したとき、関数 f に対する入力差分値 Δ x、出力差分値 Δ y の差分確率 DP_f(Δ x、Δ y) は以下のように定義される。

40

【数 1】

$$DP_f(\Delta x, \Delta y) = \frac{\#\{x \in \{0,1\}^n \mid f(x) \oplus f(x \oplus \Delta x) = \Delta y\}}{2^n}$$

【 0 0 5 8 】

また、関数 f に対する最大差分確率 MD P_f は以下のように定義される。

50

【数 2】

$$MDP_f = \max_{\Delta x \neq 0, \Delta y} DP_f(\Delta x, \Delta y)$$

【0059】

これらの値は関数 f によって一意に求まる値であり、最大差分確率 MDP_f が大きい関数 f は差分攻撃に弱い関数ということになる。よって、暗号を設計する際にはできる限り MDP_f が小さくなるよう関数 f を設計することが望ましい。

10

【0060】

(2-2) 線形攻撃

さらに、共通鍵暗号の攻撃法の一つとして線形解読法 (Linear Cryptanalysis) がある。線形解読法については、例えば、文献「M. Matsui, "Linear Cryptanalysis Method for DES Cipher", "EUROCRYPT'93, LNCS 765, pp. 386-397, 1994."」に記述されている。

【0061】

この攻撃法はある暗号に対し、入力の特定ビットの排他的論理和と出力の特定ビットの排他的論理和の間の相関を観測し、強い相関関係が見つかった場合に攻撃、つまり鍵の推定ができるという攻撃法である。この入出力の特定ビットの相関係数のことを線形確率と呼ぶ。

20

【0062】

n ビット入出力の関数 f に対して、入力を x (n -bit)、入力マスク値を Γx (n -bit)、出力マスク値を Γy (n -bit) と定義したとき、関数 f に対する入力マスク値 Γx 、出力マスク値 Γy の線形確率 $LP_f(\Gamma x, \Gamma y)$ は以下のように定義される。

【数 3】

30

$$LP_f(\Gamma x, \Gamma y) = \left(2 \cdot \frac{\#\{x \in \{0,1\}^n \mid x \bullet \Gamma x = f(x) \bullet \Gamma y\}}{2^n} - 1 \right)^2$$

ただし、上記式において $[\cdot]$ は n ビットベクトル同士の内積演算を表す。

【数 4】

40

$$x \bullet y = \bigoplus_{i=1}^n (x_i \cdot y_i)$$

【0063】

また、関数 f に対する最大線形確率 MLP_f は以下のように定義される。

【数 5】

$$MLP_f = \max_{\Gamma x, \Gamma y \neq 0} LP_f(\Gamma x, \Gamma y)$$

【0064】

これらの値は関数 f によって一意に求まる値であり、最大線形確率 MLP_f が大きい関数 f は線形攻撃に弱い関数ということになる。よって、暗号を設計する際にはできる限り MLP_f が小さくなるよう関数 f を設計することが望ましい。

10

【0065】

(2-3) 高階差分攻撃

さらに、共通鍵暗号の攻撃法の一つとして高階差分攻撃法 (Higher Order Differential Attack) がある。高階差分攻撃法については、例えば、文献「L. R. Knudsen, "Truncated and Higher Order Differentials", FSE '94, LNCS 1008, pp. 196 - 211」に記述されている。

【0066】

この攻撃法は、暗号アルゴリズムの持つ代数的性質を利用した攻撃法であり、暗号文を平文の全ビットでブール多項式表現した際に、そのブール代数次数が平文の特定数ビットに対し、ある次数より小さくなっているような場合に攻撃、つまり鍵の推定ができるという攻撃法である。

20

【0067】

(2-4) 補間攻撃

さらに、共通鍵暗号の攻撃法の一つとして補間攻撃法 (Interpolation Attack) がある。補間攻撃については、例えば、文献「T. Jakobsen and L. R. Knudsen, "The Interpolation Attack on Block Cipher", FSE '97, LNCS 1267, pp. 28 - 40, 1997.」に記述されている。

30

【0068】

この攻撃法は、暗号アルゴリズムの持つ代数的性質を利用した攻撃法であり、暗号化関数を多項式関数として表現した際のその項数が少ない場合に、鍵値を含んだ暗号化関数を復元することで攻撃を行う攻撃法である。

【0069】

[3. 複数の小型 S ボックスの組み合わせからなる非線形変換処理構成]

(3-1) 複数の小型 S ボックスの組み合わせからなる非線形変換処理構成の有効性について

上述したように、共通鍵ブロック暗号は、ラウンド関数の繰り返しによる暗号処理を行なう構成である。この共通鍵ブロック暗号処理は、ラウンド関数を繰り返し実行する構成であり、ラウンド関数では、線形変換処理、および非線形変換処理が実行される。非線形変換処理においては、例えば、図 7 を参照して説明したように、S-box (S ボックス) を適用した非線形変換処理が実行される。上述した共通鍵ブロック暗号処理の他にも、例えばハッシュ関数などのデータ変換においても非線形変換処理に S ボックスが適用可能である。

40

【0070】

先に、説明したように、この S ボックスの入出力サイズは一般的には小さく、厳密な安全性評価が可能であり、暗号やハッシュアルゴリズム全体の安全性を高くするために S ボックスに求められる特性として以下の特性が知られている。

(1) 最大差分確率が十分小さい

50

- (2) 最大線形確率が十分小さい
- (3) ブール多項式表現を行った際のブール代数次数が十分大きい
- (4) 入出力を多項式表現した際の項数が十分多い

【 0 0 7 1 】

主に、(1) は差分攻撃に対する耐性、(2) は線形攻撃に対する耐性、(3) は高階差分攻撃に対する耐性、(4) は補間攻撃に対する耐性をそれぞれ決定付ける。さらには、S ボックスの入出力のビット相関が低いことや入力を1ビット変化させたときの出力の変化が1/2程度になることなどが安全性を高めるために重要である。

【 0 0 7 2 】

また、S - b o x は安全性の要求とは別に高い実装性能も要求される。例えば、ソフトウェアによる暗号処理やハッシュ関数を実行させる実装構成においては通常、入力に対する出力を示すテーブルをメモリに保持して、表引き(テーブル実装)と呼ばれる手法により、非線形変換処理を実行する構成とした実装がなされるため、その実装性能はS - b o x の内部構造にはあまり依存しない。しかしながら、ハードウェア実装においては、例えば入力値に基づいて、特定の出力を算出するための回路が構成される。この回路構成は、適用するS - b o x により、構成が大きく変化することになり、回路規模に影響を与えることになる。

【 0 0 7 3 】

暗号アルゴリズムやハッシュアルゴリズムの安全性維持のためにS - b o x に求められる特性として、前述したように、

- (1) 最大差分確率が十分小さい
- (2) 最大線形確率が十分小さい
- (3) ブール多項式表現を行った際のブール代数次数が十分大きい
- (4) 入出力を多項式表現した際の項数が十分多い

これらの特性があるが、このような要求を満たすS - b o x を効率よく生成する手法として、拡大体上のべき乗関数を用いる方法がよく知られている。この手法で拡大体の次数とべき乗の乗数を適切に選べば、非常に特性の良いS - b o x が生成できる。

【 0 0 7 4 】

実際にn - b i t 入出力S - b o x の入力をx、出力をyとして、それぞれが拡大体GF(2ⁿ)の元だとした場合、

$$y = f(x) \text{ が、}$$

【数6】

$$y = x^{2^t + 1}$$

(t は任意の整数)

$$y = x^{-1}$$

【 0 0 7 5 】

で与えられる場合、最大差分確率、最大線形確率の点で最適なS - b o x が構成できることがよく知られている。

【 0 0 7 6 】

このような手法で構成されたS - b o x の例としては、AES、Camellia、MISTYにおいて適用されているS - b o x などが挙げられる。

AESやCamelliaのS - b o x はGF((2⁴)²)上の逆元関数としてS - b o x を構成することもできるため、安全性の観点からも特性が非常に良く、さらに非常に高いハードウェア実装性能も持つと言える。

【 0 0 7 7 】

しかしながら、近年このような $S - box$ に関しても、その特徴的な代数的性質を利用した攻撃法や、そのあまりに均一的な拡散性に関する問題点などが指摘されるようになった。

【 0 0 7 8 】

このような点から、特徴的な代数的性質を持たない $S - box$ の構成法が考えられ、強い代数的構造を持たないように、ランダム、もしくはそれに準ずるような手法で要素を選択する手法により $S - box$ を生成する方法が考えられた。このような手法で $S - box$ を生成すると、多くの場合、特徴的な代数的構造は持たず、さらに拡大体上のべき乗関数のような均一的な拡散はしないため、上記のような問題に関しては対策がされていると言

10

【 0 0 7 9 】

しかしながら、 $n - bit$ 入出力の全単射 $S - box$ の数は、 2^n の階乗個存在するため、実際に $n - bit$ 入出力の $S - box$ をランダムに生成し、その特性をひとつひとつチェックするような手法では n がある程度大きくなると効率的に特性の良い $S - box$ を生成することは難しくなる。

【 0 0 8 0 】

また、 $S - box$ の要素を完全にランダムに選択した場合、ハードウェアで実装する際も主にテーブル実装と呼ばれる手法しか用いることができなくなってしまうため、実装効率が大きく低下する。

20

【 0 0 8 1 】

このような問題から、小さなサイズの入出力を持つ $S - box$ をランダムに生成して、それらを複数個組み合わせ、より大きな $S - box$ を生成するという試みがなされている。例えば、

CRYPTON ver. 0.5、
CRYPTON ver. 1.0、
Whirlpool、
FOX

などの $S - box$ などがこのような手法に基づいて生成された $S - box$ だと考えることができる。以下、これらの具体的な構成例およびその問題点について説明する。

30

【 0 0 8 2 】

(3 - 2) 従来型の複数の小型 S ボックスの組み合わせからなる非線形変換処理構成と問題点

以下、従来型の複数の小型 S ボックスの組み合わせからなる非線形変換処理構成と問題点について、以下の各構成について説明する。

- (a) CRYPTON ver. 0.5、
- (b) CRYPTON ver. 1.0、
- (c) Whirlpool、
- (d) FOX

【 0 0 8 3 】

- (a) CRYPTON ver. 0.5、

例えば、CRYPTON ver. 0.5 の $S - box$ は、図 9 に示す構造を持つ。 $S - box [S 4_0] 101$ 、 $S - box [S 4_1] 102$ 、 $S - box [S 4_2] 103$ は、4 ビット入出力の $S - box$ であり、これらの 3 つの $S - box$ と、排他的論理和演算部 111 ~ 113 が組み合わせられて、入力 8 ビットを非線形変換して、出力 8 ビットを得る構成を持つ。なお、図に示す $S - box$ の表記 $[S 4_n]$ において、4 は 4 ビット入出力の S ボックスであることを示し、 n は、 $S - box$ の識別子である。 $S - box [S 4_0] 101$ 、 $S - box [S 4_1] 102$ 、 $S - box [S 4_2] 103$ は、すべて 4 ビット入出力の $S - box$ であり、それぞれ異なる非線形変換処理を実行する異なる $S - box$ である。

40

50

【0084】

この構造は、いわゆる3段Feistel構造を採用しているためブール代数次数が低くなってしまい、さらにクリティカルパスが長い。すなわち、入力から最終出力を得るまでには3つの小さなS-boxを通過しなければならない構成となっている。従って、実装性能があまり高くないという特徴を持つ。

【0085】

(b) CRYPTON ver. 1.0、

また、CRYPTON ver. 1.0のS-boxは図10に示す構造を持つ。S-box[$S4_0$]121、S-box[$S4_1$]122と、S-box[$S4_1$]122の逆変換を実行するS-box[$S4_1^{-1}$]123、S-box[$S4_0$]121の逆変換を実行するS-box[$S4_0^{-1}$]124と、ビット演算による線形変換処理を実行するビット演算部131、132から構成される。

10

【0086】

入力8ビットの上位4ビットをS-box[$S4_0$]121において、非線形変換を実行した後、ビット演算部131に入力した線形変換を行い、その結果をS-box[$S4_1^{-1}$]123に入力して非線形変換結果を出力する。下位4ビットについては、S-box[$S4_1$]122において、非線形変換を実行した後、ビット演算部131に入力した線形変換を行い、その結果をS-box[$S4_0^{-1}$]123に入力して非線形変換結果を出力する。

【0087】

20

この構造は、中間で用いているビット演算部131におけるビット演算を1-bit要素8×8の行列、つまり64ビットの空間から選択しなければならないため、その選択が難しくなってしまう。すなわち、非線形変換では、基本的に非線形変換対象の入力8ビットから、各入力8ビットに対応する非線形変換結果としての出力8ビットを偏りのない出力が得られる構成とすることが要求され、中段のビット演算部131、132において適用する行列を、この要求を満足する行列とするための選択が困難になるという問題がある。

【0088】

(c) Whirlpool、

また、WhirlpoolのS-boxは図11のような構造をしている。S-box[$S4_0$]141、144、S-box[$S4_0$]の逆変換を実行するS-box[$S4_0^{-1}$]142、145と、S-box[$S4_1$]143を用い、排他論理和演算部151～153によって、これらのS-boxを結合した構成を持つ。

30

【0089】

この構造では、必要な小さなS-boxの数が5個と多く、さらにクリティカルパスが長い。すなわち、入力から最終出力に至るまでには3つの小さなS-boxを通過しなければならない構成であり、実装性能があまり高くないという問題がある。

【0090】

(d) FOX

さらに、FOXのS-boxは図12に示す構成をしている。3種類の4ビット入出力S-box161～163と、4ビット入出力OR回路171、172を用い、これらを排他的論理和演算部によって接続した構成を持つ。

40

【0091】

この構造では、必要な小さなS-boxの数は3個と少ないが、全体的に排他的論理和演算部(XOR)の数が多く、クリティカルパスも長い。入力から最終出力を得るためには3つの小さなS-boxを通過しなければならない。このため、実装性能があまり高くないという問題がある。

【0092】

(3-3) 本発明に係る複数の小型Sボックスの組み合わせからなる非線形変換処理構成

50

次に、本発明に係る複数の小型Sボックスの組み合わせからなる非線形変換処理構成について説明する。上述したように、複数の小型Sボックスの組み合わせからなる非線形変換処理構成については、すでに複数のタイプが提案されているが、それぞれクリティカルパスが長いという問題点や、線形変換行列の設定の困難性等の問題点を有している。

【0093】

まず、以下の本発明に従った非線形変換処理構成の理解に必要な以下の用語について説明する。

(a) 分岐数および最適拡散層

(b) 拡大体上の行列演算

【0094】

(a) 分岐数および最適拡散層

まず、分岐数、および最適拡散変換 (Optimal Diffusion Mappings) について説明する。

【0095】

$n \times a$ ビットデータから $n \times b$ ビットデータへの写像

$\theta : \{0, 1\}^{na} \rightarrow \{0, 1\}^{nb}$

に対して分岐数 $B_n(\theta)$ を次のように定義する。

【数7】

$$B_n(\theta) = \min_{\alpha \neq 0} \{hw_n(\alpha) + hw_n(\theta(\alpha))\}$$

【0096】

ただし、 $\min_{\alpha \neq 0} \{X_\alpha\}$ は $\alpha \neq 0$ を満たすすべての X_α のうちの最小値を表すものとし、 $hw_n(Y)$ はビット列 Y を n ビットごとに区切って表したときに n ビットのデータすべてが 0 ではない (非ゼロ) 要素の数を返す関数とする。このとき、分岐数 $B(\theta)$ が $b+1$ であるような写像 θ を最適拡散変換 (Optimal Diffusion Mappings) と定義する。また、以降では ODM を満たす行列を MDS (Maximum Distance Separable) 行列と定義する。

【0097】

(b) 拡大体上の行列演算

基礎体 $GF(2)$ 上で定義される n 次の既約多項式 $p(x)$ によって作られる拡大体 $GF(2^n)$ 上で行われる行列演算を拡大体上の行列演算と呼ぶ。

例えば、

【数8】

$$\begin{pmatrix} y_0 \\ y_1 \end{pmatrix} = \begin{pmatrix} a_{0,0} & a_{0,1} \\ a_{1,0} & a_{1,1} \end{pmatrix} \begin{pmatrix} x_0 \\ x_1 \end{pmatrix}$$

上記の行列演算を考える。

上記の行列演算において、出力 y_0, y_1 はそれぞれ、

$$y_0 = a_{0,0} \times x_0 + a_{0,1} \times x_1$$

$$y_1 = a_{1,0} \times x_0 + a_{1,1} \times x_1$$

と表現される。

【 0 0 9 8 】

このとき $a_0, \dots, x_0$ などといった変数を全て、拡大体 $GF(2^n)$ 上の元だと考え、演算を全て拡大体 $GF(2^n)$ 上で行う。このような方法で行列演算を行う手法を拡大体上の行列演算と呼ぶ。

【 0 0 9 9 】

本発明に係る非線形変換処理構成は、上述した従来の複数の小型 S ボックスの組み合わせからなる非線形変換処理構成における問題点、すなわち、クリティカルパスが長いという問題点や、線形変換行列の設定の困難性等の問題点を解決した非線形変換処理構成を実現する。

【 0 1 0 0 】

10

本発明の構成では、拡大体 $GF(2^n)$ 上で簡単な表現を行うことが難しく、かつ高い実装性能（特にハードウェア）を持つ n -bit 入出力の全単射 S -box を効率よく生成するために、小さな S -box の組み合わせ位置に分岐数の高い小さな S -box の入出力サイズと同サイズの要素を持つ行列演算を組み合わせ、大きな S -box としての非線形変換処理構成を実現するものである。具体的に分岐数の高い行列演算というのは、 $m \times m$ 行列に対して、 m 以上の分岐数を持つ行列を表す。

【 0 1 0 1 】

分岐数の高い行列として、例えば、前述した最適拡散変換を実行する MDS (Maximum Distance Separable) 行列を選択する。 MDS 行列は、行列を構成する任意の小行列が正則行列となる行列である。なお、正則行列は、逆行列を持つ

20

行列であり、行列を A とし、逆行列を A^{-1} とすると、

$$A A^{-1} = A^{-1} A = E、$$

ただし E は単位行列、

上記式が成立する逆行列 A^{-1} を持つ行列 A が正則行列である。

【 0 1 0 2 】

本発明の一実施例に係る非線形変換処理構成としての n ビット入出力 S -box の構成例を図 13 に示す。図 13 に示す構成は、4 つの $n/2$ ビット入出力の全単射 S -box 201 ~ 204 と、拡大体 $GF(2^{n/2})$ において定義される 2×2 MDS (Maximum Distance Separable) 行列からなる線形変換処理部 211 から構成される n ビット入出力の非線形変換処理を実行する構成である。

30

【 0 1 0 3 】

入力 n ビットは、上位 $n/2$ ビット、下位 $n/2$ ビットずつ、それぞれ $n/2$ ビット入出力の全単射 S -box [S_0] 201, S -box [S_1] 202 に入力され、それぞれの S -box において非線形変換処理がなされた後、拡大体 $GF(2^{n/2})$ において定義される 2×2 MDS 行列からなる線形変換処理部 211 に入力され MDS 行列に基づく線形変換処理がなされた後、線形変換結果の n ビットの上位 $n/2$ ビット、下位 $n/2$ ビットずつ、それぞれ $n/2$ ビット入出力の全単射 S -box [S_2] 203, S -box [S_3] 204 に入力され、それぞれの S -box において非線形変換処理がなされて出力結果としての n ビットを得る構成となっている。

【 0 1 0 4 】

40

図 13 に示す線形変換処理部 211 において適用される MDS 行列のように分岐数の高い拡散変換行列を利用すると、前段の小さな S -box [S_0] 201, S -box [S_1] 202 の出力が後段の小さな S -box [S_2] 203, S -box [S_3] 204 の入力にバランスよく配置されることが保証されるため、全体として特性の良い大きな S -box が生成できる。また、線形変換処理部 211 において適用される拡散変換行列に相当する MDS 行列の要素のサイズは小さな S -box の入出力サイズ ($n/2$) によって一意に決まるため、大きな S -box の入出力サイズ (n) が大きくなったとしても選択できる行列の空間は限られるため、容易にその行列の分岐数をチェックすることができる。

【 0 1 0 5 】

50

図13に示す構成における線形変換処理部211において適用される拡散変換行列としてのMDS行列の要素のサイズは $n/2$ ビットであり、 2×2 の行列であるため、要素の数は4つとなり、全行列を調べたとしてもその数は、 $2^{n/2} \times 4$ 種程度であるため、容易に全行列を調べることが可能である。ただし、行列演算は $GF(2)$ 上で定義される n 次の既約多項式 $p(x)$ によって作られる拡大体 $GF(2^n)$ 上の行列演算とする。

【0106】

この手法で $S-box$ を生成すると、簡易な代数表現が可能なのは、図13に示す構成中の入出力サイズ $n/2$ ビットの小さな $S-box$ 201~204に限られると考えられるため、拡大体 $GF(2^n)$ 上での要素はランダムのように見える。よって、 $GF(2^n)$ 上で単純な代数的表現を行うことは難しいと考えることができる。また、拡大体上でのべき乗演算のように均一的な拡散はしないことが期待される。

10

【0107】

さらに、行列を適切に選択すれば、簡易な演算と短いパスで構成することが可能なため、 $n-bit$ でランダムに生成された $S-box$ や、従来の小さな $S-box$ を組み合わせで構成した $S-box$ よりもより実装効率は高いと言える。

【0108】

図13に示す構成を適用した具体的な8ビット入出力の非線形変換を実行する $S-box$ の構成例について、図14~図17を参照して説明する。

【0109】

図14(a)、図15(a)に示す構成は同一であり、図13に示す構成を適用した具体的な8ビット入出力の非線形変換を実行する $S-box$ の一構成例としての8ビット $S-box$ 300の構成を示す図である。図14(b)は、図14(a)に示す8ビット $S-box$ 300の構成要素である4つの4ビット入出力 $S-box$ 301~304の変換テーブルを示している。このテーブルで用いている数値は16進数である。入力： $x = 0 \sim F$ (16進数)に対する各 $S-box$ 301~304の出力値を示すテーブルである。また、図15(c)には、図15(a)(=図14(a))に示す線形変換処理部311として分岐数の高い拡散変換、具体的には最適拡散変換[ODM]であるMDS行列(matrix)311を使用した具体例を示している。

20

【0110】

図14(a)に示す8ビット入出力の非線形変換を実行する $S-box$ の処理について説明する。まず、8ビット $S-box$ 300の入力である x (8-bit)は1/2、つまり4-bitごとに $x[0]$ 、 $x[1]$ に分割される。次に $x[0]$ は4-bit入出力の $S-box$ [S4₀]301へ入力され、 $x[1]$ は4-bit入出力の $S-box$ [S4₁]302へそれぞれ入力され、各 $S-box$ 301、302における非線形変換結果としての出力 $w[0]$ 、 $w[1]$ を得る。 $S-box$ [S4₀]301、 $S-box$ [S4₁]302は、ランダムに選択した4ビット $S-box$ であり、非線形変換は、図14(b)のテーブルに従った変換処理として実行される。

30

【0111】

なお、 $S-box$ [S4₀]301、 $S-box$ [S4₁]302は、最大差分確率が十分低いことや最大線形確率が十分低いことなど $S-box$ が満たすべきあらゆる性質を満たすような $S-box$ である。また、これらの $S-box$ は4-bit入出力なので、このような性質を満たす $S-box$ を探索することが現実的に可能である。

40

【0112】

$S-box$ [S4₀]301、 $S-box$ [S4₁]302の出力 $w[0]$ 、 $w[1]$ は、最適拡散変換[ODM]であるMDS行列(matrix)による線形変換を実行する線形変換処理部311に入力され、MDS行列(matrix)による線形変換結果として、 $z[0]$ 、 $z[1]$ を出力する。線形変換処理部311では、 $GF(2)$ 上で定義される4次の既約多項式： $p(x) = x^4 + x + 1$ によって作られる拡大体 $GF(2^4)$ 上の行列演算による線形変換が実行され、 $z[0]$ 、 $z[1]$ を出力する。線形変換処理部311としてのMDS行列(matrix)は、 $GF(2)$ 上の4次の既約多項式で定

50

義される拡大体 $GF(2^4)$ 上の元を要素として持つ 2×2 の 4 要素からなる行列に基づく線形変換処理を実行する。

【0113】

行列演算の具体的処理を図15(c)に示す。図15(c)に示す 2×2 の MDS 行列を適用した場合、入力 $w[0]$, $w[1]$ に基づいて、出力 $z[0]$, $z[1]$ は、以下のように算出される。

$$z[0] = w[0] (XOR) w[1] \times 2$$

$$z[1] = w[0] \times 2 (XOR) w[1]$$

【0114】

最適拡散変換 [ODM] である MDS 行列 (matrix) による線形変換結果として得られた 8 ビットデータ中の上位 4 ビット $z[0]$ は 4-bit 入出力の $S-box[S4_2]303$ へ、下位 4 ビット $z[1]$ は 4-bit 入出力の $S-box[S4_3]304$ へそれぞれ入力され、これらの 4 ビット $S-box$ において非線形変換が実行され、出力 $y[0]$, $y[1]$ を得る。 $S-box[S4_2]303$ 、 $S-box[S4_3]304$ は、 $S-box[S4_0]301$ 、 $S-box[S4_1]302$ と同様、それぞれランダムに選択した特性のよい 4 ビット $S-box$ であり、図14(b)に示すテーブルに従ったデータ変換を実行する。最終的に、 $S-box[S4_2]303$ 、 $S-box[S4_3]304$ の出力する 4 ビットデータ $y[0]$ と $y[1]$ を結合した 8 ビットデータを、8 ビット入出の $S-box300$ の最終的な出力 $y(8-bit)$ とする。

【0115】

図16(a)に示す構成は、図14(a)に示す構成と同様、図13に示す構成を適用した具体的な 8 ビット入出力の非線形変換を実行する 8 ビット $S-box320$ の一構成例であり、図16(b)は、図16(a)に示す 8 ビット $S-box320$ の構成要素である 4 つの 4 ビット入出力 $S-box321 \sim 324$ の変換テーブルを示している。このテーブルで用いている数値は 16 進数である。入力: $x = 0 \sim F$ (16 進数) に対する各 $S-box321 \sim 324$ の出力値を示すテーブルである。また、図17(c)には、図17(a) (= 図16(a)) に示す線形変換処理部 331 として最適拡散変換 [ODM] である MDS 行列 (matrix) 331 を用いた具体例を示している。

【0116】

図16、図17に示す構成例は、

4 ビット入出力 $S-box321 \sim 324$ が、図16(b)に示すテーブルに従った非線形変換を実行すること、

線形変換処理部 331 が、図17(c)に従った変換処理を行なうこと、

これらの処理が異なっている。

【0117】

線形変換処理部 331 では、 $GF(2)$ 上で定義される 4 次の既約多項式: $p(x) = x^4 + x + 1$ によって作られる拡大体 $GF(2^4)$ 上の行列演算による線形変換が実行され、 $z[0]$, $z[1]$ を出力する。線形変換処理部 331 としての MDS 行列 (matrix) は、4 次の既約多項式で定義される 2 の拡大体 $GF(2^4)$ 上の元を要素として持つ 2×2 の 4 要素からなる行列に基づく線形変換処理を実行する。

【0118】

行列演算の具体的処理を図17(c)に示す。図17(c)に示す 2×2 の MDS 行列を適用した場合、入力 $w[0]$, $w[1]$ に基づいて、出力 $z[0]$, $z[1]$ は、以下のように算出される。

$$z[0] = w[0] (XOR) w[1]$$

$$z[1] = w[0] (XOR) w[1] \times 2$$

【0119】

図14~図17に示す例は、8 ビット入出力方の非線形変換処理を実行する S ボックスであり、いずれも線形変換処理部 311 , 331 において適用される MDS 行列の要素のサイズは $n/2$ ビットであり、 2×2 の行列であるため、要素の数は 4 つとなり、全行列

を調べたとしてもその数は、 $2^{n/2 \times 4}$ 種程度であるため、容易に全行列を調べることが可能であり、前述したように、この手法で S - box を生成すると、簡易な代数表現が可能なのは小さな S - box に限られると考えられるため、拡大体 $GF(2^n)$ 上での要素はランダムのように見え、 $GF(2^n)$ 上で単純な代数的表現を行うことは難しいと考えることができる。また、拡大体上でのべき乗演算のように均一的な拡散はしない。また、入力から出力を得るためのパスには小さな S - box が 2 つあるのみであり、行列を適切に選択すれば、簡易な演算と短いパスで構成することが可能なため、 n - bit でランダムに生成された S - box や、従来の小さな S - box を組み合わせて構成した S - box よりもより実装効率は高くなる。

【0120】

10

図13～図17に示した構成例では、入力 n ビットを 2 分割して上位 $n/2$ ビット、下位 $n/2$ ビットずつを、それぞれ $n/2$ ビット入出力の S - box に入力する構成であり、また、線形変換処理部からの出力 n ビットの上位 $n/2$ ビット、下位 $n/2$ ビットずつ、それぞれ $n/2$ ビット入出力の S - box [S_2] に入力して非線形変換処理結果を得る構成であるが、入力ビットを分割して入力する小さな S - box の数は、2 に限らず、この他の数でもよい。図18に、入力 n ビットを 4 分割して $n/4$ ビットずつの非線形変換処理を行なう小さな $n/4$ ビット入出力 S - box を利用した n ビット S - box 400 の構成例を示す。

【0121】

図18に示す n ビット S - box 400 の構成は、8 つの $n/4$ ビット入出力の全単射 S - box 401～408 と、分岐数の高い拡散変換として最適拡散変換 [ODM] である拡大体 $GF(2^{n/4})$ において定義される 4×4 MDS (Maximum Distance Separable) 行列からなる線形変換処理部 421 から構成される n ビット入出力の非線形変換処理を実行する構成である。

20

【0122】

入力 n ビットは、 $n/4$ ビットずつ分割されて、それぞれ $n/4$ ビット入出力の全単射 S - box [S_0] 401, S - box [S_1] 402, S - box [S_2] 403, S - box [S_3] 404 に入力され、それぞれの S - box において非線形変換処理がなされた後、拡大体 $GF(2^{n/4})$ において定義される 4×4 MDS 行列からなる線形変換処理部 421 に入力され MDS 行列に基づく線形変換処理がなされた後、線形変換結果の n ビットの $n/4$ ビットずつが、それぞれ $n/4$ ビット入出力の S - box [S_0] 405, S - box [S_1] 406, S - box [S_2] 407, S - box [S_3] 408 に入力され、それぞれの S - box において非線形変換処理がなされて出力結果としての n ビットを得る構成となっている。

30

【0123】

図18に示す線形変換処理部 421 において適用される拡散変換も最適拡散変換 [ODM] である MDS 行列であり、前段の小さな 4 つの S - box の出力が後段の小さな S - box の入力にバランスよく配置されることが保証されるため、全体として特性の良い大きな S - box が生成できる。

【0124】

40

上述した本発明に従った非線形変換処理を実行する S ボックスによって構成されるデータ変換装置の構成について要約する。本発明のデータ変換装置は、以下のような構成を有することが特徴である。すなわち、

入力データを分割した分割データ各々の非線形変換処理を実行する複数の小型非線形変換部 (小さな S ボックス) からなる第 1 段非線形変換部と、

第 1 段非線形変換部を構成する複数の小型非線形変換部からの出力をすべて入力して線形変換を実行する線形変換部と、

線形変換部の出力データを分割した分割データ各々の非線形変換処理を実行する複数の小型非線形変換部 (小さな S ボックス) からなる第 2 段非線形変換部とを有し、

線形変換部は、入力データのビットサイズと同サイズの要素を持つ行列演算によるデー

50

タ変換を実行する構成であり、行列が $m \times m$ 行列である場合、少なくとも m 以上の分岐数を有する高分岐数の行列を適用したデータ変換処理を実行する構成である。

【0125】

具体的には、入力データが n ビットデータである場合、第1非線形変換部は、入力データである n ビットデータの分割データである n/k ビットを各々入力して非線形変換処理結果としての n/k ビットを出力する k 個の小型非線形変換部から構成され、線形変換部は、 k 個の小型非線形変換部の出力する総計 n ビットのデータを入力して、高分岐数の行列を適用したデータ変換処理により n ビットの出力を生成する構成であり、第2非線形変換部は、線形変換部から出力される n ビットデータの分割データである n/k ビットを各々入力して非線形変換処理結果としての n/k ビットを出力する k 個の小型非線形変換部を有する構成である。

10

【0126】

ここで、線形変換部は、分岐数が m 以上である拡散変換、例えば最適拡散変換ODM (Optimal Diffusion Mappings) を実行するMDS (Maximum Distance Separable) 行列を適用したデータ変換処理を実行する構成であり、さらに、具体的には、入力データが n ビットデータである場合、GF(2)上で定義される n 次の既約多項式 $p(x)$ によって定義される拡大体GF(2^n)上の行列を適用したデータ変換処理を実行する構成である。

【0127】

なお、本発明に係るデータ変換装置は、先に説明したような共通鍵ブロック暗号処理を実行する装置として具現化可能であり、例えば、

20

(ア)SPN (Substitution Permutation Network) 構造、

(イ)Feistel 構造、

(ウ)拡張Feistel 構造、

これらの構造を適用した暗号処理を行なう装置における非線形変換部に適用可能である。なお、本発明の構成は、暗号処理以外にもハッシュ関数など、非線形変換を行う演算装置において適用可能である。

【0128】

[4. 暗号処理装置の構成例]

最後に、上述した実施例に従ったデータ変換処理を実行する装置例として暗号処理装置としてのICモジュール700の構成例を図19に示す。上述の処理は、例えばPC、ICカード、リーダライタ、その他、様々な情報処理装置において実行可能であり、図19に示すICモジュール700は、これら様々な機器に構成することが可能である。

30

【0129】

図19に示すCPU (Central processing Unit) 701は、暗号処理の開始や、終了、データの送受信の制御、各構成部間のデータ転送制御、その他の各種プログラムを実行するプロセッサである。メモリ702は、CPU701が実行するプログラム、あるいは演算パラメータなどの固定データを格納するROM (Read-Only-Memory)、CPU701の処理において実行されるプログラム、およびプログラム処理において適宜変化するパラメータの格納エリア、ワーク領域として使用されるRAM (Random Access Memory) 等からなる。また、メモリ702は暗号処理に必要な鍵データや、暗号処理において適用する変換テーブル (置換表) や変換行列に適用するデータ等の格納領域として使用可能である。なおデータ格納領域は、耐タンパ構造を持つメモリとして構成されることが好ましい。

40

【0130】

暗号処理部703は、例えば上述した各種の暗号処理構成、すなわち、

(ア)SPN (Substitution Permutation Network) 構造、

(イ)Feistel 構造、

(ウ)拡張Feistel 構造、

これらの各構成のいずれかの構造を適用した共通鍵ブロック暗号処理アルゴリズムに従った暗号処理、復号処理、さらに、ハッシュ関数を適用した演算処理などを実行する。

50

【0131】

また、暗号処理部703は、上述した実施例に対応した非線形変換処理を実行する構成、すなわち、 n ビット入出力S-boxの構成として、 n より小さな入出力ビットの非線形変換を実行する小さなS-boxによる非線形変換を実行し、その結果を、MDS行列などの分岐数の高い拡散変換行列に入力して行列を適用した変換を実行し、その変換結果をさらに、 n より小さな入出力ビットの非線形変換を実行する小さなS-boxを適用して非線形変換を実行させて n ビットの非線形変換結果を得る非線形変換処理を実行する構成を持つ。

【0132】

なお、ここでは、暗号処理手段を個別モジュールとした例を示したが、このような独立した暗号処理モジュールを設けず、例えば暗号処理プログラムをROMに格納し、CPU701がROM格納プログラムを読み出して実行するように構成してもよい。

10

【0133】

乱数発生器704は、暗号処理に必要となる鍵の生成などにおいて必要となる乱数の発生処理を実行する。

【0134】

送受信部705は、外部とのデータ通信を実行するデータ通信処理部であり、例えばリーダーライタ等、ICモジュールとのデータ通信を実行し、ICモジュール内で生成した暗号文の出力、あるいは外部のリーダーライタ等の機器からのデータ入力などを実行する。

【0135】

20

このICモジュール700は、上述した実施例に従った非線形変換処理部としてのS-boxを適用した処理、すなわち、図13～図18を参照して説明した構成を持つS-boxを適用した非線形変換処理を実行する構成を持つ。

【0136】

以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。

【0137】

30

なお、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。

【0138】

例えば、プログラムは記録媒体としてのハードディスクやROM(Read Only Memory)に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)、MO(Magneto optical)ディスク、DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納(記録)しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することができる。

40

【0139】

なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。

【0140】

50

なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。

【産業上の利用可能性】

【0141】

上述したように、本発明の一実施例の構成によれば、例えば、共通鍵ブロック暗号を適用した暗号処理などにおいて実行される非線形変換処理を、複数の小さなSボックス(S-box)による非線形変換を実行する第1段の非線形変換部と、第1段非線形変換部からの出力をすべて入力して線形変換を実行する線形変換部と、線形変換部の出力データを分割した分割データ各々の非線形変換処理を実行する複数の小型非線形変換部からなる第2段非線形変換部とを適用したデータ変換を行う構成とし、線形変換部では、最適拡散変換を行う行列を適用したデータ変換を実行する構成としたので、データの入力から出力に至るクリティカルパスを過大にすることなく、適切なデータ拡散を実現して、各種の暗号攻撃に対する耐性の強い安全性の高いデータ変換を実現することができる。


【符号の説明】

【0142】


10	共通鍵ブロック暗号処理部 E	
11	鍵スケジューリング部	
12	暗号処理部	20
20	ラウンド関数実行部	
21	排他的論理和演算部	
22	非線形変換処理部	
23	線形変換処理部	
30	F関数部	
31	排他的論理和演算部	
32	非線形変換処理部	
33	線形変換処理部	
34	排他的論理和演算部	
41, 42	F関数部	30
50	非線形変換処理部	
51	Sボックス	
101 ~ 103	Sボックス(S-box)	
111 ~ 113	排他的論理和演算部	
121 ~ 124	Sボックス(S-box)	
131	ビット演算部	
141 ~ 145	Sボックス(S-box)	
151 ~ 153	排他的論理和演算部	
161 ~ 163	Sボックス(S-box)	
171, 172	OR回路	40
200	Sボックス(S-box)	
201 ~ 204	Sボックス(S-box)	
211	線形変換処理部	
200	Sボックス(S-box)	
301 ~ 304	Sボックス(S-box)	
311	線形変換処理部	
320	Sボックス(S-box)	
321 ~ 324	Sボックス(S-box)	
331	線形変換処理部	
700	ICモジュール	50

- 7 0 1 C P U (Central processing Unit)
- 7 0 2 メモリ
- 7 0 3 暗号処理部
- 7 0 4 乱数発生器
- 7 0 5 送受信部


【 図 1 】




【 図 2 】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】



【図 1 3】




【図 1 4】




(b)

x	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
S ₄ ₀ (x)	E	6	C	A	8	7	2	F	B	1	4	0	5	9	D	3
S ₄ ₁ (x)	6	4	0	D	2	B	A	3	9	C	E	F	8	7	5	1
S ₄ ₂ (x)	B	8	5	E	A	6	4	C	F	7	2	3	1	0	D	9
S ₄ ₃ (x)	A	2	6	D	3	4	5	E	0	7	8	9	B	F	C	1


【図 15】




【図 16】




【図 17】



【図 18】



【図 19】



フロントページの続き

- (72)発明者 渋谷 香土
東京都港区港南1丁目7番1号 ソニー株式会社内
- (72)発明者 白井 太三
東京都港区港南1丁目7番1号 ソニー株式会社内
- (72)発明者 秋下 徹
東京都港区港南1丁目7番1号 ソニー株式会社内
- (72)発明者 盛合 志帆
東京都港区南青山二丁目6番21号 株式会社ソニー・コンピュータエンタテインメント内

審査官 中里 裕正

- (56)参考文献 特開2006-72054(JP,A)
米国特許出願公開第2004/0247117(US,A1)
特開2001-324924(JP,A)
国際公開第01/067425(WO,A1)
特開平5-95350(JP,A)
Zheng, Y., et al., On the Construction of Block Ciphers Provably Secure and Not Relying on Any Unproved Hypotheses, Lecture Notes in Computer Science, 1990年, Vol.435, p.461-480
暗号技術評価報告書 CRYPTREC Report 2000, 情報処理進行事業協会 セキュリティセンター, 2001年 3月, p.15-17, URL, <http://www.cryptrec.go.jp/report.html>
Lim, C. H., A Revised Version of CRYPTON, CRYPTON V1.0, Lecture Notes in Computer Science, 1999年, Vol.1636, p.31-45
共通鍵ブロック暗号の選択/設計/評価に関するドキュメント, 通信・放送機構 情報セキュリティ技術に関する研究開, 2000年 6月, p.103-105

(58)調査した分野(Int.Cl., DB名)

H04L 9/06

G09C 1/00

JSTPlus/JMEDPlus/JST7580(JDreamIII)