

[19] 中华人民共和国国家知识产权局

[ 51 ] Int. Cl<sup>7</sup>

H01L 23/525

H01L 21/768 H01L 21/82

H01L 21/3205



# [12] 发明专利申请公开说明书

[21] 申请号 200410062155.4

[43] 公开日 2005年2月9日

[11] 公开号 CN 1577832A

[22] 申请日 2004.7.5

[21] 申请号 200410062155.4

[30] 优先权

[32] 2003.7.7 [33] JP [31] 2003-192675

[71] 申请人 松下电器产业株式会社

地址 日本大阪府

[72] 发明人 服部司

[74] 专利代理机构 中科专利商标代理有限责任公司


代理人 汪惠民

权利要求书5页 说明书23页 附图7页

[54] 发明名称 半导体器件及其制造方法

[57] 摘要

本发明提供了一种半导体器件及其制造方法，其目的在于：利用绝缘膜即铜布线的扩散防止膜实现逆熔丝结构。半导体器件，包括：形成在半导体衬底1上由第一金属制成的第一布线4、形成在第一布线4上的第二绝缘膜5、形成在该第二绝缘膜5上由第二金属制成的第二布线8。该第二绝缘膜5具有为防止第一金属扩散的阻挡性。



ISSN 1008-4274

1. 一种半导体器件，其特征在于：

包括：

形成在半导体衬底上由第一金属制成的第一金属图案，  
形成在所述第一金属图案上的绝缘膜，以及  
形成在所述绝缘膜上由第二金属制成的第二金属图案；  
所述绝缘膜具有为防止所述第一金属扩散的阻挡性。

2. 根据权利要求1所述的半导体器件，其特征在于：  
所述绝缘膜中含有扩散来的所述第一金属。

3. 根据权利要求1所述的半导体器件，其特征在于：  
所述第二金属图案形成为下沉到所述绝缘膜内的样子。

4. 根据权利要求1所述的半导体器件，其特征在于：  
所述第一金属图案为布线或者孔塞。

5. 根据权利要求1所述的半导体器件，其特征在于：  
所述第二金属图案为布线或者孔塞。

6. 一种半导体器件，其特征在于：

包括：

形成在半导体衬底上由第一金属制成的第一金属图案，  
形成在所述第一金属图案上的绝缘膜，以及  
形成在所述绝缘膜上由第二金属制成的第二金属图案；  
所述绝缘膜具有为防止所述第一金属扩散的阻挡性；

所述第二金属图案，形成为：在电路形成区域穿通所述绝缘膜与所述  
第一金属图案导通，同时在逆熔丝形成区域使所述绝缘膜介于它和所述第  
一金属图案之间。

7. 根据权利要求6所述的半导体器件，其特征在于：  
所述绝缘膜中含有已扩散的所述第一金属。

8. 根据权利要求6所述的半导体器件，其特征在于：  
所述逆熔丝形成区域中的所述第二金属图案，形成为下沉到所述绝缘

膜内的样子。

9. 根据权利要求6所述的半导体器件，其特征在于：

所述第一金属图案为布线或者孔塞。

10. 根据权利要求6所述的半导体器件，其特征在于：

所述第二金属图案为布线或者孔塞。

11. 一种半导体器件的制造方法，其特征在于：

包括：

在半导体衬底上形成由第一金属制成的布线的步骤，

在所述布线上形成第一绝缘膜的步骤，

在所述第一绝缘膜上形成第二绝缘膜的步骤，

在电路形成区域及逆熔丝形成区域中所述第二绝缘膜上分别形成位于所述布线的上方同时让所述第一绝缘膜露出的开口部分的步骤，

形成抗蚀图案以覆盖所述逆熔丝形成区域的所述开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，而把从所述电路形成区域的所述开口部分的底部露出的所述第一绝缘膜除去而让所述布线露出的步骤，以及

除去所述抗蚀图案以后，在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；

所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。

12. 一种半导体器件的制造方法，其特征在于：

包括：

在半导体衬底上形成由第一金属制成的布线的步骤，

在所述布线上形成第一绝缘膜的步骤，

在所述第一绝缘膜上形成第二绝缘膜的步骤，

在电路形成区域及逆熔丝形成区域中所述第二绝缘膜上分别形成位于所述布线的上方同时让所述第一绝缘膜露出的第一开口部分的步骤，

在形成为了在所述逆熔丝形成区域的所述第一开口部分的上部形成第二开口部分的由正型光阻形成的光阻图案之际，以借助曝光不够而形成的所述正型光阻的残余部分为屏蔽进行蚀刻，而除去所述电路形成区域中从所述第一开口部分的底部露出的所述第一绝缘膜来让所述布线露出来的步

骤，以及

除去所述抗蚀图案之后，在所述电路形成区域的所述第一开口部分及所述逆熔丝形成区域的所述第一开口部分分别埋入第二金属而形成金属图案的步骤；

所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。

13. 一种半导体器件的制造方法，其特征在于：

包括：

在半导体衬底上形成由第一金属制成的布线的步骤，

在所述布线上形成第一绝缘膜的步骤，

进行蚀刻而将所述第一绝缘膜中存在于电路形成区域的部分薄膜化的步骤；

在所述进行蚀刻的步骤之后，在所述第一绝缘膜上形成第二绝缘膜的步骤，

在电路形成区域所述第二绝缘膜上形成位于所述布线的上方并让所述布线露出的开口部分，同时在逆熔丝形成区域所述第二绝缘膜上形成位于所述布线的上方并让所述第一绝缘膜露出的开口部分的步骤，以及

在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；

所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。

14. 一种半导体器件的制造方法，其特征在于：

包括：

在半导体衬底上形成由第一金属制成的布线的步骤，

在所述布线上形成第一绝缘膜的步骤，

在所述第一绝缘膜上形成第二绝缘膜的步骤，

在所述第二绝缘膜上形成第三绝缘膜的步骤，

进行蚀刻而将所述第三绝缘膜中存在于电路形成区域的部分除去的步骤，

在所述进行蚀刻的步骤之后，在所述第二绝缘膜及所述第三绝缘膜上形成第四绝缘膜的步骤，

在电路形成区域所述第四绝缘膜、所述第二绝缘膜及所述第一绝缘膜

上形成位于所述布线的上方并让所述布线露出的开口部分，同时在逆熔丝形成区域所述第四绝缘膜、所述第三绝缘膜及所述第二绝缘膜上形成位于所述布线的上方并让所述第一绝缘膜露出的开口部分的步骤，以及

在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；

所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。

15. 根据权利要求11~14中之任一权利要求所述的半导体器件的制造方法，其特征在于：

所述形成开口部分的步骤，为形成布线沟或者通孔的步骤；

在所述形成开口部分的步骤中形成所述布线沟的情况下，所述形成金属图案的步骤为形成布线的步骤，而在所述形成开口部分的步骤中形成所述通孔的情况下，所述形成金属图案的步骤为形成孔塞的步骤。

16. 一种半导体器件的制造方法，其特征在于：

包括：

在半导体衬底上形成由第一金属制成的孔塞的步骤，

在所述孔塞上形成第一绝缘膜的步骤，

在所述第一绝缘膜上形成第二绝缘膜的步骤，

在电路形成区域及逆熔丝形成区域中所述第二绝缘膜上分别形成位于所述孔塞的上方同时让所述第一绝缘膜露出的开口部分的步骤，

形成抗蚀图案以覆盖形成在所述逆熔丝形成区域的所述开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，而把所述电路形成区域中从所述开口部分的底部露出的所述第一绝缘膜除去而让所述孔塞露出的步骤，以及

除去所述抗蚀图案以后，在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；

所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。

17. 根据权利要求16所述的半导体器件的制造方法，其特征在于：

所述形成开口部分的步骤为形成布线沟或者通孔的步骤；

在所述形成开口部分的步骤中形成所述布线沟的情况下，所述形成金属图案的步骤为形成布线的步骤，而在所述形成开口部分的步骤中形成通

孔的情况下，所述形成金属图案的步骤为形成孔塞的步骤。

18. 根据权利要求 11、12、13、14 或者 16 所述的半导体器件的制造方法，其特征在于：

所述第一绝缘膜含有扩散来的所述第一金属。

19. 根据权利要求 11、12、13、14 或者 16 所述的半导体器件的制造方法，其特征在于：

形成在所述第一绝缘膜上的所述金属图案形成为下沉到所述绝缘膜内的样子。

## 半导体器件及其制造方法

### 技术领域

本发明涉及一种半导体器件及其制造方法，特别涉及在 FPGA (Field Programmable Gate Array) 元件即可再构成的逻辑元件中所用的逆熔丝 (anti-fuse) 结构及其制造方法。

### 背景技术

下面，参考图 9 (a) ~图 9 (f)，说明与背景技术有关的半导体器件的制造方法，具体而言，为逆熔丝的制造方法。

图 9 (a) ~图 9 (f) 为显示背景技术所涉及的半导体器件的制造方法中的主要工序的剖面图。

首先，如图 9 (a) 所示，在半导体衬底 100 上沉积由铝等金属材料制成的布线层 101a。需提一下，这里布线层 101a 可为在铝层的上、下以钛或者氮化钛等为代表的金属材料的叠层结构。接着，在布线层 101a 上沉积由非晶硅等制成的具有逆熔丝功能的第一绝缘膜 102。

接着，如图 9 (b) 所示，通过光刻工序及蚀刻工序将布线层 101a 和第一绝缘膜 102 图案化而形成布线 101。

接着，如图 9 (c) 所示，在半导体衬底 100 上形成第二绝缘膜 103 而将布线层 101a 被图案化所形成的布线 101 及已图案化了的的第一绝缘膜 102 覆盖起来。

接着，如图 9 (d) 所示，蚀刻第二绝缘膜 103 而形成通到第一绝缘膜膜 102 上面的第一通孔 (via hole) 104 及第二通孔 105。需提一下，具有逆熔丝功能的第一绝缘膜 102 从第一通孔 104 及第二通孔 105 的底部露出来。

接着，如图 9 (e) 所示，形成抗蚀膜 106 以便仅将形成在逆熔丝形成区域 9B 的第二通孔 105 覆盖起来。接着，再以抗蚀图案 106 为屏蔽通过

蚀刻除去存在于第一绝缘膜 102 中第一通孔 104 底部的部分，以便形成在电路形成区域 9A 的第一通孔 104 和布线 101 连接起来。之后，再除去抗蚀膜 106。

接着，如图 9 (f) 所示，利用 CVD 及 CMP 技术等用金属材料填充第一通孔 104 及第二通孔 105 而形成第一孔塞 (via plug) 107 及第二孔塞 108。

如上所述，逆熔丝 109 形成在逆熔丝形成区域 9B 中 (例如参考专利文献 1)。

[专利文献 1] 日本国公开专利公报 特开平 6-97171 号公报

然而，在背景技术所涉及的半导体器件的制造方法中，需要一个在逆熔丝形成区域 9B 以外的区域中，换句话说，电路形成区域 9A 中，至少形成具有逆熔丝功能的第一绝缘膜 102 的工序。这样一来，与在逆熔丝形成区域 9A 中不采用逆熔丝结构的那一情况下的工序相比，亦即在逆熔丝形成区域 9A 中不形成具有逆熔丝功能的第一绝缘膜 102 的那一种情况下的工序相比，工序道数增加了，故制造成本增加；因为随着工序数的增加，粒子也增加，所以恐怕产品合格率会下降；与仅将布线 101 图案化的那种情况相比，将电路形成区域 9A 中由具有逆熔丝功能的第一绝缘膜 102 和布线 101 构成的叠层结构图案化是一件非常困难的事情；而且，如图 9 (f) 所示，恐怕在逆熔丝形成区域 9B 中具有逆熔丝功能的第一绝缘膜 102 和电路形成区域 9A 中的布线 101 之间会因为第二绝缘膜 103 埋入不良而出现空隙 (void) 103a。

## 发明内容

本发明正是为解决上述问题而开发研究出来的，其目的在于：提供一种工序道数减少，而实现了制造成本下降、产品合格率提高等的半导体器件及其制造方法。

为达到上述目的，本发明所涉及的第一种半导体器件，包括：形成在半导体衬底上由第一金属制成的第一金属图案，形成在第一金属图案上的绝缘膜，以及形成在绝缘膜上由第二金属制成的第二金属图案；绝缘膜具有为防止所述第一金属扩散的阻挡性。

根据第一半导体器件，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，能够实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够得到生产成本下降、产品合格率提高的半导体器件。

在本发明所涉及的第一半导体器件中，最好是绝缘膜中含有扩散来的第一金属。

这样一来，因为绝缘膜中含有扩散来的第一金属，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。

在本发明所涉及的第一半导体器件中，最好是第二金属图案形成为下沉到所述绝缘膜内的样子。

这样一来，因为第二金属图案形成为下沉到所述绝缘膜内的样子，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。

在本发明所涉及的第一半导体器件中，最好是第一金属图案为布线或者孔塞。

这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。

在本发明所涉及的第一半导体器件中，最好是第二金属图案为布线或者孔塞。

这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在第二金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。

本发明所涉及的第二半导体器件，包括：形成在半导体衬底上由第一金属制成的第一金属图案，形成在第一金属图案上的绝缘膜，以及形成在绝缘膜上由第二金属制成的第二金属图案。绝缘膜具有为防止所述第一金属扩散的阻挡性。第二金属图案，形成为：在电路形成区域穿通绝缘膜与第一金属图案导通，同时在逆熔丝形成区域使绝缘膜介于它和第一金属图案之间。

根据第二半导体器件，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，能够实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够得到生产成本下降、产品合格率提高的半导体器件。

在本发明所涉及的第二半导体器件中，最好是绝缘膜中含有扩散来的

第一金属。

这样一来，因为绝缘膜中含有扩散来的第一金属，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。

在本发明所涉及的第二半导体器件中，最好是第二金属图案形成为下沉到所述绝缘膜内的样子。

这样一来，因为第二金属图案形成为下沉到绝缘膜内的样子，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。

在本发明所涉及的第二半导体器件中，最好是第一金属图案为布线或者孔塞。

这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。

在本发明所涉及的第二半导体器件中，最好是第二金属图案为布线或者孔塞。

这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在第二金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。

本发明所涉及的第一半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域及逆熔丝形成区域中第二绝缘膜上分别形成位于布线的上方同时让第一绝缘膜露出的开口部分的步骤，形成抗蚀图案以覆盖逆熔丝形成区域的开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，把从电路形成区域的开口部分的底部露出的第一绝缘膜除去而让布线露出的步骤，以及除去抗蚀图案以后，在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。

根据第一半导体器件的制造方法，通过将逆熔丝形成区域的开口部分屏蔽起来进行蚀刻，而边在电路形成区域形成与布线导通的金属图案，边能够在逆熔丝形成区域形成第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

本发明所涉及的第二半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域及逆熔丝形成区域中第二绝缘膜上分别形成位于布线的上方同时让第一绝缘膜露出的第一开口部分的步骤，在形成为在逆熔丝形成区域的第一开口部分的上部形成第二开口部分的由正型光阻形成的光阻图案之际，以借助曝光不够而形成的正型光阻的残余部分为屏蔽进行蚀刻，而除去电路形成区域中从第一开口部分的底部露出的第一绝缘膜来让布线露出来的步骤，以及除去抗蚀图案之后，在电路形成区域的第一开口部分及逆熔丝形成区域的第一开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。

根据第二半导体器件的制造方法，在遮盖起逆熔丝形成区域中的第一开口部分之际，以利用为了形成第二开口部分的由正型光阻形成的光阻图案时的曝光不够而形成的正型光阻的残余部分作屏蔽进行蚀刻，而边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

本发明所涉及的第三半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，进行蚀刻而将第一绝缘膜中存在于电路形成区域的部分薄膜化的步骤；在进行蚀刻的步骤之后，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域第二绝缘膜上形成位于布线的上方并让布线露出的开口部分，同时在逆熔丝形成区域第二绝缘膜上形成位于布线的上方并让第一绝缘膜露出的开口部分的步骤，以及在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。

根据第三半导体器件的制造方法，因为将第一绝缘膜中存在于电路形

成区域的部分薄膜化，而逆熔丝形成区域中第一绝缘膜的膜厚还是原来的厚度不变，所以不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够在逆熔丝形成区域形成第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

本发明所涉及的第四半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在第二绝缘膜上形成第三绝缘膜的步骤，进行蚀刻而将第三绝缘膜中存在于电路形成区域的部分除去的步骤，在进行蚀刻的步骤之后，在第二绝缘膜及第三绝缘膜上形成第四绝缘膜的步骤，在电路形成区域第四绝缘膜、第二绝缘膜及第一绝缘膜上形成位于布线的上方并让布线露出的开口部分，同时在逆熔丝形成区域第四绝缘膜、第三绝缘膜及第二绝缘膜上形成位于布线的上方并让第一绝缘膜露出的开口部分的步骤，以及在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。

根据第四半导体器件的制造方法，因为除去了第三绝缘膜存在于电路形成区域的部分，所以逆熔丝形成区域中第三绝缘膜便起到了蚀刻停止膜的作用。正因为如此，不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

在本发明的第一到第四半导体器件的制造方法中，最好是，形成开口部分的步骤为形成布线沟或者通孔的步骤；在形成开口部分的步骤中形成

布线沟的情况下，形成金属图案的步骤为形成布线的步骤，而在形成开口部分的步骤中形成通孔的情况下，形成金属图案的步骤为形成孔塞的步骤。

这样一来，便能实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。

本发明所涉及的第五半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的孔塞的步骤，在孔塞上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域及逆熔丝形成区域中第二绝缘膜上分别形成位于孔塞的上方同时让第一绝缘膜露出的开口部分的步骤，形成抗蚀图案以覆盖形成在逆熔丝形成区域的开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，而把电路形成区域中从开口部分的底部露出的第一绝缘膜除去而让孔塞露出的步骤，以及除去抗蚀图案以后，在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。

根据第五半导体器件的制造方法，通过覆盖逆熔丝形成区域的开口部分并进行蚀刻，边在电路形成区域形成与布线导通的金属图案，边能够在逆熔丝形成区域形成第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

在本发明所涉及的第五半导体器件的制造方法中，最好是，形成开口部分的步骤为形成布线沟或者通孔的步骤；在形成开口部分的步骤中形成布线沟的情况下，形成金属图案的步骤为形成布线的步骤，而在形成开口部分的步骤中形成通孔的情况下，形成金属图案的步骤为形成孔塞的步骤。

这样一来，便能实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。

在本发明所涉及的第一到第五半导体器件的制造方法中，最好是，第一绝缘膜中含有扩散来的第一金属。

这样一来，因为第一绝缘膜中含有第一金属，所以绝缘膜起由于电压的施加而能容易地出现绝缘击穿的逆熔丝的作用。

在本发明所涉及的第一到第五半导体器件的制造方法中，最好是，形成在第一绝缘膜上的金属图案形成为下沉到绝缘膜内的样子。

这样一来，因为金属图案下沉到绝缘膜内，所以绝缘膜起由于电压的施加而能容易地出现绝缘击穿的逆熔丝的作用。

#### —发明的效果—

根据本发明所涉及的第一半导体器件，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本降低、产品合格率提高了的半导体器件。

根据本发明所涉及的第二半导体器件，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本降低、产品合格率提高了的半导体器件。

根据本发明所涉及的第一半导体器件的制造方法，通过将逆熔丝形成区域的开口部分屏蔽起来进行蚀刻，而边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

根据本发明所涉及的第二半导体器件的制造方法，在遮盖起逆熔丝形成区域中的第一开口部分之际，以利用为了形成第二开口部分的由正型光阻形成的光阻图案时的曝光不够而形成的正型光阻的残余部分作屏蔽进行蚀刻，边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率

提高了的半导体器件的制造方法。

根据本发明所涉及的第三半导体器件的制造方法，因为将第一绝缘膜中存在于电路形成区域的部分薄膜化，而逆熔丝形成区域中第一绝缘膜的膜厚还是原来的厚度不变，所以不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

根据本发明所涉及的第四半导体器件的制造方法，因为除去了第三绝缘膜存在于电路形成区域的部分，逆熔丝形成区域中第三绝缘膜便起到了蚀刻停止膜的作用。正因为如此，不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

根据本发明所涉及的第五半导体器件的制造方法，通过覆盖逆熔丝形成区域的开口部分并进行蚀刻，边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能够实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。

#### 附图说明

图1为一主要部分剖面图，显示本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件的结构。

图2为一主要部分剖面图，显示本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件的结构。

图3为一主要部分剖面图，显示本发明的第二个实施例所涉及的具有逆熔丝结构的半导体器件的结构。

图4(a)~图4(e)为一说明主要工序的剖面图，显示本发明的第三个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图5(a)~图5(e)为一说明主要工序的剖面图，显示本发明的第四个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图6(a)~图6(e)为一说明主要工序的剖面图，显示本发明的第五个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图7(a)~图7(f)为一说明主要工序的剖面图，显示本发明的第六个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图8(a)~图8(e)为一说明主要工序的剖面图，显示本发明的第七个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图9(a)~图9(f)为一说明主要工序的剖面图，显示现有技术所涉及的具有逆熔丝的半导体器件的制造方法。

#### 符号说明

A—电路形成区域；B—逆熔丝形成区域；1—半导体衬底；2、21—第一绝缘膜；3、22—第一阻挡膜；4—第一布线；5、24—第二阻挡膜；6、25、35—第二绝缘膜；7、11、26—第三阻挡膜；8—第二布线；9a、28a—连接孔；10、29、29b—逆熔丝；12、23、27b—孔塞；26b—第三阻挡膜；27—布线；30a、40a—通孔；31a、39a—沟槽；32、33、34、37、41—抗蚀图案；36—第三绝缘膜；38—第四绝缘膜。

#### 具体实施方式

下面，参考附图，说明本发明的每一个实施例。

##### (第一个实施例)

下面，参考图1及图2，说明本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件。

图1为一主要部分剖面图，显示本发明的第一个实施例所涉及的具有

逆熔丝结构的半导体器件的结构。需提一下，图 1 中示出了电路形成区域 A 及逆熔丝形成区域 B。

如图 1 所示，在半导体衬底 1 上形成第一绝缘膜 2。在第一绝缘膜 2 上形成了含有第一阻挡膜 3 的由例如铜制成的第一布线（第一金属图案）4。在第一绝缘膜 2 及第一布线 4 上形成了第二阻挡膜 5。这里，第二阻挡膜 5 具有防止构成第一布线 4 的金属扩散的作用，这里是起防止铜扩散的扩散防止膜的作用。第二阻挡膜 5 上形成了第二绝缘膜 6。第二绝缘膜 6 上形成了含有第三阻挡膜 7 的例如由铜制成的第二布线（第二金属图案）8。

这里，在电路形成区域 A，含有第三阻挡膜 7 的第二布线 8，经由贯穿第二阻挡膜 5 而形成的连接孔 9a 和第一布线 4 连接；在逆熔丝形成区域 B，因为没给第二阻挡膜 5 设连接孔，所以含有第三阻挡膜 7 的第二布线 8 使第二阻挡膜 5 介于它和含有第一阻挡膜 3 的第一布线 4 之间。

这样做以后，在逆熔丝形成区域 B 中，在作为防止构成第一布线 4 的铜扩散的扩散防止膜用的第二阻挡膜 5 中形成了逆熔丝 10。于是，逆熔丝 10 捕捉从第一布线 4 扩散的金属。因此，可利用逆熔丝 10 作容易由于施加电压而发生绝缘击穿的逆熔丝用。特别是，在第一布线 4 由铜制成的该实施例中，因为铜容易扩散到第二阻挡膜 5 中，所以可使用逆熔丝 10 作施加电压更容易发生绝缘击穿的逆熔丝用。

图 2 示出了上述图 1 中所示的半导体器件的结构的一个变形。需提一下，和图 1 中构成部分相同的部分用和图 1 相同的符号来表示。下面，以不同之处为中心加以说明。

在图 2 所示的半导体器件中，在逆熔丝形成区域 B，在第二阻挡膜 5 上形成了含有第三阻挡膜 11 的由例如铜制成的孔塞（第二金属图案）12。在图 1 所示的半导体器件中，在逆熔丝形成区域 B 形成了第二布线 8。这一点是不同的。

这样在第二阻挡膜 5 上形成孔塞 12 以后，就能缩小形成逆熔丝 10 所需的面积。

另外，因为通过使用氮化硅膜（SiN）或者碳化硅（SiC）膜作图 3 所示的第二阻挡膜 5，防止构成第一布线 4 的铜扩散的效果就大了，所以

能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 10。

另外，理想情况为，在逆熔丝形成区域 B，第二阻挡膜 5 比成膜时的表面往下凹，图 1 所示的第二布线 8 及图 2 所示的孔塞 12 下沉着形成在那一凹下部分。因为若做成这样的结构，第二阻挡膜 5 就容易在第二阻挡膜 5 下凹的部分引起绝缘击穿，所以可使用逆熔丝 10 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。

#### （第二个实施例）

下面，参考图 3，说明本发明的第二个实施例所涉及的具有逆熔丝结构的半导体器件。

图 3 为一主要部分剖面图，显示本发明的第二个实施例所涉及的具有逆熔丝结构的半导体器件的结构。

如图 3 所示，在形成在半导体衬底（未示）上的第一绝缘膜 21 上形成了含有第一阻挡膜 22 的由例如铜制成的孔塞（第一金属图案）23。在第一绝缘膜 21 及孔塞 23 上形成了第二阻挡膜 24。这里，第二阻挡膜 24 起防止构成孔塞 23 的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。第二阻挡膜 24 上形成了第二绝缘膜 25。第二绝缘膜 25 上形成了含有第三阻挡膜 26 的例如由铜制成的布线（第二金属图案）27。

这里，在电路形成区域 A，含有第三阻挡膜 26 的布线 27，经由除去第二阻挡膜 24 而形成的连接孔 28a 和孔塞 23 连接；而在逆熔丝形成区域 B，因为第二阻挡膜 24 没设连接孔，所以含有第三阻挡膜 26 的布线 27 使第二阻挡膜 24 介于它和含有第一阻挡膜 22 的孔塞 23 之间。

这样做以后，在逆熔丝形成区域 B 中，在作为防止构成孔塞 23 的铜扩散的膜用的第二阻挡膜 24 中形成了逆熔丝 29。于是，逆熔丝 29 捕捉从孔塞 23 扩散的金属。因此，可利用逆熔丝 29 作容易由于施加电压而发生绝缘击穿的逆熔丝用。特别是，在孔塞 23 由铜制成的该实施例中，因为铜容易扩散到第二阻挡膜 24 中，所以可使用逆熔丝 29 作施加电压更容易发生绝缘击穿的逆熔丝用。

需提一下，在该实施例中，说明的是在逆熔丝 29 上形成有布线 27 的情况，不过和所述第一个实施例一样，可为在逆熔丝 29 上形成孔塞（未示）的结构。

这样在第二阻挡膜 24 上形成孔塞以后，就能缩小形成逆熔丝所需的面积。

另外，因为通过使用氮化硅膜（SiN）或者碳化硅（SiC）膜作图 1 及图 2 所示的第二阻挡膜 24，防止构成孔塞 23 的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 29。

另外，理想情况为：在逆熔丝形成区域 B，第二阻挡膜 24 比成膜时的表面往下凹，图 3 所示的布线 27 或者代替布线 27 而形成的孔塞下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜 24 就容易在第二阻挡膜 24 下凹的部分引起绝缘击穿，所以可使用逆熔丝 29 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。

### （第三个实施例）

下面，参考图 4 (a) ~图 4 (e)，说明本发明的第三个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图 4 (a) ~图 4 (e) 为一表示主要工序的剖面图，显示本发明的第三个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图 4 中和图 1 中构成部分共同的部分用和图 1 相同的符号来表示。

首先，如图 4 (a) 所示，在半导体衬底 1 上形成第一绝缘膜 2 之后，再在该第一绝缘膜 2 上形成含有第一阻挡膜 3 的由例如铜制成的第一布线 4。接着，在第一绝缘膜 2 及第一布线 4 上形成第二阻挡膜 5。第二阻挡膜 5 起防止构成第一布线 4 的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜 5 还起蚀刻停止膜的作用。

接着，如图 4 (b) 所示，在第二阻挡膜 5 上形成第二绝缘膜 6 以后，

再在该第二绝缘膜 6 上形成通孔 30a 及沟槽 31a。第二绝缘膜 6 可形成在种类不同的多个层中。而且，象例如在底层的布线上形成绝缘膜的情况等那样，在需要减轻阶梯的处理的情况下，可进行 CMP 技术等平坦化处理。

接着，如图 4 (c) 所示，在电路形成区域 A，让与第一布线 4 即下层布线连接的通孔 30a 露出来不变，同时在逆熔丝形成区域 B，形成抗蚀图案 32 以便覆盖不让与第一布线 4 即下层布线连接的通孔 30a。

接着，如图 4 (d) 所示，以抗蚀图案 32 为屏蔽进行蚀刻，在电路形成区域 A 的第二阻挡膜 5 中形成通到第一布线 4 的连接孔 9a。这样一来，在电路形成区域 A，通孔 30a 便和第一布线 4 即下层布线连接。之后，除去抗蚀图案 32。

接着，如图 4 (e) 所示，在电路形成区域 A，连接孔 9a、通孔 30a 及沟槽 31a 形成含有第三阻挡膜 7 的由例如铜制成的第二布线 8，在逆熔丝形成区域 B，通孔 30a 及沟槽 31a 形成含有第三阻挡膜 7 的由例如铜制成的第二布线 8。可利用溅射技术、CVD 技术或者电镀技术等埋入金属材料（这里例如为铜）之后，再利用 CMP 技术除去无用的部分，这样来形成第二布线 8。

就这样，因为在逆熔丝形成区域 B 中没在第二阻挡膜 5 中形成连接孔，所以含有第三阻挡膜 7 的第二布线（金属图案）8 使第二阻挡膜 5 介于它和第一阻挡膜 3 的第一布线 4 之间。换句话说，在逆熔丝形成区域 B，在位于不与第一布线 4 连接的第二布线 8 的下层、作为防止构成第一布线 4 的铜扩散的膜用的第二阻挡膜 5 中形成逆熔丝 10。

如上所述，根据本发明的实施例，可利用以例如铜布线为代表的金属镶嵌 (damascene) 即通常的布线形成工序形成逆熔丝 10。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。

需提一下，在该实施例中，没有对通孔 30a、沟槽 31a 的形成顺序做特别的说明，先形成通孔 30a 或者先形成沟槽 31a 皆可。

需提一下，在该实施例中，说明的是形成在逆熔丝 10 上的第二布线 8 是通过将金属材料埋入通孔 30a 及沟槽 31a 内而形成的这样的结构，不仅如此，即使在不形成沟槽 31a，仅形成通孔 30a，在逆熔丝 10 上仅形成孔

塞的情况下，也能形成逆熔丝 10。在这一情况下，能够缩小形成逆熔丝 10 所必需的面积。

在该实施例中，因为通过使用氮化硅膜 (SiN) 或者碳化硅 (SiC) 膜作第二阻挡膜 5，防止构成第一布线 4 的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 10。

另外，理想情况为，在逆熔丝形成区域 B，第二阻挡膜 5 比成膜时的表面往下凹，第二布线 8 下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜 5 就容易在第二阻挡膜 5 下凹的部分引起绝缘击穿，所以可使用逆熔丝 10 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。

#### (第四个实施例)

下面，参考图 5 (a) ~图 5 (e)，说明本发明的第四个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图 5 (a) ~图 5 (e) 为一表示主要工序的剖面图，显示本发明的第四个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图 5 (a) ~图 5 (e) 中与图 1 中所示的构成部分相同的部分用相同的符号来表示。

首先，如图 5 (a) 所示，在半导体衬底 1 上形成第一绝缘膜 2 之后，再在该第一绝缘膜 2 上形成含有第一阻挡膜 3 的由例如铜制成的第一布线 4。接着，在第一绝缘膜 2 及第一布线 4 上形成第二阻挡膜 5。第二阻挡膜 5 起防止构成第一布线 4 的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜 5 还起蚀刻停止膜的作用。

接着，如图 5 (b) 所示，在第二阻挡膜 5 上形成第二绝缘膜 6 以后，再在该第二绝缘膜 6 上形成通孔 30a。需提一下，第二绝缘膜 6 可形成在种类不同的多个层中。而且，象例如在底层的布线上形成绝缘膜的情况等那样，在需要减轻阶梯的处理的情况下，可进行 CMP 技术等平坦化处理。

接着，如图 5 (c) 所示，在电路形成区域 A，让与第一布线 4 即下层

布线连接的通孔 30a 露出来不变, 同时在逆熔丝形成区域 B, 用正抗蚀剂形成抗蚀图案 33 以便覆盖不让与第一布线 4 即下层布线连接的通孔 30a。此时, 形成抗蚀图案 33 时要做到: 形成在不与第一布线 4 连接的通孔 30a 上的沟槽的图案宽度和通孔 30a 的宽度一样宽。或者是, 布置用以形成沟槽的抗蚀图案而做到由正抗蚀材料将通孔 30a 的一半以上覆盖起来, 这样来使通孔 30a 内的曝光量不够残余下一部分正抗蚀材料, 最后由残余下的那一部分正抗蚀材料形成抗蚀图案 33。这里, 所形成的沟槽的图案宽度比通孔的图案宽度大  $0.2\mu\text{m}$ 。

接着, 如图 5 (d) 所示, 以抗蚀图案 33 为屏蔽进行蚀刻而形成沟槽 31a。此时, 因为在电路形成区域 A 中, 在第二阻挡膜 5 中形成贯通该第二阻挡膜 5 且通到第一布线 4 的连接孔 9a, 所以通孔 30a 和第一布线 4 即下层的布线连接。之后, 除去抗蚀图案 33。

接着, 如图 5 (e) 所示, 在电路形成区域 A, 在连接孔 9a、通孔 30a 及沟槽 31a 形成含有第三阻挡膜 7 的由例如铜制成的第二布线(金属图案) 8, 在逆熔丝形成区域 B, 在通孔 30a 及沟槽 31a 形成含有第三阻挡膜 7 的由例如铜制成的第二布线 8。可利用溅射技术、CVD 技术或者电镀技术等埋入金属材料(这里例如为铜)之后, 再利用 CMP 技术除去无用的部分, 这样来形成第二布线 8。

就这样, 因为在逆熔丝形成区域 B 中没在第二阻挡膜 5 中形成连接孔, 所以含有第三阻挡膜 7 的第二布线 8 使第二阻挡膜 5 介于它和含有第一阻挡膜 3 的第一布线 4 之间。换句话说, 在逆熔丝形成区域 B, 在位于不与第一布线 4 连接的第二布线 8 的下层、作为防止构成第一布线 4 的铜扩散的膜用的第二阻挡膜 5 中形成逆熔丝 10。

如上所述, 根据该实施例所涉及的半导体器件的制造方法, 能够利用以例如铜布线为代表的金属镶嵌工序即通常的布线形成工序形成逆熔丝 10。因此, 这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是, 能够降低成本、提高产品合格率。

需提一下, 在该实施例中, 没有对通孔 30a、沟槽 31a 的形成顺序做特别的说明, 先形成通孔 30a 或者先形成沟槽 31a 皆可。

需提一下, 在该实施例中, 说明的是形成在逆熔丝 10 上的第二布线 8

是通过将金属材料埋入通孔 30a 及沟槽 31a 内而形成的这样的结构, 不仅如此, 即使在不形成沟槽 31a, 仅形成通孔 30a, 在逆熔丝 10 上仅形成孔塞的情况下, 也能形成逆熔丝 10。在这一情况下, 能够缩小形成逆熔丝 10 所必需的面积。

在该实施例中, 因为通过使用氮化硅膜 (SiN) 或者碳化硅 (SiC) 膜作第二阻挡膜 5, 防止构成第一布线 4 的铜扩散的效果就大了, 所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 10。

另外, 理想情况为, 在逆熔丝形成区域 B 该区域的第二阻挡膜 5 比成膜时的表面往下凹, 第二布线 8 下沉到那一凹下部分。因为若做成这样的结构, 第二阻挡膜 5 就容易在第二阻挡膜 5 下凹的部分引起绝缘击穿, 所以可使用逆熔丝 10 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中, 说明的是布线或者孔塞所用的材料为铜的那种情况, 不仅如此, 就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下, 本发明也是可实施的。

#### (第五个实施例)

下面, 参考图 6 (a) ~图 6 (d), 说明本发明的第五个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图 6 (a) ~图 6 (d) 为一表示主要工序的剖面图, 显示本发明的第五个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下, 图 6 (a) ~图 6 (d) 中与图 1 中所示的构成部分相同的部分用相同的符号来表示。

首先, 如图 6 (a) 所示, 在半导体衬底 1 上形成第一绝缘膜 2 之后, 再在该第一绝缘膜 2 上形成含有第一阻挡膜 3 的由例如铜制成的第一布线 4。接着, 在第一绝缘膜 2 及第一布线 4 上形成第二阻挡膜 5。第二阻挡膜 5 起防止构成第一布线 4 的金属扩散的扩散防止膜的作用, 这里是起铜的扩散防止膜的作用。而且, 在形成上层的通孔时第二阻挡膜 5 还起蚀刻停止膜的作用。

接着, 如图 6 (b) 所示, 在逆熔丝形成区域 B 的第二阻挡膜 5 上形成抗蚀图案 34。再以抗蚀图案 34 为屏蔽进行蚀刻, 让电路形成区域 A 中的第二阻挡膜 5 的膜厚薄一些。之后再除去抗蚀图案 34。

接着,如图6(c)所示,在第二阻挡膜5上形成第二绝缘膜6以后,再在该第二绝缘膜6上形成通孔30a。需提一下,第二绝缘膜6可形成在种类不同的多个层中。而且,象例如在底层的布线上形成绝缘膜的情况等那样,在需要减轻阶梯的处理的情况下,可进行CMP技术等平坦化处理。

接着,如图6(d)所示,蚀刻第二绝缘膜6而形成沟槽31a。此时,因为在电路形成区域A中第二阻挡膜5的膜厚薄了,所以通过蚀刻将从通孔30a的底部露出的第二阻挡膜5完全除去,这样来在第二阻挡膜5中形成连接孔9a,通孔30a通到第一布线4。另一方面,在逆熔丝形成区域B,因为第二阻挡膜5的膜厚厚了,所以即使通过蚀刻将从通孔30a的底部露出的第二阻挡膜5除去,通孔30a也通不到第一布线4。

接着,如图6(e)所示,在电路形成区域A,在连接孔9a、通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线(金属图案)8,在逆熔丝形成区域B,在通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线8。可利用溅射技术、CVD技术或者电镀技术等埋入金属材料(这里例如为铜)之后,再利用CMP技术除去无用的部分,这样来形成第二布线8。

就这样,因为在逆熔丝形成区域B中没在第二阻挡膜5中形成连接孔,所以含有第三阻挡膜7的第二布线8使第二阻挡膜5介于它和含有第一阻挡膜3的第一布线4之间。换句话说,在逆熔丝形成区域B,在位于不与第一布线4连接的第二布线8的下层、作为防止构成第一布线4的铜扩散的膜用的第二阻挡膜5中形成逆熔丝10。

如上所述,根据本发明的实施例,能够利用通常的布线形成工序即以例如铜布线为代表的金属镶嵌工序形成逆熔丝10。因此,这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是,能够降低成本、提高产品合格率。

需提一下,在该实施例中,没有对通孔30a、沟槽31a的形成顺序做特别的说明,先形成通孔30a或者先形成沟槽31a皆可。

需提一下,在该实施例中,说明的是形成在逆熔丝10上的第二布线8是通过将金属材料埋入通孔30a及沟槽31a内而形成的这样的结构,不仅如此,即使在不形成沟槽31a,仅形成通孔30a,在逆熔丝10上仅形成孔

塞的情况下，也能形成逆熔丝 10。在这一情况下，能够缩小逆熔丝形成区域 B 的面积。

在该实施例中，因为通过使用氮化硅膜 (SiN) 或者碳化硅 (SiC) 膜作第二阻挡膜 5，防止构成第一布线 4 的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 10。

另外，理想情况为，在逆熔丝形成区域 B，第二阻挡膜 5 比成膜时的表面往下凹，第二布线 8 下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜 5 就容易在第二阻挡膜 5 下凹的部分引起绝缘击穿，所以可使用逆熔丝 10 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。

#### (第六个实施例)

下面，参考图 7 (a) ~图 7 (f)，说明本发明的第六个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图 7 (a) ~图 7 (f) 为一表示主要工序的剖面图，显示本发明的第六个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图 7 (a) ~图 7 (f) 中与图 1 中所示的构成部分相同的部分用相同的符号来表示。

首先，如图 7 (a) 所示，在半导体衬底 1 上形成第一绝缘膜 2 之后，再在该第一绝缘膜 2 上形成含有第一阻挡膜 3 的由例如铜制成的第一布线 4。接着，在第一绝缘膜 2 及第一布线 4 上形成第二阻挡膜 5。第二阻挡膜 5 起防止构成第一布线 4 的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜 5 还起蚀刻停止膜的作用。接着，再在第二阻挡膜 5 上依次形成第二绝缘膜 35 和第三绝缘膜 36。

接着，如图 7 (b) 所示，在逆熔丝形成区域 B 的第三绝缘膜 36 上形成抗蚀图案 37。再以抗蚀图案 37 为屏蔽进行蚀刻而将电路形成区域 A 中的第三绝缘膜 36 除去。之后再除去抗蚀图案 37。

接着，如图 7 (c) 所示，在电路形成区域 A 中在第二绝缘膜 35 上形

成第四绝缘膜 38，在逆熔丝形成区域 B 第三绝缘膜 36 上形成第四绝缘膜 38。

接着，如图 7 (d) 所示，在电路形成区域 A 中，在第二绝缘膜 35 及第四绝缘膜 38 中形成贯通该第二绝缘膜 35 及第四绝缘膜 38 而延伸着且通到第二阻挡膜 5 的通孔 30a。另一方面，在逆熔丝形成区域 B 中第四绝缘膜 38 上形成贯通该第四绝缘膜 38 而延伸着且通到第三绝缘膜 36 的通孔 30a。这种情况下，第三绝缘膜 36 起蚀刻停止膜的作用。

接着，如图 7 (e) 所示，蚀刻第四绝缘膜 38 而形成沟槽 31a。此时，在电路形成区域 A 中，借助蚀刻将从通孔 30a 的底部露出的第二阻挡膜 5 除去，而在第二阻挡膜 5 中形成连接孔 9a，通孔 30a 通到第一布线 4。另一方面，在逆熔丝形成区域 B，除去第三绝缘膜 36 及第二绝缘膜 35，而让第二阻挡膜 5 从通孔 30a 的底部露出。

接着，如图 7 (f) 所示，在电路形成区域 A 中，在连接孔 9a、通孔 30a 及沟槽 31a 形成含有第三阻挡膜 7 的由例如铜制成的第二布线（金属图案）8；在逆熔丝形成区域 B，在通孔 30a 及沟槽 31a 形成含有第三阻挡膜 7 的由例如铜制成的第二布线 8。可利用溅射技术、CVD 技术或者电镀技术等埋入金属材料（这里例如为铜）之后，再利用 CMP 技术除去无用的部分，这样来形成第二布线 8。

就这样，因为在逆熔丝形成区域 B 中没在第二阻挡膜 5 中形成连接孔，所以含有第三阻挡膜 7 的第二布线 8 使第二阻挡膜 5 介于它和含有第一阻挡膜 3 的第一布线 4 之间。换句话说，在逆熔丝形成区域 B，在位于不与第一布线 4 连接的第二布线 8 的下层、作为防止构成第一布线 4 的铜扩散的膜用的第二阻挡膜 5 中形成逆熔丝 10。

如上所述，根据本实施例的半导体器件的制造方法，能够利用以例如铜布线为代表的金属镶嵌工序即通常的布线形成工序形成逆熔丝 10。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。

需提一下，在该实施例中，没有对通孔 30a、沟槽 31a 的形成顺序做特别的说明，先形成通孔 30a 或者先形成沟槽 31a 皆可。

需提一下，在该实施例中，说明的是形成在逆熔丝 10 上的第二布线 8

是通过将金属材料埋入通孔 30a 及沟槽 31a 内而形成的这样的结构，不仅如此，即使在不形成沟槽 31a，仅形成通孔 30a，在逆熔丝 10 上仅形成孔塞的情况下，也能形成逆熔丝 10。在这一情况下，能够缩小形成逆熔丝 10 所需要的面积。

在该实施例中，因为通过使用氮化硅膜 (SiN) 或者碳化硅 (SiC) 膜作第二阻挡膜 5，防止构成第一布线 4 的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 10。

另外，理想情况为，在逆熔丝形成区域 B，第二阻挡膜 5 比成膜时的表面往下凹，第二布线 8 下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜 5 就容易在第二阻挡膜 5 下凹的部分引起绝缘击穿，所以可使用逆熔丝 10 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。

#### (第七个实施例)

下面，参考图 8 (a) ~图 8 (e)，说明本发明的第七个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。

图 8 (a) ~图 8 (e) 为一表示主要工序的剖面图，显示本发明的第七个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图 8 (a) ~图 8 (e) 中与图 3 中所示的构成部分相同的部分用相同的符号来表示。

如图 8 (a) 所示，在例如半导体衬底 (未示) 上形成第一绝缘膜 21 以后，再在该第一绝缘膜 21 上形成含有第一阻挡膜 22 的由例如铜制成的孔塞 23。接着，在第一绝缘膜 21 及孔塞 23 上形成第二阻挡膜 24。这里，第二阻挡膜 24 起防止构成孔塞 23 的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，第二阻挡膜 24 在形成上层的通孔时起蚀刻停止膜的作用。

接着，如图 8 (b) 所示，在第二阻挡膜 24 上形成第二绝缘膜 25 以后，再在电路形成区域 A 中第二绝缘膜 25 上形成沟槽 29a。另一方面，在逆熔丝形成区域 B 中，在第二绝缘膜 25 上形成通孔 40a。

接着，如图 8 (c) 所示，形成抗蚀图案 41 以便将形成在逆熔丝形成区域 B 中的通孔 40a 覆盖起来。

接着，如图 8 (d) 所示，以抗蚀图案 41 为屏蔽进行蚀刻而将从形成在电路形成区域 A 中的沟槽 39a 的底部露出来的第二阻挡膜 24 除去，而形成连接孔 28a，让孔塞 23 露出来。之后，再除去抗蚀图案 41。

接着，如图 8 (e) 所示，在电路形成区域 A 中，在连接孔 28a、沟槽 39a 形成含有第三阻挡膜 26 的由例如铜制成的布线（金属图案）27，同时在逆熔丝形成区域 B 通孔 40a 中形成含有第三阻挡膜 26b 的由例如铜制成的孔塞（金属图案）27b。可利用溅射技术、CVD 技术或者电镀技术等埋入金属材料（这里例如为铜）之后，再利用 CMP 技术除去无用的部分，这样来形成布线 27 及 27b。

就这样，因为在逆熔丝形成区域 B 中没在第二阻挡膜 24 中形成连接孔，所以含有第三阻挡膜 26b 的孔塞 27b 使第二阻挡膜 24 介于它和含有第一阻挡膜 22 的孔塞 23 之间。换句话说，在逆熔丝形成区域 B，在位于不与孔塞 23 连接的孔塞 27b 的下层、作为防止构成孔塞 23 的铜扩散的膜用的第二阻挡膜 24 中形成逆熔丝 29b。

如上所述，根据该实施例所涉及的半导体器件的制造方法，能够利用以例如铜布线为代表的金属镶嵌工序即通常的布线形成工序形成逆熔丝 29b。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。

需提一下，在该实施例中，说明的是在逆熔丝 29b 上形成孔塞 27b 的情况，不仅如此，与所述第二个实施例中的图 3 一样，也可在逆熔丝 29b 上形成布线这样的结构。但是，与图 3 所示的结构相比，该实施例中形成逆熔丝所需的面积更小。

在该实施例中，因为通过使用氮化硅膜（SiN）或者碳化硅（SiC）膜作第二阻挡膜 24，防止构成孔塞 23 的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝 29b。

另外，理想情况为：在逆熔丝形成区域 B，第二阻挡膜 24 比成膜时的表面往下凹，孔塞 27b 下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜 24 就容易在孔塞 27b 下凹的部分引起绝缘击穿，所以可使用逆

熔丝 29b 作容易由于施加电压而发生绝缘击穿的逆熔丝用。

在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。

—实用性—

综上所述，本发明适于半导体器件及其制造方法。特别适于在可再构成的逻辑元件即 FPGA (Field Programmable Gate Array) 元件中所用的逆熔丝结构及其制造方法。

图 1




图 2





图 3










图5(a)




图5(b)




图5(c)




图5(d)










图5(e)













图8(a)




图8(b)




图8(c)




图8(d)




图8(e)




图9(a)




图9(e)




图9(b)




图9(f)




图9(c)




图9(d)

