

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-16035

(P2010-16035A)

(43) 公開日 平成22年1月21日(2010.1.21)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/822 (2006.01)	HO 1 L 27/04 A	5 F 0 3 8
HO 1 L 27/04 (2006.01)	HO 1 L 27/04 E	5 H 7 3 0
HO 1 L 29/78 (2006.01)	HO 1 L 29/78 6 5 2 Q	
HO 2 M 3/155 (2006.01)	HO 1 L 29/78 6 5 6 B	
	HO 2 M 3/155 Y	

審査請求 未請求 請求項の数 9 O L (全 14 頁)

(21) 出願番号 特願2008-172165 (P2008-172165)
 (22) 出願日 平成20年7月1日(2008.7.1)

(71) 出願人 503121103
 株式会社ルネサステクノロジ
 東京都千代田区大手町二丁目6番2号
 (74) 代理人 100080001
 弁理士 筒井 大和
 (72) 発明者 橋本 貴之
 茨城県日立市大みか町七丁目1番1号 株
 式会社日立製作所日立研究所内
 (72) 発明者 平尾 高志
 茨城県日立市大みか町七丁目1番1号 株
 式会社日立製作所日立研究所内
 (72) 発明者 秋山 登
 茨城県日立市大みか町七丁目1番1号 株
 式会社日立製作所日立研究所内

最終頁に続く

(54) 【発明の名称】 半導体装置


(57) 【要約】

【課題】 寄生インダクタンスを低減し、変換効率の高い非絶縁型DC - DCコンバータの半導体装置を提供する。

【解決手段】 半導体装置において、ハイサイドドライバ4 aがハイサイドスイッチ2より、半導体基板1の周辺に近い領域にあり、ローサイドドライバ4 bがローサイドスイッチ3より、半導体基板1の周辺に近い領域にある。これにより、入力コンデンサの正端子からハイサイドスイッチ2とローサイドスイッチ3を経由して、入力コンデンサの負端子に至る経路が短く、かつドライブコンデンサの正端子からローサイドドライバ4 aを経由して、ドライブコンデンサの負端子に至る経路が短く、かつブートストラップコンデンサの正端子からハイサイドドライバ4 aを経由して、ブートストラップコンデンサの負端子に至る経路が短いため、寄生インダクタンスが小さくなり、変換効率を向上できる。

【選択図】 図2

図 2



1: 半導体基板 4a: ハイサイドドライバ 4b: ローサイドドライバ

【特許請求の範囲】**【請求項 1】**

ドレインが入力電源電位に接続され、ソースがインダクタに接続されたハイサイドスイッチと、前記ハイサイドスイッチを駆動するハイサイドドライバと、ドレインが前記インダクタに接続され、ソースが基準電位に接続されたローサイドスイッチと、前記ローサイドスイッチを駆動するローサイドドライバとを有し、前記ハイサイドスイッチと前記ハイサイドドライバと前記ローサイドスイッチと前記ローサイドドライバとが同一の半導体基板上に形成された半導体装置であって、

前記ハイサイドドライバは、前記ハイサイドスイッチより、前記半導体基板の周辺に近い領域に配置され、

前記ローサイドドライバは、前記ローサイドスイッチより、前記半導体基板の周辺に近い領域に配置されていることを特徴とする半導体装置。

【請求項 2】

請求項 1 記載の半導体装置において、

前記ハイサイドスイッチおよび前記ローサイドスイッチの接続部には、バンプが用いられていることを特徴とする半導体装置。

【請求項 3】

請求項 1 記載の半導体装置において、

前記ハイサイドスイッチおよび前記ローサイドスイッチには、横型 MOSFET が用いられていることを特徴とする半導体装置。

【請求項 4】

ドレインが入力電源電位に接続され、ソースがインダクタに接続されたハイサイドスイッチと、前記ハイサイドスイッチを駆動するハイサイドドライバと、ドレインが前記インダクタに接続され、ソースが基準電位に接続されたローサイドスイッチと、前記ローサイドスイッチを駆動するローサイドドライバとを有し、前記ハイサイドスイッチと前記ハイサイドドライバと前記ローサイドスイッチと前記ローサイドドライバとが同一の半導体基板上に形成された半導体装置であって、

前記ハイサイドドライバは、前記ハイサイドスイッチより、前記半導体基板の周辺に近い領域と前記半導体基板の中心に近い領域とに配置され、

前記ローサイドドライバは、前記ローサイドスイッチより、前記半導体基板の周辺に近い領域と前記半導体基板の中心に近い領域とに配置されていることを特徴とする半導体装置。

【請求項 5】

請求項 4 記載の半導体装置において、

前記ハイサイドスイッチおよび前記ローサイドスイッチの接続部には、バンプが用いられていることを特徴とする半導体装置。

【請求項 6】

請求項 4 記載の半導体装置において、

前記ハイサイドスイッチおよび前記ローサイドスイッチには、横型 MOSFET が用いられていることを特徴とする半導体装置。

【請求項 7】

ドレインが入力電源電位に接続され、ソースがインダクタに接続されたハイサイドスイッチと、前記ハイサイドスイッチを駆動するハイサイドドライバと、ドレインが前記インダクタに接続され、ソースが基準電位に接続されたローサイドスイッチと、前記ローサイドスイッチを駆動するローサイドドライバとを有し、前記ハイサイドスイッチと前記ハイサイドドライバと前記ローサイドドライバとが第 1 の半導体基板上に形成され、前記ローサイドスイッチが第 2 の半導体基板上に形成された半導体装置であって、

前記ハイサイドドライバは、前記ハイサイドスイッチより、前記第 1 の半導体基板の周辺に近い領域に配置され、

前記ローサイドドライバは、前記ハイサイドスイッチより、前記第 1 の半導体基板の周

10

20

30

40

50

辺に近い領域に配置されていることを特徴とする半導体装置。

【請求項 8】

請求項 7 記載の半導体装置において、

前記ハイサイドスイッチおよび前記ローサイドスイッチの接続部には、バンプが用いられていることを特徴とする半導体装置。

【請求項 9】

請求項 7 記載の半導体装置において、

前記ハイサイドスイッチには、横型 MOSFET が用いられ、

前記ローサイドスイッチには、縦型 MOSFET が用いられていることを特徴とする半導体装置。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源などの電力変換器に用いられる半導体装置に関し、特に、非絶縁型 DC - DC コンバータに適用して有効な技術に関する。

【背景技術】

【0002】

例えば、電源などの電力変換器に関して本発明者が検討したところによれば、コンピュータなどの CPU (Central Processing Unit) に使用される電源が低電圧化されるに伴い、同期整流方式による電源が多用されている。また、CPU 用の電源に要求される電流変化率 (di/dt) はますます大きくなり、電源の出力電圧のリプルを抑制するために、電源の高速化が重要となっている。

20

【0003】

一般的な直流電圧を変圧する非絶縁型 DC - DC コンバータの回路図を図 1 に示す。入力電源 V_{in} と並列に、入力コンデンサ C_{in} が配置される。ハイサイドスイッチ Q_1 及びローサイドスイッチ Q_2 を駆動するドライブ電源 V_{drive} と並列にドライブコンデンサ C_{drive} が挿入され、ローサイドドライバ 33 に電力を供給する。ハイサイドスイッチ Q_1 の駆動回路はブートストラップの構成をとり、ハイサイドスイッチ Q_1 がオフの時、ドライブ電源 V_{drive} から、ブートストラップダイオード D_{boot} を介して、ブートストラップコンデンサ C_{boot} に電流が供給され、ハイサイドドライバ 32 の電源となる。

30

【0004】

電源制御コントローラ 31 からの PWM 信号を受け、ハイサイドスイッチ Q_1 とローサイドスイッチ Q_2 を交互にオン・オフすることで、端子 V_x に方形波を出力し、これを出カインダクタ L と出力コンデンサ C_{out} からなる出力フィルタにより直流電圧に平滑し、負荷となる CPU 34 に電力を供給する。ハイサイドスイッチ Q_1 及びローサイドスイッチ Q_2 には逆並列にダイオード D_1 と D_2 が接続されるが、ダイオード D_1 は出力インダクタ L の一方の端子となる V_x の電位が上昇した場合、入力電源 V_{in} への電流の経路を確保する役割がある。また、ダイオード D_2 はハイサイドスイッチ Q_1 がオフの時、出力インダクタ L の還流電流の経路を確保する役割がある。同期整流とは、ダイオード D_2 に還流電流が流れている際、ローサイドスイッチ Q_2 をオンして、電流の経路をダイオード D_2 からローサイドスイッチ Q_2 へ変える動作で、ダイオード D_2 と比べてローサイドスイッチ Q_2 のオン抵抗は大幅に低いことから、導通損失を低減することができる。ローサイドスイッチ Q_2 として、図 1 にあるように MOSFET (Metal Oxide Semiconductor Field Effect Transistor) を用いた場合、同一の半導体基板に内蔵のダイオードがあることから、外付けのダイオードは不要となる。

40

【0005】

従来、非絶縁型 DC - DC コンバータのハイサイドスイッチ Q_1 及びローサイドスイッチ Q_2 には、ディスクリートパッケージのパワー MOSFET が用いられ、これらを駆動

50

するハイサイドドライバ32及びローサイドドライバ33を含むドライバICは、上記ディスクリットパッケージとは異なるパッケージに入っており、それぞれがプリント基板上で接続されている。

【0006】

しかしながら、電源の電流変化率(di/dt)が大きくなるにつれて、プリント基板上の寄生インダクタンス、及びパッケージ内のワイヤボンディングによる寄生インダクタンスの影響による変換効率の低下が無視できなくなっている。

【0007】

また、ディスクリットパッケージに存在するゲート抵抗とドライバ抵抗も同様に、電源の高速化に伴いDC-DCコンバータの変換効率を低下させる原因となっている。この問題を解決するため、同一の半導体基板に、ハイサイドスイッチQ1及びローサイドスイッチQ2と、これらを駆動するハイサイドドライバ32及びローサイドドライバ33を搭載したモノリシック構造が提案されている(例えば特許文献1)。同一の半導体基板に、ハイサイドスイッチQ1及びローサイドスイッチQ2と、これらを駆動するハイサイドドライバ32及びローサイドドライバ33を搭載することで、寄生インダクタンスを低減し、電源の変換効率を向上できる。

【特許文献1】特開2005-203766号公報

【発明の開示】

【発明が解決しようとする課題】

【0008】

しかしながら、前記特許文献1などの従来構造では、半導体基板の中心領域にハイサイドドライバ32及びローサイドドライバ33が配置されているため、半導体装置を取り囲むように配置される入力コンデンサCinとドライブコンデンサCdriveとブートストラップコンデンサCbottとの間の経路の長さが問題となる。すなわち、入力コンデンサCinの正端子からハイサイドスイッチQ1とローサイドスイッチQ2を経由して、入力コンデンサCinの負端子に至る経路が長く、かつドライブコンデンサCdriveの正端子からローサイドスイッチQ2のローサイドドライバ33を経由して、ドライブコンデンサCdriveの負端子に至る経路が長く、かつブートストラップコンデンサCbottの正端子からハイサイドスイッチQ1のハイサイドドライバ32を経由して、ブートストラップコンデンサCbottの負端子に至る経路が長いため、寄生インダクタンス

【0009】

そこで、本発明は前記従来構造の問題を解決するためになされたもので、本発明の目的は、寄生インダクタンスを低減し、変換効率の高い非絶縁型DC-DCコンバータの半導体装置を提供することである。

【0010】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0011】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0012】

すなわち、代表的なものの概要は、ハイサイドスイッチとハイサイドドライバとローサイドスイッチとローサイドドライバとを有し、これらが同一の半導体基板上に形成された半導体装置において、ハイサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域にあり、ローサイドドライバがローサイドスイッチより、半導体基板の周辺に近い領域にあることを特徴とする。あるいは、ハイサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域と半導体基板の中心に近い領域にあり、ローサイドドライバがローサイドスイッチより、半導体基板の周辺に近い領域と半導体基板の中心に近

10

20

30

40

50

い領域にあることを特徴とする。

【0013】

また、ハイサイドスイッチとハイサイドドライバとローサイドドライバとが、ローサイドスイッチが形成された半導体基板とは異なる半導体基板上に形成された半導体装置においては、ハイサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域にあり、ローサイドドライバがハイサイドスイッチより、半導体基板の周辺に近い領域にあることを特徴とする。

【発明の効果】

【0014】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

10

【0015】

すなわち、代表的なものによって得られる効果は、ハイサイドスイッチとハイサイドドライバとローサイドスイッチとローサイドドライバとを有する半導体装置において、この半導体装置を取り囲むように配置される入力コンデンサとドライブコンデンサとブートストラップコンデンサとの間において、入力コンデンサの正端子からハイサイドスイッチとローサイドスイッチを経由して、入力コンデンサの負端子に至る経路が短く、かつドライブコンデンサの正端子からローサイドスイッチのローサイドドライバを経由して、ドライブコンデンサの負端子に至る経路が短く、かつブートストラップコンデンサの正端子からハイサイドスイッチのハイサイドドライバを経由して、ブートストラップコンデンサの負端子に至る経路が短いため、寄生インダクタンスが小さくなり、変換効率を向上することができる。

20

【発明を実施するための最良の形態】

【0016】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の構成要素には原則として同一の符号を付し、その繰り返しの説明は省略する。

【0017】

<第1の実施の形態>

まず、図2を用いて、本発明の第1の実施の形態の半導体装置について説明する。図2は、本実施の形態の半導体装置を示すレイアウト図である。この図2は、半導体装置を接続部側から見た図である。

30

【0018】

本実施の形態の半導体装置は、前述した図1に示すような非絶縁型DC-DCコンバータに適用される。すなわち、非絶縁型DC-DCコンバータの半導体装置は、ハイサイドスイッチQ1とハイサイドドライバ32とローサイドスイッチQ2とローサイドドライバ33とを有する。ハイサイドスイッチQ1は、横型MOSFETからなり、ドレインが入力電源Vinに接続され、ソースが出力インダクタLに接続されている。ハイサイドドライバ32は、ハイサイドスイッチQ1を駆動するドライバであり、ハイサイドスイッチQ1の横型MOSFETのゲートに接続されている。ローサイドスイッチQ2は、横型MOSFETからなり、ドレインが出力インダクタLに接続され、ソースが基準電位GNDに接続されている。ローサイドドライバ33は、ローサイドスイッチQ2を駆動するドライバであり、ローサイドスイッチQ2の横型MOSFETのゲートに接続されている。

40

【0019】

本実施の形態の半導体装置では、ハイサイドスイッチQ1とローサイドスイッチQ2には、横型MOSFETが用いられているが、この利点などは縦型MOSFETとの違いも含めて、後述する第3の実施の形態において詳しく説明する。

【0020】

なお、本実施の形態の半導体装置を示す図2のレイアウト図において、前述した図1の回路図と対応させた場合に、ハイサイドスイッチ2はハイサイドスイッチQ1(ダイオー

50

ド D 1 : ハイサイド内蔵 M O S F E T)、ハイサイドドライバ 4 a はハイサイドドライバ 3 2、ローサイドスイッチ 3 はローサイドスイッチ Q 2 (ダイオード D 2 : ローサイド内蔵 M O S F E T)、ローサイドドライバ 4 b はローサイドドライバ 3 3、制御回路 5 は電源制御コントローラ 3 1 にそれぞれ対応し、同じ構成要素を表すものである。

【 0 0 2 1 】

本実施の形態の半導体装置は、図 2 に示すように、半導体基板 1 に、ハイサイドスイッチ 2 とローサイドスイッチ 3、ハイサイドスイッチ 2 を駆動するハイサイドドライバ 4 a とローサイドスイッチ 3 を駆動するローサイドドライバ 4 b、及びハイサイドドライバ 4 a とローサイドドライバ 4 b を制御する制御回路 5 が搭載されている。特に、本実施の形態の半導体装置では、半導体基板 1 において、ハイサイドドライバ 4 a がハイサイドスイ
10
ッチ 2 より周辺に近い領域にあり、かつ、半導体基板 1 において、ローサイドドライバ 4 b がローサイドスイッチ 3 より周辺に近い領域に配置されている。ハイサイドスイッチ 2 として、n 型 M O S F E T または p 型 M O S F E T が用いられ、ローサイドスイッチ 3 として n 型 M O S F E T が用いられる。ハイサイドスイッチ 2 として p 型 M O S F E T を用いた方が、図 1 で示したブートストラップコンデンサ C b o o t やブートストラップダイオード D b o o t が不要となるので回路が簡素化されるが、p 型 M O S F E T はオン抵抗
20
が大きいという問題があり、大電流を要求される C P U 電源には、ハイサイドスイッチ 2 として n 型 M O S F E T が用いられることが多い。

【 0 0 2 2 】

図 2 の A 領域を拡大したレイアウト図を図 3 に示す。ハイサイドドライバ 4 a から、アルミニウム配線 7 のゲート電極が右方向に延び、このアルミニウム配線 7 のゲート電極
20
から枝分かれする形でポリシリコン配線 8 のゲート電極が延び、このポリシリコン配線 8 のゲート電極を挟んでソース領域とドレイン領域が配置される。このゲート電極とこれを挟んだソース領域とドレイン領域などで、ハイサイドスイッチ 2 の M O S F E T が構成される。ゲート電極の配線において、長い配線はアルミニウム配線を用い、短い配線はポリシリ
30
コン配線を用いる理由はアルミニウム配線の方が抵抗が低く、配線が長くなった場合もゲート抵抗の増加を抑制することができるためである。

【 0 0 2 3 】

次に、図 4 を用いて、本実施の形態の半導体装置により寄生インダクタンスを低減できる理由について説明する。図 4 は、本実施の形態の半導体装置を実装したプリント基板を
30
示すレイアウト図である。

【 0 0 2 4 】

図 4 では、半導体基板 1 が半導体パッケージ 1 8 に収納され、プリント基板 1 1 にフリップチップ実装された状態を示しており、半導体基板 1 はフリップチップ実装されている
40
ため、図 2 とは左右が反転されている。

【 0 0 2 5 】

半導体パッケージ 1 8 を取り囲むように、入力コンデンサ 1 2、ブートストラップコン
40
デンサ 1 3、ドライブコンデンサ 1 4 が配置されている。入力コンデンサ 1 2 はハイサイドスイッチ 2 とローサイドスイッチ 3 の近くに配置され、入力コンデンサ 1 2 の一方の端子から、ハイサイドスイッチ 2 とローサイドスイッチ 3 を経由して、入力コンデンサ 1 2
50
の他端に至る経路が短くなり、寄生インダクタンスを低減することができる。さらに、ブートストラップコンデンサ 1 3 はハイサイドドライバ 4 a の近くに配置され、ブートストラップコンデンサ 1 3 の一方の端子からハイサイドドライバ 4 a を経由して、ブートストラップコンデンサ 1 3 の他端に至る経路が短くなり、寄生インダクタンスを低減することができる。さらに、ドライブコンデンサ 1 4 はローサイドドライバ 4 b の近くに配置され、ドライブコンデンサ 1 4 の一方の端子からローサイドドライバ 4 b を経由して、ドライブコンデンサ 1 4 の他端に至る経路が短くなり、寄生インダクタンスを低減することができる。この結果、電力変換効率の向上に繋がる。

【 0 0 2 6 】

なお、図 4 のレイアウト図を前述した図 1 の回路図と対応させた場合に、入力コンデン

10

20

30

40

50

サ 1 2 は入力コンデンサ C_{in} 、ブートストラップコンデンサ 1 3 はブートストラップコンデンサ C_{boot} 、ドライブコンデンサ 1 4 はドライブコンデンサ C_{drive} にそれぞれ対応する。

【0027】

図 5 は、図 4 のプリント基板 1 1 に、入力電源 V_{in} の正端子からハイサイドスイッチ $Q_1(2)$ 及びローサイドスイッチ $Q_2(3)$ を経由して入力電源 V_{in} の負端子に至る経路の配線を追記したレイアウト図である。図 5 に示すように、入力電源 V_{in} の正端子に繋がる電源配線 1 5 と入力電源 V_{in} の負端子に繋がる基準電位配線 (GND 配線) 1 6 は近接して配置される。これは、電源配線 1 5 と基準電位配線 1 6 を近接させることで、ハイサイドスイッチ 2 のスイッチングの際に発生する磁束をキャンセルし、実効的な寄生インダクタンスを低減することを狙ったものである。一方、出力インダクタ L に接続される出力配線 1 7 は、寄生インダクタンスに配慮する必要はないが、配線抵抗による変換効率の低下が懸念されるので、十分広い配線幅を確保する必要がある。

10

【0028】

図 6 は、ハイサイドスイッチ 2、ローサイドスイッチ 3 及び制御回路 5 が形成された半導体基板 1 と半導体パッケージ 1 8 またはプリント基板 1 1 との接続部を説明したレイアウト図である。図 6 では、ハイサイドスイッチ 2、ローサイドスイッチ 3 及び制御回路 5 が形成された半導体基板 1 の接続にバンプ 6 を使用した例を示している。半導体基板 1 は、このバンプ 6 を通じてプリント基板 1 1 に接続される。また、この半導体基板 1 を半導体パッケージ 1 8 に収納してプリント基板 1 1 に搭載する場合でも、半導体パッケージ 1 8 は、バンプ 6 を通じてプリント基板 1 1 に接続される。このように、本実施の形態では、半導体基板 1 の状態の半導体装置、半導体基板 1 が半導体パッケージ 1 8 に収納された半導体装置のどちらも、接続部にバンプ 6 が使われている。

20

【0029】

従来から、半導体基板 1 と半導体パッケージ 1 8 との接続に用いられているワイヤボンディングは、半導体基板 1 の周辺部にボンディングパッドを設ける必要があるため、ピン数の上限が低い、また半導体基板 1 の周辺にあるパッドまで配線を引き回す必要があるため配線抵抗が高いといった問題がある。これに対し、バンプ 6 は半導体基板 1 全体を接続部とすることができるので、多くのピンを設けることができる。また、半導体基板 1 の中心領域からバンプ 6 を介して、半導体パッケージ 1 8 またはプリント基板 1 1 に接続されるので、半導体基板 1 の配線引き回しに伴う配線抵抗の増加を抑制することができる。

30

【0030】

このバンプ 6 の配置については、例えば、後述する図 7 に示すような電位に着目したレイアウト例や、図 8 に示すような電極に着目したレイアウト例が考えられる。

【0031】

図 7 は、ハイサイドスイッチ 2 とローサイドスイッチ 3 のバンプの電位に着目して配置したレイアウト図である。図 7 に示すように、ハイサイドスイッチ 2 のドレイン電位に相当するバンプ 2 1 は入力電源 V_{in} の正端子に接続され、ハイサイドスイッチ 2 のソース電位、及びローサイドスイッチ 3 のドレイン電位に相当するバンプ 2 3 は出力インダクタ L の一方の端子に接続され、ローサイドスイッチ 3 のソース電位に相当するバンプ 2 2 は入力電源 V_{in} の負端子に接続される。この場合に、ハイサイドスイッチ 2 では、ドレイン電位に相当するバンプ 2 1 とソース電位に相当するバンプ 2 3 を縦方向に交互に配置し、また、ローサイドスイッチ 3 では、ソース電位に相当するバンプ 2 2 とドレイン電位に相当するバンプ 2 3 を縦方向に交互に配置する。この配置では、ハイサイドスイッチ 2 とローサイドスイッチ 3 において、バンプ 2 3 は縦方向で同じ位置になる。このように、ソースとドレインのバンプを交互に配置することで、半導体基板 1 の配線の引き回しを短くすることができ、変換効率の向上が可能となる。

40

【0032】

図 8 は、ハイサイドスイッチ 2 とローサイドスイッチ 3 のバンプのソース電極とドレイン電極に着目して配置したレイアウト図である。図 8 において、S はソースを、D はドレ

50

インをそれぞれ表す。図 8 に示すように、ハイサイドスイッチ 2 では、ソース S のパンプとドレイン D のパンプを横方向に交互に配置し、かつ、縦方向でも、ソース S のパンプとドレイン D のパンプを交互に配置する。同様に、ローサイドスイッチ 3 でも、横方向と縦方向でソース S のパンプとドレイン D のパンプを交互に配置する。このように、ソース S とドレイン D のパンプを交互に配置することで、半導体基板 1 の配線の引き回しを短くすることができ、変換効率の向上が可能となる。

【 0 0 3 3 】

以上説明したように、本実施の形態によれば、ハイサイドスイッチ 2、ハイサイドドライバ 4 a、ローサイドスイッチ 3、ローサイドドライバ 4 bなどを有し、これらが同一の半導体基板 1 上に形成された半導体装置において、ハイサイドドライバ 4 aがハイサイド

10

【 0 0 3 4 】

さらに、本実施の形態の半導体装置によれば、電源配線 1 5 と基準電位配線 1 6 の配置や出力配線 1 7 の配置を工夫したり、接続部にパンプ 6 を使用したり、さらにパンプの配置を工夫することで、より一層の変換効率の向上が可能となる。

【 0 0 3 5 】

< 第 2 の実施の形態 >

図 9 は、本発明の第 2 の実施の形態の半導体装置を示すレイアウト図である。

20

【 0 0 3 6 】

本実施の形態の半導体装置において、前記第 1 の実施の形態と異なる点は、ハイサイドスイッチ 2 とローサイドスイッチ 3 のドライバが、半導体基板 1 の周辺に近い領域に配置されたハイサイドドライバ 4 a 及びローサイドドライバ 4 b に加えて、半導体基板 1 の中心に近い領域にもハイサイドドライバ 4 c 及びローサイドドライバ 4 d として配置されていることである。このように、ドライバを周辺領域と中心領域に配置することで、ハイサイドドライバ 4 a と 4 c からハイサイドスイッチ 2 までの距離が短くなり、また、ローサイドドライバ 4 b と 4 d からローサイドスイッチ 3 までの距離が短くなり、前記第 1 の実

30

【 0 0 3 7 】

例えば、前述した図 1 において、入力電源 V_{in} の電圧は 12 V、出力電圧は CPU 3 4 の動作電圧となる 1 V 程度なので、ハイサイドスイッチ Q 1 のオン比率は 12 分の 1 程度と低い。よって、ローサイドスイッチ Q 2 の損失成分は大部分が導通損失であり、変換効率の向上にはローサイドスイッチ Q 2 のオン抵抗の低減が有効である。

【 0 0 3 8 】

以上説明したように、本実施の形態によれば、ハイサイドスイッチ 2、ハイサイドドライバ 4 a、4 c、ローサイドスイッチ 3、ローサイドドライバ 4 b、4 dなどを有し、これらが同一の半導体基板 1 上に形成された半導体装置において、ハイサイドドライバ 4 a、4 c がハイサイドスイッチ 2 より半導体基板 1 の周辺に近い領域と半導体基板 1 の中心に近い領域にあり、かつローサイドドライバ 4 b、4 d がローサイドスイッチ 3 より半導体基板 1 の周辺に近い領域と半導体基板 1 の中心に近い領域に配置されているので、前記第 1 の実施の形態に比べてさらに、寄生インダクタンスが小さくなり、変換効率を向上することができる。

40

【 0 0 3 9 】

さらに、本実施の形態の半導体装置においても、前記第 1 の実施の形態と同様に、電源配線と基準電位配線の配置や出力配線の配置を工夫したり、接続部にパンプを使用したり、さらにパンプの配置を工夫することで、より一層の変換効率の向上が可能となる。

【 0 0 4 0 】

50

< 第 3 の実施の形態 >

前記第 1 及び第 2 の実施の形態のように、同一の半導体基板に、スイッチとそれを駆動するドライバを搭載した場合、スイッチとして用いられる半導体デバイスは横型 MOSFET となる。横型 MOSFET は半導体基板表面にソース領域及びドレイン領域を形成したもので、ソース電極及びドレイン電極も半導体基板表面に形成する（前記特許文献 1 に横型 MOSFET の一例が記載されている）。低耐圧で横型 MOSFET は、半導体基板の単位面積当たりの電流容量を大きくできるが、耐圧が高くなると、ソースとドレイン間の横方向の距離を長くする必要があるので、電流容量が小さくなる。

【 0 0 4 1 】

これに対し、縦型 MOSFET は、ソースとドレイン間の電圧を保持する領域を半導体基板の縦方向に配置したもので、耐圧が高くなっても半導体基板の横方向の距離を長くする必要が無いので、30V を越えるような高耐圧デバイスでは、横型 MOSFET と比べて、半導体基板の単位面積当たりの電流容量を大きくすることができ、オン抵抗を低減することができる（縦型 MOSFET については、例えば特開 2005 - 57050 号公報に記載されている）。

10

【 0 0 4 2 】

そこで、ハイサイドスイッチ Q1 と、ハイサイドスイッチ Q1 を駆動するハイサイドドライバ 4a と、ローサイドスイッチ Q2 を駆動するローサイドドライバ 4b を搭載した半導体基板とは異なる半導体基板に、縦型 MOSFET のローサイドスイッチ Q2 を搭載することが、変換効率の向上に有効である。

20

【 0 0 4 3 】

図 10 は、本発明の第 3 の実施の形態の半導体装置を示すレイアウト図である。図 10 では、ローサイドスイッチ 3 を異なる半導体基板に搭載した場合の、ハイサイドスイッチ 2 と、ハイサイドスイッチ 2 を駆動するハイサイドドライバ 4a 及びローサイドスイッチ 3 を駆動するローサイドドライバ 4b と、このハイサイドドライバ 4a 及びローサイドドライバ 4b を制御する制御回路 5 を搭載した半導体基板 1 を示す。

【 0 0 4 4 】

本実施の形態においても、ハイサイドドライバ 4a 及びローサイドドライバ 4b が、ハイサイドスイッチ 2 より半導体基板 1 の周辺に近い領域に配置されている。これにより、前記第 1 の実施の形態と同様に、半導体装置を取り囲むように配置される入力コンデンサ 12、ブートストラップコンデンサ 13、ドライブコンデンサ 14 との間の経路が短くなり、寄生インダクタンスを低減することができる。

30

【 0 0 4 5 】

さらに、ローサイドスイッチ 3 を縦型 MOSFET とし、図 10 に示した半導体基板 1 とは異なる半導体基板に搭載することで、ローサイドスイッチ 3 のオン抵抗を低減し、変換効率を向上することができる。また、ハイサイドスイッチ 2 に横型 MOSFET を用いるメリットとして、横型 MOSFET は縦型 MOSFET と比べて、ソースとドレイン間の帰還容量が小さいので、スイッチング損失を低減できる利点がある。

【 0 0 4 6 】

なお、本実施の形態の半導体装置は、ハイサイドスイッチ 2 とハイサイドドライバ 4a 及びローサイドドライバ 4b と制御回路 5 を搭載した半導体基板 1 と、ローサイドスイッチ 3 を搭載した半導体基板とが、同一の半導体パッケージに収納されたものとなる。

40

【 0 0 4 7 】

以上説明したように、本実施の形態によれば、ハイサイドスイッチ 2、ハイサイドドライバ 4a、ローサイドスイッチ 3、ローサイドドライバ 4b などを有し、ハイサイドスイッチ 2 とハイサイドドライバ 4a とローサイドドライバ 4b が、ローサイドスイッチ 3 が形成された半導体基板とは異なる半導体基板 1 上に形成された半導体装置において、ハイサイドドライバ 4a がハイサイドスイッチ 2 より半導体基板 1 の周辺に近い領域にあり、かつローサイドドライバ 4b がハイサイドスイッチ 2 より半導体基板 1 の周辺に近い領域に配置され、かつローサイドスイッチ 3 が縦型 MOSFET として異なる半導体基板に搭

50

載されているので、前記第 1 の実施の形態に比べてさらに、寄生インダクタンスが小さくなり、変換効率を向上することができる。

【 0 0 4 8 】

さらに、本実施の形態の半導体装置においても、前記第 1 の実施の形態と同様に、電源配線と基準電位配線の配置や出力配線の配置を工夫したり、接続部にバンブを使用したり、さらにバンブの配置を工夫することで、より一層の変換効率の向上が可能となる。

【 0 0 4 9 】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

10

【産業上の利用可能性】

【 0 0 5 0 】

本発明の半導体装置は、電源などの電力変換器に用いられる半導体装置に利用可能であり、特に、非絶縁型 DC - DC コンバータに適用して有効である。

【図面の簡単な説明】

【 0 0 5 1 】

【図 1】一般的な非絶縁型 DC - DC コンバータの構成を示す回路図である。

【図 2】本発明の第 1 の実施の形態の半導体装置を示すレイアウト図である。

【図 3】図 2 の A 領域を拡大したレイアウト図である。

【図 4】本発明の第 1 の実施の形態の半導体装置を実装したプリント基板を示すレイアウト図である。

20

【図 5】図 4 のプリント基板に配線を追記したレイアウト図である。

【図 6】本発明の第 1 の実施の形態の半導体装置において、半導体パッケージまたはプリント基板との接続部を説明したレイアウト図である。

【図 7】図 6 の接続部のバンブの電位に着目して配置したレイアウト図である。

【図 8】図 6 の接続部のバンブのソース電極とドレイン電極に着目して配置したレイアウト図である。

【図 9】本発明の第 2 の実施の形態の半導体装置を示すレイアウト図である。

【図 10】本発明の第 3 の実施の形態の半導体装置を示すレイアウト図である。

30

【符号の説明】

【 0 0 5 2 】

1 ... 半導体基板、 2 ... ハイサイドスイッチ、 3 ... ローサイドスイッチ、 4 a , 4 c ... ハイサイドドライバ、 4 b , 4 d ... ローサイドドライバ、 5 ... 制御回路、 6 ... バンブ、 7 ... アルミニウム配線、 8 ... ポリシリコン配線、

1 1 ... プリント基板、 1 2 ... 入力コンデンサ、 1 3 ... ブートストラップコンデンサ、 1 4 ... ドライブコンデンサ、 1 5 ... 電源配線、 1 6 ... 基準電位配線、 1 7 ... 出力配線、 1 8 ... 半導体パッケージ、


2 1 ... バンブ、 2 2 ... バンブ、 2 3 ... バンブ、

3 1 ... 電源制御コントローラ、 3 2 ... ハイサイドドライバ、 3 3 ... ローサイドドライバ、 3 4 ... CPU、


40

V i n ... 入力電源、 C i n ... 入力コンデンサ、 V d r i v e ... ドライブ電源、 C d r i v e ... ドライブコンデンサ、 C b o o t ... ブートストラップコンデンサ、 D b o o t ... ブートストラップダイオード、 Q 1 ... ハイサイドスイッチ、 Q 2 ... ローサイドスイッチ、 D 1 ... ダイオード、 D 2 ... ダイオード、 L ... 出力インダクタ、 C o u t ... 出力コンデンサ。


【 図 1 】




【 図 2 】



【 図 3 】




【 図 4 】




【 図 5 】

図 5




【 図 6 】

図 6




【 図 7 】

図 7




【 図 8 】


図 8



【図 9】



【図 10】



フロントページの続き

Fターム(参考) 5F038 BE07 BG03 CA03 CA05 CA06 CA10 DF01 DF08 EZ20
5H730 AA14 AS04 AS19 BB13 BB57 DD04 EE13 FG05 ZZ15