

(12) FASCÍCULO DE PATENTE DE INVENÇÃO

(22) Data de pedido: 2008.09.05	(73) Titular(es): LG ELECTRONICS, INC. 20, YEOUIDO-DONG YEOUNGDEUNGPO-GU SEOUL, 150-721 KR
(30) Prioridade(s): 2007.09.06 US 970523 P	
(43) Data de publicação do pedido: 2013.04.03	
(45) Data e BPI da concessão: 2014.07.30 181/2014	(72) Inventor(es): WOO SUK KO KR SANG CHUL MOON KR
	(74) Mandatário: LUÍS MANUEL DE ALMADA DA SILVA CARVALHO RUA VÍCTOR CORDON, 14 1249-103 LISBOA PT


(54) Epígrafe: **MÉTODO E SISTEMA PARA A TRANSMISSÃO E RECEPÇÃO DE SINAIS**

(57) Resumo:

A PRESENTE INVENÇÃO DIZ RESPEITO A MÉTODOS DE TRANSMISSÃO DE SINAIS, A UM APARELHO DE TRANSMISSÃO DE SINAIS E A UM APARELHO DE RECEPÇÃO DE SINAIS, E AOS MÉTODOS PARA A RECEPÇÃO DOS SINAIS.

RESUMO**"MÉTODO E SISTEMA PARA A TRANSMISSÃO E RECEPÇÃO DE SINAIS"**

A presente invenção diz respeito a métodos de transmissão de sinais, a um aparelho de transmissão de sinais e a um aparelho de recepção de sinais, e aos métodos para a recepção dos sinais.



[Fig. 11]

DESCRIÇÃO

"MÉTODO E SISTEMA PARA A TRANSMISSÃO E RECEPÇÃO DE SINAIS"

Campo Técnico da Invenção

A presente invenção diz respeito a um método para o sistema de OFDM, (Orthogonal Frequency Division Multiplexing - Multiplexagem por Divisão de Frequências Ortogonais), que inclui TFS ("Time-Frequency Slicing" - Fatiamento por Tempo e Frequência) transmitir e receber os sinais eficientemente e com eficiência do transmissor e do receptor. López Arranz C.A. et al "Design of a simulation platform to test next generation of terrestrial DVB" (Upcommons - Universitat Politècnica de Catalunya, 19 July 2007, XP002694807) (López Arranz C.A. e outros "Projecto e concepção de uma plataforma de simulação para testar a próxima geração de DVB terrestre" (Upcommons - Universidade Politècnica da Catalunya, 19 de julho de 2007, XP002694807), que diz respeito à concepção e desenvolvimento de um simulador de camada física de toda a norma DVB-T, incluindo ambos os procedimentos completos, de transmissão e o de recepção.

Antecedentes Tecnológicos da Invenção

A técnica de TFS ("Time-Frequency Slicing" - Fatiamento por Tempo e Frequência) foi introduzida para

radiodifusão. Quando é utilizado o TFS, poderá ser transmitido um único serviço através de múltiplos canais de RF (Rádio-Frequência), num espaço bidimensional de tempo e frequência.

A OFDM (“Orthogonal Frequency Division Multiplexing” - Multiplexagem por Divisão de Frequências Ortogonais) é um esquema de multiplexagem por divisão de frequência (FDM) utilizado como um método digital de modulação de multi-portadora. Para transportar os dados é utilizado um grande número de sub-portadoras ortogonais estreitamente espaçadas. Os dados são divididos em vários fluxos de dados ou canais paralelos, um para cada sub-portadora. Cada sub-portadora é modulada com um esquema de modulação convencional (tal como a modulação de amplitude em quadratura ou “phase shift keying” - “chave para deslocamento de fase”) a um baixo débito de símbolos, mantendo na mesma largura de banda, débitos de dados totais semelhantes aos esquemas convencionais de modulação de portadora única.

A OFDM desenvolveu-se dentro de um esquema muito procurado para a comunicação digital de banda larga, quer em sem fios (wireless) ou sobre fios de cobre, utilizados em aplicações tais como a televisão digital e a radiodifusão de áudio, o acesso a redes sem fios e à internet em banda larga.

Quando o TFS, o qual utiliza múltiplas bandas de

RF para cada transmissor, é combinado com a OFDM, podem ser obtidos, ganho de diversidade de frequência e ganho de multiplexagem estatística, por conseguinte, os recursos podem ser utilizados de forma eficiente.

Divulgação da Invenção

Problema Técnico

Constitui por isso, um objectivo da presente invenção, proporcionar um método de transmitir e receber os sinais de modo eficiente e com eficiência do transmissor e do receptor para um sistema de OFDM que inclui TFS.

Solução Técnica

De acordo com uma vertente da presente invenção, é aí proporcionado um método de transmissão de sinais de acordo com a reivindicação 1.

De acordo com uma outra vertente da presente invenção, é aí proporcionado um aparelho de transmissão de sinais de radiodifusão de acordo com a reivindicação 5.

Ainda de acordo com outra vertente da presente invenção, é aí proporcionado um método de recepção de sinais de acordo com a reivindicação 9.

É para ser entendido que tanto a descrição geral

anterior bem como a seguinte descrição detalhada da presente invenção são exemplificativas e explicativas e destinam-se a proporcionar uma explicação adicional da invenção tal como reivindicado.

As vantagens adicionais, objectivos e características da invenção serão apresentadas, em parte na descrição que se segue, e em parte irão tornar-se evidentes para aqueles que tenham especialidade e competência na tecnologia após a análise do que vem a seguir, ou a partir da prática da invenção podem ser aprendidas. Os objectivos e outras vantagens da invenção podem ser realizadas e alcançadas pela estrutura particularmente salientada na descrição escrita e reivindicações deste documento, bem como nos desenhos anexados.

Efeitos Vantajosos

De acordo com a presente invenção, é possível proporcionar um método de transmitir e receber de modo eficiente os sinais com eficiência do transmissor e do receptor para um sistema de OFDM que inclui TFS.

Breve Descrição dos Desenhos

Os desenhos anexos, que são incluídos para proporcionar um entendimento adicional da invenção e estão aí incorporados e constituem uma parte deste pedido, vão ilustrar modelo(s) de realização da invenção e que

conjuntamente com a descrição servem para explicar o princípio da invenção. Relativamente aos desenhos:

A Fig. 1, é um diagrama de blocos de um exemplo de um transmissor de OFDM (Orthogonal Frequency Division Multiplexing - Multiplexagem por Divisão de Frequências Ortogonais), que inclui TFS ("Time-Frequency Slicing" - Fatiamento por Tempo e Frequência).

A Fig. 2, é um diagrama de blocos de um exemplo do processador de entrada mostrado na Fig. 1.

A Fig. 3, é um diagrama de blocos de um exemplo de BICM (Bit-Interleaved Coding and Modulation) (Modulação com Bit de Codificação Intercalado) mostrado na Fig. 1.

A Fig. 4, é um diagrama de blocos de um exemplo de Construtor de Tramas apresentado na Fig. 1.

A Fig. 5, é uma tabela de um exemplo de um rácio de modulação híbrida quando um comprimento de bloco de LDPC é de 64800 bits.

A Fig. 6, é uma tabela de um exemplo de um rácio de modulação híbrida quando um comprimento de bloco de LDPC é de 16200 bits.

A Fig. 7, é um diagrama de blocos de um exemplo do mapeador de QAM mostrado na Fig. 1.

A Fig. 8, é um diagrama de blocos de um exemplo do mapeador QAM combinado com um codificador interno e um intercalador interno.

A Fig. 9, é um exemplo de um intercalador de bits.

A Fig. 10, é uma tabela de um exemplo do intercalador de bit quando um comprimento de bloco de LDPC é de 64800 bits.

A Fig. 11, é uma tabela de um exemplo do intercalador de bit quando um comprimento de bloco de LDPC é de 16200 bits.

A Fig. 12, é um exemplo do demux (desmultiplexador) mostrado na Fig. 1.

A Fig. 13, é outro exemplo do demux (desmultiplexador) mostrado na Fig. 1.

A Fig. 14, é uma relação entre um fluxo de bits de entrada do intercalador de bits e um fluxo de bits de saída do demux (desmultiplexador).

A Fig. 15, é um exemplo de mapeamento de símbolo de QAM.

A Fig. 16, é um diagrama de blocos de um exemplo

do decodificador MIMO/MISO (Múltiplas Entradas Múltiplas Saídas/Múltiplas Entradas Única Saída) mostrado na Fig. 1.

A Fig. 17, é um diagrama de blocos de um exemplo de modulador, especificamente, um exemplo de um modulador de OFDM.

A Fig. 18, é um diagrama de blocos de um exemplo do processador analógico mostrado na Fig. 1.

A Fig. 19, é um diagrama de blocos de um exemplo de um receptor de TFS-OFDM (OFDM com TFS ou TFS em OFDM).

A Fig. 20, é um diagrama de blocos de um exemplo de AFE ("Front-End" Analógico) mostrado na Fig. 19.

A Fig. 21, é um diagrama de blocos de um exemplo de desmodulador, especificamente de um desmodulador de OFDM.

A Fig. 22, é um diagrama de blocos de um exemplo do decodificador MIMO/MISO mostrado na Fig. 19.

A Fig. 23, é um diagrama de blocos de um exemplo do analisador de trama, mostrado na Fig. 19.

A Fig. 24, é um diagrama de blocos de um exemplo do desmapeador de QAM mostrado na Fig. 23.

A Fig. 25, é um diagrama de blocos de um exemplo do desmapeador de QAM combinado com um desintercalador interno.

A Fig. 26, é um diagrama de blocos de um exemplo do descodificador de BICM (Modulação com Codificação de Bit Intercalado) mostrado na Fig. 19.

A Fig. 27, é um diagrama de blocos de um exemplo de processador de saída mostrado na FIG. 19.

Melhor Modo para a Realização da Invenção

Será agora feita referência em detalhe aos modelos de realização preferidos da presente invenção, cujos exemplos estão ilustrados nos desenhos anexos. Sempre que possível, os mesmos números de referência serão utilizados ao longo de todos os desenhos para se referirem aos mesmos ou como partes.

A Fig. 1, mostra um exemplo de transmissor proposto de OFDM (Orthogonal Frequency Division Multiplexing - Multiplexagem por Divisão de Frequências Ortogonais), com TFS ("Time-Frequency Slicing" - Fatiamento por Tempo e Frequência). Dentro de um transmissor de TFS, podem ser entrados um MPEG2-TS (Fluxo de Transporte) múltiplo e um fluxo Genérico múltiplo. O processador de entrada (**101**) pode dividir os fluxos entrados em sinais de saída múltiplos para um PLP múltiplo (Caminho de Camada

Física). A BICM (Bit-Interleaved Coding and Modulation) (Modulação com Codificação de Bit Intercalado) (**102**) pode codificar e intercalar individualmente o PLP. O construtor de trama (**103**) pode transformar o PLP num total R de bandas de RF. Pode ser aplicada para cada banda de RF a técnica de MIMO (Multiple-Input Multiple-Output)/MISO (Multiple-Input Single-Output) (Múltiplas Entradas Múltiplas Saídas/Múltiplas Entradas Única Saída) (**104**). Cada banda de RF, para cada antena pode ser individualmente modulada pelo modulador (**105a, b**) e, depois de ter sido convertida para um sinal analógico pelo processador analógico (**106a, b**), pode ser transmitida para as antenas.

Modo para a Invenção

A Fig. 2, é um exemplo do processador de entrada. O MPEG2-TS (Fluxo de Transporte) pode ser multiplexado para uma única saída através do TS-MUX (**201a**) e fluxos Genéricos (protocolo de Internet) podem ser transformados para uma única saída através de GSE (Encapsulamento de Fluxo Genérico) (**201b**). Cada saída a partir do TS-MUX e do GSE pode ser dividida para múltiplos serviços pelo divisor de serviço (**202a, b**). O PLP corresponde a um processamento de cada serviço. Cada PLP pode ser transformado para uma trama pela Trama de BB (Banda de base) (**103a~d**).

A Fig. 3, é um exemplo de BICM. O Codificador externo (**301**) e o codificador interno (**303**) podem adicionar redundância para correcção de erros num canal de

transmissão. O intercalador externo (**302**) e o intercalador interno (**304**) podem aleatoriamente intercalar dados para minimizar os erros de rajada.

A Fig. 4, é um exemplo do construtor de tramas. O mapeador de QAM (**401a, b**) pode transformar os bits entrados em símbolos de QAM. Pode ser utilizada a QAM híbrida. O intercalador no domínio do tempo (**402a, b**) pode intercalar dados no domínio do tempo para tornar que os dados sejam robustos contra os erros de rajada. Neste ponto, pode ser obtido num canal físico um efeito de intercalação de muitas bandas de RF, uma vez que os dados irão ser transmitidos para múltiplas bandas de RF. O construtor de tramas de TFS (**403**) pode dividir os dados entrados para formar tramas de TFS e enviar as tramas de TFS para o R total de bandas de RF de acordo com uma programação de TFS. Cada banda de RF pode ser individualmente intercalada no domínio da frequência pelo intercalador em domínio da frequência (**404a, b**) e pode tornar-se robusta contra o desvanecimento selectivo de frequência. Quando é construída a trama de TFS (**405**), podem ser inseridos os Ref (Sinais de Referência), a sinalização de PL (Camada Física) e os pilotos.

Pelo efeito de tornar híbridas duas QAMs de Pares, as quais transmitem número par de bits por símbolo de QAM, pode ser formado, por um mapeador de QAM Híbrido, uma QAM de Ímpares, a qual transmite o número ímpar de bits por símbolo de QAM. Por exemplo, pode ser obtido o híbrido 128-QAM (128 bits em Modulação de Amplitude em Quadratura)

por tornar híbrido os 256-QAM e os 64-QAM, pode ser obtido o híbrido 32-QAM por tornar híbrido os 64-QAM e os 16-QAM, e pode ser obtido o híbrido 8-QAM por tornar híbrido os 16-QAM e os 4-QAM.

A Fig. 5 e a Fig. 6, mostram exemplos de um rácio de híbridos quando é utilizado o código DVB-S2 LDPC (Low Density Parity Check - Verificação de Paridade de Densidade Baixa) como um código interno. A primeira coluna da tabela representa o tipo de constelação. O rácio de HOQ (Higher-Order QAM - QAM de Ordem Mais Elevada) representa um rácio para a QAM de ordem mais elevada de entre dois tipos de QAM. O rácio de LOQ (Lower-Order QAM - QAM de Ordem Mais Baixa) é um rácio de 1 de HOQ (ficou em proporção). Pode ser obtido o Híbrido de QAM por duas QAMs de Pares adjacentes. Por exemplo, o híbrido de 128-QAM (bits/célula = 7) é obtido por efeito de tornar híbridos os 256-QAM e os 64-QAM. Os bits de HOQ e os bits de LOQ representam respectivamente, o número de bits utilizados para o mapeamento para símbolos de HOQ e para símbolos de LOQ, num bloco de LDPC. Os símbolos de HOQ e os símbolos de LOQ representam número de símbolos após o mapeamento de símbolos. O símbolo total é uma soma dos símbolos de HOQ e dos símbolos de LOQ. A última coluna da tabela representa o número efectivo de bits transmitidos por símbolo de QAM. Como pode ser visto na tabela, apenas o híbrido de 128-QAM apresenta uma ligeira diferença a partir de 7 bits/célula.

A Fig. 6, mostra um caso em que o comprimento do

bloco de LDPC é de 16.200 bits. Quando é efectuada uma programação para distribuir uniformemente os símbolos de QAM, os quais são gerados pelo Construtor de Tramas, para bandas de RF do sistema de TFS, o valor do total dos símbolos deve ser divisível por um menor múltiplo comum de cada número de índice de banda de RF. Por exemplo, se são permitidas seis bandas de RF, então o valor do total de símbolos na tabela deverão ser divididos pelo menor múltiplo comum de 1 por 6, ou seja, 60. Para o caso representado na Fig. 5, é divisível. No entanto, para o caso representado na Fig. 6, não é divisível. Se o comprimento de bloco de LDPC é de 16200 bits como é mostrado na Fig. 6, o total dos símbolos na tabela pode ser tornado divisível por 60 através da combinação de quatro dos blocos de LDPC dentro de um único bloco de LDPC que tenha um comprimento de 64800, como na Fig. 5.

A Fig. 7, mostra um exemplo de mapeador de QAM que utiliza modulação híbrida. O analisador de fluxo de bits (**c-401**) pode analisar os fluxos de bits entrados dentro do mapeador de HOQ (**c-402a**) e do mapeador de LOQ (**c-402b**). O misturador de símbolo (**c-403**) pode misturar os dois fluxos de símbolos entrados dentro de um único fluxo de símbolos. O misturador de bloco FEC (Forward Error Correction - Correção de Erros para diante) (**c-404**), por exemplo, pode combinar quatro dos blocos de símbolos de bit que tenham um comprimento de 16.200 dentro de um único bloco que tenha um comprimento de 64.800.

A Fig. 8, mostra um exemplo de mapeador de QAM combinado com intercaladores internos. Os fluxos de bits podem ser divididos pelo analisador de fluxo de bits (**d-402**) em fluxos de bits para mapeadores de HOQ e de LOQ. Cada fluxo de bits passa através dos processos de intercalação de bits (**d-403a, 403b-d**) e de desmultiplexagem (**d-404a, d-406**). Ao longo destes processos, podem ser combinadas as características de palavra de código de LDPC e de confiabilidade de constelação. Cada saída pode ser convertida em fluxos de símbolos pelos mapeadores de HOQ e de LOQ (**d-405a, d-405b**), em seguida, misturados num único fluxo de símbolos pelo misturador de símbolo (**d-406**).

A Fig. 9, mostra um exemplo de intercalação de bits. Os bits podem ser guardados numa memória do tipo matricial apresentando colunas e linhas na direcção da coluna ou na direcção da seta azul. Em seguida, os bits guardados podem ser lidos na direcção da linha ou na direcção da seta vermelha. As Figs. 10 e 11, mostram o número de colunas e de linhas do intercalador de bit de HOQ (**d-403a**) e do intercalador de bit de LOQ (**d-403b**) de acordo com o tipo de modulação QAM. Como pode ser visto nas tabelas, quando for utilizada uma QAM de pares típica mas que não seja utilizada uma modulação híbrida, apenas vai ser utilizada a intercalação de HOQ.

A Fig. 12, mostra um exemplo da desmultiplexagem. É-nos mostrado que as saídas intercaladas de acordo com QPSK, 16-QAM, 64-QAM, e 256-QAM podem ser desmultiplexadas

e mapeadas. É-nos mostrado também que os números dos fluxos de bits a partir dos desmultiplexadores são 2, 4, 6, e 8, respectivamente.

Um detalhe da operação de desmultiplexagem é mostrado na Fig. 13. Como pode ser visto na figura, a ordem de saída do intercalador pode ser alterada pelo desmultiplexador. Por exemplo, para o caso de 16-QAM, os fluxos de bits podem ser feitos sair como j -ésimo (j -th - de ordem j) fluxo de bit de saída de cada desmultiplexador de acordo com um valor resultante a partir da realização de uma operação de módulo-4 no índice de fluxo de bits b de entrada. A Fig. 13, mostra uma relação entre um valor que é resultante de uma operação de módulo e a ramificação de saída de índice j do desmultiplexador.

A Fig. 14, mostra uma relação entre um fluxo de bit de entrada do intercalador de bit e um fluxo de bit de saída do desmultiplexador. Como se pode ver nas equações, o índice da divisão do fluxo de bits de entrada por 2, 4, 6, e 8, é um resultado da intercalação e mapeamento de cada índice com o índice de fluxo de bits de saída que é um resultado do desmultiplexador.

A Fig. 15, mostra um exemplo de mapeamento de símbolo de QAM. O fluxo de bit de saída do desmultiplexador pode ser convertido em fluxo de símbolo utilizando a regra de mapeamento de Gray. Mesmo que não esteja mostrado, isto poderá ser alargado à constelação de 256-QAM ou mais.

A Fig. 16, mostra um exemplo de Codificador MIMO/MISO. O codificador MIMO/MISO (**501**) aplica o método MIMO/MISO para obter um ganho de diversidade adicional ou um ganho de carga. O codificador MIMO/MISO é capaz de fazer sair sinais para um total de A antenas. A codificação MIMO pode ser realizada individualmente num total de A sinais de antena para cada banda de RF de entre um total de R bandas de RF. O A é igual ou maior do que 1.

A Fig. 17, mostra um exemplo de um modulador, especificamente, um exemplo de um modulador de OFDM. A redução 1 (**601**) de PAPR (Peak-to-Average Power Ratio) (Relação da Potência de Pico para a da Média) pode ser realizada nos (m) sinais de Antena de (n) bandas de RF. A IFFT (**602**) pode ser realizada por desmodulação de OFDM. A redução 2 de PAPR (**603**) pode ser realizada após a IFFT. A ACE (Extensão Constelação Activa) e uma reserva de tonalidade podem ser utilizadas para a redução 2 de PAPR (**603**). Por último, pode ser inserido o intervalo de guarda (**604**).

A Fig. 18, mostra um exemplo do processador analógico. A saída de cada modulador pode ser convertida num sinal em domínio analógico por um DAC (Conversor Digital para Analógico) (**701**), em seguida após a conversão (para cima) (**702**) pode ser transmitida à antena. A filtragem analógica (**703**) pode ser realizada.

A Fig. 19, mostra um exemplo de um receptor de

OFDM-TFS. Quando for utilizado para o sistema de TFS o total R de bandas de RF, os sinais recebidos pelo AFE (Front-End Analógico) (**801a, b**), podem ser desmodulados pelos desmoduladores (**802a, b**), em seguida, podem ser decodificados pelo decodificador de MIMO/MISO (**803**) para que se obtenha ganho de diversidade. O analisador de tramas (**804**) pode restaurar múltiplos sinais de PLP a partir da trama de TFS recebida. O decodificador de BICM (**805**) pode corrigir erros num canal de transmissão. Finalmente, o processador de saída (**806**) pode, de acordo com o formato necessário, restaurar os sinais.

A Fig. 20, mostra um exemplo de um AFE (Analog Front-End - Front-End Analógico). O sintonizador de FH (Frequency Hopping - Saltos de Frequência) (**901**) pode realizar um salto de frequência e sintonizar os sinais de acordo com a frequência central de RF de entrada. Depois de estabelecida (para baixo) a conversão (**902**), os sinais podem ser convertidos em sinais digitais pelo ADC (Conversão de Analógico para Digital) (**903**).

A Fig. 21, mostra um exemplo de um desmodulador, especificamente um desmodulador de OFDM. O detector de TFS (**1001**) pode detectar sinais de TFS num sinal digital recebido. O sincronizador de TFS (**1002**) pode fazer o sincronismo nos domínios de tempo e de frequência. Após ser removido o GI (Intervalo de Guarda) (**1003**), podem ser obtidos os símbolos em domínio de frequência através da realização de FFT (**1004**) para a desmodulação de OFDM. A

Estimação de Canal (**1005**) pode estimar a distorção num canal de transmissão com base em sinais piloto. Com base na distorção estimada, a Equalização de Canal (**1006**) pode compensar a distorção no canal de transmissão. Por fim, pode ser extraída a informação de sinalização de PL (Physical Layer - Camada Física) a partir dos dados equalizados e pode ser transmitida para um controlador de sistema.

A Fig. 22, mostra um exemplo de descodificador de MIMO/MISO. Os ganhos de diversidade e de multiplexagem podem ser obtidos a partir de dados recebidos a partir do total B de antenas. O B é maior do que 1 para MIMO. O B para MISO, é igual a 1.

A Fig. 23, mostra um exemplo de analisador de tramas. O total R dos dados de bandas de RF entradas podem sofrer desintercalação em frequência (**1201a, b**), em seguida podem ser reconstruídos em fluxo de dados pelo analisador de trama de TFS para cada PLP (Caminho de Camada Física - "Physical Layer Path") de acordo com a programação de TFS. Para cada PLP, os dados de entrada para o descodificador de BICM podem ser obtidos através da utilização do desintercalador no domínio do tempo (**1203a, b**) e desmapeador de QAM (**1204a, b**). Neste ponto, o desmapeador de QAM híbrida pode ser utilizado como desmapeador de QAM.

A Fig. 24, mostra um exemplo para a realização de um desmapeador de QAM, o qual constitui a contrapartida da

Fig. 7, do transmissor. O divisor de blocos FEC pode dividir unidades de bloco de símbolos de entrada que tenham 64.800 bits em quatro blocos de símbolos de 16.200 bits quando for utilizado o modo curto de DVB-S2 de LDPC. O divisor de símbolo (**a-1202**) pode dividir os fluxos de símbolos entrados em dois fluxos de símbolo para o desmapeador de HOQ e de LOQ. O desmapeador de HOQ (**a-1203a**) e o desmapeador de LOQ (**a-1203b**) podem realizar o desmapeamento de HOQ e de LOQ respectivamente. O misturador de fluxo de bits (**a-1204**) pode misturar dois fluxos de bits entrados, para dentro de um único fluxo de bits de saída.

A Fig. 25, mostra um exemplo de um desmapeador de QAM combinado com deintercaladores internos, que constituem contrapartidas da Fig. 8, do transmissor. Para cada PLP, o divisor de símbolos (**b-1201**) pode dividir a saída do desintercalador em domínio do tempo em dois fluxos de símbolos para os desmapeadores de HOQ e de LOQ. Os desmapeadores de HOQ e de LOQ (**b- 1202a, b- 1202b**) podem converter fluxos de símbolos em fluxos de bits. Cada fluxo de bits pode ser reconfigurado pelo multiplexador (**b-1203a, b-1203b**), o qual constitui contrapartida do desmultiplexador da Fig. 8, do transmissor. Os dois desintercaladores de bits (**b-1204a, b-1206**) podem desintercaladar fluxos de bits de acordo com o tipo de constelação. Por fim, o misturador de fluxo de bits (**b-1205**) pode misturar fluxos de bits para dentro de um único fluxo de bits, em seguida o decodificador de LDPC (**b-1206**) pode corrigir erros num canal de transmissão.

A Fig. 26, mostra um exemplo de um descodificador de BICM. O desintercalador interno (**1301**) e o desintercalador externo (**1303**) podem converter erros em rajada num canal de transmissão em erros aleatórios. O descodificador interno (**1302**) e o descodificador externo (**1304**) podem corrigir erros no canal de transmissão.

A Fig. 27, mostra um exemplo de um processador de saída. O analizador de trama de BB (Banda de base) (**1401a~d**) pode reconstruir os dados de entrada dentro do total P dos dados de PLP. Os misturadores de serviço (**1402a, b**) podem misturar dados dentro e um único TS (Fluxo de Transporte) e de um único fluxo de GSE. Para TS, o desmultiplexador de TS (**1403a**) pode reconstruir o TS original. Para o fluxo GSE, o desencapsulamento de GSE (**1403b**) pode reconstruir o fluxo genérico.

Torna-se evidente para os especialistas com competência na tecnologia, que podem ser efectuadas várias modificações e variações na presente invenção. Assim, é pretendido que a presente invenção cubra as modificações e variações proporcionadas desta invenção desde que estejam dentro do âmbito das reivindicações anexas.

Lisboa, 15 de Setembro de 2014

REIVINDICAÇÕES

1. Um método de transmissão de sinais de radiodifusão, o método que compreende:

o processamento de entrada de fluxos de entrada para tramas de Baseband, BB, de saída para múltiplos Caminhos de Camada Física, PLPs;

a codificação externa de dados, em cada uma das tramas de BB por cada um dos múltiplos PLPs;

a codificação interna dos dados externos codificados por um esquema de Verificação de Paridade de Densidade Baixa (Low Density Parity Check), LDPC;

a divisão dos dados internos codificados para um primeiro fluxo de bits por um método de mapeamento de Modulação de Amplitude em Quadratura de Ordem Elevada, HOQ, e para um segundo fluxo de bits por um método de mapeamento de Modulação de Amplitude em Quadratura de Ordem Baixa, LOQ;

a Modulação de Amplitude em Quadratura, QAM, mapeando os dados divididos utilizando o método de mapeamento de HOQ e o método de mapeamento de LOQ;

a codificação dos dados mapeados utilizando um esquema de Múltiplas-Entradas Múltiplas-Saídas (Multi-Input Multi-Output), MIMO; e

a Multiplexagem por Divisão de Frequências Ortogonais (Orthogonal Frequency Division Multiplex), OFDM, modulando os dados codificados de MIMO.

2. O método de acordo com a reivindicação 1, em que o método inclui ainda;

a desmultiplexagem do primeiro e do segundo fluxos de bits em fluxos de bits para o método de mapeamento de HOQ e para o método de mapeamento de LOQ.

3. O método da reivindicação 2, em que a desmultiplexagem compreende ainda;

a alteração de uma ordem de arranjo dos bits de dados no primeiro fluxo de bits dos dois fluxos de bits, divididos de acordo com o método de mapeamento de HOQ; e

a alteração de uma ordem de arranjo dos bits de dados no segundo fluxo de bits dos dois fluxos de bits, divididos de acordo com o método de mapeamento LOQ.

4. O método da reivindicação 3, em que o mapeamento de QAM, compreende ainda:

os dados de mapeamento no primeiro fluxo de bits para os respectivos símbolos, utilizando o método de mapeamento de HOQ; e

os dados de mapeamento no segundo fluxo de bits para os respectivos símbolos utilizando, o método de mapeamento de LOQ.

5. Um aparelho de transmissão de sinais de radiodifusão, compreendendo o aparelho:

um processador de entrada (101) configurado para o processo de entrada da entrada de fluxos de entrada para tramas de Baseband, BB, de saída para múltiplos Caminhos de

Camada Física, PLPs;

um codificador externo (301) configurado para os dados de código externos em cada uma das tramas de BB por cada um dos múltiplos PLPs;

um codificador interno (401) configurado para codificar internamente os dados externos codificados por um esquema de Verificação de Paridade de Densidade Baixa (Low Density Parity Check), LDPC;

um analisador de fluxo de bits (d402) configurado para dividir os dados internos codificados para um primeiro fluxo de bits por um método de mapeamento de Modulação de Amplitude em Quadratura de Ordem Elevada, HOQ, e para um segundo fluxo de bits por um método de mapeamento de Modulação de Amplitude em Quadratura de Ordem Baixa, LOQ;

um mapeador de Modulação de Amplitude em Quadratura (d-405a, d-405b) configurado para mapear os dados divididos utilizando o método de mapeamento de HOQ e o método de mapeamento de LOQ;

um codificador (104) configurado para codificar os dados mapeados utilizando um esquema de Múltiplas-Entradas Múltiplas-Saídas, MIMO; e

um modulador de Multiplexagem por Divisão de Frequências Ortogonais (Orthogonal Frequency Division Multiplex), OFDM, (105a, 105b) configurado para modular os dados codificados de MIMO.

6. O aparelho da reivindicação 5, em que o método inclui ainda;

um desmultiplexador (d-404a, d-404b) configurado

para desmultiplexar o primeiro e o segundo fluxos de bits em fluxos de bits para o método de mapeamento de HOQ e para o método de mapeamento de LOQ.

7. O aparelho da reivindicação 6, em que o desmultiplexador (d-404a, d-404b) está ainda adaptado para alterar uma ordem de arranjo dos bits de dados no primeiro fluxo de bits dos dois fluxos de bits, divididos de acordo com o método de mapeamento de HOQ e para alterar uma ordem de arranjo dos bits de dados no segundo fluxo de bits dos dois fluxos de bits, divididos de acordo com o método de mapeamento de LOQ.

8. O aparelho da reivindicação 7, em que o mapeador de QAM (d-405a, d-405b) está ainda adaptado para mapear os dados no primeiro fluxo de bits para os respectivos símbolos utilizando o método de mapeamento de HOQ e para mapear os dados do segundo fluxo de bits para os respectivos símbolos utilizando o método de mapeamento de LOQ.

9. Um método de recepção de sinais de radiodifusão, compreendendo o método:

a recepção dos sinais de radiodifusão e dados de desmodulação de Multiplexagem por Divisão de Frequências Ortogonais (Orthogonal Frequency Division Multiplex), OFDM, nos sinais de radiodifusão recebidos;

a descodificação dos dados desmodulados utilizando um esquema de Múltiplas-Entradas Múltiplas-

Saídas, MIMO;

o desmapeamento de Modulação de Amplitude em Quadratura, QAM, dos dados descodificados utilizando um método de mapeamento de Modulação de Amplitude em Quadratura de Ordem Elevada, HOQ, e um método de mapeamento de Modulação de Amplitude em Quadratura de Ordem Baixa, LOQ;

a descodificação interna dos dados desmapeados de QAM por cada único Caminho de Camada Física, PLP, por um esquema de Verificação de Paridade de Densidade Baixa (Low Density Parity Check), LDPC;

a descodificação externa de dados descodificados internos; e

o processamento de saída de dados descodificados externos.

10. O método da reivindicação 9, em que o método inclui ainda;

a divisão dos dados descodificados por dois fluxos de símbolos.

11. O método da reivindicação 10, em que o desmapeamento de QAM compreende ainda;

o desmapeamento do primeiro fluxo de símbolos dos dois fluxos de símbolos, para um primeiro fluxo de bits utilizando o método de desmapeamento de HOQ; e

o desmapeamento do segundo fluxo de símbolos dos dois fluxos de símbolos, para um segundo fluxo de bits utilizando o método de desmapeamento de LOQ.

12. O método da reivindicação 11, em que o método compreende ainda:

a alteração de uma ordem de arranjo dos bits no primeiro fluxo de bits de acordo com o método de desmapeamento de HOQ;

a alteração de uma ordem de arranjo dos bits no segundo fluxo de bits de acordo com o método de desmapeamento de LOQ; e

a mistura dos primeiro e segundo fluxos de bits multiplexados para um conjunto de dados por cada único PLP.

13. Um aparelho de recepção de sinais de radiodifusão, compreendendo o aparelho:

um desmodulador de Multiplexagem por Divisão de Frequências Ortogonais (Orthogonal Frequency Division Multiplex), OFDM, (802a, 802b) configurado para receber os sinais de radiodifusão e dados desmodulados de OFDM nos sinais de radiodifusão recebidos;

um decodificador (803) configurado para decodificar os dados desmodulados utilizando um esquema de Múltiplas-Entradas Múltiplas-Saídas, MIMO;

um desmapeador de Modulação de Amplitude em Quadratura, QAM, (1202a, 1202b), configurado para desmapear os dados decodificados utilizando um método de desmapeamento de uma Modulação de Amplitude em Quadratura de Ordem Elevada, HOQ, e um método de desmapeamento de uma Modulação de Amplitude em Quadratura de Ordem Baixa, LOQ,;

um decodificador interno (b-1206), configurado para a decodificação interna dos dados desmapeados de QAM

por cada único Caminho de Camada Física, PLP, por um esquema de Verificação de Paridade de Densidade Baixa (Low Density Parity Check), LDPC;

um decodificador externo (1304) configurado para a decodificação externa dos dados decodificados internos;
e

um processador de saída (806) configurado para o processamento de saída dos dados decodificados externos.

14. O aparelho da reivindicação 13, em que o aparelho inclui ainda;

um divisor de símbolo (b-1201) configurado para dividir os dados decodificados em dois fluxos de símbolos.

15. O aparelho da reivindicação 14, em que o desmapeador de QAM (1202a, 1202b) é configurado ainda para desmapear o primeiro fluxo de símbolos dos dois fluxos de símbolos para um primeiro fluxo de bits utilizando o método de desmapeamento de HOQ e para o desmapeamento de um segundo fluxo de símbolos dos dois fluxos de símbolos para um segundo fluxo de bits utilizando o método de desmapeamento de LOQ.


16. O aparelho da reivindicação 15, em que o aparelho compreende ainda:

um primeiro multiplexador (b-1203a) configurado para alterar uma ordem de arranjo dos bits no primeiro fluxo de bits de acordo com o método de desmapeamento de HOQ;

um segundo multiplexador (b-1203b) configurado para alterar uma ordem de arranjo dos bits no segundo fluxo de bits de acordo com o método de desmapeamento de LOQ; e

um misturador (b-1205) configurado para misturar o primeiro e segundo fluxos de bits multiplexados para um único PLP.

Lisboa, 15 de Setembro de 2014




[Fig. 1]

Legenda da Figura 1:

	Input	Entrada
101	Input Processor	Processador de Entrada
102	BICM	Modulação com Bit de Codificação Intercalado
103	Frame Builder	Construtor de Tramas
104	MIMO/MISO	Múltiplas-Entradas Múltiplas-Saídas / Múltiplas-Entradas Única-Saída
105a; 105b	Modulator	Modulador
106a; 106b	Analog Processor	Processador Analógico
	RF Aerial (1)	Radiofrequência aérea (1) destinada à antena(1)
	RF Aerial (R)	Radiofrequência aérea (R) destinada à antena(R)

[Fig. 2]



Legenda da Figura 2:

201a	TS-MUX	Multiplexador de TS
202a; 201b	Service Splitter	Divisor de Serviço
203a; 203b 203c; 203d	BB-Frame	Trama de BB
	PLP(1) BICM	Caminho de Camada Física (1) em Modulação com Bit de Codificação Intercalado
	PLP(n) BICM	Caminho de Camada Física (n) em Modulação com Bit de Codificação Intercalado
	GSE (Generic Stream Encapsulation)	Encapsulamento de Fluxo Genérico





Fig. 31

Legenda da Figura 3:

	Input Processor PLP(n) Output	A Saída de PLP(n) para o Processador de Entrada
301	Outer encoder	Codificador externo
302	Outer Interleaver	Intercalador externo
303	Inner encoder	Codificador interno
304	Inner Interleaver	Intercalador interno
	Frame Builder PLP(n) Input	Entrada de PLP(n) no Construtor de Tramas



[Fig. 4]

Legenda da Figura 4:

	PLP(1) BICM	Caminho de Camada Física (1) em Modulação com Bit de Codificação Intercalado
401a; 401b;	QAM Mapper	Mapeador de QAM
402a; 402b;	Time domain Interleaver	Intercalador no domínio do tempo
403	TFS Frame Builder	Construtor de trama de TFS ("Time-Frequency Slicing" - Fatiamento por Tempo e Frequência)
404a; 404b	Freq. domain Interleaver	Intercalador no domínio da frequência
	Frame Builder RF(1) Output	Saída de RF(1) para Construtor de Tramas
405	Ref/PL Signal	Sinalização de Referência e de PL (Camada Física)

[Fig. 5]

Constellation Type	HOQ ratio	HOQ bits	LOQ bits	HOQ symbols	LOQ symbols	Total symbols	bit/cell
256-QAM	1	64800	0	8100	0	8100	8
Hybrid 128-QAM	3/5	38880	25920	4860	4320	9180	7.0588
64-QAM	1	64800	0	10800	0	10800	6
Hybrid 32-QAM	3/5	38880	25920	6480	6480	12960	5
16-QAM	1	64800	0	16200	0	16200	4
Hybrid 8-QAM	2/3	43200	21600	10800	10800	21600	3
QPSK	1	64800	0	32400	0	32400	2

Legenda da Figura 5:

Constellation Type	Tipo de Constelação
HOQ ratio	Rácio de HOQ
HOQ bits	Bits de HOQ
LOQ bits	Bits de LOQ
HOQ symbols	Símbolos de HOQ
LOQ symbols	Símbolos de LOQ
Total symbols	Símbolos totais
Bit/cell	Bit por célula


[Fig. 6]

Constellation Type	HOQ ratio	HOQ bits	LOQ bits	HOQ symbols	LOQ symbols	Total symbols	bit/cell
256-QAM	1	16200	0	2025	0	2025	8
Hybrid 128-QAM	3/5	9720	6480	1215	1080	2295	7.0588
64-QAM	1	16200	0	2700	0	2700	6
Hybrid 32-QAM	3/5	9720	6480	1620	1620	3240	5
16-QAM	1	16200	0	4050	0	4050	4
Hybrid 8-QAM	2/3	10800	5400	2700	2700	5400	3
QPSK	1	16200	0	8100	0	8100	2

Legenda da Figura 6:

Constellation Type	Tipo de Constelação
HOQ ratio	Rácio de HOQ
HOQ bits	Bits de HOQ
LOQ bits	Bits de LOQ
HOQ symbols	Símbolos de HOQ
LOQ symbols	Símbolos de LOQ
Total symbols	Símbolos totais
Bit/cell	Bit por célula

[Fig. 7]



Legenda da Figura 7:

	PLP(n) BICM	Caminho de Camada Física (n) em Modulação com Bit de Codificação Intercalado
C-401	Bitstream parser	Analizador de fluxo de bits
C-402a	HOQ Mapper	Mapeador de HOQ
C-402b	LOQ Mapper	Mapeador de LOQ
C-403	Symbol Merger	Misturador de símbolos
C-404a	FEC Block Merger	Misturador de bloco de FEC (Forward Error Correction - Correção de Erros para diante)
	PLP(n) Time domain Interleaver	Intercalador no domínio do tempo de PLP(n)





Fig. 8j

Legenda da Figura 8:

	PLP(n) Outer Interleaver	PLP(n) do Intercalador externo
d-401	LDPC Encoder	Codificador de (Low Density Parity Check - Verificação de Paridade de Densidade Baixa)
d-402	Bitstream parser	Analizador de fluxo de bits
d-403a	HQQ Bit Inner Interleaver	Intercalador interno de bit de HQQ
d-403b	LOQ Bit Inner Interleaver	Intercalador interno de bit de LOQ
d-404a	HQQ demux	Desmultiplexador de HQQ
d-404b	LOQ demux	Desmultiplexador de LOQ
d-405a	HQQ Mapper	Mapeador de HQQ
d-405b	LOQ Mapper	Mapeador de LOQ
d-406	Symbol Merger	Misturador de símbolo
	PLP(n) Time domain Interleaver	Intercalador no domínio do tempo para PLP(n)

[Fig. 9]



Legenda da Figura 9:

Columns	Colunas
Rows	Linhas
WRITE	Escrita
READ	Leitura

[Fig. 10]

QAM type	HOQ Rows	HOQ Columns	LOQ Rows	LOQ Columns
256-QAM	8100	8		
Hybrid 128-QAM	4860	8	4320	6
64-QAM	10800	6		
Hybrid 32-QAM	6480	6	6480	4
16-QAM	16200	4		
Hybrid 8-QAM	10800	4	10800	2
4-QAM	32400	2		

Legenda da Figura 10:

QAM type	Tipo de QAM
HOQ Rows	Linhas de HOQ
HOQ Columns	Colunas de HOQ
LOQ Rows	Linhas de LOQ
LOQ Columns	Colunas de LOQ
Hybrid	Hibrido


[Fig. 11]

QAM type	HOQ Rows	HOQ Columns	LOQ Rows	LOQ Columns
256-QAM	2025	8		
Hybrid 128-QAM	1215	8	1080	6
64-QAM	2700	6		
Hybrid 32-QAM	1620	6	1620	4
16-QAM	4050	4		
Hybrid 8-QAM	2700	4	2700	2
4-QAM	8100	2		

Legenda da Figura 11:

QAM type	Tipo de QAM
HOQ Rows	Linhas de HOQ
HOQ Columns	Colunas de HOQ
LOQ Rows	Linhas de LOQ
LOQ Columns	Colunas de LOQ
Hybrid	Híbrido

[Fig. 12]



Legenda da Figura 12:

Bit Interleaver	Intercalador de bit
Bit Mapping Into Constellation	Constelação dentro do mapeamento de bit
DEMUX	Desmultiplexador
Mapping	Mapeamento
Re{z} convey	Re{z} a transportar
Im{z} convey	Im{z} a transportar

[Fig. 13]

QPSK
b 0 maps to y0.0 b 1 maps to y1.0
16-QAM
b 0 maps to y2.0 b 1 maps to y3.0 b 2 maps to y0.0 b 3 maps to y1.0
64-QAM
b 0 maps to y4.0 b 1 maps to y5.0 b 2 maps to y2.0 b 3 maps to y3.0 b 4 maps to y0.0 b 5 maps to y1.0
256-QAM
b 0 maps to y6.0 b 1 maps to y7.0 b 2 maps to y4.0 b 3 maps to y5.0 b 4 maps to y2.0 b 5 maps to y3.0 b 6 maps to y0.0 b 7 maps to y1.0

Legenda da Figura 13:

QPSK	Quadrature Phase Shift Keying - Manipulação por Desvio de fase em Quadratura
maps	mapeia

[Fig. 14]

$$\text{QPSK: } i = 0, 1, 2, \dots, \frac{N}{2} - 1,$$

$$(y_{0i}, y_{1i}) = (x_i, x_{N/2+i}),$$

$$\text{16-QAM: } i = 0, 1, 2, \dots, \frac{N}{4} - 1,$$

$$(y_{0i}, y_{1i}, y_{2i}, y_{3i}) = \left(x_{\frac{2N}{4}+i}, x_{\frac{3N}{4}+i}, x_i, x_{\frac{N}{4}+i} \right)$$

$$\text{64-QAM: } i = 0, 1, 2, \dots, \frac{N}{6} - 1,$$

$$(y_{0i}, y_{1i}, y_{2i}, y_{3i}, y_{4i}, y_{5i}) = \left(x_{\frac{6N}{6}+i}, x_{\frac{5N}{6}+i}, x_{\frac{2N}{6}+i}, x_{\frac{4N}{6}+i}, x_i, x_{\frac{N}{6}+i} \right)$$

$$\text{256-QAM: } i = 0, 1, 2, \dots, \frac{N}{8} - 1,$$


$$(y_{0i}, y_{1i}, y_{2i}, y_{3i}, y_{4i}, y_{5i}, y_{6i}, y_{7i}) = \left(x_{\frac{8N}{8}+i}, x_{\frac{7N}{8}+i}, x_{\frac{6N}{8}+i}, x_{\frac{5N}{8}+i}, x_{\frac{4N}{8}+i}, x_{\frac{3N}{8}+i}, x_i, x_{\frac{N}{8}+i} \right)$$

N = number of HQQ/LOQ bits for bit interleaver input
 x_i = i -th bit of HQQ/LOQ bits block for bit interleaver input
 y_{ij} = i -th bit of j -th demultiplexed bitstream output

Legenda da Figura 14:

N=number of HQQ/LOQ bits for bit interleaver input	N=número de bits de HQQ / LOQ para entrada do intercalador de bit
X_i = i -th bit of HQQ/LOQ bits block for bit interleaver input	X_i = i -ésimo bit do bloco de bits de HQQ/LOQ para entrada do intercalador de bit
Y_{ij} = i .th bit of j -th demultiplexed bitstream output	Y_{ij} = i -ésimo bit da j -ésima saída de fluxo de bits desmultiplexados


[Fig. 15]



Legenda da Figura 15:

Convey	Transporta para
Bit ordering	A ordenação de bits

[Fig. 16]



Legenda da Figura 16:

	Frame Builder RF(n) Output	Saída RF(n) do Construtor de Trama
501	MIMO/MISO Encoder	Codificador MIMO/MISO
	MISO/MIMO RF(n) Antenna(1) Output	Saida para a antena(1) de RF(n) em MIMO/MISO
	MISO/MIMO RF(n) Antenna(A) Output	Saida para a antena(A) de RF(n) em MIMO/MISO





Fig. 17

Legenda da Figura 17:


	RF(n) MIMO/MISO Antenna(m) Output	RF(n) em MIMO/MISO para saída de antena(m)
601; 603;	PAPR Reduction1	Relação de Potência de Pico para a da Média
602	IFFT	Transformada de Fourier rápida inversa
604	GI Insert	Inserção de intervalo de guarda
	RF(n) MIMO/MISO Antenna(m) AFE	AFE (Front-End Analógico) de antena(m) de RF(n) em MIMO/MISO

[Fig. 18]



Legenda da Figura 18:

	RF (n) Antenna(m) Modulator	RF (n) para o Modulador de antena(m)
701	DAC	Conversor Digital para Analógico
702	UP-Conversion	Conversão para cima
703	Analog Filtering	Filtragem Analógica
	RF (n) Antenna(m) Aerial	RF (n) para Antena(m) aérea




[Fig. 19]

Legenda da Figura 19:


	RF (1) Aerial	RF (1) para Antena(m) aérea
801a; 801b;	AFE	AFE (Front-End Analógico)
802a; 802b;	Demodulator	Desmodulador
803	MIMO/MISO decoder	Descodificador de MIMO/MISO
804	Frame Parser	Analizador de trama
805	BICM Decoder	Descodificador de BICM
806	Output Processor	Processador de saída
	Output	Saída

[Fig. 20]



Legenda da Figura 20:

	RF(n) Antenna(m) Aerial	RF(n) de Antena(m) aérea
901	FH-Tuner	Sintonizador de FH
	RF Center Frequency	Frequência central de RF
902	Down-Conversion	Conversão para baixo
903	ADC	Conversor Analógico-Digital
	RF(n) Antenna(m) Modulator	RF(n) para Modulador de Antena(m)




[Fig. 21]

Legenda da Figura 21:


	RF(n) Antenna(m) AFE Output	RF(n) da saída de AFE de antena(m)
1001	TFS Detector	Detector de TFS
1002	TFS Sync	Sincronizador de TFS
1003	GI Removal	Remoção do Intervalo de guarda
1004	FFT	Transformada de Fourier rápida
1005	Ch. Estimation	Estimação de canal
1006	Ch. Equalization	Equalização de canal
1007	PL Signal Extraction	Extracção de sinal de PL
	PL Signal	Sinal de PL
	RF(n) MIMO/MISO Antenna(m) Input	RF(n) em MIMO/MISO para entrada de Antena(m)

[Fig. 22]



Legenda da Figura 22:

	MIMO/MISO RF(n) Antenna(1) Demodulator	MIMO/MISO de RF(n) do desmodulador de Antena(1)
1101	MIMO/MISO Decoder	Descodificador de MIMO/MISO
	Frame Parser RF(n) Input	Entrada de RF(n) no Analizador de trama




[Fig. 23]

Legenda da Figura 23:


	RF(1) MIMO/MISO Decoder	Descodificador de RF(1) em MIMO/MISO
1201a; 1201b	Freq Deinterleaver	Desintercalador em domínio de frequência
1202	TFS Frame Parser	Analizador de trama de TFS
1203a; 1203b	Time domain Deinterleaver	Desintercalador em domínio de tempo
1204a; 1204b	QAM Demapper	Desmapeador de QAM
	PLP(1) BICM Decoder	Descodificador de BICM de PLP(1)

[Fig. 24]



Legenda da Figura 24:


	PLP(n) Time Deinterleaver	Desintercalador em domínio de tempo PLP(n)
a-1201	FEC Block Splitter	Divisor de Bloco FEC
a-1202	Symbol Splitter	Divisor de Símbolo
a-1203a	HOQ Demapper	Desmapeador de HOQ
a-1203b	LOQ Demapper	Desmapeador de LOQ
a-1204	Bitstream Merger	Misturador de fluxo de bits
	PLP(n) BICM Decoder	Descodificador de BICM de PLP(n)



[Fig. 25]

Legenda da Figura 25:

	PLP(n) Time Deinterleaver	Desintercalador em domínio de tempo PLP(n)
b-1201	Symbol Splitter	Divisor de Símbolo
b-1202a	HOQ Demapper	Desmapeador de HOQ
b-1202b	LOQ Demapper	Desmapeador de LOQ
b-1203a	HOQ Mux	Multiplexador de HOQ
b-1203b	LOQ Mux	Multiplexador de LOQ
b-1204a	HOQ Bit Deinterleaver	Desintercalador de bit de HOQ
b-1204b	LOQ Bit Deinterleaver	Desintercalador de bit de LOQ
b-1205	Bitstream Merger	Misturador de fluxo de bits
b-1206	LDPC Decoder	Descodificador de LDPC
	PLP(n) Outer Deinterleaver	Desintercalador externo de PLP(n)




[Fig. 26]

Legenda da Figura 26:

	Frame Parser PLP(n) Output	Saída de PLP(n) do Analizador de trama
1301	Inner Deinterleaver	Desintercalador interno
1302	Inner Decoder	Descodificador interno
1303	Outer Deinterleaver	Desintercalador externo
1304	Outer Decoder	Descodificador externo
	Output Processor PLP(n) Input	PLP(n) de entrada para o processador de saída

[Fig. 27]



Legenda da Figura 27:

1401a; 1401b; 1401c; 1401d	BB Frame Parser	Analizador de trama de BB
1402a; 1402b	Service Merger	Misturador de Serviço
1403a	TS-demux	Desmultiplexador de TS
1403b	GS Decapsulation	Descapsulação de fluxo genérico
	Generic Stream(IP)	(IP) de fluxo genérico

REFERÊNCIAS CITADAS NA DESCRIÇÃO

Esta lista de referências citadas pelo requerente é apenas para conveniência do leitor. A mesma não faz parte do documento da patente europeia. Ainda que tenha sido tomado o devido cuidado ao compilar as referências, podem não estar excluídos erros ou omissões e o IEP declina quaisquer responsabilidades a esse respeito.

Literatura que não é de patentes citada na Descrição

- **LÓPEZ ARRANZ C.A. et al.** Design of a simulation platform to test next generation of terrestrial DVB.
Upcommons - Universitat Politècnica de Catalunya,
19 July 2007