

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4222509号
(P4222509)

(45) 発行日 平成21年2月12日(2009.2.12)

(24) 登録日 平成20年11月28日(2008.11.28)

(51) Int.Cl.

G06K 19/073 (2006.01)
G06K 19/10 (2006.01)

F 1

G06K 19/00
G06K 19/00P
R

請求項の数 16 (全 32 頁)

(21) 出願番号 特願2003-502779 (P2003-502779)
 (86) (22) 出願日 平成14年5月29日 (2002.5.29)
 (86) 国際出願番号 PCT/JP2002/005236
 (87) 国際公開番号 WO2002/099742
 (87) 国際公開日 平成14年12月12日 (2002.12.12)
 審査請求日 平成17年5月12日 (2005.5.12)
 (31) 優先権主張番号 特願2001-167617 (P2001-167617)
 (32) 優先日 平成13年6月4日 (2001.6.4)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 503121103
 株式会社ルネサステクノロジ
 東京都千代田区大手町二丁目6番2号
 (74) 代理人 100080001
 弁理士 筒井 大和
 (72) 発明者 水島 永雅
 日本国神奈川県川崎市麻生区王禅寺109
 9番地 株式会社日立製作所システム開発
 研究所内
 (72) 発明者 常広 隆司
 日本国神奈川県川崎市麻生区王禅寺109
 9番地 株式会社日立製作所システム開発
 研究所内

最終頁に続く

(54) 【発明の名称】 記憶装置

(57) 【特許請求の範囲】

【請求項 1】

データを記憶可能なメモリと、前記データを記憶可能かつ前記データのセキュリティ処理を実行可能な処理装置と、外部のホスト機器からのコマンドに基づいて、前記メモリと前記処理装置とを制御するコントローラとを備えた記憶装置であって、

前記コントローラは、前記ホスト機器からの前記コマンドに前記データのセキュリティ処理に関する情報が含まれていた場合に、前記処理装置を選択し、前記コントローラが生成した前記処理装置を駆動するための駆動クロックを供給して制御し、

前記コントローラは、生成する前記駆動クロックの周波数および前記処理装置への供給タイミングを動的に変更することができる記憶装置。

【請求項 2】

請求の範囲第1項に記載の記憶装置において、

前記メモリは、

前記ホスト機器からアクセス可能な第1の記憶領域と、

前記ホスト機器からのアクセスが制限され、かつ、前記コントローラと前記処理装置の少なくとも1つからの要求に応じて、前記処理装置によって利用されるデータを記憶するための第2の領域とを備え、

前記第2の領域に記憶される、前記処理装置によって利用されるデータは、前記処理装置を制御するためのパラメータと、前記処理装置の環境設定のための情報と、前記処理装置を駆動するための前記駆動クロックを設定するための情報と、前記処理装置がセキュリ

ティ処理を実行するためのステータスとの、少なくとも1つを含む記憶装置。

【請求項3】

請求の範囲第1項に記載の記憶装置において、

前記コントローラは、前記ホスト機器からの処理要求が低速である場合の前記駆動クロックの周波数よりも、前記ホスト機器からの処理要求が高速である場合の前記駆動クロックの周波数を大きくする記憶装置。

【請求項4】

請求の範囲第1項に記載の記憶装置において、

前記データのセキュリティ処理は、前記データの暗号化又は復号化のための処理を含む記憶装置。

10

【請求項5】

請求の範囲第1項に記載の記憶装置において、

前記コントローラは、前記メモリが解釈可能な第1のコマンドを前記ホスト機器から受信し、予め定められたルールに従って、前記第1のコマンドを、前記処理装置が解釈可能な第2のコマンドへ変換し、前記第2のコマンドを前記処理装置へ送信する記憶装置。

【請求項6】

請求の範囲第1項に記載の記憶装置において、

前記メモリは、前記コントローラが前記処理装置への前記データの書き込み要求を前記ホスト機器から受信した場合に、前記データが前記処理装置へ書き込まれるためのバッファとして利用される記憶装置。

20

【請求項7】

請求の範囲第6項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求された前記データのサイズに応じて、前記メモリをバイパスして前記処理装置に前記データを送信するか又は前記メモリに一旦記憶させた後に前記処理装置へ前記データを送信するかを決定する記憶装置。

【請求項8】

請求の範囲第7項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求された前記データのサイズが、前記処理装置が受信可能な許容データサイズ以上の場合に、前記メモリに一旦記憶させた後に前記処理装置へ前記データを送信する記憶装置。

30

【請求項9】

請求の範囲第7項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求された前記データのサイズが、前記処理装置が受信可能な許容データサイズ以下の場合に、前記メモリをバイパスして前記処理装置に前記データを送信する記憶装置。

【請求項10】

請求の範囲第1項に記載の記憶装置において、

前記コントローラは、前記処理装置を駆動するための電力を生成して前記処理装置へ供給する記憶装置。

【請求項11】

請求の範囲第10項に記載の記憶装置において、

前記コントローラは、前記処理装置を停止する場合に、前記処理装置への前記電力の供給を維持したまま、前記処理装置への前記駆動クロックの供給を停止する記憶装置。

40

【請求項12】

請求の範囲第10項に記載の記憶装置において、

前記コントローラは、

前記処理装置への前記電力の供給が停止している場合に、前記処理装置への前記電力の供給を開始し、その後、前記処理装置への前記駆動クロックの供給を開始し、その後、前記処理装置のデータ入出力端子をプルアップ状態とし、その後、前記処理装置へ供給するリセット信号をハイレベル状態とすることで、前記処理装置のコールドリセットを行い、

50

前記処理装置へ前記電力が供給されている場合に、前記処理装置への前記駆動クロックの供給を開始し、前記リセット信号をローレベル状態とし、前記データ入出力端子をブルアップ状態とし、前記リセット信号をハイレベルとすることで、前記処理装置のウォームリセットを行う記憶装置。

【請求項 1 3】

請求の範囲第 1 項に記載の記憶装置からなるメモリカードであって、

前記メモリはフラッシュメモリチップであり、

前記処理装置は、認証機関によって予め認証された I C チップであるメモリカード。

【請求項 1 4】

請求の範囲第 1 3 項に記載のメモリカードにおいて、

該記憶装置は、前記コントローラと前記ホスト機器とを接続するための外部端子とを備え、

前記 I C チップのグランド端子は、前記外部端子に接続され、

前記 I C チップの電源入力端子とリセット入力端子とクロック入力端子とデータ入出力端子は、前記コントローラに接続されるメモリカード。

【請求項 1 5】

請求の範囲第 1 4 項に記載のメモリカードにおいて、

前記フラッシュメモリチップの電源端子とグランド端子は、前記外部端子に接続され、

前記フラッシュメモリチップのデータ入出力端子とレディ / ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、前記コントローラに接続されるメモリカード。

【請求項 1 6】

請求の範囲第 1 4 項に記載のメモリカードにおいて、

前記ホスト機器からの特定のコマンドにより、前記 I C チップの前記電源入力端子と前記リセット入力端子と前記クロック入力端子と前記データ入出力端子を、前記外部端子に接続するメモリカード。

【発明の詳細な説明】

技術分野

本発明は、セキュリティ機能を搭載した記憶装置及びその記憶装置が挿入可能なホスト機器及びその記憶装置が挿入されたホスト機器に係り、特に、電気的に消去可能な不揮発性メモリ（例えば、フラッシュメモリ）を有するメモリカード及びそのメモリカードが挿入可能なホスト機器及びそのメモリカードが挿入されたホスト機器に関する。

背景技術

I C カードは、プラスチックカード基板中に I C (集積回路) チップを埋め込んだものであり、その表面に I C チップの外部端子を持つ。I C チップの外部端子には電源端子、クロック端子、データ入出力端子などがある。I C チップは、接続装置が外部端子から電源や駆動クロックを直接供給することによって動作する。I C カードは外部端子を通して端末機などの接続装置との間で電気信号を送受信することにより、接続装置と情報交換をおこなう。情報交換の結果として、I C カードは計算結果や記憶情報の送出、記憶情報の変更をおこなう。I C カードは、これらの動作仕様に基づいて、機密データ保護や個人認証などのセキュリティ処理を実行する機能を持つことができる。I C カードは、クレジット決済やバンキングなど機密情報のセキュリティが必要とされるシステムにおいて、個人識別のためのユーザデバイスとして利用されている。

セキュリティシステムにおいて利用される I C カードは、秘密情報を用いて演算を行う際に、その秘密情報あるいはその秘密情報を推定できるような情報を外にもらさないように設計される必要がある。すなわち、耐タンパ性を持つことが必要とされる。このような外にもらしてはならない秘密情報を解析する攻撃方法としては、タイミング解析、電力差分解析、故障利用解析などが知られている。

タイミング解析は、暗号処理時間が秘密情報の内容に依存して異なる場合、その時間差を統計的に解析して秘密情報を推定する攻撃法である。暗号アルゴリズムを実装する際、処

10

20

30

40

50

理時間の短縮やプログラムサイズの縮小を目的として、秘密情報の内容に依存して不要処理をスキップしたり分岐処理を行ったりするような最適化を適用することがある。このような最適化を適用すると、暗号処理時間が秘密情報の内容に依存して異なる。そのため処理時間を見ることで秘密情報の内容を推定できる可能性がある。

電力差分解析は、暗号処理の実行中に I C カードの電源端子から供給される電力を測定し、そこから消費電力の差分を解析することにより秘密情報を推定する攻撃法である。

故障利用解析は、 I C カードの計算誤りを利用した攻撃法である。 I C カードに一過性の故障あるいは他の機能に影響を与えない範囲の限定的な障害を与え、 I C カードに攻撃者の望む異常な処理を行わせる。 I C カードに高電圧を加えたり、瞬間にクロック周波数や駆動電圧を変動させることにより故意にエラーを発生させた場合、その結果得られる誤った計算結果と正しい計算結果から秘密情報が得られる可能性がある。

I C カードは、実用上、これらの攻撃法に対する対策手段を持たなければならない。

発明の開示

本発明の第 1 の目的は、セキュリティを向上した記憶装置を提供することである。

本発明の第 2 の目的は、製造が簡略化された記憶装置を提供することである。

第 1 の目的を達成するために、本発明は、データを記憶可能なメモリと、データを記憶可能でかつデータのセキュリティ処理を実行可能な処理装置と、外部のホスト機器からのコマンドに基づいて、メモリと処理装置とを制御するコントローラとを備える。

第 1 の目的を達成するために、本発明は、フラッシュメモリチップと、コントローラと、外部端子と、 I C チップとを備え、 I C チップのグランド端子は外部端子に接続され、 I C チップの電源入力端子とリセット入力端子とクロック入力端子とデータ入出力端子は、コントローラに接続される。

第 2 の目的を達成するために、データを記憶可能なフラッシュメモリチップと、フラッシュメモリチップへのデータの読み書きを制御するコントローラと、 I C チップとを備え、 I C チップは、認証機関によって予め認証された後に搭載される。

本発明の他の目的、特徴及び利点は添付図面に関する以下の本発明の実施例の記載から明らかになるであろう。

発明を実施するための最良の形態

以下、本発明の一実施形態について説明する。

図 22 は、本発明を適用した Multi Media Card (Multi Medi a Card) は Infineon Technologies AG の登録商標である。以下、「MMC」と略記する。) の内部構成図を簡単に表したものである。MMC110 は、 Multi Media Card 仕様に準拠するのが好ましい。MMC110 は、外部に接続したホスト機器 220 が Multi Media Card 仕様に準拠したメモリカードコマンドを発行することによって、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。ホスト機器 220 は、例えば、携帯電話、携帯情報端末 (PDA) 、パーソナルコンピュータ、音楽再生 (及び録音) 装置、カメラ、ビデオカメラ、自動預金預払器、街角端末、決済端末等が該当する。MMC110 は、MMC 外部端子 140 、コントローラチップ 120 、フラッシュメモリチップ 130 、 I C カードチップ 150 を持つ。フラッシュメモリチップ 130 は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。MMC 外部端子 140 は 7 つの端子から構成され、外部のホスト機器 220 と情報交換するために、電源供給端子、クロック入力端子、コマンド入出力端子、データ入出力端子、グランド端子を含む。コントローラチップ 120 は、MMC110 内部の他の構成要素 (MMC 外部端子 140 、フラッシュメモリチップ 130 、 I C カードチップ 150) と接続されており、これらを制御するマイコンチップである。 I C カードチップ 150 は、 I C カードのプラスチック基板中に埋め込むためのマイコンチップであり、その外部端子、電気信号プロトコル、コマンドは ISO / IEC 7816 規格に準拠している。 I C カードチップ 150 の外部端子には、電源供給端子、クロック入力端子、リセット入力端子、 I / O 入出力端子、グランド端子がある。コントローラチップ 120 は

10

20

30

40

50

、 I C カードチップ 150 の外部端子から I C カードチップ 150 に I C カードコマンドを発行することによって、外部のホスト機器 220 から要求されたセキュリティ処理に必要な演算をおこなう。

図 26 は、本発明の I C カードチップの内部構成を示す図である。 I C カードチップ 150 は、演算処理を行うための CPU (マイコン) 158 と、データ (プログラムを含む。) を記憶するための ROM (Read Only Memory) 159 と RAM (Random Access Memory) 160 と EEPROM (Electrical Erasable Programmable ROM) 162 と、暗号 / 復号に関する処理を行うための暗号コプロセッサ 163 と、外部とデータを送受信するためのシリアルインターフェース 161 とを備え、それらは、バス 164 によって接続される。そして、その暗号コプロセッサ 163 によって、ホスト機器 220 からのコマンドに応じて、 I C カードチップ 150 自らが、セキュリティ処理を実行することが可能である。尚、暗号コプロセッサ 163 (ハードウェア) の替わりに、プログラム (ソフトウェア) に従って CPU 158 がセキュリティ処理を実行してもよい。

一方、フラッシュメモリチップ 130 には、記憶素子を備えるが、マイコンは存在しない。セキュリティ処理は、例えば、 I C カードチップ 150 内の記憶領域にデータが書き込まれるとき、又は、 I C カードチップ 150 内の記憶領域からデータが読み出されるときに実行される。 I C カードチップ 150 の EEPROM の記憶容量は、フラッシュメモリチップ 130 の記憶容量より小さい。但し、 I C カードチップ 150 の EEPROM の記憶容量は、フラッシュメモリチップ 130 の記憶容量と同じでもよいし、大きくてよい。

I C カードチップ 150 には、セキュリティ評価基準の国際標準である ISO / IEC 15408 の評価・認証機関によって認証済みである製品を利用する。一般に、セキュリティ処理をおこなう機能を持つ I C カードを実際の電子決済サービスなどで利用する場合、その I C カードは ISO / IEC 15408 の評価・認証機関による評価と認定を受ける必要がある。MMC にセキュリティ処理をおこなう機能を追加することによって MMC 110 を実現し、それを実際の電子決済サービスなどで利用する場合、MMC 110 も同様に ISO / IEC 15408 の評価・認証機関による評価と認定を受ける必要がある。本発明によれば、MMC 110 は、評価・認証機関によって認証済みの I C カードチップ 150 を内蔵し、その I C カードチップ 150 を利用してセキュリティ処理をおこなう構造を持つことにより、セキュリティ処理機能を得る。したがって、MMC 110 は ISO / IEC 15408 に基づくセキュリティ評価基準を容易に満足することができ、MMC にセキュリティ処理機能を追加するための開発期間を短縮することができる。

MMC 110 は、 Multi Media Card 仕様に準拠した外部インターフェースを持つのが好ましい。MMC 110 は、一種類の外部インターフェースを通じて、標準メモリカードコマンド (フラッシュメモリチップ 130 へアクセスするためのコマンド) に加えて、セキュリティ処理を実行するコマンドを受け付ける必要がある。コントローラチップ 120 は、MMC 110 が受信したコマンドが標準メモリカードコマンドであるか、セキュリティ処理を実行するコマンドであるかによって、アクセスすべきチップを選択し、コマンド処理を分配する機能を持つ。本発明によれば、標準メモリカードコマンドを受信したならば、フラッシュメモリチップ 130 を選択し、これにフラッシュメモリコマンドを発行してホストデータを読み書きできる。また、セキュリティ処理を実行するコマンドを受信したならば、 I C カードチップ 150 を選択し、これに I C カードコマンドを発行してセキュリティ処理を実行することができる。

I C カードチップ 150 の外部端子は、グランド端子を除いて、電源供給端子、クロック入力端子、リセット入力端子、 I / O 入出力端子がコントローラチップ 120 に接続されている。

コントローラチップ 120 は、電源供給端子、クロック入力端子を通して、 I C カードチップ 150 への電源供給、クロック供給を制御する。本発明によれば、ホスト機器 220 からセキュリティ処理を要求されないときには、 I C カードチップ 150 への電源供給や

10

20

30

40

50

クロック供給を停止させることができ、MMC110の電力消費を削減することができる。

電源供給されていないICカードチップ150を、ICカードコマンドを受信できる状態にするには、まず、ICカードチップ150に電源供給を開始し、リセット処理（クロック供給の開始を含む）を施すことが必要である。例えば、コントローラチップ120は、MMC110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、電源供給端子を通してICカードチップ150への電源供給を開始してもよい。あるいは、コントローラチップ120は、セキュリティ処理を実行しないときもICカードチップ150への電源供給を維持しておき、MMC110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、リセット入力端子を通してICカードチップ150のリセット処理をおこなってもよい。本発明によれば、コントローラチップ120は、セキュリティ処理を実行するコマンドを受信するまでICカードチップ150への電源とクロック両方の供給、あるいはクロック供給のみを停止させておくことができる。したがって、MMC110の電力消費を削減することができる。ICカードチップ150がスリープモードの動作をサポートしている場合は、セキュリティ処理を実行していない時にクロック供給のみを停止するだけでも電力消費を大幅に削減できる。これはISO/IEC7816-3規格により、電源電圧3VでのICカードの電気特性は、通常動作状態で最大50mA、クロック停止状態で最大0.5mAと規定されているためである。なお、スリープモードとは、クロック供給を止めても電源さえ供給していれば、ICカードチップ150の内部状態（コアCPUのレジスタやRAMに保持されたデータ）が保存される動作モードである。10

コントローラチップ120は、ICカードチップ150のクロック入力端子を通してICカードチップ150に供給するクロック信号をMMC110内部で発生し、その周波数、供給開始タイミング、供給停止タイミングを制御する機能を持つ。本発明によれば、MMC外部端子140のクロック入力端子のクロック信号と無関係にすることができるため、ホスト機器220によるタイミング解析、電力差分解析、故障利用解析と呼ばれる攻撃法に対してセキュリティが向上する。20

図21は、フラッシュメモリチップ130の詳細な内部構成を表している。フラッシュメモリチップ130は、ホストデータ領域2115と管理領域2110とを含む。ホストデータ領域2115は、セクタ単位に論理アドレスがマッピングされている領域であり、ホスト機器220が論理アドレスを指定してデータを読み書きできる領域である。ホストデータ領域2115は、ユーザファイル領域2130とセキュリティ処理アプリケーション領域2120とを含む。ユーザファイル領域2130は、ユーザが自由にファイルデータを読み書きできる領域である。セキュリティ処理アプリケーション領域2120は、ホスト機器220がセキュリティ処理アプリケーションに必要なデータを格納する領域であり、ユーザが不正にアクセスしないように、ホスト機器220のセキュリティ処理アプリケーションが論理的にユーザアクセス制限をかける。ここに格納するデータとしては、ホスト機器220のアプリケーションプログラム、そのアプリケーション専用のデータ、セキュリティ処理に使用される証明書など（例えば、電子決済アプリケーションプログラム、電子決済ログ情報、電子決済サービス証明書など）が可能である。本発明によれば、MMC110が、ホスト機器220がセキュリティ処理をおこなう上で使用するデータをホスト機器220の代わりに格納するため、ホスト機器220にとって利便性が向上する。一方、管理領域2110は、コントローラチップ120がICカードチップ150を管理するための情報を格納する領域である。管理領域2110は、ICカード制御パラメータ領域2111、ICカード環境設定情報領域2112、CLK2設定情報領域2113、セキュリティ処理バッファ領域2114、セキュリティ処理ステータス領域2116とを含む。2111～2116の領域の詳細な使用法については後述する。30

コントローラチップ120は、フラッシュメモリチップ130の管理領域2110のセキュリティ処理バッファ領域2114を、ICカードチップ150でセキュリティ処理を実行する際のメインメモリまたはバッファメモリとして利用する。ホスト機器220がセキ40

10

20

30

40

50

ユリティ処理を実行するコマンドによりMMC110にアクセスした際に、MMC110がホスト機器220からI Cカードチップ150に一度に送信できないほどの大きなサイズのセキュリティ関連データを受信したならば、コントローラチップ120はフラッシュメモリチップ130へのアクセスを選択し、そのデータを十分な容量を持つセキュリティ処理バッファ領域2114に一時的に格納する。I Cカードチップ150に一度に送信できないほどのサイズは、I Cカードコマンドの許容データサイズ（例えば、255バイト又は256バイト）を超えるサイズである。そして、コントローラチップ120はそれをI Cカードチップ150に送信できるサイズのデータに分割し、分割データをフラッシュメモリチップ130から読み出し、段階的にI Cカードチップ150に送信する。つまり、分割されたデータの読み出し、書き込みを繰り返す。本発明によれば、ホスト機器220にとって、大きなサイズのセキュリティ関連データを扱うことができるので、セキュリティ処理の利便性が向上する。
10

上記のセキュリティ処理バッファ領域2114を含む管理領域2110は、ホスト機器220が不正にアクセスしてセキュリティ処理を解析することができないように、コントローラチップ120により物理的にホストアクセス制限がかけられている。つまり、管理領域2110はホスト機器220が直接データを読み書きできない。本発明によれば、ホスト機器220がセキュリティ処理バッファ領域2114の内容を自由に読み出したり改ざんすることができないため、セキュリティ処理の信頼性や安全性が向上する。

図23は、MMC110を利用したセキュリティ処理の一例として、コンテンツ配信のセキュリティ処理を表したものである。コンテンツプロバイダ2310は、MMC110を所有するユーザにコンテンツ2314を販売する業者である。ホスト機器220は、この例では、コンテンツプロバイダ2310とネットワークなどを介して接続することができる端末機である。ユーザはMMC110をホスト機器220に接続してコンテンツ2314を購入する。以下、その手順を説明する。
20

まず、ホスト機器220はMMC110に、フラッシュメモリチップ130に格納されたユーザ証明書2321を読み出すコマンドを発行する。MMC110のコントローラチップ120は、フラッシュメモリチップ130のセキュリティ処理アプリケーション領域2120に格納されたユーザ証明書2321を読み出し、それをホスト機器220に送信する。そして、ホスト機器220はそれをコンテンツプロバイダ2310に送信する。コンテンツプロバイダ2310はユーザ証明書2321につけられたデジタル署名を検証する（2311）。検証が成功したならば、乱数発生器によりセッション鍵を生成し（2312）、それをユーザ証明書2321から抽出したユーザ公開鍵によって暗号化する（2313）。さらに、コンテンツ2314をそのセッション鍵によって暗号化する（2315）。コンテンツプロバイダ2310はステップ2313の結果をホスト機器220に送信する。ホスト機器220は、ステップ2313の結果をユーザ秘密鍵2322によって復号するセキュリティ処理を要求するコマンドを、MMC110に発行する。コントローラチップ120は、ステップ2313の結果をユーザ秘密鍵2322によって復号するI Cカードコマンドを、I Cカードチップ150に発行する。I Cカードチップ150は、ユーザ秘密鍵2322によってステップ2313の結果を復号して、セッション鍵を取得する（2323）。ホスト機器220は、この復号処理が成功したかを示す情報を出力させるコマンドをMMC110に発行する。コントローラチップ120は、I Cカードチップ150の出力する復号結果（復号処理が成功したかを示すI Cカードレスポンス）をもとにしてホスト機器220の求める情報を構築する。そして、MMC110はその情報をホスト機器220に送信する。次に、コンテンツプロバイダ2310は、ステップ2315の結果を、ホスト機器220に送信する。ホスト機器220は、ステップ2313の結果をセッション鍵（ステップ2323によって取得した鍵）によって復号するセキュリティ処理を要求するコマンドを、MMC110に発行する。コントローラチップ120は、ステップ2315の結果をセッション鍵によって復号するI Cカードコマンドを、I Cカードチップ150に発行する。I Cカードチップ150は、セッション鍵によってステップ2315の結果を復号して、コンテンツ2314を復元する（2324）。コントローラ
30
40
50

チップ120は、このコンテンツ2314をICカードチップ150から受信し、フラッシュメモリチップ130に書きこむ。ホスト機器220は、この復号処理が成功したかを示す情報を出力させるコマンドをMMC110に発行する。コントローラチップ120は、ICカードチップ150の出力する復号結果（復号処理が成功したかを示すICカードレスポンス）をもとにしてホスト機器220の求める情報を構築する。そして、MMC110はその情報をホスト機器220に送信する。ホスト機器220が、コンテンツを無事に受信したことをコンテンツプロバイダ2310に伝えると、コンテンツプロバイダ2310はユーザ証明書に記載されたユーザにコンテンツ料金を課金する。ユーザは、ホスト機器220でMMC110内のフラッシュメモリチップ130に格納されたコンテンツ2314を読み出して利用することができる。また、フラッシュメモリチップ130の記憶媒体に大容量のフラッシュメモリを使用すれば、多くのコンテンツを購入できる。
10

本発明によれば、コンテンツ配信におけるセキュリティ処理とコンテンツ蓄積の両方をMMC110によって容易に実現できる。コンテンツ料金の決済を、ICカードチップ150を利用して行ってもよい。

図24と図25は、それぞれ、本発明をSDカード（幅24ミリメートル、長さ32ミリメートル、厚さ2.1ミリメートルで、9つの外部端子をもち、フラッシュメモリを搭載した小型メモリカードである。）とメモリースティック（メモリースティックはソニー株式会社の登録商標である。）に適用したときの簡単な内部構成図を表したものである。本発明を適用したSDカード2410は、SDカードコントローラチップ2420、フラッシュメモリチップ2430、SDカード外部端子2440、ICカードチップ150とを含む。本発明を適用したメモリースティック2510は、メモリースティックコントローラチップ2520、フラッシュメモリチップ2530、メモリースティック外部端子2540、ICカードチップ150とを含む。フラッシュメモリチップ2430と2530は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。SDカードコントローラチップ2420とメモリースティックコントローラチップ2520はそれぞれSDカードとメモリースティック内の他の構成要素を制御するマイコンチップである。
20

SDカード外部端子2440は9つの端子からなり、それらの位置は、端からData2端子2441、Data3端子2442、Com端子2443、Vss端子2444、Vdd端子2445、Clock端子2446、Vss端子2447、Data0端子2448、Data1端子2449の順で並んでいる。Vdd端子2445は電源供給端子、Vss端子2444と2447はグランド端子、Data0端子2448とData1端子2449とData2端子2441とData3端子2442はデータ入出力端子、Com端子2443はコマンド入出力端子、Clock端子2446はクロック入力端子である。SDカード2410は、外部に接続するSDカードホスト機器2460とのインターフェース仕様にMMC110と違いがあるものの、MMC外部端子140と非常に類似した外部端子を持ち、MMC110と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。
30

一方、メモリースティック外部端子2540は10個の端子からなり、それらの位置は、端からGnd端子2541、BS端子2542、Vcc端子2543、予約端子Rsvを1つ飛ばしてDIO端子2544、INS端子2545、予約端子Rsvを1つ飛ばしてSCK端子2546、Vcc端子2547、Gnd端子2548の順で並んでいる。Vcc端子2543と2547は電源供給端子、Gnd端子2541と2548はグランド端子、DIO端子2544はコマンドおよびデータ入出力端子、SCK端子2546はクロック入力端子である。メモリースティック2510は、外部に接続するメモリースティックホスト機器2560とのインターフェース仕様にMMC110と違いがあるものの、MMC110と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。
40

図1は、本発明を適用したMMCの詳細な内部構成図を表したものである。また、図2は、図1のMMC110と接続したホスト機器220の構成とその接続状態を表したもので
50

ある。ホスト機器 220 は、VCC1 電源 221、CLK1 発振器 222、ホストインターフェース 223 を持つ。

MMC110 は、外部のホスト機器 220 と情報交換するための MMC 外部端子 140 を持つ。MMC 外部端子 140 は、CS 端子 141、CMD 端子 142、GND1 端子 143 および 146、VCC1 端子 144、CLK1 端子 145、DAT 端子 147 の 7 つの端子とを含む。Multi Media Card 仕様は、MMC の動作モードとして MMC モードと SPI モードという 2 種類を規定しており、動作モードによって MMC 外部端子 140 の使用法は異なる。本実施例では MMC モードでの動作の場合について詳細に説明する。VCC1 端子 144 は、VCC1 電源 221 と接続されており、ホスト機器 220 が MMC110 に電力を供給するための電源端子である。GND1 端子 143 および 146 は、VCC1 電源 221 と接続されており、MMC110 の電気的なグランド端子である。GND1 端子 143 と GND1 端子 146 は、MMC110 内部で電気的に短絡されている。CS 端子 141 は、ホストインターフェース 223 に接続されており、SPI モードの動作において使用される入力端子である。ホスト機器 220 が、MMC110 に SPI モードでアクセスするときには、CS 端子 141 に L レベルを入力する。MMC モードの動作では、CS 端子 141 を使用する必要はない。CMD 端子 142 は、ホストインターフェース 223 に接続されており、ホスト機器 220 が、メモリカードインターフェース仕様に準拠したメモリカードコマンドを MMC110 に送信したり、同仕様に準拠したメモリカードレスポンスを MMC110 から受信するために使用する入出力端子である。

DAT 端子 147 は、ホストインターフェース 223 に接続されており、ホスト機器 220 が、メモリカードインターフェース仕様に準拠した形式の入力データを MMC110 に送信したり、同仕様に準拠した形式の出力データを MMC110 から受信するために使用する入出力端子である。CLK1 端子 145 は、CLK1 発振器 222 に接続されており、CLK1 発振器 222 が生成するクロック信号が入力される端子である。ホスト機器 220 が、CMD 端子 142 を通してメモリカードコマンド、メモリカードレスポンスを送受信したり、DAT 端子 147 を通してホストデータを送受信するときに、CLK1 端子 145 にクロック信号が入力される。ホストインターフェース 223 には、CLK1 発振器 222 からクロック信号が供給されており、メモリカードコマンド、メモリカードレスポンス、ホストデータは、CLK1 発振器 222 が生成するクロック信号にビット単位で同期して、ホスト機器 220 と MMC110 との間を転送される。

MMC110 は、コントローラチップ 120 を持つ。コントローラチップ 120 は、CPU121、フラッシュメモリ I/F 制御回路 122、MMC I/F 制御回路 123、CLK0 発振器 124、VCC2 生成器 125、VCC2 制御回路 126、CLK2 制御回路 127、I/C カード I/F 制御回路 128 などを含む。これらの構成要素 121～128 は、ホスト機器 220 から VCC1 端子 144 や GND1 端子 143、146 を通して供給された電力により動作する。MMC I/F 制御回路 123 は、CS 端子 141、CMD 端子 142、CLK1 端子 145、DAT 端子 147 と接続されており、MMC110 がこれらの端子を通してホスト機器 220 と情報交換するためのインターフェースを制御する論理回路である。CPU121 は、MMC I/F 制御回路 123 と接続されており、MMC I/F 制御回路 123 を制御する。MMC I/F 制御回路 123 が CMD 端子 142 を通してホスト機器 220 からメモリカードコマンドを受信すると、MMC I/F 制御回路 123 はそのコマンドの受信が成功したかどうかの結果をホスト機器 220 に伝えるため CMD 端子 142 を通してホスト機器 220 にレスポンスを送信する。CPU121 は、受信したメモリカードコマンドを解釈し、コマンド内容に応じた処理を実行する。また、そのコマンド内容に応じてホスト機器 220 と DAT 端子 147 を通してデータの送受信をおこなう必要がある場合、CPU121 は、MMC I/F 制御回路 123 へのデータの送出、MMC I/F 制御回路 123 からのデータの取得をおこなう。さらに、CPU121 は、MMC I/F 制御回路 123 とホスト機器 220 との間のデータ転送手続きも制御する。例えば、ホスト機器 220 から受信したデータの処理中に、ホスト機器 220 が MMC110 への電源供給を停止するがないように、CPU121 は DAT 端子 147 に

10

20

30

40

50

L レベルを出力させ、MMC110がビジー状態であることをホスト機器220に伝える。CLK0発振器124は、CPU121と接続され、CPU121を動作させる駆動クロックを供給する。尚、ICカードチップ150は、駆動クロックを要するが、フラッシュメモリチップ130は、駆動クロックが不要である。しかし、ICカードチップ150及びフラッシュメモリチップ130は共に、データを転送するためのデータ転送クロックを要する。

MMC110は、フラッシュメモリチップ130を持つ。フラッシュメモリチップ130は、不揮発性の半導体メモリを記憶媒体とするメモリチップである。フラッシュメモリチップ130は、ホスト機器220からVCC1端子144やGND1端子143、146を通して供給された電力により動作する。フラッシュメモリチップ130は、外部からのフラッシュメモリコマンドに従って、入力されたデータを不揮発性の半導体メモリに格納するライト機能、また同メモリに格納されたデータを外部に出力するリード機能を持つ。フラッシュメモリI/F制御回路122は、フラッシュメモリチップ130にフラッシュメモリコマンドを発行したり、そのコマンドで入出力するデータを転送するための論理回路である。CPU121は、フラッシュメモリI/F制御回路122を制御し、フラッシュメモリチップ130にデータのライト機能やリード機能を実行させる。ホスト機器220から受信したデータをフラッシュメモリチップ130にライトしたり、フラッシュメモリチップ130に格納されたデータをホスト機器220に送信する必要があるとき、CPU121は、フラッシュメモリI/F制御回路122とMMC1/F制御回路123との間のデータ転送を制御する。

MMC110は、ICカードチップ150を持つ。ICカードチップ150は、ICカードの基板中に埋め込むことを目的として設計されたICチップであり、ICカードの外部端子規格に準拠した8つの外部端子を持つ。このうち6つの端子は、ICカードの外部端子規格により使用法が割り付けられており、残りの2つは将来のための予備端子である。その6つの端子は、VCC2端子151、RST端子152、CLK2端子153、GND2端子155、VPP端子156、I/O端子157である。

ICカードチップ150のグランド端子は、MMC外部端子140のGRN1(グランド端子)146に接続される。ICカードチップ150のVCC2端子(電源入力端子)151は、コントローラチップ120のVCC2制御回路126に接続される。ICカードチップ150のRST端子(リセット入力端子)152とI/O端子(データ入出力端子)157は、コントローラチップ120のVCC2制御回路126に接続される。ICカードチップ150のCLK2端子(クロック入力端子)153は、コントローラチップ120のCLK2制御回路127に接続される。

フラッシュメモリチップ130のVCC端子(電源入力端子)は、MMC外部端子140のVCC1144に接続される。フラッシュメモリチップ130のVSS端子(グランド端子)は、MMC外部端子140のGRD1146に接続される。フラッシュメモリチップ130のI/O端子(データ入出力端子)とレディ/ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、コントローラチップ120のフラッシュメモリI/F制御回路122に接続される。

VCC2端子151は、ICカードチップ150に電力を供給するための電源端子である。VCC2制御回路126は、MOS-FET素子を用いたスイッチ回路によりVCC2端子151への電力の供給開始と供給停止を制御する回路である。VCC2生成器125はVCC2端子151に供給する電圧を発生し、それをVCC2制御回路126に供給する。ICカードの電気信号規格はICカードの動作クラスとしてクラスAとクラスBを規定している。VCC2端子151に供給する標準電圧は、クラスAでは5V、クラスBでは3Vである。本発明はICカードチップ150の動作クラスによらず適用できるが、本実施例ではICカードチップ150がクラスBで動作する場合について詳細に説明する。VPP端子156は、ICカードチップ150がクラスAで動作する時に、内部の不揮発性メモリにデータを書き込んだり消去したりするために使用される可変電圧を供給する端子であり、クラスBで動作する時には使用しない。GND2端子155は、ICカードチ

10

20

30

40

50

ツップ150の電気的なグランド端子であり、GND端子143、146と短絡されている。VCC2制御回路126はCPU121と接続され、CPU121はVCC2端子151への電力供給の開始と停止を制御することができる。ICカードチップ150を使用しないときは、CPU121はVCC2端子151への電力供給を停止することができる。MMC110は、ICカードチップ150への電力供給を停止することにより、それが消費する電力を節約することができる。ただし、電力供給を停止すると、ICカードチップ150の内部状態は、ICカードチップ150内部の不揮発性メモリに記憶されたデータを除いて維持されない。

CLK2端子153は、ICカードチップ150にクロック信号を入力する端子である。CLK2制御回路127は、CLK2端子153にクロックを供給する回路である。CLK2制御回路127は、CLK0発振器124から供給されたクロック信号をもとにしてCLK2端子153に供給するクロック信号を生成する。CLK2制御回路127はCPU121と接続されており、CLK2端子153へのクロックの供給開始と供給停止をCPU121から制御することができる。ICカードチップ150は、自身内部に駆動クロック発振器をもたない。そのため、CLK2端子153から駆動クロックを供給することによって動作する。CLK2制御回路127が、CLK2端子153へのクロック供給を停止すると、ICカードチップ150の動作は停止するため、ICカードチップ150の消費電力を低下させることができる。この時、VCC2端子151への電力供給が保たれていれば、ICカードチップ150の内部状態は維持される。ここで、CLK2端子153に供給するクロック信号の周波数をF2、CLK0発振器124から供給されたクロック信号の周波数をF0、PとQを正の整数とすると、CLK2制御回路127は、 $F_2 = (P / Q) * F_0$ の関係になるようなクロック信号を作成して、これをCLK2端子153に供給する。PとQの値はCPU121により設定できるようになっている。Pを大きく設定してF2を大きくすると、ICカードチップ150の内部処理をより高速に駆動できる。Qを大きく設定してF2を小さくすると、ICカードチップ150の内部処理はより低速に駆動され、ICカードチップ150の消費電力を低下させることができる。ICカードチップ150の駆動クロック周波数は、ICカードチップ150が正しく動作できるような許容周波数範囲内に設定される必要がある。そのため、CLK2制御回路127は、F2の値がその許容周波数範囲を外れるようなPとQの値を設定させない特徴を持つ。

I/O端子157は、ICカードチップ150にICカードコマンドを入力したり、ICカードチップ150がICカードレスポンスを出力するときに使用する入出力端子である。ICカードI/F制御回路128は、I/O端子157と接続されており、I/O端子157を通してICカードコマンドの信号送信やICカードレスポンスの信号受信をおこなう回路である。ICカードI/F制御回路128はCPU121に接続されており、CPU121は、ICカードI/F制御回路128によるICカードコマンドやICカードレスポンスの送受信の手続きを制御したり、送信すべきICカードコマンドデータをICカードI/F制御回路128に設定したり、受信したICカードレスポンスをICカードI/F制御回路128から取得する。ICカードI/F制御回路128にはCLK2制御回路127からクロックが供給されており、ICカードコマンドやICカードレスポンスは、CLK2端子153に供給するクロック信号にビット単位で同期して、I/O端子157を通して送受信される。また、RST端子152は、ICカードチップ150をリセットするときにリセット信号を入力する端子である。ICカードI/F制御回路128は、RST端子152と接続されており、CPU121の指示によりICカードチップ150にリセット信号を送ることができる。

ICカードチップ150は、ICカードの電気信号規格やコマンド規格に基づいて情報交換をおこなう。ICカードチップ150へのアクセスパターンは4種類であり、図3～図6を用いて各パターンを説明する。図3は、CPU121の指示によりICカードチップ150が非活性状態（電源が遮断されている状態）から起動して内部状態を初期化するプロセス（以下、コールドリセットと呼ぶ）において、ICカードチップ150の外部端子

10

20

30

40

50

の信号波形をシンプルに表したものである。図4は、CPU121の指示によりICカードチップ150が活性状態（電源が供給されている状態）で内部状態を初期化するプロセス（以下、ウォームリセットと呼ぶ）において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図5は、CPU121の指示によりICカードチップ150にICカードコマンドを送信しICカードチップ150からICカードレスポンスを受信するプロセスにおいて、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図6は、CPU121の指示によりICカードチップ150を非活性状態にするプロセスにおいて、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図3～図6において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、破線はそれぞれの信号の基準（Lレベル）を表す。
10

図3を参照して、ICカードチップ150のコールドリセット操作を説明する。まず、ICカードI/F制御回路128はRST端子152をLレベルにする（301）。次に、VCC2制御回路126はVCC2端子への電源供給を開始する（302）。次に、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（303）。次に、ICカードI/F制御回路128はI/O端子157を状態Z（プルアップされた状態）にする（304）。次に、ICカードI/F制御回路128はRST端子152をHレベルにする（305）。次に、ICカードI/F制御回路128はI/O端子157から出力されるリセット応答の受信を開始する（306）。リセット応答の受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（307）。これで、コールドリセットの操作が完了する。なお、ステップ307は消費電力を低下させるための工夫であり、省略してもよい。
20

図4を参照して、ICカードチップ150のウォームリセット操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（401）。次に、ICカードI/F制御回路128はRST端子152をLレベルにする（402）。次に、ICカードI/F制御回路128はI/O端子157を状態Zにする（403）。次に、ICカードI/F制御回路128はRST端子152をHレベルにする（404）。次に、ICカードI/F制御回路128はI/O端子157から出力されるリセット応答の受信を開始する（405）。リセット応答の受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（406）。これで、ウォームリセットの操作が完了する。なお、ステップ406は消費電力を低下させるための工夫であり、省略してもよい。
30

図5を参照して、ICカードチップ150にICカードコマンドを送信しICカードチップ150からICカードレスポンスを受信する操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（501）。なお、クロックがすでに供給されている場合、ステップ501は不要である。次に、ICカードI/F制御回路128はI/O端子157にコマンドデータの送信を開始する（502）。コマンドデータの送信が終了したら、ICカードI/F制御回路128はI/O端子157を状態Zにする（503）。次に、ICカードI/F制御回路128はI/O端子157から出力されるレスポンスデータの受信を開始する（504）。レスポンスデータの受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（505）。これで、ICカードコマンド送信とICカードレスポンス受信の操作が完了する。なお、ステップ505は、消費電力を低下させるための工夫であり、省略してもよい。
40

図6を参照して、ICカードチップ150を非活性化する操作を説明する。まず、CLK2制御回路127はCLK2端子153をLレベルにする（601）。次に、ICカードI/F制御回路128はRST端子152をLレベルにする（602）。次に、ICカードI/F制御回路128はI/O端子157をLレベルにする（603）。最後に、VCC2制御回路126はVCC2端子への電源供給を停止する（604）。これで、非活性
50

化の操作が完了する。

尚、I Cカードチップ150の停止時（例えば、セキュリティ処理を実行していない状態等）は、コントローラチップ120からI Cカードチップ150へ電源の供給を維持したまま、クロックの供給のみを停止してもよい。

I Cカードチップ150は、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。I Cカードチップ150は、CPU121との間でI CカードコマンドやI Cカードレスポンスの送受信することにより情報交換をおこない、その結果として、計算の結果や記憶されている情報の送出、記憶されている情報の変更などをおこなう。CPU121は、I Cカードチップ150を利用してセキュリティ処理を実行することができる。MMC110がホスト機器220から特定のメモリカードコマンドを受信すると、CPU121はそれを契機として、VCC2制御回路126を通してI Cカードチップ150への電源供給を制御したり、またはCLK2制御回路127を通してI Cカードチップ150へのクロック供給を制御したり、またはI CカードI/F制御回路128を通してI Cカードチップ150にI Cカードコマンドを送信する。これにより、CPU121は、I Cカードチップ150を利用して、ホスト機器220が要求するセキュリティ処理を実行する。CPU121は、特定のメモリカードコマンドの受信を契機に、I Cカードチップ150に対する電源供給制御、クロック供給制御、I Cカードコマンド送信、I Cカードレスポンス受信を複数組み合わせて操作することによって、セキュリティ処理を実行してもよい。また、CPU121は、ホスト機器220がMMC110へ電源供給を開始したのを契機として、セキュリティ処理を実行してもよい。セキュリティ処理の結果は、I Cカードチップ150が出力するI Cカードレスポンスをベースにして構成され、MMC110内に保持される。MMC110がホスト機器220から特定のメモリカードコマンドを受信すると、CPU121はそれを契機として、セキュリティ処理の結果をホスト機器220に送信する。

図7は、ホスト機器220がMMC110にアクセスするときのフローチャートを表したものである。まず、ホスト機器220はMMC110を活性化するためにVCC1端子144に電源供給を開始する（701）。これを契機として、MMC110は、第1次I Cカード初期化処理を実行する（702）。第1次I Cカード初期化処理の詳細は後述する。次に、ホスト機器220はMMC110を初期化するためにCMD端子142を通してMMC110の初期化コマンドを送信する（703）。この初期化コマンドはMulti

Media Card仕様に準拠したものであり、複数種類ある。ホスト機器220は、MMC110を初期化するために、複数の初期化コマンドを送信する場合がある。MMC110が初期化コマンドを受信すると、MMC110はそれを処理する（704）。これを契機として、MMC110は、第2次I Cカード初期化処理を実行する（705）。第2次I Cカード初期化処理の詳細は後述する。ホスト機器220は、MMC110の初期化コマンドに対するメモリカードレスポンスを、CMD端子142を通して受信し、そのメモリカードレスポンスの内容からMMC110の初期化が完了したかを判定する。未完了ならば、再び初期化コマンドの送信をおこなう（703）。MMC110の初期化が完了したならば、ホスト機器220は、Multi Media Card仕様に準拠した標準メモリカードコマンド（フラッシュメモリチップ130へアクセスするためのコマンド）や、上に述べたセキュリティ処理に関連した特定のメモリカードコマンド（I Cカードチップ150へアクセスするためのコマンド）の送信を待機する状態に移る（707）。この待機状態では、ホスト機器220は標準メモリカードコマンドを送信することができる（708）。MMC110が標準メモリカードコマンドを受信したら、MMC110はそれを処理する（709）。処理が完了したら、ホスト機器220は、再び待機状態にもどる（707）。この待機状態では、ホスト機器220はセキュリティ処理要求ライトコマンドを送信することもできる（710）。セキュリティ処理要求ライトコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの1種であり、MMC110にセキュリティ処理を実行させるために処理要求を送信するメモリカードコマンドである。MMC110がセキュリティ処理要求ライトコマンドを受信したら、CP

10

20

30

40

50

U 121 は、要求されたセキュリティ処理の内容を解釈し、セキュリティ処理を I C カードコマンドの形式で記述する(711)。即ち、CPU121 は、予め定められたルールに従って、ホスト機器 230 からの標準メモリカードコマンドを、I C カードチップ 150 が解釈可能な特定のメモリカードコマンドへ変換する。そして、その結果として得られた I C カードコマンドを I C カードチップ 150 に発行するなどして、要求されたセキュリティ処理を実行する(712)。処理が完了したら、ホスト機器 220 は、再び待機状態にもどる(707)。この待機状態では、ホスト機器 220 はセキュリティ処理結果リードコマンドを送信することもできる(713)。セキュリティ処理結果リードコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの 1 種であり、MMC110 によるセキュリティ処理の実行結果を知るために処理結果を受信するメモリカードコマンドである。MMC110 がセキュリティ処理結果リードコマンドを受信したら、CPU121 は、I C カードチップ 150 から受信した I C カードレスポンスをベースに、ホスト機器 220 に送信すべきセキュリティ処理結果を構築する(714)。そして、ホスト機器 220 は、MMC110 からセキュリティ処理結果を受信する。受信が完了したら、ホスト機器 220 は、再び待機状態にもどる(707)。なお、ステップ 714 は、ステップ 712 の中でおこなってもよい。

図 7において、ステップ 702 およびステップ 705 で実行する第 1 次 I C カード初期化処理および第 2 次 I C カード初期化処理は、MMC110 内でセキュリティ処理を実行するのに備えて、CPU121 が I C カードチップ 150 に対してアクセスする処理である。具体的には、I C カードチップ 150 の活性化や非活性化、I C カードチップ 150 のリセット、I C カードチップ 150 の環境設定を行う。環境設定とは、セキュリティ処理を実行するために必要な情報(例えば、使用可能な暗号アルゴリズムの情報、暗号計算に使用する秘密鍵や公開鍵に関する情報、個人認証に使用する認証データに関する情報など)を I C カードチップ 150 から読み出したり、あるいは I C カードチップ 150 に書き込んだりすることを意味する。I C カードチップ 150 の環境設定は、I C カードチップ 150 に I C カードコマンドを N 個(N は正の整数)発行することによっておこなう。例えば、セッション鍵が 3 個必要ならば、I C カードコマンドを 3 回発行し、セッション鍵が 2 個必要ならば、I C カードコマンドを 2 回発行する。N 個の I C カードコマンドは、互いに相違するものであってもよいし、同一のものであってもよい。N の値は固定されたものではなく、状況によってさまざまな値となる。以下、環境設定で発行する I C カードコマンドを、設定コマンドと呼ぶ。また、この環境設定に基づいてセキュリティ処理を実行する I C カードコマンドを、以下、セキュリティコマンドと呼ぶ。セキュリティコマンドの例としては、デジタル署名の計算、デジタル署名の検証、メッセージの暗号化、暗号化メッセージの復号、パスワードによる認証などをおこなうコマンドがある。

CPU121 は、I C カードチップ 150 の環境設定の内容を自由に変更することができる。CPU121 は、セキュリティ処理の内容や結果に応じてこれを変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれを変更してもよい。また、CPU121 は、環境設定の内容を示した情報をフラッシュメモリチップ 130 にライトリし、必要なときにフラッシュメモリチップ 130 からその情報をリードして使用することもできる。この情報は、図 21 において I C カード環境設定情報 2112 として示されている。これにより、MMC110 が非活性化されてもその情報を保持することができ、MMC110 が活性化されるたびにあらためて設定する手間を省くことができる。

第 1 次 I C カード初期化処理および第 2 次 I C カード初期化処理は、I C カード制御パラメータ A、B、C に設定された値に基づいておこなわれる。また、CPU121 は、ステップ 712 で実行するセキュリティ処理において、I C カード制御パラメータ D に設定された値に基づいて I C カードチップ 150 の活性化や非活性化を制御する。図 8 は、I C カード制御パラメータの種類と設定値、それに対応した処理の内容を表している。まず、パラメータ A は、MMC110 に電源が供給されたときに実行される第 1 次 I C カード初期化処理に関するパラメータである。A = 0 のときは、CPU121 は I C カードチップ 150 にアクセスしない。A = 1 のときは、CPU121 は I C カードチップ 150 をコ

10

20

30

40

50

ールドリセットする。A = 2 のときは、CPU121 は I C カードチップ 150 をコールドリセットした後で I C カードチップ 150 の環境設定をおこなう。A = 3 のときは、CPU121 は I C カードチップ 150 をコールドリセットした後で I C カードチップ 150 の環境設定をおこない、最後に I C カードチップ 150 を非活性化する。A = 0 または A = 3 のときは、第 1 次 I C カード初期化処理のあと I C カードチップ 150 が非活性状態となる。A = 1 または A = 2 のときは、第 1 次 I C カード初期化処理のあと I C カードチップ 150 は活性状態となる。次に、パラメータ B と C は、MMC110 が MMC 初期化コマンドを処理したときに実行される第 2 次 I C カード初期化処理に関するパラメータである。B = 0 のときは、CPU121 は I C カードチップ 150 にアクセスしない。B = 1 かつ C = 1 のときは、CPU121 は I C カードチップ 150 をリセット（コールドリセットまたはウォームリセット）する。B = 1 かつ C = 2 のときは、CPU121 は I C カードチップ 150 をリセットした後で I C カードチップ 150 の環境設定をおこなう。B = 1 かつ C = 3 のときは、CPU121 は I C カードチップ 150 をリセットした後で I C カードチップ 150 の環境設定をおこない、最後に I C カードチップ 150 を非活性化する。B = 2 かつ C = 2 のときは、CPU121 は I C カードチップ 150 の環境設定をおこなう。B = 2 かつ C = 3 のときは、CPU121 は I C カードチップ 150 の環境設定をおこなった後に I C カードチップ 150 を非活性化する。B = 3 のときは、I C カードチップ 150 が活性状態ならば、CPU121 は I C カードチップ 150 を非活性化する。最後に、パラメータ D は、ホスト機器 220 から要求されたセキュリティ処理を実行したあとに、I C カードチップ 150 を非活性化するか否かを示すパラメータである。D = 0 のときは、セキュリティ処理の実行後に、CPU121 は I C カードチップ 150 を非活性化せず、活性状態に保つ。D = 1 のときは、セキュリティ処理の実行後に、CPU121 は I C カードチップ 150 を非活性化する。

CPU121 は、I C カード制御パラメータ A、B、C、D の設定値を変更することができる。CPU121 は、セキュリティ処理の内容や結果に応じてこれらの設定値を変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれらの設定値を変更してもよい。また、CPU121 は、これらの設定値をフラッシュメモリチップ 130 にライトし、必要なときにフラッシュメモリチップ 130 からこれらの設定値をリードして使用することもできる。これらの設定値は、図 21 において I C カード制御パラメータ 2111 として示されている。これにより、MMC110 が非活性化されてもこれらの設定値を保持することができ、MMC110 が活性化されるたびにあらためて設定する手間を省くことができる。

図 9 は、第 1 次 I C カード初期化処理のフローチャートを表している。初期化処理を開始する (901) と、まず、I C カード制御パラメータ A が 0 かチェックする (902)。A = 0 ならばそのまま初期化処理は終了する (908)。A = 0 でないならば I C カードチップ 150 をコールドリセットする (903)。次に、I C カード制御パラメータ A が 1 かチェックする (904)。A = 1 ならば初期化処理は終了する (908)。A = 1 でないならば I C カードチップ 150 の環境設定をおこなう (905)。次に、I C カード制御パラメータ A が 2 かチェックする (906)。A = 2 ならば初期化処理は終了する (908)。A = 2 でないならば I C カードチップ 150 を非活性化する (907)。そして、初期化処理は終了する (908)。

図 10 は、第 2 次 I C カード初期化処理のフローチャートを表している。初期化処理を開始する (1001) と、まず、I C カード制御パラメータ B が 0 かチェックする (1002)。B = 0 ならばそのまま初期化処理は終了する (1013)。B = 0 でないならば B = 1 かチェックする (1003)。B = 1 ならば I C カード制御パラメータ A が 0 または 3 かチェックする (1004)。A が 0 または 3 ならば、I C カードチップ 150 をコールドリセットし (1005)、ステップ 1007 に移る。A が 1 または 2 ならば、I C カードチップ 150 をウォームリセットし (1006)、ステップ 1007 に移る。ステップ 1007 では、I C カード制御パラメータ C が 1 かチェックする。C = 1 ならば初期化処理は終了する (1013)。C = 1 でないならばステップ 1009 に移る。ステップ 1

003においてB = 1でないならば、Bが2かチェックする(1008)。B = 2ならばステップ1009に移る。B = 2でないならば、ICカード制御パラメータAが0または3かチェックする(1011)。Aが0または3ならば初期化処理を終了する(1013)。Aが1または2ならば、ステップ1012に移る。ステップ1009ではICカードチップ150の環境設定をおこなう。そして、ICカード制御パラメータCが2かチェックする(1010)。C = 2ならば初期化処理を終了する(1013)。C = 2でないならばステップ1012に移る。ステップ1012ではICカードチップ150を非活性化する。そして、初期化処理を終了する(1013)。

図11は、ICカードチップ150が非活性状態であるときに第1次ICカード初期化処理あるいは第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図12は、ICカードチップ150が活性状態であるときに第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図11と図12において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。図11において1102は図3に示したコールドリセットの信号波形を表す。図12において1202は図4に示したウォームリセットの信号波形を表す。図11と図12において、第1設定コマンド処理1104aと1204a、第2設定コマンド処理1104bと1204b、第N設定コマンド処理1104cと1204cは、それぞれ図5に示したICカードコマンド処理の信号波形を表す。ICカードチップ150の環境設定の信号波形1104と1204は、N個の設定コマンド処理の信号波形が連なって構成される。図11と図12において、1106と1206は、それぞれ図6に示した非活性化の信号波形を表す。図11と図12において、縦方向の破線1101、1103、1105、1107、1201、1203、1205、1207はそれぞれ特定の時刻を表す。1101はコールドリセット前の時刻、1201はウォームリセット前の時刻、1103はコールドリセット後から環境設定前の間にある時刻、1203はウォームリセット後から環境設定前の間にある時刻、1105と1205は環境設定後から非活性化前の間にある時刻、1107と1207は非活性化後の時刻である。

図11を参照して、第1次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータAが0のときは、信号波形に変化はない。A = 1のときは、時刻1101から時刻1103までの範囲の信号波形となる。A = 2のときは、時刻1101から時刻1105までの範囲の信号波形となる。A = 3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

図11を参照して、ICカード制御パラメータAが0または3のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B = 1かつICカード制御パラメータC = 1のときは、時刻1101から時刻1103までの範囲の信号波形となる。B = 1かつC = 2のときは、時刻1101から時刻1105までの範囲の信号波形となる。B = 1かつC = 3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

図12を参照して、ICカード制御パラメータAが1または2のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B = 1かつICカード制御パラメータC = 1のときは、時刻1201から時刻1203までの範囲の信号波形となる。B = 1かつC = 2のときは、時刻1201から時刻1205までの範囲の信号波形となる。B = 1かつC = 3のときは、時刻1201から時刻1207までの範囲の信号波形となる。B = 2かつC = 2のときは、時刻1203から時刻1205までの範囲の信号波形となる。B = 2かつC = 3のときは、時刻1203から時刻1207までの範囲の信号波形となる。B = 3のときは、時刻1205から時刻1207までの範囲の信号波形となる。

図13は、図7のステップ712において、CPU121が、ホスト機器220が要求し

10

20

30

40

50

たセキュリティ処理を I C カードチップ 150 によって実行するときのフローチャートを表している。セキュリティ処理を開始する (1301) と、まず I C カードチップ 150 が非活性状態かをチェックする (1302)。非活性状態ならば、I C カードチップ 150 をコールドリセットし (1303)、ステップ 1306 に移る。活性状態ならば、ステップ 1304 に移る。ステップ 1304 では、I C カードチップ 150 に I C カードコマンドを発行する前に I C カードチップ 150 を再リセットする必要があるかをチェックする。必要があるならば、I C カードチップ 150 をウォームリセットし (1305)、ステップ 1306 に移る。必要がないならば、ステップ 1306 に移る。ステップ 1306 では、I C カードチップ 150 の環境設定をおこなう必要があるかをチェックする。必要があるならば、I C カードチップ 150 の環境設定をおこない (1307)、ステップ 1308 に移る。必要がないならば、ステップ 1308 に移る。ステップ 1308 では、I C カードチップ 150 の C L K 2 端子に供給するクロック信号の周波数 F_2 を設定する。そして、C P U 121 は I C カードチップ 150 にセキュリティコマンドを発行し、I C カードチップ 150 はそれを処理する (1309)。セキュリティコマンドの処理時間は、クロック周波数 F_2 に依存する。次に、I C カードチップ 150 が出力する I C カードレスポンスにより、その処理が成功したかどうかを判定する (1310)。成功ならば、ステップ 1311 に移る。失敗ならば、ステップ 1312 に移る。ステップ 1311 では、I C カードチップ 150 に発行すべきセキュリティコマンドが全て完了したかをチェックする。発行すべきセキュリティコマンドがまだあるならば、ステップ 1304 に移る。発行すべきセキュリティコマンドが全て完了したならば、ステップ 1314 に移る。ステップ 1312 では、失敗したセキュリティコマンドをリトライすることが可能かを判定する。リトライできるなら、リトライ設定をおこない (1313)、ステップ 1304 に移る。リトライ設定とは、リトライすべきセキュリティコマンドやその関連データを C P U 121 が再度準備することである。リトライできないならステップ 1314 に移る。これは、ホスト機器 220 が要求したセキュリティ処理が失敗したことを意味する。ステップ 1314 では、I C カード制御パラメータ D をチェックする。D = 1 ならば、I C カードチップ 150 を非活性化して (1315)、セキュリティ処理を終了する (1316)。D = 1 でないならば、I C カードチップ 150 を活性状態に保ったままセキュリティ処理を終了する (1316)。図 13 のフローチャートにおいては、クロック周波数 F_2 を、ステップ 1309 で発行するセキュリティコマンドの種類によって変えることができるよう、ステップ 1308 をステップ 1309 の直前に位置させたが、ステップ 1308 はそれ以外の位置にあってもよい。

従来の I C カードへの攻撃法を有効にしている要因のひとつとして、I C カードの駆動クロックが外部の接続装置から直接供給されることがあげられる。駆動クロックが接続装置の制御下にあるため、タイミング解析や電力差分解析においては、電気信号の測定において I C カード内部処理のタイミングの獲得が容易になる。一方、故障利用解析においては、異常な駆動クロックの供給による演算エラーの発生が容易になる。これに対し、本発明によれば、MMC110 内部で I C カードチップ 150 によりセキュリティ処理を実行するとき、ホスト機器 220 は I C カードチップ 150 の駆動クロックを直接供給できない。CPU121 は、I C カードチップ 150 へ供給するクロックの周波数 F2 を自由に設定することができる。これにより、ホスト機器 220 の要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。ホスト機器 220 が高速なセキュリティ処理を要求するならば周波数 F2 を高く設定し、低い消費電力を要求するならば周波数 F2 を低く設定したり、クロックを適度に停止させればよい。また、CPU121 は、周波数 F2 だけでなくクロックの供給開始タイミング、供給停止タイミングを自由に設定できる。これらをランダムに変化させることにより、I C カードチップ 150 に対するタイミング解析、電力差分解析、故障利用解析と呼ばれる攻撃法を困難にすることができます。タイミング解析は、攻撃者が暗号処理 1 回の処理時間を正確に計測可能であることを仮定しているため、その対策としては、攻撃者が処理時間計測を正確に行えないようにすることが有効である。本発明によりタイミング解析が困難になる理由は、I C カードチップ 150 が I C カード

ドコマンドを処理している時間の長さをホスト機器 220 が正確に計測できないためである。電力差分解析の対策としては、処理の実行タイミングや順序に関する情報を外部から検出不可能にすることが有効である。本発明により電力差分解析が困難になる理由は、I C カードコマンドが発行された時刻、発行された I C カードコマンドの内容、発行された I C カードコマンドの順序 (I C カードコマンドを複数組み合わせてセキュリティ処理を実行する場合) の検出がホスト機器 220 にとって困難になるためである。故障利用解析の対策としては、I C カードにクロックや電圧や温度等の動作環境検知回路を搭載し、異常を検出したならば処理を停止あるいは使用不能にするという方法が有効である。本発明により故障利用解析が困難になる理由は、CLK2 制御回路 127 が I C カードチップ 150 に異常な駆動クロックを供給しないことが、ホスト機器 220 が I C カードチップ 150 に演算エラーを発生させるのを防止するからである。

CPU121 は、I C カードチップ 150 に供給するクロックの周波数 F2 、供給開始タイミング、供給停止タイミングの設定値を、セキュリティ処理の内容や結果に応じて変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機として変更してもよい。また、CPU121 は、これらの設定値をフラッシュメモリチップ 130 にライトし、必要なときにフラッシュメモリチップ 130 からこれらの設定値をリードして使用することもできる。これらの設定値は、図 21 において CLK2 設定情報 2113 として示されている。これにより、MMC110 が非活性化されてもこれらの設定値を保持することができ、MMC110 が活性化されるたびにあらためて設定する手間を省くことができる。

10

20

図 14 は、ホスト機器 220 がセキュリティ処理要求ライトコマンドを MMC110 に発行してから、I C カードチップ 150 でセキュリティ処理が実行されるまでの過程 (図 7 のステップ 710 ~ 712) において、MMC110 および I C カードチップ 150 の外部端子の信号波形、CPU121 によるフラッシュメモリチップ 130 へのアクセスをシンプルに表したものである。図 14 において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ 130 へのアクセス内容である。上から二行目の行から下の行に向かって、VCC1 端子 144 、 CMD 端子 142 、 CLK1 端子 145 、 DAT 端子 147 、 VCC2 端子 151 、 RST 端子 152 、 CLK2 端子 153 、 I/O 端子 157 で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準 (L レベル) を表す。図 14 を参照して、ホスト機器 220 がセキュリティ処理要求ライトコマンドを MMC110 に発行してから、I C カードチップ 150 でセキュリティ処理が実行されるまでの過程を説明する。まず、ホスト機器 220 は CMD 端子 142 にセキュリティ処理要求ライトコマンドを送信する (1401) 。次に、ホスト機器 220 は CMD 端子 142 からセキュリティ処理要求ライトコマンドのレスポンスを受信する (1402) 。このレスポンスは、MMC110 がコマンドを受信したことをホスト機器 220 に伝えるものであり、セキュリティ処理の実行結果ではない。次に、ホスト機器 220 は DAT 端子 147 にセキュリティ処理要求を送信する (1403) 。セキュリティ処理要求とは、セキュリティ処理の内容や処理すべきデータを含むホストデータである。次に、MMC110 は DAT 端子 147 を L レベルにセットする (1404) 。MMC110 は、これによりビギー状態であることをホスト機器 220 に示す。次に、CPU121 は、ホスト機器 220 から受信したセキュリティ処理要求をフラッシュメモリチップ 130 にライトするコマンドを発行する (1405) 。セキュリティ処理要求をフラッシュメモリチップ 130 にライトすることにより、CPU121 がセキュリティ処理要求を I C カードコマンド形式で記述する処理 (図 7 のステップ 711) において、CPU121 内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求のデータサイズが大きいときに有効である。なお、フラッシュメモリチップ 130 にライトされたセキュリティ処理要求は、図 21 においてセキュリティ処理バッファ領域 2114 に格納される。また、ライトコマンド発行 1405 は必須な操作ではない。ライト処理期間 1406 は、フラッシュメモリチップ 130 がセキュリティ処理要求のライト処理を実行している期間を表す。セキュリティ処理 1407 は I C カードチップ 150 によるセキュリティ処理の信号波形を表す。

30

40

50

この信号波形は図 13 のフローチャートの遷移過程に依存する。セキュリティ処理 1407 は、ライト処理期間 1406 とオーバラップさせることができる。一般にフラッシュメモリチップ 130 のライト処理期間 1406 はミリ秒のオーダーであるため、セキュリティ処理 1407 とオーバラップさせることは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。リード/ライト 1408 は、セキュリティ処理 1407 の実行中に、フラッシュメモリチップ 130 からセキュリティ処理要求をリードしたり、I C カードチップ 150 が出力した計算結果をフラッシュメモリチップ 130 にライトするアクセスを示している。このアクセスにより、CPU 121 内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求やセキュリティ処理結果のデータサイズが大きいときに有効である。リード/ライト 1408 は必須ではない。セキュリティ処理 1407 が完了したら、MMC 110 は DAT 端子 147 を H レベルにセットする (1409)。MMC 110 は、これによりセキュリティ処理が完了したことをホスト機器 220 に示す。

図 15 は、図 14 におけるセキュリティ処理 1407 の信号波形の一例を表したものである。図 15 において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ 130 へのアクセス内容である。上から二行目の行から下の行に向かって、VCC 2 端子 151、RST 端子 152、CLK 2 端子 153、I/O 端子 157 で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準 (L レベル) を表す。1501 は図 3 に示したコールドリセットの信号波形を表し、1504 は図 4 に示したウォームリセットの信号波形を表し、1502 および 1505 は図 11 (あるいは図 12) に示した環境設定の信号波形を表し、1503 および 1506 および 1507 は図 5 に示した I C カードコマンド処理の信号波形を表し、1508 は図 6 に示した非活性化の信号波形を表す。I C カードチップ 150 の外部端子において図 15 に示した信号波形が観測されるのは、図 13 のフローチャートが 1301、1302、1303、1306、1307、1308、1309、1310、1311、1304、1305、1306、1307、1308、1309、1310、1311、1314、1315、1316 の順で遷移するときである。図 15 を参照して、図 14 のセキュリティ処理 1407 の実行中における CPU 121 によるフラッシュメモリチップ 130 へのアクセス (リード/ライト 1408) を説明する。このアクセスには、図 21 におけるセキュリティ処理バッファ領域 2114 を使用する。リード 1509、1511、1512 は、それぞれ、セキュリティコマンド処理 1503、1506、1507 において I C カードチップ 150 に送信する I C カードコマンドを構築するために必要なデータを、フラッシュメモリチップ 130 からリードするアクセスである。ライト 1510 は、セキュリティコマンド処理 1503 において I C カードチップ 150 が出力した計算結果を、フラッシュメモリチップ 130 にライトするアクセスである。ライト 1513 は、セキュリティコマンド処理 1506 および 1507 において I C カードチップ 150 が出力した計算結果を、フラッシュメモリチップ 130 にまとめてライトするアクセスである。リード 1509、1511、1512 は、それぞれ、セキュリティコマンド処理 1503、1506、1507 以前の I C カードチップ 150 へのアクセスとオーバラップさせることができる。ライト 1510、1513 は、それぞれ、セキュリティコマンド処理 1503、1507 以後の I C カードチップ 150 へのアクセスとオーバラップさせることができる。これらのオーバラップは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。さらに、フラッシュメモリチップ 130 のライト単位が大きい場合は、ライト 1513 のように複数の計算結果をまとめてライトすることができる。これは、フラッシュメモリチップ 130 へのライト回数を削減し、フラッシュメモリチップ 130 の劣化を遅らせる効果がある。なお、ライト 1510、1513 でフラッシュメモリチップ 130 にライトする内容は、I C カードチップ 150 が出力した計算結果そのものに限定されず、図 7 のステップ 715 でホスト機器 220 に返すセキュリティ処理結果またはその一部であってもよい。この場合、図 7 のステップ 714 またはその一部は、ステップ 712 の中に実行されることになる。

10

20

30

40

50

図16は、ホスト機器220がセキュリティ処理結果リードコマンドをMMC110に発行してから、MMC110がセキュリティ処理結果を出力するまでの過程（図7のステップ713～715）において、MMC110の外部端子の信号波形、CPU121によるフラッシュメモリチップ130へのアクセスをシンプルに表したものである。図16において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Lレベル）を表す。図16を参照して、ホスト機器220がセキュリティ処理結果リードコマンドをMMC110に発行してから、MMC110がセキュリティ処理結果を出力するまでの過程を説明する。まず、ホスト機器220はCMD端子142にセキュリティ処理結果リードコマンドを送信する（1601）。次に、ホスト機器220はCMD端子142からセキュリティ処理結果リードコマンドのレスポンスを受信する（1602）。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものであり、セキュリティ処理結果ではない。次に、MMC110はDAT端子147をLレベルにセットする（1603）。MMC110は、これによりビジー状態であることをホスト機器220に示す。次に、CPU121は、フラッシュメモリチップ130のセキュリティ処理バッファ領域（図21の2114）から、I Cカードチップ150が出力した計算結果をリードする（1604）。CPU121は、これをもとにセキュリティ処理結果を構築し、MMC110がDAT端子147にセキュリティ処理結果を出力する（1605）。なお、図7のステップ714またはその一部が、ステップ712の中で実行されている場合、ステップ1604ではフラッシュメモリチップ130のセキュリティ処理バッファ領域（図21の2114）からセキュリティ処理結果またはその一部をリードする。なお、フラッシュメモリチップ130のセキュリティ処理バッファ領域（図21の2114）を利用しないでセキュリティ処理結果を構築する場合、ステップ1604は必要ない。

図27は、図7のステップ710においてMMC110に送信するセキュリティ処理要求データ、およびステップ715でホスト機器220が受信するセキュリティ処理結果データそれぞれのフォーマットの一例を示したものである。このフォーマットは、要求されたセキュリティ処理の内容が1つのI Cカードコマンドで表現でき、セキュリティ処理の結果が1つのI Cカードレスポンスで表現できる場合に適用することが好ましい。I Cカードチップ150に送信するI Cカードコマンド、I Cカードチップ150から受信するI CカードレスポンスはともにISO/IEC7816-4規格に従う。本規格によれば、I Cカードコマンドの構成は、4バイトのヘッダ（クラスバイトCLA、命令バイトIN S、パラメータバイトP1とP2）が必須であり、必要に応じて、入力データ長指示バイトLc、入力データDataIn、出力データ長指示バイトLeが後に続く。また、I Cカードレスポンスの構成は、2バイトのステータスSW1とSW2が必須であり、必要に応じて、出力データDataOutがその前に置かれる。本フォーマットにおけるセキュリティ処理要求のデータ2701は、I Cカードコマンド2702の前にフォーマット識別子FID2703とI Cカードコマンド長Lca2704を付け、さらにI Cカードコマンド2702の後にダミーデータ2705をパディングしたものである。FID2703はフォーマットの識別番号またはフォーマットの属性データを含む。Lca2704の値はI Cカードコマンド2702の各構成要素の長さを合計した値である。一方、セキュリティ処理結果のデータ2711は、I Cカードレスポンス2712の前にフォーマット識別子FID2713とI Cカードレスポンス長Lra2714を付け、さらにI Cカードレスポンス2712の後にダミーデータ2715をパディングしたものである。FID2713はフォーマットの識別番号またはフォーマットの属性データを含む。Lra2714の値はI Cカードレスポンス2712の各構成要素の長さを合計した値である。なお、この図では、I CカードコマンドにLc、DataIn、Leが含まれ、I CカードレスポンスにDataOutが含まれる場合のフォーマット例を表している。Multi Media Card仕様では、リード/ライトアクセスするデータを固定長の

ブロック単位で処理することが標準となっている。よって、セキュリティ処理要求のデータ2701やセキュリティ処理結果のデータ2711のサイズもMulti Media Card仕様に準拠したブロックサイズに一致させることが好ましい。ダミーデータ2705、2715は、セキュリティ処理要求のデータ2701やセキュリティ処理結果のデータ2711のサイズをブロックサイズに一致させるために適用される。ブロックサイズとして採用する値は、一般の小型メモリカードが論理ファイルシステムに採用しているFAT方式におけるセクタサイズ(512バイト)が望ましい。パディングするダミーデータ2705、2715は全てゼロでもよいし、乱数でもよいし、CPU121やホスト機器220がデータエラーを検出したり訂正するためのチェックサムでもよい。Lca2704の値はCPU121がセキュリティ処理要求のデータ2701からダミーデータ2705を除去するために使用し、Lra2714の値はホスト機器220がセキュリティ処理結果のデータ2711からダミーデータ2715を除去するために使用する。
 MMC110の製造者や管理者は、セキュリティシステムのユーザにMMC110を提供する前やそのユーザが所有するMMC110に問題が発生した時に、MMC110に内蔵されたICカードチップ150に様々な初期データを書きこんだり、ICカードチップ150のテストをおこなったりする必要がある。MMC110の製造者や管理者によるこれらの操作の利便性を高めるために、MMC110は、ICカードチップ150の外部端子をMMC外部端子140に割りつけるインターフェース機能を持つ。これにより、図3～図6で示したようなICカードチップ150へのアクセス信号を、MMC外部端子140から直接送受信できる。このようなMMC110の動作モードを、Multi Media Card仕様に準拠した動作モードと区別して、以下、インターフェース直通モードと呼ぶ。
 10

インターフェース直通モードについて詳細に説明する。図17は、ICカードチップ150の外部端子をMMC外部端子140に割りつけるときの対応関係の一例を表している。この例では、RST端子152をCS端子141に割り付け、GND2端子155をGND1端子143、146に割り付け、VCC2端子151をVCC1端子144に割り付け、CLK2端子153をCLK1端子145に割り付け、I/O端子157をDAT端子147に割り付ける。このとき、CS端子141とCLK1端子145は入力端子、DAT端子147は入出力端子として機能する。

MMC110は、特定のメモリカードコマンドを受信すると、動作モードをインターフェース直通モードへ移したり、インターフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻すことができる。以下、動作モードをインターフェース直通モードへ移すメモリカードコマンドを直通化コマンド、動作モードをインターフェース直通モードから通常の状態に戻すメモリカードコマンドを復帰コマンドと呼ぶ。図1を参照して、MMC I/F制御回路123は、VCC2制御回路126、CLK2制御回路127、ICカードI/F制御回路128と接続されており、MMC110がホスト機器220から直通化コマンドを受信すると、CPU121の指示により図17で示した端子割り付けをおこなう。MMC110がホスト機器220から復帰コマンドを受信すると、CPU121の指示により図17で示した端子割り付けを解除し、MMC110はMulti Media Card仕様に準拠した動作モードに戻る。
 20

インターフェース直通モードでは、ホスト機器220がICカードチップ150に直接アクセスできるため、セキュリティの観点からインターフェース直通モードを利用できるのは限られた者だけにする必要がある。そこで、直通化コマンドの発行には、一般的のユーザに知らないパスワードの送信を必要とする。正しいパスワードが入力されないとインターフェース直通モードは利用できない。

図18は、ホスト機器220が、MMC110の動作モードをMulti Media Card仕様に準拠した動作モードからインターフェース直通モードに移し、ICカードチップ150に直接アクセスし、その後、MMC110の動作モードを再びMulti Media Card仕様に準拠した動作モードに戻すまでの処理のフローチャートを表している。ホスト機器220は処理を開始し(1801)、まずMMC110に直通化コマ
 30
 40
 50

ンドを発行する(1802)。MMC110は、直通化コマンドで送信されたパスワードが正しいかチェックする(1803)。正しければステップ1804に移り、間違っていれば処理は終了する(1810)。ステップ1804では、CPU121は、ICカードチップ150をコールドリセットする。そして、図17で示した端子割り付けをおこないインターフェースを直通化する(1805)。この時点から、ホスト機器220はICカードチップ150に直接アクセスする(1806)。ホスト機器220がICカードチップ150への直接アクセスを終了し、MMC110の動作モードを再びMulti Media Card仕様に準拠した動作モードに戻すときは、MMC110に復帰コマンドを発行する(1807)。すると、CPU121は図17で示した端子割り付けを解除し、MMC110はMulti Media Card仕様に準拠した動作モードに戻る(1808)。そして、CPU121は、ICカードチップ150を非活性化する(1809)。以上で、処理は終了する(1810)。

図19は、図18のステップ1801～1806の過程において、MMC110およびICカードチップ150の外部端子の信号波形をシンプルに表したものである。図19において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。1905は、図3のコールドリセットの信号波形を示す。モード移行時刻1906は、動作モードがインターフェース直通モードに移る時刻を表す。

図19を参照して、ホスト機器220がMMC110の動作モードをMulti Media Card仕様に準拠した動作モードからインターフェース直通モードに移しICカードチップ150に直接アクセスする過程を説明する。なお、MMC110のVCC1端子144には3V(VCC2端子151の標準電圧)が供給されている。ホスト機器220がCMD端子142に直通化コマンドを入力すると(1901)、CMD端子142から直通化コマンドのレスポンスが出力される(1902)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。次に、ホスト機器220はDAT端子147にパスワードを入力する(1903)。パスワード入力後、MMC110はDAT端子147にLレベルを出力し(1904)、ビジー状態であることをホスト機器220に示す。ビジー状態の間に、CPU121は、ICカードチップ150をコールドリセットする(1905)。そして、モード移行時刻1906において、動作モードをインターフェース直通モードに移す。このときに、DAT端子147はLレベルからハイインピーダンス状態になる。これにより、ホスト機器220はビジー状態の解除を知ることができる。この時点から、ホスト機器220はICカードチップ150に直接アクセスする。例えば、CLK1端子145にクロックを供給すると(1907)、CLK2端子153にそのクロックが供給される(1908)。また、DAT端子147にICカードコマンドを送信すると(1909)、I/O端子157にそのICカードコマンドが送信される(1910)。

図20は、図18のステップ1807～1810の過程において、MMC110およびICカードチップ150の外部端子の信号波形をシンプルに表したものである。図20において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。モード復帰時刻2003は、動作モードがインターフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻る時刻を表す。2004は、図6の非活性化の信号波形を示す。図20を参照して、ホスト機器220がMMC110の動作モードをインターフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻す過程を説明する。なお、MMC110のVCC1端子144には3V(VCC2端子151の標準電圧)が供給されている。ホスト機器220がCMD端子142に復帰コマンドを入力す

10

20

30

40

50

ると(2001)、CMD端子142から復帰コマンドのレスポンスが出力される(2002)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。そして、モード復帰時刻2003において、MMC110はDAT端子147にLレベルを出力してビジー状態であることをホスト機器220に示し、それと同時に動作モードをMulti Media Card仕様に準拠した動作モードに戻す。ビジー状態の間に、CPU121は、ICカードチップ150を非活性化する(2004)。そして、MMC110は、DAT端子147をハイインピーダンス状態にし(2005)、復帰コマンドの処理が完了したことをホスト機器220に示す。これ以後、ホスト機器220はICカードチップ150に直接アクセスできない。ホスト機器220が、CLK1端子145にクロックを供給しながらCMD端子142に何らかのメモリカードコマンドを送信した場合、ICカードチップ150にそのクロック信号(2006)は伝わらない。2001や2002においてホスト機器220がCLK1端子145に供給するクロック信号は、ICカードチップ150のCLK2端子153にも伝わるが、DAT端子147がハイインピーダンス状態であるため、ICカードチップ150がICカードコマンドを誤って認識することはない。10

図21において、セキュリティ処理ステータス領域2116には、ICカードチップ150によるセキュリティ処理の進捗状況を示す情報を格納する。CPU121は、この情報をセキュリティ処理の実行中に更新することができる。例えば、セキュリティ処理の途中でMMC110への電源供給が停止した場合、電源供給再開時にCPU121がこの情報をリードして参照すれば、セキュリティ処理を中断した段階から再開することができる。本発明の実施形態によれば、メモリカード外部からICチップの駆動クロックを直接供給しないため、ICチップの処理時間を正確に計測できず、また、処理の実行タイミングや順序の検出が困難になる。さらに、異常な駆動クロックを供給することができず、演算エンジンを発生させるのが困難になる。したがって、タイミング解析、電力差分解析、故障利用解析攻撃法に対するセキュリティが向上する。20

本発明の実施形態によれば、メモリカード外部からICチップの制御方式を自由に設定できる。例えば、高速処理が要求されるならば、ICチップの駆動クロックの周波数を高くした制御方式を設定し、低消費電力が要求されるならば、ICチップの駆動クロックの周波数を低くしたり、ICチップの駆動クロックを適度に停止させる制御方式を設定することができる。したがって、セキュリティシステムの要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。30

本発明によれば、ICチップによるセキュリティ処理に必要なデータや、ICチップを管理するための情報を、フラッシュメモリに保持することができる。したがって、セキュリティ処理の利便性を向上させることができる。

本発明の実施形態によれば、MMCの製造者や管理者が、MMC内部のICチップに直接アクセスすることができる。したがって、MMC内部のICチップの初期化やメンテナンスを、従来のICカードと同様な方法で実現できる。

本発明の実施形態によれば、フラッシュメモリチップを備えたMMCに、セキュリティ機能を追加する場合、セキュリティ評価機関の認証を予め受けたICカードチップ追加搭載することによって、セキュリティ評価機関によるMMCの認証が不要となるため、MMCの開発期間又は製造期間が短縮する。40

産業上の利用可能性

本発明によれば、記憶装置のセキュリティを向上するという効果を奏する。

本発明によれば、記憶装置の製造が簡略化されるという効果を奏する。

上記記載は実施例についてなされたが、本発明はその精神と添付クレームの範囲内で種々の変更および修正をすることができるることは当業者に明らかである。

【図面の簡単な説明】

第1図は、本発明を適用したMMCの内部構成を示す図である。

第2図は、本発明を適用したMMCのホスト機器の内部構成、およびホスト機器とMMCとの接続状態を示す図である。50

第3図は、I Cカードチップのコールドリセット時の信号波形を示す図である。

第4図は、I Cカードチップのウォームリセット時の信号波形を示す図である。

第5図は、I CカードチップのI Cカードコマンド処理時の信号波形を示す図である。

第6図は、I Cカードチップの非活性化時の信号波形を示す図である。

第7図は、ホスト機器によるMMCへのアクセスを示したフローチャートである。

第8図は、I Cカード制御パラメータとそれに対応するI Cカードへの処理内容を示す図表である。

第9図は、I Cカードチップに対する第1次I Cカード初期化の詳細なフローチャートである。

第10図は、I Cカードチップに対する第2次I Cカード初期化の詳細なフローチャートである。

第11図は、非活性状態のI Cカードチップに対するI Cカード初期化時の信号波形を示す図である。

第12図は、活性状態のI Cカードチップに対するI Cカード初期化時の信号波形を示す図である。

第13図は、I Cカードチップによるセキュリティ処理の詳細なフローチャートである。

第14図は、セキュリティ処理要求ライトコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。

第15図は、I Cカードチップによるセキュリティ処理実行時の信号波形とフラッシュメモリチップアクセスの一例を示す図である。

第16図は、セキュリティ処理結果リードコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。

第17図は、インターフェース直通モードにおけるMMC外部端子とI Cカードチップ外部端子の対応関係を示す図である。

第18図は、インターフェース直通モードへ移行する処理とインターフェース直通モードから復帰する処理のフローチャートである。

第19図は、インターフェース直通モードへ移行する処理時の信号波形を示す図である。

第20図は、インターフェース直通モードから復帰する処理時の信号波形を示す図である。

第21図は、フラッシュメモリチップの内部構成を示す図である。

第22図は、本発明を適用したMMCの内部構成を簡単に示す図である。

第23図は、本発明を適用したMMCをコンテンツ配信に応用した例を示す図である。

第24図は、本発明を適用したSDカードの内部構成を簡単に示す図である。

第25図は、本発明を適用したメモリースティックの内部構成を簡単に示す図である。

第26図は、本発明のI Cカードチップの内部構成を示す図である。


第27図は、セキュリティ処理要求とセキュリティ処理結果の各データフォーマットの一例を示す図である。

10


20

30

【 四 1 】




【図2】




(3)

FIG.3




(4)

FIG.4




【図5】

FIG.5



(6)

FIG.6



【図7】




FIG.7

【図8】





FIG.8

【図9】

FIG.9



【図10】





FIG.10


【図 1 1】

FIG.11




【図 1 2】


FIG.12




【図 1 3】




【図 1 4】



【図15】




【図16】




【図17】

FIG.17




【図18】


FIG.18



【図19】




【図20】




【図21】


FIG.21




【図22】




【図23】




【図24】



【図25】




【図26】



【図27】

FIG.27



フロントページの続き

(72)発明者 角田 元泰

日本国神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 田中 紀夫

日本国神奈川県川崎市幸区鹿島田890番地 株式会社日立製作所金融システム事業部内

(72)発明者 片山 国弘

日本国東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

(72)発明者 木村 光一

日本国神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 橋野 富久

日本国神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

審査官 日下 善之

(56)参考文献 特開平09-054710(JP, A)

特開平07-282163(JP, A)

特開平06-131517(JP, A)

特開平11-031066(JP, A)

特開2001-077805(JP, A)

(58)調査した分野(Int.Cl., DB名)

G06K 19/073

G06K 19/10