

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4222509号
(P4222509)

(45) 発行日 平成21年2月12日 (2009. 2. 12)

(24) 登録日 平成20年11月28日 (2008. 11. 28)

(51) Int. Cl.

F I

G O 6 K 19/073 (2006. 01)

G O 6 K 19/00

P

G O 6 K 19/10 (2006. 01)

G O 6 K 19/00

R

請求項の数 16 (全 32 頁)

(21) 出願番号 特願2003-502779 (P2003-502779)
 (86) (22) 出願日 平成14年5月29日 (2002. 5. 29)
 (86) 国際出願番号 PCT/JP2002/005236
 (87) 国際公開番号 W02002/099742
 (87) 国際公開日 平成14年12月12日 (2002. 12. 12)
 審査請求日 平成17年5月12日 (2005. 5. 12)
 (31) 優先権主張番号 特願2001-167617 (P2001-167617)
 (32) 優先日 平成13年6月4日 (2001. 6. 4)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 503121103
 株式会社ルネサステクノロジ
 東京都千代田区大手町二丁目6番2号
 (74) 代理人 100080001
 弁理士 筒井 大和
 (72) 発明者 水島 永雅
 日本国神奈川県川崎市麻生区王禅寺109
 9番地 株式会社日立製作所システム開発
 研究所内
 (72) 発明者 常広 隆司
 日本国神奈川県川崎市麻生区王禅寺109
 9番地 株式会社日立製作所システム開発
 研究所内

最終頁に続く

(54) 【発明の名称】 記憶装置

(57) 【特許請求の範囲】

【請求項 1】

データを記憶可能なメモリと、前記データを記憶可能でかつ前記データのセキュリティ処理を実行可能な処理装置と、外部のホスト機器からのコマンドに基づいて、前記メモリと前記処理装置とを制御するコントローラとを備えた記憶装置であって、

前記コントローラは、前記ホスト機器からの前記コマンドに前記データのセキュリティ処理に関する情報が含まれていた場合に、前記処理装置を選択し、前記コントローラが生成した前記処理装置を駆動するための駆動クロックを供給して制御し、

前記コントローラは、生成する前記駆動クロックの周波数および前記処理装置への供給タイミングを動的に変更することができる記憶装置。

【請求項 2】

請求の範囲第1項に記載の記憶装置において、

前記メモリは、

前記ホスト機器からアクセス可能な第1の記憶領域と、

前記ホスト機器からのアクセスが制限され、かつ、前記コントローラと前記処理装置の少なくとも1つからの要求に応じて、前記処理装置によって利用されるデータを記憶するための第2の領域とを備え、

前記第2の領域に記憶される、前記処理装置によって利用されるデータは、前記処理装置を制御するためのパラメータと、前記処理装置の環境設定のための情報と、前記処理装置を駆動するための前記駆動クロックを設定するための情報と、前記処理装置がセキュリ

ティ処理を実行するためのステータスとの、少なくとも1つを含む記憶装置。

【請求項3】

請求の範囲第1項に記載の記憶装置において、

前記コントローラは、前記ホスト機器からの処理要求が低速である場合の前記駆動クロックの周波数よりも、前記ホスト機器からの処理要求が高速である場合の前記駆動クロックの周波数を大きくする記憶装置。

【請求項4】

請求の範囲第1項に記載の記憶装置において、

前記データのセキュリティ処理は、前記データの暗号化又は復号化のための処理を含む記憶装置。

10

【請求項5】

請求の範囲第1項に記載の記憶装置において、

前記コントローラは、前記メモリが解釈可能な第1のコマンドを前記ホスト機器から受信し、予め定められたルールに従って、前記第1のコマンドを、前記処理装置が解釈可能な第2のコマンドへ変換し、前記第2のコマンドを前記処理装置へ送信する記憶装置。

【請求項6】

請求の範囲第1項に記載の記憶装置において、

前記メモリは、前記コントローラが前記処理装置への前記データの書き込み要求を前記ホスト機器から受信した場合に、前記データが前記処理装置へ書き込まれるためのバッファとして利用される記憶装置。

20

【請求項7】

請求の範囲第6項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求された前記データのサイズに応じて、前記メモリをバイパスして前記処理装置に前記データを送信するか又は前記メモリに一旦記憶させた後に前記処理装置へ前記データを送信するかを決定する記憶装置。

【請求項8】

請求の範囲第7項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求された前記データのサイズが、前記処理装置が受信可能な許容データサイズ以上の場合に、前記メモリに一旦記憶させた後に前記処理装置へ前記データを送信する記憶装置。

30

【請求項9】

請求の範囲第7項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求された前記データのサイズが、前記処理装置が受信可能な許容データサイズ以下の場合に、前記メモリをバイパスして前記処理装置に前記データを送信する記憶装置。

【請求項10】

請求の範囲第1項に記載の記憶装置において、

前記コントローラは、前記処理装置を駆動するための電力を生成して前記処理装置へ供給する記憶装置。

【請求項11】

請求の範囲第10項に記載の記憶装置において、

前記コントローラは、前記処理装置を停止する場合に、前記処理装置への前記電力の供給を維持したまま、前記処理装置への前記駆動クロックの供給を停止する記憶装置。

40

【請求項12】

請求の範囲第10項に記載の記憶装置において、

前記コントローラは、

前記処理装置への前記電力の供給が停止している場合に、前記処理装置への前記電力の供給を開始し、その後、前記処理装置への前記駆動クロックの供給を開始し、その後、前記処理装置のデータ入出力端子をプルアップ状態とし、その後、前記処理装置へ供給するリセット信号をハイレベル状態とすることで、前記処理装置のコールドリセットを行い、

50

前記処理装置へ前記電力が供給されている場合に、前記処理装置への前記駆動クロックの供給を開始し、前記リセット信号をローレベル状態とし、前記データ入出力端子をプルアップ状態とし、前記リセット信号をハイレベルとすることで、前記処理装置のウォームリセットを行う記憶装置。

【請求項 1 3】

請求の範囲第 1 項に記載の記憶装置からなるメモリカードであって、
前記メモリはフラッシュメモリチップであり、
前記処理装置は、認証機関によって予め認証された IC チップであるメモリカード。

【請求項 1 4】

請求の範囲第 1 3 項に記載のメモリカードにおいて、
該記憶装置は、前記コントローラと前記ホスト機器とを接続するための外部端子とを備え、

前記 IC チップのグランド端子は、前記外部端子に接続され、
前記 IC チップの電源入力端子とリセット入力端子とクロック入力端子とデータ入出力端子は、前記コントローラに接続されるメモリカード。

【請求項 1 5】

請求の範囲第 1 4 項に記載のメモリカードにおいて、
前記フラッシュメモリチップの電源端子とグランド端子は、前記外部端子に接続され、
前記フラッシュメモリチップのデータ入出力端子とレディ / ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、前記コントローラに接続されるメモリカード。

【請求項 1 6】

請求の範囲第 1 4 項に記載のメモリカードにおいて、
前記ホスト機器からの特定のコマンドにより、前記 IC チップの前記電源入力端子と前記リセット入力端子と前記クロック入力端子と前記データ入出力端子を、前記外部端子に接続するメモリカード。

【発明の詳細な説明】

技術分野

本発明は、セキュリティ機能を搭載した記憶装置及びその記憶装置が挿入可能なホスト機器及びその記憶装置が挿入されたホスト機器に係り、特に、電氣的に消去可能な不揮発性メモリ（例えば、フラッシュメモリ）を有するメモリカード及びそのメモリカードが挿入可能なホスト機器及びそのメモリカードが挿入されたホスト機器に関する。

背景技術

IC カードは、プラスチックカード基板中に IC（集積回路）チップを埋め込んだものであり、その表面に IC チップの外部端子を持つ。IC チップの外部端子には電源端子、クロック端子、データ入出力端子などがある。IC チップは、接続装置が外部端子から電源や駆動クロックを直接供給することによって動作する。IC カードは外部端子を通して端末機などの接続装置との間で電気信号を送受信することにより、接続装置と情報交換をおこなう。情報交換の結果として、IC カードは計算結果や記憶情報の送出、記憶情報の変更をおこなう。IC カードは、これらの動作仕様に基づいて、機密データ保護や個人認証などのセキュリティ処理を実行する機能を持つことができる。IC カードは、クレジット決済やバンキングなど機密情報のセキュリティが必要とされるシステムにおいて、個人識別のためのユーザデバイスとして利用されている。

セキュリティシステムにおいて利用される IC カードは、秘密情報を用いて演算を行う際に、その秘密情報あるいはその秘密情報を推定できるような情報を外にももらさないように設計される必要がある。すなわち、耐タンパ性を持つことが必要とされる。このような外にももらしてはならない秘密情報を解析する攻撃方法としては、タイミング解析、電力差分解析、故障利用解析などが知られている。

タイミング解析は、暗号処理時間が秘密情報の内容に依存して異なる場合、その時間差を統計的に解析して秘密情報を推定する攻撃法である。暗号アルゴリズムを実装する際、処

10

20

30

40

50

理時間の短縮やプログラムサイズの縮小を目的として、秘密情報の内容に依存して不要処理をスキップしたり分岐処理を行ったりするような最適化を適用することがある。このような最適化を適用すると、暗号処理時間が秘密情報の内容に依存して異なる。そのため処理時間を見ることで秘密情報の内容を推定できる可能性がある。

電力差分析は、暗号処理の実行中にＩＣカードの電源端子から供給される電力を測定し、そこから消費電力の差分を解析することにより秘密情報を推定する攻撃法である。

故障利用解析は、ＩＣカードの計算誤りを利用した攻撃法である。ＩＣカードに一過性の故障あるいは他の機能に影響を与えない範囲の限定的な障害を与え、ＩＣカードに攻撃者の望む異常な処理を行わせる。ＩＣカードに高電圧を加えたり、瞬間的にクロック周波数や駆動電圧を変動させることにより故意にエラーを発生させた場合、その結果得られる誤った計算結果と正しい計算結果から秘密情報が得られる可能性がある。

ＩＣカードは、実用上、これらの攻撃法に対する対策手段を持たなければならない。

発明の開示

本発明の第１の目的は、セキュリティを向上した記憶装置を提供することである。

本発明の第２の目的は、製造が簡略化された記憶装置を提供することである。

第１の目的を達成するために、本発明は、データを記憶可能なメモリと、データを記憶可能でかつデータのセキュリティ処理を実行可能な処理装置と、外部のホスト機器からのコマンドに基づいて、メモリと処理装置とを制御するコントローラとを備える。

第１の目的を達成するために、本発明は、フラッシュメモリチップと、コントローラと、外部端子と、ＩＣチップとを備え、ＩＣチップのグランド端子は外部端子に接続され、ＩＣチップの電源入力端子とリセット入力端子とクロック入力端子とデータ入出力端子は、コントローラに接続される。

第２の目的を達成するために、データを記憶可能なフラッシュメモリチップと、フラッシュメモリチップへのデータの読み書きを制御するコントローラと、ＩＣチップとを備え、ＩＣチップは、認証機関によって予め認証された後に搭載される。

本発明の他の目的、特徴及び利点は添付図面に関する以下の本発明の実施例の記載から明らかになるであろう。

発明を実施するための最良の形態

以下、本発明の一実施形態について説明する。

図２２は、本発明を適用したMulti Media Card (Multi Media CardはInfineon Technologies AGの登録商標である。以下、「MMC」と略記する。)の内部構成図を簡単に表したものである。MMC 110は、Multi Media Card仕様に準拠するのが好ましい。MMC 110は、外部に接続したホスト機器 220がMulti Media Card仕様に準拠したメモリカードコマンドを発行することによって、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。ホスト機器 220は、例えば、携帯電話、携帯情報端末(PDA)、パーソナルコンピュータ、音楽再生(及び録音)装置、カメラ、ビデオカメラ、自動預金預払器、街角端末、決済端末等が該当する。MMC 110は、MMC外部端子 140、コントローラチップ 120、フラッシュメモリチップ 130、ＩＣカードチップ 150を持つ。フラッシュメモリチップ 130は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。MMC外部端子 140は７つの端子から構成され、外部のホスト機器 220と情報交換するために、電源供給端子、クロック入力端子、コマンド入出力端子、データ入出力端子、グランド端子を含む。コントローラチップ 120は、MMC 110内部の他の構成要素(MMC外部端子 140、フラッシュメモリチップ 130、ＩＣカードチップ 150)と接続されており、これらを制御するマイコンチップである。ＩＣカードチップ 150は、ＩＣカードのプラスチック基板中に埋め込むためのマイコンチップであり、その外部端子、電気信号プロトコル、コマンドはISO/IEC 7816規格に準拠している。ＩＣカードチップ 150の外部端子には、電源供給端子、クロック入力端子、リセット入力端子、I/O入出力端子、グランド端子がある。コントローラチップ 120は

、ＩＣカードチップ１５０の外部端子からＩＣカードチップ１５０にＩＣカードコマンドを発行することによって、外部のホスト機器２２０から要求されたセキュリティ処理に必要な演算をおこなう。

図２６は、本発明のＩＣカードチップの内部構成を示す図である。ＩＣカードチップ１５０は、演算処理を行うためのＣＰＵ（マイコン）１５８と、データ（プログラムを含む。）を記憶するためのＲＯＭ（Read Only Memory）１５９とＲＡＭ（Random Access Memory）１６０とＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）１６２と、暗号／復号に関する処理を行うための暗号コプロセッサ１６３と、外部とデータを送受信するためのシリアルインターフェース１６１とを備え、それらは、バス１６４によって接続される。そして、その暗号コプロセッサ１６３によって、ホスト機器２２０からのコマンドに応じて、ＩＣカードチップ１５０自らが、セキュリティ処理を実行することが可能である。尚、暗号コプロセッサ１６３（ハードウェア）の代わりに、プログラム（ソフトウェア）に従ってＣＰＵ１５８がセキュリティ処理を実行してもよい。

一方、フラッシュメモリチップ１３０には、記憶素子を備えるが、マイコンは存在しない。セキュリティ処理は、例えば、ＩＣカードチップ１５０内の記憶領域にデータが書き込まれるとき、又は、ＩＣカードチップ１５０内の記憶領域からデータが読み出されるときに実行される。ＩＣカードチップ１５０のＥＥＰＲＯＭの記憶容量は、フラッシュメモリチップ１３０の記憶容量より小さい。但し、ＩＣカードチップ１５０のＥＥＰＲＯＭの記憶容量は、フラッシュメモリチップ１３０の記憶容量と同じでもよいし、大きくてもよい。

ＩＣカードチップ１５０には、セキュリティ評価基準の国際標準であるＩＳＯ／ＩＥＣ１５４０８の評価・認証機関によって認証済みである製品を利用する。一般に、セキュリティ処理をおこなう機能を持つＩＣカードを実際の電子決済サービスなどで利用する場合、そのＩＣカードはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。ＭＭＣにセキュリティ処理をおこなう機能を追加することによってＭＭＣ１１０を実現し、それを実際の電子決済サービスなどで利用する場合、ＭＭＣ１１０も同様にＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。本発明によれば、ＭＭＣ１１０は、評価・認証機関によって認証済みのＩＣカードチップ１５０を内蔵し、そのＩＣカードチップ１５０を利用してセキュリティ処理をおこなう構造を持つことにより、セキュリティ処理機能を得る。したがって、ＭＭＣ１１０はＩＳＯ／ＩＥＣ１５４０８に基づくセキュリティ評価基準を容易に満足することができ、ＭＭＣにセキュリティ処理機能を追加するための開発期間を短縮することができる。

ＭＭＣ１１０は、Multi Media Card仕様に準拠した外部インタフェースを持つのが好ましい。ＭＭＣ１１０は、一種類の外部インタフェースを通じて、標準メモリカードコマンド（フラッシュメモリチップ１３０へアクセスするためのコマンド）に加えて、セキュリティ処理を実行するコマンドを受け付ける必要がある。コントローラチップ１２０は、ＭＭＣ１１０が受信したコマンドが標準メモリカードコマンドであるか、セキュリティ処理を実行するコマンドであるかによって、アクセスすべきチップを選択し、コマンド処理を分配する機能を持つ。本発明によれば、標準メモリカードコマンドを受信したならば、フラッシュメモリチップ１３０を選択し、これにフラッシュメモリコマンドを発行してホストデータを読み書きできる。また、セキュリティ処理を実行するコマンドを受信したならば、ＩＣカードチップ１５０を選択し、これにＩＣカードコマンドを発行してセキュリティ処理を実行することができる。

ＩＣカードチップ１５０の外部端子は、グランド端子を除いて、電源供給端子、クロック入力端子、リセット入力端子、Ｉ／Ｏ入出力端子がコントローラチップ１２０に接続されている。

コントローラチップ１２０は、電源供給端子、クロック入力端子を通して、ＩＣカードチップ１５０への電源供給、クロック供給を制御する。本発明によれば、ホスト機器２２０からセキュリティ処理を要求されないときには、ＩＣカードチップ１５０への電源供給や

10

20

30

40

50

クロック供給を停止させることができ、MMC 110の電力消費を削減することができる。

電源供給されていないICカードチップ150を、ICカードコマンドを受信できる状態にするには、まず、ICカードチップ150に電源供給を開始し、リセット処理(クロック供給の開始を含む)を施すことが必要である。例えば、コントローラチップ120は、MMC 110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、電源供給端子を通してICカードチップ150への電源供給を開始してもよい。あるいは、コントローラチップ120は、セキュリティ処理を実行しないときもICカードチップ150への電源供給を維持しておき、MMC 110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、リセット入力端子を通してICカードチップ150のリセット処理をおこなってもよい。本発明によれば、コントローラチップ120は、セキュリティ処理を実行するコマンドを受信するまでICカードチップ150への電源とクロック両方の供給、あるいはクロック供給のみを停止させておくことができる。したがって、MMC 110の電力消費を削減することができる。ICカードチップ150がスリープモードの動作をサポートしている場合は、セキュリティ処理を実行していない時にクロック供給のみを停止するだけでも電力消費を大幅に削減できる。これはISO/IEC 7816-3規格により、電源電圧3VでのICカードの電気特性は、通常動作状態で最大50mA、クロック停止状態で最大0.5mAと規定されているためである。なお、スリープモードとは、クロック供給を止めても電源さえ供給していれば、ICカードチップ150の内部状態(コアCPUのレジスタやRAMに保持されたデータ)が保存される動作モードである。

コントローラチップ120は、ICカードチップ150のクロック入力端子を通してICカードチップ150に供給するクロック信号をMMC 110内部で発生し、その周波数、供給開始タイミング、供給停止タイミングを制御する機能を持つ。本発明によれば、MMC外部端子140のクロック入力端子のクロック信号と無関係にすることができるため、ホスト機器220によるタイミング解析、電力差分解析、故障利用解析と呼ばれる攻撃法に対してセキュリティが向上する。

図21は、フラッシュメモリチップ130の詳細な内部構成を表している。フラッシュメモリチップ130は、ホストデータ領域2115と管理領域2110を含む。ホストデータ領域2115は、セクタ単位に論理アドレスがマッピングされている領域であり、ホスト機器220が論理アドレスを指定してデータを読み書きできる領域である。ホストデータ領域2115は、ユーザファイル領域2130とセキュリティ処理アプリケーション領域2120を含む。ユーザファイル領域2130は、ユーザが自由にファイルデータを読み書きできる領域である。セキュリティ処理アプリケーション領域2120は、ホスト機器220がセキュリティ処理アプリケーションに必要なデータを格納する領域であり、ユーザが不正にアクセスしないように、ホスト機器220のセキュリティ処理アプリケーションが論理的にユーザアクセス制限をかける。ここに格納するデータとしては、ホスト機器220のアプリケーションプログラム、そのアプリケーション専用のデータ、セキュリティ処理に使用される証明書など(例えば、電子決済アプリケーションプログラム、電子決済ログ情報、電子決済サービス証明書など)が可能である。本発明によれば、MMC 110が、ホスト機器220がセキュリティ処理をおこなう上で使用するデータをホスト機器220の代わりに格納するため、ホスト機器220にとって利便性が向上する。一方、管理領域2110は、コントローラチップ120がICカードチップ150を管理するための情報を格納する領域である。管理領域2110は、ICカード制御パラメータ領域2111、ICカード環境設定情報領域2112、CLK2設定情報領域2113、セキュリティ処理バッファ領域2114、セキュリティ処理ステータス領域2116を含む。2111~2116の領域の詳細な使用法については後述する。

コントローラチップ120は、フラッシュメモリチップ130の管理領域2110のセキュリティ処理バッファ領域2114を、ICカードチップ150でセキュリティ処理を実行する際のメインメモリまたはバッファメモリとして利用する。ホスト機器220がセキ

10

20

30

40

50

セキュリティ処理を実行するコマンドによりMMC 110にアクセスした際に、MMC 110がホスト機器220からICカードチップ150に一度に送信できないほどの大きなサイズのセキュリティ関連データを受信したならば、コントローラチップ120はフラッシュメモリチップ130へのアクセスを選択し、そのデータを十分な容量を持つセキュリティ処理バッファ領域2114に一時的に格納する。ICカードチップ150に一度に送信できないほどのサイズは、ICカードコマンドの許容データサイズ（例えば、255バイト又は256バイト）を超えるサイズである。そして、コントローラチップ120はそれをICカードチップ150に送信できるサイズのデータに分割し、分割データをフラッシュメモリチップ130から読み出し、段階的にICカードチップ150に送信する。つまり、分割されたデータの読み出し、書き込みを繰り返す。本発明によれば、ホスト機器220にとって、大きなサイズのセキュリティ関連データを扱うことができるので、セキュリティ処理の利便性が向上する。

10

上記のセキュリティ処理バッファ領域2114を含む管理領域2110は、ホスト機器220が不正にアクセスしてセキュリティ処理を解析することができないように、コントローラチップ120により物理的にホストアクセス制限がかけられている。つまり、管理領域2110はホスト機器220が直接データを読み書きできない。本発明によれば、ホスト機器220がセキュリティ処理バッファ領域2114の内容を自由に読み出したり改ざんすることができないため、セキュリティ処理の信頼性や安全性が向上する。

図23は、MMC 110を利用したセキュリティ処理の一例として、コンテンツ配信のセキュリティ処理を表したものである。コンテンツプロバイダ2310は、MMC 110を所有するユーザにコンテンツ2314を販売する業者である。ホスト機器220は、この例では、コンテンツプロバイダ2310とネットワークなどを介して接続することができる端末機である。ユーザはMMC 110をホスト機器220に接続してコンテンツ2314を購入する。以下、その手順を説明する。

20

まず、ホスト機器220はMMC 110に、フラッシュメモリチップ130に格納されたユーザ証明書2321を読み出すコマンドを発行する。MMC 110のコントローラチップ120は、フラッシュメモリチップ130のセキュリティ処理アプリケーション領域2120に格納されたユーザ証明書2321を読み出し、それをホスト機器220に送信する。そして、ホスト機器220はそれをコンテンツプロバイダ2310に送信する。コンテンツプロバイダ2310はユーザ証明書2321につけられたデジタル署名を検証する（2311）。検証が成功したならば、乱数発生器によりセッション鍵を生成し（2312）、それをユーザ証明書2321から抽出したユーザ公開鍵によって暗号化する（2313）。さらに、コンテンツ2314をそのセッション鍵によって暗号化する（2315）。コンテンツプロバイダ2310はステップ2313の結果をホスト機器220に送信する。ホスト機器220は、ステップ2313の結果をユーザ秘密鍵2322によって復号するセキュリティ処理を要求するコマンドを、MMC 110に発行する。コントローラチップ120は、ステップ2313の結果をユーザ秘密鍵2322によって復号するICカードコマンドを、ICカードチップ150に発行する。ICカードチップ150は、ユーザ秘密鍵2322によってステップ2313の結果を復号して、セッション鍵を取得する（2323）。ホスト機器220は、この復号処理が成功したかを示す情報を出力させるコマンドをMMC 110に発行する。コントローラチップ120は、ICカードチップ150の出力する復号結果（復号処理が成功したかを示すICカードレスポンス）をもとにしてホスト機器220の求める情報を構築する。そして、MMC 110はその情報をホスト機器220に送信する。次に、コンテンツプロバイダ2310は、ステップ2315の結果を、ホスト機器220に送信する。ホスト機器220は、ステップ2313の結果をセッション鍵（ステップ2323によって取得した鍵）によって復号するセキュリティ処理を要求するコマンドを、MMC 110に発行する。コントローラチップ120は、ステップ2315の結果をセッション鍵によって復号するICカードコマンドを、ICカードチップ150に発行する。ICカードチップ150は、セッション鍵によってステップ2315の結果を復号して、コンテンツ2314を復元する（2324）。コントローラ

30

40

50

チップ 120 は、このコンテンツ 2314 を IC カードチップ 150 から受信し、フラッシュメモリチップ 130 に書きこむ。ホスト機器 220 は、この復号処理が成功したかを示す情報を出力させるコマンドを MMC 110 に発行する。コントローラチップ 120 は、IC カードチップ 150 の出力する復号結果（復号処理が成功したかを示す IC カードレスポンス）をもとにしてホスト機器 220 の求める情報を構築する。そして、MMC 110 はその情報をホスト機器 220 に送信する。ホスト機器 220 が、コンテンツを無事に受信したことをコンテンツプロバイダ 2310 に伝え、コンテンツプロバイダ 2310 はユーザ証明書に記載されたユーザにコンテンツ料金を課金する。ユーザは、ホスト機器 220 で MMC 110 内のフラッシュメモリチップ 130 に格納されたコンテンツ 2314 を読み出して利用することができる。また、フラッシュメモリチップ 130 の記憶媒体に大容量のフラッシュメモリを使用すれば、多くのコンテンツを購入できる。本発明によれば、コンテンツ配信におけるセキュリティ処理とコンテンツ蓄積の両方を MMC 110 によって容易に実現できる。コンテンツ料金の決済を、IC カードチップ 150 を利用して行ってもよい。

10

図 24 と図 25 は、それぞれ、本発明を SD カード（幅 24 ミリメートル、長さ 32 ミリメートル、厚さ 2.1 ミリメートルで、9 つの外部端子をもち、フラッシュメモリを搭載した小型メモリカードである。）とメモリースティック（メモリースティックはソニー株式会社の登録商標である。）に適用したときの簡単な内部構成図を表したものである。本発明を適用した SD カード 2410 は、SD カードコントローラチップ 2420、フラッシュメモリチップ 2430、SD カード外部端子 2440、IC カードチップ 150 とを含む。本発明を適用したメモリースティック 2510 は、メモリースティックコントローラチップ 2520、フラッシュメモリチップ 2530、メモリースティック外部端子 2540、IC カードチップ 150 とを含む。フラッシュメモリチップ 2430 と 2530 は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。SD カードコントローラチップ 2420 とメモリースティックコントローラチップ 2520 はそれぞれ SD カードとメモリースティック内の他の構成要素を制御するマイコンチップである。

20

SD カード外部端子 2440 は 9 つの端子からなり、それらの位置は、端から Data 2 端子 2441、Data 3 端子 2442、Com 端子 2443、Vss 端子 2444、Vdd 端子 2445、Clock 端子 2446、Vss 端子 2447、Data 0 端子 2448、Data 1 端子 2449 の順で並んでいる。Vdd 端子 2445 は電源供給端子、Vss 端子 2444 と 2447 はグランド端子、Data 0 端子 2448 と Data 1 端子 2449 と Data 2 端子 2441 と Data 3 端子 2442 はデータ入出力端子、Com 端子 2443 はコマンド入出力端子、Clock 端子 2446 はクロック入力端子である。SD カード 2410 は、外部に接続する SD カードホスト機器 2460 とのインタフェース仕様に MMC 110 と違いがあるものの、MMC 外部端子 140 と非常に類似した外部端子を持ち、MMC 110 と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。

30

一方、メモリースティック外部端子 2540 は 10 個の端子からなり、それらの位置は、端から Gnd 端子 2541、BS 端子 2542、Vcc 端子 2543、予約端子 Rsv を 1 つ飛ばして DIO 端子 2544、INS 端子 2545、予約端子 Rsv を 1 つ飛ばして SCK 端子 2546、Vcc 端子 2547、Gnd 端子 2548 の順で並んでいる。Vcc 端子 2543 と 2547 は電源供給端子、Gnd 端子 2541 と 2548 はグランド端子、DIO 端子 2544 はコマンドおよびデータ入出力端子、SCK 端子 2546 はクロック入力端子である。メモリースティック 2510 は、外部に接続するメモリースティックホスト機器 2560 とのインタフェース仕様に MMC 110 と違いがあるものの、MMC 110 と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。

40

図 1 は、本発明を適用した MMC の詳細な内部構成図を表したものである。また、図 2 は、図 1 の MMC 110 と接続したホスト機器 220 の構成とその接続状態を表したもので

50

ある。ホスト機器 220 は、VCC1 電源 221、CLK1 発振器 222、ホストインタフェース 223 を持つ。

MMC110 は、外部のホスト機器 220 と情報交換するための MMC 外部端子 140 を持つ。MMC 外部端子 140 は、CS 端子 141、CMD 端子 142、GND1 端子 143 および 146、VCC1 端子 144、CLK1 端子 145、DAT 端子 147 の 7 つの端子とを含む。Multi Media Card 仕様は、MMC の動作モードとして MMC モードと SPI モードという 2 種類を規定しており、動作モードによって MMC 外部端子 140 の使用法は異なる。本実施例では MMC モードでの動作の場合について詳細に説明する。VCC1 端子 144 は、VCC1 電源 221 と接続されており、ホスト機器 220 が MMC110 に電力を供給するための電源端子である。GND1 端子 143 および 146 は、VCC1 電源 221 と接続されており、MMC110 の電氣的なグランド端子である。GND1 端子 143 と GND1 端子 146 は、MMC110 内部で電氣的に短絡されている。CS 端子 141 は、ホストインタフェース 223 に接続されており、SPI モードの動作において使用される入力端子である。ホスト機器 220 が、MMC110 に SPI モードでアクセスするときには、CS 端子 141 に L レベルを入力する。MMC モードの動作では、CS 端子 141 を使用する必要はない。CMD 端子 142 は、ホストインタフェース 223 に接続されており、ホスト機器 220 が、メモリカードインタフェース仕様に準拠したメモリカードコマンドを MMC110 に送信したり、同仕様に準拠したメモリカードレスポンスを MMC110 から受信するために使用する入出力端子である。DAT 端子 147 は、ホストインタフェース 223 に接続されており、ホスト機器 220 が、メモリカードインタフェース仕様に準拠した形式の入力データを MMC110 に送信したり、同仕様に準拠した形式の出力データを MMC110 から受信するために使用する入出力端子である。CLK1 端子 145 は、CLK1 発振器 222 に接続されており、CLK1 発振器 222 が生成するクロック信号が入力される端子である。ホスト機器 220 が、CMD 端子 142 を通してメモリカードコマンド、メモリカードレスポンスを送受信したり、DAT 端子 147 を通してホストデータを送受信するときに、CLK1 端子 145 にクロック信号が入力される。ホストインタフェース 223 には、CLK1 発振器 222 からクロック信号が供給されており、メモリカードコマンド、メモリカードレスポンス、ホストデータは、CLK1 発振器 222 が生成するクロック信号にビット単位で同期して、ホスト機器 220 と MMC110 との間を転送される。

MMC110 は、コントローラチップ 120 を持つ。コントローラチップ 120 は、CPU121、フラッシュメモリ I/F 制御回路 122、MMC I/F 制御回路 123、CLK0 発振器 124、VCC2 生成器 125、VCC2 制御回路 126、CLK2 制御回路 127、IC カード I/F 制御回路 128 とを含む。これらの構成要素 121 ~ 128 は、ホスト機器 220 から VCC1 端子 144 や GND1 端子 143、146 を通して供給された電力により動作する。MMC I/F 制御回路 123 は、CS 端子 141、CMD 端子 142、CLK1 端子 145、DAT 端子 147 と接続されており、MMC110 がこれらの端子を通してホスト機器 220 と情報交換するためのインタフェースを制御する論理回路である。CPU121 は、MMC I/F 制御回路 123 と接続されており、MMC I/F 制御回路 123 を制御する。MMC I/F 制御回路 123 が CMD 端子 142 を通してホスト機器 220 からメモリカードコマンドを受信すると、MMC I/F 制御回路 123 はそのコマンドの受信が成功したかどうかの結果をホスト機器 220 に伝えるため CMD 端子 142 を通してホスト機器 220 にレスポンスを送信する。CPU121 は、受信したメモリカードコマンドを解釈し、コマンド内容に応じた処理を実行する。また、そのコマンド内容に応じてホスト機器 220 と DAT 端子 147 を通してデータの送受信をおこなう必要がある場合、CPU121 は、MMC I/F 制御回路 123 へのデータの送出、MMC I/F 制御回路 123 からのデータの取得をおこなう。さらに、CPU121 は、MMC I/F 制御回路 123 とホスト機器 220 との間のデータ転送手続きも制御する。例えば、ホスト機器 220 から受信したデータの処理中に、ホスト機器 220 が MMC110 への電源供給を停止することがないように、CPU121 は DAT 端子 147 に

10

20

30

40

50

Lレベルを出力させ、MMC 110がビジー状態であることをホスト機器220に伝える。CLK0発振器124は、CPU121と接続され、CPU121を動作させる駆動クロックを供給する。尚、ICカードチップ150は、駆動クロックを要するが、フラッシュメモリチップ130は、駆動クロックが不要である。しかし、ICカードチップ150及びフラッシュメモリチップ130は共に、データを転送するためのデータ転送クロックを要する。

MMC 110は、フラッシュメモリチップ130を持つ。フラッシュメモリチップ130は、不揮発性の半導体メモリを記憶媒体とするメモリチップである。フラッシュメモリチップ130は、ホスト機器220からVCC1端子144やGND1端子143、146を通して供給された電力により動作する。フラッシュメモリチップ130は、外部からのフラッシュメモリコマンドに従って、入力されたデータを不揮発性の半導体メモリに格納するライト機能、また同メモリに格納されたデータを外部に出力するリード機能を持つ。フラッシュメモリI/F制御回路122は、フラッシュメモリチップ130にフラッシュメモリコマンドを発行したり、そのコマンドで入出力するデータを転送するための論理回路である。CPU121は、フラッシュメモリI/F制御回路122を制御し、フラッシュメモリチップ130にデータのライト機能やリード機能を実行させる。ホスト機器220から受信したデータをフラッシュメモリチップ130にライトしたり、フラッシュメモリチップ130に格納されたデータをホスト機器220に送信する必要があるとき、CPU121は、フラッシュメモリI/F制御回路122とMMC I/F制御回路123の間のデータ転送を制御する。

MMC 110は、ICカードチップ150を持つ。ICカードチップ150は、ICカードの基板中に埋め込むことを目的として設計されたICチップであり、ICカードの外部端子規格に準拠した8つの外部端子を持つ。このうち6つの端子は、ICカードの外部端子規格により使用法が割り付けられており、残りの2つは将来のための予備端子である。その6つの端子は、VCC2端子151、RST端子152、CLK2端子153、GND2端子155、VPP端子156、I/O端子157である。

ICカードチップ150のグランド端子は、MMC外部端子140のGRN1(グランド端子)146に接続される。ICカードチップ150のVCC2端子(電源入力端子)151は、コントローラチップ120のVCC2制御回路126に接続される。ICカードチップ150のRST端子(リセット入力端子)152とI/O端子(データ入出力端子)157は、コントローラチップ120のICカードI/F制御回路128に接続される。ICカードチップ150のCLK2端子(クロック入力端子)153は、コントローラチップ120のCLK2制御回路127に接続される。

フラッシュメモリチップ130のVCC端子(電源入力端子)は、MMC外部端子140のVCC1144に接続される。フラッシュメモリチップ130のVSS端子(グランド端子)は、MMC外部端子140のGRD1146に接続される。フラッシュメモリチップ130のI/O端子(データ入出力端子)とレディ/ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、コントローラチップ120のフラッシュメモリI/F制御回路122に接続される。

VCC2端子151は、ICカードチップ150に電力を供給するための電源端子である。VCC2制御回路126は、MOS-FET素子を用いたスイッチ回路によりVCC2端子151への電力の供給開始と供給停止を制御する回路である。VCC2生成器125はVCC2端子151に供給する電圧を発生し、それをVCC2制御回路126に供給する。ICカードの電気信号規格はICカードの動作クラスとしてクラスAとクラスBを規定している。VCC2端子151に供給する標準電圧は、クラスAでは5V、クラスBでは3Vである。本発明はICカードチップ150の動作クラスによらず適用できるが、本実施例ではICカードチップ150がクラスBで動作する場合について詳細に説明する。

VPP端子156は、ICカードチップ150がクラスAで動作する時に、内部の不揮発性メモリにデータを書き込んだり消去したりするために使用される可変電圧を供給する端子であり、クラスBで動作する時には使用しない。GND2端子155は、ICカードチ

10

20

30

40

50

チップ150の電氣的なグランド端子であり、GND1端子143、146と短絡されている。VCC2制御回路126はCPU121と接続され、CPU121はVCC2端子151への電力供給の開始と停止を制御することができる。ICカードチップ150を使用しないときは、CPU121はVCC2端子151への電力供給を停止することができる。MMC110は、ICカードチップ150への電力供給を停止することにより、それが消費する電力を節約することができる。ただし、電力供給を停止すると、ICカードチップ150の内部状態は、ICカードチップ150内部の不揮発性メモリに記憶されたデータを除いて維持されない。

CLK2端子153は、ICカードチップ150にクロック信号を入力する端子である。CLK2制御回路127は、CLK2端子153にクロックを供給する回路である。CLK2制御回路127は、CLK0発振器124から供給されたクロック信号をもとにしてCLK2端子153に供給するクロック信号を生成する。CLK2制御回路127はCPU121と接続されており、CLK2端子153へのクロックの供給開始と供給停止をCPU121から制御することができる。ICカードチップ150は、自身内部に駆動クロック発振器をもたない。そのため、CLK2端子153から駆動クロックを供給することによって動作する。CLK2制御回路127が、CLK2端子153へのクロック供給を停止すると、ICカードチップ150の動作は停止するため、ICカードチップ150の消費電力を低下させることができる。この時、VCC2端子151への電力供給が保たれていれば、ICカードチップ150の内部状態は維持される。ここで、CLK2端子153に供給するクロック信号の周波数をF2、CLK0発振器124から供給されたクロック信号の周波数をF0、PとQを正の整数とすると、CLK2制御回路127は、 $F2 = (P/Q) * F0$ の関係になるようなクロック信号を作成して、これをCLK2端子153に供給する。PとQの値はCPU121により設定できるようになっている。Pを大きく設定してF2を大きくすると、ICカードチップ150の内部処理をより高速に駆動できる。Qを大きく設定してF2を小さくすると、ICカードチップ150の内部処理はより低速に駆動され、ICカードチップ150の消費電力を低下させることができる。ICカードチップ150の駆動クロック周波数は、ICカードチップ150が正しく動作できるような許容周波数範囲内に設定される必要がある。そのため、CLK2制御回路127は、F2の値がその許容周波数範囲を外れるようなPとQの値を設定させない特徴を持つ。

I/O端子157は、ICカードチップ150にICカードコマンドを入力したり、ICカードチップ150がICカードレスポンスを出力するときに使用する入出力端子である。ICカードI/F制御回路128は、I/O端子157と接続されており、I/O端子157を通してICカードコマンドの信号送信やICカードレスポンスの信号受信をおこなう回路である。ICカードI/F制御回路128はCPU121に接続されており、CPU121は、ICカードI/F制御回路128によるICカードコマンドやICカードレスポンスの送受信の手続きを制御したり、送信すべきICカードコマンドデータをICカードI/F制御回路128に設定したり、受信したICカードレスポンスをICカードI/F制御回路128から取得する。ICカードI/F制御回路128にはCLK2制御回路127からクロックが供給されており、ICカードコマンドやICカードレスポンスは、CLK2端子153に供給するクロック信号にビット単位で同期して、I/O端子157を通して送受信される。また、RST端子152は、ICカードチップ150をリセットするときにはリセット信号を入力する端子である。ICカードI/F制御回路128は、RST端子152と接続されており、CPU121の指示によりICカードチップ150にリセット信号を送ることができる。

ICカードチップ150は、ICカードの電気信号規格やコマンド規格に基づいて情報交換をおこなう。ICカードチップ150へのアクセスパターンは4種類であり、図3～図6を用いて各パターンを説明する。図3は、CPU121の指示によりICカードチップ150が非活性状態（電源が遮断されている状態）から起動して内部状態を初期化するプロセス（以下、コールドリセットと呼ぶ）において、ICカードチップ150の外部端子

10

20

30

40

50

の信号波形をシンプルに表したものである。図4は、CPU121の指示によりICカードチップ150が活性状態（電源が供給されている状態）で内部状態を初期化するプロセス（以下、ウォームリセットと呼ぶ）において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図5は、CPU121の指示によりICカードチップ150にICカードコマンドを送信しICカードチップ150からICカードレスポンスを受信するプロセスにおいて、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図6は、CPU121の指示によりICカードチップ150を非活性状態にするプロセスにおいて、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図3～図6において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、破線はそれぞれの信号の基準（Lレベル）を表す。

10

図3を参照して、ICカードチップ150のコールドリセット操作を説明する。まず、ICカードI/F制御回路128はRST端子152をLレベルにする（301）。次に、VCC2制御回路126はVCC2端子への電源供給を開始する（302）。次に、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（303）。次に、ICカードI/F制御回路128はI/O端子157を状態Z（プルアップされた状態）にする（304）。次に、ICカードI/F制御回路128はRST端子152をHレベルにする（305）。次に、ICカードI/F制御回路128はI/O端子157から出力されるリセット応答の受信を開始する（306）。リセット応答の受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（307）。これで、コールドリセットの操作が完了する。なお、ステップ307は消費電力を低下させるための工夫であり、省略してもよい。

20

図4を参照して、ICカードチップ150のウォームリセット操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（401）。次に、ICカードI/F制御回路128はRST端子152をLレベルにする（402）。次に、ICカードI/F制御回路128はI/O端子157を状態Zにする（403）。次に、ICカードI/F制御回路128はRST端子152をHレベルにする（404）。次に、ICカードI/F制御回路128はI/O端子157から出力されるリセット応答の受信を開始する（405）。リセット応答の受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（406）。これで、ウォームリセットの操作が完了する。なお、ステップ406は消費電力を低下させるための工夫であり、省略してもよい。

30

図5を参照して、ICカードチップ150にICカードコマンドを送信しICカードチップ150からICカードレスポンスを受信する操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（501）。なお、クロックがすでに供給されている場合、ステップ501は不要である。次に、ICカードI/F制御回路128はI/O端子157にコマンドデータの送信を開始する（502）。コマンドデータの送信が終了したら、ICカードI/F制御回路128はI/O端子157を状態Zにする（503）。次に、ICカードI/F制御回路128はI/O端子157から出力されるレスポンスデータの受信を開始する（504）。レスポンスデータの受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（505）。これで、ICカードコマンド送信とICカードレスポンス受信の操作が完了する。なお、ステップ505は、消費電力を低下させるための工夫であり、省略してもよい。

40

図6を参照して、ICカードチップ150を非活性化する操作を説明する。まず、CLK2制御回路127はCLK2端子153をLレベルにする（601）。次に、ICカードI/F制御回路128はRST端子152をLレベルにする（602）。次に、ICカードI/F制御回路128はI/O端子157をLレベルにする（603）。最後に、VCC2制御回路126はVCC2端子への電源供給を停止する（604）。これで、非活性

50

化の操作が完了する。

尚、ＩＣカードチップ１５０の停止時（例えば、セキュリティ処理を実行していない状態等）は、コントローラチップ１２０からＩＣカードチップ１５０へ電源の供給を維持したまま、クロックの供給のみを停止してもよい。

ＩＣカードチップ１５０は、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。ＩＣカードチップ１５０は、ＣＰＵ１２１との間でＩＣカードコマンドやＩＣカードレスポンスの送受信することにより情報交換をおこない、その結果として、計算の結果や記憶されている情報の送付、記憶されている情報の変更などをおこなう。ＣＰＵ１２１は、ＩＣカードチップ１５０を利用してセキュリティ処理を実行することができる。ＭＭＣ１１０がホスト機器２２０から特定のメモリカードコマンドを受信すると、ＣＰＵ１２１はそれを契機として、ＶＣＣ２制御回路１２６を通してＩＣカードチップ１５０への電源供給を制御したり、またはＣＬＫ２制御回路１２７を通してＩＣカードチップ１５０へのクロック供給を制御したり、またはＩＣカードＩ／Ｆ制御回路１２８を通してＩＣカードチップ１５０にＩＣカードコマンドを送信する。これにより、ＣＰＵ１２１は、ＩＣカードチップ１５０を利用して、ホスト機器２２０が要求するセキュリティ処理を実行する。ＣＰＵ１２１は、特定のメモリカードコマンドの受信を契機に、ＩＣカードチップ１５０に対する電源供給制御、クロック供給制御、ＩＣカードコマンド送信、ＩＣカードレスポンス受信を複数組み合わせることで操作することによって、セキュリティ処理を実行してもよい。また、ＣＰＵ１２１は、ホスト機器２２０がＭＭＣ１１０へ電源供給を開始したのを契機として、セキュリティ処理を実行してもよい。セキュリティ処理の結果は、ＩＣカードチップ１５０が出力するＩＣカードレスポンスをベースにして構成され、ＭＭＣ１１０内に保持される。ＭＭＣ１１０がホスト機器２２０から特定のメモリカードコマンドを受信すると、ＣＰＵ１２１はそれを契機として、セキュリティ処理の結果をホスト機器２２０に送信する。

図７は、ホスト機器２２０がＭＭＣ１１０にアクセスするときのフローチャートを表したものである。まず、ホスト機器２２０はＭＭＣ１１０を活性化するためにＶＣＣ１端子１４４に電源供給を開始する（７０１）。これを契機として、ＭＭＣ１１０は、第１次ＩＣカード初期化処理を実行する（７０２）。第１次ＩＣカード初期化処理の詳細は後述する。次に、ホスト機器２２０はＭＭＣ１１０を初期化するためにＣＭＤ端子１４２を通してＭＭＣ１１０の初期化コマンドを送信する（７０３）。この初期化コマンドはMulti

Media Card仕様に準拠したものであり、複数種類ある。ホスト機器２２０は、ＭＭＣ１１０を初期化するために、複数の初期化コマンドを送信する場合がある。ＭＭＣ１１０が初期化コマンドを受信すると、ＭＭＣ１１０はそれを処理する（７０４）。これを契機として、ＭＭＣ１１０は、第２次ＩＣカード初期化処理を実行する（７０５）。第２次ＩＣカード初期化処理の詳細は後述する。ホスト機器２２０は、ＭＭＣ１１０の初期化コマンドに対するメモリカードレスポンスを、ＣＭＤ端子１４２を通して受信し、そのメモリカードレスポンスの内容からＭＭＣ１１０の初期化が完了したかを判定する。未完了ならば、再び初期化コマンドの送信をおこなう（７０３）。ＭＭＣ１１０の初期化が完了したならば、ホスト機器２２０は、Multi Media Card仕様に準拠した標準メモリカードコマンド（フラッシュメモリチップ１３０へアクセスするためのコマンド）や、上に述べたセキュリティ処理に関連した特定のメモリカードコマンド（ＩＣカードチップ１５０へアクセスするためのコマンド）の送信を待機する状態に移る（７０７）。この待機状態では、ホスト機器２２０は標準メモリカードコマンドを送信することができる（７０８）。ＭＭＣ１１０が標準メモリカードコマンドを受信したら、ＭＭＣ１１０はそれを処理する（７０９）。処理が完了したら、ホスト機器２２０は、再び待機状態にもどる（７０７）。この待機状態では、ホスト機器２２０はセキュリティ処理要求ライトコマンドを送信することもできる（７１０）。セキュリティ処理要求ライトコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの１種であり、ＭＭＣ１１０にセキュリティ処理を実行させるために処理要求を送信するメモリカードコマンドである。ＭＭＣ１１０がセキュリティ処理要求ライトコマンドを受信したら、ＣＰ

10

20

30

40

50

U 1 2 1 は、要求されたセキュリティ処理の内容を解釈し、セキュリティ処理を IC カードコマンドの形式で記述する (7 1 1)。即ち、C P U 1 2 1 は、予め定められたルールに従って、ホスト機器 2 3 0 からの標準メモリカードコマンドを、IC カードチップ 1 5 0 が解釈可能な特定のメモリカードコマンドへ変換する。そして、その結果として得られた IC カードコマンドを IC カードチップ 1 5 0 に発行するなどして、要求されたセキュリティ処理を実行する (7 1 2)。処理が完了したら、ホスト機器 2 2 0 は、再び待機状態にもどる (7 0 7)。この待機状態では、ホスト機器 2 2 0 はセキュリティ処理結果リードコマンドを送信することもできる (7 1 3)。セキュリティ処理結果リードコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの 1 種であり、MMC 1 1 0 によるセキュリティ処理の実行結果を知るために処理結果を受信するメモリカードコマンドである。MMC 1 1 0 がセキュリティ処理結果リードコマンドを受信したら、C P U 1 2 1 は、IC カードチップ 1 5 0 から受信した IC カードレスポンスをベースに、ホスト機器 2 2 0 に送信すべきセキュリティ処理結果を構築する (7 1 4)。そして、ホスト機器 2 2 0 は、MMC 1 1 0 からセキュリティ処理結果を受信する。受信が完了したら、ホスト機器 2 2 0 は、再び待機状態にもどる (7 0 7)。なお、ステップ 7 1 4 は、ステップ 7 1 2 の中でおこなってもよい。

図 7 において、ステップ 7 0 2 およびステップ 7 0 5 で実行する第 1 次 IC カード初期化処理および第 2 次 IC カード初期化処理は、MMC 1 1 0 内でセキュリティ処理を実行するのに備えて、C P U 1 2 1 が IC カードチップ 1 5 0 に対してアクセスする処理である。具体的には、IC カードチップ 1 5 0 の活性化や非活性化、IC カードチップ 1 5 0 のリセット、IC カードチップ 1 5 0 の環境設定を行う。環境設定とは、セキュリティ処理を実行するために必要な情報 (例えば、使用可能な暗号アルゴリズムの情報、暗号計算に使用する秘密鍵や公開鍵に関する情報、個人認証に使用する認証データに関する情報など) を IC カードチップ 1 5 0 から読み出したり、あるいは IC カードチップ 1 5 0 に書き込んだりすることを意味する。IC カードチップ 1 5 0 の環境設定は、IC カードチップ 1 5 0 に IC カードコマンドを N 個 (N は正の整数) 発行することによっておこなう。例えば、セッション鍵が 3 個必要ならば、IC カードコマンドを 3 回発行し、セッション鍵が 2 個必要ならば、IC カードコマンドを 2 回発行する。N 個の IC カードコマンドは、互いに相違するものであってもよいし、同一のものであってもよい。N の値は固定されたものではなく、状況によってさまざまな値となる。以下、環境設定で発行する IC カードコマンドを、設定コマンドと呼ぶ。また、この環境設定に基づいてセキュリティ処理を実行する IC カードコマンドを、以下、セキュリティコマンドと呼ぶ。セキュリティコマンドの例としては、デジタル署名の計算、デジタル署名の検証、メッセージの暗号化、暗号化メッセージの復号、パスワードによる認証などをおこなうコマンドがある。

C P U 1 2 1 は、IC カードチップ 1 5 0 の環境設定の内容を自由に変更することができる。C P U 1 2 1 は、セキュリティ処理の内容や結果に応じてこれを変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれを変更してもよい。また、C P U 1 2 1 は、環境設定の内容を示した情報をフラッシュメモリチップ 1 3 0 にライトし、必要なときにフラッシュメモリチップ 1 3 0 からその情報をリードして使用することもできる。この情報は、図 2 1 において IC カード環境設定情報 2 1 1 2 として示されている。これにより、MMC 1 1 0 が非活性化されてもその情報を保持することができ、MMC 1 1 0 が活性化されるたびにあらためて設定する手間を省くことができる。

第 1 次 IC カード初期化処理および第 2 次 IC カード初期化処理は、IC カード制御パラメータ A、B、C に設定された値に基づいておこなわれる。また、C P U 1 2 1 は、ステップ 7 1 2 で実行するセキュリティ処理において、IC カード制御パラメータ D に設定された値に基づいて IC カードチップ 1 5 0 の活性化や非活性化を制御する。図 8 は、IC カード制御パラメータの種類と設定値、それに対応した処理の内容を表している。まず、パラメータ A は、MMC 1 1 0 に電源が供給されたときに実行される第 1 次 IC カード初期化処理に関するパラメータである。A = 0 のときは、C P U 1 2 1 は IC カードチップ 1 5 0 にアクセスしない。A = 1 のときは、C P U 1 2 1 は IC カードチップ 1 5 0 をコ

10

20

30

40

50

ールドリセットする。A = 2 のときは、CPU 121 は IC カードチップ 150 をコールドリセットした後で IC カードチップ 150 の環境設定をおこなう。A = 3 のときは、CPU 121 は IC カードチップ 150 をコールドリセットした後で IC カードチップ 150 の環境設定をおこない、最後に IC カードチップ 150 を非活性化する。A = 0 または A = 3 のときは、第 1 次 IC カード初期化処理のあと IC カードチップ 150 が非活性状態となる。A = 1 または A = 2 のときは、第 1 次 IC カード初期化処理のあと IC カードチップ 150 は活性状態となる。次に、パラメータ B と C は、MMC 110 が MMC 初期化コマンドを処理したときに実行される第 2 次 IC カード初期化処理に関するパラメータである。B = 0 のときは、CPU 121 は IC カードチップ 150 にアクセスしない。B = 1 かつ C = 1 のときは、CPU 121 は IC カードチップ 150 をリセット（コールドリセットまたはウォームリセット）する。B = 1 かつ C = 2 のときは、CPU 121 は IC カードチップ 150 をリセットした後で IC カードチップ 150 の環境設定をおこなう。B = 1 かつ C = 3 のときは、CPU 121 は IC カードチップ 150 をリセットした後で IC カードチップ 150 の環境設定をおこない、最後に IC カードチップ 150 を非活性化する。B = 2 かつ C = 2 のときは、CPU 121 は IC カードチップ 150 の環境設定をおこなう。B = 2 かつ C = 3 のときは、CPU 121 は IC カードチップ 150 の環境設定をおこなった後に IC カードチップ 150 を非活性化する。B = 3 のときは、IC カードチップ 150 が活性状態ならば、CPU 121 は IC カードチップ 150 を非活性化する。最後に、パラメータ D は、ホスト機器 220 から要求されたセキュリティ処理を実行したあとに、IC カードチップ 150 を非活性化するか否かを示すパラメータである。D = 0 のときは、セキュリティ処理の実行後に、CPU 121 は IC カードチップ 150 を非活性化せず、活性状態に保つ。D = 1 のときは、セキュリティ処理の実行後に、CPU 121 は IC カードチップ 150 を非活性化する。

CPU 121 は、IC カード制御パラメータ A、B、C、D の設定値を変更することができる。CPU 121 は、セキュリティ処理の内容や結果に応じてこれらの設定値を変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれらの設定値を変更してもよい。また、CPU 121 は、これらの設定値をフラッシュメモリチップ 130 にライトし、必要なときにフラッシュメモリチップ 130 からこれらの設定値をリードして使用することもできる。これらの設定値は、図 21 において IC カード制御パラメータ 2111 として示されている。これにより、MMC 110 が非活性化されてもこれらの設定値を保持することができ、MMC 110 が活性化されるたびにあらためて設定する手間を省くことができる。

図 9 は、第 1 次 IC カード初期化処理のフローチャートを表している。初期化処理を開始する（901）と、まず、IC カード制御パラメータ A が 0 かチェックする（902）。A = 0 ならばそのまま初期化処理は終了する（908）。A = 0 でないならば IC カードチップ 150 をコールドリセットする（903）。次に、IC カード制御パラメータ A が 1 かチェックする（904）。A = 1 ならば初期化処理は終了する（908）。A = 1 でないならば IC カードチップ 150 の環境設定をおこなう（905）。次に、IC カード制御パラメータ A が 2 かチェックする（906）。A = 2 ならば初期化処理は終了する（908）。A = 2 でないならば IC カードチップ 150 を非活性化する（907）。そして、初期化処理は終了する（908）。

図 10 は、第 2 次 IC カード初期化処理のフローチャートを表している。初期化処理を開始する（1001）と、まず、IC カード制御パラメータ B が 0 かチェックする（1002）。B = 0 ならばそのまま初期化処理は終了する（1013）。B = 0 でないならば B = 1 かチェックする（1003）。B = 1 ならば IC カード制御パラメータ A が 0 または 3 かチェックする（1004）。A が 0 または 3 ならば、IC カードチップ 150 をコールドリセットし（1005）、ステップ 1007 に移る。A が 1 または 2 ならば、IC カードチップ 150 をウォームリセットし（1006）、ステップ 1007 に移る。ステップ 1007 では、IC カード制御パラメータ C が 1 かチェックする。C = 1 ならば初期化処理は終了する（1013）。C = 1 でないならばステップ 1009 に移る。ステップ 1

10

20

30

40

50

003においてB = 1でないならば、Bが2かチェックする(1008)。B = 2ならばステップ1009に移る。B = 2でないならば、ICカード制御パラメータAが0または3かチェックする(1011)。Aが0または3ならば初期化処理を終了する(1013)。Aが1または2ならば、ステップ1012に移る。ステップ1009ではICカードチップ150の環境設定をおこなう。そして、ICカード制御パラメータCが2かチェックする(1010)。C = 2ならば初期化処理を終了する(1013)。C = 2でないならばステップ1012に移る。ステップ1012ではICカードチップ150を非活性化する。そして、初期化処理を終了する(1013)。

図11は、ICカードチップ150が非活性状態であるときに第1次ICカード初期化処理あるいは第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図12は、ICカードチップ150が活性状態であるときに第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図11と図12において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。図11において1102は図3に示したコールドリセットの信号波形を表す。図12において1202は図4に示したウォームリセットの信号波形を表す。図11と図12において、第1設定コマンド処理1104aと1204a、第2設定コマンド処理1104bと1204b、第N設定コマンド処理1104cと1204cは、それぞれ図5に示したICカードコマンド処理の信号波形を表す。ICカードチップ150の環境設定の信号波形1104と1204は、N個の設定コマンド処理の信号波形が連なって構成される。図11と図12において、1106と1206は、それぞれ図6に示した非活性化の信号波形を表す。図11と図12において、縦方向の破線1101、1103、1105、1107、1201、1203、1205、1207はそれぞれ特定の時刻を表す。1101はコールドリセット前の時刻、1201はウォームリセット前の時刻、1103はコールドリセット後から環境設定前の間にある時刻、1203はウォームリセット後から環境設定前の間にある時刻、1105と1205は環境設定後から非活性化前の間にある時刻、1107と1207は非活性化後の時刻である。

図11を参照して、第1次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータAが0のときは、信号波形に変化はない。A = 1のときは、時刻1101から時刻1103までの範囲の信号波形となる。A = 2のときは、時刻1101から時刻1105までの範囲の信号波形となる。A = 3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

図11を参照して、ICカード制御パラメータAが0または3のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B = 1かつICカード制御パラメータC = 1のときは、時刻1101から時刻1103までの範囲の信号波形となる。B = 1かつC = 2のときは、時刻1101から時刻1105までの範囲の信号波形となる。B = 1かつC = 3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

図12を参照して、ICカード制御パラメータAが1または2のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B = 1かつICカード制御パラメータC = 1のときは、時刻1201から時刻1203までの範囲の信号波形となる。B = 1かつC = 2のときは、時刻1201から時刻1205までの範囲の信号波形となる。B = 1かつC = 3のときは、時刻1201から時刻1207までの範囲の信号波形となる。B = 2かつC = 2のときは、時刻1203から時刻1205までの範囲の信号波形となる。B = 2かつC = 3のときは、時刻1203から時刻1207までの範囲の信号波形となる。B = 3のときは、時刻1205から時刻1207までの範囲の信号波形となる。

図13は、図7のステップ712において、CPU121が、ホスト機器220が要求し

10

20

30

40

50

たセキュリティ処理をＩＣカードチップ１５０によって実行するときのフローチャートを表している。セキュリティ処理を開始する（１３０１）と、まずＩＣカードチップ１５０が非活性状態かをチェックする（１３０２）。非活性状態ならば、ＩＣカードチップ１５０をコールドリセットし（１３０３）、ステップ１３０６に移る。活性状態ならば、ステップ１３０４に移る。ステップ１３０４では、ＩＣカードチップ１５０にＩＣカードコマンドを発行する前にＩＣカードチップ１５０を再リセットする必要があるかをチェックする。必要があるならば、ＩＣカードチップ１５０をウォームリセットし（１３０５）、ステップ１３０６に移る。必要がないならば、ステップ１３０６に移る。ステップ１３０６では、ＩＣカードチップ１５０の環境設定をおこなう必要があるかをチェックする。必要があるならば、ＩＣカードチップ１５０の環境設定をおこない（１３０７）、ステップ１
308に移る。必要がないならば、ステップ１３０８に移る。ステップ１３０８では、Ｉ
Ｃカードチップ１５０のＣＬＫ２端子に供給するクロック信号の周波数Ｆ２を設定する。そして、ＣＰＵ１２１はＩＣカードチップ１５０にセキュリティコマンドを発行し、ＩＣ
カードチップ１５０はそれを処理する（１３０９）。セキュリティコマンドの処理時間は、クロック周波数Ｆ２に依存する。次に、ＩＣカードチップ１５０が出力するＩＣカード
レスポンスにより、その処理が成功したかどうかを判定する（１３１０）。成功ならば、
ステップ１３１１に移る。失敗ならば、ステップ１３１２に移る。ステップ１３１１では、
ＩＣカードチップ１５０に発行すべきセキュリティコマンドが全て完了したかをチェッ
クする。発行すべきセキュリティコマンドがまだあるならば、ステップ１３０４に移る。
発行すべきセキュリティコマンドが全て完了したならば、ステップ１３１４に移る。ステ
ップ１３１２では、失敗したセキュリティコマンドをリトライすることが可能かを判定す
る。リトライできるなら、リトライ設定をおこない（１３１３）、ステップ１３０４に移
る。リトライ設定とは、リトライすべきセキュリティコマンドやその関連データをＣＰＵ
１２１が再度準備することである。リトライできないならステップ１３１４に移る。これ
は、ホスト機器２２０が要求したセキュリティ処理が失敗したことを意味する。ステップ
１３１４では、ＩＣカード制御パラメータＤをチェックする。Ｄ＝１ならば、ＩＣカード
チップ１５０を非活性化して（１３１５）、セキュリティ処理を終了する（１３１６）。
Ｄ＝１でないならば、ＩＣカードチップ１５０を活性状態に保ったままセキュリティ処理
を終了する（１３１６）。図１３のフローチャートにおいては、クロック周波数Ｆ２を、
ステップ１３０９で発行するセキュリティコマンドの種類によって変えることができるよ
うに、ステップ１３０８をステップ１３０９の直前に位置させたが、ステップ１３０８は
それ以外の位置にあってもよい。

従来のＩＣカードへの攻撃法を有効にしている要因のひとつとして、ＩＣカードの駆動ク
ロックが外部の接続装置から直接供給されることがあげられる。駆動クロックが接続装置
の制御下にあるため、タイミング解析や電力差分析においては、電気信号の測定におい
てＩＣカード内部処理のタイミングの獲得が容易になる。一方、故障利用解析においては
、異常な駆動クロックの供給による演算エラーの発生が容易になる。これに対し、本発明
によれば、ＭＭＣ１１０内部でＩＣカードチップ１５０によりセキュリティ処理を実行す
るとき、ホスト機器２２０はＩＣカードチップ１５０の駆動クロックを直接供給できない
。ＣＰＵ１２１は、ＩＣカードチップ１５０へ供給するクロックの周波数Ｆ２を自由に設
定することができる。これにより、ホスト機器２２０の要求する処理性能に柔軟に対応し
たセキュリティ処理が実現できる。ホスト機器２２０が高速なセキュリティ処理を要求す
るならば周波数Ｆ２を高く設定し、低い消費電力を要求するならば周波数Ｆ２を低く設定
したり、クロックを適度に停止させればよい。また、ＣＰＵ１２１は、周波数Ｆ２だけで
なくクロックの供給開始タイミング、供給停止タイミングを自由に設定できる。これら
をランダムに変化させることにより、ＩＣカードチップ１５０に対するタイミング解析、電
力差分析、故障利用解析と呼ばれる攻撃法を困難にすることができる。タイミング解析
は、攻撃者が暗号処理１回の処理時間を正確に計測可能であることを仮定しているため、
その対策としては、攻撃者が処理時間計測を正確に行えないようにすることが有効である
。本発明によりタイミング解析が困難になる理由は、ＩＣカードチップ１５０がＩＣカー

10

20

30

40

50

ドコマンドを処理している時間の長さをホスト機器 220 が正確に計測できないためである。電力差分解析の対策としては、処理の実行タイミングや順序に関する情報を外部から検出不可能にすることが有効である。本発明により電力差分解析が困難になる理由は、ICカードコマンドが発行された時刻、発行されたICカードコマンドの内容、発行されたICカードコマンドの順序（ICカードコマンドを複数組み合わせさせてセキュリティ処理を実行する場合）の検出がホスト機器 220 にとって困難になるためである。故障利用解析の対策としては、ICカードにクロックや電圧や温度等の動作環境検知回路を搭載し、異常を検出したならば処理を停止あるいは使用不能にするという方法が有効である。本発明により故障利用解析が困難になる理由は、CLK2制御回路 127 がICカードチップ 150 に異常な駆動クロックを供給しないことが、ホスト機器 220 がICカードチップ 150 に演算エラーを発生させるのを防止するからである。

10

CPU121は、ICカードチップ150に供給するクロックの周波数F2、供給開始タイミング、供給停止タイミングの設定値を、セキュリティ処理の内容や結果に応じて変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機として変更してもよい。また、CPU121は、これらの設定値をフラッシュメモリチップ130にライトし、必要なときにフラッシュメモリチップ130からこれらの設定値をリードして使用することもできる。これらの設定値は、図21においてCLK2設定情報2113として示されている。これにより、MMC110が非活性化されてもこれらの設定値を保持することができ、MMC110が活性化されるたびにあらためて設定する手間を省くことができる。

20

図14は、ホスト機器220がセキュリティ処理要求ライトコマンドをMMC110に発行してから、ICカードチップ150でセキュリティ処理が実行されるまでの過程（図7のステップ710～712）において、MMC110およびICカードチップ150の外部端子の信号波形、CPU121によるフラッシュメモリチップ130へのアクセスをシミュレーションに表したものである。図14において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Lレベル）を表す。図14を参照して、ホスト機器220がセキュリティ処理要求ライトコマンドをMMC110に発行してから、ICカードチップ150でセキュリティ処理が実行されるまでの過程を説明する。まず、ホスト機器220はCMD端子142にセキュリティ処理要求ライトコマンドを送信する（1401）。次に、ホスト機器220はCMD端子142からセキュリティ処理要求ライトコマンドのレスポンスを受信する（1402）。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものであり、セキュリティ処理の実行結果ではない。次に、ホスト機器220はDAT端子147にセキュリティ処理要求を送信する（1403）。セキュリティ処理要求とは、セキュリティ処理の内容や処理すべきデータを含むホストデータである。次に、MMC110はDAT端子147をLレベルにセットする（1404）。MMC110は、これによりビジー状態であることをホスト機器220に示す。次に、CPU121は、ホスト機器220から受信したセキュリティ処理要求をフラッシュメモリチップ130にライトするコマンドを発行する（1405）。セキュリティ処理要求をフラッシュメモリチップ130にライトすることにより、CPU121がセキュリティ処理要求をICカードコマンド形式で記述する処理（図7のステップ711）において、CPU121内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求のデータサイズが大きいときに有効である。なお、フラッシュメモリチップ130にライトされたセキュリティ処理要求は、図21においてセキュリティ処理バッファ領域2114に格納される。また、ライトコマンド発行1405は必須な操作ではない。ライト処理期間1406は、フラッシュメモリチップ130がセキュリティ処理要求のライト処理を実行している期間を表す。セキュリティ処理1407はICカードチップ150によるセキュリティ処理の信号波形を表す。

30

40

50

この信号波形は図13のフローチャートの遷移過程に依存する。セキュリティ処理1407は、ライト処理期間1406とオーバーラップさせることができる。一般にフラッシュメモリチップ130のライト処理期間1406はミリ秒のオーダーであるため、セキュリティ処理1407とオーバーラップさせることは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。リード/ライト1408は、セキュリティ処理1407の実行中に、フラッシュメモリチップ130からセキュリティ処理要求をリードしたり、ICカードチップ150が出力した計算結果をフラッシュメモリチップ130にライトするアクセスを示している。このアクセスにより、CPU121内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求やセキュリティ処理結果のデータサイズが大きいときに有効である。リード/ライト1408は必須ではない。セキュリティ処理1407が完了したら、MMC110はDAT端子147をHレベルにセットする(1409)。MMC110は、これによりセキュリティ処理が完了したことをホスト機器220に示す。

10

図15は、図14におけるセキュリティ処理1407の信号波形の一例を表したものである。図15において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目の行から下の行に向かって、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。1501は図3に示したコールドリセットの信号波形を表し、1504は図4に示したウォームリセットの信号波形を表し、1502および1505は図11(あるいは図12)に示した環境設定の信号波形を表し、1503および1506および1507は図5に示したICカードコマンド処理の信号波形を表し、1508は図6に示した非活性化の信号波形を表す。ICカードチップ150の外部端子において図15に示した信号波形が観測されるのは、図13のフローチャートが1301、1302、1303、1306、1307、1308、1309、1310、1311、1304、1305、1306、1307、1308、1309、1310、1311、1304、1306、1308、1309、1310、1311、1314、1315、1316の順で遷移するときである。図15を参照して、図14のセキュリティ処理1407の実行中におけるCPU121によるフラッシュメモリチップ130へのアクセス(リード/ライト1408)を説明する。このアクセスには、図21におけるセキュリティ処理バッファ領域2114を使用する。リード1509、1511、1512は、それぞれ、セキュリティコマンド処理1503、1506、1507においてICカードチップ150に送信するICカードコマンドを構築するために必要なデータを、フラッシュメモリチップ130からリードするアクセスである。ライト1510は、セキュリティコマンド処理1503においてICカードチップ150が出力した計算結果を、フラッシュメモリチップ130にライトするアクセスである。ライト1513は、セキュリティコマンド処理1506および1507においてICカードチップ150が出力した計算結果を、フラッシュメモリチップ130にまとめてライトするアクセスである。リード1509、1511、1512は、それぞれ、セキュリティコマンド処理1503、1506、1507以前のICカードチップ150へのアクセスとオーバーラップさせることができる。ライト1510、1513は、それぞれ、セキュリティコマンド処理1503、1507以後のICカードチップ150へのアクセスとオーバーラップさせることができる。これらのオーバーラップは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。さらに、フラッシュメモリチップ130のライト単位が大きい場合は、ライト1513のように複数の計算結果をまとめてライトすることができる。これは、フラッシュメモリチップ130へのライト回数を削減し、フラッシュメモリチップ130の劣化を遅らせる効果がある。なお、ライト1510、1513でフラッシュメモリチップ130にライトする内容は、ICカードチップ150が出力した計算結果そのものに限定されず、図7のステップ715でホスト機器220に返すセキュリティ処理結果またはその一部であってもよい。この場合、図7のステップ714またはその一部は、ステップ712の中で実行されることになる。

20

30

40

50

図16は、ホスト機器220がセキュリティ処理結果リードコマンドをMMC110に発行してから、MMC110がセキュリティ処理結果を出力するまでの過程（図7のステップ713～715）において、MMC110の外部端子の信号波形、CPU121によるフラッシュメモリチップ130へのアクセスをシンプルに表したものである。図16において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Lレベル）を表す。図16を参照して、ホスト機器220がセキュリティ処理結果リードコマンドをMMC110に発行してから、MMC110がセキュリティ処理結果を出力するまでの過程を説明する。まず、ホスト機器220はCMD端子142にセキュリティ処理結果リードコマンドを送信する（1601）。次に、ホスト機器220はCMD端子142からセキュリティ処理結果リードコマンドのレスポンスを受信する（1602）。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものであり、セキュリティ処理結果ではない。次に、MMC110はDAT端子147をLレベルにセットする（1603）。MMC110は、これによりビジー状態であることをホスト機器220に示す。次に、CPU121は、フラッシュメモリチップ130のセキュリティ処理バッファ領域（図21の2114）から、ICカードチップ150が出力した計算結果をリードする（1604）。CPU121は、これをもとにセキュリティ処理結果を構築し、MMC110がDAT端子147にセキュリティ処理結果を出力する（1605）。なお、図7のステップ714またはその一部が、ステップ712の中で実行されている場合、ステップ1604ではフラッシュメモリチップ130のセキュリティ処理バッファ領域（図21の2114）からセキュリティ処理結果またはその一部をリードする。なお、フラッシュメモリチップ130のセキュリティ処理バッファ領域（図21の2114）を利用しないでセキュリティ処理結果を構築する場合、ステップ1604は必要ない。

図27は、図7のステップ710においてMMC110に送信するセキュリティ処理要求データ、およびステップ715でホスト機器220が受信するセキュリティ処理結果データそれぞれのフォーマットの一例を示したものである。このフォーマットは、要求されたセキュリティ処理の内容が1つのICカードコマンドで表現でき、セキュリティ処理の結果が1つのICカードレスポンスで表現できる場合に適用することが好ましい。ICカードチップ150に送信するICカードコマンド、ICカードチップ150から受信するICカードレスポンスはともにISO/IEC7816-4規格に従う。本規格によれば、ICカードコマンドの構成は、4バイトのヘッダ（クラスバイトCLA、命令バイトINS、パラメータバイトP1とP2）が必須であり、必要に応じて、入力データ長指示バイトLc、入力データData In、出力データ長指示バイトLeが後に続く。また、ICカードレスポンスの構成は、2バイトのステータスSW1とSW2が必須であり、必要に応じて、出力データData Outがその前に置かれる。本フォーマットにおけるセキュリティ処理要求のデータ2701は、ICカードコマンド2702の前にフォーマット識別子FID2703とICカードコマンド長Lca2704を付け、さらにICカードコマンド2702の後にダミーデータ2705をパディングしたものである。FID2703はフォーマットの識別番号またはフォーマットの属性データを含む。Lca2704の値はICカードコマンド2702の各構成要素の長さを合計した値である。一方、セキュリティ処理結果のデータ2711は、ICカードレスポンス2712の前にフォーマット識別子FID2713とICカードレスポンス長Lra2714を付け、さらにICカードレスポンス2712の後にダミーデータ2715をパディングしたものである。FID2713はフォーマットの識別番号またはフォーマットの属性データを含む。Lra2714の値はICカードレスポンス2712の各構成要素の長さを合計した値である。なお、この図では、ICカードコマンドにLc、Data In、Leが含まれ、ICカードレスポンスにData Outが含まれる場合のフォーマット例を表している。Multi Media Card仕様では、リード/ライトアクセスするデータを固定長の

10

20

30

40

50

ブロック単位で処理することが標準となっている。よって、セキュリティ処理要求のデータ2701やセキュリティ処理結果のデータ2711のサイズもMulti Media Card仕様に準拠したブロックサイズに一致させることが好ましい。ダミーデータ2705、2715は、セキュリティ処理要求のデータ2701やセキュリティ処理結果のデータ2711のサイズをブロックサイズに一致させるために適用される。ブロックサイズとして採用する値は、一般の小型メモ리카ードが論理ファイルシステムに採用しているFAT方式におけるセクタサイズ(512バイト)が望ましい。パディングするダミーデータ2705、2715は全てゼロでもよいし、乱数でもよいし、CPU121やHost機器220がデータエラーを検出したり訂正するためのチェックサムでもよい。Lca2704の値はCPU121がセキュリティ処理要求のデータ2701からダミーデータ2705を除去するために使用し、Lra2714の値はHost機器220がセキュリティ処理結果のデータ2711からダミーデータ2715を除去するために使用する。

MMC110の製造者や管理者は、セキュリティシステムのユーザにMMC110を提供する前やそのユーザが所有するMMC110に問題が発生した時に、MMC110に内蔵されたICカードチップ150に様々な初期データを書きこんだり、ICカードチップ150のテストをおこなったりする必要がある。MMC110の製造者や管理者によるこれらの操作の利便性を高めるために、MMC110は、ICカードチップ150の外部端子をMMC外部端子140に割りつけるインタフェース機能を持つ。これにより、図3~図6で示したようなICカードチップ150へのアクセス信号を、MMC外部端子140から直接送受信できる。このようなMMC110の動作モードを、Multi Media Card仕様に準拠した動作モードと区別して、以下、インタフェース直通モードと呼ぶ。

インタフェース直通モードについて詳細に説明する。図17は、ICカードチップ150の外部端子をMMC外部端子140に割りつけるときの対応関係の一例を表している。この例では、RST端子152をCS端子141に割り付け、GND2端子155をGND1端子143、146に割り付け、VCC2端子151をVCC1端子144に割り付け、CLK2端子153をCLK1端子145に割り付け、I/O端子157をDAT端子147に割り付ける。このとき、CS端子141とCLK1端子145は入力端子、DAT端子147は入出力端子として機能する。

MMC110は、特定のメモ리카ードコマンドを受信すると、動作モードをインタフェース直通モードへ移したり、インタフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻すことができる。以下、動作モードをインタフェース直通モードへ移すメモ리카ードコマンドを直通化コマンド、動作モードをインタフェース直通モードから通常の状態に戻すメモ리카ードコマンドを復帰コマンドと呼ぶ。図1を参照して、MMC I/F制御回路123は、VCC2制御回路126、CLK2制御回路127、ICカードI/F制御回路128と接続されており、MMC110がHost機器220から直通化コマンドを受信すると、CPU121の指示により図17で示した端子割り付けをおこなう。MMC110がHost機器220から復帰コマンドを受信すると、CPU121の指示により図17で示した端子割り付けを解除し、MMC110はMulti Media Card仕様に準拠した動作モードに戻る。

インタフェース直通モードでは、Host機器220がICカードチップ150に直接アクセスできるため、セキュリティの観点からインタフェース直通モードを利用できるのは限られた者だけにすることが必要である。そこで、直通化コマンドの発行には、一般のユーザに知られないパスワードの送信を必要とする。正しいパスワードが入力されないとインタフェース直通モードは利用できない。

図18は、Host機器220が、MMC110の動作モードをMulti Media Card仕様に準拠した動作モードからインタフェース直通モードに移し、ICカードチップ150に直接アクセスし、その後、MMC110の動作モードを再びMulti Media Card仕様に準拠した動作モードに戻すまでの処理のフローチャートを表している。Host機器220は処理を開始し(1801)、まずMMC110に直通化コマ

10

20

30

40

50

ンドを発行する(1802)。MMC110は、直通化コマンドで送信されたパスワードが正しいかチェックする(1803)。正しければステップ1804に移り、間違っていれば処理は終了する(1810)。ステップ1804では、CPU121は、ICカードチップ150をコールドリセットする。そして、図17で示した端子割り付けをおこないインタフェースを直通化する(1805)。この時点から、ホスト機器220はICカードチップ150に直接アクセスする(1806)。ホスト機器220がICカードチップ150への直接アクセスを終了し、MMC110の動作モードを再びMulti Media Card仕様に準拠した動作モードに戻すときは、MMC110に復帰コマンドを発行する(1807)。すると、CPU121は図17で示した端子割り付けを解除し、MMC110はMulti Media Card仕様に準拠した動作モードに戻る(1808)。そして、CPU121は、ICカードチップ150を非活性化する(1809)。以上で、処理は終了する(1810)。

図19は、図18のステップ1801～1806の過程において、MMC110およびICカードチップ150の外部端子の信号波形をシンプルに表したものである。図19において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。1905は、図3のコールドリセットの信号波形を示す。モード移行時刻1906は、動作モードがインタフェース直通モードに移る時刻を表す。

図19を参照して、ホスト機器220がMMC110の動作モードをMulti Media Card仕様に準拠した動作モードからインタフェース直通モードに移しICカードチップ150に直接アクセスする過程を説明する。なお、MMC110のVCC1端子144には3V(VCC2端子151の標準電圧)が供給されている。ホスト機器220がCMD端子142に直通化コマンドを入力すると(1901)、CMD端子142から直通化コマンドのレスポンスが出力される(1902)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。次に、ホスト機器220はDAT端子147にパスワードを入力する(1903)。パスワード入力後、MMC110はDAT端子147にLレベルを出力し(1904)、ビジー状態であることをホスト機器220に示す。ビジー状態の間に、CPU121は、ICカードチップ150をコールドリセットする(1905)。そして、モード移行時刻1906において、動作モードをインタフェース直通モードに移す。このときに、DAT端子147はLレベルからハイインピーダンス状態になる。これにより、ホスト機器220はビジー状態の解除を知ることができる。この時点から、ホスト機器220はICカードチップ150に直接アクセスする。例えば、CLK1端子145にクロックを供給すると(1907)、CLK2端子153にそのクロックが供給される(1908)。また、DAT端子147にICカードコマンドを送信すると(1909)、I/O端子157にそのICカードコマンドが送信される(1910)。

図20は、図18のステップ1807～1810の過程において、MMC110およびICカードチップ150の外部端子の信号波形をシンプルに表したものである。図20において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。モード復帰時刻2003は、動作モードがインタフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻る時刻を表す。2004は、図6の非活性化の信号波形を示す。図20を参照して、ホスト機器220がMMC110の動作モードをインタフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻す過程を説明する。なお、MMC110のVCC1端子144には3V(VCC2端子151の標準電圧)が供給されている。ホスト機器220がCMD端子142に復帰コマンドを入力す

ると(2001)、CMD端子142から復帰コマンドのレスポンスが出力される(2002)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。そして、モード復帰時刻2003において、MMC110はDAT端子147にLレベルを出力してビジー状態であることをホスト機器220に示し、それと同時に動作モードをMulti Media Card仕様に準拠した動作モードに戻す。ビジー状態の間に、CPU121は、ICカードチップ150を非活性化する(2004)。そして、MMC110は、DAT端子147をハイインピーダンス状態にし(2005)、復帰コマンドの処理が完了したことをホスト機器220に示す。これ以後、ホスト機器220はICカードチップ150に直接アクセスできない。ホスト機器220が、CLK1端子145にクロックを供給しながらCMD端子142に何らかのメモリカードコマンドを送信した場合、ICカードチップ150にそのクロック信号(2006)は伝わらない。2001や2002においてホスト機器220がCLK1端子145に供給するクロック信号は、ICカードチップ150のCLK2端子153にも伝わるが、DAT端子147がハイインピーダンス状態であるため、ICカードチップ150がICカードコマンドを誤って認識することはない。

10

図21において、セキュリティ処理ステータス領域2116には、ICカードチップ150によるセキュリティ処理の進捗状況を示す情報を格納する。CPU121は、この情報をセキュリティ処理の実行中に更新することができる。例えば、セキュリティ処理の途中でMMC110への電源供給が停止した場合、電源供給再開時にCPU121がこの情報をリードして参照すれば、セキュリティ処理を中断した段階から再開することができる。本発明の実施形態によれば、メモリカード外部からICチップの駆動クロックを直接供給しないため、ICチップの処理時間を正確に計測できず、また、処理の実行タイミングや順序の検出が困難になる。さらに、異常な駆動クロックを供給することができず、演算エラーを発生させるのが困難になる。したがって、タイミング解析、電力差分解析、故障利用解析攻撃法に対するセキュリティが向上する。

20

本発明の実施形態によれば、メモリカード外部からICチップの制御方式を自由に設定できる。例えば、高速処理が要求されるならば、ICチップの駆動クロックの周波数を高くした制御方式を設定し、低消費電力が要求されるならば、ICチップの駆動クロックの周波数を低くしたり、ICチップの駆動クロックを適度に停止させる制御方式を設定することができる。したがって、セキュリティシステムの要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。

30

本発明によれば、ICチップによるセキュリティ処理に必要なデータや、ICチップを管理するための情報を、フラッシュメモリに保持することができる。したがって、セキュリティ処理の利便性を向上させることができる。

本発明の実施形態によれば、MMCの製造者や管理者が、MMC内部のICチップに直接アクセスすることができる。したがって、MMC内部のICチップの初期化やメンテナンスを、従来のICカードと同様な方法で実現できる。

本発明の実施形態によれば、フラッシュメモリチップを備えたMMCに、セキュリティ機能を追加する場合、セキュリティ評価機関の認証を予め受けたICカードチップ追加搭載することによって、セキュリティ評価機関によるMMCの認証が不要となるため、MMCの開発期間又は製造期間が短縮する。

40

産業上の利用可能性

本発明によれば、記憶装置のセキュリティを向上するという効果を奏する。

本発明によれば、記憶装置の製造が簡略化されるという効果を奏する。

上記記載は実施例についてなされたが、本発明はその精神と添付クレームの範囲内で種々の変更および修正をすることができることは当業者に明らかである。

【図面の簡単な説明】


第1図は、本発明を適用したMMCの内部構成を示す図である。

第2図は、本発明を適用したMMCのホスト機器の内部構成、およびホスト機器とMMCとの接続状態を示す図である。


50

- 第3図は、ICカードチップのコールドリセット時の信号波形を示す図である。
- 第4図は、ICカードチップのウォームリセット時の信号波形を示す図である。
- 第5図は、ICカードチップのICカードコマンド処理時の信号波形を示す図である。
- 第6図は、ICカードチップの非活性化時の信号波形を示す図である。
- 第7図は、ホスト機器によるMMCへのアクセスを示したフローチャートである。
- 第8図は、ICカード制御パラメータとそれに対応するICカードへの処理内容を示す図表である。
- 第9図は、ICカードチップに対する第1次ICカード初期化の詳細なフローチャートである。
- 第10図は、ICカードチップに対する第2次ICカード初期化の詳細なフローチャートである。 10
- 第11図は、非活性状態のICカードチップに対するICカード初期化時の信号波形を示す図である。
- 第12図は、活性状態のICカードチップに対するICカード初期化時の信号波形を示す図である。
- 第13図は、ICカードチップによるセキュリティ処理の詳細なフローチャートである。
- 第14図は、セキュリティ処理要求ライトコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。
- 第15図は、ICカードチップによるセキュリティ処理実行時の信号波形とフラッシュメモリチップアクセスの一例を示す図である。 20
- 第16図は、セキュリティ処理結果リードコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。
- 第17図は、インタフェース直通モードにおけるMMC外部端子とICカードチップ外部端子の対応関係を示す図である。
- 第18図は、インタフェース直通モードへ移行する処理とインタフェース直通モードから復帰する処理のフローチャートである。
- 第19図は、インタフェース直通モードへ移行する処理時の信号波形を示す図である。
- 第20図は、インタフェース直通モードから復帰する処理時の信号波形を示す図である。
- 第21図は、フラッシュメモリチップの内部構成を示す図である。
- 第22図は、本発明を適用したMMCの内部構成を簡単に示す図である。 30
- 第23図は、本発明を適用したMMCをコンテンツ配信に応用した例を示す図である。
- 第24図は、本発明を適用したSDカードの内部構成を簡単に示す図である。
- 第25図は、本発明を適用したメモリスティックの内部構成を簡単に示す図である。
- 第26図は、本発明のICカードチップの内部構成を示す図である。
- 第27図は、セキュリティ処理要求とセキュリティ処理結果の各データフォーマットの一例を示す図である。

【図1】




【図2】




【図3】

FIG.3




【図5】

FIG.5




【図4】

FIG.4




【図6】

FIG.6



【図 7】




【図 8】

FIG.8

ICカード制御 パラメータ	ICカードに対する処理	
A=0	MMCのパワーオン時に、何もしない	
A=1	MMCのパワーオン時に、リセット	
A=2	MMCのパワーオン時に、リセットと環境設定	
A=3	MMCのパワーオン時に、リセットと環境設定し、非活性化	
B=0	MMCの初期化時に、何もしない	
B=1	C=1	MMCの初期化時に、リセット
	C=2	MMCの初期化時に、リセットと環境設定
	C=3	MMCの初期化時に、リセットと環境設定し、非活性化
B=2	C=2	MMCの初期化時に、環境設定
	C=3	MMCの初期化時に、環境設定し、非活性化
B=3	MMCの初期化時に、活性状態ならば、非活性化	
D=0	セキュリティ処理後に、非活性化しない	
D=1	セキュリティ処理後に、非活性化する	


【図 9】

FIG.9




【図 10】

FIG.10




【図 1 1】

FIG.11




【図 1 2】

FIG.12




【図 1 3】

FIG.13




【図 1 4】

FIG.14




【図 23】

FIG.23




【図 24】

FIG.24




【図 25】

FIG.25




【図 26】

FIG.26



【図 27】

FIG.27



フロントページの続き

- (72)発明者 角田 元泰
日本国神奈川県川崎市麻生区王禅寺 1 0 9 9 番地 株式会社日立製作所システム開発研究所内
- (72)発明者 田中 紀夫
日本国神奈川県川崎市幸区鹿島田 8 9 0 番地 株式会社日立製作所金融システム事業部内
- (72)発明者 片山 国弘
日本国東京都小平市上水本町五丁目 2 0 番 1 号 株式会社日立製作所半導体グループ内
- (72)発明者 木村 光一
日本国神奈川県川崎市麻生区王禅寺 1 0 9 9 番地 株式会社日立製作所システム開発研究所内
- (72)発明者 幡野 富久
日本国神奈川県川崎市麻生区王禅寺 1 0 9 9 番地 株式会社日立製作所システム開発研究所内

審査官 日下 善之

- (56)参考文献 特開平 0 9 - 0 5 4 7 1 0 (J P , A)
特開平 0 7 - 2 8 2 1 6 3 (J P , A)
特開平 0 6 - 1 3 1 5 1 7 (J P , A)
特開平 1 1 - 0 3 1 0 6 6 (J P , A)
特開 2 0 0 1 - 0 7 7 8 0 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G06K 19/073

G06K 19/10