

[19]中华人民共和国国家知识产权局

[51]Int. Cl⁷

H04J 13/02

H04B 17/00

[12] 发明专利申请公开说明书

[21] 申请号 00136000.0

[43]公开日 2001年10月3日

[11]公开号 CN 1315793A

[22]申请日 2000.12.20 [21]申请号 00136000.0

[30]优先权

[32]2000.3.24 [33]JP [31]84368/2000

[71]申请人 松下电器产业株式会社

地址 日本大阪府

[72]发明人 山田大辅

[74]专利代理机构 柳沈知识产权律师事务所


代理人 马莹

权利要求书3页 说明书7页 附图页数5页


[54]发明名称 延迟轮廓测量的方法和电路

[57]摘要

本发明的 CDMA 通信延迟轮廓测量电路根据衰落的频率自适应地 改变要进行同相相加的数据量。包含导频码元的接收数据串被分成多个 块。因而,在逐渐改变待相加的块数时,获得了多个同相相加结果的数据。与每个相加结果的数据相对应的接收信号的功率值被计算。通过比较这些功率值,计算最佳块相加数。因而,根据所确定数目的块中包含 的数据获得功率值。



ISSN 1008-4274



权 利 要 求 书

1. 一种 CDMA 通信中的延迟轮廓建立方法, 包括以下步骤:

5 对多个具有不同的待相加数据量的同相分量数据执行相加, 并获取它们的各自相加结果的数据;

检测接收信号的功率值, 或者根据获得的数据检测接收信号功率对噪声功率的比值; 和

10 通过比较检测的功率值或在所述比值的数值之间进行比较或者通过检测时间轴上的这些数值来确定最佳同相相加数, 从而在当前衰落情况下确定最佳同相相加数。

2. 一种延迟轮廓测量方法, 它接收包含已知码元的 CDMA 信号, 解扩该信号, 把多个连续的同相分量数据加起来, 并使用相加结果和接收信号的计算功率测量延迟轮廓, 该方法包括以下步骤:

15 把解扩后的包含所述已知码元的一部分数据串分成 n (n 是 2 或大于 2 的自然数) 个块;

获得由 n 个相加, 比如一个分割的块中包含的数据相加、2 个块中包含的数据相加、...、 $(n-1)$ 个块中包含的数据相加和 n 个块中包含的数据相加而产生的数据;

根据相加结果的数据计算接收信号的功率;

20 在计算的接收信号的功率值之间进行比较, 从而自适应地确定相加的块数; 和


根据与确定的块数对应的接收信号的功率值来测量延迟轮廓。

3. 根据权利要求 2 所述的延迟轮廓测量方法, 其中比较所计算的接收信号的所述 n 个功率值从而自适应地确定要相加的块数的步骤包括:

25 检测所述 n 个接收功率的最大的一个和检测与检测的最大功率值相对应的块数的步骤。

4. 根据权利要求 2 所述的延迟轮廓测量方法, 其中比较所计算的接收信号的所述 n 个功率值从而自适应地确定要相加的块数的步骤包括: 检测时间轴上的接收功率的所述 n 个功率值的变化步骤。

30 5. 根据权利要求 2 所述的延迟轮廓测量方法, 其中比较所计算的接收信号的所述 n 个功率值从而自适应地确定要相加的块数的步骤包括:



得到所述接收信号的 n 个功率值中多个至少较高取样值对噪声功率的比值的步骤。

5 6. 一种延迟轮廓测量电路，它接收包含已知码元的 CDMA 信号，把解扩后的多个连续的同相分量数据加起来，并使用相加结果和接收信号的计算功率测量延迟轮廓，该电路包括：

一个块内同相相加部分，把解扩后的一部分包含所述已知码元的数据串分成 n (n 是 2 或大于 2 的自然数) 个块并把每个块的同相数据加起来；

10 一个块间相加部分，执行块间的同相相加，从而获得作为一个块的同相相加结果、2 个块间的同相相加结果、...、 $(n-1)$ 个块间的同相相加结果和 n 个块间的同相相加结果的 n 个相加结果的总和；

一个块内相加数确定部分，根据所述块间相加装置输出的所述 n 个相加结果的每个计算接收信号的功率值，在计算的接收信号的 n 个功率值之间进行比较，从而自适应地确定要相加的块数；和

15 一个延迟轮廓测量部分，根据在数目上与确定的块数相对应的同相数据的相加结果从计算的接收功率中测量延迟轮廓。

7. 一种 CDMA 接收设备，接收包含已知比特的 CDMA 信号，包括：
一个解扩接收信号的解扩部分；

一个块内同相相加部分，把解扩后的一部分包含所述已知码元的数据串分成 n (n 是 2 或大于 2 的自然数) 个块并把每个块的同相数据加起来；

20 一个块间相加部分，执行块间的同相相加，从而获得作为一个块的同相相加结果、2 个块间的同相相加结果、...、 $(n-1)$ 个块间的同相相加结果和 n 个块间的同相相加结果的 n 个相加结果的总和；

25 一个块内相加数确定部分，根据所述块间相加装置输出的所述 n 个相加结果的每个计算接收信号的功率值，在计算的接收信号的 n 个功率值之间进行比较，从而自适应地确定要相加的块数；

一个延迟轮廓测量部分，根据在数目上与确定的块数相对应的同相数据的相加结果从计算的接收功率中测量延迟轮廓；

路径选择部分，从所述延迟轮廓测量部分的输出信号中检测具有高功率值的较高数目样值的路径；和

30 瑞克 (RAKE) 合成部分，按照与所述路径选择部分选择的路径相对应的定时执行解扩，并执行瑞克合成。

001230

8. 一种 CDMA 基站设备,包括权利要求 7 所述的 CDMA 接收设备。



说明书

延迟轮廓测量的方法和电路

5 本发明涉及一种延迟轮廓测量的方法和电路，用于从扩频通信(CDMA 通信)的解扩接收信号中测量延迟轮廓。

在 CDMA 通信中，当在接收机执行瑞克 (RAKE) 合成接收时需要检测到达的无线电波的路径数目。存在对瑞克合成可用的有效路径可以通过测量延迟轮廓来澄清。

10 测量延迟轮廓的方法之一，是从接收的 QPSK 调制信号(或，更具体地是导频码元)的 I 分量(同相分量)和 Q 分量(正交分量)中计算接收信号的平均功率的方法。

导频码元是公知的为同步捕获(或同步跟踪)而插入的数据串。

接收信号的功率是通过将接收信号的 I 分量的平方与 Q 分量的平方
15 相加来计算的，即，是通过计算 $I^2 + Q^2$ 得到的。

在这种计算中，将预定数目的多个连续 I 分量数据(或 Q 分量)相加并得到相加结果的平方而不是直接求接收信号的平方值，可以改善功率测量的精度。


20 叠加在接收信号上的噪声存在于任意位置上。因此，将预定的同相分量数据量相加能够使噪声分量相互抵消，从而改善 S/N(信噪比)。

当使用在多个同相分量数据相加之后执行平方处理的方法时，要相加的数据量被预先指定。

然而，接收信号的电平随衰落而波动。当衰落周期小于与要相加的数据量相对应时间宽度时，要相加的数据本身的可靠性就降低。基于低
25 可靠性数据计算的接收功率不会得到精确的功率计算。

例如，检测噪声和干扰信号分量的峰值的概率将增加。因此，存在很高的不能精确地检测到达无线电波的可能性。也就是，测量延迟轮廓的精度将降低。

30 本发明的实施用来解决这种问题，本发明的目的是总是允许进行精确的路径检测，而不受衰落状态的影响。



本发明根据衰落频率(周期)自适应地改变经受同相相加的数据量。

也就是，当计算连续的同相数据时，本发明通过改变相加数来获取多个数据段。

因而，根据每个数据段，计算接收信号的功率(或，接收信号功率对
5 噪声功率的比值)。然后，根据计算值和其时间变化确定在当前衰落下的最佳同相相加数。

更可取的情况是，把通过解扩获得的用于同步捕获的所有数据分成
多个块，并使用这样的作为一个单元的块来改变数据的相加数。

这样就允许进行同相相加的数据总量(具体地说，对应于数据总量的
10 时间宽度)根据要相加的块数在各步骤中急剧地变化。

这样就允许对应于要相加的数据总量的时间宽度与当前接收环境的
衰落周期进行快速比较。

本发明的上述和其它目的以及特点将通过下文中的结合附图的下列
说明的研究变得更加清楚。在附图中，采用举例方式说明一个实例。

15 图 1 示出了本发明的 CDMA 接收装置的配置的方框图；

图 2A 是解释把接收的 I 和 Q 分量数据线段分割成块的示意图；

图 2B 示出了各块之间相加的组合；

图 2C 是解释接收信号的功率计算的示意图；

20 图 2D 示出了在时间轴上接收信号的功率值和该功率值的变化的一
个实例；

图 3A 是显示图 1 中的同相相加数确定电路配置的一个实例的方框
图；

图 3B 是显示图 1 中的同相相加数确定电路配置的另一个实例的方框
图；

25 图 3C 是显示噪声功率测量方法的一个实例的附图；


图 4 是显示本发明的 CDMA 接收设备的特有操作的流程图；和

图 5 是解释衰落频率(周期)与要经历同相相加的数据数目之间关系的
的附图。

下面参照附图说明本发明的实施例。

30 (实施例 1)

图 1 示出了适用于本发明的 CDMA 接收设备配置的方框图。



该 CDMA 接收设备的特征是根据在用于同步获取(同步跟踪)的延迟轮廓测量阶段中衰落的状态自适应地改变同相相加的数目。

首先,说明 CDMA 接收设备的整体配置。

5 包含已知导频信号的信号由天线 10 接收。无线接收部分 12 变换接收信号的频率并放大该接收信号。

然后,接收信号由 A/D 变换器 14 进行采样。该 A/D 变换器 14 输出 I(同相)分量和 Q(正交)分量的数据。

10 如图 1 所示,CDMA 接收设备包括:对每个块执行 I 分量相加运算的同相相加部分 30a,对每个块执行 Q 分量相加运算的同相相加部分 30b,和同相相加数确定部分 40。

同相相加部分 30a 和 30b 具有相同的内部配置。

这里,以简化的附图(为图示简洁而作部分删除)说明同相相加部分 30b 的内部配置。

15 图 1 中的同相相加数确定部分 40 根据接收信号的功率值实时确定同相相加数(M)。该实施例中的同相相加数(M)表示相加的块的数量(相加的块数)。

该确定的同相相加数(M)被供给接收信号的功率计算部分($I^2 + Q^2$ 计算部分)50。

20 多个不同的相加数据量的数据段被输入给功率计算部分 50。功率计算部分 50 从数据中选择与确定的同相相加数(=M)相对应的数据并使用该数据计算 $I^2 + Q^2$ 以得到接收信号的功率。

求平均部分 52 平均多个周期上的接收信号的功率。

路径选择部分 56 检测被平均的接收功率的峰值。这样就使延迟轮廓得以被测量。因此,能够确定用于瑞克合成的路径。

25 与每个路径相对应的功率峰值出现的定时是 CDMA 接收设备的接收定时。

为了按这种方式检测定时的接收信号,跟踪部分 58 控制同相相加部分 30a 和 30b 的定时控制电路 24a 和 24b 以及扩码(spreading code)生成器 60 的操作。

30 当保持以这种方式获取的同步时,解扩部分 62 执行解扩。然后,相干检测电路 64 执行相干检测,瑞克合成电路 66 执行瑞克合成接收。



这是接收设备的整体配置和操作。

下面将具体说明根据延迟轮廓测量阶段中衰落状态来自适应地改变同相相加数的配置。

5 由天线 10 接收的无线电波被无线接收部分放大并由 A/D 变换部分 14 变换成数字信号。

被 QPSK 调制的接收数据的 I 和 Q 分量从 A/D 变换部分 14 输出。

下面的说明集中到 I 分量数据方面。对 Q 分量也执行相似的处理。

变换成数字数据的 I 分量数据被存储在同相相加部分 30a 的存储器 20a 中。

10 另一方面，存储器 21a 用已知导频信号(PL) 存储从扩码生成器 60 输出的扩码(复制码)相乘的结果。

导频信号(PL)与扩码(复制码)的相乘由乘法器 22a 执行。

在同相相加部分 30a 中的相关器 23a 例如由匹配滤波器配置。

15 该相关器 23a 检测从存储器 20a 读出的接收数据(解扩码乘导频码元构成的信号)与从存储器 21a 读出的数据之间的相关性。

然后，对相关器 23a 输出的数据执行相加。

该数据相加处理按两个阶段执行。

首先，同相相加电路 25a 执行对一个块中包含的数据的相加处理。

20 然后，同相相加电路 26a 执行各块之间的相加。相关器 23a 和同相相加电路 25a 及 26a 的操作定时由定时控制电路 24a 控制。

这里，同相相加电路 25a 和 26a 的操作使用图 2A 和图 2B 进行解释。

如图 2A 所示，I 和 Q 数据线段每个被分割成多个块。

也就是，在如图 2A 中，I 数据线段被分割成 IB1 至 IB5 共五个块。


同样，Q 数据线被分割成 QB1 至 QB5 共 5 个块。

25 一个数据块由 a 至 d 四个数据段组成。每个数据段 a 至 d 的值是“+1”或“-1”。

图 1 中的同相相加电路 25a 把属于图 2A 所示的所有块(IB1 至 IB5)的每个块的所有数据段加在一起。

30 当要改变图 2 所示的所有组合的相加块数时，图 1 中的同相相加电路 26a 执行相加操作。

也就是，执行图 2B 所示①至⑤的相加。



同样，对 Q 分量执行⑥至⑩的相加。

这就是同相相加电路 25a 和 26a 的处理内容。

下面将说明使用块之间的相加结果确定最佳同相相加数的处理。

5 图 1 中的同相相加数确定部分 40 具有平方计算电路 41 和 42，加法器 43，存储器 44 和同相相加数确定电路 45。

图 2B 所示的结果①至⑤的数据(I 数据)被输入给平方计算电路 41，电路 41 对每个数据段执行平方计算(I^2)。

同样，结果⑥至⑩的数据(Q 数据)被输入给平方计算电路 42，电路 42 对每个数据段执行平方计算(Q^2)。

10 然后，加法器 43 将相应的平方计算的结果加起来，并把结果存储到存储器 44 中。

也就是，存储器 44 存储图 2C 所示的 E1 至 E5 的数据。数据 E1 至 E5 按下式计算：

$$15 \quad E1 = \textcircled{1}^2 + \textcircled{6}^2, E2 = \textcircled{2}^2 + \textcircled{7}^2, E3 = \textcircled{3}^2 + \textcircled{8}^2, E4 = \textcircled{4}^2 + \textcircled{9}^2, E5 = \textcircled{5}^2 + \textcircled{10}^2$$

E1 是对应于一个块(IB1 和 QB1)的功率值。同样，E2 至 E5 是对应于 2 至 5 个块的功率值。

图 1 中的同相相加数确定电路 45 比较图 2D 所示的功率值(E1 至 E5)，并且它检测时间轴上的每个值的变化。

20 在图 2D 中，E3 是最大的功率值。


在考虑时间轴上的功率值变化时，E1 至 E3 表示相似并且是稳定的值，而 E4 和 E5 的功率值则急剧降低。

在这种情况下，因为衰落的影响，E4 和 E5 的数值假定呈现低可靠性。

25 也就是，如图 2A 的下部所示，衰落的半周期(1/2 周期)可能短于相当于 5 个块的长度，而长于相当于 3 个块的长度。

因此，最佳同相相加数(要相加的块的数目)在这种情况下被确定为“3”。与衰落半周期之后的部分相对应的数据很不稳定，因此不包含在相加对象中。在剩余的块数“1”、“2”和“3”中，最大数“3”被确定
30 为是相加的块数。

也就是，当最佳同相相加数(这里，是要相加的块数)是 M 时，M 是



3。

这里，确定同相相加数，不仅要考虑功率值本身，而且还要考虑时间轴上的功率值的变化。

然而，本发明不局限于此。

5 例如，也可以通过选择最高功率值的方法期待可靠性的明显改善。

图 3A 示出了同相相加数确定电路 45 的配置的一个实例。

如图所示，同相相加数确定电路 45 包括功率值变化检测电路 70 和最佳相加数检测电路 71，电路 71 从功率值和检测的功率值时间变化中检测最佳同相相加数。

10 电路 3A 计算接收信号的功率值(E)对噪声值(N)的比值(E/N)，并根据该比值确定同相相加数。这样就改善了可靠性。

也就是，根据图 3A 中的电路，当噪声电平也很高时，即使接收信号的电平即刻指示峰值，它也能够确定该峰值或许是归于噪声的分量。这使它能够在具有较高精度的最佳同相相加数。

15 图 3B 示出了同相相加数确定电路 45 配置的另一个实例。

图 3 中的同相相加数确定电路 45 包括检测噪声的噪声功率检测电路 72，得到接收信号功率值(E)对噪声(N)功率值的比值(E/N)的 E/N 测量电路 73，检测时间轴上的 E/N 值的变化检测电路 74，从 E/N 值和检测的 E/N 值的时间变化中检测最佳同相相加数的最佳相加数确定电路

20 75。

图 3C 示出了计算噪声功率的方法。

也就是，在接收信号 E1 至 E5 的功率值中，大于阈值 $V_{th}(E2、E3$ 和 $E4)$ 的值被认为是相当于瑞克合成的每个路径的接收信号的功率值。


然后，低于阈值 $V_{th}(E1$ 和 $E5)$ 的功率值平均，并视作噪声功率(N)。

25 E/N 值变化检测电路 74 比较时间轴上的值 $E2/N、E3/N、E4/N$ 。然后，最佳相加数确定电路 75 检测最佳同相相加数(M)。

这样，自适应改变同相相加数就改善了路径检测精度(延迟轮廓测量的精度)。具体实例如下所述。

30 考虑如图 5 所示的具有不同周期的两个衰落信号。当衰落具有相对于同相接收信号串(a 至 I)的长周期时，同相相加数被设置为 $N(=7)$ 。

另一方面，当衰落具有短周期时，同相相加数被设置为 $M(=2)$ ，也



就是，使用较小的同相相加数。

这就改善了数据的可靠性，形成了接收信号的功率计算的基础。因此路径检测的精度得到了改善。

以上所述的本发明的特有处理的过程按图 4 所示的流程图进行概

5 述。

即，对全部块执行同相相加(步骤 80)。

然后，在改变要相加的块数的时候，对所有组合执行块之间的相加(步骤 81)。

10 然后，根据每个相加结果执行接收信号的功率计算。必要时，计算接收信号的功率值对噪声功率值的比值(E/N)(步骤 82)。

接着，通过比较功率值等，或者再考虑时间轴上的变化确定最佳同相相加数(M)(步骤 83)。

然后，使用得到的最佳相加数执行同相相加，计算接收信号的功率，随后求平均值并测量延迟轮廓(步骤 84)。

15 如上所述，本发明根据衰落的频率自适应地改变同步获取处理中的 I 和 Q 分量的待相加的数据量。


这就避免了噪声/干扰分量的峰值被错误地检测为接收路径。使得路径检测的精度(延迟轮廓测量)得到改善。

20 本发明不局限于上述的实施例，在不背离本发明的范围的条件下，各种变化和修改都是可能的。

本发明以 2000 年 3 月 24 日提交的第 2000-84368 号日本专利申请为基础，该申请的全部内容作为参考而被特别引出。

说明书附图

图 1



- ① IB1
- ② IB1+IB2
- ③ IB1+IB2+IB3
- ④ IB1+IB2+IB3+IB4
- ⑤ IB1+IB2+IB3+IB4+IB5

- ⑥ QB1
- ⑦ QB1+QB2
- ⑧ QB1+QB2+QB3
- ⑨ QB1+QB2+QB3+QB4
- ⑩ QB1+QB2+QB3+QB4+QB5

图 2B

$$E1 = ①^2 + ⑥^2 \quad E4 = ④^2 + ⑨^2$$

$$E2 = ②^2 + ⑦^2 \quad E5 = ⑤^2 + ⑩^2$$

$$E3 = ③^2 + ⑧^2$$

图 2C




图 2D




图 2A




图 3A




图 3B




图 3C




图 4




图 5