(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2024年10月3日(03.10.2024)

WIPO | PCT

(10) 国際公開番号
WO 2024/203152 A1

(51) 国際特許分類:
H01L 25/07 (2006.01) *H01L 23/48* (2006.01)
H01L 25/18 (2023.01)

(21) 国際出願番号： PCT/JP2024/008966

(22) 国際出願日： 2024年3月8日(08.03.2024)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2023-049836 2023年3月27日(27.03.2023) JP

(71) 出願人: ローム株式会社 (**ROHM CO., LTD.**) [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町２１番地 Kyoto (JP).

(72) 発明者: 安西 智洋 (**YASUNISHI Tomohiro**); 〒6158585 京都府京都市右京区西院溝崎町２１番地 ローム株式会社内 Kyoto (JP).


(74) 代理人: 臼井 尚，外 (**USUI Takashi** et al.); 〒5430014 大阪府大阪市天王寺区玉造元町２番３２－１３０１ Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL,

(54) **Title:** SEMICONDUCTOR MODULE, SEMICONDUCTOR DEVICE, AND VEHICLE

(54) 発明の名称： 半導体モジュール、半導体装置および車両

FIG.18



(57) **Abstract:** This semiconductor module comprises: a semiconductor element; a power terminal; and an external connection member. The power terminal is electrically conductive with the semiconductor element. The external connection member has a connection terminal connected to the power terminal. The connection terminal is electrically conductive with the power terminal. The power terminal and the connection terminal are each provided with engagement mechanisms which are in contact with each other. As an example, the semiconductor module further includes a conductive layer. The semiconductor element and the power terminal are each conductively bonded to the conductive layer.

WO 2024/203152 A1

［続葉有］

PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能):ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

(57) 要約:半導体モジュールは、半導体素子と、電力端子と、外部接続部材とを備える。前記電力端子は、前記半導体素子に導通する。前記外部接続部材は、前記電力端子に接続された接続端子を有する。前記接続端子は、前記電力端子に導通している。前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている。一例として、前記半導体モジュールは、導電層をさらに備える。前記半導体素子および前記電力端子の各々は、前記導電層に導電接合されている。

明　細　書

発明の名称 ： 半導体モジュール、半導体装置および車両

技術分野

[0001] 本開示は、半導体モジュールと、当該半導体モジュールが具備する半導体装置と、当該半導体モジュールが搭載された車両とに関する。

背景技術

[0002] 従来、スイッチング機能を有する半導体素子（ＭＯＳＦＥＴやＩＧＢＴなど）が搭載された半導体装置が知られており、主に電力変換用に利用されている。特許文献１には、このような半導体装置の一例が開示されている。同文献に開示された半導体装置は、第１配線層と、第１配線層に導電接合された第１半導体素子と、第１配線層に導通する第２端子と、第１配線層および第１半導体素子を覆う封止樹脂とを備える。第２端子は、封止樹脂から露出している。

[0003] 特許文献１に開示されている半導体装置においては、封止樹脂から露出している第２端子の部分は、バスバーなどの外部接続部材に接続されることがある。この場合において、当該半導体装置により大きな電流を流すことが可能となるように、封止樹脂から露出している第２端子の部分と、外部接続部材との接合状態を良好にすることが好ましい。

先行技術文献

特許文献

[0004] 特許文献1：特開２０２２－５３８０１号公報

発明の概要

発明が解決しようとする課題

[0005] 本開示は、従来より改良が施された半導体モジュールを提供することを一の課題とする。また本開示は、当該半導体モジュールが具備する半導体装置を提供すること、あるいは、当該半導体モジュールが搭載された車両を提供することを一の課題とする。特に本開示は、上記事情に鑑み、電力端子に対

する外部接続部材の位置ずれを抑制するとともに、当該電力端子と当該外部接続部材との接合状態を良好なものとすることが可能な半導体モジュール（延いては、半導体装置および車両）を提供することを一の課題とする。

[0006] 本開示の第１の側面によって提供される半導体モジュールは、半導体素子と、前記半導体素子に導通する電力端子と、前記電力端子に接続された接続端子を有する外部接続部材とを備える。前記接続端子は、前記電力端子に導通している。前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている。

[0007] 本開示の第２の側面によって提供される半導体装置は、導電層と、前記導電層に導電接合された半導体素子と、前記半導体素子に導通する電力端子と、前記導電層および前記半導体素子を覆う封止樹脂とを備える。前記電力端子は、各々が前記封止樹脂から外部に露出する外部接続部および係合部を有する。前記係合部は、前記外部接続部につながっている。前記外部接続部は、第１方向を向く接続面を有する。前記係合部は、前記第１方向に対して直交する第２方向において前記接続面が位置する側を向く係合面を有する。

[0008] 本開示の第３の側面によって提供される車両は、駆動源および半導体モジュールを備える。前記半導体モジュールは、本開示の第１の側面によって提供される半導体モジュールに対して、電力端子および接続端子の各々の構成が異なる。前記電力端子は、第１接続部を有する。前記接続端子は、第１方向において前記第１接続部に対向するとともに、前記第１接続部に導通する第２接続部を有する。本開示の第１の側面によって提供される半導体モジュールに設けられた係合機構は、前記第１接続部および前記第２接続部の少なくともいずれかを含む。前記第１接続部と前記第２接続部とは、互いに接している。

発明の効果

[0009] 上記構成によれば、たとえば半導体モジュールにおいて、電力端子に対する外部接続部材の位置ずれを抑制するとともに、当該電力端子と当該外部接続部材との接合状態を良好なものとすることが可能となる。

[0010] 本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

図面の簡単な説明

[0011] [図1]図１は、本開示の第１実施形態にかかる半導体モジュールが具備する半導体装置の斜視図である。

[図2]図２は、図１に示す半導体装置の平面図である。

[図3]図３は、図２に対応する平面図であり、封止樹脂を透過している。

[図4]図４は、図３の部分拡大図である。

[図5]図５は、図２に対応する平面図であり、第１導通部材を透過し、かつ封止樹脂の図示を省略している。

[図6]図６は、図１に示す半導体装置の右側面図である。

[図7]図７は、図１に示す半導体装置の底面図である。

[図8]図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。

[図9]図９は、図３のＩＸ－ＩＸ線に沿う断面図である。

[図10]図１０は、図９に示す第１素子およびその周辺の部分拡大図である。

[図11]図１１は、図９に示す第２素子およびその周辺の部分拡大図である。

[図12]図１２は、図３のＸＩＩ－ＸＩＩ線に沿う断面図である。

[図13]図１３は、図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。

[図14]図１４は、図２の部分拡大図である。

[図15]図１５は、図１４のＸＶ－ＸＶ線に沿う断面図である。

[図16]図１６は、本開示の第１実施形態にかかる半導体モジュールの平面図である。

[図17]図１７は、図１６の部分拡大図である。

[図18]図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。

[図19]図１９は、図１６に示す半導体モジュールの作用効果を説明する断面図である。

[図20]図２０は、図１６に示す半導体モジュールが搭載された車両の概要図である。

[図21]図２１は、本開示の第２実施形態にかかる半導体モジュールの平面図である。

[図22]図２２は、図２１の部分拡大図である。

[図23]図２３は、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。

[図24]図２４は、本開示の第３実施形態にかかる半導体モジュールの平面図である。

[図25]図２５は、図２４の部分拡大図である。

[図26]図２６は、図２５のＸＸＶＩ－ＸＸＶＩ線に沿う断面図である。

[図27]図２７は、図２５のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。

[図28]図２８は、本開示の第４実施形態にかかる半導体モジュールの平面図である。

[図29]図２９は、図２８の部分拡大図である。

[図30]図３０は、図２９のＸＸＸ－ＸＸＸ線に沿う断面図である。

[図31]図３１は、本開示の第５実施形態にかかる半導体モジュールが具備する半導体装置の平面図である。

[図32]図３２は、本開示の第５実施形態にかかる半導体モジュールの平面図である。

発明を実施するための形態

[0012] 本開示を実施するための形態について、添付図面に基づいて説明する。

[0013] 第１実施形態：

図１～図１５に基づき、本開示の第１実施形態にかかる半導体モジュールＢ１０が具備する半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１導電層１２１、第２導電層１２２、複数の電力端子１３、複数の半導体素子２０、第１導通部材３１、第２導通部材３２および封止樹脂５０を備える。さらに半導体装置Ａ１０は、基材１１、第１信号端子１６１、第２信号端子１６２、第３信号端子１７１、第４信号端子１７２、２つの第５信号端子１８１、２つの第６信号端子１８２、第７信号端子１９１、２つのサーミスタ２３、第１配線６１および第２配線６２を備える。ここで、図３およ

び図４では、理解の便宜上、封止樹脂５０を透過している。図３では、透過した封止樹脂５０を想像線（二点鎖線）で示している。図５では、理解の便宜上、第１導通部材３１を透過し、かつ封止樹脂５０の図示を省略している。

[0014] 半導体装置Ａ１０の説明においては、便宜上、互いに直交する３つの方向を参照する。一例として、後述する第１導電層１２１の第１主面１２１Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する１つの方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘの双方に対して直交する方向を「第３方向ｙ」と呼ぶ。

[0015] 半導体装置Ａ１０は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに入力された直流電力を、複数の半導体素子２０により交流電力に変換する。変換された交流電力は、２つの第３電力端子１３Ｃの各々からモータなどの電力供給対象に入力される。

[0016] 基材１１は、図９～図１１に示すように、第１方向ｚにおいて第１導電層１２１および第２導電層１２２を基準として複数の半導体素子２０とは反対側に位置する。基材１１は、第１導電層１２１および第２導電層１２２を支持している。半導体装置Ａ１０においては、基材１１は、ＤＢＣ（Direct Bonded Copper）基板から構成される。図９～図１１に示すように、基材１１は、絶縁層１１１、２つの中間層１１２、および放熱層１１３を含む。基材１１は、放熱層１１３の一部を除き封止樹脂５０に覆われている。

[0017] 図９～図１１に示すように、絶縁層１１１は、第１方向ｚにおいて中間層１１２と放熱層１１３との間に介在する部分を含む。絶縁層１１１は、熱伝導性が比較的高い材料からなる。絶縁層１１１は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。絶縁層１１１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。絶縁層１１１の第１方向ｚの寸法は、第１導電層１２１および第２導電層１２２の各々の第１方向ｚの寸法よりも小さい。

[0018] 図９～図１１に示すように、２つの中間層１１２は、第１方向ｚにおいて

絶縁層１１１と、第１導電層１２１および第２導電層１２２との間に位置する。中間層１１２は、第３方向ｙにおいて互いに離れている。中間層１１２の組成は、銅（Ｃｕ）を含む。図５に示すように、第１方向ｚに視て、中間層１１２は、絶縁層１１１の周縁に囲まれている。

[0019] 図９～図１１に示すように、放熱層１１３は、第１方向ｚにおいて絶縁層１１１を基準として２つの中間層１１２とは反対側に位置する。図７に示すように、放熱層１１３は、封止樹脂５０から露出している。放熱層１１３の組成は、銅を含む。放熱層１１３の第１方向ｚの寸法は、絶縁層１１１の第１方向ｚの寸法よりも大きい。第１方向ｚに視て、放熱層１１３は、絶縁層１１１の周縁に囲まれている。

[0020] 第１導電層１２１および第２導電層１２２は、図９～図１１に示すように、基材１１に接合されている。第１導電層１２１および第２導電層１２２の組成は、銅を含む。第１導電層１２１および第２導電層１２２は、第３方向ｙにおいて互いに離れている。図８および図９に示すように、第１導電層１２１は、第１方向ｚを向く第１主面１２１Ａを有する。第１主面１２１Ａは、複数の半導体素子２０に対向している。図１０に示すように、第１導電層１２１は、第１接合層１２９を介して２つの中間層１１２のうちの一方の中間層１１２に接合されている。第１接合層１２９は、たとえばハンダである。図８および図９に示すように、第２導電層１２２は、第１方向ｚにおいて第１主面１２１Ａと同じ側を向く第２主面１２２Ａを有する。図１１に示すように、第２導電層１２２は、第１接合層１２９を介して２つの中間層１１２のうちの他方の中間層１１２に接合されている。

[0021] 複数の半導体素子２０の各々は、図５および図９に示すように、第１導電層１２１および第２導電層１２２のいずれかに搭載されている。複数の半導体素子２０は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の半導体素子２０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、複数の半導体素子２０は

、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の半導体素子２０は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。

[0022] 図５に示すように、半導体装置Ａ１０においては、複数の半導体素子２０は、複数の第１半導体素子２１、および複数の第２半導体素子２２を含む。複数の第２半導体素子２２の各々の構造は、複数の第１半導体素子２１の各々の構造と等しい。複数の第１半導体素子２１は、第１導電層１２１の第１主面１２１Ａに搭載されている。複数の第１半導体素子２１は、第２方向ｘに沿って配列されている。複数の第２半導体素子２２は、第２導電層１２２の第２主面１２２Ａに搭載されている。複数の第２半導体素子２２は、第２方向ｘに沿って配列されている。

[0023] 図５および図１０に示すように、複数の第１半導体素子２１の各々は、第１電極２１１、第２電極２１２、第１ゲート電極２１３および第１検出電極２１４を有する。

[0024] 図１０に示すように、第１電極２１１は、第１導電層１２１の第１主面１２１Ａに対向している。第１電極２１１には、第１半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第１電極２１１は、第１半導体素子２１のドレイン電極に相当する。第１電極２１１は、導電接合層２９を介して第１主面１２１Ａに導電接合されている。これにより、複数の第１半導体素子２１の各々の第１電極２１１は、第１導電層１２１に導通している。導電接合層２９は、銀（Ａｇ）などを含む焼結金属である。この他、導電接合層２９は、ハンダでもよい。

[0025] 図１０に示すように、第２電極２１２は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａに対向する側とは反対側に位置する。したがって、第１電極２１１および第２電極２１２は、第１方向ｚにおいて互いに反対側に位置する。第２電極２１２には、第１半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第２電極２１２は、第１半導体素子２１のソース電極に相当する。

[0026] 図１０に示すように、第１ゲート電極２１３は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａに対向する側とは反対側に位置する。したがって、第１ゲート電極２１３は、第１方向ｚにおいて第２電極２１２と同じ側に位置する。第１ゲート電極２１３には、第１半導体素子２１を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第１ゲート電極２１３の面積は、第２電極２１２の面積よりも小さい。

[0027] 図５に示すように、第１検出電極２１４は、第１方向ｚにおいて第２電極２１２および第１ゲート電極２１３と同じ側に位置する。第１検出電極２１４は、第２方向ｘにおいて第１ゲート電極２１３の隣に位置する。第１検出電極２１４には、第２電極２１２に印加される電圧と等価な電圧が印加される。第１方向ｚに視て、第１検出電極２１４の面積は、第１ゲート電極２１３の面積と等しい（あるいは略等しい）。

[0028] 図５および図１１に示すように、複数の第２半導体素子２２の各々は、第３電極２２１、第４電極２２２、第２ゲート電極２２３および第２検出電極２２４を有する。

[0029] 図１１に示すように、第３電極２２１は、第２導電層１２２の第２主面１２２Ａに対向している。第３電極２２１には、第２半導体素子２２により変換される前の電力に対応する電流が流れる。すなわち、第３電極２２１は、第２半導体素子２２のドレイン電極に相当する。第３電極２２１は、導電接合層２９を介して第２主面１２２Ａに導電接合されている。これにより、複数の第２半導体素子２２の各々の第３電極２２１は、第２導電層１２２に導通している。

[0030] 図１１に示すように、第４電極２２２は、第１方向ｚにおいて第２導電層１２２の第２主面１２２Ａに対向する側とは反対側に位置する。したがって、第３電極２２１および第４電極２２２は、第１方向ｚにおいて互いに反対側に位置する。第４電極２２２には、第２半導体素子２２により変換された後の電力に対応する電流が流れる。すなわち、第４電極２２２は、第２半導体素子２２のソース電極に相当する。

[0031] 図１１に示すように、第２ゲート電極２２３は、第１方向ｚにおいて第２導電層１２２の第２主面１２２Ａに対向する側とは反対側に位置する。したがって、第２ゲート電極２２３は、第１方向ｚにおいて第４電極２２２と同じ側に位置する。第２ゲート電極２２３には、第２半導体素子２２を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第２ゲート電極２２３の面積は、第４電極２２２の面積よりも小さい。

[0032] 図５に示すように、第２検出電極２２４は、第１方向ｚにおいて第４電極２２２および第２ゲート電極２２３と同じ側に位置する。第２検出電極２２４は、第２方向ｘにおいて第２ゲート電極２２３の両側に位置する。第２検出電極２２４には、第４電極２２２に印加される電圧と等価な電圧が印加される。第１方向ｚに視て、第２検出電極２２４の面積は、第２ゲート電極２２３の面積と等しい（あるいは略等しい）。

[0033] 複数の電力端子１３の各々の一部は、図２および図３に示すように、封止樹脂５０から外部に露出している。複数の電力端子１３の各々は、複数の半導体素子２０のいずれかに導通している。複数の電力端子１３は、第１電力端子１３Ａ、２つの第２電力端子１３Ｂ、および２つの第３電力端子１３Ｃを含む。複数の電力端子１３の各々は、内部接続部１３１および外部接続部１３２を有する。内部接続部１３１は、封止樹脂５０に覆われている。外部接続部１３２は、内部接続部１３１から第３方向ｙに延び、かつ封止樹脂５０から外部に露出している。

[0034] 第１電力端子１３Ａは、図３および図９に示すように、第３方向ｙにおいて第１導電層１２１を基準として第２導電層１２２とは反対側に位置する。第１電力端子１３Ａは、第１導電層１２１に導電接合されている。これにより、第１電力端子１３Ａは、第１導電層１２１を介して複数の第１半導体素子２１の各々の第１電極２１１に導通している。第１電力端子１３Ａは、第１導電層１２１から第３方向ｙに延びている。第１電力端子１３Ａの内部接続部１３１は、第１導電層１２１に導電接合されている。

[0035] ２つの第２電力端子１３Ｂの各々は、図３および図８に示すように、第３

方向ｙにおいて第１導電層１２１および第２導電層１２２を基準として第１電力端子１３Ａと同じ側に位置し、かつ第１導電層１２１および第２導電層１２２から離れている。２つの第２電力端子１３Ｂの各々は、複数の第２半導体素子２２の各々の第４電極２２２に導通している。２つの第２電力端子１３Ｂは、第２方向ｘにおいて互いに離れている。２つの第２電力端子１３Ｂの第２方向ｘの間には、第１電力端子１３Ａが位置する。２つの第２電力端子１３Ｂの各々の内部接続部１３１は、第１導電層１２１から離れている。

[0036] 半導体装置Ａ１０においては、第１電力端子１３Ａは、電力変換対象となる直流電力が入力されるＰ端子（正極）であるとともに、２つの第２電力端子１３Ｂは、電力変換対象となる直流電力が入力されるＮ端子（正極）である。この他、第１電力端子１３ＡがＮ端子、かつ２つの第２電力端子１３ＢがＰ端子となるように、複数の半導体素子２０に対する半導体装置Ａ１０の導電経路を適宜変更してもよい。

[0037] ２つの第３電力端子１３Ｃの各々は、図３および図８に示すように、第３方向ｙにおいて第２導電層１２２を基準として第１導電層１２１とは反対側に位置する。２つの第３電力端子１３Ｃの各々は、第２導電層１２２に導電接合されている。これにより、２つの第３電力端子１３Ｃの各々は、第２導電層１２２を介して複数の第２半導体素子２２の各々の第３電極２２１に導通している。２つの第３電力端子１３Ｃの各々から、複数の半導体素子２０により変換された交流電力が出力される。半導体装置Ａ１０においては、２つの第３電力端子１３Ｃは、第２方向ｘにおいて互いに離れている。２つの第３電力端子１３Ｃの各々の内部接続部１３１は、第２導電層１２２に導電接合されている。

[0038] 図１４および図１５に示すように、複数の電力端子１３の各々は、封止樹脂５０から外部に露出する係合部１３３を有する。半導体装置Ａ１０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々が係合部１３３を有する。係合部１３３は、外部接続部１３２につながっている。

複数の電力端子１３の各々の外部接続部１３２は、接続面１３２Ａを有する。接続面１３２Ａは、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く。係合部１３３は、第２方向ｘにおいて接続面１３２Ａが位置する側を向く係合面１３４を有する。

[0039] 図１４および図１５に示すように、係合部１３３は、一対の壁部１３３Ａを含む。一対の壁部１３３Ａの各々は、外部接続部１３２の第２方向ｘの両側から第１方向ｚに突出している。一対の壁部１３３Ａは、第１方向ｚにおいて接続面１３２Ａが向く側に突出している。一対の壁部１３３Ａの各々は、係合面１３４を有する。

[0040] 図１５に示すように、係合面１３４は、第１領域１３４Ａおよび第２領域１３４Ｂを含む。第２領域１３４Ｂは、第１方向ｚにおいて第１領域１３４Ａを基準として外部接続部１３２とは反対側に位置する。第１領域１３４Ａは、第２方向ｘにおいて外部接続部１３２の接続面１３２Ａから離れる向きに凹む凹状である。第２領域１３４Ｂは、第２方向ｘにおいて接続面１３２Ａに近づく向きに突出する凸状である。

[0041] 第１配線６１は、図１０に示すように、第１導電層１２１の第１主面１２１Ａに接合されている。第１配線６１は、第３方向ｙにおいて複数の第１半導体素子２１を基準として複数の第２半導体素子２２とは反対側に位置する。第１配線６１は、複数の第１半導体素子２１と、第１導電層１２１とに導通している。図５および図１０に示すように、第１配線６１は、第１搭載層６１１、第１金属層６１２、２つの第１ゲート配線層６１３、第１検出配線層６１４、第１温度検出配線層６１５および第２検出配線層６１６を有する。

[0042] 図５に示すように、第１搭載層６１１は、２つの第１ゲート配線層６１３、第１検出配線層６１４、２つの第１温度検出配線層６１５、および第２検出配線層６１６を搭載している。第１搭載層６１１は、絶縁体である。第１搭載層６１１は、たとえばセラミックスからなる。この他、第１搭載層６１１は、絶縁樹脂シートからなる場合でもよい。

[0043] 図１０に示すように、第１金属層６１２は、第１方向ｚにおいて第１搭載層６１１を基準として第１導電層１２１の第１主面１２１Ａに対向する側に位置する。第１金属層６１２は、第１搭載層６１１に接合されている。第１金属層６１２の組成は、銅を含む。第１金属層６１２は、第２接合層６８を介して第１主面１２１Ａに接合されている。第２接合層６８は、たとえばハンダである。

[0044] 図５および図１０に示すように、２つの第１ゲート配線層６１３は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。２つの第１ゲート配線層６１３は、第１搭載層６１１に接合されている。２つの第１ゲート配線層６１３のうち、一方の第１ゲート配線層６１３には、複数の第１ワイヤ４１が導電接合されている。複数の第１ワイヤ４１は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に個別に導電接合されている。さらに２つの第１ゲート配線層６１３の各々には、複数の第６ワイヤ４６が導電接合されている。これにより、２つの第１ゲート配線層６１３の各々は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。

[0045] 図５および図１０に示すように、第１検出配線層６１４は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。第１検出配線層６１４は、第１搭載層６１１に接合されている。第１検出配線層６１４には、複数の第２ワイヤ４２が導電接合されている。さらに複数の第２ワイヤ４２は、複数の第１半導体素子２１の各々の第１検出電極２１４に個別に導電接合されている。これにより、第１検出配線層６１４は、複数の第１半導体素子２１の各々の第１検出電極２１４に導通している。

[0046] 図５に示すように、２つの第１温度検出配線層６１５は、第１搭載層６１１を基準として第１金属層６１２とは反対側に位置する。２つの第１温度検出配線層６１５は、第１搭載層６１１に接合されている。２つの第１温度検出配線層６１５は、第２方向ｘにおいて互いに隣り合っている。

[0047] 図５に示すように、第２検出配線層６１６は、第１搭載層６１１を基準と

して第１金属層６１２とは反対側に位置する。第２検出配線層６１６は、第１搭載層６１１に接合されている。第２検出配線層６１６には、第３ワイヤ４３が導電接合されている。さらに第３ワイヤ４３は、第１導電層１２１の第１主面１２１Ａに導電接合されている。これにより、第２検出配線層６１６は、第１導電層１２１に導通している。

[0048] 第２配線６２は、図１１に示すように、第２導電層１２２の第２主面１２２Ａに接合されている。第２配線６２は、第３方向ｙにおいて複数の第２半導体素子２２を基準として複数の第１半導体素子２１とは反対側に位置する。第２配線６２は、複数の第２半導体素子２２と、第２導電層１２２とに導通している。図５および図１１に示すように、第２配線６２は、第２搭載層６２１、第２金属層６２２、２つの第２ゲート配線層６２３、第３検出配線層６２４、２つの第２温度検出配線層６２５、および第４検出配線層６２６を有する。

[0049] 図５に示すように、第２搭載層６２１は、２つの第２ゲート配線層６２３、第３検出配線層６２４、２つの第２温度検出配線層６２５、および第４検出配線層６２６を搭載している。第２搭載層６２１は、絶縁体である。第２搭載層６２１は、たとえばセラミックスからなる。この他、第２搭載層６２１は、絶縁樹脂シートからなる場合でもよい。

[0050] 図１１に示すように、第２金属層６２２は、第１方向ｚにおいて第２搭載層６２１を基準として第２導電層１２２の第２主面１２２Ａに対向する側に位置する。第２金属層６２２は、第２搭載層６２１に接合されている。第２金属層６２２の組成は、銅を含む。第２金属層６２２は、第２接合層６８を介して第２主面１２２Ａに接合されている。

[0051] 図５および図１１に示すように、２つの第２ゲート配線層６２３は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。２つの第２ゲート配線層６２３は、第２搭載層６２１に接合されている。２つの第２ゲート配線層６２３のうち、一方の第２ゲート配線層６２３には、複数の第４ワイヤ４４が導電接合されている。複数の第４ワイヤ４４は、複数の第

２半導体素子２２の各々の第２ゲート電極２２３に個別に導電接合されている。さらに２つの第２ゲート配線層６２３の各々には、複数の第７ワイヤ４７が導電接合されている。これにより、２つの第２ゲート配線層６２３の各々は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。

[0052] 図５および図１１に示すように、第３検出配線層６２４は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。第３検出配線層６２４は、第２搭載層６２１に接合されている。第３検出配線層６２４には、複数の第５ワイヤ４５が導電接合されている。さらに複数の第５ワイヤ４５は、複数の第２半導体素子２２の各々の第２検出電極２２４に個別に導電接合されている。これにより、第３検出配線層６２４は、複数の第２半導体素子２２の各々の第２検出電極２２４に導通している。

[0053] 図５に示すように、２つの第２温度検出配線層６２５は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。２つの第２温度検出配線層６２５は、第２搭載層６２１に接合されている。２つの第２温度検出配線層６２５は、第２方向ｘにおいて互いに隣り合っている。

[0054] 図５に示すように、第４検出配線層６２６は、第２搭載層６２１を基準として第２金属層６２２とは反対側に位置する。第４検出配線層６２６は、第２搭載層６２１に接合されている。

[0055] 図１０および図１１に示すように、複数のスリーブ６３の各々は、第３接合層６９を介して第１配線６１および第２配線６２のいずれかに導電接合されている。第３接合層６９は、たとえばハンダである。複数のスリーブ６３は、金属などの導電性材料からなる。複数のスリーブ６３の各々は、第１方向ｚに延びる筒状である。図２および図９に示すように、複数のスリーブ６３の各々は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く端面６３１を有する。端面６３１は、後述する封止樹脂５０の頂面５１から外部に露出している。第３接合層６９は、たとえばハンダである。

[0056] ２つのサーミスタ２３のうち一方のサーミスタ２３は、図４に示すように、第１配線６１の２つの第１温度検出配線層６１５に導電接合されている。２つのサーミスタ２３のうち他方のサーミスタ２３は、図４に示すように、第２配線６２の２つの第２温度検出配線層６２５に導電接合されている。２つのサーミスタ２３は、半導体装置Ａ１０の温度検出用センサとして用いられる。

[0057] 第１信号端子１６１、第２信号端子１６２、第３信号端子１７１、第４信号端子１７２、２つの第５信号端子１８１、２つの第６信号端子１８２、および第７信号端子１９１は、図１に示すように、第１方向ｚに延びる金属ピンからなる。これらの端子は、後述する封止樹脂５０の頂面５１から突出している。さらにこれらの端子は、複数のスリーブ６３に個別に圧入されている。これにより、これらの端子の各々は、複数のスリーブ６３のいずれかに支持されるとともに、第１配線６１および第２配線６２のいずれかに導通している。

[0058] 第１信号端子１６１は、図５および図１０に示すように、複数のスリーブ６３のうち、第１配線６１の２つの第１ゲート配線層６１３のいずれかに導電接合されたスリーブ６３に圧入されている。これにより、第１信号端子１６１は、２つの第１ゲート配線層６１３を介して複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。第１信号端子１６１には、複数の第１半導体素子２１が駆動するためのゲート電圧が印加される。

[0059] 第２信号端子１６２は、図５および図１１に示すように、複数のスリーブ６３のうち、第２配線６２の２つの第２ゲート配線層６２３のいずれかに導電接合されたスリーブ６３に圧入されている。これにより、第２信号端子１６２は、２つの第２ゲート配線層６２３を介して複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。第２信号端子１６２には、複数の第２半導体素子２２が駆動するためのゲート電圧が印加される。

[0060] 第３信号端子１７１は、図２に示すように、第２方向ｘにおいて第１信号端子１６１の隣に位置する。図５に示すように、第３信号端子１７１は、複

数のスリーブ６３のうち、第１配線６１の第１検出配線層６１４に導電接合されたスリーブ６３に圧入されている。これにより、第３信号端子１７１は、第１検出配線層６１４を介して複数の第１半導体素子２１の各々の第１検出電極２１４に導通している。第３信号端子１７１には、複数の第１半導体素子２１の各々の第１検出電極２１４に印加される電圧と等価な電圧が印加される。

[0061] 第４信号端子１７２は、図２に示すように、第２方向ｘにおいて第２信号端子１６２の隣に位置する。第４信号端子１７２は、図５に示すように、複数のスリーブ６３のうち、第２配線６２の第３検出配線層６２４に導電接合されたスリーブ６３に圧入されている。これにより、第４信号端子１７２は、第３検出配線層６２４を介して複数の第２半導体素子２２の各々の第２検出電極２２４に導通している。第４信号端子１７２には、複数の第２半導体素子２２の各々の第２検出電極２２４に印加される電圧と等価な電圧が印加される。

[0062] ２つの第５信号端子１８１は、図２に示すように、第２方向ｘにおいて第１信号端子１６１を基準として第３信号端子１７１とは反対側に位置する。２つの第５信号端子１８１は、第２方向ｘにおいて互いに隣り合っている。図５に示すように、２つの第５信号端子１８１は、複数のスリーブ６３のうち、第１配線６１の２つの第１温度検出配線層６１５に個別に導電接合された２つのスリーブ６３に個別に圧入されている。これにより、２つの第５信号端子１８１は、２つのサーミスタ２３のうち、２つの第１温度検出配線層６１５に導電接合されたサーミスタ２３に導通している。

[0063] ２つの第６信号端子１８２は、図２に示すように、第２方向ｘにおいて第２信号端子１６２を基準として第４信号端子１７２とは反対側に位置する。２つの第６信号端子１８２は、第２方向ｘにおいて互いに隣り合っている。図５に示すように、２つの第６信号端子１８２は、複数のスリーブ６３のうち、第２配線６２の２つの第２温度検出配線層６２５に個別に導電接合された２つのスリーブ６３に個別に圧入されている。これにより、２つの第６信

号端子１８２は、２つのサーミスタ２３のうち、２つの第２温度検出配線層６２５に導電接合されたサーミスタ２３に導通している。

[0064] 第７信号端子１９１は、図２に示すように、第２方向ｘにおいて第３信号端子１７１を基準として第１信号端子１６１とは反対側に位置する。図５に示すように、第７信号端子１９１は、複数のスリーブ６３のうち、第１配線６１の第２検出配線層６１６に導電接合されたスリーブ６３に圧入されている。これにより、第７信号端子１９１は、第２検出配線層６１６を介して第１導電層１２１に導通している。第７信号端子１９１には、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに入力された直流電力に相当する電圧が印加される。

[0065] 第１導通部材３１は、図５および図１０に示すように、複数の第１半導体素子２１の第２電極２１２と、第２導電層１２２の第２主面１２２Ａとに導電接合されている。これにより、複数の第１半導体素子２１の第２電極２１２は、第２導電層１２２に導通している。第１導通部材３１の組成は、銅を含む。第１導通部材３１は、金属クリップである。図５に示すように、第１導通部材３１は、本体部３１１、複数の第１接合部３１２、複数の第１連結部３１３、第２接合部３１４および第２連結部３１５を有する。

[0066] 本体部３１１は、第１導通部材３１の主要部をなしている。図５に示すように、本体部３１１は、第２方向ｘに延びている。図９に示すように、本体部３１１は、第１導電層１２１と第２導電層１２２との間を跨いでいる。

[0067] 図１０に示すように、複数の第１接合部３１２は、複数の第１半導体素子２１の第２電極２１２に個別に接合されている。複数の第１接合部３１２の各々は、複数の第１半導体素子２１のいずれかの第２電極２１２に対向している。

[0068] 図５に示すように、複数の第１連結部３１３は、本体部３１１、および複数の第１接合部３１２につながっている。複数の第１連結部３１３は、第２方向ｘにおいて互いに離れている。図９に示すように、第２方向ｘに視て、複数の第１連結部３１３は、複数の第１接合部３１２から本体部３１１に向

かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。

[0069] 図５および図９に示すように、第２接合部３１４は、第２導電層１２２の第２主面１２２Ａに接合されている。第２接合部３１４は、第２主面１２２Ａに対向している。第２接合部３１４は、第２方向ｘに延びている。第２接合部３１４の第２方向ｘの寸法は、本体部３１１の第２方向ｘの寸法に等しい。

[0070] 図５および図９に示すように、第２連結部３１５は、本体部３１１および第２接合部３１４につながっている。第２方向ｘに視て、第２連結部３１５は、第２接合部３１４から本体部３１１に向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。第２連結部３１５の第２方向ｘの寸法は、本体部３１１の第２方向ｘの寸法に等しい。

[0071] 図９、図１０および図１３に示すように、複数の第１半導体素子２１の各々の第２電極２１２と、複数の第１接合部３１２の各々との間には、導電接合層２９が位置する。当該導電接合層２９は、複数の第１接合部３１２の各々と、複数の第１半導体素子２１の各々の第２電極２１２とを個別に導電接合している。図９に示すように、第２導電層１２２の第２主面１２２Ａと、第２接合部３１４との間には、導電接合層２９が位置する。当該導電接合層２９は、第２主面１２２Ａと第２接合部３１４とを導電接合している。

[0072] 第２導通部材３２は、図４および図１１に示すように、複数の第２半導体素子２２の各々の第２電極２１２と、２つの第２電力端子１３Ｂの各々の内部接続部１３１とに導電接合されている。これにより、複数の第２半導体素子２２の各々の第２電極２１２は、２つの第２電力端子１３Ｂに導通している。第２導通部材３２の組成は、銅を含む。第２導通部材３２は、金属クリップである。図４に示すように、第２導通部材３２は、２つの本体部３２１、複数の第３接合部３２２、複数の第３連結部３２３、２つの第４接合部３２４、２つの第４連結部３２５、複数の中間部３２６、および複数の横梁部３２７を有する。

[0073] 図４に示すように、２つの本体部３２１は、第２方向ｘにおいて互いに離れている。２つの本体部３２１は、第３方向ｙに延びている。図８に示すように、２つの本体部３２１は、第１導電層１２１の第１主面１２１Ａ、および第２導電層１２２の第２主面１２２Ａに対して平行である。２つの本体部３２１は、第１導通部材３１の本体部３１１よりも第１主面１２１Ａおよび第２主面１２２Ａから離れている。

[0074] 図４に示すように、複数の中間部３２６は、第２方向ｘにおいて互いに離れているとともに、第２方向ｘにおいて２つの本体部３２１の間に位置する。複数の中間部３２６は、第３方向ｙに延びている。複数の中間部３２６の各々の第３方向ｙの寸法は、２つの本体部３２１の各々の第３方向ｙの寸法よりも小さい。

[0075] 図１１に示すように、複数の第３接合部３２２は、複数の第２半導体素子２２の第２電極２１２に個別に接合されている。複数の第３接合部３２２の各々は、複数の第２半導体素子２２のいずれかの第４電極２２２に対向している。

[0076] 図４および図１２に示すように、複数の第３連結部３２３は、複数の第３接合部３２２の第２方向ｘの両側につながっている。さらに複数の第３連結部３２３は、２つの本体部３２１、および複数の中間部３２６のいずれかにつながっている。第３方向ｙに視て、複数の第３連結部３２３の各々は、複数の第３接合部３２２のいずれかから、２つの本体部３２１、および複数の中間部３２６のいずれかに向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。

[0077] 図４および図８に示すように、２つの第４接合部３２４は、２つの第２電力端子１３Ｂの各々の内部接続部１３１に個別に接合されている。２つの第４接合部３２４の各々は、第１方向ｚにおいて２つの第２電力端子１３Ｂの各々の内部接続部１３１に個別に対向している。

[0078] 図４および図８に示すように、２つの第４連結部３２５は、２つの本体部３２１、および２つの第４接合部３２４につながっている。第２方向ｘに視

て、２つの第４連結部３２５は、２つの第４接合部３２４から２つの本体部３２１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。

[0079] 図４および図１３に示すように、複数の横梁部３２７は、第２方向ｘに沿って配列されている。第１方向ｚに視て、複数の横梁部３２７は、第１導通部材３１の複数の第１接合部３１２に個別に重なっている領域を含む。複数の横梁部３２７のうち第２方向ｘの中央に位置する横梁部３２７の第２方向ｘの両側は、複数の中間部３２６につながっている。複数の横梁部３２７のうち残り２つの横梁部３２７の第２方向ｘの両側は、２つの本体部３２１のいずれかと、複数の中間部３２６のいずれかとにつながっている。第３方向ｙに視て、複数の横梁部３２７は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａが向く側に凸状をなしている。

[0080] 図９、図１１および図１２に示すように、複数の第２半導体素子２２の各々の第４電極２２２と、複数の第３接合部３２２の各々との間には、導電接合層２９が位置する。当該導電接合層２９は、複数の第３接合部３２２の各々と、複数の第２半導体素子２２の各々の第４電極２２２とを個別に導電接合している。図８に示すように、２つの第２電力端子１３Ｂの各々の内部接続部１３１と、２つの第４接合部３２４との間には、導電接合層２９が位置する。当該導電接合層２９は、２つの第２電力端子１３Ｂの各々の内部接続部１３１と、２つの第４接合部３２４とを個別に導電接合している。

[0081] 封止樹脂５０は、図８、図９、図１２および図１３に示すように、第１導電層１２１、第２導電層１２２、複数の半導体素子２０、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、基材１１の一部と、複数の電力端子１３の各々の一部とを覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図２、および図６～図９に示すように、封止樹脂５０は、頂面５１、底面５２、第１側面５３、第２側面５４、第３側面５５、第４側面５６、および２つの凹部５７を有する。

[0082] 図８および図９に示すように、頂面５１は、第１方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く。図８および図９に示すように、底面５２は、第１方向ｚにおいて頂面５１とは反対側を向く。図７に示すように、底面５２から基材１１の放熱層１１３が露出している。

[0083] 図２および図６に示すように、第１側面５３および第２側面５４は、第３方向ｙにおいて互いに離れている。第１側面５３および第２側面５４は、第３方向ｙにおいて互いに反対側を向く。第１側面５３から、第１電力端子１３Ａの外部接続部１３２と、２つの第２電力端子１３Ｂの各々の外部接続部１３２とが外部に露出している。第２側面５４から、２つの第３電力端子１３Ｃの各々の外部接続部１３２が外部に露出している。

[0084] 図２および図７に示すように、第３側面５５および第４側面５６は、第２方向ｘにおいて互いに離れている。第３側面５５および第４側面５６は、第２方向ｘにおいて互いに反対側を向く。

[0085] 図２および図７に示すように、２つの凹部５７は、第１側面５３から第３方向ｙに向けて凹んでいる。２つの凹部５７は、第１方向ｚにおいて頂面５１から底面５２に至っている。２つの凹部５７は、第１電力端子１３Ａの第２方向ｘの両側に位置する。

[0086] 次に、図１６～図１８に基づき、本開示の第１実施形態にかかる半導体モジュールＢ１０について説明する。半導体モジュールＢ１０は、半導体装置Ａ１０および外部接続部材７０を備える。

[0087] 図１６に示すように、外部接続部材７０は、複数の電力端子１３のうち第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに個別に接続されている。半導体モジュールＢ１０においては、外部接続部材７０は、バスバーである。この他、外部接続部材７０は、コンデンサモジュールでもよい。

[0088] 図１６に示すように、外部接続部材７０は、本体７１、および複数の接続端子７２を有する。複数の接続端子７２の各々の一部は、本体７１から外部に露出している。複数の接続端子７２は、第１接続端子７２Ａ、および２つの第２接続端子７２Ｂを含む。第１接続端子７２Ａは、第１電力端子１３Ａ

に接続され、かつ第１電力端子１３Ａに導通している。２つの第２接続端子７２Ｂは、２つの第２電力端子１３Ｂに個別に接続され、かつ２つの第２電力端子１３Ｂに個別に導通している。

[0089] 図１６に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々は、第１接続部１４を有する。第１接続部１４は、封止樹脂５０から外部に露出している。第１接続部１４は、先述した複数の電力端子１３の各々の外部接続部１３２に相当する。

[0090] 図１６に示すように、複数の接続端子７２の各々は、第２接続部７３を有する。第２接続部７３は、第１方向ｚにおいて第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４のいずれかに対向している。第２接続部７３は、第１接続部１４に導通している。第１接続部１４および第２接続部７３は、互いに接している。第１接続部１４の第１方向ｚの寸法は、第２接続部７３の第１方向ｚの寸法よりも小さい。

[0091] 図１６に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々は、一対の壁部１５１を有する。一対の壁部１５１は、第２方向ｘにおいて複数の接続端子７２のいずれかの第２接続部７３を基準として互いに反対側に位置する。一対の壁部１５１の各々は、第１接続部１４につながっている。

[0092] 図１７および図１８に示すように、複数の接続端子７２の各々の第２接続部７３は、一対の係合面７３１、および第１面７３２を有する。一対の係合面７３１は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の一対の壁部１５１に個別に対向している。一対の壁部１５１は、一対の係合面７３１に個別に接している。第１面７３２は、第１方向ｚにおいて第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４のいずれかに対向する側とは反対側を向く。第１面７３２は、一対の係合面７３１につながっている。第１面７３２は、一対の係合面７３１のいずれかとの境界をなす端縁７３２Ａを含む。一対の壁部１５１の少なくともいずれかは、端縁７３２Ａに接している。

[0093] 図１７および図１８に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の一対の壁部１５１の各々は、対向面１５１Ａを有する。一対の壁部１５１の各々の対向面１５１Ａは、複数の接続端子７２のいずれかの第２接続部７３の一対の係合面７３１に個別に対向している。対向面１５１Ａと一対の係合面７３１のいずれかとの間には、隙間が設けられている。

[0094] 図１８に示すように、一対の壁部１５１の各々の対向面１５１Ａは、傾斜領域１５１Ｂを含む。傾斜領域１５１Ｂは、第１方向ｚにおいて複数の接続端子７２のいずれかの第２接続部７３の第１面７３２から第１接続部１４に向かうほど、第２方向ｘにおいて第２接続部７３から離れる向きに傾斜している。傾斜領域１５１Ｂは、第２接続部７３の一対の係合面７３１のいずれかに接している。

[0095] 図１７および図１８に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々と、複数の接続端子７２の各々とには、係合機構７９が設けられている。第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの係合機構７９と、複数の接続端子７２のいずれかの係合機構７９とは、互いに接している。

[0096] 係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４と、複数の接続端子７２のいずれかの第２接続部７３との少なくともいずれかを含む。半導体装置Ａ１０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの一対の壁部１５１と、複数の接続端子７２のいずれかの第２接続部７３の一対の係合面７３１とを含む。

[0097] 図１８に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４には、第１溶接痕７６が形成されている。あわせて、複数の接続端子７２のいずれかの第２接続部７３には、第２溶接痕７７が形成されている。第１溶接痕７６および第２溶接痕７７は、複数の接続端子７２を第１電力端子１３Ａ、および２つの第２電力端子１３Ｂにレ

ーザなどを用いた溶接により導電接合する際、第１接続部１４および第２接続部７３に形成される溶融金属が固化した痕跡である。第１溶接痕７６および第２溶接痕７７は、第１接続部１４と第２接続部７３との界面７８において互いにつながっている。

[0098] 次に、図２０に基づき、半導体モジュールＢ１０が搭載された車両Ｃについて説明する。車両Ｃは、たとえば電気自動車（ＥＶ）である。

[0099] 図２０に示すように、車両Ｃは、車載充電器８１、蓄電池８２および駆動系統８３を備える。車載充電器８１には、屋外に設置された給電施設（図示略）から無線により電力が供給される。この他、給電施設から車載充電器８１への電力の供給手段は、有線でもよい。車載充電器８１には、昇圧型のＤＣ－ＤＣコンバータが構成されている。車載充電器８１に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池８２に給電される。昇圧された電圧は、たとえば６００Ｖである。

[0100] 駆動系統８３は、車両Ｃを駆動する。駆動系統８３は、インバータ８３１および駆動源８３２を有する。半導体モジュールＢ１０は、インバータ８３１の一部を構成する。蓄電池８２に蓄えられた電力は、インバータ８３１に給電される。蓄電池８２からインバータ８３１に給電される電力は、直流電力である。この他、図２０に示す電力系統とは異なり、蓄電池８２とインバータ８３１との間に昇圧型のＤＣ－ＤＣコンバータをさらに設けてもよい。インバータ８３１は、直流電力を交流電力に変換する。半導体モジュールＢ１０を含めたインバータ８３１は、駆動源８３２に導通している。駆動源８３２は、交流モータおよび変速機を有する。インバータ８３１によって変換された交流電力が駆動源８３２に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Ｃの駆動軸を回転させる。これにより、車両Ｃが駆動する。車両Ｃの駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。そこで、インバータ８３１における半導体モジュールＢ１０は、要求される交流モー

タの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。

[0101] 次に、半導体モジュールＢ１０の作用効果について説明する。

[0102] 半導体モジュールＢ１０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。本構成をとることにより、電力端子１３に接続端子７２を導電接合する際、係合機構７９により電力端子１３に対する接続端子７２の位置ずれが抑制される。これにより、電力端子１３に対する接続端子７２の接合面積の減少が抑制されるため、電力端子１３に対する接続端子７２の接合強度の低下が抑制できる。あわせて、電力端子１３および接続端子７２の各々により大きな電流を流すことができる。さらに、電力端子１３に接続端子７２を接続する際、接続端子７２を電力端子１３に仮固定するための治具が不要となる。これにより、電力端子１３に接続端子７２を溶接により導電接合する際、接続端子７２に対する溶接範囲をより拡大できる。したがって、本構成によれば、半導体モジュールＢ１０においては、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。

[0103] 電力端子１３は、第１接続部１４、および一対の壁部１５１を有する。接続端子７２は、第１方向ｚにおいて第１接続部１４に対向する第２接続部７３を有する。一対の壁部１５１は、第２方向ｘにおいて第２接続部７３を基準として互いに反対側に位置するとともに、第１接続部１４につながっている。第２接続部７３は、一対の壁部１５１に対向する一対の係合面７３１を有する。係合機構７９は、一対の壁部１５１、および一対の係合面７３１を含む。本構成をとることにより、電力端子１３に対して接続端子７２が第２方向ｘにずれようとすると、一対の係合面７３１のいずれかが一対の壁部１５１のいずれかに接触する。これにより、電力端子１３に対する接続端子７

２の第２方向ｘの位置ずれを係合機構７９により抑制できる。

[0104] 電力端子１３の第１接続部１４の第１方向ｚの寸法は、接続端子７２の第２接続部７３の第１方向ｚの寸法よりも小さい。本構成をとることにより、第２接続部７３の一対の係合面７３１の各々の第１方向ｚの寸法をより拡大できる。

[0105] 接続端子７２の第２接続部７３は、第１方向ｚにおいて電力端子１３の第１接続部１４に対向する側とは反対側を向く第１面７３２を有する。電力端子１３の一対の壁部１５１の少なくともいずれかは、第１面７３２の端縁７３２Ａに接している。本構成をとることにより、電力端子１３に対して接続端子７２が第１方向ｚにおいて第１面７３２が向く側にずれようとすると、一対の壁部１５１の少なくともいずれかによりそのずれが規制される。これにより、電力端子１３に対する接続端子７２の第１方向ｚの位置ずれを係合機構７９により抑制できる。

[0106] 電力端子１３の一対の壁部１５１の各々は、接続端子７２の第２接続部７３の一対の係合面７３１に個別に対向する対向面１５１Ａを有する。対向面１５１Ａと一対の係合面７３１のいずれかとの間には、隙間が設けられている。本構成をとることにより、一対の壁部１５１の各々に第２方向ｘにおいて第２接続部７３が位置する側とは反対側を向く力を与えると、一対の壁部１５１の各々に第２方向ｘの復元力を発生させることが可能となる。これにより、第２接続部７３が一対の壁部１５１により挟み付けられるため、係合機構７９によって電力端子１３に対する接続端子７２の位置ずれを効果的に抑制できる。

[0107] 電力端子１３の一対の壁部１５１の各々の対向面１５１Ａは、傾斜領域１５１Ｂを含む。傾斜領域１５１Ｂは、第１方向ｚにおいて接続端子７２の第２接続部７３の第１面７３２から電力端子１３の第１接続部１４に向かうほど、第２方向ｘにおいて第２接続部７３から離れる向きに傾斜している。傾斜領域１５１Ｂは、接続端子７２の第２接続部７３の一対の係合面７３１のいずれかに接している。本構成をとることにより、傾斜領域１５１Ｂから一

対の係合面７３１のいずれかに、図１９に示す圧縮力Ｆが作用する。圧縮力Ｆの向きは、第２方向ｘに対して傾斜している。圧縮力Ｆは、第１方向ｚを向く成分と、第２方向ｘを向く成分とを含む。これにより、係合機構７９によって電力端子１３に対する接続端子７２の位置ずれをより効果的に抑制できる。

[0108] 半導体装置Ａ１０は、導電層（第１導電層１２１および第２導電層１２２のいずれか）と、当該導電層に導電接合された半導体素子２０と、半導体素子２０に導通する電力端子１３と、当該導電層および半導体素子２０を覆う封止樹脂５０とを備える。電力端子１３は、外部接続部１３２と、外部接続部１３２につながる係合部１３３を有する。外部接続部１３２は、第１方向ｚを向く接続面１３２Ａを有する。係合部１３３は、第２方向ｘにおいて接続面１３２Ａが位置する側を向く係合面１３４を有する。本構成をとることにより、電力端子１３に接続端子７２を接続する際、接続端子７２が第２方向ｘにずれようとすると、接続端子７２が係合面１３４に接触する。したがって、本構成によれば、半導体装置Ａ１０においては、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。

[0109] 半導体装置Ａ１０においては、係合部１３３は、外部接続部１３２の第２方向ｘの両側から第１方向ｚに突出する一対の壁部１３３Ａを含む。一対の壁部１３３Ａの各々の係合面１３４は、第１領域１３４Ａおよび第２領域１３４Ｂを含む。第１領域１３４Ａは、第２方向ｘにおいて外部接続部１３２の接続面１３２Ａから離れる向きに凹む凹状である。第２領域１３４Ｂは、第２方向ｘにおいて接続面１３２Ａに近づく向きに突出する凸状である。本構成をとることにより、一対の壁部１３３Ａの各々に第２方向ｘにおいて接続面１３２Ａが位置する側とは反対側を向く力を与えると、一対の壁部１３３Ａの各々に第２方向ｘの復元力を発生させることが可能となる。これにより、電力端子１３に接続端子７２を接続する際、接続端子７２が一対の壁部１３３Ａに挟み付けられるため、電力端子１３に対する接続端子７２の位置

ずれを効果的に抑制できる。

[0110] 第２実施形態：

図２１～図２３に基づき、本開示の第２実施形態にかかる半導体モジュールＢ２０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。

[0111] 半導体モジュールＢ２０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の構成が、半導体モジュールＢ１０の当該構成と異なる。

[0112] 図２１および図２２に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々は、一対の張出部１５２を有する。図２３に示すように、一対の張出部１５２は、第１方向ｚにおいて複数の接続端子７２のいずれかの第２接続部７３を基準として第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４とは反対側に位置する。一対の張出部１５２は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの一対の壁部１５１から第２方向ｘに個別に延びている。一対の張出部１５２の各々は、第２接続部７３の第１面７３２に接している。

[0113] 半導体モジュールＢ２０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの一対の壁部１５１、および一対の張出部１５２と、複数の接続端子７２のいずれかの第２接続部７３の一対の係合面７３１とを含む。

[0114] 次に、半導体モジュールＢ２０の作用効果について説明する。

[0115] 半導体モジュールＢ２０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ２０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに

、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。さらに、半導体モジュールＢ２０においては、半導体モジュールＢ１０と共通する構成を具備することにより、半導体モジュールＢ１０と同等の作用効果を奏する。

[0116] 半導体モジュールＢ２０においては、電力端子１３は、一対の壁部１５１から第２方向ｘに個別に延びる一対の張出部１５２を有する。一対の張出部１５２の各々は、接続端子７２の第２接続部７３に接している。係合機構７９は、一対の壁部１５１、一対の張出部１５２、および第２接続部７３の一対の係合面７３１を含む。本構成をとることにより、一対の張出部１５２の各々から第２接続部７３に第１方向ｚの支圧力を作用させることができる。これにより、電力端子１３に対する接続端子７２の位置ずれをより効果的に抑制しつつ、電力端子１３に対する接続端子７２の接合強度の増加を図ることができる。この場合において、第２接続部７３に作用する第１方向ｚの支圧力がより大きくなると、電力端子１３と接続端子７２との溶接による導電接合を不要とすることができる。

[0117] 第３実施形態：

図２４～図２７に基づき、本開示の第３実施形態にかかる半導体モジュールＢ３０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。

[0118] 半導体モジュールＢ３０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の構成と、複数の接続端子７２の各々の構成とが、半導体モジュールＢ１０の当該構成と異なる。

[0119] 図２４および図２５に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４は、基部１４１および凸部１４２を有する。基部１４１は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの内部接続部１３１につながっている。図２６および図２７に示すように、凸部１４２は、基部１４１から複数の接続端子７２のいず

れかの第２接続部７３に向けて突出している。

[0120] 図２４および図２５に示すように、複数の接続端子７２の各々の第２接続部７３は、内周面７３３を有する。内周面７３３は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４の凸部１４２を第１方向ｚの回りに囲んでいる。凸部１４２は、内周面７３３に接している。凸部１４２は、内周面７３３により規定された第２接続部７３の陥入部に収容されている。

[0121] 半導体モジュールＢ３０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４の凸部１４２と、複数の接続端子７２のいずれかの第２接続部７３の内周面７３３とを含む。

[0122] 次に、半導体モジュールＢ３０の作用効果について説明する。

[0123] 半導体モジュールＢ３０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ３０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。

[0124] 半導体モジュールＢ３０においては、電力端子１３の第１接続部１４は、基部１４１と、基部１４１から接続端子７２の第２接続部７３に向けて突出する凸部１４２とを有する。第２接続部７３は、第１方向ｚの回りに凸部１４２を囲む内周面７３３を有する。係合機構７９は、凸部１４２および内周面７３３を含む。本構成をとることにより、電力端子１３に対して接続端子７２が第１方向ｚに対して直交する方向にずれようとすると、凸部１４２が内周面７３３に接触する。これにより、第１方向ｚに対して直交する方向における電力端子１３に対する接続端子７２の位置ずれを係合機構７９により

抑制できる。

[0125] 第４実施形態：

図２８～図３０に基づき、本開示の第４実施形態にかかる半導体モジュールＢ４０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。

[0126] 半導体モジュールＢ４０においては、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の構成と、複数の接続端子７２の各々の構成とが、半導体モジュールＢ１０の当該構成と異なる。

[0127] 図２８および図２９に示すように、複数の接続端子７２の各々は、一対の壁部７４を有する。図３０に示すように、一対の壁部７４は、第２接続部７３の第２方向ｘの両側から第１方向ｚにおいて第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４が位置する側に突出している。一対の壁部７４は、第１接続部１４に対向している。

[0128] 図３０に示すように、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々の第１接続部１４は、一対の係合面１４３を有する。一対の係合面１４３は、複数の接続端子７２のいずれかの一対の壁部７４に個別に対向している。図３０に示すように、複数の接続端子７２の各々の一対の壁部７４の各々は、対向面７４１を有する。対向面７４１は、一対の係合面１４３のいずれかに対向しており、かつ係合面１４３に接している。

[0129] 半導体モジュールＢ４０においては、係合機構７９は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂのいずれかの第１接続部１４の一対の係合面１４３と、複数の接続端子７２のいずれかの一対の壁部７４とを含む。

[0130] 次に、半導体モジュールＢ４０の作用効果について説明する。

[0131] 半導体モジュールＢ４０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電

力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ４０においても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。

[0132] 第５実施形態：

図３１に基づき、本開示の第５実施形態にかかる半導体モジュールＢ５０が具備する半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０および半導体モジュールＢ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。

[0133] 半導体装置Ａ２０においては、複数の電力端子１３の構成が半導体装置Ａ１０の当該構成と異なる。

[0134] 図３１に示すように、半導体装置Ａ２０においては、第１電力端子１３Ａ、２つの第２電力端子１３Ｂ、および２つの第３電力端子１３Ｃの各々が係合部１３３を有する。２つの第３電力端子１３Ｃの各々が有する係合部１３３の構成は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々が有する係合部１３３の構成と同一である。

[0135] 次に、図３２に基づき、本開示の第５実施形態にかかる半導体モジュールＢ５０について説明する。半導体モジュールＢ５０は、半導体装置Ａ２０および外部接続部材７０を備える。

[0136] 図３２に示すように、半導体モジュールＢ５０においては、外部接続部材７０は、第１接続部材７０１および第２接続部材７０２を含む。第１接続部材７０１の構成は、半導体モジュールＢ１０が具備する外部接続部材７０の構成と同一である。第２接続部材７０２は、複数の電力端子１３のうち２つの第３電力端子１３Ｃに個別に接続されている。半導体モジュールＢ５０においては、第２接続部材７０２は、モータなどに導通するバスバーである。

[0137] 図３２に示すように、第１接続部材７０１は、本体７１、および複数の接続端子７２を有する。複数の接続端子７２は、複数の電力端子１３のうち第

１電力端子１３Ａ、および２つの第２電力端子１３Ｂに個別に接続され、かつ第１電力端子１３Ａ、および２つの第２電力端子１３Ｂに個別に導通している。

[0138] 図３２に示すように、第２接続部材７０２は、本体７１、および２つの接続端子７２を有する。２つの接続端子７２の各々は、本体７１につながっている。２つの接続端子７２は、２つの第３電力端子１３Ｃに個別に接続され、かつ２つの第３電力端子１３Ｃに個別に導通している。

[0139] 図３２に示すように、２つの第３電力端子１３Ｃの各々は、第１接続部１４を有する。２つの第３電力端子１３Ｃの各々が有する第１接続部１４の構成は、第１電力端子１３Ａ、および２つの第２電力端子１３Ｂの各々が有する第１接続部１４の構成と同一である。

[0140] 図３２に示すように、第２接続部材７０２の２つの接続端子７２の各々は、第２接続部７３を有する。第２接続部７３は、第１方向ｚにおいて２つの第３電力端子１３Ｃのいずれかに対向している。第２接続部材７０２にかかる第２接続部７３の構成は、半導体モジュールＢ１０が具備する外部接続部材７０にかかる第２接続部７３の構成と同一である。

[0141] 図３２に示すように、２つの第３電力端子１３Ｃの各々は、一対の壁部１５１を有する。一対の壁部１５１は、第２方向ｘにおいて第２接続部材７０２の２つの接続端子７２のいずれかの第２接続部７３を基準として互いに反対側に位置する。２つの第３電力端子１３Ｃの各々が有する一対の壁部１５１の構成は、第１電力端子１３Ａ、および第２電力端子１３Ｂの各々が有する一対の壁部１５１の構成と同一である。

[0142] 次に、半導体モジュールＢ５０の作用効果について説明する。

[0143] 半導体モジュールＢ５０は、半導体素子２０と、半導体素子２０に導通する電力端子１３と、電力端子１３に接続された接続端子７２を有する外部接続部材７０とを備える。接続端子７２は、電力端子１３に導通している。電力端子１３および接続端子７２の各々には、互いに接する係合機構７９が設けられている。したがって、本構成によれば、半導体モジュールＢ５０にお

いても、電力端子１３に対する接続端子７２の位置ずれを抑制するとともに、電力端子１３と接続端子７２との接合状態をより良好なものとすることが可能となる。

[0144] 本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。

[0145] 本開示は、以下の付記に記載した実施形態を含む。

付記１.

半導体素子と、

前記半導体素子に導通する電力端子と、

前記電力端子に接続された接続端子を有する外部接続部材と、を備え、

前記接続端子は、前記電力端子に導通しており、

前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている、半導体モジュール。

付記２.

前記電力端子は、第１接続部を有し、

前記接続端子は、第１方向において前記第１接続部に対向するとともに、前記第１接続部に導通する第２接続部を有し、

前記係合機構は、前記第１接続部および前記第２接続部の少なくともいずれかを含む、付記１に記載の半導体モジュール。

付記３.

前記第１接続部と前記第２接続部とは、互いに接している、付記２に記載の半導体モジュール。

付記４.

前記電力端子は、前記第１方向に対して直交する第２方向において前記第２接続部を基準として互いに反対側に位置するとともに、前記第１接続部につながる一対の壁部を有し、

前記第２接続部は、前記一対の壁部に個別に対向する一対の係合面を有し、

前記係合機構は、前記一対の壁部、および前記一対の係合面を含む、付記３に記載の半導体モジュール。

付記５．

前記第１接続部の前記第１方向の寸法は、前記第２接続部の前記第１方向の寸法よりも小さい、付記４に記載の半導体モジュール。

付記６．

前記第２接続部は、前記第１方向において前記第１接続部に対向する側とは反対側を向くとともに、前記一対の係合面につながる第１面を有し、

前記第１面は、前記一対の係合面のいずれかとの境界をなす端縁を含み、

前記一対の壁部の少なくともいずれかは、前記端縁に接している、付記５に記載の半導体モジュール。

付記７．

前記一対の壁部の各々は、前記一対の係合面に個別に対向する対向面を有し、

前記対向面と前記一対の係合面のいずれかとの間には、隙間が設けられている、付記６に記載の半導体モジュール。

付記８．

前記対向面は、前記第１方向において前記第１面から前記第１接続部に向かうほど、前記第２方向において前記第２接続部から離れる向きに傾斜した傾斜領域を含む、付記７に記載の半導体モジュール。

付記９．

前記傾斜領域は、前記一対の係合面のいずれかに接している、付記８に記載の半導体モジュール。

付記１０．

前記電力端子は、前記第１方向において前記第２接続部を基準として前記第１接続部とは反対側に位置するとともに、前記一対の壁部から前記第２方向に個別に延びる一対の張出部を有し、

前記一対の張出部の各々は、前記第２接続部に接している、付記５に記載

の半導体モジュール。

付記１１．

前記第１接続部は、基部と、前記基部から前記第２接続部に向けて突出する凸部と、を有し、

前記第２接続部は、前記第１方向の回りに前記凸部を囲む内周面を有し、

前記係合機構は、前記凸部および前記内周面を含む、付記３に記載の半導体モジュール。

付記１２．

前記第１接続部には、第１溶接痕が形成されており、

前記第２接続部には、第２溶接痕が形成されており、

前記第１溶接痕および前記第２溶接痕は、前記第１接続部と前記第２接続部との界面において互いにつながっている、付記３ないし１１のいずれかに記載の半導体モジュール。

付記１３．

導電層をさらに備え、

前記半導体素子および前記電力端子の各々は、前記導電層に導電接合されている、付記１２に記載の半導体モジュール。

付記１４．

前記導電層および前記半導体素子を覆う封止樹脂をさらに備え、

前記第１接続部は、前記封止樹脂から外部に露出している、付記１３に記載の半導体モジュール。

付記１５．

駆動源と、

付記３ないし１１のいずれかに記載の半導体モジュールと、を備え、

前記半導体モジュールは、前記駆動源に導通している、車両。

付記１６．

導電層と、

前記導電層に導電接合された半導体素子と、

前記半導体素子に導通する電力端子と、

前記導電層および前記半導体素子を覆う封止樹脂と、を備え、

前記電力端子は、各々が前記封止樹脂から外部に露出する外部接続部および係合部を有し、

前記係合部は、前記外部接続部につながっており、

前記外部接続部は、第１方向を向く接続面を有し、

前記係合部は、前記第１方向に対して直交する第２方向において前記接続面が位置する側を向く係合面を有する、半導体装置。

付記１７．

前記係合部は、前記外部接続部の前記第２方向の両側から前記第１方向に突出する一対の壁部を含む、付記１６に記載の半導体装置。

付記１８．

前記係合面は、第１領域と、前記第１方向において前記第１領域を基準として前記外部接続部とは反対側に位置する第２領域と、を含み、

前記第１領域は、前記第２方向において前記接続面から離れる向きに凹む凹状であり、

前記第２領域は、前記第２方向において前記接続面に近づく向き突出する凸状である、付記１７に記載の半導体装置。

符号の説明

[0146] Ａ１０，Ａ２０：半導体装置

Ｂ１０，Ｂ２０，Ｂ３０，Ｂ４０，Ｂ５０：半導体モジュール

Ｃ：車両　　１１：基材

１１１：絶縁層　　１１２：中間層

１１３：放熱層　　１１３Ａ：基面

１１３Ｂ：陥入部　　１２１：第１導電層

１２１Ａ：第１主面　　１２２：第２導電層

１２２Ａ：第２主面　　１２９：第１接合層

１３：電力端子　　１３Ａ～１３Ｃ：第１電力端子～第３電力端子

１３１：内部接続部　　１３２：外部接続部

１３２Ａ：接続面　　１３３：係合部

１３３Ａ：壁部　　１３４：係合面

１３４Ａ：第１領域　　１３４Ｂ：第２領域

１４：第１接続部　　１４１：基部

１４２：凸部　　１４３：係合面

１５１：壁部　　１５１Ａ：対向面

１５１Ｂ：傾斜領域　　１５２：張出部

１６１：第１信号端子　　１６２：第２信号端子

１７１：第３信号端子　　１７２：第４信号端子

１８１：第５信号端子　　１８２：第６信号端子

１９１：第７信号端子　　２０：半導体素子

２１：第１半導体素子　　２１１：第１電極

２１２：第２電極　　２１３：第１ゲート電極

２１４：第１検出電極　　２２：第２半導体素子

２２１：第３電極　　２２２：第４電極

２２３：第２ゲート電極　　２２４：第２検出電極

２３：サーミスタ　　２９：導電接合層

３１：第１導通部材　　３１１：本体部

３１２：第１接合部　　３１３：第１連結部

３１４：第２接合部　　３１５：第２連結部

３２：第２導通部材　　３２１：本体部

３２２：第３接合部　　３２３：第３連結部

３２４：第４接合部　　３２５：第４連結部

３２６：中間部　　３２７：横梁部

４１～４７：第１ワイヤ～第７ワイヤ　　５０：封止樹脂

５１：頂面　　５２：底面

５３：第１側面　　５４：第２側面

５５：第３側面　　５６：第４側面

５７：凹部　　６１：第１配線

６１１：第１搭載層　　６１２：第１金属層

６１３：第１ゲート配線層　　６１４：第１検出配線層

６１５：第１温度検出配線層　　６１６：第２検出配線層

６２：第２配線　　６２１：第２搭載層

６２２：第２金属層　　６２３：第２ゲート配線層

６２４：第３検出配線層　　６２５：第２温度検出配線層

６２６：第４検出配線層　　６３：スリーブ

６３１：端面　　６８：第２接合層

６９：第３接合層　　７０：外部接続部材

７０１：第１接続部材　　７０２：第２接続部材

７１：本体　　７２：接続端子

７２Ａ：第１接続端子　　７２Ｂ：第２接続端子

７３：第２接続部　　７３１：係合面

７３２：第１面　　７３２Ａ：端縁

７３３：内周面　　７４：壁部

７４１：対向面　　７６：第１溶接痕

７７：第２溶接痕　　７８：界面

７９：係合機構　　８１：車載充電器

８２：蓄電池　　８３：駆動系統

８３１：インバータ　　８３２：駆動源

ｚ：第１方向　　ｘ：第２方向　　ｙ：第３方向

請求の範囲

[請求項1] 半導体素子と、

前記半導体素子に導通する電力端子と、

前記電力端子に接続された接続端子を有する外部接続部材と、を備え、

前記接続端子は、前記電力端子に導通しており、

前記電力端子および前記接続端子の各々には、互いに接する係合機構が設けられている、半導体モジュール。

[請求項2] 前記電力端子は、第１接続部を有し、

前記接続端子は、第１方向において前記第１接続部に対向するとともに、前記第１接続部に導通する第２接続部を有し、

前記係合機構は、前記第１接続部および前記第２接続部の少なくともいずれかを含む、請求項１に記載の半導体モジュール。

[請求項3] 前記第１接続部と前記第２接続部とは、互いに接している、請求項２に記載の半導体モジュール。

[請求項4] 前記電力端子は、前記第１方向に対して直交する第２方向において前記第２接続部を基準として互いに反対側に位置するとともに、前記第１接続部につながる一対の壁部を有し、

前記第２接続部は、前記一対の壁部に個別に対向する一対の係合面を有し、

前記係合機構は、前記一対の壁部、および前記一対の係合面を含む、請求項３に記載の半導体モジュール。

[請求項5] 前記第１接続部の前記第１方向の寸法は、前記第２接続部の前記第１方向の寸法よりも小さい、請求項４に記載の半導体モジュール。

[請求項6] 前記第２接続部は、前記第１方向において前記第１接続部に対向する側とは反対側を向くとともに、前記一対の係合面につながる第１面を有し、

前記第１面は、前記一対の係合面のいずれかとの境界をなす端縁を

含み、

前記一対の壁部の少なくともいずれかは、前記端縁に接している、請求項５に記載の半導体モジュール。

[請求項7] 前記一対の壁部の各々は、前記一対の係合面に個別に対向する対向面を有し、

前記対向面と前記一対の係合面のいずれかとの間には、隙間が設けられている、請求項６に記載の半導体モジュール。

[請求項8] 前記対向面は、前記第１方向において前記第１面から前記第１接続部に向かうほど、前記第２方向において前記第２接続部から離れる向きに傾斜した傾斜領域を含む、請求項７に記載の半導体モジュール。

[請求項9] 前記傾斜領域は、前記一対の係合面のいずれかに接している、請求項８に記載の半導体モジュール。

[請求項10] 前記電力端子は、前記第１方向において前記第２接続部を基準として前記第１接続部とは反対側に位置するとともに、前記一対の壁部から前記第２方向に個別に延びる一対の張出部を有し、

前記一対の張出部の各々は、前記第２接続部に接している、請求項５に記載の半導体モジュール。

[請求項11] 前記第１接続部は、基部と、前記基部から前記第２接続部に向けて突出する凸部と、を有し、

前記第２接続部は、前記第１方向の回りに前記凸部を囲む内周面を有し、

前記係合機構は、前記凸部および前記内周面を含む、請求項３に記載の半導体モジュール。

[請求項12] 前記第１接続部には、第１溶接痕が形成されており、

前記第２接続部には、第２溶接痕が形成されており、

前記第１溶接痕および前記第２溶接痕は、前記第１接続部と前記第２接続部との界面において互いにつながっている、請求項３ないし１１のいずれかに記載の半導体モジュール。

[請求項13] 導電層をさらに備え、

前記半導体素子および前記電力端子の各々は、前記導電層に導電接合されている、請求項１２に記載の半導体モジュール。

[請求項14] 前記導電層および前記半導体素子を覆う封止樹脂をさらに備え、

前記第１接続部は、前記封止樹脂から外部に露出している、請求項１３に記載の半導体モジュール。

[請求項15] 駆動源と、

請求項３ないし１１のいずれかに記載の半導体モジュールと、を備え、

前記半導体モジュールは、前記駆動源に導通している、車両。

[請求項16] 導電層と、

前記導電層に導電接合された半導体素子と、

前記半導体素子に導通する電力端子と、

前記導電層および前記半導体素子を覆う封止樹脂と、を備え、

前記電力端子は、各々が前記封止樹脂から外部に露出する外部接続部および係合部を有し、

前記係合部は、前記外部接続部につながっており、

前記外部接続部は、第１方向を向く接続面を有し、

前記係合部は、前記第１方向に対して直交する第２方向において前記接続面が位置する側を向く係合面を有する、半導体装置。

[請求項17] 前記係合部は、前記外部接続部の前記第２方向の両側から前記第１方向に突出する一対の壁部を含む、請求項１６に記載の半導体装置。


[請求項18] 前記係合面は、第１領域と、前記第１方向において前記第１領域を基準として前記外部接続部とは反対側に位置する第２領域と、を含み、

前記第１領域は、前記第２方向において前記接続面から離れる向きに凹む凹状であり、


前記第２領域は、前記第２方向において前記接続面に近づく向き突

出する凸状である、請求項１７に記載の半導体装置。


[図1]
FIG.1


A10
13B(13)
51
56
191
13A(13)
53
171
13B(13)
161
182
181
162
172
55
13C(13)
54
50
13C(13)
z
y
x


[図2]
FIG.2


A10
13B(13)
13A(13)
13B(13)
132
132
133
133
133
133
53
57
57
50
191
631(63)
171
161
181
631(63)
631(63)
631(63)
56
55
51
631(63)
631(63)
631(63)
182
162
172
54
13C(13)
132
13C(13)
y
x


[図3]
FIG.3


A10
VIII
13B(13)
13A(13)
IX
13B(13)
133
133
133
133
132
132
131
131
141
191
171
181
161
61
121
23
21
(20)
21
(20)
XIII
XIII
50
31
32
XII
XII
22
(20)
22
(20)
122
23
62
182
162
172
131
13C(13)
13C(13)
132
VIII
IX
y
x


[図4]
FIG.4


A10
131(13B,13)
191
121
11
111
112
61
131(13A,13)
171
161
181
131(13B,13)
324
325
324
325
613
614
616
615
23
29
29
21
(20)
21
(20)
321
327
327
327
327
31
326
326
326
311
314
315
314
315
314
315
314
315
321
322
323
322
323
322
323
322
323
29
22
(20)
29
22(20)
23
626
625
32
182
623
162
172
624
131(13C,13)
62
122
623
131(13C,13)
y
x


[図5]
FIG.5


A10
13B(13)
13A(13)
13B(13)
133
132
131
61
181
19
614
171
161
613
616
42
615
43
46
23
121A
214
41
21(20)
213
21
(20)
29
121
212
312 313
311
31
112
111
11
314 315
122A
222
22(22)
22
(20)
44
45
224
23
122
47
626
625
182
162
623
172
624
62
13C(13)
132
y
x

[図6]
FIG.6




[図7]
FIG.7



A10
13C(13)
13C(13)
132
54
50
52
56
55
113(11)
57
57
53
133
133
133
133
132
132
13B(13)
13A(13)
13B(13)
y
x

[図8]


FIG.8


A10
133
132
13B(13)
53
131
324
29
325
121
121A
112
321
129
51
11
111
32
113
112
129
122
122A
50
52
131
54
132
13C(13)
y
z


[図9]
FIG.9


A10
133
132
13A(13)
131
161
63
121
611
631
612
613
68
61
112
21(20)
129
312
327(32)
29
313
11
113
311
121A
31
111
51
315
29
314
122A
50
129
22(20)
122
29
112
322(32)
29
621
622
623
624
631
68
63
162
62
52
54
132(13C,13)
y
z


[図10]
FIG.10




[図11]
FIG.11




[図12]
FIG.12




[図13]
FIG.13




[図14]
FIG.14


A10
13A(13)
133A(133)
133A(133)
XV
XV
134
134
132A(132)
53(50)
57(50)
51(50)
y
x


[図15]
FIG.15


A10
13A(13)
133A(133)
134B(134)
134B(134)
133A(133)
132A
134A(134)
134A(134)
132
Z
X


[図16]
FIG.16


B10
70
71
72B(72)
72A(72)
72B(72)
14(132)
14(132)
151
151
151
151
13B(13)
73
73
53
13A(13)
13B(13)
57
57
50
191
171
161
181
631(63)
631(63)
631(63)
631(63)
631(63)
56
55
51
631(63)
631(63)
631(63)
182
162
172
y
x
13C(13)
132
54
13C(13)


[図17]
FIG.17


B10
71(70)
72A(72,70)
14(132)
732(73)
151(79)
151(79)
XVIII
151A
151A
XVIII
731(73,79)
731(73,79)
13A(13)
53(50)
57(50)
51(50)
y
x


[図18]
FIG.18



[図19]
FIG.19




[図20]
FIG.20




[図21]


FIG.21


B20
70
71
72B(72)
14(132)
151
152
72A(72)
73
13B(13)
53
13A(13)
57
50
191
631(63)
171
161
181
56
55
51
182
162
172
13C(13)
132
54
y
x

[図22]
FIG.22



B20
71(70)
72A(72,70)
14(132)
732(73)
151(79)
151(79)
XXIII
XXIII
152(79)
152(79)
731(73,79)
731(73,79)
13A(13)
53(50)
57(50)
51(50)
y
x

[図23]
FIG.23



B20
152(79)
732A
151(79)
151A
151B
731(79)
732
14(132)
76
77
78
73
13A(13)
152(79)
732A
151(79)
151A
151B
731(79)
72A(72,70)
Z
X

[図24]


FIG.24


B30
70
71
72B(72)
141(14,132)
72A(72)
72B(72)
73
73
141(14,132)
733
733
13B(13)
142(14,132)
142(14,132)
53
13A(13)
13B(13)
57
57
50
191
171
161
181
631(63)
631(63)
631(63)
631(63)
56
55
51
631(63)
631(63)
631(63)
182
162
172
13C(13)
132
54
13C(13)
y
x


[図25]
FIG.25


B30
XXVII
71(70)
72A(72,70)
141(14,132)
73
733(79)
XXVI
XXVI
142(14,132,79)
13A(13)
53(50)
57(50)
XXVII
51(50)
y
x

[図26]
FIG.26




[図27]
FIG.27




[図28]


FIG.28


B40
70
71
72B(72)
14(132)
74
72A(72)
74
74
72B(72)
14(132)
74
13B(13)
73
73
53
13A(13)
13B(13)
57
57
50
191
631(63)
171
631(63)
161
631(63)
181
631(63)
56
55
51
631(63)
631(63)
631(63)
182
162
172
13C(13)
132
54
13C(13)
y
x

[図29]
FIG.29



B40
72A(72,70)
71(70)
14(132)
73
74(79)
74(79)
XXX
741
741
XXX
143(79)
143(79)
13A(13)
53(50)
57(50)
51(50)
y
x

[図30]
FIG.30


B40
73
77
72A(72,70)
74(79)
741
74
143(79)
14(132)
76
78
143(79)
74(79)
13A(13)
Z
X


[図31]

FIG.31


A20
13B(13)
13A(13)
13B(13)
132
132
133
133
133
133
53
57
57
50
191
171
161
181
631(63)
631(63)
631(63)
631(63)
56
55
51
631(63)
631(63)
631(63)
182
162
172
133
133
54
13C(13)
132
13C(13)
y
x

[図32]

FIG.32


B50
701(70)
71
72A(72)
14(132)
72B(72)
72B(72)
14(132)
151
151
151
73
73
13B(13)
13B(13)
53
57
13A(13)
50
51
56
55
13C(13)
13C(13)
151
151
54
73
14(132)
72
72
702(70)
71
y
x

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2024/008966

A. CLASSIFICATION OF SUBJECT MATTER

H01L 25/07(2006.01)i; ***H01L 25/18***(2023.01)i; ***H01L 23/48***(2006.01)i
FI: H01L25/04 C; H01L23/48 P

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L25/07; H01L25/18; H01L23/48

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2024
Registered utility model specifications of Japan 1996-2024
Published registered utility model applications of Japan 1994-2024

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2018-78214 A (FUJI ELECTRIC CO., LTD.) 17 May 2018 (2018-05-17) paragraphs [0010]-[0063], fig. 1-6	1-3, 11-14, 16
Y		4-10, 15, 17-18
Y	JP 11-297371 A (HARNESS SOGO GIJUTSU KENKYUSHO KK) 29 October 1999 (1999-10-29) paragraphs [0006]-[0030], fig. 5, 6	4-10, 15, 17-18
Y	JP 2017-195109 A (TOYODA IRON WORKS CO., LTD.) 26 October 2017 (2017-10-26) paragraphs [0017]-[0033], fig. 1-7	4-10, 15, 17-18
Y	JP 2008-270289 A (SUMITOMO ELECTRIC INDUSTRIES, LTD.) 06 November 2008 (2008-11-06) paragraphs [0027]-[0032], fig. 4-6	4-10, 15, 17-18
A	JP 2015-133368 A (MITSUBISHI ELECTRIC CORPORATION) 23 July 2015 (2015-07-23) entire text, all drawings	1-18

☐ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"D" document cited by the applicant in the international application
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
13 May 2024	**21 May 2024**

Name and mailing address of the ISA/JP	Authorized officer
Japan Patent Office (ISA/JP) **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2024/008966

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2018-78214 A	17 May 2018	(Family: none)	
JP 11-297371 A	29 October 1999	(Family: none)	
JP 2017-195109 A	26 October 2017	(Family: none)	
JP 2008-270289 A	06 November 2008	(Family: none)	
JP 2015-133368 A	23 July 2015	(Family: none)	

国際調査報告

国際出願番号
PCT/JP2024/008966

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

H01L 25/07(2006.01)i; H01L 25/18(2023.01)i; H01L 23/48(2006.01)i
FI: H01L25/04 C; H01L23/48 P

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H01L25/07; H01L25/18; H01L23/48

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２４年
日本国実用新案登録公報	１９９６－２０２４年
日本国登録実用新案公報	１９９４－２０２４年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2018-78214 A (富士電機株式会社) 17.05.2018 (2018-05-17) 段落[0010]-[0063], 図1-6	1-3, 11-14, 16
Y		4-10, 15, 17-18
Y	JP 11-297371 A (株式会社ハーネス総合技術研究所) 29.10.1999 (1999-10-29) 段落[0006]-[0030], 図5-6	4-10, 15, 17-18
Y	JP 2017-195109 A (豊田鉄工株式会社) 26.10.2017 (2017-10-26) 段落[0017]-[0033], 図1-7	4-10, 15, 17-18
Y	JP 2008-270289 A (住友電気工業株式会社) 06.11.2008 (2008-11-06) 段落[0027]-[0032], 図4-6	4-10, 15, 17-18
A	JP 2015-133368 A (三菱電機株式会社) 23.07.2015 (2015-07-23) 全文全図	1-18

☐ Ｃ欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
"A" 特に関連のある文献ではなく、一般的技術水準を示すもの
"D" 国際出願で出願人が先行技術文献として記載した文献
"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
"O" 口頭による開示、使用、展示等に言及する文献
"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
"Y" 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
"&" 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
13.05.2024	21.05.2024

名称及びあて先

日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）

鈴木　駿平 5D 5588

電話番号 03-3581-1101 内線 3549

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2024/008966

引用文献	公表日	パテントファミリー文献	公表日
JP 2018-78214 A	17.05.2018	（ファミリーなし）	
JP 11-297371 A	29.10.1999	（ファミリーなし）	
JP 2017-195109 A	26.10.2017	（ファミリーなし）	
JP 2008-270289 A	06.11.2008	（ファミリーなし）	
JP 2015-133368 A	23.07.2015	（ファミリーなし）	