

NORGE



**STYRET
FOR DET INDUSTRIELLE
RETTSVERN**

Utlegningsskrift nr. 126108

Int. Cl. H 03 k 19/08 Kl. 21a¹-36/18

Patentsøknad nr. 165.078 Inngitt 10.10.1966

Løpedag -

Søknaden alment tilgjengelig fra 1.7.1968

Søknaden utlagt og utlegningsskrift utgitt 18.12.1972

Prioritet begjært fra: 28.1.1966 USA,
nr. 523767

North American Aviation, Inc.,
1700 East Imperial Highway,
El Segundo, Calif., USA.

Oppfinner: Robert Kenneth Booher,
13014 Leahy Avenue, Downey, Calif., USA.

Fullmektig: Siv.ing. Rolf Larsen.

Logisk portkrets.

Denne oppfinnelse angår generelt et forbedret flerfase-portsystem og er mer spesielt rettet mot en logisk portkrets som omfatter en utgang med en kondensator, en logisk funksjonsenhet med to klemmer og omfattende en eller flere felteffekt-transistorer som har hver sin styre-elektrode, hvilke felteffekt-transistorer er påvirkbare til å styre tilstanden av den nevnte utgang, hvor signalene på styre-elektrodenes bestemmer impedansen av en elektrisk strømvei fra én klemme til den annen.

De isolerte port-felteffekt-transistorer eller metalloksyd-halvleder-transistorer (MOS-transistorer) som de ofte blir kalt, såvel som i den senere tid utviklede innretninger, er velegnet for å representere eller tilveiebringe

komplekse logiske funksjoner på et enkelt underlag eller en bærer. Felteffekt-transistorene har en fordel sammenlignet med andre halvlederinnretninger i slike anvendelser på grunn av sin minimale størrelse, lavt effektbehov og på grunn av den enkle fremstillingsprosess for store antall på forholdsvis kort tid.

Slike innretninger og særlig felteffekt-transistorene har imidlertid en iboende dynamisk motstand som medfører visse begrensninger i deres anvendelse, f.eks. i portsystemer. Deres motstand må taes omhyggelig i betraktning under konstruksjonen av et system. Ofte begrenser motstanden anvendelsen av mange logiske konfigurasjoner eller kretser og kan resultere i lang reaksjonstid når de brukes. I andre krets-konfigurasjoner vil større innretninger som brukes for å overvinne denne begrensning med hensyn til motstanden, være en ulempe eller hindring for kretsutformningen og fremstillingen. I tillegg til den langsomme systemrespons som er resultatet, er også effektforbruket forholdsvis høyt.

Foreliggende går ut på en logisk portkrets som eliminerer de iboende begrensninger i slike innretninger og muliggjør anvendelse av hittil ikke brukbare komplekse logiske funksjoner. De problemer som hefter ved den tidligere teknikk blir ifølge oppfinnelsen overvunnet ved at den nevnte kondensator i den logiske portkrets er forbundet med utgangen uten mellomkobling av serieimpedans, at en felteffekt-transistor og en isolasjons-felteffekt-transistor er påvirkbare til å lede elektrisk strøm til den ene klemme på funksjonsenheten med to klemmer og til den nevnte utgang for samtidig å påtrykke en spenning av ett nivå på den nevnte ene klemme og på den nevnte utgang under et første tilbakevendende klokkesignal-intervall hvilken felteffekt-transistor er påvirkbar til å lede elektrisk strøm bare under det første tilbakevendende intervall, mens isolasjons-felteffekt-transistoren er påvirkbar til å lede elektrisk strøm både under det første tilbakevendende intervall og under et annet tilbakevendende klokkesignal-intervall for å koble den nevnte ene klemme til den nevnte utgang under det annet tilbakevendende intervall, samt at det er anordnet en elektrisk krets som er koblet for å påtrykke en spenning av et annet spenningsnivå på den annen klemme i det minste under det annet tilbakevendende intervall for derved å oppnå utgangs-

signaler med forskjellige spenningsnivåer hvis signalene på styre-elektrodene frembringer en elektrisk strømvei med forholdsvis lav impedans mellom de nevnte klemmer på funksjons-enheten.

Ved hjelp av den løsning som oppfinnelsen således tilveiebringer blir blant annet problemet med den dynamiske motstand som kjent i forbindelse med den tidligere teknikk, overvunnet eller eliminert. Følgelig kan det anvendes innretninger med samme elektriske karakteristikker eller egenskaper, såsom dynamisk motstand, ledningsevne etc. Da intervallene er oppdelt er det ikke noe behov for å bruke større innretninger i den logiske konfigurasjon for å utlade utgangskondensatoren, og effekten blir bare brukt til å opplade og utlade utgangskondensatoren. En vesentlig fordel med den logiske portkrets ifølge oppfinnelsen er at den forhindrer det fenomen som er betegnet som "ladningssplitting", hvilket er nærmere forklart i det følgende.

Portkretsen omfatter også som det vil forstås en anordning for å isolere utgangen fra logikken under slike intervaller da inngangene til denne kan endres. Utgangen må være stabil når den anvendes på en inngang til et etterfølgende trinn. Under isoleringsperioden kan utgangen brukes som inngang til andre porter som er koblet for å danne flere komplekse flerfase-systemer som tilveiebringer komplekse logiske funksjoner, f.eks. registre, tellere og addisjonsenheter.

Forskjellige formål og fordeler med denne oppfinnelse vil fremgå av den følgende beskrivelse i tilknytning til tegningene, av hvilke:

Fig. 1 viser en utførelsesform for et tofase-port-system,

fig. 2 viser en annen utførelsesform for et tofase-portsystem,

fig. 3 viser en ytterligere utførelsesform for et tofase-portsystem,

fig. 4 viser en utførelsesform for enda et annet tofase-portsystem,

fig. 5 viser en siste utførelsesform for et tofase-portsystem,

fig. 6 viser en aktuell utførelsesform av en del av

et skyveregister.

Det henvises nå til fig. 1 der det er vist et enkelt tofase-portsystem omfattende en felteffekt-transistor 1 med en slukelektrode 2 forbundet med en strømkilde 3, såsom en fast spenningskilde, en kildeelektrode 4 forbundet med en utgang 5, og en portelektrode 6 forbundet for å motta et signal ϕ_1 , som er et tilbakevendende klokke- eller portsignal med et sant og et falsk intervall. Under det sanne intervall av signalet ϕ_1 opptrer kildepotensialet ved punktet 3 på utgangen 5 og omstiller utgangen til dette nivå. Skjønt nivået er vist som en konstant spenning -V eller -20 volt, kan det være et varierende signal såsom ϕ_1 . I andre utførelsesformer kan signalet ϕ_1 innføres på klemmen 3.

I den utførelsesform som er vist på fig. 1 blir det antatt at den leder som er forbundet med utgangen 5 frembringer eller oppviser spredkapasitet. I tillegg til dette har felteffektinnretningene en viss kapasitet mellom elektrodene. Alle disse kapasiteter er samlet og vist som en diskret eller separat kondensator 12 koblet fra utgangen 5 til jord. Kondensatoren 12 lagrer det potensial som opptrer på utgangen 5 inntil den blir tilbakestillt. En virkelig (diskret) eller separat kondensator kan selvsagt også innkobles som kondensator 12.

Utgangsanordningen omfatter utgangen 5 og en slik kapasitet. Utgangen 5 er forbundet med en slukelektrode 7 på en felteffekttransistor 8. Kildeelektroden 9 av transistor 8 er forbundet med andre felteffektinnretninger som er vist i form av en felteffektinnretning med en inngang B i serie med hver av to rekker av innretninger hvorav den første rekken har innganger C og D og den annen rekke har innganger E og F. Felteffekttransistoren 8 omfatter en portelektrode 11 som er forbundet med en inngang A. Den totale kombinasjon av felteffektinnretninger med innganger A til F kan betegnes som en logisk funksjonsenhet 10. Innretningene representerer eller tilveiebringer den logiske ligning

$$G = \overline{A B (C D + E F)},$$

ved utgangen 5.

Den logiske funksjonsenhet 10 har en tilbakestillingsinngang 13 forbundet med slukelektroden på en felteffekttransistor 14, hvis kildeelektrode er koblet til jord og hvis portelektrode

er koblet for å motta et signal ϕ_2 , som er et periodisk eller tilbakevendende klokke- eller portsignal med et sant og et falsk tidsintervall. Det vil forstås at klokkesignalet ϕ_2 som har likhet med signalet ϕ_1 må være sant, dvs. har verdien -20 V for å portstyre den logiske funksjon. Klokkesignalet ϕ_2 blir sant når ϕ_1 blir falsk og det skal bemerkes at det tillates et sant intervall hvorunder inngangssignaler kan endres inn på inngangen A til F. Tidsintervallet ligger mellom det tidspunkt da ϕ_2 blir falsk og før ϕ_1 blir falsk.

Når ϕ_1 under drift blir sant, leder transistor 1 og kondensatoren 12 blir oppladet mot potensialet $-V$. Når ϕ_2 deretter blir sant er utgangen 5 innrettet til å bli tilbakestillt til jordnivå eller $-$ potensial gjennom den logiske funksjonsenhet 10 og transistoren 14^{som} har ϕ_2 som inngang og avhengig av tilstanden ved inngangene A - F. Hvis f.eks. enten C og D eller E og F er sanne og A og B er sanne samtidig som klokkesignalet ϕ_2 er sant, blir kondensatoren 12 utladet eller tilbakestillt til jord. Når kondensatoren 12 utsettes for tilbakestilling blir ϕ_1 falsk og transistoren 1 blir sperret eller ikke-ledende. Hvis C eller D er falske og E eller F er falske eller A eller B er falske så vil utgangen forbli oppladet mot $-V$.

I noen tilfeller er det nødvendig å isolere utgangen fra den logiske funksjonsenhet og å forutinnstille visse av transistorene som utgjør den logiske funksjonsenhet. Hvis et slikt krav er tilstede, kan det være ønskelig å omdanne transistoren 8 til en isoleringstransistor med inngang A bestående av det logiske ELLER for klokkesignalene ϕ_1 og ϕ_2 . Disse signaler kan tilveiebringes eller representeres av en ELLER-port (ikke vist).

Ved å bruke transistoren 8 som isoleringstransistor blir utgangen 5 isolert fra den øvrige del av den logiske funksjonsenhet når ϕ_1 og ϕ_2 er falske. Utgangen vil ikke bli utsatt for endring under denne periode og kan derfor brukes som inngang til en etterfølgende port.

Under det tidsintervall da ϕ_1 er sant og transistor 1 leder for å opplade kondensatoren 12, er transistoren 8 også på, og dennes effektive kondensator (ikke vist) vil også bli oppladet mot $-V$. Hvis dessuten hvilken som helst av transistorene tidligere var ledende, ville deres effektive kondensator ha blitt oppladet til jordpotensial og må opplades mot $-V$. Selvsagt har

ladningen på noen av innretningene interesse bare hvis en lekkasjebane eller -vei til utgangskondensatoren 12 kan opptre. Ellers kunne utgangsnivået på kondensatoren 12 reduseres og kunne forhindre den effektive anvendelse av denne som inngangspotensial for et etterfølgende trinn.

Det ovenfor omtalte fenomen er betegnet som "ladningssplitting" ("charge splitting"). Det vil lett forstås av fagfolk på området at anordningen ifølge oppfinnelsen kan forhindre slik ladningssplitting. Til illustrasjon av dette skal bemerkes at i det minste under varigheten av ϕ_1 blir den iboende kapasitet av transistoren 8 oppladet samtidig med utgangskondensatoren 12. Deretter under varigheten av ϕ_2 vil den ladning som er lagret i utgangskondensatoren 12 ikke lekke ut til den iboende kapasitet av transistoren 8, fordi denne sistnevnte kapasitet allerede er oppladet. Videre skal det bemerkes at portinngangene A til F ikke tillates å endres på en slik måte at det skjer en addisjon av kapasitet fra det logiske nettverk 10 til kapasiteten 12 av utgangen 5 etter at ϕ_1 er blitt falsk og under varigheten av ϕ_2 . Det skal imidlertid understrekes at portinngangene kan tillates å omstyre felteffekttransistorene i det logiske nettverk 10 fra strømgjennomgang til ikke-ledning, fordi dette ikke vil føre til addisjon av kapasitet, men derimot vil redusere kapasiteten. På denne måte vil det ikke finne sted noen ladningssplitting. M.a.o. vil portene ikke bli tillatt å endre eller omstyre felteffekttransistorene fra ikke-ledning til ledning etter signalet ϕ_1 og under varigheten av ϕ_2 da dette ville føre til addisjon av kapasitet og derved ladningssplitting.

Det henvises nå til fig. 2 der det er vist et enkelt tofase-portsystem omfattende en første portinnretning i form av en MOS-felteffekttransistor 21 med en slukelektrode 22 forbundet med en strømkilde 23, såsom en fast spenning $-V$, en kildelektrode 24 forbundet med en utgang 25 og en portelektrode 26 koblet slik at den kan motta et signal ϕ_1 som er et tilbakevendende klokke- eller portsignal med et sant og et falsk intervall. I en særlig utførelsesform kan strømkilden 23 være forbundet med signalet ϕ_1 . Under det sanne intervall av ϕ_1 opptrer potensialet av strømkilden 23 ved utgangen og omstiller denne til nivået av potensialet 23. Kapasitetene er samlet og vist som en diskret eller separat kondensator 20 (vist med

strekede linjer) koblet fra utgangen 25 til jord. Kondensator 20 lagrer det potensial som opptrer ved utgangen inntil den blir tilbakestilt. En virkelig kondensator kan selvsagt innkobles som kapasitet 20.

Utgangsanordningen omfatter utgangen 25 og en slik kapasitet. Utgangen 25 er forbundet med en slukelektrode 27 på en felteffekttransistor 28. Kildeelektroden 18 av transistor 28 er forbundet med en logisk funksjonsenhet 30 som er vist bestående av en seriekobling av OG-porter, skjønt den logiske konfigurasjon kan ha form av hvilken som helst enkel eller kompleks logisk kobling eller sammensetning. Felteffekttransistoren 28 omfatter en portelektrode 29 som mottar et signal omfattende det logiske ELLER av ϕ_1 eller ϕ_2 , dvs. et signal som har en logisk sann tilstand under tidsfasene ϕ_1 og ϕ_2 og er logisk falsk under andre tidsfaser. En logisk port (ikke vist), såsom en ELLER-port, kan brukes til å portstyre ϕ_1 eller ϕ_2 til elektroden 29 når den ene eller den annen av disse er sann. For den viste utførelsesform er ϕ_2 sann etterat ϕ_1 har vært sant i et intervall.

Inngangene til portsystemet består av innganger 16 og 17, skjønt det spesifikke antall ikke er ment som noen begrensning. Det kan være én inngang eller så mange innganger som den logiske konfigurasjon eller kobling krever.

Den logiske funksjonsenhet 30 er vist omfattende en inngangsklemme 19 som er koblet til jord. Inngangsklemmen kan imidlertid være forbundet med en elektrisk strømkilde slik at i et intervall, såsom når ϕ_1 er falsk, er strømkildens nivå elektrisk jord eller falsk. Inngangen 19 blir brukt for å oppnå tilbakestilling av utgangen 25.

I funksjon og under det første intervall da ϕ_1 er sann, (-20 volt) blir utgangen 25 ubetinget omstilt mot nivået av -V (dvs. kondensatoren 20 blir oppladet mot -20 volt) uavhengig av inngangene på den logiske funksjonsenhet 30. Deretter blir ϕ_1 falsk og blokerer transistoren 21. ϕ_2 er sann når ϕ_1 er falsk og avhengig av inngangene til den logiske funksjonsenhet 30 forblir utgangskondensatoren 20 uendret (tillates å forbli sann), eller hvis logikken tillater det, blir den oppladet til jordnivå (hvilket angir stillingen falsk) som opptrer i punktet 19. Kondensatoren 20 blir derved under visse betingelser tilbakestilt til falsk som funksjon av den sanne tilstand på inngangene til den

logiske funksjonsenhet 30. Det bemerkes således (og som tidligere nevnt) at det beskrevne system har en logisk inversjon på dette punkt. Kondensatoren 20 blir utladet til falsk hvis den logiske funksjonsenhets innganger som vist, er sanne, og kondensatoren 20 forblir oppladet til sann hvis inngangene er falske.

For den utførelsesform med OG-port som er vist på fig. 2 må alle innganger (16, 17) ha vært sanne når ϕ_2 var sann for å påtrykke eller fremføre tilbakestillingssignalet eller -nivået til utgangen 25. I andre intervaller, untatt når ϕ_1 og ϕ_2 er sanne, er det signal som opptrer på portelektroden 29 falsk, og transistoren 28 er blokert eller sperret og isolerer derved utgangen 25 fra inngangene 16 og 17. Denne isolering er viktig da inngangene til den logiske funksjonsenhet kan forandres. Hvis utgangen 25 brukes som inngang til et etterfølgende trinn og det ikke er noen isolering, kan utgangsverdien forandre seg og forstyrre utstyringen av det etterfølgende trinn.

I tillegg til ovenstående er det her ytterligere på sin plass med følgende bemerkninger vedrørende det mer spesifiserte eksempel ifølge oppfinnelsen som er vist på fig. 2. Under et første tidsintervall eller en første fase (ϕ_1 - sann) blir transistoren 21 koblet "på" og en spenning som er omtrent lik $-V$, påtrykkes utgangsklemmen 25 slik at den iboende sprededekapasitet som representeres ved kondensatoren 20, blir oppladet. Fordi signalet ϕ_{1+2} også er sant, blir samtidig transistoren 28 koblet "på" slik at de iboende sprededekapasiteter som er knyttet til elektrodene på transistoren som danner den logiske funksjonsenhet 30, også blir oppladet. Det vil si at det blir antatt at visse av transistorene er koblet "på", hvilket vanligvis er tilfelle.

Fig. 2 viser de iboende spreedeelektrode-kapasiteter på transistorene 104 og 105 som inngår i den logiske funksjonsenhet 30. Hvis for eksempel transistoren 104 kobles inn eller "på" under tidsintervallet ϕ_1 , vil de iboende sprededekapasiteter 100 og 101 bli oppladet.

Under intervallet ϕ_2 , som er en fortsettelse av intervallet ϕ_{1+2} , utkobles transistoren 21 og den logiske funksjon som implementeres av transistoren 104 og 105 blir evaluert. Hvis bare den ene av innretningene, f.eks. innretningen 104, blir koblet "på" under intervallet ϕ_2 , så vil kondensatoren 20 ikke

utlades under tiden ϕ_2 . Det skal imidlertid påpekes at hvis de iboende spredekapasiteter 100 og 101 ikke var blitt oppladet (forut-oppladet) under tiden ϕ_1 , dvs. hvis innretningen 28 ikke hadde en sann inngang på elektroden 29 under tiden ϕ_1 , så ville ladningen på kondensatoren 20 ha vært brukt til å opplade spredekapasitetene 100 og 101 under tiden ϕ_2 . Hvis det hadde skjedd, ville det ha vært mindre spenning til disposisjon på utgangsklemmen 25 for å gi et sant spenningsnivå på innganger, så som inngangen 32 på den logiske funksjonsenhet 41, som vist på fig. 3. Det er av denne grunn at det er viktig alltid å forutopplade de iboende spredekapasiteter i transistorene som utgjør en logisk funksjonsenhet.

Den på fig. 3 viste utførelsesform er i hovedsaken den samme som på fig. 2, bortsett fra at en isoleringstransistor 35 er koblet mellom utgangen 36 og kildeelektroden på transistor 37. Den logiske funksjonsenhet 41 er forbundet med kildeelektroden på transistoren 37 og med den ene elektrode på transistor 35. Denne sistnevnte transistor anvendes på en to-veis måte. Den annen elektrode på transistoren 35 er forbundet med utgangen. Tilbakestillingsinngangen er vist som punktet 24 forbundet med ϕ_1 istedenfor med jord som vist på fig. 2.

Dette system funksjonerer i det vesentlige på samme måte som den på fig. 2 viste utførelsesform. Utgangen blir omstilt ved oppladning av den effektive kondensator 31 til sann under et første intervall. Under et annet intervall, avhengig av den logiske funksjonsenhet 41, blir det signal som opptrer i punktet 24, som er jord under dette intervall, fremført til utgangen for å tilbakestille kondensatoren. Under andre intervaller er utgangen isolert fra inngangene på den logiske funksjonsenhet.

I tilfelle av at det ønskes et enkelt skyveregisterrinn og hvis ϕ_1 og ϕ_2 i utførelsesformen på fig. 3 blir endret til henholdsvis ϕ_3 og ϕ_4 , kan utgangen 25 av porten på fig. 2 forbindes som inngang 32 på porten på fig. 3. ϕ_3 blir sann etter ϕ_2 og ϕ_4 blir sann etter ϕ_3 og før ϕ_1 blir sann. ϕ_3 og ϕ_4 er vist i parentes på figuren for tydelighets skyld. Utgangen 25 er isolert fra den logiske enhet 30 når ϕ_3 og ϕ_4 er sanne. ϕ_3 og ϕ_4 kan tilfredsstillende brukes som inngang til logikkenheten 41. Hvis utgangen 25 er sann når ϕ_4 og inngangen 33 er sanne

blir det signalnivå som opptrer ved 34 fremført til utgangen 36 for å opplade kondensatoren til dette nivå. Da ϕ_3 (til erstatning for ϕ_1) blir anvendt, vil den være jord eller 0 volt under det tidsintervall når ϕ_4 er sann, og kondensatoren 31 vil bli oppladet til 0 volt.

Det vil forstås at i en foretrukken utførelsesform har trinnene i et skyveregister sine isoleringstransistorer koblet på identisk måte i kretsen og ikke forskjellig, slik som vist på figurene 3 og 2.

Det henvises nå til fig. 4, hvor det er vist en felteffekttransistor 50 med en slukelektrode 51 forbundet med strømkilden 42, og kildeelektroden 52 er forbundet med parallellkoblede felteffekttransistorer 44 og 45. I den viste utførelsesform er deres elektroder 46 og 47 sammenkoblet såvel som deres elektroder 48 og 49. Elektrodene 48 og 49 er forbundet med utgangen 43.

Den logiske funksjonsenhet 54 omfatter i denne utførelsesform en enkelt felteffekttransistor 55. Denne transistor har en inngang 56 forbundet med sin portelektrode. Den logiske funksjonsenhet 54 har en tilbakestillingsinngang 57. Denne inngang er ført til en felteffekttransistor 58 med en elektrode 59 forbundet med jord. Elektroden 60 er forbundet med kildeelektroden på transistoren 55. Jordforbindelsen kunne erstattes med signalet ϕ_1 slik som tidligere angitt i forbindelse med andre utførelsesformer. Inngangen 57 kan være forbundet direkte med jord eller med jord gjennom transistoren 58 i andre utførelsesformer.

Portelektroden på transistoren 50 såvel som portelektroden på transistoren 44 er forbundet med ϕ_1 som har et sant intervall eller nivå under et første tilbakevendende tidsintervall. Portelektrodene på transistoren 45 og transistoren 58 er forbundet med ϕ_2 som har et sant nivå i det minste under et annet tidsintervall som er forskjellig fra det første tidsintervall.

Under drift arbeider innretningen i det vesentlige på samme måte som den utførelsesform som er vist på de foregående figurer. Under et første tidsintervall når ϕ_1 er sann, blir den effektive kondensator 53 oppladet eller omstilt til sann. Under et annet tidsintervall da ϕ_2 er sann, avhengig av til-

standen av inngangen på transistoren 55, blir det signal som opptrer på tilbakestillingsinngangen 57, under visse betingelser fremført til utgangen for å tilbakestille denne til 0. I andre intervaller er transistorene 44 og 45 sperret og isolerer den logiske funksjonsenhet fra utgangen.

Det henvises nå til fig. 5, hvor det er vist en i det vesentlige tilsvarende utførelsesform som beskrevet i forbindelse med fig. 4, bortsett fra at transistorene 44 og 45 er anbragt på et annet sted i forhold til utgangen 43. I utførelsesformen på fig. 5 er kildeelektroden 52 for transistoren 50 koblet direkte til utgangen såvel som til elektrodene 48 og 49 på transistorene 44 og 45. Elektrodene 46 og 47 er forbundet med den logiske funksjonsenhet 54 slik som tidligere. Virkemåten av kretsen er i det vesentlige den samme som ved den på fig. 4 viste utførelsesform.

Utgangen 43 på fig. 4 kan være forbundet med inngangen 56 på fig. 5 gjennom en leder 61 som er vist streket, for å danne et enkelt skyveregistertrinn hvis ϕ_3 og ϕ_4 på fig. 5 trer inn istedenfor ϕ_1 og ϕ_2 . I en foretrukken utførelsesform blir likeledes isoleringstransistoren innkoblet på samme sted i begge kretser.

Det henvises nå til fig. 6, hvor det er vist en del av et flertrinns skyveregister dannet på en silisiumskive. Illustrasjonen viser åtte halv-trinn, skjønt det i forbindelse med denne beskrivelse bare skal omtales to slike.

Den skjematiske kobling på fig. 2 er på fig. 6 representert ved portene 62 og 63, bortsett fra at portsignalene for hver av disse er annerledes.

Porten 62 består av en klemme 64 som er forbundet med $-V$, en portelektrode 65 er forbundet med ϕ_1 , en slukelektrode 67 mellom portelektroden og klemmen 64 og en kilde 68 mellom utgangsklemmen 69 og portelektroden 65.

De horisontale striper eller områder er metallledere bestående f.eks. av aluminium. Der hvor lederne er utformet med avlange områder, slik som vist i forbindelse med hver port og hver klemme, er metallet blitt avsatt enten på det diffunderte silisiummateriale eller på et isolerende oksydlag for å danne innretningene innbefattet portene. De vertikale striper eller områder er diffundert med forurensninger for å danne enten et materiale av P-typen eller av N-typen. For den

særlige utførelsesform som er vist og beskrevet, blir det anvendt materiale av P-typen. Metall-lederne er avsatt med intervaller eller mellomrom slik at ved selektivt å danne porter og klemmer blir det frembragt felteffektinnretninger. Ved dannelsen av en klemme, dvs. de områder hvor det ønskes en leder i kontakt med det diffunderede materialet, blir oksydet gjennomsetset fra utsiden. Deretter blir metallet avsatt i den etsede åpning, slik at det kommer i kontakt med overflaten. Områdene mellom klemmene og portelektroden er slukelektroder eller kildeelektroder for felteffektinnretningene. Portelektroden blir avsatt på oksyd-lag dannet på overflatene av skiven. Områdene under portelektroden blir ikke diffundert med en forurensning.

Porten 65 som er forbundet med ϕ_1 , styrer strøm-gjennomgangen mellom slukelektroden 67 og kildeelektroden 68 til utgangsklemmen 69.

Porten 62 består videre av slukelektroden 70, portelektroden 71 som er forbundet med ϕ_1 eller ϕ_2 og kildeelektroden 72. Det skal bemerkes at slukelektroden 70 samtidig er kildeelektroden 68 på den første felteffektinnretning og at kildeelektroden 72 også er slukelektroden på den felteffektinnretning som består av portelektroden 73 og kildeelektroden 74.

Felteffekt-transistorene med porten 73 er den logiske funksjonsenhet for porten 62. Portelektroden 73 tjener som inngang til porten. Kildeelektroden 74 er også forbundet med klemmen 75 som er forbundet med en kilde for tilbakestilling av utgangen som funksjon av inngangen på porten 73. For den viste utførelsesform er 75 forbundet med ϕ_1 . Når ϕ_2 er sann er ϕ_1 falsk og hvis signalene som opptrer på porten 73 også er sanne, blir utgangskondensatoren oppladet til jord.

Porten 63 omfatter de samme komponenter som porten 62, bortsett fra at komponentene er anbragt i motsatt rekkefølge. Den eneste virkning eller betydning av de omvendte arrangementer av portene er at det er lettere å konstruere og fremstille et system på denne måte. Andre utførelsesformer er også mulige.

Porten 63 omfatter en klemme 79 som er forbundet med -V, en slukelektrode 80, en portelektrode 81 som er forbundet med ϕ_3 , og en kildeelektrode 82 som er forbundet med utgangsklemmen 77.

Denne kombinasjon av kilde-, port- og slukelektrode

utgjør en felteffekttransistor. Slukelektroden 83 som henger sammen med kildeelektroden 82, portelektroden 84 som er forbundet med ϕ_3 eller ϕ_4 , og en kildeelektrode 85 danner en annen transistor. Den annen transistor er beskrevet i forbindelse med fig. 2 som en isoleringstransistor.

Kildeelektroden 85 utgjør også slukelektroden for den transistor som danner den logiske funksjonsenhet for porten 63. Transistoren omfatter også en portelektrode 86 og en kildeelektrode 87 som er forbundet med tilbakestillingsklemmen 88. Denne tilbakestillingsklemme er forbundet med ϕ_3 .

Skyveregisteret virker i det vesentlige på samme måte som tidligere beskrevet i forbindelse med fig. 2. Når ϕ_1 er sann blir den effektive utgangskapasitet (ikke vist) oppladet mot nivået av -V. Når ϕ_2 er sann og hvis det signal som ligger på portelektroden 73 også er sant, blir utgangskapasiteten oppladet til samme nivå som ϕ_1 , som er falsk. I tilfelle av at det signal som opptre på portelektroden 73 er falsk, forblir utgangskondensatoren (ikke vist) ved utgangen 69 sann. Når ϕ_1 er sann blir utgangskondensatoren gjenoppladet mot -V. Utgangen 69 er forbundet med inngangen 86 på porten 63 som tilsvare inngangen 73 på porten 62. Når ϕ_3 er sann opplader -V den effektive kondensator (ikke vist) ved utgangen 77 mot -V. Når deretter ϕ_4 er sann og hvis det signal som ligger på portelektroden 86 er sann, blir utgangskondensatoren oppladet til jord. Utgangen 77 brukes som en inngang til et etterfølgende trinn i likhet med inngangen 76. Inngangen på porten 62 er også utgangen fra et tidligere trinn. Det kan derfor sees at hvis utgangen av et tidligere trinn er sann under de tidsintervaller da ϕ_1 og ϕ_2 er sanne, vil den bevirke at den transistor som består av kildeelektroden 74, portelektroden 73 og slukelektroden 72 blir ledende og tilbakestill utgangskondensatoren ved utgangen 69 til jord. Alle de på fig. 6 viste porter er på lignende måte sammenkoblet med hverandre.

I de følgende patentkrav er for enkelthets skyld de forskjellige signalintervallens tilstander på konvensjonell måte betegnet med henholdsvis (T) for "sann" og (f) for "falsk".

P a t e n t k r a v

1. Logisk portkrets, omfattende en utgang (25,36) med en kondensator (20,31), en logisk funksjonsenhet (30,41) med to klemmer og omfattende en eller flere felteffekt-transistorer (104, 105) som har hver sin styreelektrode (16,17), hvilke felteffekt-transistorer er påvirkbare til å styre tilstanden av den nevnte utgang, hvor signalene på styreelektroden bestemmer impedansen av en elektrisk strømvei fra én klemme (19',24') til den annen (19,24), k a r a k t e r i s e r t ved at kondensatoren er forbundet med utgangen uten mellomkobling av serieimpedans, at en felteffekt-transistor (21,37) og en isolasjonsfelteffekt-transistor (28,35) er påvirkbare til å lede elektrisk strøm til den ene klemme (19', 24') på funksjonsenheten (30,41) med to klemmer og til den nevnte utgang for samtidig å påtrykke en spenning av ett nivå på den nevnte ene klemme og på den nevnte utgang under et første tilbakevendende klokkesignal-intervall $[\phi_1(T)]$ hvilken felteffekt-transistor er påvirkbar til å lede elektrisk strøm bare under det første tilbakevendende intervall, mens isolasjonsfelteffekt-transistoren er påvirkbar til å lede elektrisk strøm både under det første tilbakevendende intervall og under et annet tilbakevendende klokkesignal-intervall $[\phi_1(f)$ eller $\phi_2(T)]$ for å koble den nevnte ene klemme til den nevnte utgang under det annet tilbakevendende intervall, samt at det er anordnet en elektrisk krets som er koblet for å påtrykke en spenning av et annet spenningsnivå på den annen klemme (19,24) i det minste under det annet tilbakevendende intervall for derved å oppnå utgangssignaler med forskjellige spenningsnivåer hvis signalene på styreelektrodene (16,17) frembringer en elektrisk strømvei med forholdsvis lav impedans mellom de nevnte klemmer på funksjonsenheten (30,41).

2. Logisk portkrets ifølge krav 1, k a r a k t e r i s e r t ved at den elektriske krets også er koblet slik at den påtrykker den nevnte spenning av ett nivå (-V) på begge klemmene (19,19';24,24') på funksjonsenheten under det nevnte første tilbakevendende intervall $[\phi_1(T)]$ og ved at den nevnte isolasjonsfelteffekt-transistor (28,35) forbinder den nevnte ene klemme (19',24') med utgangen både under det nevnte første og under det nevnte annet tilbakevendende intervall.

3. Logisk portkrets ifølge krav 1 eller 2, k a r a k t e r i s e r t ved at isolasjonsfelteffekt-transistoren (28) er

koblet elektrisk i serie med den førstnevnte felteffekt-transistor (21) mellom en kilde for det nevnte ene spenningsnivå og den ene klemme (19') på den logiske funksjonsenhet (30), og kondensatoren (20) er forbundet med et fellespunkt mellom den førstnevnte felteffekt-transistor og isolasjonsfelteffekt-transistoren.



4. Logisk portkrets ifølge krav 1 eller 2, k a r a k t e - r i s e r t ved at isolasjonsfelteffekt-transistoren (35) er koblet elektrisk i serie med den førstnevnte felteffekt-transistor (37) mellom en spenningskilde for det nevnte ene spenningsnivå og kondensatoren (31), og den ene klemme (24') på den logiske funksjonsenhet (41) er forbundet med et fellespunkt mellom den førstnevnte felteffekt-transistor og isolasjonsfelteffekt-transistoren.

Anførte publikasjoner:

Britisk patent nr. 1029303
U.S. patent nr. 3171984




126108



126108

FIG. 4



126108




FIG. 6