



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2015년09월22일

(11) 등록번호 10-1555122

(24) 등록일자 2015년09월16일

(51) 국제특허분류(Int. Cl.)

B62D 6/00 (2006.01) B60R 16/02 (2006.01)

B60W 50/04 (2006.01) B62D 5/04 (2006.01)

(21) 출원번호 10-2013-7034316

(22) 출원일자(국제) 2011년10월24일

심사청구일자 2013년12월24일

(85) 번역문제출일자 2013년12월24일

(65) 공개번호 10-2014-0008465

(43) 공개일자 2014년01월21일

(86) 국제출원번호 PCT/JP2011/074393

(87) 국제공개번호 WO 2013/061391

국제공개일자 2013년05월02일

(56) 선행기술조사문헌

JP2006143106 A*

JP2010023657 A

JP2006111211 A

US20090294208 A1

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

미쓰비시덴키 가부시카가이샤

일본국 도쿄도 지요다쿠 마루노우치 2초메 7반 3
고

(72) 발명자

니시무라 히로시

일본국 도쿄도 지요다쿠 마루노우치 2-7-3 미쓰비
시덴키 가부시카가이샤 내

(74) 대리인

최달용

전체 청구항 수 : 총 7 항


심사관 : 임충환

(54) 발명의 명칭 전동 파워 스티어링 장치

(57) 요약

전동 파워 스티어링 장치에 있어서, CPU의 이상을 감시함과 함께, CPU의 이상시에 모터를 구동하는 구동 신호를 제어하는 감시제어 수단을 가지며, 감시제어 수단에는 모터의 구동을 정지시키는 제1 제어 모드와, CPU의 구동 신호에 대신하는 구동 신호를 제한하는 잠정구동 신호로 모터를 계속 제어하는 제2 제어 모드가 있고, 감시제어 수단이 CPU의 이상을 검출하면, 감시제어 수단은, 제2 제어 모드를 선택하여 CPU의 구동 신호에 대신하는 잠정구동 신호로 모터를 계속 제어하고, 제2 제어 모드로의 제어 후에, 제1 제어 모드를 선택하여 모터의 구동을 정지시킨다.

대표도 - 도1



명세서

청구범위

청구항 1

운전자에 의해 조타 핸들에 가하여지는 조타 토오르크를 검출하는 조타 토오르크 센서와, 스티어링계에 동력을 주어, 운전자에 의한 조타력을 보조하는 모터와, 상기 조타 토오르크 센서가 검출한 조타 토오르크에 응하여 상기 모터를 구동하는 구동 신호를 출력하는 CPU를 구비하는 전동 파워 스티어링 장치에 있어서,

상기 CPU의 이상을 감시함과 함께, 상기 CPU의 이상시에 상기 모터를 구동하는 구동 신호를 제어하는 감시제어 수단을 가지며,

상기 감시제어 수단에는 상기 모터의 구동을 정지시키는 제1 제어 모드와, 상기 CPU의 구동 신호에 대신하는 구동 신호를 제한하는 잠정구동 신호로 상기 모터를 계속 제어하는 제2 제어 모드가 있고,

상기 감시제어 수단이 상기 CPU의 이상을 검출하면,

상기 감시제어 수단은, 상기 제2 제어 모드를 선택하여 상기 CPU의 구동 신호에 대신하는 잠정구동 신호로 상기 모터를 계속 제어하고, 상기 제2 제어 모드로의 제어 후에, 상기 제1 제어 모드를 선택하여 상기 모터의 구동을 정지시키는 것으로서,

상기 잠정구동 신호는, 상기 CPU로부터 출력되는 상기 모터의 구동 신호가, 상기 조타 핸들에 가하여지는 상기 조타 토오르크의 방향에 대해, 역방향으로 상기 모터를 구동한 경우에, 상기 모터의 구동을 억제하도록 상기 모터의 구동 신호를 제한하는 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 2

운전자에 의해 조타 핸들에 가하여지는 조타 토오르크를 검출하는 조타 토오르크 센서와, 스티어링계에 동력을 주어, 운전자에 의한 조타력을 보조하는 모터와, 상기 조타 토오르크 센서가 검출한 조타 토오르크에 응하여 상기 모터를 구동하는 구동 신호를 출력하는 CPU를 구비하는 전동 파워 스티어링 장치에 있어서,

상기 CPU의 이상을 감시함과 함께, 상기 CPU의 이상시에 상기 모터를 구동하는 구동 신호를 제어하는 감시제어 수단을 가지며,

상기 감시제어 수단에는 상기 모터의 구동을 정지시키는 제1 제어 모드와, 상기 CPU의 구동 신호에 대신하는 구동 신호를 제한하는 잠정구동 신호로 상기 모터를 계속 제어하는 제2 제어 모드가 있고,

상기 감시제어 수단이 상기 CPU의 이상을 검출하면,

상기 감시제어 수단은, 상기 제2 제어 모드를 선택하여 상기 CPU의 구동 신호에 대신하는 잠정구동 신호로 상기 모터를 계속 제어하고, 상기 제2 제어 모드로의 제어 후에, 상기 제1 제어 모드를 선택하여 상기 모터의 구동을 정지시키는 것으로서,

상기 CPU에는 인터록 수단이 접속되고,

상기 인터록 수단은, 상기 조타 토오르크와 상기 CPU가 출력하는 상기 구동 신호와의 관계에 의한 구동 허가 범위와 구동 금지 범위를 가지며, 상기 조타 토오르크와 상기 구동 신호가 구동 허가 범위 내에 있을 때는 상기 구동 신호를 그대로 전달하고, 구동 금지 범위 내에 있을 때는 상기 구동 신호에 제한을 가하여 구동 금지 범위 외가 되도록 제한하고,

상기 감시제어 수단은, 상기 제2 제어 모드를 선택하여 상기 CPU의 구동 신호에 대신하는 잠정구동 신호로 상기 모터를 계속 제어할 때는, 상기 인터록 수단으로 구동 금지 범위 외가 되도록 제한된 잠정구동 신호로 상기 모터를 계속 제어하도록 한 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 3

운전자에 의해 조타 핸들에 가하여지는 조타 토오르크를 검출하는 조타 토오르크 센서와, 스티어링계에 동력을 주어, 운전자에 의한 조타력을 보조하는 모터와, 상기 조타 토오르크 센서가 검출한 조타 토오르크에 응하여 상기

모터를 구동하는 구동 신호를 출력하는 CPU를 구비하는 전동 파워 스티어링 장치에 있어서,

상기 CPU의 이상을 감시함과 함께, 상기 CPU의 이상시에 상기 모터를 구동하는 구동 신호를 제어하는 감시제어 수단을 가지며,

상기 감시제어 수단에는 상기 모터의 구동을 정지시키는 제1 제어 모드와, 상기 CPU의 구동 신호에 대신하는 구동 신호를 제한하는 잠정구동 신호로 상기 모터를 계속 제어하는 제2 제어 모드가 있고,

상기 감시제어 수단이 상기 CPU의 이상을 검출하면,

상기 감시제어 수단은, 상기 제2 제어 모드를 선택하여 상기 CPU의 구동 신호에 대신하는 잠정구동 신호로 상기 모터를 계속 제어하고, 상기 제2 제어 모드로의 제어 후에, 상기 제1 제어 모드를 선택하여 상기 모터의 구동을 정지시키는 것으로서,

상기 잠정구동 신호는, 상기 CPU로부터 출력되는 상기 모터의 구동 신호에 대해 상기 구동 신호를 저감하도록 제한을 가하는 것이고,

상기 CPU에는 구동 신호 제한 수단이 접속되고, 상기 구동 신호 제한 수단은, 상기 CPU로부터 출력되는 상기 모터의 구동 신호를, 상기 감시제어 수단의 제2 제어 모드 선택시의 신호에 의해 제한하여, 상기 잠정구동 신호를 얻는 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 4

제3항에 있어서,

상기 구동 신호 제한 수단은, 상기 CPU로부터 출력되는 상기 모터의 구동 신호를, 상기 감시제어 수단의 제2 제어 모드 선택시의 신호에 의해 시간의 경과와 함께 서서히 저하시켜서, 상기 잠정구동 신호를 얻는 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 5

제3항에 있어서,

상기 구동 신호 제한 수단은, 상기 CPU로부터 출력되는 상기 모터의 구동 신호를, 상기 감시제어 수단의 제2 제어 모드 선택시의 신호에 의해 차속 센서의 차속 신호의 변화에 수반하여 서서히 저하시켜, 상기 잠정구동 신호를 얻는 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 6

제3항에 있어서,

상기 구동 신호 제한 수단은, 상기 CPU로부터 출력되는 상기 모터의 구동 신호를, 상기 감시제어 수단의 제2 제어 모드 선택시의 신호에 의해 상기 조타 토오크의 변화에 수반하여 서서히 저하시켜, 상기 잠정구동 신호를 얻는 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 7

운전자에 의해 조타 핸들에 가하여지는 조타 토오크를 검출하는 조타 토오크 센서와, 스티어링계에 동력을 주어, 운전자에 의한 조타력을 보조하는 모터와, 상기 조타 토오크 센서가 검출한 조타 토오크에 응하여 상기 모터를 구동하는 구동 신호를 출력하는 CPU를 구비하는 전동 파워 스티어링 장치에 있어서,

상기 CPU의 이상을 감시함과 함께, 상기 CPU의 이상시에 상기 모터를 구동하는 구동 신호를 제어하는 감시제어 수단을 가지며,

상기 감시제어 수단에는 상기 모터의 구동을 정지시키는 제1 제어 모드와, 상기 CPU의 구동 신호에 대신하는 구동 신호를 제한하는 잠정구동 신호로 상기 모터를 계속 제어하는 제2 제어 모드가 있고,

상기 감시제어 수단이 상기 CPU의 이상을 검출하면,

상기 감시제어 수단은, 상기 제2 제어 모드를 선택하여 상기 CPU의 구동 신호에 대신하는 잠정구동 신호로 상기 모터를 계속 제어하고, 상기 제2 제어 모드로의 제어 후에, 상기 제1 제어 모드를 선택하여 상기 모터의 구동을 정지시키는 것으로서,

상기 조타 토오크 센서가 검출한 조타 토오크에 의하여 상기 모터를 구동하는 구동 신호를 출력하는 상기 CPU와 함께,

상기 조타 토오크에 의하여 상기 모터를 구동하는 구동 신호를 출력하는 구동 신호 생성 수단을 마련하고,

상기 감시제어 수단이 상기 CPU의 이상을 검출하면, 상기 감시제어 수단의 제2 제어 모드 선택시의 신호에 의해, 상기 모터를 구동하는 구동 신호로서, 상기 구동 신호 생성 수단이 출력하는 구동 신호를 선택하고, 잠정 구동 신호로 하는 것을 특징으로 하는 전동 파워 스티어링 장치.

청구항 8

삭제

청구항 9

삭제

청구항 10

삭제

청구항 11

삭제

발명의 설명

기술 분야

[0001] 본 발명은, 운전자의 조타 토오크에 의거하여 모터를 구동 제어하고, 모터가 발생하는 동력에 의해 운전자의 조타 토오크를 경감하는 전동 파워 스티어링 장치에 관한 것이다.

배경 기술

[0002] 전동 파워 스티어링 장치는, 조타 토오크 신호, 차속 등의 정보에 의하여, 모터를 구동하여, 운전자의 조타력을 경감하는 기능을 실현하는 것이다. 모터를 제어하는 메인 CPU(Central Processing Unit)에 이상(異常)이 발생한 경우는, 안전성을 확보하기 위해 모터의 출력을 제한할 필요가 있다. 한편, 메인 CPU의 이상의 유무에 관계없이, 모터의 출력을 제한하는 방법으로서, (조타) 토오크 신호와 모터 구동 전류 신호의 관계에 대해 출력을 금지하는 범위를 정하고, 이 출력 금지 범위에 있는 경우에, 모터 출력을 금지하는 이른바 인터록 수단에 의한 방법이 있다. 또는, 모터를 제어한 메인 CPU를 감시하는 서브 CPU를 마련하고, 서브 CPU가 메인 CPU의 이상을 검출한 경우에, 모터 통전을 정지하는 방법이 있다.

[0003] 나아가서는, 모터 구동을 정지하면, 핸들을 회전시키는 것이 곤란해지고, 차량의 주행 자체를 할 수가 없는 가능성도 있기 때문에, 고장의 내용에 의하여 가능한 한 계속 제어를 행하는 것도 있다. 예를 들면 메인 토오크 신호가 이상한 경우에, 서브 토오크 신호를 이용하여 제어를 계속시키는 것이다.

선행기술문헌

특허문헌

[0004] (특허문헌 0001) 특허 문헌 1 : 일본국 특허 제3285490호 명세서
(특허문헌 0002) 특허 문헌 2 : 일본국 특개2003-26024호 공보
(특허문헌 0003) 특허 문헌 3 : 일본국 특개2005-271860호 공보

발명의 내용

해결하려는 과제

[0005] 특허 문헌 1의 시스템에서는, 토오크 신호와 모터 구동 전류 신호의 관계에 대해 출력을 금지하는 범위를 정하고, 이 출력 금지 범위에 있는 경우에, 모터 출력을 금지하는 이른바 인터록 수단에 의한 방법이었다. 인터록 수단은 모터의 출력을 제한하지만, CPU 이상의 판정은 행하지 않기 때문에, 운전자가 점화 키를 오프할 때까지 CPU가 이상한 상태에서 모터의 구동을 계속하고 있다.

[0006] 특허 문헌 2의 시스템에서는, 메인 CPU를 감시하는 서브 CPU를 마련하고, 메인 CPU가 이상한 때에 모터 구동을 정지하는 것이었다. 그 때문에 메인 CPU의 이상 발생시에는 계속 제어는 할 수가 없고, 파워 스티어링 기능이 상실되고, 운전자는 자력으로 조타하지 않으면 안되었다. 또한, 특허 문헌 3에서는, 고장의 내용에 응하여, 대체(代替) 제어를 가능한 한 계속하는 것이지만, CPU 이상의 경우는 대체 제어 불가능하고, 특허 문헌 2와 마찬가지로 자력으로 조타하지 않으면 안되었다.

[0007] 본 발명은 이러한 문제를 해결하기 위해 이루어진 것으로, CPU의 이상이 발생하면 이것을 검출하고, 모터의 구동 출력을 제한하고, 최저한의 파워 스티어링 기능을 확보하고, 상기 구동 출력의 제한 후에 모터 구동을 정지할 수 있는 전동 파워 스티어링 장치를 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0008] 본 발명의 전동 파워 스티어링 장치는, 운전자에 의해 조타 핸들에 가하여지는 조타 토오크를 검출하는 조타 토오크 센서와, 스티어링계에 동력을 주어, 운전자에 의한 조타력을 보조하는 모터와, 상기 조타 토오크 센서가 검출한 조타 토오크에 응하여 상기 모터를 구동하는 구동 신호를 출력하는 CPU를 구비하는 전동 파워 스티어링 장치에 있어서, 상기 CPU의 이상을 감시함과 함께, 상기 CPU의 이상시에 상기 모터를 구동하는 구동 신호를 제어하는 감시제어 수단을 가지며, 상기 감시제어 수단에는 상기 모터의 구동을 정지시키는 제1 제어 모드와, 상기 CPU의 구동 신호에 대신하는 구동 신호를 제한하는 잠정구동 신호로 상기 모터를 계속 제어하는 제2 제어 모드가 있고, 상기 감시제어 수단이 상기 CPU의 이상을 검출하면, 상기 감시제어 수단은, 상기 제2 제어 모드를 선택하여 상기 CPU의 구동 신호에 대신하는 잠정구동 신호로 상기 모터를 계속 제어하고, 상기 제2 제어 모드로의 제어 후에, 상기 제1 제어 모드를 선택하여 상기 모터의 구동을 정지시키도록 한 것이다.

발명의 효과

[0009] 본 발명에 관한 전동 파워 스티어링 장치에 의하면, CPU의 이상이 발생하면 이것을 검출하여, 모터의 구동 출력을 제한하고, 최저한의 파워 스티어링 기능을 확보하고, 상기 구동 출력의 제한 후에 모터 구동을 정지할 수 있다. 그 때문에, CPU의 이상이 발생하여도, 최저한의 파워 스티어링 기능을 확보한 후에, 모터 구동을 정지할 수 있다. 본 발명의 상기 이외의 목적, 특징, 관점 및 효과는, 도면을 참조하는 이하의 본 발명의 상세한 설명으로부터, 더욱 분명하게 될 것이다.

도면의 간단한 설명

[0010] 도 1은 본 발명의 실시의 형태 1에서의 전동 파워 스티어링 장치를 도시하는 블록도.
 도 2는 실시의 형태 1에서의 인터록 기능도.
 도 3은 실시의 형태 1에서의 서브 CPU의 동작을 설명하는 플로 차트.
 도 4는 실시의 형태 2에서의 전동 파워 스티어링 장치를 도시하는 블록도.
 도 5는 실시의 형태 2에서의 잠정구동 신호의 타임 차트.
 도 6은 실시의 형태 3에서의 전동 파워 스티어링 장치를 도시하는 블록도.
 도 7은 실시의 형태 3에서의 잠정구동 신호의 도출을 설명하는 타임 차트.
 도 8은 실시의 형태 4에서의 전동 파워 스티어링 장치를 도시하는 블록도.
 도 9는 실시의 형태 4에서의 잠정구동 신호의 도출을 설명하는 타임 차트.
 도 10은 실시의 형태 5에서의 전동 파워 스티어링 장치를 도시하는 블록도.
 도 11은 실시의 형태 5에서의 제2의 구동 신호 생성 수단의 출력 특성도.
 도 12는 실시의 형태 5에서의 구동 신호 교체 수단의 동작을 도시하는 도면.

도 13은 실시의 형태 5에서의 다른 전동 파워 스티어링 장치를 도시하는 블록도로서, 제2의 구동 신호 생성 수단을 서브 CPU에 내장한 것의 도면.

도 14는 실시의 형태 6에서의 전동 파워 스티어링 장치를 도시하는 블록도로서, 다른 감시 제어 회로를 도시하는 도면.

도 15는 실시의 형태 6에서의 통신 감시 회로를 도시하는 블록도.

도 16은 실시의 형태 6에서의 타이머 회로를 도시하는 블록도.

도 17은 실시의 형태 6에서의 도 16의 타이머 회로의 동작을 설명하는 파형도.

도 18은 실시의 형태 6에서의 토오크 신호 감시 회로를 도시하는 블록도.

도 19는 실시의 형태 6에서의 도 18의 토오크 신호 감시 회로의 동작을 설명하는 파형도.

도 20은 실시의 형태 6에서의 구동 회로 제어 회로를 도시하는 블록도.

발명을 실시하기 위한 구체적인 내용

[0011]

실시의 형태 1.

[0012]

도 1은 본 발명에서의 전동 파워 스티어링 장치를 도시하는 블록도이다. 전동 파워 스티어링 장치의 제어 유닛(1)에는, 차에 탑재된 차속 센서(5), 조타 토오크 센서(6), 모터(7)가 접속되어 있다. 차속 센서(5)는, 차량의 속도를 검출하여 차속 신호를 출력한다. 조타 토오크 센서(6)는 운전자에 의해 조타 핸들에 가하여지는 조타 토오크를 검출하여 조타 토오크 신호를 출력한다. 상기 모터(7)는 차량의 스티어링(조타 장치)계에 동력을 주어, 운전자에 의한 조타력을 보조한다. 제어 유닛(1)은, 메인 CPU(메인 마이크로컴퓨터)(2), 서브 CPU(서브 마이크로컴퓨터)(3), 모터(7)의 구동 회로(4), 및 인터로크 수단(8)으로 주로 구성되어 있다. 메인 CPU(2)에는, 차속 센서(5)로부터의 차속 신호 및 조타 토오크 센서(6)로부터의 조타 토오크 신호가 입력되고, 이들 정보에 의하여 모터(7)를 구동하는 목표 구동 전류를 산출하고, 구동 전류 신호(구동 신호)를 출력함과 함께, 실(實) 구동 전류가 목표 구동 전류와 일치하도록 제어하는 것이다.

[0013]

모터(7)를 구동하기 위한 구동 전류 신호는 라인(21)에 출력되고, 인터로크 수단(8)에 전달된다. 인터로크 수단(8)은, 예를 들면, 도 2와 같이, 조타 토오크 신호와 구동 전류 신호와의 관계에 의한 구동 허가 범위와 구동 금지 범위를 가지며, 라인(31)으로부터 입력된 (조타) 토오크 신호와 메인 CPU로부터의 구동 전류 신호가 구동 허가 범위 내에 있을 때에, 구동 전류 신호를 그대로 구동 회로(4)에 전달하고, 구동 금지 범위 내에 있을 때는 구동 전류 신호에 제한을 가하고(예를 들면 모터의 구동을 억제 또는 정지하고), 구동 금지 범위 외가 되도록 한다. 즉, 인터로크 수단(8)의 특성은, 모터(7)의 구동 전류 신호가, 조타 핸들에 가하여지는 조타 토오크 신호의 방향에 대해, 역방향으로 모터(7)를 구동하는 경우에, 모터(7)의 구동을 억제하도록 모터(7)의 구동 전류 신호를 제한하는 것이다.

[0014]

인터로크 수단(8)은, 통상시와 (메인 CPU의) 이상시에서, 동일한 구동 허가 범위와 구동 금지 범위를 가지며, 구동 전류 신호를 제어하지만, 이상시는, 구동 금지 범위 내에 들어가는 확률이 많아지고, 구동 전류 신호에 제한을 가하여, 구동 금지 범위 외가 되도록 한다. 그 때문에, 인터로크 수단(8)에서 출력되는 구동 전류 신호는, 메인 CPU(2)가 이상하게 된 경우, 모터(7)에서의 구동 출력이 구동 금지 범위 외로 제한되고, 잠정구동 전류 신호가 된다. 이 경우, 잠정구동 신호는, 모터(7)의 구동 신호가, 조타 핸들에 가하여지는 조타 토오크 신호의 방향에 대해, 역방향으로 모터(7)를 구동하는 경우에, 모터(7)의 구동을 억제하도록 모터(7)의 구동 신호를 제한하는 것이다.

[0015]

구동 회로(4)는 입력된 구동 전류 신호에 따라, H 브리지 회로의 스위칭 소자를 구동하여, 모터(7)를 정전, 역전시킨다. 또한, 구동 회로(4)는 모터에 흐르는 전류를 측정하고, 실(實) 구동 전류로서, 라인(22)을 통하여 메인 CPU(2)와 인터로크 수단(8)에 전달한다. 한편, 메인 CPU(2)와 서브 CPU(3)는 라인(23)을 통하여 계속적으로 통신을 행하여, 양 CPU는 서로의 동작이 정상인지의 여부를 상호 감시를 행한다. 서브 CPU(3)는 감시제어 수단이고, 메인 CPU(2)의 이상을 감시함과 함께, 메인 CPU(2)의 이상시에 모터(7)를 구동하는 구동 전류 신호를 제어한다. 서브 CPU(3)에는, 모터(7)의 구동을 정지시키도록 제어하는 제1 제어 모드와, 메인 CPU의 구동 전류 신호에 대신하는 잠정구동 전류 신호로 모터(7)를 계속 제어하는 제2 제어 모드가 있다.

[0016]

서브 CPU(3)는 메인 CPU(2)의 이상을 검출하면, 제2 제어 모드를 선택하고, 라인(24)을 경유하여 구동 회로(4)

를 제어하고, 메인 CPU의 구동 전류 신호에 대신하는 인터로크 수단(8)에서 출력되는 잠정구동 전류 신호의 통과를 허가하고, 모터(7)를 계속 제어한다. 그 후, 서브 CPU(3)는, 소정의 조건이 성립한 경우, 예를 들면, 토오크 신호가 중립이 되고 모터의 구동이 정지한 경우, 즉, 조타 토오크 센서(6)의 토오크 신호가 제로가 된 것을 라인(32) 경유로 수신한 때, 제1 제어 모드를 선택하고, 라인(24)을 통하여 구동 회로(4)를 정지시키고, 모터(7)의 구동을 정지하도록 동작한다. 상기 소정의 조건이 성립한 경우는, 예를 들면, 서브 CPU(3)가 메인 CPU(2)의 이상을 검출하여 나서, 소정 시간 경과 후, 또는 차속이 소정치 이하가 되었을 때라도 좋다.

[0017] 서브 CPU(3)의 동작을 도 3의 플로 차트로 설명한다. 플로 차트에서, 에러 플래그(EF), 제어 모드(CM), 구동 제어(DC)를 변수로서 이용한다. 에러 플래그(EF)는 서브 CPU(3)가 메인 CPU(2)의 이상을 검출하였는지의 여부를 의미하고, 0일 때는 검출하지 않은 상태, 1일 때는 검출한 상태이다. 제어 모드(CM)는 서브 CPU(3)의 제어 모드를 의미하고, 0일 때는 메인 CPU(2)의 이상을 검출하지 않은 상태, 1일 때는 구동 회로(4)를 정지시키는 제1 제어 모드, 2일 때는 메인 CPU(2)의 이상을 검출한 제2 제어 모드이다. 구동 제어(DC)는 서브 CPU(3)가 출력하는 구동 회로(4)의 제어 신호의 상태를 의미한다.

[0018] 도 3에서, 스텝 S1은 변수의 초기화 처리로서, 기동시에 1회만 실행된다. 여기서, 에러 플래그(EF)를 0, 제어 모드(CM)를 0, 구동 제어(DC)를 구동 허가로 설정한다. 스텝 S1의 실행 후, 스텝 S2로 천이한다. 스텝 S2는 메인 CPU(2)로부터의 수신 데이터의 유무를 체크하고 있고, 수신 데이터 있음인 경우는 스텝 S3으로 분기하고, 수신 데이터 없음인 경우는 스텝 S5로 분기한다. 스텝 S3은 메인 CPU(2)로부터 수신한 데이터를 서브 CPU(3)에 내장된 RAM에 격납하는 수신 처리를 행한다. 스텝 S3의 실행 후, 스텝 S4로 천이한다.

[0019] 스텝 S4는 스텝 S3에서 RAM에 격납된 데이터를, 미리 서브 CPU(3)에 내장된 ROM으로 유지되어 있는 소정의 데이터와 비교하고, 일치하는 경우는 수신 데이터 부정합(不整合) 없음으로 하여 스텝 S11로 분기하고, 일치하지 않는 경우는 수신 데이터 부정합 있음으로 하여 스텝 S6으로 분기한다. 또한, 서브 CPU(3)에 내장된 ROM에 유지되어 있는 소정 데이터의 내용은, 메인 CPU(2)가 정상시에 서브 CPU(3)가 수신하는 데이터와 동일한 것으로 한다. 스텝 S5에서는, 전회의 메인 CPU(2)로부터의 수신에 발생하고 나서의 경과 시간을 계측하고, 경과 시간이 1초간 이상 계속한 경우에 스텝 S6으로 분기하고, 경과 시간이 1초간 미만인 경우는 스텝 S11로 분기한다.

[0020] 스텝 S6에서는, 메인 CPU(2)와의 통신 결과에 의해, 이상이 있다고 판정하고, 에러 플래그(EF)를 1로 설정한다. 스텝 S6의 실행 후, 스텝 S11로 천이한다. 스텝 S11에서는, 에러 플래그(EF)를 참조하여 메인 CPU(2)의 이상의 판정을 행하고 있고, 에러 플래그(EF)가 0일 때는 정상이라고 판정하여, 스텝 S2로 분기된다. 에러 플래그(EF)가 1일 때는 이상이라고 판정하고, 스텝 S12로 분기한다. 스텝 S12에서는, 제어 모드(CM)를 참조하여, 서브 CPU(3)의 제어 모드의 판정을 행하고 있고, 제어 모드(CM)가 0일 때는, 급회 이상을 판정하였다고 하여 스텝 S13으로 분기하고, 제어 모드(CM)가 0 이외인 경우는, 스텝 S14로 분기한다.

[0021] 스텝 S13에서는, 제어 모드(CM)를 2로 설정하고, 서브 CPU(3)를 제2 제어 모드로 한다. 스텝 S13의 실행 후, 스텝 S2로 천이한다. 스텝 S14에서는, 제어 모드(CM)를 참조하여, 제어 모드(CM)가 2일 때는 스텝 S15로 분기하고, 제어 모드(CM)가 1일 때는 스텝 S2로 분기한다. 스텝 S15에서는, 토오크 신호를 감시하고 있고, 토오크 신호가 중립이라면 스텝 S16으로 분기하고, 토오크 신호가 중립 이외라면 스텝 S2로 분기한다. 또한, 토오크 신호 중립은, 토오크 신호가 $\pm 1\text{Nm}$ 의 범위에 있을 때에 중립이라고 판정한다. 스텝 S16에서는, 제어 모드(CM)를 1로 설정하여 서브 CPU(3)를 제1 제어 모드로 하고, 구동 제어(DC)를 구동 금지에 설정하여 구동 회로(4)를 정지시킨다. 스텝 S16의 실행 후, 스텝 S2로 천이한다.

[0022] 종래의 서브 CPU를 이용한 장치에서는, 메인 CPU(2)의 이상을 검출하면, 곧바로 모터 구동을 정지하고 있지만, 본 발명에서는, 서브 CPU(3)는 제2 제어 모드를 선택하고, 인터로크 수단(8)에서 제어된 잠정구동 전류 신호에 의해 안전한 범위에서 모터(7)의 구동을 계속하는 것이 가능하게 되어, 모터(7)의 구동의 계속 후, 모터(7)의 구동을 정지하는 것이다. 또한, 종래의 인터로크 수단을 이용한 장치에서는, 인터로크 수단은 모터의 출력을 제한하지만, CPU 이상의 판정은 행하지 않기 때문에, 운전자가 점화 키를 오프할 때까지 CPU가 이상한 상태에서 모터의 구동을 계속하고 있지만, 본 발명에서는 서브 CPU(3)가 제2 제어 모드를 선택한 후에, 소정의 조건이 성립한 경우, 제1 제어 모드를 선택하여 전동 파워 스티어링 장치의 기능을 정지시키는 것이 가능해진다.

[0023] 실시의 형태 2.

[0024] 실시의 형태 1에서는, 서브 CPU(3)는 메인 CPU(2)의 이상을 검지하면, 인터로크 수단(8)에서 출력된 구동 신호를 잠정구동 신호로서 통과를 허가하여 모터(7)의 출력을 제한하고 있지만, 모터(7)의 구동 신호에 서서히 제한을 가한 후에, 전동 파워 스티어링 장치의 기능을 정지시켜도 좋다. 도 4는 실시의 형태 2에서의 전동 파워 스

티어링 장치를 도시하는 블록도이다. 도면에서, 동일 부호는 동일 또는 상당부분을 나타내고, 설명을 생략한다. 이하, 각 도면에서, 마찬가지로 한다.

[0025] 구동 신호 제한 수단(9)은, 메인 CPU(2)의 이상을 검출한 서브 CPU(3)의 신호에 따라, 메인 CPU(2)가 출력하는 모터(7)의 구동 신호를 제한(저감)한 잠정구동 신호를 출력하는 것이다. 구동 신호 제한 수단(9)은, 서브 CPU(3)가 메인 CPU(2)의 이상을 검출하지 않은 경우는 제한을 가하지 않지만, 이상을 검출하여 제2 제어 모드를 선택한 경우는, 시간과 함께 제한을 가한다. 구체적으로는, 도 5에 도시하는 바와 같이, 구동 신호 제한 수단(9)은, 라인(21)에서 입력되는 메인 CPU(2)의 구동 신호와 라인(25)으로부터 입력되는 구동 제한 신호(서브 CPU(3)가 제2 제어 모드를 선택한 때의 신호)의 논리곱(AND 회로)을 연산하고, 라인(26)에 출력함으로써, 서브 CPU(3)가 구동 제한 신호의 단위 시간당의 오프 상태의 비율을 서서히 늘려 감에 의해, 전동 파워 스티어링 장치의 기능을 시간의 경과와 함께 서서히 정지시킨다. 구동 신호 제한 수단(9)의 출력이 완전히 정지한 후(서브 CPU(3)가 이상을 검출하여 나서 예를 들면, 10분 후), 서브 CPU(3)는 제1 제어 모드를 선택하고, 라인(24)을 통하여 구동 회로(4)를 정지시킴에 의해, 운전자에게 급격한 조타력의 변화를 주는 일 없이, 전동 파워 스티어링 장치의 기능을 정지시킬 수 있다.

[0026] 실시의 형태 3.

[0027] 실시의 형태 2에서는, 잠정구동 신호의 제한을 시간의 경과에 따라 늘리고 있지만, 서브 CPU(3)에 차속 신호를 입력하여, 그 신호에 의하여 변화시켜도 좋다. 도 6은, 실시의 형태 3에서의 전동 파워 스티어링 장치를 도시하는 블록도이다. 서브 CPU(3)는 차속 센서(5)에 접속되고, 차속 신호가 입력된다. 서브 CPU(3)는, 도 7에 도시하는 바와 같이, 입력된 차속 신호가 0인 것을 검출할 때마다, 구동 제한 신호의 단위 시간당의 오프 상태의 비율을 서서히 늘려 감에 의해, 전동 파워 스티어링 장치의 기능을 서서히 정지시킨다.

[0028] 즉, 구동 신호 제한 수단(9)은, 라인(21)에서 입력된 구동 신호(도 5의 최상단의 신호)와 라인(25)으로부터 입력된 구동 제한 신호(도 7의 중단의 신호)의 논리곱을 연산하고 라인(26)에 출력함으로써, 서브 CPU(3)가 차속 신호 0을 검출할 때마다(차속 신호가 변화할 때마다)에, 구동 제한 신호의 단위 시간당의 오프 상태의 비율을 서서히 늘려 감에 의해, 전동 파워 스티어링 장치의 기능을 서서히 정지시킨다. 구동 신호 제한 수단(9)의 출력(잠정구동 신호)이 정지한 후(또는, 정지라고 간주하면 좋은 후, 예를 들면, 차속 0의 검출 회수가 4회 후), 서브 CPU(3)는 제1 제어 모드를 선택하고, 라인(24)을 통하여 구동 회로(4)를 정지함에 의해, 운전자에게 급격한 조타력의 변화를 주는 일 없이, 전동 파워 스티어링 장치의 기능을 정지시킬 수 있다. 또한, 구동 신호 제한 수단(9)의 출력이 소정의 크기보다 작아진 때에, 전동 파워 스티어링 장치의 기능을 정지시켜도 좋다.

[0029] 실시의 형태 4.

[0030] 실시의 형태 2에서는, 잠정구동 신호의 제한을 시간의 경과에 따라 늘리고 있었지만, 서브 CPU(3)에 토오크 신호를 입력하고, 그 신호에 의하여 변화시켜도 좋다. 도 8은 실시의 형태 4에서의 전동 파워 스티어링 장치를 도시하는 블록도이다. 서브 CPU(3)는 토오크 센서(6)에 접속되고, 토오크 신호가 입력된다. 서브 CPU(3)는, 도 9에 도시하는 바와 같이, 토오크 신호의 방향이 반전한 것을 검출할 때마다, 구동 제한 신호의 단위 시간당의 오프 상태의 비율을 서서히 늘려 감에 의해, 전동 파워 스티어링 장치의 기능을 서서히 정지시키는 것을 실현한다.

[0031] 즉, 구동 신호 제한 수단(9)은, 라인(21)에서 입력된 구동 신호(도 5의 최상단의 신호)와 라인(25)으로부터 입력된 구동 제한 신호(도 9의 중단의 신호)의 논리곱을 연산하고 라인(26)에 출력함으로써, 서브 CPU(3)가 토오크 신호의 방향이 반전하는 것을 검출할 때마다(토오크 신호가 변화할 때마다)에, 구동 제한 신호의 단위 시간당의 오프 상태의 비율을 서서히 늘려 감에 의해, 전동 파워 스티어링 장치의 기능을 서서히 정지시킨다. 구동 신호 제한 수단(9)의 출력(잠정구동 신호)이 정지한 후(또는, 정지라고 간주하여도 좋은 후, 예를 들면, 토오크 신호의 방향이 반전한 회수가 20회 후), 서브 CPU(3)는 제1 제어 모드를 선택하고, 라인(24)을 통하여 구동 회로(4)를 정지함에 의해, 운전자에게 급격한 조타력의 변화를 주는 일 없이, 전동 파워 스티어링 장치의 기능을 정지시킬 수 있다.

[0032] 실시의 형태 5.

[0033] 실시의 형태 1 내지 실시의 형태 4에서는, 서브 CPU(3)가 제2 제어 모드를 선택한 후에도, 라인(21)을 통하여 메인 CPU(2)가 출력하는 구동 신호에 의거한 잠정구동 신호를 사용하고 있지만, 메인 CPU(2)로부터 독립한 수단에 의해 생성한 구동 신호에 의거하여 모터(7)를 구동하여도 좋다. 도 10은 실시의 형태 5에서의 전동 파워 스티어링 장치를 도시하는 블록도이다. 제2의 구동 신호 생성 수단(10)은, 도 11에 도시하는 바와 같이 (조타) 토

오크 신호에 의하여, 모터(7)를 구동한 방향과 크기를 산출하고, 모터(7)의 구동 신호로서 출력한다. 오른쪽 방향으로 조타한 경우, 조타 토오크에 의하여 모터(7)를 오른쪽 방향으로 구동하는 신호를 발생시키고, 왼쪽 방향으로 조타한 경우, 조타 토오크에 의하여 모터(7)를 왼쪽 방향으로 구동하는 신호를 발생시킨다. 출력하는 신호의 크기는, PWM(Pulse Width Modulation) 신호의 DUTY값에 의해 설정한다.

[0034] 서버 CPU(3)는 메인 CPU(2)의 이상을 검출하면, 실시의 형태 1에서 나타내는 바와 같이, 제2 제어 모드를 선택한다. 구동 신호 교체 수단(11)에는, 서버 CPU(3)가 제2 제어 모드를 선택하였는지의 여부의 판정 결과를 반영한 전환 신호가 라인(27)을 통하여 입력된다. 도 12에 도시하는 바와 같이, 구동 신호 교체 수단(11)은, 전환 신호가 제2 제어 모드 이외일 때는, 라인(21)을 통하여 입력된 메인 CPU(2)가 출력하는 구동 신호를 선택하고, 제2 제어 모드시는, 라인(28)을 통하여 입력된 제2의 구동 신호 생성 수단(10)이 출력하는 구동 신호를 선택하고, 라인(29)에 출력한다. 구동 신호 교체 수단(11)을 이용함에 의해, 잠정구동 신호는 메인 CPU(2)만에 의존하지 않기 때문에, 서버 CPU(3)가 제2 제어 모드를 선택한 경우에, 보다 안정된 조타 보조 토오크를 발생시킬 수 있다.

[0035] 또한, 도 10에 도시한 블록도에서는, 제2의 구동 신호 생성 수단(10)을 서버 CPU(3)와는 독립한 구성으로 기술하고 있지만, 도 13에 도시하는 바와 같이, 서버 CPU(3)에 내장하여도 좋다.

[0036] 실시의 형태 6.

[0037] 실시의 형태 1 내지 5에서는, 메인 CPU(2)를 감시하고, 메인 CPU(2)의 이상시에 모터(7)를 구동하는 구동 신호를 제어하는 감시제어 수단으로서 서버 CPU(3)를 이용하여 있지만, CPU를 이용하지 않고도 실현할 수 있다. 도 14는 실시의 형태 1의 서버 CPU(3)를 감시 제어 회로(41)로 치환한 것이고, 감시 제어 회로(41)는, 통신 감시 회로(42), 토오크 신호 감시 회로(43), 구동 회로 제어 회로(44)를 구비한다. 또한, 메인 CPU(2)와의 통신은, 수신만을 행한다.

[0038] 통신 감시 회로(42)는, 도 15에 도시하는 바와 같이, 타이머 회로(421), RAM(422), ROM(423), 비교기(424), 에러 판정 회로(425), 출력 유지 회로(426)로 구성된다. 메인 CPU(2)로부터의 수신 신호는, 라인(23)을 통하여 타이머 회로(421)와 RAM(422)에 입력된다. 타이머 회로(421)는, 도 16에 도시하는 바와 같이, 일반적인 CR 회로(421a)와, 라인(23)으로부터 입력된 메인 CPU(2)로부터의 수신 신호가 L으로부터 H로 변화한 때에 콘덴서(C1)에 축적된 전하를 방전하는 리셋 회로(421b)와, 콘덴서(C1)의 전위가 저항(R1)과 저항(R2)에 의해 설정되는 소정치(T)보다도 커진 경우에 출력을 H로 하는 판정 회로(421c)로 구성되어 있다. 여기서, 소정치(T)는, 이상한 상태인 것을 확실하게 판정할 수 있는 시간(예를 들면 1초)으로 한다.

[0039] 도 17에 도시하는 바와 같이, CR 회로(421a)의 콘덴서(C1)의 전위는, 시간과 함께 증가하지만, 메인 CPU(2)로부터의 수신 신호가 있는 경우는 리셋 회로(421b)의 트랜지스터(Tr1)가 ON 하여 전위가 저하된다. 그러나, 메인 CPU(2)로부터의 수신 신호가 없는 경우는, 콘덴서(C1)의 전위가 계속 증대하여, 소정치(T)를 초과하기 때문에, 판정 회로(421c)의 출력은 H가 된다. 따라서 판정 회로(421c)의 출력의 H를 1, L을 0으로 하면, 소정치(T)에 상응하는 과거의 시점부터 현시점의 사이에 메인 CPU(2)로부터의 수신 신호가 있는 경우는 라인(33)에 0을 출력하고, 수신 신호가 없는 경우는 라인(33)에 1을 출력하는 타이머 회로(421)를 실현할 수 있다.

[0040] 도 15에 도시하는 바와 같이, 메인 CPU(2)로부터의 수신 신호는, RAM(422)에 격납되고 유지된다. 또한, ROM(423)은 메인 CPU(2)가 정상시에 송신한 데이터를 미리 격납하고 있는 메모리이다. 비교기(424)는 RAM(422)과 ROM(423)을 비교하고, 일치하는 경우에 0을 출력하고, 다른 경우에 1을 출력하는 것이다. 이에 의해, 메인 CPU(2)로부터 송신되는 데이터가 정상적인 경우는, 비교기(424)의 출력은 0이 되고, 메인 CPU(2)로부터 송신된 데이터가 이상한 경우는, 비교기(424)의 출력은 1이 된다.

[0041] 에러 판정 회로(425)는 타이머 회로(421)의 출력과 비교기(424)의 출력을 논리합 하여 출력하는 것이다. 또한, 출력 유지 회로(426)는, 입력(S)에 입력되는 신호가 0일 때 출력(Q)을 전회치(前回値) 유지로 하고, 입력(S)에 입력되는 신호가 1일 때 출력(Q)을 1로 설정하는 SR 플립플롭 회로로 구성되어 있다. 또한, SR 플립플롭 회로의 출력(Q)은, 시스템의 기동시는 0으로 초기화되는 것으로 한다. 이에 의해, 메인 CPU(2)가 정상적인 데이터를 정기적으로 송신하고 있을 때는 0을 출력하고, 메인 CPU(2)가 송신하는 데이터가 이상한 경우, 또는 메인 CPU(2)가 데이터를 송신하지 않는 경우는 1을 출력하고, 이후 1을 출력하는 상태를 유지하는 통신 감시 회로(42)가 실현된다.

[0042] 토오크 신호 감시 회로(43)는 도 18과 같이 윈도우 콤퍼레이터에 의해 구성된다. 저항(R3)과 저항(R4)에 의해 설정되는 전압을 소정치($TrqH$), 저항(R5)과 저항(R6)에 의해 설정되는 전압을 소정치($TrqL$)로 한다. 여기서, 소

정치($TrqH$)는 토오크 신호 환산으로 $0N \cdot m$ 보다도 높은 값(예를 들면 $1N \cdot m$)으로 하여○ 소정치($TrqL$)는 토오크 신호 환산으로 $0N \cdot m$ 보다도 낮은 값(예를 들면 $-1N \cdot m$)으로 하면, 라인(32)를 통하여 입력된 토오크 신호가 소정치($TrqH$)보다도 작고, 소정치($TrqL$)보다도 큰 경우는, 토오크 신호 감시 회로(43)의 출력은 H가 된다. 또한, 토오크 신호가 소정치($TrqH$)보다도 큰 경우, 또는 토오크 신호가 소정치($TrqL$)보다도 작은 경우는, 토오크 신호 감시 회로(43)의 출력은 L이 된다.

[0043] 따라서 회로의 출력의 H를 1, L을 0으로 하면, 도 19에 도시하는 바와 같이, 토오크 신호가 중립(소정치($TrqH$)와 소정치($TrqL$)의 사이)에 있는 경우는 라인(34)에 1을 출력하고, 토오크 신호가 중립으로부터 벗어나 있는 경우는 라인(34)에 0을 출력하는 토오크 신호 감시 회로(43)를 실현할 수 있다.


[0044] 구동 회로 제어 회로(44)는 도 20과 같이, 논리곱 회로(44a)와 출력 유지 회로(44b)로 구성된다. 라인(33)으로부터 입력되는 신호와 라인(34)으로부터 입력되는 신호는 논리곱 회로(44a)에 의해 논리곱되고, 출력 유지 회로(44b)에 출력된다. 출력 유지 회로(44b)는, 입력(S)에 입력되는 신호가 0일 때 출력(Q)을 전회치 유지로 하고, 입력(S)에 입력되는 신호가 1일 때 출력(Q)을 1로 설정하는 SR 플립플롭 회로로 구성되어 있다. 또한, SR 플립플롭 회로의 출력(Q)은, 시스템의 기동시는 0으로 초기화되는 것으로 한다. 출력(Q)은 라인(24)을 통하여 구동 회로(4)에 출력된다.

[0045] 이상의 구성에 의해, 메인 CPU(2)로부터의 수신 데이터가 이상한 때, 또는 수신이 도절(途絶)된 때에 그 상태를 제2 제어 모드로서 유지하고, 토오크 신호가 중립이 되었을 때에 라인(24)을 통하여 제1 제어 모드로서 구동 회로(4)를 정지시키는, 실시의 형태 1의 서브 CPU(3)와 동등한 기능을 실현할 수 있다.


[0046] 또한, 본 발명은, 그 발명의 범위 내에서, 각 실시의 형태를 자유롭게 조합시키거나, 각 실시의 형태를 적절히, 변형, 생략하는 것이 가능하다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면15




도면16




도면17



도면18



도면19



도면20

