

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4259019号
(P4259019)

(45) 発行日 平成21年4月30日 (2009. 4. 30)

(24) 登録日 平成21年2月20日 (2009. 2. 20)

(51) Int. Cl.

F I

H O 1 L 41/22 (2006. 01)

H O 1 L 41/22 Z

H O 1 L 41/08 (2006. 01)

H O 1 L 41/08 Z

G O 1 C 19/56 (2006. 01)

G O 1 C 19/56

G O 1 P 9/04 (2006. 01)

G O 1 P 9/04

請求項の数 9 (全 12 頁)

(21) 出願番号 特願2002-16553 (P2002-16553)
 (22) 出願日 平成14年1月25日 (2002. 1. 25)
 (65) 公開番号 特開2003-218420 (P2003-218420A)
 (43) 公開日 平成15年7月31日 (2003. 7. 31)
 審査請求日 平成17年1月11日 (2005. 1. 11)

(73) 特許権者 000005821
 パナソニック株式会社
 大阪府門真市大字門真1006番地
 (74) 代理人 100097445
 弁理士 岩橋 文雄
 (74) 代理人 100109667
 弁理士 内藤 浩樹
 (74) 代理人 100109151
 弁理士 永野 大介
 (72) 発明者 中谷 将也
 大阪府門真市大字門真1006番地 松下
 電器産業株式会社内
 (72) 発明者 多鹿 博文
 大阪府門真市大字門真1006番地 松下
 電器産業株式会社内

最終頁に続く

(54) 【発明の名称】 電子部品の製造方法

(57) 【特許請求の範囲】

【請求項 1】

基板の表面に複数の電子素子を形成する第一の工程と、前記電子素子の外周に沿って前記基板の表面側に溝を形成する第二の工程と、基板の裏面側から基板の一部を前記溝に到達するまで除去して前記複数の電子素子を互いに分離する第三の工程を有し、前記第二の工程は、前記溝を形成する基板の表面を除いてレジストマスクを形成する工程と、ドライエッチングを行う工程と、前記レジストマスクを除去する工程を有する電子部品の製造方法。

【請求項 2】

レジストマスクを除去する工程を第三工程の後に行う請求項 1 に記載の電子部品の製造方法。

【請求項 3】

ドライエッチングは少なくとも 2 種類のガスを用いて行う請求項 1 または請求項 2 に記載の電子部品の製造方法。

【請求項 4】

ドライエッチングに用いるガスは少なくとも 1 種類がエッチングを促進するガスであり、他の少なくとも 1 種類はエッチングを抑制するガスである請求項 3 に記載の電子部品の製造方法。

【請求項 5】

エッチングはエッチングを促進するガスとエッチングを抑制するガスの混合ガスを用い

10

20

て行い、基板の表面から溝を深く掘り下げるに従って前記エッチングを促進するガスの混合比率を高くしてエッチングを行う請求項 4 に記載の電子部品の製造方法。

【請求項 6】

エッチングはエッチングを促進するガスとエッチングを抑制するガスを交互に切り替えて繰り返し行い、基板の表面から溝を深く掘り下げるに従って前記エッチングを促進するガスの切り替え時間を多くしてエッチングを行う請求項 4 に記載の電子部品の製造方法。

【請求項 7】

ドライエッチングを行った後、ガスとして 2 弗化キセノンを用いさらにドライエッチングを行う請求項 1 または請求項 2 に記載の電子部品の製造方法。

【請求項 8】

第三の工程において基板の一部を除去する方法として、ダミー基板を用いて少なくとも電子素子の表面と前記ダミー基板とを接着層を介して接続し、基板の裏面側から研削により行う請求項 1 に記載の電子部品の製造方法。

【請求項 9】

接着層を電子素子の表面と少なくとも前記電子素子の外周面に形成する請求項 8 に記載の電子部品の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、各種電子部品の製造方法に関するものであり、特に、小型化に対応した電子部品の製造方法に関するものである。

【0002】

【従来の技術】

従来の電子部品の製造方法としては、例えば下記のものがある。

【0003】

すなわち、電子部品の素子とは、シリコン基板やガラス基板などの平らな板上の材料の表面に金属、誘電体、半導体などの材料を順次積層及びパターン処理することにより電子回路を形成したものであるが、通常、複数の電子素子を同時に形成するためには、例えば、シリコン基板の表面に複数の電子素子を一括して形成し、後に、ダイシングブレードなどを用いて各電子素子を個片に切り出して製造している。

【0004】

【発明が解決しようとする課題】

上記製造方法によれば、電子部品を小型化する場合厚みの薄い基板を用いてその表面に電子素子を一括して形成し、その後各電子素子をダイシングブレードなどにより個片に切り出すことになる。しかし、各電子素子を個片に切り出しているため、その結果として生産性が悪いという問題があった。

【0005】

そこで本発明は、生産性の高い電子部品の製造方法を提供することを目的とする。

【0006】

【課題を解決するための手段】

この目的を達成するために、本発明の請求項 1 に記載の発明は、基板の表面に複数の電子素子を形成する第一の工程と、前記電子素子の外周に沿って前記基板の表面側に溝を形成する第二の工程と、基板の裏面側から基板の一部を前記溝に到達するまで除去して前記複数の電子素子を互いに分離する第三の工程を有し、前記第二の工程は、前記溝を形成する基板の表面を除いてレジストマスクを形成する工程と、ドライエッチングを行う工程と、前記レジストマスクを除去する工程を有する電子部品の製造方法であり、基板の裏面側より基板の一部を除去することにより基板に複数形成した電子素子を個片に分離することができるため効率的に生産することができるという作用効果を奏する。

【0007】

加えて、基板に電子素子を形成する工程において基板は十分な厚みを有しており後に基板

10

20

30

40

50

の裏面側より基板の一部を除去することにより基板を所望厚みにするため、基板の厚みが薄い小型の電子素子であっても割れ不良を低減することができ、その結果、生産性の向上に寄与することができるという作用効果も奏する。

【 0 0 0 8 】

さらに、所望の基板の表面に溝を効率的に形成することができるという作用効果を奏する。

【 0 0 0 9 】

請求項 2 に記載の発明は、レジストマスクを除去する工程を第三工程の後に行う請求項 1 に記載の電子部品の製造方法であり、基板の一部を除去する工程の際レジストマスクの下部の電子素子を損傷や汚染から保護することができるという作用効果を奏する。

10

【 0 0 1 0 】

請求項 3 に記載の発明は、ドライエッチングは少なくとも 2 種類のガスを用いて行う請求項 1 または請求項 2 に記載の電子部品の製造方法であり、2 種類のガスを用いることにより、ガスの種類によってエッチングの状態を変えることができるので、溝の形状を制御することができるという作用効果を奏する。

【 0 0 1 1 】

請求項 4 に記載の発明は、ドライエッチングに用いるガスは少なくとも 1 種類がエッチングを促進するガスであり、他の少なくとも 1 種類はエッチングを抑制するガスである請求項 3 に記載の電子部品の製造方法であり、エッチングを促進するガスとエッチングを抑制するガスを用いることにより溝を部分的にエッチングを強くしたり、弱くしたりすることが可能になり、請求項 3 の作用効果を補完するものである。

20

【 0 0 1 2 】

請求項 5 に記載の発明は、エッチングはエッチングを促進するガスとエッチングを抑制するガスの混合ガスを用いて行い、基板の表面から溝を深く掘り下げるに従って前記エッチングを促進するガスの混合比率を高くしてエッチングを行う請求項 4 に記載の電子部品の製造方法であり、基板の表面から深く掘り下げるに従ってエッチングを強く行くと、溝の底面と側面の内角は鋭角になるものであり、これにより、後の工程で接着層を介して前記基板とダミー基板を接合したときにはその接合強度が強固になるという作用効果を奏するものであり、加えて、基板の一部を除去する工程において研削を行う際溝の側面と研削面の角部にチッピングが起きにくいという作用効果を奏する。

30

【 0 0 1 3 】

請求項 6 に記載の発明は、エッチングはエッチングを促進するガスとエッチングを抑制するガスを交互に切り替えて繰り返し行い、基板の表面から溝を深く掘り下げるに従って前記エッチングを促進するガスの切り替え時間を多くしてエッチングを行う請求項 4 に記載の電子部品の製造方法であり、基板の表面から深く掘り下げるに従ってエッチングを強く行くと、溝の底面と側面の内角は鋭角になるものであり、請求項 5 と同様の作用効果を奏する。

【 0 0 1 4 】

請求項 7 に記載の発明は、ドライエッチングを行った後、ガスとして 2 弗化キセノンを用いさらにドライエッチングを行う請求項 1 または請求項 2 に記載の電子部品の製造方法であり、2 弗化キセノンをドライエッチングのガスとして用いると、溝の内壁を部分的に広げることが可能になるという作用効果を奏するものであり、基板の一部を除去する工程において研削を行う際チッピングを起こしたくない場合、もしくは溝の側面が基板の裏面に対し垂直に構成したい場合に有効である。

40

【 0 0 1 5 】

請求項 8 に記載の発明は、第三の工程において基板の一部を除去する方法として、ダミー基板を用いて少なくとも電子素子の表面と前記ダミー基板とを接着層を介して接続し、基板の裏面側から研削により行う請求項 1 に記載の電子部品の製造方法であり、ダミー基板を接続することにより基板の強度は強固になり、基板の一部を研削により除去することが容易になる作用効果を奏する。加えて、接着層により接続されているので複数の素子が

50

互いに分離されてもバラバラになることがなく、被実装体を実装する際各電子素子を容易に取り出すことができるという作用効果を奏する。

【 0 0 1 6 】

請求項 9 に記載の発明は、接着層を電子素子の表面と少なくとも前記電子素子の外周面に形成する請求項 8 に記載の電子部品の製造方法であり、接着層を確実に電子素子の外周面に形成することにより電子素子は強固にダミー基板に接合されるものとなり、基板の裏面側より基板の一部を除去するため研削を行う場合ダミー基板と電子素子がずれることを防止することができ、その結果、均一な基板の除去を行うことができるという作用効果を奏する。

【 0 0 1 7 】

さらに、溝の側面にも接着層を形成することにより上記接合の強度はさらに向上するため上記作用効果をさらに高めることができるものである。

【 0 0 1 8 】

【発明の実施の形態】

以下、本発明の電子部品の製造方法について実施の形態および図面を用いて説明する。なお電子部品として角速度センサを用いた。

【 0 0 1 9 】

図 1 は本発明の一実施の形態である角速度センサの斜視図であり、図 2 は同分解斜視図である。音叉形状の基板 1 上に、バッファ層 2、下部電極層 3、圧電層 4、上部電極層 5、補助電極 6 を順次設けている。

【 0 0 2 0 】

さて、ここでこの角速度センサが角速度を検出する時の動作について図 1 および図 2 を用いて少し説明する。

【 0 0 2 1 】

図 1 および図 2 に示す上部電極層 5 は、励振電極 5 A、検出電極 5 B に分割されており、それぞれ下部電極層 3 とともに圧電層 4 を挟むように対向している。この励振電極 5 A と下部電極層 3 との間に電圧を加えると、励振電極 5 A と下部電極層 3 に挟まれた圧電層 4 の部分が伸縮することにより基板 1 に設けられた 2 本の腕部 10 A 及び 10 B の形状が歪み、その結果、音叉の水平方向に振動が起こる。このとき、この音叉の腕と平行方向を軸とする角速度が発生すると、腕部 10 A、10 B にはこの軸と振動方向の共に垂直な方向へたわみが発生する。そしてこのたわみの大きさに応じて圧電層 4 が帯電するので、この帯電量を検出電極 5 B により検出することによって角速度の大きさを検出することができる。

【 0 0 2 2 】

次に、本一実施の形態の製造方法について図 3 ~ 図 20 を用いて説明する。

【 0 0 2 3 】

図 3 は本一実施の形態による角速度センサの製造方法の流れを示す図であり、図 4 ~ 図 20 はそれぞれ製造工程を示す断面図及び斜視図である。

【 0 0 2 4 】

まず、図 4 において基板 1 の表面に酸化ニッケル、酸化コバルト、酸化マグネシウム、チタンのいずれかの材料を用いたバッファ層 2 を形成する（図 3 A）。形成方法としては MOCVD 法が挙げられる。例えば、酸化ニッケルのバッファ層 2 を形成する場合ニッケルアセチルアセトナトを昇華気化させたガスを用いることにより得ることができる。また、チタンを用いる場合は上記方法に加えてスパッタリングの方法も用いることができる。

【 0 0 2 5 】

次に図 5 でバッファ層 2 の表面に下部電極層 3 を形成する（図 3 B）。材料として Pt を用い、スパッタリングや真空蒸着などの方法により形成する。

【 0 0 2 6 】

ついで図 6 で下部電極層 3 の表面に圧電層 4 を形成する（図 3 C）。材料として例えば、チタン酸ジルコン酸鉛（以下 PZT と記す）などの圧電材料を用い、スパッタリングにて

10

20

30

40

50

形成する。

【 0 0 2 7 】

次に圧電層 4 の表面に材料として金を用いスパッタリング、真空蒸着などの方法により上部電極層 5 を形成したのが図 7 である（図 3 D）。ここで P Z T よりなる圧電層 4 と金よりなる上部電極層 5 との間にチタンやクロムの層を形成することにより圧電層 4 と上部電極層 5 の密着強度をさらに向上させることができる。すなわち、上記材料は P Z T との密着性に優れ、かつ、金とは強固な拡散層を形成するため密着強度を向上させることができるものである。発明者らの実験では、例えばチタンを用いた場合 20 ~ 100 オングストローム程度の膜厚の層を形成することにより十分な密着性を得ることができた。

【 0 0 2 8 】

続いて図 8 ~ 図 16 は特に腕部 10 A , 10 B の断面図を示している。

【 0 0 2 9 】

まず、図 8 で上部電極層 5 の励振電極 5 A、検出電極 5 B を形成する部分に素子形成用レジスト膜 7 を形成する（図 3 E）。この形成方法としては感光性樹脂を用いた一般的なフォトリソ法を用いることができる。

【 0 0 3 0 】

次に図 9 でドライエッチングにて素子形成用レジスト膜 7 で覆われている以外の領域の上部電極層 5 および圧電層 4 の除去を行うことにより励振電極 5 A および検出電極 5 B を形成する（図 3 F）。このとき次の素子形成用レジスト膜 7 の除去工程で用いる除去用溶剤や、後の工程により下部電極層 3 と圧電層 4 の界面が侵されることを防止するために下部電極層 3 が表出しないよう圧電層 4 の底面に至る直前で圧電層 4 の除去を終了させる。

【 0 0 3 1 】

ついで図 10 で素子形成用レジスト膜 7 を除去する（図 3 G）。これにより上部電極層 5 は励振電極 5 A と検出電極 5 B に分離される。

【 0 0 3 2 】

素子形成用レジスト膜 7 の除去用溶剤としては有機溶剤やアルカリ溶液を用いて行うことができる。また、酸素アッシング等の方法も用いることができる。

【 0 0 3 3 】

次に図 11 にて、素子形成用レジスト膜 7 で覆われていた励振電極 5 A 及び検出電極 5 B および圧電層 4 の下部において、これら励振電極 5 A、検出電極 5 B の垂直下方から外方に残る表面部分を覆うレジストマスク 8 を形成する（図 3 H）。このとき図 12 に示すように個々の電子素子 13 が分離するようにレジストマスク 8 の外周は他のどの電子素子 13 とも連結されていないようにする。これにより以下の作用効果を奏する。すなわち、レジストマスク 8 が他の電子素子 13 と連結していないので、後の工程で基板 1 の裏面側から基板 1 の一部の除去を行ったとき、電子素子 13 は後述する接着層 12 のみを介して他の電子素子 13 と接続されていることになる。したがって、この接着層 12 を除去することにより各電子素子 13 を一括して分離することができるものである。

【 0 0 3 4 】

なお、レジストマスク 8 の形成方法は上記素子形成用レジスト膜 7 の場合と同様である。

【 0 0 3 5 】

続いて、図 12 でドライエッチングにより圧電層 4、下部電極層 3 およびバッファ層 2 を除去する（図 3 I）。

【 0 0 3 6 】

さらに図 13 に示すように基板 1 をドライエッチングする。このとき、ドライエッチングは、少なくとも 2 種類のガスを用いる。2 種類のガスとは、エッチングの条件が変わるガスであり、例えば、エッチングを促進するガスとして SF_6 、エッチングを抑制するガスとして C_4F_8 を用いる。

【 0 0 3 7 】

エッチングの際には、これらガスを同時に混ぜるか、交互にガスを切り替えながら徐々にエッチングを行う。ガスを同時に混ぜた場合には、その混合比率によってエッチングの抑

10

20

30

40

50

制と促進が制御され、部分的にエッチングが進まなくなったり、進むようになり、溝 9 の底面と側面の内角をほぼ直角にすることができる。

【 0 0 3 8 】

また、エッチングが進むにつれてエッチング促進ガスの混合比を増やすことにより溝 9 の底面と側面の内角を鋭角にすることができる。

【 0 0 3 9 】

一方、これら 2 種類のガスを交互に切り替えてエッチング促進とエッチング抑制を交互に切り替えた場合もこの切り替え比を制御することにより同様に溝 9 の形状を制御することができる。

10

【 0 0 4 0 】

ここで、基板 1 をエッチングする量は最終的に必要とする基板 1 の厚みより深くなるようエッチング量を多めに設定する。このようにすれば図 1 3 に示すように腕部 1 0 A , 1 0 B の裏面側の方が幅の狭い台形状となる。

【 0 0 4 1 】

次に、図 1 4 に示すようにダミー基板 1 1 と基板 1 を接着する (図 3 J)。このとき、溝 9 を形成する際に形成したレジストマスク 8 は除去せずに基板 1 とダミー基板 1 1 との接着を行う。すなわち、図 1 3 の後レジストマスク 8 を除去せず図 1 4 に示すように接着層 1 2 を介してダミー基板 1 1 と接続する。後の工程で基板 1 の一部を除去した後レジストマスク 8 を除去する。このとき必要であれば、電子素子 1 3 に付着した接着層 1 2 の残留物も除去する。

20

【 0 0 4 2 】

上記の製造工程によれば、励振電極 5 A と検出電極 5 B を構成する上部電極層 5 は後の工程で個々の電子素子 1 3 に分離されるまでレジストマスク 8 で覆われることになるので、上部電極層 5 の破損や汚染を低減できるのである。

【 0 0 4 3 】

また、このレジストマスク 8 を除去する工程 (図 3 M) をダミー基板 1 1 へ貼り付ける工程 (図 3 J) の前に行うことも可能である。

【 0 0 4 4 】

さて、上記接着層 1 2 は電子素子 1 3 の表面と少なくとも前記電子素子 1 3 の外周面に形成される。ここで、基板 1 とダミー基板 1 1 との接合強度をさらに向上させるためには接着層 1 2 は台形状となった腕部 1 0 A , 1 0 B の間 (溝 9) にも十分入り込むような量が望ましく、接着層 1 2 の固着後には図 1 4 のように台形状の腕部 1 0 A , 1 0 B が接着層 1 2 に食い込むよう固着されるため接合強度をさらに向上させることができる。

30

【 0 0 4 5 】

なお、図 1 4 では電子素子の一つについて示したが、実際には図 1 7 のように、電子素子が形成された基板 1 の面とダミー基板 1 1 が向かい合うようにして接着層 1 2 によって固着される。

【 0 0 4 6 】

さて、ダミー基板 1 1 としては、平坦な表面を有し、かつ、基板 1 の除去による機械的ストレスに耐えられる強度を有しているものであればよく、例えば、ガラス、シリコン基板、SUS 基板等を用いることができる。

40

【 0 0 4 7 】

次に、図 1 5 に示すように基板 1 の裏面側から基板 1 の一部を除去する (図 3 K)。この方法としては研削が挙げられ、高精度に基板 1 の厚みを制御することができる。このとき図 1 3 に示すように研削する量は基板 1 が最終的に必要とする量となるように設定する。このようにすれば、製造工程において基板 1 に応力などの負荷がかかる上部電極層 5、圧電層 4、下部電極層 3、バッファ層 2 及び基板 1 のエッチング工程は基板 1 が厚い状態で加工できるので、基板 1 の割れを極力減らすことができる。

【 0 0 4 8 】

50

この研削は、研削量が進んで溝 9 が貫通しても所定の基板厚さになるまである程度進める必要があるが、上述のようにダミー基板 11 には接着層 12 によって、電子素子 13 の表面と少なくとも前記電子素子 13 の外周面に固着されているので、図 18 に示すように、個別の電子素子 13 に分離された後に、さらに基板 1 の厚みをあわせるためにしばらく研削を続けても、個別の電子素子 13 はバラバラになることがない。

【0049】

また、上述のように研削を進める側の基板 1 の外周は逆側よりも小さい台形状とすることにより、溝 9 が貫通してからさらに研削を進めても溝 9 の側面と研削面の角部（図 15 の a 部）を破損することが少なくなるのである。

【0050】

ここで、基板 1 が台形状になってしまうと、角速度センサの周波数特性などに影響を与えるなど不都合な場合には、次のように行う。すなわち、図 19 に示すように、基板 1 を途中まで垂直下方にエッチングし、最終的に必要とする厚みの少し手前のところまでエッチングが進んだとき、エッチング条件を変更して、エッチングが基板 1 の側壁側に広がるように行うのである（図 19 の a 部）。これにより基板 1 の裏面側より研削を進めて溝 9 が貫通しても溝 9 の側面と研削面の角部（図 19 の a 部）の破損を低減でき、また、基板 1 の大部分に於いて垂直な面を持つ立体とすることができる。その結果、周波数特性に悪影響を与えるなどの不都合が起こりにくいという作用効果を奏する。なお、エッチング条件を変えてエッチングが基板 1 の側壁側に広がるように行う方法は、エッチングのガスに 2 弗化キセノンを用いる方法があり、これにより溝 9 の底面付近のみを図 19 の a 部のよう

【0051】

続いて、ダミー基板 11 を除去し（図 3 L）、素子形成用レジスト膜 7 を除去した方法と同様の方法により図 16 に示すようにレジストマスク 8 を除去し（図 3 M）、角速度センサ 15 を得ることができる。また、必要に応じて図 20 に示すように被実装体、例えば、外装ケース 14 に実装（図 3 N）する。

【0052】

なお、以上の説明では電子部品として角速度センサを用いたが、これに限定されるものではなく、例えば、チップ抵抗器、振動子、アクチュエータ等の電子部品においても同様の作用効果を奏するものである。

【0053】

【発明の効果】

以上のように本発明は、基板の表面に複数の電子素子を形成する第一の工程と、前記電子素子の外周に沿って前記基板の表面側に溝を形成する第二の工程と、基板の裏面側から基板の一部を前記溝に到達するまで除去して前記複数の電子素子を互いに分離する第三の工程を有する電子部品の製造方法であり、基板の裏面側より基板の一部を除去することにより基板に複数形成した電子素子を個片に分離することができるため効率的に生産することができるという作用効果を奏する。

【0054】

加えて、基板に電子素子を形成する工程において基板は十分な厚みを有しており後に基板の裏面側より基板の一部を除去することにより基板を所望厚みにするため、基板の厚みが薄い小型の電子素子であっても割れ不良を低減することができ、その結果、生産性の向上に寄与することができるという作用効果も奏する。

【図面の簡単な説明】

【図 1】本発明の一実施の形態による角速度センサの斜視図

【図 2】同分解斜視図

【図 3】本発明の一実施の形態による角速度センサの製造工程を示す流れ図

【図 4】同製造工程の一部を示す断面図

【図 5】同断面図

【図 6】同断面図

10

20


30

40


50

【図 7】同断面図	
【図 8】同断面図	
【図 9】同断面図	
【図 10】同断面図	
【図 11】同断面図	
【図 12】同断面図	
【図 13】同断面図	
【図 14】同断面図	
【図 15】同断面図	
【図 16】同断面図	10
【図 17】同製造工程の一部を示す斜視図	
【図 18】同斜視図	
【図 19】同製造工程の一部を示す断面図	
【図 20】本発明の一実施の形態による角速度センサを実装後の斜視図	
【符号の説明】	
1 基板	
2 バッファ層	
3 下部電極層	
4 圧電層	
5 上部電極層	20
5 A 励振電極	
5 B 検出電極	
6 補助電極	
7 素子形成用レジスト膜	
8 レジストマスク	
9 溝	
10 A 腕部	
10 B 腕部	
11 ダミー基板	
12 接着層	30
13 電子素子	
14 外装ケース	
15 角速度センサ	


【図 1】




【図 2】




【図 3】




【図 5】




【図 6】



【図 7】




【図 4】




【図 8】


- 1 基 板
2 バッファ層
3 下部電極層
4 圧電層
5 上部電極層
7 素子形成用
レジスト膜



【図 9】




【図 10】




【図 13】

- 1 基 板
2 バッファ層
3 下部電極層
4 圧電層
5A 励振電極
5B 検出電極
8 レジストマスク
9 溝
10A, 10B 腕 部
13 電子素子




【図 14】




【図 11】


- 7 素子形成用
レジスト膜
8 レジストマスク




【図 12】




【図 15】




【図 16】




【図 17】




【図 18】



【図 19】



【図 20】



フロントページの続き

(72)発明者 林 道彦

大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

審査官 小野田 誠

(56)参考文献 特開平 0 5 - 2 1 1 2 3 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H01L 41/22

H01L 41/08

G01C 19/56

G01P 9/04