

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-171573
(P2004-171573A)

(43) 公開日 平成16年6月17日(2004.6.17)

(51) Int. Cl.⁷

G06F 9/38

F I

G06F 9/38 370C

テーマコード(参考)

5B013

審査請求 未請求 請求項の数 26 O L (全 20 頁)

(21) 出願番号 特願2003-389690(P2003-389690)
 (22) 出願日 平成15年11月19日(2003.11.19)
 (31) 優先権主張番号 10/299120
 (32) 優先日 平成14年11月19日(2002.11.19)
 (33) 優先権主張国 米国(US)

(71) 出願人 591236448
 エスティーマイクロエレクトロニクス、インコーポレイテッド
 STMicroelectronics, Inc
 アメリカ合衆国、テキサス 75006、
 カーロルトン、エレクトロニクス
 ドライブ 1310
 (74) 代理人 100076185
 弁理士 小橋 正明
 (72) 発明者 シバグナナム パーササラシー
 アメリカ合衆国、カリフォルニア 92009、
 カールスバッド、コルテマ
 ング 2187

最終頁に続く


(54) 【発明の名称】 新規な分割命令トランザクションモデルを使用して構築したコプロセッサ拡張アーキテクチャ

(57) 【要約】

【課題】 プロセッサ命令セットアーキテクチャを拡張又は変更する改良した技術を提供する。

【解決手段】 プロセッサアーキテクチャは、拡張ユニットへオペランド及び命令を供給し且つ拡張ユニットから結果を検索するために分割命令トランザクションを使用して、プロセッサコアを計算命令を実行する1つ又はそれ以上のコプロセッサ拡張ユニットへ結合させる電氣的インターフェースをサポートする。拡張ユニットへ演算及びデータを送り及び/又は拡張ユニットからデータを検索するための包括的な命令は、プロセッサアーキテクチャの再生無しで新たな計算命令を導入することを可能とする。複数個の拡張ユニット及び/又は各拡張ユニット内の複数個の実行パイプ、マルチサイクル実行レイテンシー及び拡張ユニット間又はその中における異なる実行レイテンシー、拡張ユニット命令述語、及びプロセッサコアストール及びインタラプトに関する結果保存/回復を取扱うためのサポートが包含されている。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

プロセッサ拡張メカニズムにおいて、
プロセッサコア、

1つ又はそれ以上のオペランドに関し少なくとも1つの計算演算を実施するために前記プロセッサコアを拡張ユニットへ結合させることが可能であり、1つ又はそれ以上の命令及びオペランドバス及び結果バスへの接続を包含している電氣的インターフェース、

拡張ユニット内において計算演算の実行を開始させるために前記電氣的インターフェース上に第一命令を発行し且つ前記計算演算の結果を検索するために前記電氣的インターフェース上に第二命令を発行することが可能な制御器、
を有していることを特徴とするプロセッサ拡張メカニズム。

10

【請求項 2】

請求項 1 において、前記制御器が前記プロセッサコア内にデータユニットを有していることを特徴とするメカニズム。

【請求項 3】

請求項 1 において、前記制御器が、

演算及びデータを拡張ユニットへ送るための命令、

拡張ユニットへ演算を送り且つ拡張ユニットからのデータをロードするための命令、

同時的に演算及びデータを拡張ユニットへ送り且つその拡張ユニットからのデータをロードする命令、

20

演算を拡張ユニットへ送る命令、

をサポートすることを特徴とするメカニズム。

【請求項 4】

請求項 1 において、前記電氣的インターフェースが、前記プロセッサコアを、各々が1つ又はそれ以上のオペランドに関して少なくとも1つの計算演算を実施する複数の拡張ユニットへ結合させることが可能であることを特徴とするメカニズム。

【請求項 5】

請求項 1 において、更に、

各々が異なる拡張レイテンシーを有する2つ又はそれ以上の命令を実行することが可能な拡張ユニット、

を有していることを特徴とするメカニズム。

30

【請求項 6】

請求項 5 において、更に、

前記拡張ユニットと前記制御器との間に結合されており且つ前記拡張ユニットによって実行された計算命令の結果を格納する結果キュー、

を有していることを特徴とするメカニズム。

【請求項 7】

請求項 6 において、更に、

OR論理又はトライステート装置のいずれかを使用して前記結果キューから前記結果バスへの接続、

を有していることを特徴とするメカニズム。

40

【請求項 8】

請求項 1 において、前記制御器が、更に、

実行ユニット内において前に開始された演算の結果を保存し且つ回復するメカニズム、
を有していることを特徴とするメカニズム。

【請求項 9】

請求項 1 において、前記プロセッサの設計を再生することなしに拡張を付加、除去又は変更するために前記プロセッサに対する設計を修正することが可能であることを特徴とするメカニズム。

【請求項 10】

50

プロセッサ内において拡張した命令を実行する方法において、
プロセッサコアを操作し、

1つ又はそれ以上のオペランドに関して少なくとも1つの計算演算を実施するために前記プロセッサコアを拡張ユニットへ結合させることが可能であり且つ1つ又はそれ以上の命令及びオペランドバス及び結果バスへの接続を包含している電氣的インターフェースを駆動し、

実行ユニット内において計算命令の実行を開始させるために前記電氣的インターフェース上に第一命令を発行し、

前記計算命令の結果を検索するために前記電氣的インターフェース上に第二命令を発行する、

ことを包含していることを特徴とする方法。

10

【請求項11】

請求項10において、前記プロセッサコア内のデータユニットが前記第一及び第二命令を発行することを特徴とする方法。

【請求項12】

請求項10において、前記第一及び第二命令が、

演算及びデータを拡張ユニットへ送るための命令、

拡張ユニットへ演算を送り且つ拡張ユニットからデータをロードするための命令、

同時的に演算及びデータを拡張ユニットへ送り且つその拡張ユニットからのデータをロードするための命令、

20

拡張ユニットへ演算を送るための命令、

のうちの1つを有していることを特徴とする方法。

【請求項13】

請求項10において、前記電氣的インターフェースが、前記プロセッサコアを、各々が1つ又はそれ以上のオペランドに関して少なくとも1つの計算演算を実施する複数個の拡張ユニットへ結合させることを特徴とする方法。

【請求項14】

請求項10において、更に、

各々が拡張ユニット内において異なる実行レイテンシーを有している2つ又はそれ以上の命令を実行する、

ことを包含していることを特徴とする方法。

30

【請求項15】

請求項14において、更に、

前記実行ユニットと前記コアとの間に結合されている結果キュー内に実行ユニットによって実行された計算命令の結果を格納する、

ことを包含していることを特徴とする方法。

【請求項16】

請求項15において、更に、

OR論理又はトライステート装置のいずれかを使用して前記結果キューからの結果を前記結果バスへ送信する、

ことを包含していることを特徴とする方法。

40

【請求項17】

請求項10において、更に、

インタラプト又はコアストール期間中に実行ユニット内において前に開始された演算の結果を選択的に保存及び回復する、

ことを包含していることを特徴とする方法。

【請求項18】

請求項10において、前記プロセッサの設計を再生することなしに拡張ユニットを付加、除去又は変更するために前記プロセッサに対する設計を修正することが可能であることを特徴とする方法。

50

【請求項 19】

プロセッサにおいて、
 データユニットを包含するプロセッサコア、
 1つ又はそれ以上のオペランドに関して各々が少なくとも1つの計算演算を実施する1つ又はそれ以上の拡張ユニット、
 各々が前記データユニットを前記1つ又はそれ上の拡張ユニットの各々へ結合させる命令バス、少なくとも1つのオペランドバス、及び結果バス、
 を有しており、前記データユニットが、実行ユニット内の計算命令の実行を開始させるために前記命令バス上に演算及びデータを拡張ユニットへ送る命令コンポーネント及び前記結果バス上に前記計算命令の結果の検索を開始するために前記命令バス上に拡張ユニットからのデータをロードする命令を発行することを特徴とするプロセッサ。

10

【請求項 20】

請求項 19 において、前記 1つ又はそれ以上の実行ユニットのうちの少なくとも1つがマルチサイクル実行レイテンシーで計算命令を実行することを特徴とするプロセッサ。

【請求項 21】

請求項 19 において、前記データユニットが、パイプライン型の態様で拡張ユニット内における計算命令の実行を開始するために前記命令バス上に命令を発行することを特徴とするプロセッサ。

【請求項 22】

請求項 19 において、前記 1つ又はそれ以上の実行ユニットのうちの1つにおける実行パイプの各々が異なる実行レイテンシーで異なる計算命令を実行し、前記異なる計算命令の発行が第一命令の結果が爾後の命令からの結果により先行されることを防止すべく制御されることを特徴とするプロセッサ。

20

【請求項 23】

請求項 19 において、更に、
 前記 1つ又はそれ以上の拡張ユニットの各々と前記結果バスとの間における F I F O 結果キュー、
 を有しており、各 F I F O 結果キューが夫々の拡張ユニット内の全てのパイプライン型命令に対する結果を受付けるのに十分な深さを有しており、拡張ユニットがプロセッサコアとは独立的に動作することを可能としていることを特徴とするプロセッサ。

30

【請求項 24】

請求項 19 において、更に、
 前記拡張ユニットのうちの1つの中に内部レジスタ、
 を有しており、前記データユニットが前記内部レジスタをアップデートするために前記命令バス上に拡張演算命令を発行することを特徴とするプロセッサ。

【請求項 25】

請求項 19 において、前記データユニットが、更に、実行ユニット内において前に開始された演算の結果を保存し且つ回復するためのメカニズムを有していることを特徴とするプロセッサ。

【請求項 26】

請求項 19 において、前記プロセッサに対する設計が、前記プロセッサの設計を再生することなしに実行ユニットを付加、除去又は変更するために修正することが可能であることを特徴とするプロセッサ。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、大略、プロセッサ命令セットアーキテクチャ (I S A) に関するものであって、更に詳細には、プロセッサ命令セットアーキテクチャを拡張又は変更する技術に関するものである。

【背景技術】

50

【0002】

プロセッサ命令セット条件は、通常、アプリケーションドメインの変化と共に展開する。特に、デジタル信号処理アプリケーションは、特別の命令でより良く実施するようにさせることが可能である。然しながら、このような性能の改善を達成するのに必要とされる特定の命令は、典型的に、時間と共に変化する。

【0003】

新たなアプリケーションドメインの命令セット条件を受付けるための現在の方法は、命令セットを膨張させ且つ益々複雑なプロセッサ設計とさせる命令セットを拡張すること、又は最適状態には及ばない(遅いコア)ベースライン性能を有するプロセッサコアから調整したプロセッサの再生のいずれかを包含している。迅速な再生のための現在のアプローチは、既存の実行パイプライン内に適合するのに十分に簡単である新たな命令を必要とし、それにより、レイテンシー(待ち時間)及び資源の利用の観点において新たな命令の複雑性を制限する。従って、現在の方法は複雑なデータパス(更なるパイプライン段)、付加的な内部状態(例えば、プライベートレジスタファイル)又はオプションとしてのパイプライン型操作を伴う多数サイクル実行レイテンシーを必要とする新たな命令の必要性を受付けることは不可能である。

10

【発明の開示】

【発明が解決しようとする課題】

【0004】

従って、命令スケジューリングのために使用され且つコンパイラに対して既知のレイテンシーで、複雑なデータパス、付加的な内部状態、及びオプションとしてのパイプライン型演算を包含する場合のある新たな単一又はマルチサイクル命令をサポートしながら、固有の命令に対して良好な性能を与えるアーキテクチャに対する必要性が存在している。

20

【0005】

本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、プロセッサ命令セットアーキテクチャを拡張又は変更するための改善した技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

上述した従来技術の欠点を解消するために、本発明の主要な目的とするところは、プロセッサアーキテクチャにおいて使用するための電氣的インターフェースを提供することであり、該電氣的インターフェースはプロセッサコアを計算(ユーザが定義した)命令を実行する1つ又はそれ以上のコプロセッサ(コア拡張)ユニットへ結合させるものであって、拡張ユニットへ命令及び命令のオペランドを供給するため及び拡張ユニットから結果を検索するために分割命令トランザクションモデルを使用している。汎用コア拡張命令は、プロセッサアーキテクチャの再生なしで、拡張ユニットへデータへ送り及び/又は拡張ユニットから結果を検索するための能力と共に、新たな計算命令を導入することを可能とさせる。マルチ拡張ユニット及び/又は各拡張ユニット内のマルチ実行パイプライン、実行ユニット間又は実行ユニット内のマルチサイクル拡張レイテンシー及び異なる実行レイテンシー、実行ユニット命令述語、プロセッサコアストール及びインタラプトに関する結果保存/回復に対するサポートが包含されている。

30

40

【発明を実施するための最良の形態】

【0007】

以下に説明する図1乃至5及び本明細書における本発明の原理を説明するために使用する種々の実施例は単に例示的なものであって本発明の技術的範囲を制限するような態様で解釈されるべきものではない。当業者によって理解されるように、本発明の原理は種々の態様で実現することが可能である。

【0008】

図1は本発明の1実施例に基づく分割トランザクションモデルコプロセッサ拡張インターフェースを包含するプロセッサアーキテクチャを示している。再生を介してのアプリ

50

ケーションドメインの変化に対する命令セットを拡張する代わりに、本発明は、複数個のコプロセッサをサポートする良好に定義されたコプロセッサインターフェースを具備するカスタム化可能なコプロセッサ拡張アーキテクチャを包含する高性能デジタル信号プロセッサに対する柔軟性のある代替物を提供している。このアーキテクチャは、SOC（システム・オン・チップ）設計に対するコアハードマクロをコプロセッサと容易に統合することを可能としている。

【0009】

プロセッサアーキテクチャ100はコア101を有しており、コア101は、プログラムメモリ（明示的には示していない）を具備するプログラムメモリ制御器PMCと、制御ユニットCUと、データレジスタファイルDRFと共に作業を行う2データユニットパイプラインDU-0及びDU1と、データメモリバンクX及びYとを包含している。各データユニットは、DRFからソースオペランドRn, Rpが検索（フェッチ）されるデータオペランドフェッチパイプラインステージ（DOF）、標準のコア命令を実行する2個の実行パイプラインステージEX1, EX2、命令結果RmがDRF内に書き込まれるライトバック（WB）ステージを包含している。データユニットパイプラインDU-0へコプロセッサ拡張電氣的インターフェース102が結合されており、該インターフェースは5ビット拡張ストロブバスx-strobe、29ビット拡張命令バスx-inst、32ビットコプロセッサ拡張第一オペランドバスx-opa、32ビットコプロセッサ拡張第二オペランドバスx-opb、40ビットコプロセッサ拡張結果バスx-resultを有している。

10

20

【0010】

拡張インターフェース102は、コア101を1つ又はそれ以上のコプロセッサ拡張ユニット103a-103dへ結合しており、各拡張ユニットは、オプションとして、先入先出（FIFO）出力バッファ104a-104dを包含している。例示的实施例においては、コプロセッサ拡張ユニット103a-103dは、2ビット識別子を使用してアドレスされ、そのことは最大で4個のコプロセッサ拡張ユニットをサポートすることを暗示している。然しながら、本発明は、より少ない数又はより多い数のコプロセッサ拡張ユニットへ容易に制限又は拡張させることが可能である。

【0011】

x-strobe信号は、コア101の異なるパイプライン段からの情報を有しており、該情報は、1ビットコプロセッサ拡張命令有効x-valid信号と、該有効なコプロセッサ拡張命令がスケジュールされ且つ実行段1（EX1）パイプ段内にあることを表わす1ビット信号x-scheduleと、2ビットコプロセッサ拡張命令述語値信号x-guardと、該コプロセッサ拡張命令が結果を発生するものと予測されることを表わす1ビットライトバック信号x-wbとを包含している。

30

【0012】

以下の表1は、コプロセッサ拡張インターフェース102内の信号を要約したものであり、尚「タイプ」は信号がプロセッサコアに対する入力であるか又は出力であることを意味している。

【0013】

40

【表 1】

信号名	幅	タイプ	パイプ段	記述
x_valid	1	出力	DOF	コプロセッサ命令は有効
x_inst	28:0	出力	DOF	コプロセッサ拡張命令 [31:7 3:0]
x_schedule	1	出力	EX1	サイクルDOFにおいて有効であったコプロセッサ命令 がDUパイプEX1段へエンター
x_opa	31:0	出力	EX1	第1コプロセッサオペランド
x_opb	31:0	出力	EX1	第2コプロセッサオペランド
x_wb	1	出力	EX1	XLDコンポーネントを有するコプロセッサ命令が EX1段内に有る
x_except	1	入力	EX1	コプロセッサにより駆動される例外ステータス
x_guard	2	出力	EX2	述語Gx、(Gx16)状態
x_result	39:0	入力	EX2	コプロセッサ結果バス

10

【0014】

データオペランドフェッチ段においてコプロセッサ命令を発行した後に、プロセッサコア101は潜在的にストールする場合があります、その場合に、x_schedule信号は以下のサイクルにおいて不活性状態である。従って、x__scheduleが活性状態となるまで、コプロセッサ拡張は前のサイクルにおいて発行されたx__instを継続してデコードすべきである。

【0015】

図2A乃至2Cは、本発明の種々の実施例に基づいて、パイプライン型及び非パイプライン型動作での及び分割トランザクションコプロセッサ拡張に対する結果キューが有る場合及び無い場合の分割トランザクション実行の動作を例示したタイミング線図である。最も簡単な形態においては、コプロセッサ拡張はLサイクルのレイテンシー及びパイプライン型の態様で使用されるTサイクルの処理能力を具備する応用特定機能を包含している。コプロセッサ拡張命令は分割トランザクションモデルを追従し、その場合にコプロセッサ内の動作を実行し且つ該コプロセッサから動作結果を検索するために最小で2個のコプロセッサ拡張命令が必要とされる。対比的に、単一トランザクションモデルは、動作を開始させ且つ内部コアデスティネーション(宛先)を提供するために単一のコプロセッサ命令を必要とするに過ぎない。このモデルは、又、内部状態として又はコプロセッサレジスタファイル内のいずれかにおいて、動作結果がコプロセッサ内部に拡張される場合において本発明において使用することも可能である。

20

30

【0016】

分割トランザクションモデルの場合には、第一コア拡張命令がオペランド及び演算(操作)をプロセッサへ供給し且つ第二コア拡張命令が前の命令によって発生された結果を検索する(及び、オプションとして、後述するように関連するオペランドを有する別の演算を送る)。この分割トランザクションモデルはコプロセッサ拡張機能のユーザが定義したレイテンシーを可能とし、且つ最小でL個のサイクルを採る。

【0017】

ユーザが定義した演算(操作)及びオペランドをコプロセッサ拡張ユニット103a-103dへ送る第一コア拡張命令は、プロセッサコア101に対する命令セットアーキテクチャ(ISA)において以下の如くに表わされる。

40

【0018】

【表1a】

```
XSD  Rn, Rp, #xspc11 // XSD (Store Data to eXtension)
// Data to store: registers Rn, Rp of DRF
// #xspc11 specifies 11 user-defined bits
```

【0019】

尚、xspcは(ユーザが定義した)コプロセッサ演算即ち操作を特定する拡張特定命令フィールドである。演算即ち操作を送り且つ結果を検索する第二コア拡張命令は以下の如

50

くにコア I S A 内において表わされる。

【 0 0 2 0 】

【 表 1 b 】

```

XLD   Rm, #xspc15           // XLD (Load Data from eXtension)
                                // Retrieved data is written to register Rm of DRF
                                // #xspc15 specifies 15 user-defined bits

```

【 0 0 2 1 】

図 2 A のパイプライン線図は非パイプライン型演算（操作）に対しレイテンシー L = 3 の場合の分割トランザクションを例示しており、ロードデータ命令 X L D の最適なスケジューリングは X S D 命令の後 3 個のサイクルである。図 2 A の上側部分 2 0 1 a はプロセッサコア 1 0 1 内の動作を例示しており、一方下側（イタリック）部分 2 0 1 b はコプロセッサ拡張インターフェース 1 0 2 内の対応する操作を例示している。図 2 A に示した命令シーケンスに対する対応するアセンブリコードを以下の表 2 に示してある。

10

【 0 0 2 2 】

【 表 2 】

PC [31:0] (GP32モード)	DU命令	
	スロット1	スロット0
0x100	DU-OP	Gx? XSD Rn, Rp, #xspc11
0x108	DU-OP	DU-OP
0x110	DU-OP	DU-OP
0x118	DU-OP	Gx? XLD Rm, #xspc15
0x120	DU-OP	Gy? XSD Rn, Rp, #xspc11
0x128	DU-OP	DU-OP
0x130	DU-OP	DU-OP
0x138	DU-OP	Gy? XLD Rm, #xspc15

20

【 0 0 2 3 】

尚、プログラムカウンタ（ P C ）値は、プロセッサコア 1 0 1 が包括的 3 2 ビット汎用命令セット（ G P 3 2 ）を使用するモードで実行しているものと仮定する。図 2 A の線図は、最適なスケジューリングの場合に、ロードデータ命令 X L D が、コプロセッサ拡張ユニットのレイテンシーに等しい格納データ命令 X S D より 3 サイクル後であることを示している。

【 0 0 2 4 】

明らかに、コプロセッサ拡張がパイプライン型の態様で操作される場合には、サイクル毎にコプロセッサ拡張ユニットから 1 つの結果を発生することが可能である。然しながら、コプロセッサ拡張アーキテクチャの定義は、この実施例においては、サイクル毎に 1 つのコプロセッサ命令のみを発行することに制限されている。その拘束条件が与えられると、X L D が続く X S D を包含するコードシーケンスに対するパイプライン型態様でコプロセッサ拡張を動作させることは不可能である。従って、フォーム送給データ及びロードデータ X S D L D の命令が必要とされ、そのことはオペレーション即ち演算及びオペランドを拡張へ送り且つ同時に拡張から結果をロードすることを暗示している。図 2 B のパイプライン線図は、パイプライン型の態様で動作されるレイテンシー L = 3 に対する分割トランザクションを例示しており、対応するアセンブリコードを以下の表 3 に示してある。

30

40

【 0 0 2 5 】

【表 3】

PC [31:0] (GP32モード)	DU命令	
	スロット1	スロット0
0x100	DU-OP	XSD Rn, Rp, #xspc11 (1)
0x108	DU-OP	XSD Rn, Rp, #xspc11 (2)
0x110	DU-OP	XSD Rn, Rp, #xspc11 (3)
0x118	DU-OP	XSDLD Rm, Rn, Rp #xspc7 (4) (1)
0x120	DU-OP	XSDLD Rm, Rn, Rp #xspc7 (5) (2)
0x128	DU-OP	XLD Rm, #xspc15 (3)
0x130	DU-OP	XLD Rm, #xspc15 (4)
0x138	DU-OP	XLD Rm, #xspc15 (5)

【0026】

10

コプロセッサ拡張命令は括弧内に識別子がタグが付けられており、各データ送給命令XSDとマッチするロードデータ命令XLDを表わしている。データ送給及びデータロード命令XSDLDの場合には、括弧内の一对の識別子が使用され、最初のもはデータ送給部分に対応しており且つ2番目のものはその結果がデータロード部分を検索する命令に対応している(Rm: デスティネーションオペランドレジスタ、Rn, Rp: ソースオペランドレジスタ)。

【0027】

図2Bはコプロセッサ拡張演算のパイプラインを例示しており、最適に実施される場合に、その結果が、データロード命令XLD又は結合された命令XSDLDのデータロードコンポーネントのいずれかを使用して検索されることを仮定している。然しながら、プロセッサコア101がストールする(コプロセッサはコアのストールに気づいていない)か、又はインタラプトに起因してスレッドをスイッチするかのいずれかであり、従って最適な態様で結果をピックアップすることが不可能である場合には、その結果に対する一時的な格納部が存在しない場合にはコプロセッサの結果を失うことの明確な可能性が存在している。

20

【0028】

この問題を解決するために、スピルオーバーを保持するために各コプロセッサ拡張ユニット103a - 103dに対してFIFO結果キュー(RQ)構造104a - 104dが必要とされ、コアストール条件により影響されることなしにプロセッサコア101とは独立的にコプロセッサ拡張パイプラインをランさせることを可能とする(何故ならば、プロセッサコア101がストールした場合にコプロセッサ拡張ユニット103a - 103dはストールすることがないからである)。結果キューが存在することは、データロード命令(即ち結合した命令のデータロードコンポーネント)が、常に、FIFO構造の底部から結果を検索することを意味している。

30

【0029】

各FIFO結果キュー104a - 104dは、コプロセッサレイテンシーL及びコプロセッサスループット1/T(Tサイクル毎に1個の結果)の両方の関数である少なくとも深さDを有しており、それは以下の式によって与えられる。

【0030】

$$D = \text{Ceiling}(L/T)$$

40

FIFO結果キュー104a - 104d内のエキストラなエントリは命令スケジューリングを容易なものとさせることが可能である。

【0031】

例示の実施例においては、最大で4個のコプロセッサ拡張ユニット103a - 103dをプロセッサコア101へ接続させることが可能であり、その各々はFIFO結果キュー104a - 104dを有するべきである。レイテンシー及びスループット(処理能力)は個別的なコプロセッサ拡張ユニット103a - 103dのパラメータであり且つ異なるコプロセッサに対して異なるものとするのが可能であるので、夫々のFIFO結果キュー104a - 104dの深さも異なる場合がある。

【0032】

50

コプロセッサ拡張ユニット103a - 103dの内部的状態は、命令述語（データユニット実行段2DU - EX2期間中に到着する述語ステータス）が真である場合にのみアップデートされるものであるが、常にその述語状態とは独立的にコプロセッサ結果が夫々のFIFO結果キュー内に書込まれ且つFIFO有効カウンタがアップデートされる。XLD又は対応する命令コンポーネントは、常に、FIFO結果キューから読取られ且つその述語ステータスに関してFIFOステータスをアップデートし、そのことはDU - EX2段における述語の遅れた到着に起因するタイミング拘束条件を除去する。

【0033】

図2CはFIFO結果キュー無しで実現した単純なコプロセッサ拡張のパイプラインを例示しており、対応するアセンブリコードは以下の表4に示してある。

10

【0034】

【表4】

PC [31:0] (GP32モード)	DU命令				コメント
	スロット1	スロット0			
0x100	DU-OP	XSD	CR0, Rn, Rp, xfn (1)	CR0=xfn(Rn, Rp)	
0x108	DU-OP	XSD	CR1, Rn, Rp, xfn (2)	CR1=xfn(Rn, Rp)	
0x110	DU-OP	XLD	Rm, CR0, xfn nop (3)	Rm=CR0	
0x118	DU-OP	XLD	Rm, CR1, xfn nop (4)	Rm=CR1	

【0035】

FIFO結果キュー無しでのコプロセッサ拡張ユニット203a - 203dは、コプロセッサ拡張結果バスx - resultへ結合された結果レジスタを包含すべきである。例示的な実施例においては、CR0及びCR1は、各々、コプロセッサ特定レジスタファイルに対する内部状態か又はレジスタ識別子のいずれかを表わすものと仮定されており、一方xfnは該命令の#xspcフィールドを使用して特定したコプロセッサ機能を表わしている。

20

【0036】

パイプラインタイミングに関連して、図2Cにおける臨界的なコプロセッサパイプライン段は「内部状態読取及び拡張の結果レジスタ書込」である。

【0037】

FIFO結果キュー無しでの実現は、レンテンシーの短いコプロセッサソリューションに対して適したものであるが、述語はDU - EX2段においてのみ使用可能であるという事実に対して注意深い考慮を払わねばならない。FIFO結果キューを有するコプロセッサ拡張は、コンパイラがループパイプラインを使用する場合に効率的である。然しながら、あるコプロセッサソリューションはFIFO結果キューを保存し且つ回復する付加された複雑性を正当化させるものでない場合がある。

30

【0038】

XSD, XLD, XSDLコプロセッサ拡張命令に加えて、そこからオペランドではなくオペレーション即ち演算のみがコプロセッサへ送られ且つ結果が検索されることのない付加的な命令が望ましく、

XOP #xspc19

尚、該命令は19個のユーザが定義したビットを包含している。このフォーマットは、コプロセッサ拡張ユニットが、直接的又は内部状態のいずれかを使用して内部演算を実施し且つ内部状態をアップデートすることを可能とする（然しながら、内部状態のアップデートはXOPに制限されるものではない）。

40

【0039】

上述したアーキテクチャは、エンコーディングにおいて同一でありプライマリー演算コード(opcode)記述においてのみ異なるXSD命令の4つのバージョンと共にエスティマイクロナエレクトロニクス、インコーポレイテッドから入手可能なST120プロセッサで実現することが可能である。同様に、XLD命令の2つのバージョン、XSDL命令の4つのバージョン、及びXOP命令の2つのバージョンを実現することが可能である。該命令のビット毎の構成を以下の表5に示してある。

50

【 0 0 4 0 】

【 表 5 】

[31:28]	[27:24]	[23:22]	[21]	[20:17]	[16:11]	[10:7]	[6:0]
Ga	xspc [10:7]	Ext#[1:0]	xspc [6]	Rb	xspc [5:0]	Rc	XSD (4 opcodes)
				ソース		ソース	
Ga	Ra	Ext#[1:0]	xspc [6]	Rb	xspc [5:0]	Rc	XSDL (4 opcodes)
	Dest.			ソース		ソース	
Ga	Ra	Ext#[1:0]	Xpsc [14:0]			XLD (2 opcodes)	
	Dest.						
Ga	xspc [10:7]	Ext#[1:0]	Xpsc [14:0]			XOP (2 opcodes)	

10

【 0 0 4 1 】

この命令セットエンコーディングは、最大で4つのコプロセッサ拡張ユニットのアドレッシングを可能とする2ビットフィールドExt#[1:0]を包含している。

【 0 0 4 2 】

ST120アーキテクチャに準拠したプロセッサ内のGP32命令に対するセマンティックス及びシンタックスを以下の表6に示しており、その場合に、xfnはコプロセッサ拡張機能を意味しており、「Xa」はFIFO結果キューを意味しており、且つ「a」は2ビットコプロセッサ拡張番号である。

【 0 0 4 3 】

【 表 6 】

ニーモニックシンタックス	GP32セマンティックス	xfnフィールド幅
Gx? XSD<I>a, Rn, Rp, #xspc11	Gx? [Xa=]xfn (Rn,Rp)	xspc[10:0]
Gx? XSDL<i>a, Rm, Rn, Rp, #xspc7	Gx? Rm=Xa xfn(Rn,Rp)	xspc[6:0]
Gx? XLD<I>a, Rm, #xspc15	Gx? Rm=Xa, xfn	xspc[14:0]
Gx? XOP<I>a, #xspc19	Gx? [Xa=]xfn	xspc[18:0]

20

【 0 0 4 4 】

表6の2番目の欄における方程式の左側において、「Xa」はFIFO結果キュー内への書込みを意味しており、一方、「Xa」はFIFO結果キューの読出しを意味している。更に、<I>は命令のフォームを表わしている（例えば、XSD1, XSD2, XSD3又はXSD4）。全てのコプロセッサ命令は拡張特定フィールドxspcを有しており、その幅はビット単位で添え書きした数字で表わしている。

30

【 0 0 4 5 】

全てのコプロセッサ命令は述語指定されている。コプロセッサ拡張は2つのタイプ、即ち何等の内部状態又はレジスタファイルなしでのコプロセッサ、即ち結果キュー（RQ）を有する純粋な実行ユニット（タイプA）、及び内部状態及び/又はレジスタファイルを有するコプロセッサ、即ち実行ユニット及び結果キュー（タイプB）のうちの1つとすることが可能である。両方のタイプのコプロセッサに対する述語の利用に関してのST120コプロセッサ命令セマンティックスを以下の表7に示してある。

40

【 0 0 4 6 】

【表 7】

命令	コプロセッサセマンティクス	コメント
Gx? XSD Rn, Rp, #xspc11	[RQ=]xfn(Rn,Rp)	RQへの書込は述語指定されておらず
	Gx? [Cn=]xfn(Rn,Rp)	内部レジスタの場合、Gxが真である場合にのみCnが書き込まれる
Gx? XLD Rm, #xspc15	x_result=RQ	RQは常に読み取られる
	Gx? Rm=x_result	Gxが真である場合にRmが書き込まれる
	Gx? xfn()	ガードした内部演算
Gx? XSDL Rm, Rn, Rp, #xspc7	[RQ=]xfn(Rn,Rp)	RQへの書込は述語指定されておらず
	Gx? [Cn=] xfn(Rn,Rp)	内部レジスタの場合、Gxが真である場合にのみCnが書き込まれる
	x_result=RQ	RQは常に読み取られる
	Gx? Rm=x_result	Gxが真である場合にRmは書き込まれる
Gx? XOP #xspc19	[RQ=]xfn()	RQへの書込は述語指定されておらず
	Gx? [Cn=]xfn()	内部レジスタの場合、Gxが真である場合にのみCnが書き込まれる

10

【0047】

「RQ」はFIFO結果キューを意味しており、「Cn」はコプロセッサ内部状態（例えば、内部レジスタ）を意味しており、且つ「x_result」はコアへ接続するコプロセッサ結果バスを意味している。括弧（例えば、「{RQ=}」）は、コプロセッサソリューションに基づいて書込（結果キュー又は内部レジスタCnに対して）がオプションであることを表わしている。内部レジスタCnを参照する代替物は、コプロセッサが内部状態（タイプB）を有している場合にのみ存在する。

20

【0048】

タイプAコプロセッサ拡張（内部状態なし）の場合には、述語の利用は既存のFT120のものと同様であり、XSD演算又はXSDL又はXOP命令のコンポーネント部分が投機的に実行され且つDRFへの書込を行うXLDコンポーネントの部分のみが述語指定される。注意することが重要であるが、結果キューへの書込及び結果キューからの読取は述語指定されるものではなく、タイプAコプロセッサ拡張はコアからの述語を必要とするものではない。

30

【0049】

タイプBコプロセッサ拡張（内部状態有り）の場合には、内部状態アップデート及び純粹な内部コプロセッサ演算が述語指定される。XSD及びXLDコンポーネントは、両方のコンポーネントが同一の述語を使用する場合にのみ1つのXSDLへ合体することが可能である（そのことは、XOP及びXLDの場合にも当て嵌まる）。1例として、典型的な場合は「述語指定されない」コード（両方のコンポーネントに対してGx=G15）又はGxにより述語指定されるコードブロック（Gxを使用して「変換される場合」に完全な組の命令）である。XSD及びXLDコンポーネントが同一の述語を保持することが不可能である場合には、XSDL命令は2つの（XSD及びXLD）命令も分解され、それらの夫々の独特の述語が以下の表8に示した例において例示してある。

40

【0050】

【表 8】

PC (GP32)	スロット1	スロット0	命令コンポーネント	
			XSD	XLD
0x100	DU-OP	Gx? XSD Rn, Rp, #xspc11	Gx? XSD	
0x108	DU-OP	Gy? XSD Rn, Rp, #xspc11	Gy? XSD	
0x110	DU-OP	Gx? XSDL Rm, Rn, Rp, #xspc7	Gx? XSD	Gx? XLD
0x118	DU-OP	Gy? XLD Rm, #xspc15		Gy? XLD
0x120	DU-OP	Gx? XLD Rm, #xspc15		Gx? XLD

50

【0051】

表8の例においては、 $PC = 0 \times 100$, $PC = 0 \times 110$, $PC = 0 \times 120$ における命令がタイプBコプロセッサに対するガード条件に関して述語指定され、一方 $PC = 0 \times 108$ 及び $PC = 0 \times 118$ における命令がガード条件Gyに関して述語指定される。

【0052】

両方のタイプA及びタイプBのコプロセッサ拡張の場合に、FIFO結果キューが、命令の述語ステータスに拘わらずに書込まれ且つアップデートされ、且つ本発明の述語ステータスに拘わらずにXLDコンポーネントに関し、FIFO結果キューが読み取られ且つFIFO結果キューポインターがアップデートされる。然しながら、タイプBコプロセッサ拡張の場合、対応する先の命令の結果を検索する別の命令により後の時間において続くオペランド及び拡張特定オPCODEを供給するコプロセッサ拡張は同一の述語を共用すべきである。

10

【0053】

図3は本発明の1実施例に基づく分割トランズアクションコプロセッサ拡張ユニット内の非一様な命令レイテンシーを取扱う方法を例示している。コプロセッサ拡張ユニット103は、概念的に、各々が異なる実行レイテンシーを有する異なるタイプの命令を実行する幾つかの実行ユニット301, 302を有することが可能である。最適にコプロセッサを使用し且つコンパイラ/オプティマイザが施行する規則を定義するために、コプロセッサ命令の結果はプログラム順に検索されねばならないことを記憶すべきである。レイテンシーL1, L2を有する2つの連続した命令i1, i2がコプロセッサへ送られ(必ずしも連続したサイクルではない)、且つこれらの命令を実行する実行ユニット301, 302が単一のポート303を介してFIFO結果キュー104へ結果を書込むものと仮定すると、2つの場合が提供される。即ち、

20

(a) $L2 \geq L1$ 、これは $(L2 - L1) + 1$ サイクルに対し命令i2により拡張結果キューがアップデートされることが無いことを暗示しており(本実施例においては、「+1」は、最善である場合に、命令i1及びi2が連続したサイクルで発行されるという事実に起因していることに注意すべきである)、命令は順番でアップデートされる結果キューに対し競合するものでないので許容可能な状況であり、且つ

(b) $L2 < L1$ 、この場合には、結果キューに対し競合する拡張内において両方の実行ユニットと潜在的なコンフリクトが発生する場合があります、コアが命令i2の発行をストールさせない限り、命令i2が命令i1の前に結果キューをアップデートしようとする可能性がある。

30

【0054】

従って、 $L2 < L1$ の不定の場合を検知し且つ取扱うために特別のスケジューリング論理が必要である。そのスケジューラーは、同一のコプロセッサ拡張に対しての発行のために受取られる連続した(又は近づいて離れた)命令の夫々のレイテンシーのことを気がついておらねばならず、且つ、 $L2 < L1$ の場合には、2番目の命令i2をコプロセッサ拡張へディスパッチする前に $L1 - L2$ サイクル待機すべきである。スケジューラーは、 $L2 \geq L1$ である場合には、命令i2をディスパッチするために待機することは必要ではない。スケジューラーは、コプロセッサ拡張内の実行エンジンを最適に使用するためにこれらの規則を適用すべきである。

40

【0055】

図4は本発明の1実施例に基づいた分割トランズアクションコプロセッサ拡張ユニット内の複数個のコプロセッサ拡張の結果バスを接続する1つの可能なメカニズムを例示している。上述した例示的实施例は、最大で4つの異なるコプロセッサ拡張ユニットを可能とし、潜在的に異なる命令レイテンシーを有している。各拡張ユニットがFIFO結果キューを有している場合には、各拡張ユニットのスケジューリング規則を尊重することが必要である。

【0056】

コプロセッサが集約的に使用される場合には、コプロセッサは、新たな計算を開始し且

50

つ新たな結果をサイクル毎にDRFへ書込むことが可能である。その結果、インタラプトが発生すると、コプロセッサによって発生された結果はパイプラインのドレイン期間中にデータユニット内へ移動させることは不可能であり、且つその結果は一時的な格納部がない場合には失われることとなる。従って、FIFO結果キューがコプロセッサの最後のパイプ段とコアデータユニットの間に配置させてコプロセッサにより発生されたこれらの結果を保持する。プログラマーは、任意のサイクルにおいて、未決の結果の数がFIFO結果キュー深さ以下であり、従ってインタラプト又はコアストール条件の場合においてFIFO結果キューがオーバーフローすることがないことを確保せねばならない。

【0057】

FIFO結果キューにおける有効なエントリの数はレジスタFIFOカウンタ（不図示）内に包含されており、FIFO結果キューに対する読取及び書込は以下の規則に準拠する。

【0058】

読取の場合、空のFIFO結果キューは既にリターンされた最後の有効な結果をリターンし且つFIFOカウンタはゼロにおいて不変のまま止まる；

読取の場合、空でないFIFO結果キューは最も古いエントリをリターンし、次いでそのエントリを落とし且つFIFOカウンタをデクリメントする；

読取及び同時的に書込まれる場合、空のFIFO結果キューは前にリターンされた最後の有効な結果をリターンし、書込まれたデータで新たなエントリを作成し、且つFIFOカウンタをインクリメントする；

読取及び同時的に書込まれる場合、空でないFIFO結果キューは最も古い結果をリターンし、その結果を落とし、書込まれたデータで新たなエントリを作成し、且つFIFOカウンタを不変のままとさせる；

読取及び同時的に書込まれる場合、満杯のFIFO結果キューはFIFO結果キューマイクロアーキテクチャにより又はFIFO結果キュー理論的寸法により必要とされるより1つの多くのエントリを実現することにより保証される挙動で説明した如くに動作する；

書込まれた場合、空のFIFO結果キューは書込まれたデータで新たなエントリを作成し且つFIFOカウンタをインクリメントする（0から1へ）；

書込まれた場合、空でないFIFO結果キューは書込まれたデータで新たなエントリを作成し且つFIFOカウンタをインクリメントする（0から1へ）；

書込まれた場合、満杯のFIFO結果キューは未定義の挙動を有している。

【0059】

インタラプトの発生時にFIFO結果キューを保存し且つ回復することが可能であるためには、以下の表9により示されるように幾つかのコプロセッサ命令がそのタスクに対して専用のもつとされねばならない。

【0060】

【表9】

コプロセッサ命令	記述
XLD Rm, xfn_rdrqcnt	<ul style="list-style-type: none"> FIFOをDUレジスタRm内に移動し且つFIFOカウンタ値をFIFO内にコピー FIFOカウンタが0である場合、インクリメントさせ；そうでない場合、不変のままである。
XLD Rm, xfn_rdrq	<ul style="list-style-type: none"> FIFOをDUレジスタRm内へ移動 FIFOカウンタが0である場合、不変のままであり；そうでない場合、デクリメントされる。
XOP xfn_rstfifo	<ul style="list-style-type: none"> FIFOカウンタをリセット
XSD Rn, Rp, xfn_wrrq	<p>32ビットFIFO専用：</p> <ul style="list-style-type: none"> Rn[31:0]を32ビットFIFO内に移動（Rp[31:0]を喪失） FIFOカウンタは1だけインクリメントされる <p>40ビットFIFO専用：</p> <ul style="list-style-type: none"> Rp[23:16]及びRn[31:0]の連結を40ビットFIFO内に移動（Rp部分は8MSB及びRn部分は32LSB） FIFOカウンタは1だけインクリメントされる
XSD Rn, xfn_wrrqcnt	<ul style="list-style-type: none"> Rn[31:0]を32ビットFIFOカウンタ内に移動

10

20

30

40

50

【 0 0 6 1 】

注意すべきことであるが、F I F O 結果キュー幅はこの例示の実施例においては32又は40ビットのいずれかとすることが可能である。

【 0 0 6 2 】

4つのエントリを有する32ビット又は40ビットのいずれかのF I F O 結果キューを仮定すると、F I F O 保存ルーチンに対する擬似コードを以下に示してある。

【 0 0 6 3 】

【表9a】

```
G15? XLD R0, xfn_rdrqcnt; // state 1 -> state 2
G15? XLD R1, xfn_rdrq; // state 2 -> state 3
G15? XLD R2, xfn_rdrq; // state 3 -> state 4
G15? XLD R3, xfn_rdrq; // state 4 -> state 5
G15? XLD R4, xfn_rdrq; // state 5 -> state 6
... // code saving R0 to R4 somewhere
```

10

【 0 0 6 4 】

4つのエントリを有する32ビットF I F O 結果キューを仮定すると、F I F O 回復ルーチンに対する擬似コードを以下に示してある。

【 0 0 6 5 】

【表9b】

```
... // code which restores R0 to R4 from the
... // location used by the save routine
G15? XOP xfn_rstfif0; // state 7 -> state 8
G15? XSD R0, R0, xfn_wrrq; // state 8 -> state 9 (second R0 is dummy)
G15? XSD R1, R1, xfn_wrrq; // state 9 -> state 10 (second R1 is dummy)
G15? XSD R2, R2, xfn_wrrq; // state 10 -> state 11 (second R2 is dummy)
G15? XSD R3, R3, xfn_wrrq; // state 11 -> state 12 (second R3 is dummy)
G15? XSD R4, xfn_wrrqcnt; // state 12 -> state 13
```

20

【 0 0 6 6 】

4つのエントリを有する40ビットF I F O 結果キューを仮定すると、F I F O 回復ルーチンに対する擬似コードを以下に示してある。

【 0 0 6 7 】

【表9c】

```
... // code which restores R0-R3, R10-R13 and R4
... // from the location used by the save routine
G15? XOP xfn_rstfif0; // state 7 -> state 8
G15? XSD R0, R10, xfn_wrrq; // state 8 -> state 9
G15? XSD R1, R11, xfn_wrrq; // state 9 -> state 10
G15? XSD R2, R12, xfn_wrrq; // state 10 -> state 11
G15? XSD R3, R13, xfn_wrrq; // state 11 -> state 12
G15? XSD R4, xfn_wrrqcnt; // state 12 -> state 13
```

30

【 0 0 6 8 】

注意すべきことであるが、回復ルーチンの実行の前にF I F O 結果キューが空である場合にはF I F O カウンタのクリア動作は必要ではなく、コプロセッサに対して発行された命令により発生された全ての結果を消費することは強く推奨されているソフトウェアのプラクティスであるので、そのことは通常の場合である。

40

【 0 0 6 9 】

図5は本発明の1実施例に基づくガロア(Galois)乗算器分割トランザクションコプロセッサ拡張ユニットの動作を例示したタイミング線図である。この例示的なガロア乗算器拡張(GMX)ユニットは2つの32ビットオペランドを採り且つ4つの8ビットフィールドに関してのガロア乗算を実施する32ビット結果を発生する。この拡張ユニットはExt#フィールド内においてGMXとして識別してあり、且つ完全にパイプライン型の2サイクル拡張実行エンジンと、それに続く結果キューへの単一サイクル書込とを包含するものと仮定されており、従ってコア上のプログラムにより見られるレイテンシーは3サイクルである。ソフトウェアパイプラインによって、1つの結果を発生し且つ以下の擬似コードシーケンスに示されるように、初期的なレイテンシーの後サイクル当たりD

50

R F へ書込ませることが可能である。

【 0 0 7 0 】

【 表 9 d 】

```

.sliwmd
//Software pipelining: prologue

10  G15? ld R0, @(P0 !+4)
11  G15? ld R1, @(P1 !+4)
12  G15? xsd gmx, R0, R1, gmpy // gmx: Ext#  gmpy: Extension Specific
13  nop

14  G15? ld R0, @(P0 !+4)
15  G15? ld R1, @(P1 !+4)
16  G15? xsd gmx, R0, R1, gmpy
17  nop

18  G15? ld R0, @(P0 !+4)
19  G15? ld R1, @(P1 !+4)
20  G15? xsd gmx, R0, R1, gmpy
21  nop
// Loop Starts
22  G15? ld R0, @(P0 !+4)
23  G15? ld R1, @(P1 !+4)
24  G15? xsdld gmx, R2, R0, R1, gmpy
25  nop

26  G15? sdw @(P2 !+4), R2
27  nop
28  nop
29  nop

// Loop Ends
// Epilogue

30  G15? xld gmx, R2
31  nop
32  G15? sdw @(P2 !+4), R2
33  nop

34  G15? xld gmx, R2
35  nop
36  G15? sdw @(P2 !+4), R2
37  nop

38  G15? xld gmx, R2
39  nop
40  G15? sdw @(P2 !+4), R2
41  nop

```

10

20

30

【 0 0 7 1 】

基本的なモデルは、パイプラインを準備するために、メモリからガロアフィールドを読み取り且つ2つの32ビットデータレジスタファイル(DRF)オペランドをXSDを使用して拡張ユニットへ書込むことである。パイプラインがセットアップされると、XSDLを使用し結果を検索し且つ次の2つの32ビットDRFオペランドを供給する。注意すべきことであるが、命令24において、1つのオペレーション(演算)及び2つのオペランドが供給され且つ単一の命令を使用して結果が検索される。

【 0 0 7 2 】

図5はオペランドがメモリから検索されねばならず且つ拡張命令の結果がメモリ内に格納されねばならない場合の拡張のオペレーションを例示している。命令内の数字は上の擬似コードにおける命令に対応している。図示例においては、結果が1つ置きにサイクル毎に検索され、且つコアはサイクル毎に2つのメモリアドレスユニット(AU)動作を許容するに過ぎず、一方各ループ繰返しは3つのメモリアクセス(2つのロードと1つのストア)を必要とする。然しながら、コプロセッサインターフェースはサイクル毎に結果を発生する能力を有している。FIFO結果キューは結果をコアへリターンする前に結果を保持するために3の深さであることを必要とし、そのことは、インタラプトがこのループ内において又はストール条件下において発生する場合に重要なものとなる。インタラプトハンドラーは、別のスレッドがこのコプロセッサの使用を必要とする場合に、3エントリ深さのFIFOからの結果を検索し、格納し且つ回復することが可能であるべきである。

40

50

【0073】

本発明においては、分割トランズアクション拡張ユニットの使用が、高性能デジタル信号プロセッサをカスタム化するための柔軟性のある代替物を提供しており、アーキテクチャの完全な再設計なしで特別の命令を有する実行ユニットを付加することを可能としている。このコプロセッサアーキテクチャは複数個のコプロセッサをサポートする良好に定義されたインターフェースでカスタム化することが可能であり、システム・オン・チップ（SOC）プロセッササブシステム上のコアハードマクロとコプロセッサとの容易な統合を可能としている。このコプロセッサアーキテクチャは、別のデータユニットのように見えるコアデータユニットへ緊密に結合されている分割命令トランズアクションモデルに基づいている。本発明のアーキテクチャはマルチサイクルレイテンシー拡張実行を受付け且つ分離されたアーキテクチャを完全に使用する。関連する保存/回復命令フォームを有するスケラブルなFIFO結果キューが、効率的なパイプライン化及びコプロセッサ演算の静的スケジューリングをサポートするために定義され、且つ付加的な内部状態を任意に付加することが可能である。

10

【0074】

本発明はマルチサイクル実行動作を効果的にパイプライン化するためにマルチサイクルレイテンシー実行拡張及び汎用コプロセッサ命令をサポートしている。スケラブルFIFO結果キューはレジスタ圧力を取除き且つコアにおけるストールを受付け、コプロセッサ拡張パイプラインがコアに関して独立的に動作することを可能とする。命令述語がコプロセッサ拡張に対して使用可能である。

20

【0075】

例示的实施例のアーキテクチャは、最大で4個のコプロセッサ拡張ユニット及びコプロセッサからの結果バスに対する少なくとも2つのタイプの接続（OR論理又はトライステート）をサポートしている。コプロセッサ拡張及びマルチサイクルにおける非一様なレイテンシーがサポートされる。

【0076】

以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。

【図面の簡単な説明】

30

【0077】

【図1】本発明の1実施例に基づく分割トランズアクションモデルコプロセッサ拡張インターフェースを包含するプロセッサアーキテクチャを示した概略図。

【図2A】本発明の1実施例に基づいて分割トランズアクションコプロセッサ拡張に対する結果キューの有る場合及び無い場合且つパイプライン型及び非パイプライン型動作を有する分割トランズアクション実行の動作を示したタイミング線図。

【図2B】本発明の1実施例に基づいて分割トランズアクションコプロセッサ拡張に対する結果キューの有る場合及び無い場合且つパイプライン型及び非パイプライン型動作を有する分割トランズアクション実行の動作を示したタイミング線図。

【図2C】本発明の1実施例に基づいて分割トランズアクションコプロセッサ拡張に対する結果キューの有る場合及び無い場合且つパイプライン型及び非パイプライン型動作を有する分割トランズアクション実行の動作を示したタイミング線図。

40

【図3】本発明の1実施例に基づく分割トランズアクションコプロセッサ拡張ユニット内の非一様な命令レイテンシーを取扱う方法を示したブロック図。

【図4】本発明の1実施例に基づく分割トランズアクションコプロセッサ拡張ユニット内の複数個のコプロセッサ拡張の結果バスを接続する1つの可能なメカニズムを示した概略図。

【図5】本発明の1実施例に基づくガロア乗算器分割トランズアクションコプロセッサ拡張ユニットの動作を例示したタイミング線図。


【符号の説明】

50


【 0 0 7 8 】

- 1 0 0 プロセッサアーキテクチャ
- 1 0 1 コア
- 1 0 2 コプロセッサ拡張電氣的インターフェース
- 1 0 3 コプロセッサ拡張ユニット
- 1 0 4 F I F O 出力バッファ
- 1 0 4 F I F O 結果キュー (R Q) 構造


【 図 1 】




【 図 2 A 】




【 図 2 B 】




【 図 2 C 】




【 図 3 】



【 図 4 】



【 図 5 】



フロントページの続き

(72)発明者 アレキサンダー ドライカー

アメリカ合衆国, カリフォルニア 92130, サン ディエゴ, マノー リッジ レーン

5033

Fターム(参考) 5B013 DD03