

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2018年8月16日(16.08.2018)



(10) 国際公開番号

WO 2018/147227 A1

- (51) 国際特許分類:
H05K 1/02 (2006.01) *H05K 1/18* (2006.01)
- (21) 国際出願番号: PCT/JP2018/003808
- (22) 国際出願日: 2018年2月5日(05.02.2018)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2017-023262 2017年2月10日(10.02.2017) JP
- (71) 出願人: 株式会社村田製作所
(MURATA MANUFACTURING CO., LTD.) [JP/
JP]; 〒6178555 京都府長岡京市東神足 1
丁目 1 0 番 1 号 Kyoto (JP).
- (72) 発明者: 趙 麗君 (ZHAO, Lijun); 〒6178555 京
都府長岡京市東神足 1 丁目 1 0 番 1 号 株
式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 鮫島 睦, 外 (SAMEJIMA, Mutsumi et
al.); 〒5300017 大阪府大阪市北区角田町


8 番 1 号 梅田 阪急 ビル オフィス タワー
青山特許事務所 Osaka (JP).

- (81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,
BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,
CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,
HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS,
MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM,
ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ,
TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ,
DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT,

(54) Title: ELECTRIC ELEMENT

(54) 発明の名称: 電気素子

【図1】



(57) Abstract: The purpose of the invention is to provide an electric element in which the occurrence of misalignment with respect to a substrate at the time of reflow mounting can be suppressed. Provided is an electric element 2 comprising an electroconductive path that connects electrodes 10a, b, 12a, b and an insulating layer 4 that covers the electroconductive path, the electric element being constituted by: joining sections 10, 12 in which the electrodes 10a, b, 12a, b are arranged; and a line section 14 that connects the joining sections 10. In the electric element 2: the line section 14 includes a curved region 14b that is sandwiched by sections in which the respective outer shapes of both sides of the insulating layer 4 which are arranged so as to sandwich the electroconductive path are curved; a plurality of joining patterns 20 to 26, in each of which a metal surface is exposed from the insulating layer 4, are formed in the line section 14; and at least two sides forming the outline of a first joining pattern 20 arranged in the curved region 14b are arranged substantially parallel to at least two sides forming the outline of at least one joining pattern 22 (24) adjacent thereto in the direction of extension of the line section 14.

LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS,
SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告（条約第21条(3)）

(57) 要約：リフローによる実装時における基板に対する位置ずれの発生を抑制することができる電気素子を提供するため、電極10a、b、12a、bの間を繋ぐ導電路及び導電路を覆う絶縁層4を備え、電極10a、b、12a、bが配置された接合部10、12と、接合部10の間を繋ぐ線路部14とから構成される電気素子2であって、線路部14は、導電路を挟み込むように配置された絶縁層4の両側の外形が曲線状である部分に挟まれた曲線領域14bを有し、線路部14に、金属面が絶縁層4から露出した接合パターン20～26が複数形成され、曲線領域14bに配置された第1の接合パターン20の輪郭を形成する少なくとも2辺が、線路部14の延伸方向で隣接する少なくとも一方の接合パターン22（24）の輪郭を形成する少なくとも2辺と略平行に配置されている電気素子2を提供する。

明 細 書

発明の名称：電気素子

技術分野

[0001] 本発明は、絶縁体で覆われた導電路を有する電気素子に関する。

背景技術

[0002] 端末筐体の薄型化に伴い、同軸ケーブルに代わって、平坦な断面形状を有する電気素子が用いられるようになってきている。このような電気素子は長尺状の形状を有しているので、電極が配置された接合部の間の線路部を基板上に安定して配置させることが困難である。

これに対処するため、線路部に絶縁層からグランド導体を露出させた接続パターンを複数設け、接続パターンと基板側のグランドパターンとをのはんだ付けで固定する電気素子が提案されている（例えば、特許文献1参照）。

先行技術文献

特許文献

[0003] 特許文献1：国際公開第2016／088592号

発明の概要

発明が解決しようとする課題

[0004] 電気素子を基板に実装する際、通常、はんだが塗布された基板のパターン上に電気素子を載置して、他の素子とともにリフロー炉を通過させることにより一括してはんだ付けを行う。この場合、リフロー炉内で加熱されて溶融したはんだは、電極パターン形状に沿って表面張力により流動する。引用文献1に記載の電子素子では、両側の外形が曲線状になった曲線領域を有していないが、曲線領域を有する電子素子では、仮に、曲線領域に接合パターンを設けないと、接合パターンの間隔が大きくなりすぎて接合不良を引き起こしやすい。一方、図10に示す比較例のように、曲線領域（一点鎖線の間の領域）に沿って接合パターンを設ける場合、線路部120の外形や延伸方向に沿って接合パターンを形成することが考えられる（矢印参照）。しかし、

曲線形状の曲線領域に沿って接合パターンを設けた場合、接合パターンの形状によりはんだ溶融時の流動に伴う応力の方向が不均一になり、位置ずれを起こしやすくなる。

[0005] 従って、本発明の目的は、上記の課題を解決するものであり、リフローによる実装時における基板に対する位置ずれの発生を抑制することができる電気素子を提供することにある。

課題を解決するための手段

[0006] 本発明の1つの態様は、

電極の間を繋ぐ導電路及び前記導電路を覆う絶縁層を備え、前記電極が配置された接合部と、前記接合部の間を繋ぐ線路部とから構成される電気素子であって、

前記線路部は、前記導電路を挟み込むように配置された絶縁層の両側の外形が曲線状である部分に挟まれた曲線領域を有し、

前記線路部に、金属面が前記絶縁層から露出した接合パターンが複数形成され、

前記接合パターンの輪郭が少なくとも2つの直線状の辺を有し、

前記曲線領域に配置された第1の接合パターンの輪郭を形成する少なくとも2辺が、前記線路部の延伸方向で隣接する少なくとも一方の接合パターンの輪郭を形成する少なくとも2辺と略平行に配置されている電気素子である。

発明の効果

[0007] 本発明によれば、リフローによる実装時における基板に対する位置ずれの発生を抑制することができる電気素子を提供することができる。

図面の簡単な説明

[0008] [図1]本発明の第1の実施形態に係る電気素子を模式的に示す平面図である。

[図2]図1に示す電気素子を構成する配線パターンが形成された絶縁層の一例を模式的に示す平面図である。

[図3]図1に示す電気素子の製造方法の一例を示す模式図である。

[図4]電気素子を基板上に載置する方法を模式的に示す側面図及び平面図であ

る。

[図5]本発明の第2の実施形態に係る電気素子を模式的に示す平面図である。

[図6]本発明の第3の実施形態に係る電気素子を模式的に示す平面図である。

[図7]本発明の第4の実施形態に係る電気素子を模式的に示す平面図である。

[図8A]本発明の第5の実施形態に係る電気素子を模式的に示す平面図である。

。

[図8B]第5の実施形態に係る電気素子の変形例を模式的に示す平面図である。

。

[図8C]第5の実施形態に係る電気素子の変形例を模式的に示す平面図である。

。

[図8D]第5の実施形態に係る電気素子の変形例を模式的に示す平面図である。

。

[図9]本発明の第6の実施形態に係る電気素子を模式的に示す平面図である。

[図10]接合パターンを有する電気素子の比較例を模式的に示す平面図である。

。

発明を実施するための形態

[0009] 本発明の実施形態に係る電気素子では、

電極の間を繋ぐ導電路及び導電路を覆う絶縁層を備え、電極が配置された接合部と、接合部の間を繋ぐ線路部とから構成される電気素子であって、

線路部は、導電路を挟み込むように配置された絶縁層の両側の外形が曲線状である部分に挟まれた曲線領域を有し、

線路部に、金属面が絶縁層から露出した接合パターンが複数形成され、

前記接合パターンの輪郭が少なくとも2つの直線状の辺を有し、

曲線領域に配置された第1の接合パターンの輪郭を形成する少なくとも2辺が、線路部の延伸方向で隣接する少なくとも一方の接合パターンの輪郭を形成する少なくとも2辺と略平行に配置されている。

[0010] ここで、電極の間を繋ぐ導電路は、導電性に優れた銅等の金属材料からなり、信号導体や送電導体として機能するものだけでなく、グランド導体とし

て機能するものも含まれる。電極及び接合パターンは、金属面が絶縁層から露出して形成されている。接合パターンは、例えば、グランド導体として機能する導電路を絶縁層から露出させて形成することもできるし、接合パターン専用の金属を絶縁層から露出させて形成することもできる。

[0011] 線路部は、両側の外形が直線状に伸びた直線領域及び両側の外形が曲線状になった曲線領域を有する場合もあり得るし、曲線領域のみを有する場合もあり得る。曲線領域を更に詳細に述べれば、特に信号導体を挟み込むような（ように配置された）絶縁層の両側の外形が曲線状である部分に挟まれた領域である。接合パターンの輪郭は、絶縁層から露出した金属面の外形を画定する平面形状であり、例えば、多角形や、2以上の辺及び曲線部分を有する形状が含まれる。

ここで、「辺」とは、図形の一部となっている「線分」であり、一般的に直線と解釈されるが、上記においては、念のため、「接合パターンの輪郭が少なくとも2つの直線状の辺を有し」と記載した。また、「少なくとも2辺」には、後述するような「対向する2辺」の場合や、「頂点を介して繋がった隣接する2辺」の場合だけでなく、「曲線部を介して繋がった2辺」の場合もあり得るし、接合パターンの輪郭を形成する任意に配置された2辺を含む。

[0012] リフロー炉内で加熱されてはんだが溶融したはんだ流動時に、表面張力により電気素子が動くセルフアライメント作用が生じる。このとき、曲線領域に配置された第1の接合パターンの2辺と、隣接する少なくとも一方の接合パターンの2辺とが略平行に配置されている場合には、はんだ流動時の応力発生方向を揃えることができる。これにより、リフローによる実装時における電気素子の基板に対する位置ずれの発生を抑制することができる。

[0013] また、少なくとも2辺が対向する2辺である場合には、はんだ流動時の応力発生方向を効果的に揃えることができる。なお、対向する2辺が略平行の場合も、平行でない場合もあり得る。

[0014] 更に、曲線領域に配置された第1の接合パターンの輪郭を形成する4辺が

、線路部の延伸方向で隣接する少なくとも一方の接合パターンの輪郭を形成する4辺と略平行に配置されていることが好ましい。

[0015] ここで、接合パターンの輪郭を形成する4辺は、2組の対向する2辺の場合もあり得るし、その他の任意の位置に配置された4辺の場合もあり得る。第1の接合パターン及び隣接する少なくとも一方の接合パターンにおいて、4辺で略平行に配置されている場合には、はんだ流動時の応力発生方向を更に効果的に揃えることができる。

[0016] また、第1の接合パターンの輪郭を形成する少なくとも2辺が、線路部の延伸方向で隣接する両側の接合パターンである第2の接合パターン及び第3の接合パターンの輪郭を形成する少なくとも2辺と略平行に配置されていることが好ましい。

[0017] この場合、第1の接合パターン及び第2の接合パターンの間と、第1の接合パターン及び第3の接合パターンの間において、少なくとも2辺が互いに略平行に配置されているので、はんだ流動時の応力発生方向をより効果的に揃えることができる。

[0018] 更に、第1の接合パターン及び第2の接合パターンの互いに略平行な最も近接した辺の間隔と、第1の接合パターン及び第3の接合パターンの互いに略平行な最も近接した辺の間隔とが概略一致することが好ましい。

[0019] この場合、第1の接合パターン及び第2の接合パターンの間隔と、第1の接合パターン及び第3の接合パターンの間隔とが概略一致するので、応力発生箇所における対称性が高まり、リフローによる実装時の電気素子の基板に対する位置ずれの発生をより効果的に抑制することができる。

[0020] 更に、第1の接合パターン、第2の接合パターン及び第3の接合パターンを少なくとも含む4以上の隣接する接合パターンにおいて、互いに略平行な最も近接した辺の間隔が概略一致することが好ましい。

[0021] この場合、第1の接合パターン、第2の接合パターン及び第3の接合パターンを含むより多くの隣接する接合パターンの間隔が概略一致するので、応力発生箇所における対称性が更に高まり、リフローによる実装時の電気

素子の基板に対する位置ずれの発生を更に効果的に抑制することができる。

[0022] また、概略平行に配置される少なくとも2辺が、頂点を介して繋がった隣接する2辺である場合もあり得る。この場合でも、はんだ流動時の応力発生方向を、それぞれの辺の方向において揃えることができるので、リフローによる実装時の電気素子の基板に対する位置ずれの発生を相応に抑制することができる。

[0023] 電気素子が長尺状である場合には、はんだ流動時における長尺物の位置ずれを防ぐことは容易ではないが、上記のような構成により、リフローによる実装時の電気素子の基板に対する位置ずれの発生を確実に抑制することができる。

[0024] 線路部の幅が接合部の幅よりも狭い場合、はんだ流動時における線路部の位置ずれを防ぐことは容易ではないが、上記のような構成により、リフローによる実装時の電気素子の基板に対する位置ずれの発生を確実に抑制することができる。

[0025] 上記の電気素子が基板に接合材で面実装されている場合には、基板に対する電気素子の位置ずれの少ない高品質な電子機器を提供することができる。

[0026] 以降、図面を参照しながら、本発明を実施するための様々な実施形態を説明する。各図面中、同一の機能を有する対応する部材には、同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第2実施形態以降では第1実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しないものとする。

全ての図面において、電気素子の積層方向、つまり電気素子の厚み方向をZ軸方向とし、Z軸方向に直交する面上の互いに直交する方向をX軸方向及びY軸方向として示す。

[0027] <第1の実施形態>

図1は、本発明の第1の実施形態に係る電気素子を模式的に示す平面図で

ある。図2は、図1に示す電気素子を構成する配線パターンが形成された絶縁層の一例を模式的に示す平面図である。図3は、図1に示す電気素子の製造方法の一例を示す模式図である。

[0028] 本実施形態に係る電気素子2は、図2及び図3(a)に示すように、

(a) 第1の接合部10に設けられたグランド導体10a及び信号導体の電極10bと、第2の接合部12に設けられたグランド導体12a及び信号導体の電極12bと、第1の接合部10及び第2の接合部12の間に配置されグランド導体10a及び10bに導通しているグランド導体として機能する導電露6aと、ビア導体(層間接続導体)8a1、8a2、8a3、8a4が形成された絶縁層4aと、(1層目)

(b) 第1の接合部10に設けられた接続部6acと、ビア導体8a2及び8a3を介して電極10b及び電極12bの間を繋ぐ、信号導体として機能する導電路6bと、層間接続導体8b1、8b2が形成された絶縁層4bと、(2層目)

(c) 第1の接合部10に設けられたビア導体8a1、接続部6ac、ビア導体8b1、及び第2の接合部12に設けられたビア導体8a4、接続部6ac、ビア導体8b2を介して、電極10a及び電極12aの間を繋ぐ、グランド導体として機能する導電路6cと、絶縁層4cと、(3層目)を備える。

[0029] 電極10a及び接続部6acは、平面視において、電極10bの周りを囲むように、3箇所に分かれても設けられている。同様に、電極12a及び接続部6acも、平面視において、電極12bの周りを囲むように3箇所に分かれても設けられている。

これらの絶縁層4a、4b及び4cが加圧プレス等により積層される(図3(a)、(b)参照)。更に、積層体の絶縁層4a側の面上に、電極や接合パターン用の開口がパターンニングされた絶縁層4dが設けられて、一体化された絶縁層4が形成される(図3(c)参照)。これにより、厚さ方向Zにおいて、信号導体として機能する導電路6bが、グランド導体として機能

する導電路 6 a 及び 6 c で挟まれた、平坦な断面形状を有する電気素子 2 が得られる。

[0030] 図 1 は、一体化された絶縁層 4 を絶縁層 4 d 側から見た平面図であり、この面が基板への実装面となる。電気素子 2 は、金属面が絶縁層 4 d から露出した電極 1 0 a、1 0 b が配置された第 1 の接合部 1 0、及び金属面が絶縁層 4 d から露出した電極 1 2 a、1 2 b が配置された第 2 の接合部 1 2 と、第 1 接合部 1 0 及び第 2 の接合部 1 2 の間を繋ぐ線路部 1 4 とから構成される。

線路部 1 4 は、第 1 の接合部 1 0 に繋がり、両側の外形が直線状に伸びた直線領域 1 4 a と、直線領域 1 4 a に繋がり、両側の外形が曲線状になった曲線領域 1 4 b と、曲線領域 1 4 b に繋がり、両側の外形が直線状に伸びた直線領域 1 4 c とから構成され、直線領域 1 4 c が第 2 の接合部 1 2 に繋がっている。更に詳細に述べれば、両側の外形が曲線状になった曲線領域 1 4 b は、信号導体（導電路）6 b を挟み込むように配置された絶縁層 4 b の両側の外形が曲線状である部分に挟まれた領域ということもできる。本実施形態の曲線領域 1 4 b は、連続的に湾曲した平面形状を有する。曲線領域 1 4 b 及び直線領域 1 4 a、1 4 c の境界を仮想線（一点鎖線）で示す。なお、他の図においても同様に、曲線領域及び直線領域の境界を仮想線（一点鎖線）で示す。

更に、線路部 1 4 には、金属面が絶縁層 4（4 d）から露出した接合パターン 2 0～2 6 が複数形成されている。

[0031] このような平坦な断面形状を有する電気素子 2 は長尺状であり、薄型化された端末筐体の中の配線に好適に用いることができる。更に、線路部 1 4 の幅は、第 1 の接合部 1 0 及び第 2 の接合部 1 2 の幅よりも狭く形成されているので、端末筐体の中を取り回すのに有利である。

[0032] 図 1（a）に示す電気素子 2 では、曲線領域 1 4 b に配置された第 1 の接合パターン 2 0 の輪郭を形成する 2 辺が、線路部 1 4 の延伸方向で隣接する一方の接合パターンである第 1 の接合パターン 2 2 の輪郭を形成する 2 辺と

略平行に配置されている（平行を示す記号参照）。なお、全ての実施形態において、第１の接合パターン２０は、仮想線（一点鎖線）の間の曲線領域１４ｂに配置されている。

更に詳細に述べれば、第２の接合パターン２２は、直線領域１４ａに配置されている。また、第１の接合パターン２０及び第２の接合パターン２２の輪郭を形成する対向する２辺が、略平行に配置されている。更に、曲線領域１４ｂに配置された第１の接合パターン２０の線路部１４の延伸方向に直交する向きの２辺と、直線領域１４ａに配置された隣接する接合パターン２２の線路部１４の延伸方向に沿った向きの２辺とが略平行に配置されている。

[0033] 一方、図１（ｂ）に示す電気素子２では、曲線領域１４ｂに配置された第１の接合パターン２０の輪郭を形成する２辺が、線路部１４の延伸方向で隣接する両側の接合パターンである第２の接合パターン２２及び第３の接合パターン２４の輪郭を形成する２辺と略平行に配置されている（平行を示す記号参照）。

更に詳細に述べれば、第２の接合パターン２２及び第３の接合パターン２４は、直線領域１４ａ、１４ｃに配置されている。また、第１の接合パターン２０、第２の接合パターン２２及び第３の接合パターン２４の輪郭を形成する対向する２辺が、略平行に配置されている。更に、曲線領域１４ｂに配置された第１の接合パターン２０の線路部１４の延伸方向に直交する向きの２辺と、直線領域１４ａ、１４ｃに配置された第２の接合パターン２２及び第３の接合パターン２４の線路部１４の延伸方向に沿った向きの辺とが略平行に配置されている。

[0034] ＜電気素子の基板への実装の方法＞

図４は、電気素子を基板上に載置する方法を模式的に示す側面図及び平面図である。図４（ａ）は、電気素子２（１０２）を吸着した先端治具４００を示す側面図であり、図４（ｂ）は、基板５０を示す平面図である。図１０は、接合パターンを有する電気素子の比較例を模式的に示す平面図である。

図１に示すような、隣接する接合パターンの輪郭を形成する２辺が概略平

行に配置された電気素子 2 を基板 50 に実装する場合と、図 10 に示すような、隣接する接合パターンの輪郭を形成する辺が平行になっていない電気素子 102 を基板 150 に実装する場合とを比較しながら説明する。

[0035] 図 4 (a) に示すように、先端治具 400 が取り付けられた真空吸着チャックが、電気素子 2 をピックアップし、基板 50 の所定位置へ載置する。この場合、図 4 (b) に示すように、基板 50 には、電気素子 2 に設けられた電極 10a、10b、12a、12b 及び接合パターン 20～26 に対応したパターン（ランド）の表面に接合剤（はんだ）52 が予め塗布されている。電気素子 2 は、電極 10a、10b、12a、12b 及び接合パターン 20～26 位置が、対応するパターン（ランド）の位置に一致するように載置される。その後、基板 50 を、リフロー炉を通過させることにより、電気素子 2 は、他の素子と共に一括リフローはんだ法によりはんだ付けされる。つまり、電気素子 2 は他の素子と同様に、表面実装部品として実装される。

電気素子 102 の場合にも、同様な手順で実装が行われる。

[0036] リフロー炉内で加熱されて溶融したはんだは、電極パターン形状に沿って表面張力により流動する。このとき線路部の領域では、接合パターンの輪郭を形成する辺の方向に沿って応力が生じると考えられる。

特に、線路部の曲線領域においては、図 10 に示すような電気素子 102（比較例）では、応力が生じる方向が接合パターン 120 ごとに異なるので（矢印参照）、はんだ流動時に電気素子 102 に生じる応力の方向が揃わなくなり、基板 150 に対する位置ずれが生じる可能性が高い。

[0037] 一方、図 1 (a) に示すような本実施形態に係る電気素子 2 では、曲線領域 14b に配置された第 1 の接合パターン 20 の 2 辺と、隣接する第 1 の接合パターン 20 の 2 辺とが略平行に配置されているので、はんだ流動時の応力発生方向を揃えることができる。これにより、リフローによる実装時における電気素子 2 の基板 50 に対する位置ずれの発生を抑制することができる。

特に、対向する 2 辺で略平行に配置されている場合には、はんだ流動時の

応力発生方向を効果的に揃えることができる。なお、本実施形態においては、対向する2辺が略平行に配置されているが、これに限られるものではなく、平行でない場合もあり得る。

[0038] 更に、図1(b)に示す電気素子2では、第1の接合パターン20及び隣接する第2の接合パターン22の間だけでなく、第1の接合パターン20及び隣接する第3の接合パターン24の間においても、2辺が互いに略平行に配置されているので、はんだ流動時の応力発生方向をより効果的に揃えることができる。

[0039] 更に、図1(b)に示す電気素子2では、第1の接合パターン20及び第2の接合パターン22の互いに略平行な最も近接した辺の間隔 L_a と、第1の接合パターン20及び第3の接合パターン24の互いに略平行な最も近接した辺の間隔 L_b とが概略一致している。

このような配置により、応力発生箇所における対称性が高まり、リフローによる実装時の電気素子の基板に対する位置ずれの発生をより効果的に抑制することができる。

[0040] 電気素子2が長尺状である場合には、はんだ流動時における長尺物の位置ずれを防ぐことは容易ではないが、上記のような構成により、リフローによる実装時の電気素子2の基板50に対する位置ずれの発生を確実に抑制することができる。

[0041] 特に、線路部14の幅が接合部10、12の幅よりも狭い場合、はんだ流動時における線路部14の位置ずれを防ぐことは容易ではないが、上記のような構成により、リフローによる実装時の電気素子2の基板50に対する位置ずれの発生を確実に抑制することができる。

[0042] 以上のように、電気素子2が基板50に接合材（はんだ）で面実装されている場合には、基板50に対する電気素子2の位置ずれの少ない高品質な電子機器を提供することができる。

[0043] <多層基板の製造方法>

次に、図3(a)～(c)を参照しながら、図1に示す電気素子2の製造

方法を更に詳しく説明する。

(a) 工程1

はじめに、片面の全面に銅箔が張られた3枚の絶縁性フィルムを準備する。絶縁性フィルムとして、液晶ポリマ (LCP: Liquid Crystal Polymer) のような熱可塑性樹脂を用いることができる。次に、フォトリソ等のパターンニング処理により、導回路6aが形成された絶縁層4aと、導回路6b等が形成された絶縁層4bと、導回路6cが形成された絶縁層4cとを形成する。

次に、絶縁層4a及び4bにおいて、銅箔の張られていない面側からのレーザ加工等により、絶縁基材のみ貫通したビアホールを形成し、このビアホールに、導電性ペースト8' (8a1' ~ 8a4'、8b1' ~ 8b2') を充填する。

[0044] (b) 工程2

次に、加圧プレス等により、絶縁層4a~4cを接合して積層体を形成する。熱可塑性樹脂を用いることにより、絶縁層4a~4cどうしが強固に接着して一体化し、曲げ力が加わった場合の層間剥離がより効果的に抑制される。特に、複数の絶縁層4a~4cが、接着層等の異なる種類の絶縁層を介在させることなく直接積層されているので、異なる絶縁層間の界面が形成されず、層間剥離がより抑制される。工程1において、貫通穴に充填されていた導電性ペースト8'も加熱されて硬化し、ビア導体8 (8a1~8a4、8b1~8b2) となる。

[0045] (3) 工程3

次に、積層体の絶縁層4a側の面上にパターンニングされた絶縁層4dを積層し、一体化された絶縁層4が形成される。これにより、図1に示すような、金属面が絶縁層4aから露出した電極10a、10b、12a、12b及び接合パターン20~26を有する電気素子2を製造することができる。

[0046] <第2の実施形態>

図5は、本発明の第2の実施形態に係る電気素子を模式的に示す平面図で

ある。

本実施形態に係る電気素子 2 では、第 1 の実施形態に比べ、曲線領域 1 4 b に配置された第 1 の接合パターン 2 0 の輪郭を形成する 2 辺が、直線領域 1 4 a、1 4 c に配置された第 2 の接合パターン 2 2、第 3 の接合パターン 2 4 及び第 4 の接合パターン 2 8 の輪郭を形成する 2 辺と略平行に配置されている点で異なる。また、曲線領域 1 4 b に配置された第 1 の接合パターン 2 0 の線路部 1 4 の延伸方向に沿った向きの 2 辺と、直線領域 1 4 a、1 4 c に配置された第 2 の接合パターン 2 2、第 3 の接合パターン 2 4 及び第 4 の接合パターン 2 8 の線路部 1 4 の延伸方向に直交する向きの辺とが略平行に配置されている点で異なる（平行を示す記号参照）。

[0047] 更に、図 5 に示す電気素子 2 では、第 1 の接合パターン 2 0、第 2 の接合パターン 2 2、第 3 の接合パターン 2 4 及び第 4 の接合パターン 2 8 から構成される隣接する接合パターンにおいて、互いに略平行な最も近接した辺の間の間隔 L_1 、 L_2 及び L_3 が概略一致している。

このような配置により、応力発生箇所における対称性が更に高まり、リフローによる実装時の電気素子の基板に対する位置ずれの発生を更に効果的に抑制することができる。

[0048] <第 3 の実施形態>

図 6 は、本発明の第 3 の実施形態に係る電気素子を模式的に示す平面図である。

本実施形態に係る電気素子 2 では、第 1 の実施形態に比べ、曲線領域 1 4 b に配置された第 1 の接合パターン 2 0 の輪郭を形成する 4 辺が、直線領域 1 4 a、1 4 c に配置された第 2 の接合パターン 2 2、第 3 の接合パターン 2 4 及び第 4 の接合パターン 2 8 の輪郭を形成する 4 辺と略平行に配置されている点で異なる。なお、図 6 に示す 4 辺は、2 組の対向する 2 辺と称することもできる。

[0049] このように 4 辺で略平行に配置されている場合には、はんだ流動時の応力発生方向を更に効果的に揃えることができる。なお、2 組の対向する 2 辺に

において概略平行な場合だけでなく、1つの接合パターンにおいて、任意に配置された4辺において概略平行な場合もあり得る。また、少なくとも、第1の接合パターン20及び第2の接合パターン22の間で、輪郭を形成する4辺が略平行に配置されていれば、はんだ流動時の応力発生方向を揃えることができる。

[0050] 本実施形態では、X軸方向において、隣接する接合パターンの互いに略平行な最も近接した辺の間隔 L_1 、 L_2 及び L_3 が概略一致しており、更に、Y軸方向においても、隣接する接合パターンの互いに略平行な最も近接した辺の間隔 L_a 及び L_b が概略一致している。このような配置により、応力発生箇所における対称性が更に高まり、リフローによる実装時の電気素子の基板に対する位置ずれの発生を更に効果的に抑制することができる。

[0051] <第4の実施形態>

図7は、本発明の第4の実施形態に係る電気素子を模式的に示す平面図である。

本実施形態に係る電気素子2では、第1の実施形態に比べ、第1の接合パターン20だけでなく第2の接合パターン22も曲線領域14bに配置されている点で異なる。つまり、図7に示す電気素子2では、曲線領域14bに配置された第1の接合パターン20の輪郭を形成する2辺が、曲線領域14bに配置された隣接する第2の接合パターン22の輪郭を形成する2辺と略平行に配置されている（平行を示す記号参照）。

このような場合でも、同様に、はんだ流動時の応力発生方向を揃えることができ、リフローによる実装時における電気素子2の基板50に対する位置ずれの発生を抑制することができる。なお、図7に示す曲線領域14bは、曲がる向きが異なる領域が繋がった略S字形の平面形状を有するが、これに限られるものではなく、同じ向きに湾曲した曲線領域の場合もあり得る。また、1つの曲線領域に、2辺が略平行に配置された3以上の接合パターンが設けられている場合もあり得る。

<第5の実施形態>

図8 Aは、本発明の第5の実施形態に係る電気素子を模式的に示す平面図である。

本実施形態に係る電気素子2では、第1の実施形態に比べ、全体として、略L字形の平面形状を有している点で異なる。また、両側の外形が曲線状になった曲線領域14 bは、略L字形のコナ部の外側及び内側において、ほぼ同じ半径を有する円弧形状を有している。

[0052] 更に、第1の接合パターン20及び第2の接合パターン22（または第3の接合パターン24）の間で略平行に配置された2辺が、対向する2辺ではなく、頂点を介して繋がった隣接する2辺である点で異なる。つまり、図8 Aに示す電気素子2では、曲線領域14 bに配置された第1の接合パターン20の輪郭を形成する2辺（頂点を介して繋がった隣接する2辺）が、直線領域1 a、cに配置された線路部14の延伸方向で隣接する第2の接合パターン22及び第3の接合パターン24の輪郭を形成する2辺（頂点を介して繋がった隣接する2辺）と略平行に配置されている（平行を示す記号参照）。

[0053] このような場合でも、はんだ流動時の応力発生方向を、それぞれの辺の方向において揃えることができるので、リフローによる実装時の電気素子の基板に対する位置ずれの発生を相応に抑制することができる。なお、第1の接合パターン20等が連続的に湾曲した曲線領域14 bに配置されている場合であっても、頂点を介して繋がった隣接する2辺において略平行であれば、同様に、はんだ流動時の応力発生方向を、それぞれの辺の方向において揃えることができる。

なお、図8では、第1の接合パターン20が略三角形の平面形状を有し、第2の接合パターン22及び第3の接合パターン24が略四角形の平面形状を有しているが、これに限られるものではなく、頂点を介して繋がった隣接する2辺を有していれば、その他の任意の平面形状を有することができる。

[0054] <第5の実施形態の変形例>

次に、図8 Bから図8 Dを参照しながら、第5の実施形態に係る電気素子

の変形例を説明する。図 8 B から図 8 D は、第 5 の実施形態に係る電気素子の変形例を模式的に示す平面図である。

図 8 B に示す電気素子では、図 8 A に示す場合に比べて、第 1 の接合パターン 20 を構成する略三角形の平面形状が逆向きに配置されている。つまり、図 8 A に示す電気素子では、2 辺が繋がった頂点が曲線領域 14 b の外側のコーナ部側に配置されているが、図 8 B に示す電気素子では、2 辺が繋がった頂点が曲線領域 14 b の内側のコーナ部側に配置されている点で異なる。この場合であっても、図 8 A の場合と同様な作用効果を奏することは明らかである。

[0055] 図 8 C 及び図 8 D に示す電気素子では、第 2 の接合パターン 22（または第 3 の接合パターン 24）の辺と略平行な 2 辺が、曲線部を介して繋がっている点で、図 8 A 及び図 8 B に示す電気素子と異なる。また、頂点側と反対側の領域においても、2 辺が、頂点側よりゆるやかな曲線部を介して繋がっている。図 8 C に示す電気素子では、図 8 A の場合と同様に、頂点側の曲線部が曲線領域 14 b の外側のコーナ部側に配置されており、図 8 D に示す電気素子では、図 8 B の場合と同様に、頂点側の曲線部が曲線領域 14 b の内側のコーナ部側に配置されている。これらの場合であっても、図 8 A の場合と同様な作用効果を奏することは明らかである。

[0056] <第 6 の実施形態>

図 9 は、本発明の第 6 の実施形態に係る電気素子を模式的に示す平面図である。

本実施形態に係る電気素子 2 でも、第 1 の実施形態に比べ、全体として、略 L 字形の平面形状を有している点で異なる。また、両側の外形が曲線状になった曲線領域 14 b は、略 L 字形のコーナ部の外側及び内側において、外側の半径が大きく内側の半径が小さい円弧形状を有している。外側及び内側の円弧を、同心円状に形成することもできる。

[0057] 本実施形態に係る電気素子 2 では、第 1 の接合パターン 20 及び第 2 の接合パターン 22（または第 3 の接合パターン 24）の間で、頂点を介して繋

がった隣接する 2 辺及び対向する 2 辺の両方において、略平行に配置されている。なお、頂点と反対側の曲線領域 14 b の内側のコーナ部側では、曲線部によって辺が繋がれている。本実施形態においても、はんだ流動時の応力発生方向を揃えることができ、これにより、リフローによる実装時における電気素子 2 の基板 50 に対する位置ずれの発生を抑制することができる。

[0058] 上記の実施形態においては、厚さ方向 Z において、信号導体として機能する 1 つの導電路 6 b が、グランド導体として機能する導電路 6 a 及び 6 c で挟まれた構造が示しているが、これに限られるものではない。グランド導体として機能する導電路の間に、複数の信号導体として機能する導電路が配置された電気素子もあり得る。また、上記の実施形態においては、グランド導体として機能する導電路を絶縁層から露出させて接合パターンを形成しているが、これに限られるものではない。例えば、接合パターン専用の金属を絶縁層から露出させて接合パターンを形成することもできる。

図示された接合パターン 20 の輪郭形状は一例にすぎず、少なくとも 2 辺を有すれば、その他の任意の平面形状を採用することができる。

[0059] 上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

符号の説明

[0060] 2	電気素子
4	一体化された絶縁層
4 a ~ c	絶縁層
6、6 a ~ c	導電路
6 a c	接続部
8	ビア導体
8'	導電性ペースト

1 0	第 1 の接合部
1 0 a、b	電極
1 2	第 2 の接合部
1 2 a、b	電極
1 4	線路部
1 4 a、c	直線領域
1 4 b	曲線領域
2 0	第 1 の接合パターン
2 2	第 2 の接合パターン
2 4	第 3 の接合パターン
2 6	他の接続パターン
2 8	第 4 の接合パターン
5 0	基板
5 2	接合材（はんだ）
1 0 2	電気素子
1 0 4	絶縁層
1 2 0、1 2 0'	接合パターン
1 5 0	基板


請求の範囲

- [請求項1] 電極の間を繋ぐ導電路及び前記導電路を覆う絶縁層を備え、前記電極が配置された接合部と、前記接合部の間を繋ぐ線路部とから構成される電気素子であって、
- 前記線路部は、前記導電路を挟み込むように配置された絶縁層の両側の外形が曲線状である部分に挟まれた曲線領域を有し、
- 前記線路部に、金属面が前記絶縁層から露出した接合パターンが複数形成され、
- 前記接合パターンの輪郭が少なくとも2つの直線状の辺を有し、
- 前記曲線領域に配置された第1の接合パターンの輪郭を形成する少なくとも2辺が、前記線路部の延伸方向で隣接する少なくとも一方の接合パターンの輪郭を形成する少なくとも2辺と略平行に配置されていることを特徴とする電気素子。
- [請求項2] 前記少なくとも2辺が対向する2辺であることを特徴とする請求項1に記載の電気素子。
- [請求項3] 前記曲線領域に配置された第1の接合パターンの輪郭を形成する4辺が、前記線路部の延伸方向で隣接する少なくとも一方の接合パターンの輪郭を形成する4辺と略平行に配置されていることを特徴とする請求項1または2に記載の電気素子。
- [請求項4] 前記第1の接合パターンの輪郭を形成する少なくとも2辺が、前記線路部の延伸方向で隣接する両側の接合パターンである第2の接合パターン及び第3の接合パターンの輪郭を形成する少なくとも2辺と略平行に配置されていることを特徴とする請求項1から3の何れか1項に記載の電気素子。
- [請求項5] 前記第1の接合パターン及び前記第2の接合パターンの互いに略平行な最も近接した辺の間隔と、前記第1の接合パターン及び前記第3の接合パターンの互いに略平行な最も近接した辺の間隔とが概略一致することを特徴とする請求項4に記載の電気素子。

- [請求項6] 前記第1の接合パターン、前記第2の接合パターン及び前記第3の接合パターンを少なくとも含む4以上の隣接する接合パターンにおいて、互いに略平行な最も近接した辺の間の間隔が概略一致することを特徴とする請求項5に記載の電気素子。
- [請求項7] 前記少なくとも2辺が頂点を介して繋がった隣接する2辺であることを特徴とする請求項1に記載の電気素子。
- [請求項8] 前記電気素子が長尺状であることを特徴とする請求項1から7の何れか1項に記載の電気素子。
- [請求項9] 前記線路部の幅が前記接合部の幅よりも狭いことを特徴とする請求項1から8の何れか1項に記載の電気素子。
- [請求項10] 請求項1から9の何れか1項に記載の電気素子が基板に接合材で面実装されていることを特徴とする電子機器。


[図1]

図 1




[図2]

図 2




[図3]

図3




[図4]

図 4




[図5]

図 5




[図6]

図6




[図7]

図 7




[図8A]

図8A




[図8B]

図8B




[図8C]

図8C




[図8D]

図8D




[図9]

図 9



[図10]

図 10



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/003808

A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl. H05K1/02 (2006.01) i, H05K1/18 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl. H05K1/02, H05K1/18

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2018

Registered utility model specifications of Japan 1996-2018

Published registered utility model applications of Japan 1994-2018

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	WO 2016/088592 A1 (MURATA MFG. CO., LTD.) 09 June 2016, paragraphs [0100]-[0102], fig. 12 (B) & US 2017/0125870 A1, paragraphs [0132]-[0134], fig. 12 (B) & CN 106465541 A	1-2, 7-10 3-6
Y A	WO 2015/087893 A1 (MURATA MFG. CO., LTD.) 18 June 2015, fig. 8 & US 2016/0064793 A1, fig. 8 & CN 205092303 U	1-2, 7-10 3-6
Y A	US 2010/0084160 A1 (BRAUN, David J. et al.) 08 April 2010, fig. 1 & KR 10-2010-0038040 A	1-2, 7-10 3-6

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
12.04.2018

Date of mailing of the international search report
24.04.2018

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H05K1/02(2006.01)i, H05K1/18(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H05K1/02, H05K1/18

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2018年
日本国実用新案登録公報	1996-2018年
日本国登録実用新案公報	1994-2018年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	WO 2016/088592 A1（株式会社村田製作所）2016.06.09, 段落[0100]-[0102], 図12(B) & US 2017/0125870 A1, 段落[0132]-[0134], 図12(B) & CN 106465541 A	1-2, 7-10 3-6
Y A	WO 2015/087893 A1（株式会社村田製作所）2015.06.18, 図8 & US 2016/0064793 A1, 図8 & CN 205092303 U	1-2, 7-10 3-6
Y A	US 2010/0084160 A1（BRAUN David J. et al.）2010.04.08, 図1 & KR 10-2010-0038040 A	1-2, 7-10 3-6

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

12.04.2018

国際調査報告の発送日

24.04.2018

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

小林 大介

5 D

9848

電話番号 03-3581-1101 内線 3551