

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6335438号
(P6335438)

(45) 発行日 平成30年5月30日 (2018.5.30)

(24) 登録日 平成30年5月11日 (2018.5.11)

(51) Int.Cl.		F I			
H03K	17/722	(2006.01)	H03K	17/722	
H03K	17/725	(2006.01)	H03K	17/725	B
G05F	1/45	(2006.01)	H03K	17/725	A
			G05F	1/45	A

請求項の数 12 (全 12 頁)

(21) 出願番号	特願2013-105116 (P2013-105116)	(73) 特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22) 出願日	平成25年5月17日 (2013.5.17)	(74) 代理人	100123559 弁理士 梶 俊和
(65) 公開番号	特開2014-225838 (P2014-225838A)	(74) 代理人	100177437 弁理士 中村 英子
(43) 公開日	平成26年12月4日 (2014.12.4)	(72) 発明者	藤原 悠二 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
審査請求日	平成28年5月16日 (2016.5.16)	(72) 発明者	水野 文明 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

最終頁に続く

(54) 【発明の名称】 スイッチ制御装置及び画像形成装置

(57) 【特許請求の範囲】

【請求項1】

商用交流電源とAC-DCコンバータとの間に設けられ、前記商用交流電源からの電力を前記AC-DCコンバータに供給又は遮断するためのスイッチ手段を制御するスイッチ制御装置であって、

前記スイッチ手段をオン又はオフに切り換えるスイッチ駆動手段と、

前記スイッチ駆動手段を制御するための電力を出力する制御用電源と、

前記スイッチ駆動手段と前記制御用電源との間に設けられ、前記制御用電源から前記スイッチ駆動手段への電力を供給又は遮断する電力伝達手段と、

前記電力伝達手段を制御する制御手段と、
を備え、

前記制御手段は、前記電力伝達手段により前記制御用電源から前記スイッチ駆動手段への電力を遮断している間は、前記スイッチ駆動手段により前記スイッチ手段をオンし、前記AC-DCコンバータから電力が供給され、前記制御用電源から前記スイッチ駆動手段に電力を供給している間は、前記スイッチ駆動手段により前記スイッチ手段をオフし、前記制御用電源から電力が供給されることを特徴とするスイッチ制御装置。

【請求項2】

前記制御用電源は、充電式電池であり、

前記充電式電池は、前記スイッチ駆動手段により前記スイッチ手段がオンされている間に前記AC-DCコンバータによって充電されることを特徴とする請求項1に記載のスイ

ッチ制御装置。

【請求項 3】

前記スイッチ手段はトライアックであって、

前記スイッチ駆動手段は、前記電力伝達手段により前記制御用電源からの電力が遮断された際に前記トライアックのゲート端子にゲート電流を印加し、前記電力伝達手段により前記制御用電源から電力が供給された際に前記トライアックのゲート端子にゲート電流を印加するのを停止することを特徴とする請求項 1 又は請求項 2 に記載のスイッチ制御装置。

【請求項 4】

前記スイッチ駆動手段はフォトカプラを備え、

前記フォトカプラの発光ダイオードは、前記電力伝達手段により前記制御用電源から電力が供給された際に点灯し、前記電力伝達手段により前記制御用電源からの電力が遮断された際に消灯することを特徴とする請求項 3 に記載のスイッチ制御装置。

【請求項 5】

前記スイッチ駆動手段は F E T を備え、

前記 F E T は、前記フォトカプラの発光ダイオードが消灯した際にオンすることにより前記トライアックのゲート端子にゲート電流を印加し、前記フォトカプラの発光ダイオードが点灯した際にオフすることにより前記トライアックのゲート端子にゲート電流を印加するのを停止することを特徴とする請求項 4 に記載のスイッチ制御装置。

【請求項 6】

前記スイッチ駆動手段は、発光ダイオードを有するフォトモスリレーを備え、

前記フォトモスリレーは、前記発光ダイオードが消灯した際にオンすることにより、前記トライアックのゲート端子にゲート電流を印加し、前記発光ダイオードが点灯した際にオフすることにより、前記トライアックのゲート端子にゲート電流を印加するのを停止することを特徴とする請求項 3 に記載のスイッチ制御装置。

【請求項 7】

前記電力伝達手段はトランジスタを備え、

前記トランジスタのエミッタが前記制御用電源に、前記トランジスタのコレクタが前記フォトカプラの発光ダイオードのアノードに、前記トランジスタのベースが前記制御手段に、それぞれ接続されていることを特徴とする請求項 4 又は請求項 5 に記載のスイッチ制御装置。

【請求項 8】

前記トランジスタは、前記制御手段からベースにハイレベル信号が入力されたときにオフになり、前記制御手段からベースにローレベル信号が入力されたときにオンになることを特徴とする請求項 7 に記載のスイッチ制御装置。

【請求項 9】

前記フォトカプラの発光ダイオードは、アノードが前記トランジスタのコレクタに接続されているとともにカソードが接地されており、前記トランジスタがオンであるときに発光し、前記トランジスタがオフであるときに消灯することを特徴とする請求項 8 に記載のスイッチ制御装置。

【請求項 10】

前記フォトカプラのフォトトランジスタは、コレクタが前記 F E T のゲートに、エミッタが前記 F E T のソースに、それぞれ接続されていることを特徴とする請求項 5、請求項 7 乃至請求項 9 のいずれか 1 項に記載のスイッチ制御装置。

【請求項 11】

前記トライアックのゲート端子と、前記トライアックの前記 A C - D C コンバータに接続された端子との間には、ダイオードブリッジ型の整流回路が接続されていることを特徴とする請求項 3 乃至請求項 5 のいずれか 1 項に記載のスイッチ制御装置。

【請求項 12】

記録材に画像形成を行う画像形成手段と、

10

20

30

40

50

請求項 1 乃至請求項 1 1 のいずれか 1 項に記載のスイッチ制御装置と、
を備えたことを特徴とする画像形成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、商用交流電源からの電力を所定の負荷に供給、又は遮断するスイッチ手段を
制御するスイッチ制御装置、及びこれを用いた画像形成装置に関する。

【背景技術】

【0002】

商用交流電源からの電力を所定の負荷に、供給、又は遮断するスイッチ手段として、サイ
リスタやゲート制御式半導体スイッチ（以下、トライアックという）が知られている。サイ
リスタやトライアックを制御するスイッチ制御装置は、制御用電源によって駆動され、
商用交流電源から供給されるゲート電流をサイリスタやトライアックのゲート端子に印
加、又は遮断することでサイリスタやトライアックのスイッチング動作を行っている。

【0003】

例えば特許文献 1 では、サイリスタにフォトカプラを並列接続し、サイリスタとフォト
カプラのオン/オフが互いに逆となるように制御している。これにより、制御用電源が正
常動作していない場合でも、商用交流電源に接続された負荷に、電力を供給できるサイ
リスタゲートドライブ回路を提案している。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特開 2009 - 207241 号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上述した従来例では、サイリスタゲートドライブ回路に制御用電源から
の電源を供給できなくなる場合でもサイリスタをオン状態にすることができるが、近年求
められるようになった低消費電力化は考慮していない。なぜならば、サイリスタのオフ状
態を維持したい場合に、フォトカプラを 2 つ点灯させなければいけないからである。また
、低消費電力を達成するためには、サイリスタをオフ状態にした場合の、商用交流電源から
サイリスタゲートドライブ回路を介して負荷へ流れる漏れ電流も、無視できない電流量
であった。

【0006】

本発明は、このような状況のもとでなされたもので、サイリスタやトライアックを駆動
するゲートドライブ回路の消費電力を低減することを目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決するために、本発明は、以下の構成を備える。

【0008】

(1) 商用交流電源と AC - DC コンバータ との間に設けられ、前記商用交流電源から
の電力を前記 AC - DC コンバータ に供給又は遮断するためのスイッチ手段を制御するス
イッチ制御装置であって、前記スイッチ手段をオン又はオフに切り換えるスイッチ駆動手
段と、前記スイッチ駆動手段を制御するための電力を出力する制御用電源と、前記スイ
ッチ駆動手段と前記制御用電源との間に設けられ、前記制御用電源から前記スイッチ駆動
手段への電力を供給又は遮断する電力伝達手段と、前記電力伝達手段を制御する制御手段と
、を備え、前記制御手段は、前記電力伝達手段により前記制御用電源から前記スイッチ駆
動手段への電力を遮断している間は、前記スイッチ駆動手段により前記スイッチ手段をオ
ンし、前記 AC - DC コンバータ から電力が供給され、前記制御用電源から前記スイ
ッチ駆動手段に電力を供給している間は、前記スイッチ駆動手段により前記スイッチ手段をオ

10

20

30

40

50

フし、前記制御用電源から電力が供給されることを特徴とするスイッチ制御装置。

【0009】

(2)記録材に画像形成を行う画像形成手段と、前記(1)記載のスイッチ制御装置と、を備えたことを特徴とする画像形成装置。

【発明の効果】

【0010】

本発明によれば、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。

【図面の簡単な説明】

【0011】

【図1】実施例1の電源装置の構成を説明するブロック図

【図2】実施例1のトライアックゲートドライブ回路の構成を説明する図

【図3】実施例1のトライアックゲートドライブ回路の動作を説明する図

【図4】実施例2の回路構成の詳細を説明する図

【図5】実施例3の画像形成装置を説明する図

【発明を実施するための形態】

【0012】

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

【実施例1】

【0013】

[スイッチ制御装置の構成]

図1は実施例1であるスイッチ制御装置100を示す。商用交流電源(AC)101と、商用交流電源(AC)101からの交流電力を供給する負荷102との間には、スイッチ手段であるゲート制御式半導体スイッチ(以下、トライアックという)103が設けられている。スイッチ制御装置100はトライアック103をオン/オフ制御する。負荷102は、例えば後述する画像形成装置に搭載される電源装置のAC-DCコンバータであり、更に詳しくは電源装置の一次側の数百 μ Fの電解コンデンサである。

【0014】

スイッチ制御装置100は、スイッチ駆動手段であるトライアックゲートドライブ回路104、制御用電源105、電力伝達部106、及び判断部107から構成される。トライアックゲートドライブ回路104は、トライアック103のゲート端子に商用交流電源101から供給される交流電流を直流電流に整流して得られるゲート電流を印加、又は遮断することにより、トライアック103のスイッチング動作を制御する。なお、トライアック103のゲート端子を、以下G端子という(図2参照)。

【0015】

トライアックゲートドライブ回路104には、トライアックゲートドライブ回路104を制御するための電力を供給する制御用電源105が電力伝達部106を介して接続されている。電力伝達部106には、電力伝達部106を制御する制御手段である判断部107が接続されている。判断部107は、例えばCPUであり、後述する画像形成装置ではエンジンコントローラである。判断部107は、制御用電源105からトライアックゲートドライブ回路104に電力を供給する場合、ローレベル信号を電力伝達部106に出力し、電力を遮断する場合、ハイレベル信号を電力伝達部106に出力する。

【0016】

判断部107を駆動するための電力は、負荷102が稼働している場合は負荷102から供給されるが、負荷102が停止している場合は制御用電源105から供給される。これは、負荷102が停止している状態から、例えば後述する画像形成装置の電源スイッチをオン操作した場合に、負荷102が停止状態でもトライアック103をオン状態に切り換えるのには、判断部107が常時駆動状態になっている必要があるからである。

【0017】

10

20

30

40

50

制御用電源 105 としては、例えばアルカリ電池等の比較的長寿命の電池や充電式電池が用いられる。充電式電池を用いた場合、負荷 102 が稼働している間に負荷 102 からの出力電力によって自動的に充電されるようにしてもよい。なお、制御用電源 105 の電圧は、例えば 3.3V である。トライアックゲートドライブ回路 104 は、制御用電源 105 からの電力が電力伝達部 106 により供給された場合、トライアック 103 の G 端子に商用交流電源 101 から供給されるゲート電流を遮断する。これにより、トライアックゲートドライブ回路 104 は、商用交流電源 101 から負荷 102 に供給される電力を遮断する。また、トライアックゲートドライブ回路 104 は、制御用電源 105 からの電力が電力伝達部 106 により遮断された場合、トライアック 103 の G 端子に商用交流電源 101 から供給されるゲート電流を供給する。これにより、トライアックゲートドライブ回路 104 は、商用交流電源 101 から負荷 102 に電力を供給する。

10

【0018】

トライアックゲートドライブ回路 104 及び電力伝達部 106 を具体的な回路で示す図 2 において、トライアック 103 の T1 端子は商用交流電源 101 に、トライアック 103 の T2 端子は負荷 102 に、それぞれ接続されている。トライアック 103 の T2、G 端子間にはダイオードブリッジ型の整流回路（以下、ダイオードブリッジという）201 が接続されており、商用交流電源 101 から、負荷 102 を通して供給されてきた電流を整流している。整流後の電流は抵抗 202 及び FET（電界効果トランジスタ）203 を介して、再びダイオードブリッジ 201 で整流され、トライアック 103 の G 端子に流れ込む。抵抗 204 は FET 203 のゲート、ソース間に並列に接続されており、FET 203 は抵抗 204 に印加される電圧が FET 203 のゲートカットオフ電圧以上になるとオン状態となる。ツェナーダイオード 205 も同様に、FET 203 のゲート、ソース間に並列に接続されており、FET 203 のゲート、ソース間に印加される電圧が FET 203 のゲート、ソース間耐圧以上に印加されないように、電圧を制限する保護素子の役割を果たしている。抵抗 206 はダイオードブリッジ 201 で整流された後の電圧のうち、FET 203 のゲート、ソース間に印加される電圧を引いた電圧が印加されるように設置された抵抗である。

20

【0019】

フォトカプラ 207 は、FET 203 のゲート、ソース間に並列に接続されている。フォトカプラ 207 の発光ダイオードは、アノードがトランジスタ 210 のコレクタに接続されているとともにカソードが接地されており、トランジスタ 210 がオンであるときに発光し、トランジスタ 210 がオフであるときに消灯する。フォトカプラ 207 の発光ダイオードが消灯している場合、フォトカプラ 207 のフォトトランジスタはオフ状態となり、FET 203 のゲート、ソース間はオープン状態となる。このため、上述したように FET 203 は抵抗 204 に印加される電圧が所定値以上になるとオン状態となる。FET 203 がオン状態となると、商用交流電源 101 から、負荷 102 を通して供給されてきた電流が FET 203 を介してトライアック 103 の G 端子に流れ込むため、トライアック 103 の T1、T2 端子間が導通状態となる。一方、フォトカプラ 207 の発光ダイオードが点灯している場合、フォトカプラ 207 のフォトトランジスタはオン状態となり、FET 203 のゲート、ソース間はショート状態となるため、抵抗 204 に電圧は印加されず、FET 203 は常にオフ状態となる。FET 203 が常にオフ状態の場合、トライアック 103 の T1、T2 端子間が導通状態となるために必要なゲート電流を G 端子に流すことができないため、トライアック 103 の T1、T2 端子間は遮断状態（非導通状態）となる。トライアック 103 の T1、G 端子間には、抵抗 208 が設けられている。

30

40

【0020】

電力伝達部 106 は、トランジスタ 210 及び電流制限抵抗 211、ベース、エミッタ間抵抗 212 から構成されている。トランジスタ 210 のエミッタが電流制限抵抗 211 を介して制御用電源 105 に、トランジスタ 210 のコレクタがフォトカプラ 207 の発光ダイオードのアノードに、トランジスタ 210 のベースが判断部 107 に、それぞれ接続されている。電力伝達部 106 は、判断部 107 からハイレベル信号を入力されると、

50

トランジスタ 210 がオフになり、制御用電源 105 から供給される電流は、フォトカプラ 207 の発光ダイオードに供給されない。このため、フォトカプラ 207 の発光ダイオードが消灯するので、上述したように、トライアック 103 の T1, T2 端子間が導通状態となる。一方、電力伝達部 106 は、判断部 107 からローレベル信号を入力されると、トランジスタ 210 がオンとなり、制御用電源 105 から供給される電流は、電流制限抵抗 211 を介してフォトカプラ 207 の発光ダイオードに供給される。これにより、フォトカプラ 207 の発光ダイオードが点灯するので、トライアック 103 の T1, T2 端子間は遮断状態となる。

【0021】

[スイッチ制御装置の動作波形]

図 2 で説明したスイッチ制御装置 100 及びトライアック 103 の動作を波形で示す図 3 において、はじめに、所定の時間 T41 から負荷 102 への電力供給を遮断するタイミングである時間 T42 までの各波形動作を説明する。ここで、図 3 (a) は、商用交流電源 101 から出力される正弦波の電圧の波形 301 である。なお、負荷 102 に流れる電流の波形も波形 301 のような正弦波とする。図 3 (b) は、判断部 107 から電力伝達部 106 に出力される信号の波形 302 を示している。図 3 (c) は、ダイオードブリッジ 201 で整流された後の TH - TN 間の電圧の波形 303 を示している。図 3 (d) は、トライアック 103 の G 端子に流れる電流の波形 304 を示している。図 3 (e) は、トライアック 103 の T1, T2 端子間に流れる電流の波形 305 を示している。

【0022】

商用交流電源 101 から出力される正弦波の波形 301 (図 3 (a)) は、負荷 102 を介して、トライアック 103 の T2 端子に出力される。判断部 107 から電力伝達部 106 に出力される波形 302 は、図 3 (b) に示すように、時間 T41 から時間 T42 まではハイレベル状態となっている。これにより、電力伝達部 106 のトランジスタ 210 がオフになっている。トランジスタ 210 がオフになっていると、制御用電源 105 からトライアックゲートドライブ回路 104 のフォトカプラ 207 に電力が供給されない。このため、フォトカプラ 207 のフォトトランジスタがオフ状態となり、FET 203 のゲート、ソース間はショート状態にならない。この結果、FET 203 は、ゲート、ソース間の電圧が所定値以上になると、オン状態となる。

【0023】

ダイオードブリッジ 201 で整流された後の TH - TN (図 2 参照) 間の電圧の波形 303 を示す図 3 (c) において、TH - TN 間の電圧が所定電圧 Ta (図 3 (c) 中破線で示す) 以上の電圧になると、FET 203 のゲート、ソース間電圧が所定値以上となる。このため、FET 203 がオン状態となり、図 3 (d) の波形 304 で示すように、トライアック 103 の G 端子にゲート電流が流れ込む。その結果、図 3 (e) の波形 305 で示すように、トライアック 103 の T1, T2 端子間が導通状態となり、商用交流電源 101 から負荷 102 に電流が流れ始める。トライアック 103 の T1, T2 端子間が導通状態になると、トライアック 103 の T2, G 端子間には電圧が印加されなくなるため、波形 303 において T1, T2 端子間が導通状態となっている間は、TH - TN 間の電圧は 0 V 付近に落ち込む。

【0024】

波形 304 で示すように、トライアック 103 の T1, T2 端子間が導通状態になった後は、導通状態が切れるまで、G 端子に電流が流れ込まない。波形 305 で示すように、トライアック 103 は一度導通状態になると、次のゼロクロス時点 (波形 301 の正負が反転する時点) まで、導通状態を維持する。

【0025】

ここで、トライアック 103 の T1, T2 端子間に流れる電流は、波形 305 で示すように、厳密には正弦波形にはならない。トライアック 103 の T1, T2 端子間に流れる電流が正弦波形にならない場合、負荷 102 (例えば電解コンデンサ) への突入電流 (定常状態よりもはるかに大きな電流) が多くなり、ノイズや高調波の発生の原因となる。そ

10

20

30

40

50

ここで、トライアック103のT1, T2端子間に流れる電流を正弦波形により近付けるためには、抵抗206及び抵抗204の分圧比を調整し、TH、TNの間に印加される電圧のうち、抵抗204に印加される電圧の割合を高くすればよい。また、オン電圧の低いFETを選定すれば、正弦波形により近い電流を流すことができる。

【0026】

次に時間T42から所定の時間T43までの各波形動作を説明する。波形302で示すように、電力伝達部106に出力される信号は、時間T42から時間T43まではローレベル状態となっている。よって電力伝達部106のトランジスタ210がオンする。トランジスタ210がオンすると、制御用電源105からトライアックゲートドライブ回路104のフォトカプラ207に電力が供給されるため、フォトカプラ207のフォトトランジスタがオン状態となり、FET203のゲート、ソース間はショート状態となる。この結果、FET203は、オフ状態となる。

10

【0027】

FET203がオフ状態になると、波形303で示すように、TH-TN間の電圧は、波形301が負荷102を介して、トライアック103のT2端子に供給された後、ダイオードブリッジ201で整流された電圧である。TH-TN間の電圧は、抵抗206及び抵抗204に印加される。ここで、フォトカプラ207により、FET203のゲート、ソース間はショートしているため、抵抗204に印加される電圧はほぼ0Vに等しい。

【0028】

波形304で示すように、トライアック103のG端子に流れる電流は、波形303で示したTH-TN間の電圧と、抵抗206のインピーダンスで決まる電流が流れる。よって、時間T42から時間T43までの消費電力は、主に抵抗206で消費される電力であり、極力低くしたい場合は、抵抗206のインピーダンスを数M程度にする必要がある。本実施例のトライアックゲートドライブ回路104はFET203を用いた電圧駆動を特徴としているため、抵抗206をハイインピーダンスにすることができる。波形305で示すように、トライアック103のT1、T2端子間には、時間T42から時間T43までトライアックのT1、T2端子間が遮断状態であるため、電流はほぼ流れない。

20

【0029】

以上、本実施例によれば、制御用電源105からトライアックゲートドライブ回路104への電力が遮断された場合に、トライアック103のT1, T2端子間が導通状態となるようにトライアックゲートドライブ回路104を構成している。これにより、フォトカプラ207の発光ダイオードが消灯している場合でも、商用交流電源101からトライアック103を介して負荷102に電力を供給することができる。また、トライアックゲートドライブ回路104において、一つのフォトカプラ207でトライアック103を駆動しているため、トライアックゲートドライブ回路104で消費される電力を抑えることができる。更に、トライアックゲートドライブ回路104はハイインピーダンスの抵抗206で構成されているため、トライアック103のT1, T2端子間が遮断しているときの消費電力を抑えることができる。

30

【0030】

以上説明した実施例によれば、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。

40

【実施例2】

【0031】

実施例2を示す図4において、実施例2が実施例1と異なるところは、トライアックゲートドライブ回路104の構成である。実施例2において、スイッチ制御装置100を構成する制御用電源105、電力伝達部106、判断部107の回路構成及び関係は実施例1と同様であるため、説明を省略する。

【0032】

トライアック103のT2、G端子の間には、ノーマリーオンタイプのフォトモスリレー400が接続されている。フォトモスリレー400は、内蔵した一つの発光ダイオード

50

401が発光しないときに、FET402、403がオン状態になり、互いに逆直列に接続されたダイオード404、405を介して交流電流を流すことが可能になる。これにより、トライアック103のT2、G端子の間が導通状態となる。つまり、判断部107がハイレベル信号を電力伝達部106に出力してトランジスタ210がオフ状態になると、制御用電源105からの電流がフォトモスリレー400の発光ダイオード401に供給されない。このとき、トライアック103のT2、G端子の間が導通状態となり、トライアック103のT1、T2端子間が導通状態となる。

【0033】

判断部107がローレベル信号を電力伝達部106に出力してトランジスタ210がオン状態になると、制御用電源105からの電流がフォトモスリレー400の発光ダイオード401に供給される。このとき、発光ダイオード401が発光するので、FET402、403がオフ状態になる。これにより、交流電流がダイオード404、405を流れなくなるため、トライアック103のT2、G端子の間が非導通状態となり、トライアック103のT1、T2端子間が非導通状態となる。

10

【0034】

トライアックゲートドライブ回路104は、フォトモスリレー400の発光ダイオード401が一つのため、実施例1と同様に制御用電源105から供給される電力を抑えることができる。また、トライアック103のT1、T2端子間が遮断しているときの消費電力は、FET402及び403が遮断しているため、低消費電力を実現できる。

【0035】

20

以上、本実施例によれば、制御用電源105からトライアックゲートドライブ回路104への電力が遮断されている場合に、トライアック103のT1、T2端子間が導通状態となるようにトライアックゲートドライブ回路104を構成している。これにより、商用交流電源101からトライアック103を介して負荷102に電力を供給することができる。また、トライアックゲートドライブ回路104において、実施例1と同様に一つのフォトモスリレー400（発光ダイオードが一つ）でトライアック103を駆動しているため、制御用電源105から供給される電力を抑えることができる。更に、トライアック103のT1、T2端子間が遮断しているときの消費電力は、フォトモスリレー400で漏れ電流を遮断しているため、低消費電力を実現できる。

【0036】

30

以上説明した実施例によれば、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。

【実施例3】

【0037】

実施例1、2で説明したスイッチ制御装置100は、例えば画像形成装置の低圧電源、即ちエンジンコントローラ（判断部）やモータ等の駆動部へ電力を供給する電源（負荷）の制御に適用可能である。以下に、実施例1、2のスイッチ制御装置100が適用される画像形成装置の構成を説明する。

【0038】

[画像形成装置の構成]

40

画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図5に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ1300は、静電潜像が形成される像担持体としての感光ドラム1311、感光ドラム1311を一樣に帯電する帯電部1317、感光ドラム1311に形成された静電潜像をトナーで現像する現像部1312を備えている。そして、感光ドラム1311に現像されたトナー像をカセット1316から供給された記録材としてのシート（不図示）に転写部1318によって転写して、シートに転写したトナー像を定着器1314で定着してトレイ1315に排出する。この感光ドラム1311、帯電部1317、現像部1312、転写部1318が画像形成部を構成する。

【0039】

50

レーザービームプリンタ1300は、実施例1、2で説明したスイッチ制御装置100を備え、実施例1、2で説明した負荷102に相当する電源装置1320のオン/オフを制御する。なお、実施例1、2のスイッチ制御装置100を適用可能な画像形成装置は、図5に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム1311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

【0040】

画像形成装置は、通常モードと省電力モードとを備えている。通常モードは、画像形成動作を行うモードである。省電力モードは、画像形成動作を行っていないときに、電源装置1320からエンジンコントローラにのみ電力を供給することで消費電力を低減するモードである。また、本実施例の画像形成装置は、スイッチ制御装置100により電源装置1320への電力供給をも停止して更に消費電力を低減するモードを備えている。

10

【0041】

以上、本実施例によれば、画像形成装置の電源装置を制御するスイッチ制御装置において、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。


【符号の説明】

【0042】


- 100 スイッチ制御装置
- 101 商用交流電源
- 102 負荷
- 103 トライアック
- 104 トライアックゲートドライブ回路
- 105 制御用電源
- 106 電力伝達部
- 107 判断部

20


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(72)発明者 深澤 由香
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

審査官 及川 尚人

(56)参考文献 特開平01-319324(JP,A)
特開2004-040882(JP,A)
特開平08-033327(JP,A)
特開2007-110839(JP,A)
特開2009-288851(JP,A)
米国特許出願公開第2012/0020130(US,A1)
実開昭56-087744(JP,U)

(58)調査した分野(Int.Cl., DB名)
H03K 17/72 - 17/735
G05F 1/45