

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2010年2月4日(04.02.2010)

PCT

(10) 国際公開番号
WO 2010/013470 A1

- (51) 国際特許分類:
H01L 23/12 (2006.01) H01L 23/31 (2006.01)
H01L 23/29 (2006.01)
- (21) 国際出願番号: PCT/JP2009/003598
- (22) 国際出願日: 2009年7月29日(29.07.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2008-199072 2008年7月31日(31.07.2008) JP
特願 2008-255795 2008年9月30日(30.09.2008) JP
- (71) 出願人(米国を除く全ての指定国について): 三洋電機株式会社(SANYO ELECTRIC CO., LTD.) [JP/JP]; 〒5708677 大阪府守口市京阪本通2丁目5番5号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人(米国についてのみ): 小林初(KOBAYASHI, Hajime) [JP/JP]; 〒5700083 大阪府守口市京阪本通2丁目5番5号三洋電機株式会社知的財産本部内 Osaka (JP). 中里真弓(NAKASATO, Mayumi) [JP/JP]; 〒5700083 大阪府守口市京阪本通2丁目5番5号三洋電機株式会社知的財産本部内 Osaka (JP). 臼井良輔(USUI, Ryosuke) [JP/JP]; 〒5700083 大阪府守口市京阪本

通2丁目5番5号三洋電機株式会社知的財産本部内 Osaka (JP). 柳瀬康行(YANASE, Yasuyuki) [JP/JP]; 〒5700083 大阪府守口市京阪本通2丁目5番5号三洋電機株式会社知的財産本部内 Osaka (JP). 齋藤浩一(SAITO, Koichi) [JP/JP]; 〒5700083 大阪府守口市京阪本通2丁目5番5号三洋電機株式会社知的財産本部内 Osaka (JP).


- (74) 代理人: 森下賢樹(MORISHITA, Sakaki); 〒1500021 東京都渋谷区恵比寿西2-11-12 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB,

[続葉有]

(54) Title: SEMICONDUCTOR MODULE AND PORTABLE APPARATUS PROVIDED WITH SEMICONDUCTOR MODULE

(54) 発明の名称: 半導体モジュールおよび半導体モジュールを備える携帯機器

[図1]



10

(57) Abstract: A semiconductor element (40) mounted on an insulating resin layer (30) formed on a wiring layer (20) is sealed by a sealing resin (50). On the wiring layer (20), a protruding electrode (22) protruding to the side of the semiconductor element (40) and a protruding section (80) are integrally formed with the wiring layer, respectively. The protruding electrode (22) is electrically connected to an element electrode (42) of the semiconductor element (40) by penetrating the insulating resin layer (30). The protruding section (80) is arranged to surround the semiconductor element (40) along the four sides of the semiconductor element (40), and is embedded in the sealing resin (50) up to a position above a section where the protruding electrode (22) and the element electrode (42) are bonded.

(57) 要約: 配線層20の上に形成された絶縁樹脂層30に搭載された半導体素子40が封止樹脂50により封止されている。配線層20には、半導体素子40の側に突出する突起電極22と突起部80とがそれぞれ一体的に形成されている。そして、突起電極22は、絶縁樹脂層30を貫通して半導体素子40の素子電極42と電氣的に接続されている。突起部80は、半導体素子40の四辺に沿って半導体素子40を取り囲むように配置され、突起電極22と素子電極42との接合部分よりも上方の位置にまで封止樹脂50内に埋め込まれている。

WO 2010/013470 A1



GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, 添付公開書類:

NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ,
CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN,
TD, TG).

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：

半導体モジュールおよび半導体モジュールを備える携帯機器

技術分野

[0001] 本発明は、封止樹脂でパッケージされた半導体モジュールおよび半導体モジュールを備える携帯機器に関する。

背景技術

[0002] 携帯電話、PDA、DVC、DSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使いやすく便利なものが求められており、機器に使用されるLSIに対し、高機能化、高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数（入出力部の数）が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。

[0003] 特許文献1には、インターポーザ基板の上に半導体チップが実装され、この半導体チップが封止樹脂により封止された半導体モジュールが開示されている。

先行技術文献

特許文献

[0004] 特許文献1：特開2008-60587号公報

発明の概要

発明が解決しようとする課題

[0005] 封止樹脂でパッケージされた、従来型の半導体モジュールでは、封止樹脂

と基材との間から水分が浸入した場合に、水分が半導体素子の搭載領域にまで容易に達し、半導体素子の接続強度の低下を招き、ひいては半導体モジュールの動作信頼性が低下するおそれがあった。

[0006] 本発明はこうした課題に鑑みてなされたものであり、その目的は、封止樹脂でパッケージされた半導体モジュールにおいて外部からの水分浸入を抑制することのできる技術の提供にある。

課題を解決するための手段

[0007] 本発明のある態様は、半導体モジュールである。当該半導体モジュールは、所定パターンの配線層と、配線層と対向する素子電極を有し、配線層上に絶縁樹脂層を介して搭載された半導体素子と、配線層から半導体素子の側に突出し、絶縁樹脂層を貫通して素子電極と接続された突起電極と、半導体素子を封止する封止樹脂と、半導体素子の少なくとも1辺に沿って配置され、配線層から半導体素子の側に突出し、封止樹脂に埋め込まれた突起部と、を備えることを特徴とする。

[0008] この態様によれば、外部から水分が浸入する場合に、配線層の側から封止樹脂に埋め込まれた状態で設けられた突起部が水分浸入の障壁となるため、水分が半導体素子の側へさらに浸入することが抑制される。これにより、半導体モジュールの動作信頼性の向上を図ることができる。

[0009] 本発明のさらに他の態様は、半導体モジュールである。当該半導体モジュールは、基材と基材の一方の主表面に設けられた配線層と、配線層と対向する素子電極を有し、基材の上に絶縁樹脂層を介して搭載された半導体素子と、配線層の上に設けられ、素子電極と電氣的に接続された基板電極と、半導体素子を封止する封止樹脂と、半導体素子の少なくとも1辺に沿って配置され、配線層から半導体素子の側に突出して封止樹脂に埋め込まれた突起部と、を備えることを特徴とする。

[0010] この態様によれば、外部から水分が浸入する場合に、基材の側から封止樹脂に埋め込まれた状態で設けられた突起部が水分浸入の障壁となるため、水分が半導体素子の側へさらに浸入することが抑制される。これにより、半導

体モジュールの動作信頼性の向上を図ることができる。

[0011] 上記態様の半導体モジュールにおいて、突起部の先端部が基板電極と素子電極との接合部分よりも上方に位置していてもよい。また、突起部が半導体素子の各辺に沿って設けられていてもよい。また、基板電極が、前記半導体素子の側に突出し、前記絶縁樹脂層を貫通して前記素子電極と接続された突起電極であってもよい。この場合、突起部と突起電極とが同じ材料で形成されていてもよい。また、突起電極と配線層とが一体的に形成されていてもよい。

[0012] 上記態様の半導体モジュールにおいて、封止樹脂を被覆する金属箔をさらに備え、金属箔が突起部のうち、接地電位に固定された突起部と電氣的に接続されていてもよい。

[0013] 上記態様の半導体モジュールにおいて、基材の上に設けられ、突起部形成領域が露出するような開口部を有する保護層をさらに備え、突起部が、保護層の開口部内に埋め込まれた埋込部と、保護層の開口部周囲の上面よりも上方に突出した突出部とを有してもよい。

[0014] 本発明のさらに他の態様は、携帯機器である。当該携帯機器は、上述した半導体モジュールを備える。

[0015] この態様によれば、水分浸入が抑制された半導体モジュールを備えることにより、半導体モジュールの動作信頼性が向上した結果、携帯機器の動作信頼性を向上させることができる。

発明の効果

[0016] 本発明によれば、基材に実装された半導体素子が封止樹脂により封止された構造を有する半導体モジュールにおいて、封止樹脂と基材の間から水分が浸入することを抑制することができる。

図面の簡単な説明

[0017] [図1]実施の形態1に係る半導体モジュールの構成を示す概略断面図である。
[図2]実施の形態1に係る半導体モジュールを構成する突起部の平面配置を示す、図1のA-A線を切断面とする平面図である。

[図3] 図3 (A) 乃至 (D) は、実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。

[図4] 図4 (A) 乃至 (D) は、実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。

[図5] 図5 (A) 乃至 (C) は、実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。

[図6] 半導体モジュールを構成する突起部の設置例を示す平面図である。

[図7] 実施の形態2に係る半導体モジュールの構成を示す概略断面図である。

[図8] 実施の形態2に係る半導体モジュールの製造方法を示す工程断面図である。

[図9] 実施の形態3に係る半導体モジュールの構成を示す概略図である。

[図10] 実施の形態3に係る半導体モジュールの製造方法を示す工程断面図である。

[図11] 実施の形態4に係る半導体モジュールの構成を示す概略断面図である。

[図12] 実施の形態4に係る半導体モジュールを構成する突起部の平面配置を示す、図11のA-A線を切断面とする平面図である。

[図13] 図13 (A) 乃至 (D) は、実施の形態4に係る半導体モジュールの製造方法を示す工程断面図である。

[図14] 図14 (A) 乃至 (C) は、実施の形態4に係る半導体モジュールの製造方法を示す工程断面図である。

[図15] 図15 (A) 乃至 (C) は、実施の形態4に係る半導体モジュールの製造方法を示す工程断面図である。

[図16] 図16 (A) および (B) は、実施の形態4に係る半導体モジュールの製造方法を示す工程断面図である。

[図17] 図17 (A) および (B) は、実施の形態4に係る半導体モジュールの製造方法を示す工程断面図である。

[図18] 半導体モジュールを構成する突起部の設置例を示す平面図である。

[図19]実施の形態5に係る半導体モジュールの構成を示す概略断面図である。

[図20]実施の形態5に係る半導体モジュールを構成する突起部の平面配置を示す、図19のB-B線を切断面とする平面図である。

[図21]実施の形態6に係る半導体モジュールの構成を示す概略断面図である。

[図22]実施の形態7に係る半導体モジュールの構成を示す概略断面図である。

[図23]実施の形態8に係る半導体モジュールの構成を示す概略断面図である。

[図24]実施の形態8に係る半導体モジュールを構成する突起部の平面配置を示す、図23のC-C線を切断面とする平面図である。

[図25]図25(A)乃至(C)は、実施の形態5に係る半導体モジュールの製造方法を示す工程断面図である。

[図26]図26(A)乃至(C)は、実施の形態5に係る半導体モジュールの製造方法を示す工程断面図である。

[図27]図27(A)乃至(C)は、実施の形態5に係る半導体モジュールの製造方法を示す工程断面図である。

[図28]実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。

[図29]図28に示した携帯電話の部分断面図である。

発明を実施するための形態

[0018] 以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

[0019] (実施の形態1)

図1は、実施の形態1に係る半導体モジュール10の構成を示す断面図である。図2は、図1のA-A線を切断面とする平面図である。

[0020] 半導体モジュール10は、コア基板を有しないパッケージ構造を持つ。具

体的には、配線層 20 の上に形成された絶縁樹脂層 30 に搭載された半導体素子 40 が封止樹脂 50 により封止されている。

[0021] 配線層 20 には、半導体素子 40 の側に突出する突起電極 22 が一体的に形成されている。配線層 20 と突起電極 22 とを一体的に形成することにより、配線層 20 と突起電極 22 との接続信頼性を向上させることができる。配線層 20 および突起電極 22 は、導電材料、好ましくは圧延金属、さらには圧延銅により形成されている。あるいは配線層 20 および突起電極 22 は電解銅などで形成されていてもよい。

[0022] 配線層 20 の絶縁樹脂層 30 と反対側の主表面には、配線層 20 の酸化などを防ぐための保護層 60 が設けられている。保護層 60 としては、ソルダーレジスト層などが挙げられる。保護層 60 の所定の領域には開口が形成されており、この開口部において配線層 20 の一部が露出している。また、保護層 60 は、配線層 20 の下面だけでなく、絶縁樹脂層 30、封止樹脂 50 および後述する突起部 80 の下面をも被覆している。なお、本実施の形態の配線層 20 および保護層 60 は、封止樹脂 50 との界面を有する「基材」の一例である。

[0023] 保護層 60 に設けられた開口部内に外部接続電極としてのはんだボール 70 が搭載され、はんだボール 70 と配線層 20 とが電氣的に接続されている。はんだボール 70 を形成する位置、すなわち開口の形成領域は、たとえば、配線層 20（再配線）で引き回した先の端部である。はんだボール 70 の径は、たとえば、 $100 \sim 300 \mu\text{m}$ である。

[0024] 突起電極 22 はその全体的な形状が、先端に近づくにつれて径が細くなっている。突起電極 22 の先端部分には、Ni/Au 層 24 が設けられている。突起電極 22 の底部および先端部の径は、たとえば、それぞれ $30 \sim 50 \mu\text{m}$ 、 $20 \sim 30 \mu\text{m}$ である。

[0025] 絶縁樹脂層 30 は、接着性があることが好ましいが、絶縁性樹脂であれば特に限定されない。絶縁樹脂層 30 は、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材

料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層 12 に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度 160℃、圧力 8 MPa の条件下で、粘度が 1 kPa・s の特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度 160℃の条件下で、5～15 MPa で加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約 1/8 に低下する。これに対して、熱硬化前の B ステージのエポキシ樹脂は、ガラス転移温度 T_g 以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約 3～4 の比誘電率を有する誘電体である。

[0026] この他、絶縁樹脂層 30 を構成する材料としては、たとえば、BT レジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE 樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。

[0027] 半導体素子 40 は、突起電極 22 のそれぞれに対向する素子電極 42 を有する。絶縁樹脂層 30 に接する側の半導体素子 40 の主表面には、素子電極 42 が露出するように開口が設けられたポリイミドなどの素子保護層が積層されていてもよい。素子電極 42 の表面には、Ni/Au 層 44 が被覆されている。半導体素子 40 の具体例としては、集積回路 (IC)、大規模集積回路 (LSI) などの半導体チップが挙げられる。また、素子電極 42 には、たとえばアルミニウム (Al) が用いられる。

[0028] 絶縁樹脂層 30 が、配線層 20 と半導体素子 40 との間に設けられ、配線層 20 が絶縁樹脂層 30 の一方の主表面に圧着し、半導体素子 40 が絶縁樹脂層 30 の他方の主表面に圧着している。そして、突起電極 22 が、絶縁樹脂層 30 を貫通して、半導体素子 40 に設けられた素子電極 42 と電氣的に接続されている。詳しくは、本実施の形態では、突起電極 22 および素子電極 42 の表面にそれぞれ Ni/Au 層 24、44 が被覆されており、突起電極 22 と素子電極 42 とは、たとえば、互いの最表面に配置された金同士が接合 (金-金接合) することにより接続が図られている。これにより、突起

電極 22 と素子電極 42 との接続信頼性がさらに向上する。

[0029] 実施の形態 1 に係る半導体モジュール 10 では、突起部 80 が半導体素子 40 の四辺に沿って半導体素子 40 を取り囲むように形成されている（図 2 参照）。突起部 80 の材料は特に限定されないが、突起部 80 は、配線層 20 および突起電極 22 と同じ材料で形成されていることが望ましい。突起部 80 の材料を配線層 20 および突起電極 22 の材料と共通化することにより、配線層 20 および突起電極 22 を作製する工程において、同時に突起部 80 を作製することができるので、製造プロセスの簡便化が図られる。具体的には、図 1 に示すように、突起部 80 は、配線層 20 と一体的に形成され、突起電極 22 と同様に配線層 20 から半導体素子 40 の側へ突出している。突起部 80 の断面形状は、図 1 に示すように、先端に近づくにつれて幅が細くなっている。突起部 80 の底部および先端部の幅は、たとえば、それぞれ $30 \sim 50 \mu\text{m}$ 、 $20 \sim 30 \mu\text{m}$ であり、より好ましくはそれぞれ $50 \mu\text{m}$ 、 $30 \mu\text{m}$ である。突起部 80 の高さは、突起電極 22 の高さ Ni/Au 層 24 の厚さを加味した高さよりも高いことが好適である。言い換えると、突起部 80 の先端部の位置は、突起電極 22 と素子電極 42 との接合部である金-金接合部よりも上方に位置している。

[0030] このような配置および形状を有する突起部 80 が保護層 60 と封止樹脂 50 との間に介在し、この突起部 80 が保護層 60 側から封止樹脂 50 に先端を向けて埋め込まれている。

[0031] 以上説明した半導体モジュール 10 によれば、半導体素子 40 の周囲において保護層 60 側から封止樹脂 50 に先端を向けて埋め込まれた突起部 80 が障壁となるため、半導体モジュール 10 の外部から素子搭載領域への水分浸入が抑制される。特に、突起部 80 の先端部の位置を、突起電極 22 と素子電極 42 との接合部分よりも上方に位置させることにより、金-金接合部分への水分のはい上がりをより確実に抑制することができる。すなわち、突起部 80 が存在しない場合には Ni/Au 層 24 の高さまで水分がはい上がると、金-金接合部分に水分が到達するが、突起部 80 が存在することによ

り、突起部 80 の高さまで水分がはい上がっても金－金接合部分にまで水分が到達しない。

[0032] また、本実施の形態のように、突起部 80 が半導体素子 40 の全体を取り囲むことにより、突起部 80 が補強材の役割を果たし、封止樹脂 50 を形成した後に半導体モジュール 10 を反りにくくすることができる。

[0033] 突起部 80 は封止樹脂 50 に食い込んだ状態になっているため、突起部 80 自体が封止樹脂 50 と保護層 60 との間のアンカー的な役割を果たすことにより、封止樹脂 50 と保護層 60 との密着性を向上させることができる。

[0034] さらに、CZ 処理などを用いて突起部 80 の表面を粗化（たとえば、Ra で $1\mu\text{m} \sim 2\mu\text{m}$ ）してもよい。これによれば、突起部 80 に形成された微小凹凸によるアンカー効果により、突起部 80 と封止樹脂 50 との密着性を向上させることができる。また、突起部 80 の表面を粗化することにより、突起部 80 に形成された微小凹凸が水分の浸入の妨げとなるため、水分浸入をさらに抑制することができる。なお、突起部 80 の表面の Ra は、触針式表面形状測定器を用いて計測することができる。

[0035] また、突起部 80 を銅で形成することにより、封止樹脂 50 の中に熱伝導性が良好な突起部 80 が埋め込まれることになるため、半導体モジュール 10 の放熱性を向上させることができる。

[0036] （半導体モジュールの製造方法）

実施の形態 1 に係る半導体モジュール 10 の製造方法について図 3 乃至図 5 を参照して説明する。

[0037] まず、図 3（A）に示すように、少なくとも、図 1 に示した突起電極 22 の高さと配線層 20 の厚さとの和より大きい厚さを有する金属板としての銅板 100 を用意する。

[0038] 次に、図 3（B）に示すように、フォトリソグラフィ法により、突起電極 22 および突起部 80 のパターンに合わせてレジスト 110 を選択的に形成する。具体的には、ラミネーター装置を用いて銅板 100 に所定膜厚のレジスト膜を貼り付け、後述する図 3（C）に示すような突起電極 22 および突

起部 80 のパターンを有するフォトリソマスクを用いて露光する。その後、現像することによって、銅板 100 の上にレジスト 110 が選択的に形成される。なお、レジスト 110 との密着性向上のために、レジスト膜のラミネート前に、銅板 100 の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。

[0039] 次に、図 3 (C) に示すように、レジスト 110 をマスクとして、ウェットエッチングを行うことにより、銅板 100 に所定のパターンの突起電極 22 および突起部 80 を形成する。この段階では、突起電極 22 の高さと同突起部 80 の高さは同等である。なお、突起電極 22 および突起部 80 は、銅板 100 上にマトリクス状に多数形成される。

[0040] 次に、図 3 (D) に示すように、突起電極 22 の頂部面に開口を有する耐金レジスト (図示せず) を用いて電解めっきにより突起電極 22 の頂部面に Ni / Au 層 24 を形成する。一方、突起部 80 の頂部面に開口を有するレジスト (図示せず) を用いて突起部 80 の頂部面に銅をめっきし、突起部 80 の高さを突起電極 22 の高さに Ni / Au 層 24 の厚さを加味した高さよりも高くする。なお、突起部 80 の高さとは、突起部 80 の基底部から先端部までの距離をいう。また、突起電極 22 の高さとは、突起部 80 の基底部から先端部までの距離をいう。

[0041] 次に、図 4 (A) に示すように、突起電極 22 の形成領域を包含する素子搭載領域 R に突起電極 22 の高さよりも厚い絶縁樹脂層 30 を積層する。この段階では、突起電極 22 の先端 (Ni / Au 層 24) は、絶縁樹脂層 30 に埋め込まれている。

[0042] 次に、図 4 (B) に示すように、プラズマエッチング処理により、絶縁樹脂層 30 を薄膜化し、突起電極 22 の先端 (Ni / Au 層 24) を露出させる。

[0043] 次に、図 4 (C) に示すように、半導体素子 40 を絶縁樹脂層 30 の上に搭載する。ここで用意される半導体素子 40 は、表層に Ni / Au 層 44 が形成された素子電極 42 を有する。半導体素子 40 と突起電極 22 とを圧着

することにより、金－金接合が形成され、半導体素子 40 の素子電極 42 と突起電極 22 とが電氣的に接続される。なお、金－金接合に代えて、半導体素子 40 の素子電極 42 と突起電極 22 とをはんだ部材により接合してもよい。

[0044] 次に、図 4 (D) に示すように、ポッディング法、印刷法などを用いて封止樹脂 50 を塗布し、半導体素子 40 を封止する。塗布された封止樹脂 50 に不要部分がある場合には、スキージなどにより適宜除去する。封止樹脂 50 は必要に応じて熱硬化される。この工程で、突起部 80 が封止樹脂 50 により被覆される。言い換えると、封止樹脂 50 に突起部 80 が埋め込まれた構造が実現される。

[0045] 次に、図 5 (A) に示すように、周知のフォトリソグラフィ法およびエッチング法により銅板 100 を選択的に除去し、所定パターンの配線層 20 (再配線) を形成する。なお、この工程において、突起部 80 は配線層 20 から分離される。

[0046] 次に、図 5 (B) に示すように、配線層 20 の形成面全体にフォトソルダーレジストからなる保護層 60 を全面に形成した後、配線層 20 の所定部分 (はんだ実装部分) が開口となるように、周知のフォトリソグラフィ法およびエッチング法により保護層 60 を選択的に除去する。続いて、配線層 20 の所定部分 (はんだ実装部分) にはんだ印刷法等を用いてはんだボール 70 が搭載される。ここまでの工程により、半導体モジュールが一体的にマトリクス状に形成されたモジュール集合体 400 が形成される。

[0047] 次に、図 5 (C) に示すように、ダイシング加工により、モジュール集合体 400 から複数の半導体モジュール 10 を個片化する。

[0048] 以上の工程により実施の形態 1 に係る半導体モジュール 10 を製造することができる。この製造方法によれば、突起電極 22 を形成する工程と突起部 80 を形成する工程を同時に行うことができ、突起部 80 の形成に要する手間を大幅に低減することができ、半導体モジュール 10 の製造工程の簡便化を図ることができる。

[0049] (突起部の設置例)

上述した実施の形態 1 では、突起部 80 が半導体素子 40 の全体を取り囲んでいるが、突起部 80 は必ずしも半導体素子 40 の全体を取り囲んでいなくてもよい。

[0050] たとえば、図 6 に示すように、半導体素子 40 の四辺に沿ってそれぞれ突起部 80 a ~ d が形成され、半導体素子 40 の角部近辺において、直交する突起部 80 の間に隙間が設けられていてもよい。

[0051] 半導体素子 40 の角部近辺において突起部 80 を設けないことにより、ヒートサイクル下において、突起部 80 と封止樹脂 50 の熱膨張係数の違いにより、半導体モジュール 10 の角部に応力が集中することが抑制される。この結果、特に、半導体モジュール 10 の角部近傍に設けられたはんだボール 70 が剥離することを抑制することができ、ひいては半導体モジュール 10 の接続信頼性を向上させることができる。

[0052] なお、突起部 80 は、半導体素子 40 の少なくとも 1 辺に沿って設けられていれば、その辺において水分が浸入することを抑制することができる。たとえば、半導体モジュール 10 の設置箇所の状況により、一方向からの水分浸入を抑制したい場合には、その方向に直交するように突起部 80 を設ければよい。

[0053] (実施の形態 2)

図 7 は、実施の形態 2 に係る半導体モジュール 10 の構成を示す概略断面図である。実施の形態 2 に係る半導体モジュール 10 は、封止樹脂 50 の側方において、突起部 80 が露出している点が実施の形態 1 と相違する。実施の形態 2 における、その他の構成は実施の形態 1 と同様であり、実施の形態 1 と同様な構成については適宜説明を省略する。

[0054] 実施の形態 2 に係る半導体モジュールでは、実施の形態 1 と同様に突起部 80 により外部からの水分浸入が抑制されている。これに加えて、パッケージの側面に突起部 80 が露出し、突起部 80 の外側の封止樹脂 50 を省くことにより、実施の形態 1 に比べて半導体モジュール 10 のさらなる小面積化

が図られている。

[0055] (製造方法)

実施の形態 2 に係る半導体モジュール 10 の製造方法について、図 8 を参照し、実施の形態 1 の製造方法との相違点を中心に説明する。

[0056] 実施の形態 2 では、図 8 (A) に示すように、銅板 100 を用いて、隣接する素子搭載領域 R の間に共通の突起部 80 を形成する。

[0057] この後、実施の形態 1 と同様な工程を経て、図 8 (B) に示すような、モジュール集合体 400 を形成する。

[0058] 次に、図 8 (C) に示すように、突起部 80 の中心部分をダイシングすることにより、複数の半導体モジュール 10 に個片化する。

[0059] 以上の工程により、実施の形態 2 に係る半導体モジュールが作製される。

[0060] (実施の形態 3)

図 9 は、実施の形態 3 に係る半導体モジュール 10 の構成を示す概略図である。実施の形態 3 に係る半導体モジュール 10 は、主に金属箔 120 で封止樹脂 50 が被覆されている点で実施の形態 2 と相違する。

[0061] 具体的には、封止樹脂 50 の上方および側方に金属箔 120 が導電性接着剤 130 を介して固定されている。金属箔 120 は、たとえば、厚さが 15 ~ 50 μm のアルミ箔が好適である。封止樹脂 50 の側方において、金属箔 120 は突起部 80 a と電氣的に接続している。この突起部 80 a は、半導体素子 40 に接続された突起電極 22 のうち、グランド端子となる素子電極 42 a に接続された突起電極 22 a と配線層 20 a を介して電氣的に接続されている。これにより、金属箔 120 の電位が接地電位となる。

[0062] このように、接地電位に固定された金属箔 120 により半導体素子 40 を覆うことで、半導体素子 40 が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔 120 を用いた場合の方が、金属箔 120 と封止樹脂 50 (パッケージ) との間の空間 (距離) を小さくすることができるため、半導体モジュール 10 の低背化を実現することができる。

[0063] また、封止樹脂 50 (パッケージ) を金属箔 120 で被覆することにより

、外部からの水分浸入をより確実に抑制することができる。

[0064] (製造方法)

実施の形態 3 に係る半導体モジュール 10 の製造方法について、図 10 および実施の形態 2 の製造方法を参照しつつ説明する。

[0065] まず、実施の形態 2 と同様な工程を経て、図 10 (A) に示すようなモジュール集合体 400 を作製する。ただし、実施の形態 2 と異なり、配線層 20 をパターニングする際に、グランド端子となる素子電極に接続された突起電極 22a と突起部 80a とを電氣的に接続する配線層 20a が形成される。このような突起電極 22a と突起部 80a との電氣的な接続は、素子搭載領域毎に 1 組ずつ設けられる。

[0066] 次に、図 10 (B) に示すように、突起部 80、80a の中心部分をハーフダイシングした後、片面に導電性接着剤 130 が塗布されている金属箔 120 を複数の半導体素子 40 を含むパッケージの上面に配置し、導電性接着剤 130 により金属箔 120 の一部を固定する。その状態で、金属箔 120 のうちハーフダイシングした領域の上にある部分を切断する。

[0067] 次に、図 10 (C) に示すように、封止樹脂 50 および突起部 80 (突起部 80a) の切断面に導電性接着剤 130 により金属箔 120 の残りの部分を固定する。これにより、金属箔 120 と突起部 80a とが電氣的に接続され、金属箔 120 の電位を接地電位に固定することが可能となる。さらに、ダイシングによりモジュール集合体 400 から半導体モジュール 10 を個片化する。なお、ダイシングの幅は 150 μ m 程度であり、半導体モジュール 10 の厚さに対して十分な長さであり、図 10 (C) に示すように、封止樹脂 50 および突起部 80 (突起部 80a) の切断面に金属箔 120 の残りの部分を固定することが可能である。

[0068] 以上の工程により、実施の形態 3 に係る半導体モジュール 10 を製造することができる。

[0069] (実施の形態 4)

図 11 は、実施の形態 4 に係る半導体モジュール 10 の構成を示す断面図

である。図 1 2 は、図 1 1 の A-A 線を切断面とする平面図である。

[0070] 半導体モジュール 1 0 は、素子搭載用基板 1 0 2 と、素子搭載用基板 1 0 2 に実装され、封止樹脂 5 0 により封止された半導体素子 4 0 とを備える。

[0071] 素子搭載用基板 1 0 2 は、基材 1 1 1 と、基材 1 1 1 の一方の主表面に設けられた配線層 1 2 1 および保護層 1 3 1 と、基材 1 1 1 の他方の主表面に設けられた配線層 1 4 0 と、保護層 1 5 0 とを有する。

[0072] 基材 1 1 1 を構成する材料としては、たとえば、B T レジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、P P E 樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。半導体モジュール 1 0 の放熱性向上の観点から、基材 1 1 1 は高熱伝導性を有することが望ましい。このため、基材 1 1 1 は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有する、あるいはガラスクロスを含有することが好ましい。

[0073] 配線層 1 2 1 は、所定パターンを有し、基材 1 1 1 の一方の主表面（本実施の形態では、半導体素子 4 0 搭載面）に設けられている。配線層 1 2 1 は、銅などの導電材料により形成される。配線層 1 2 1 の所定位置には、突起部 1 2 4 および半導体素子 4 0 に設けられた素子電極 4 2 と電氣的に接続された突起電極 1 2 2 が設けられている。

[0074] 配線層 1 2 1 および突起電極 1 2 2 は電解銅などで形成されていてもよい。突起電極 1 2 2 の頂部面に N i / A u 層などの金めっき層 1 2 8 が設けられている。金めっき層 1 2 8 により突起電極 1 2 2 の酸化が抑制される。金めっき層 1 2 8 として N i / A u 層を形成する場合には、N i 層の厚さは、たとえば 1 ~ 1 5 μm であり、A u 層の厚さは、たとえば 0. 0 3 ~ 1 μm である。

[0075] 保護層 1 3 1 は、配線層 1 2 1 の周囲に設けられている。本実施の形態では、保護層 1 3 1 が配線層 1 2 1 を覆うように設けられており、保護層 1 3 1 によって配線層 1 2 1 の酸化が防止される。また、保護層 1 3 1 には突起

電極形成領域が露出するような開口部が形成されている。当該開口部内において、突起電極 122 が配線層 121 の上に設けられている。保護層 131 は、たとえばフォトソルダーレジストにより形成され、保護層 131 の厚さは、たとえば $40\ \mu\text{m}$ である。

[0076] 配線層 140 は、所定パターンを有し、基材 111 の他方の主表面に設けられている。配線層 140 は、銅などの導電材料により形成される。配線層 121 および配線層 140 の厚さは、たとえば $20\ \mu\text{m}$ である。

[0077] 基材 111 の所定位置において、基材 111 を貫通するビア導体 112 が設けられている。ビア導体 112 は、たとえば、銅めっきにより形成される。ビア導体 112 により、配線層 121 と配線層 140 とが電氣的に接続されている。

[0078] 保護層 150 は、配線層 140 を覆うように基材 111 の他方の主表面に設けられており、保護層 150 によって配線層 140 の酸化などが防止される。保護層 150 には、配線層 140 のランド領域上に外部接続電極としてはんだボール 70 を搭載するための開口部が設けられている。はんだボール 70 は、保護層 150 に設けられた側開口部内において配線層 140 に接続され、半導体モジュール 10 は、はんだボール 70 によって図示しないプリント配線基板に接続される。はんだボール 70 を形成する位置、すなわち開口部の形成領域は、たとえば、配線層 140 で引き回した先の端部である。はんだボール 70 の径は、たとえば、 $100\sim 300\ \mu\text{m}$ である。保護層 150 は、たとえばフォトソルダーレジストにより形成される。保護層 150 の厚さは、たとえば $40\ \mu\text{m}$ である。

[0079] 絶縁樹脂層 30 は、素子搭載用基板 102 と半導体素子 40 との間に設けられており、絶縁樹脂層 30 により半導体素子 40 が素子搭載用基板 102 に接着されている。

[0080] 絶縁樹脂層 30 は、接着性があることが好ましいが、絶縁性樹脂であれば特に限定されない。絶縁樹脂層 30 を構成する材料としては、たとえば、BT レジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE 樹脂、

ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。

[0081] 半導体素子 40 は、突起電極 122 のそれぞれに対向する素子電極 42 を有する。絶縁樹脂層 30 に接する側の半導体素子 40 の主表面には、素子電極 42 が露出するように開口が設けられたポリイミドなどの素子保護層が積層されていてよい。素子電極 42 の表面には、Ni/Au 層などの金めっき 44 が被覆されている。半導体素子 40 の具体例としては、集積回路（IC）、大規模集積回路（LSI）などの半導体チップが挙げられる。また、素子電極 42 には、たとえばアルミニウム（Al）が用いられる。半導体素子 40 は、エポキシ樹脂などからなる封止樹脂 50 による封止されている。

[0082] 突起電極 122 は、絶縁樹脂層 30 を貫通し、半導体素子 40 に設けられた素子電極 42 と電氣的に接続されている。詳しくは、本実施の形態では、突起電極 122 および素子電極 42 の表面にそれぞれ金めっき層 128、44 が被覆されており、突起電極 122 と素子電極 42 とは、たとえば、互いの最表面に配置された金同士が接合（金－金接合）することにより接続が図られている。これにより、突起電極 122 と素子電極 42 との接続信頼性がさらに向上する。突起電極 122 の高さは、たとえば、たとえば $20\mu\text{m}$ である。

[0083] 実施の形態 4 に係る半導体モジュール 10 では、突起部 124 が半導体素子 40 の四辺に沿って半導体素子 40 を取り囲むように配線層 121 の上に形成されている（図 12 参照）。突起部 124 の材料は特に限定されないが、突起部 124 は、配線層 121 および突起電極 122 と同じ材料で形成されていることが望ましい。突起部 124 の材料を配線層 121 および突起電極 122 の材料と共通化することにより、配線層 121 および突起電極 122 を作製する工程において、同時に突起部 124 を作製することができるので、製造プロセスの簡便化が図られる。具体的には、図 11 に示すように、突起部 124 は、配線層 121 と一体的に形成され、突起電極 122 と同様に配線層 121 から半導体素子 40 の側へ突出している。突起部 124 の底

部および先端部の幅は、たとえば、それぞれ $30\sim50\mu\text{m}$ 、 $20\sim30\mu\text{m}$ であり、より好ましくはそれぞれ $50\mu\text{m}$ 、 $30\mu\text{m}$ である。突起部124の高さは、突起電極122の高さに金めっき層128の厚さを加味した高さよりも高いことが好適である。言い換えると、突起部124の先端部の位置は、突起電極122と素子電極42との接合部である金-金接合部よりも上方に位置している。突起部124の高さは、たとえば $30\mu\text{m}$ である。

[0084] このような配置および形状を有する突起部124が素子搭載用基板102側から封止樹脂50に先端を向けて埋め込まれている。

[0085] 以上説明した半導体モジュール10によれば、半導体素子40の周囲において素子搭載用基板102側から封止樹脂50に先端を向けて埋め込まれた突起部124が障壁となるため、半導体モジュール10の外部から素子搭載領域への水分浸入が抑制される。特に、突起部124の先端部の位置を、突起電極122と素子電極42との接合部分よりも上方に位置させることにより、金-金接合部分への水分のはい上がりをより確実に抑制することができる。すなわち、突起部124が存在しない場合には金めっき層128の高さまで水分がはい上がると、金-金接合部分に水分が到達するが、突起部124が存在することにより、突起部124の高さまで水分がはい上がっても金-金接合部分にまで水分が到達しない。

[0086] また、本実施の形態のように、突起部124が半導体素子40の全体を取り囲むことにより、突起部124が補強材の役割を果たし、封止樹脂50を形成した後に半導体モジュール10を反りにくくすることができる。

[0087] 突起部124は封止樹脂50に食い込んだ状態になっているため、突起部124自体が封止樹脂50と素子搭載用基板102との間のアンカー的な役割を果たすことにより、封止樹脂50と素子搭載用基板102との密着性を向上させることができる。

[0088] さらに、CZ処理などを用いて突起部124の表面を粗化（たとえば、Raで $1\mu\text{m}\sim2\mu\text{m}$ ）してもよい。これによれば、突起部124に形成された微小凹凸によるアンカー効果により、突起部124と封止樹脂50との密

着性を向上させることができる。また、突起部 124 の表面を粗化することにより、突起部 124 に形成された微小凹凸が水分の浸入の妨げとなるため、水分浸入をさらに抑制することができる。なお、突起部 124 の表面の R_a は、触針式表面形状測定器を用いて計測することができる。

[0089] また、突起部 124 を銅で形成することにより、封止樹脂 50 の中に熱伝導性が良好な突起部 124 が埋め込まれることになるため、半導体モジュール 10 の放熱性を向上させることができる。

[0090] (半導体モジュールの製造方法)

実施の形態 1 に係る半導体モジュール 10 の製造方法について図 13 乃至図 17 を参照して説明する。

[0091] まず、図 13 (A) に示すように、一方の主表面に銅箔 200 が、他方の主表面に銅箔 201 が貼り付けられた基材 111 を準備する。

[0092] 次に、図 13 (B) に示すように、ドリル加工、レーザ加工などの掘削加工により、基材 111 および銅箔 200、201 の所定領域にビアホール 211 を形成する。次に、無電解めっき法および電解めっき法により、ビアホール 211 に銅を充填してビア導体 112 を形成するとともに、基材 111 の主表面に設けられた銅箔 200、201 (図 13 (A) 参照) を厚膜化する。この後、基材 111 の一方の主表面に、周知のフォトリソグラフィ法およびエッチング法を用いて、所定パターンの配線層 121 を形成する。また、基材 111 の他方の主表面に、周知のフォトリソグラフィ法およびエッチング法を用いて配線層 140 を形成する。

[0093] 次に、図 13 (C) に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて、基材 111 の一方の主表面に配線層 121 の突起電極形成領域 (図 11 に示したような突起電極 122 を形成する領域) および突起部形成領域 (図 11 に示したような突起部 124 を形成する領域) が露出するような開口部を有する保護層 131 を形成する。また、基材 111 の他方の主表面に、配線層 140 のはんだボール形成領域 (図 11 に示したようなはんだボール 70 を搭載する領域) が露出するような開口部を有する保護

層 150 を形成する。

[0094] 次に、図 13 (D) に示すように、図 11 に示したような突起電極形成領域および突起部形成領域を開口とするマスク 220 を配線層 121 の上に形成する。また、配線層 140 を保護するために、配線層 140 の全面にマスク 222 を形成する。

[0095] 次に、図 14 (A) に示すように、めっき法により突起電極形成領域および突起部形成領域に選択的に銅を充填して、突起電極 122 および突起部 124 を形成する。これにより、突起電極 122 および突起部 124 は、配線層 140 上にマトリクス状に多数形成される。なお、この段階では、突起部 124 の高さは突起電極 122 の高さと同等である。

[0096] 次に、図 14 (B) に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて突起部形成領域を開口とするマスク 224 をマスク 220 の上に積層する。

[0097] 次に、図 14 (C) に示すように、めっき法により突起部形成領域にさらに銅を充填することにより、突起部 124 の高さを突起電極 122 より高くする。このとき、突起部 124 の高さと突起電極 122 の高さの差は、後述する金めっき層 128 の厚みよりも大きくすることが望ましい。なお、突起部 124 の高さとは、突起部 124 の基底部から先端部までの距離をいう。また、突起電極 122 の高さとは、突起電極 122 の基底部から先端部までの距離をいう。

[0098] 次に、図 15 (A) に示すように、マスク 220、222、224 を除去した後、周知のフォトリソグラフィ法およびエッチング法を用いて基材 111 の一方の側に突起電極形成領域を開口とする耐金レジスト 230 を形成する。なお、突起部形成領域は、耐金レジスト 230 で被覆されている。この後、耐金レジスト 230 をマスクとして、めっき法により突起電極形成領域に Ni / Au 層からなる金めっき層 128 を形成する。これにより、突起電極 122 の頂部面に金めっき層 128 が形成される。

[0099] 次に、図 15 (B) に示すように、耐金レジスト 230 を除去した後、ラ

ミネート装置を用いて絶縁樹脂層 30 を半導体素子搭載領域に積層する。

[0100] 次に、図 15 (C) に示すように、 O_2 プラズマエッチング法などを用いて、絶縁樹脂層 30 を薄膜化し、突起電極 122 の頂部面に形成された金めっき層 128 を露出させる。

[0101] 次に、図 16 (A) に示すように、絶縁樹脂層 30 の上に半導体素子 40 を搭載するとともに、加圧により金めっき層 128 と金めっき層 44 とを接合（金－金接合）させ、突起電極 122 と素子電極 42 とを電氣的に接続する。なお、金－金接合に代えて、半導体素子 40 の素子電極 42 と突起電極 122 とをはんだ部材により接合してもよい。

[0102] 次に、図 16 (B) に示すように、ポッディング法、印刷法およびトランスファーモールド法などを用いて封止樹脂 50 を塗布し、半導体素子 40 を封止する。塗布された封止樹脂 50 に不要部分がある場合には、スキージなどにより適宜除去する。封止樹脂 50 は必要に応じて熱硬化される。この工程で、突起部 124 が封止樹脂 50 により被覆される。言い換えると、封止樹脂 50 に突起部 124 が埋め込まれた構造が実現される。

[0103] 次に、図 17 (A) に示すように、保護層 150 の開口部にスクリーン印刷法によりはんだボール 70 を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ熔融温度に加熱することではんだボール 70 を形成する。ここまでの工程により、半導体モジュールが一体的にマトリクス状に形成されたモジュール集合体が形成される。

[0104] 次に、図 17 (B) に示すように、複数の半導体モジュール形成領域 240 を区画するスクライブライン 250 に沿ってダイシングすることにより半導体モジュール 10 に個別化する。この後、個別化された半導体モジュール 10 に対して薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。

[0105] 以上の工程によれば、実施の形態 4 に係る半導体モジュール 10 を製造することができる。この製造方法によれば、突起電極 122 を形成する工程と

突起部 124 を形成する工程を同時に行うことができ、突起部 124 の形成に要する手間を大幅に低減することができ、半導体モジュール 10 の製造工程の簡便化を図ることができる。

[0106] (突起部の設置例)

上述した実施の形態 4 では、突起部 124 が半導体素子 40 の全体を取り囲んでいるが、突起部 124 は必ずしも半導体素子 40 の全体を取り囲んでいなくてもよい。

[0107] たとえば、図 18 に示すように、半導体素子 40 の四辺に沿ってそれぞれ突起部 124 a ~ d が形成され、半導体素子 40 の角部近辺において、直交する突起部 124 の間に隙間が設けられていてもよい。

[0108] 半導体素子 40 の角部近辺において突起部 124 を設けないことにより、ヒートサイクル下において、突起部 124 と封止樹脂 50 の熱膨張係数の違いにより、半導体モジュール 10 の角部に応力が集中することが抑制される。この結果、特に、半導体モジュール 10 の角部近傍に設けられたはんだボール 70 が剥離することを抑制することができ、ひいては半導体モジュール 10 の接続信頼性を向上させることができる。

[0109] なお、突起部 124 は、半導体素子 40 の少なくとも 1 辺に沿って設けられていれば、その辺において水分が浸入することを抑制することができる。たとえば、半導体モジュール 10 の設置箇所の状況により、一方向からの水分浸入を抑制したい場合には、その方向に直交するように突起部 124 を設ければよい。

[0110] (実施の形態 5)

図 19 は、実施の形態 5 に係る半導体モジュール 10 の構成を示す概略断面図である。図 20 は、図 19 の B-B 線を切断面とする平面図である。実施の形態 5 に係る半導体モジュール 10 は、絶縁樹脂層 30 が半導体素子搭載領域だけでなく基材 111 の一方の側全体に設けられている点が実施の形態 4 と相違する。実施の形態 5 における、その他の構成は実施の形態 4 と同様であり、実施の形態 4 と同様な構成については適宜説明を省略する。

[0111] 実施の形態 5 に係る半導体モジュールでは、絶縁樹脂層 30 が半導体素子搭載領域だけでなく基材 111 の一方の側全体に設けられており、半導体モジュール 10 の側面に保護層 131 が露出している。この絶縁樹脂層 30 を突起部 124 が貫通し、突起部 124 の先端部分が封止樹脂 50 に埋め込まれている。実施の形態 4 と同様に突起部 124 により外部からの水分浸入が抑制されている。これに加えて、絶縁樹脂層 30 が基材 111 の一方の側全体に設けられているため、封止樹脂 50 と素子搭載用基板 102 との密着性がより向上している。また、実施の形態 5 に係る半導体モジュールの製造方法では、実施の形態 4 に関して図 15 (B) を用いて説明した絶縁樹脂層 30 のラミネート工程において、基材 111 の一方の側全面に絶縁樹脂層 30 を積層すればよいため、位置合わせに要する手間を省くことができ、半導体モジュール 10 の製造方法を簡便化し、製造コストを低減することができる。

[0112] (実施の形態 6)

図 21 は、実施の形態 6 に係る半導体モジュール 10 の構成を示す概略図である。実施の形態 6 に係る半導体モジュール 10 は、封止樹脂 50 の側方において、突起部 124 が露出している点、および金属箔 280 で封止樹脂 50 が被覆されている点で実施の形態 4 と相違する。

[0113] 具体的には、封止樹脂 50 の上方および側方に金属箔 280 が導電性接着剤 270 を介して固定されている。金属箔 280 は、たとえば、厚さが 15 ~ 50 μm のアルミ箔が好適である。封止樹脂 50 の側方において、金属箔 280 は突起部 124 a と電氣的に続している。この突起部 124 a は、半導体素子 40 に接続された突起電極 122 のうち、グランド端子となる素子電極 42 a に接続された突起電極 122 a と配線層 121 a を介して電氣的に接続されている。これにより、金属箔 280 の電位が接地電位となる。

[0114] このように、接地電位に固定された金属箔 280 により半導体素子 40 を覆うことで、半導体素子 40 が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔 280 を用いた場合の方が、金属箔 280 と封

止樹脂 50（パッケージ）との間の空間（距離）を小さくすることができるため、半導体モジュール 10 の低背化を実現することができる。

[0115] また、封止樹脂 50（パッケージ）を金属箔 280 で被覆することにより、外部からの水分浸入をより確実に抑制することができる。

[0116] （実施の形態 7）

図 22 は、実施の形態 7 に係る半導体モジュール 10 の構成を示す概略図である。実施の形態 7 に係る半導体モジュール 10 は、実施の形態 5 と同様に基材 111 の一方の側全体に絶縁樹脂層 30 が設けられているが、金属箔 280 で半導体素子 40 をシールドするという技術思想において実施の形態 6 と共通し、封止樹脂 50 の側方において、突起部 124 が露出している点、および金属箔 280 で封止樹脂 50 が被覆されている点で実施の形態 5 と相違する。

[0117] 本実施の形態によれば、接地電位に固定された金属箔 280 により半導体素子 40 を覆うことで、半導体素子 40 が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔 280 を用いた場合の方が、金属箔 280 と封止樹脂 50（パッケージ）との間の空間（距離）を小さくすることができるため、半導体モジュール 10 の低背化を実現することができる。

[0118] （実施の形態 8）

図 23 は、実施の形態 8 に係る半導体モジュール 10 の構成を示す概略図である。図 24 は、図 23 の C-C 線を切断面とする平面図である。本実施の形態では、半導体素子 40 がワイヤボンディング接続により基材 111 に搭載されている点で実施の形態 4 と相違する。また、本実施の形態の突起部 124 は、後述するように、実施の形態 4 で説明した突起部 124 と異なる構造を有する。

[0119] 具体的には、配線層 121 の所定領域にランドとなる金めっき層 128 が形成されている。半導体素子 40 は電極形成面を上にして、保護層 131 の上に固着されている。半導体素子 40 に設けられた素子電極（図示せず）と金めっき層 128 とが金線などのワイヤ 160 によりワイヤボンディング接

続されている。

[0120] 保護層 131 に設けられた突起部形成領域を開口とする開口部分の保護層 131 の上面にさらに保護層 132 が形成されている。保護層 132 には、保護層 131 に設けられた開口部分より大きな径の開口部分が設けられている。

[0121] 突起部 124 は、保護層 131 に設けられた開口部分に埋め込まれた埋め込み部 82 と、保護層 132 に設けられた開口部分に埋め込まれた埋め込み部 84 と、保護層 132 の上面より上に突出した突出部 86 とで形成されている。突出部 86 の上面の位置は、配線層 121 の上の金めっき層 128（ワイヤボンディング部分）の高さより上方に位置している。

[0122] 本実施の形態によれば、ワイヤボンディング接続により半導体素子 40 が基板に搭載された半導体モジュール 10 の構成において、半導体素子 40 の周囲において素子搭載用基板 102 側から封止樹脂 50 に先端を向けて埋め込まれた突起部 124 が障壁となるため、半導体モジュール 10 の外部から基板上のワイヤボンディング部分への水分の浸入が抑制される。これにより、基板上のワイヤボンディング部分の接続信頼性を向上させることができる。

[0123] （半導体モジュールの製造方法）

本実施の形態に係る半導体モジュール 10 の製造方法は、図 13（A）乃至図 13（C）までは、実施の形態 4 と同様である。

[0124] 図 13（C）に示した工程に続いて、図 25（A）に示すように、保護層 131 に設けられた突起部形成領域用の開口部が露出するように、保護層 131 の上面にフォトリソレジストからなる保護層 132 を形成する。

[0125] 次に、図 25（B）に示すように、突起部形成領域を除く銅メッキ部分を保護するためのレジスト 300 を基材 111 の一方の側および他方の側に形成する。ここで、基材 111 の一方の側に設けられた配線層 121 上のランド形成領域がレジスト 300 により被覆される。

[0126] 次に、図 25（C）に示すように、保護層 131 および保護層 132 に設

けられた突起部形成領域用の開口部に、めっき法により銅を埋め込んで埋込部を形成した後、めっきを継続して当該埋込部の上に突出部を形成する。これにより、配線層 121 上のランド形成領域よりも頂部面が上方に位置する突起部 124 が形成される。

[0127] 次に、図 26 (A) に示すように、レジスト 300 を除去した後、周知のフォトリソグラフィ法およびエッチング法を用いて基材 111 の一方の側に、突起電極形成領域を開口とする耐金レジスト 310 を形成する。なお、突起部形成領域は、耐金レジスト 310 で被覆されている。

[0128] 次に、図 26 (B) に示すように、耐金レジスト 310 をマスクとして、めっき法により突起電極形成領域に Ni / Au 層からなる金めっき層 128 を形成する。これにより、配線層 121 のランド形成領域に金めっき層 128 が形成される。

[0129] 次に、図 26 (C) に示すように、耐金レジスト 310 を除去した後、各素子搭載領域に半導体素子 40 を搭載した後、半導体素子 40 の外部電極と配線層 121 に設けられた金めっき層 128 とを金線などのワイヤ 160 を用いてワイヤボンディング接続する。

[0130] 次に、図 27 (A) に示すように、ポッディング法、印刷法およびトランスファーモールド法などを用いて封止樹脂 50 を塗布し、半導体素子 40 を封止する。塗布された封止樹脂 50 に不要部分がある場合には、スキージなどにより適宜除去する。封止樹脂 50 は必要に応じて熱硬化される。この工程で、突起部 124 の突出部が封止樹脂 50 により被覆される。言い換えると、封止樹脂 50 に突起部 124 が埋め込まれた構造が実現される。

[0131] 次に、図 27 (B) に示すように、保護層 150 の開口部にはんだ実装法によりはんだボール 70 を搭載する。具体的には、スクリーン印刷法またはピン転写により所望の箇所にフラックスを印刷して、はんだボールの実装を行う。その後、はんだ熔融温度に加熱することではんだボール 70 を形成する。ここまでの工程により、半導体モジュールが一体的にマトリクス状に形成されたモジュール集合体が形成される。

- [0132] 次に、図 27 (C) に示すように、複数の半導体モジュール形成領域 240 を区画するスクライブライン 250 に沿ってダイシングすることにより半導体モジュール 10 に個別化する。この後、個別化された半導体モジュール 10 に対して薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。
- [0133] 以上の工程によれば、実施の形態 8 に係る半導体モジュール 10 を製造することができる。この製造方法によれば、保護層 132 の厚みを変えることにより、所望の高さの突起部 124 を簡便に形成することができる。
- [0134] なお、本実施の形態で用いられた、保護層 131 および保護層 132 の開口部内に埋め込まれた埋込部と、当該開口部周囲の保護層 132 の上面よりも上方に突出した突出部とを有する突起部 124 は、実施の形態 4 乃至 7 のように半導体素子 40 が電極形成面をフェイスダウンして素子搭載用基板 102 に搭載された半導体モジュールに適用することも可能である。
- [0135] 次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末 (PDA)、デジタルビデオカメラ (DVC)、音楽プレーヤ、及びデジタルスチルカメラ (DSC) といった電子機器であってもよい。
- [0136] 図 28 は実施の形態に係る半導体モジュール 10 を備えた携帯電話の構成を示す図である。携帯電話 1111 は、第 1 の筐体 1112 と第 2 の筐体 1114 が可動部 1120 によって連結される構造になっている。第 1 の筐体 1112 と第 2 の筐体 1114 は可動部 1120 を軸として回動可能である。第 1 の筐体 1112 には文字や画像等の情報を表示する表示部 1118 やスピーカ部 1124 が設けられている。第 2 の筐体 1114 には操作ボタンなどの操作部 1122 やマイク部 1126 が設けられている。なお、本発明の各実施形態に係る半導体モジュールはこうした携帯電話 1111 の内部に搭載されている。なお、このように、携帯電話に搭載した本発明の半導体モジュールとしては、各回路を駆動するための電源回路、RF 発生する RF 発生回路、DAC、エンコーダ回路、携帯電話の表示部に採用される液晶パ

ネルの光源としてのバックライトの駆動回路などとして採用することが可能である。

[0137] 図29は図28に示した携帯電話の部分断面図（第1の筐体1112の断面図）である。本発明の実施形態に係る半導体モジュール10は、はんだボール70を介してプリント基板1128に搭載され、こうしたプリント基板1128を介して表示部1118などと電気的に接続されている。また、半導体モジュール10の裏面側（外部接続電極54とは反対側の面）には金属基板などの放熱基板1116が設けられ、たとえば、半導体モジュール10から発生する熱を第1の筐体1112内部に籠もらせることなく、効率的に第1の筐体1112の外部に放熱することができるようになっている。

[0138] 本発明の実施形態に係る半導体モジュールを備えた携帯機器によれば、以下の効果を得ることができる。

[0139] 半導体モジュール10において、外部からの水分浸入が抑制された結果、動作信頼性が向上するので、こうした半導体モジュール10を搭載した携帯機器の動作信頼性が向上する。

[0140] 放熱基板1116を介して半導体モジュール10からの熱を効率的に外部に放熱することができるので、半導体モジュール10の温度上昇が抑制され、導電性部材と配線層との間の熱応力が低減される。このため、放熱基板1116を設けない場合に比べ、半導体モジュール内の導電性部材が配線層から剥離することが防止され、半導体モジュール10の信頼性（耐熱信頼性）が向上する。この結果、携帯機器の信頼性（耐熱信頼性）を向上させることができる。

[0141] 上記実施の形態で示した半導体モジュール10は小型化が可能であるので、こうした半導体モジュール10を搭載した携帯機器の薄型化・小型化を図ることができる。

[0142] 本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれるものである。

[0143] たとえば、上述の実施の形態３では、金属箔１２０は、導電性接着剤１３０を介して固定されているが、圧着によりあるいは静電気で固定されていてもよい。

たとえば、上述の実施の形態３および４では、金属箔２８０は、導電性接着剤２７０を介して固定されているが、圧着によりあるいは静電気で固定されていてもよい。

[0144] また、上述の実施の形態６および７では、金属箔２８０は、導電性接着剤２７０を介して固定されているが、圧着によりあるいは静電気で固定されていてもよい。

[0145] また、配線層１２１には、半導体素子４０の側に突出する突起電極１２２が一体的に形成されていてもよい。配線層１２１と突起電極１２２とを一体的に形成することにより、配線層１２１と突起電極１２２との接続信頼性を向上させることができる。この場合、配線層１２１および突起電極１２２は、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。

符号の説明

[0146] １０ 半導体モジュール、２０ 配線層、２２ 突起電極、３０ 絶縁樹脂層、４０ 半導体素子、５０ 封止樹脂、６０ 保護層、７０ はんだボール、８０ 突起部、１０２ 素子搭載用基板、１１１ 基材、１１２ ビア導体、１２１、１４０ 配線層、１３１、１５０ 保護層、１２２ 突起電極、１２４ 突起部

産業上の利用可能性

[0147] 本発明は、基材に実装された半導体素子が封止樹脂により封止された構造を有する半導体モジュールに適用可能である。

請求の範囲

- [請求項1] 所定パターンの配線層と、
前記配線層と対向する素子電極を有し、前記配線層上に絶縁樹脂層を介して搭載された半導体素子と、
前記配線層から前記半導体素子の側に突出し、前記絶縁樹脂層を貫通して前記素子電極と接続された突起電極と、
前記半導体素子を封止する封止樹脂と、
前記半導体素子の少なくとも1辺に沿って配置され、前記配線層から前記半導体素子の側に突出し、前記封止樹脂に埋め込まれた突起部と、
を備えることを特徴とする半導体モジュール。
- [請求項2] 前記突起部の先端部が前記突起電極と前記素子電極との接合部分よりも上方に位置していることを特徴とする請求項1に記載の半導体モジュール。
- [請求項3] 前記突起部が前記半導体素子の各辺に沿って設けられていることを特徴とする請求項1または2に記載の半導体モジュール。
- [請求項4] 前記突起部と前記突起電極とが同じ材料で形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体モジュール。
- [請求項5] 前記突起電極と前記配線層とが一体的に形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体モジュール。
- [請求項6] 前記封止樹脂を被覆する金属箔をさらに備え、
前記金属箔が前記突起部のうち、接地電位に固定された突起部と電氣的に接続されていることを特徴とする請求項1乃至5のいずれか1項に記載の半導体モジュール。
- [請求項7] 基材と
前記基材の一方の主表面に設けられた配線層と、
前記配線層と対向する素子電極を有し、前記基材の上に絶縁樹脂層を介して搭載された半導体素子と、

前記配線層の上に設けられ、前記素子電極と電氣的に接続された基板電極と、

前記半導体素子を封止する封止樹脂と、

前記半導体素子の少なくとも 1 辺に沿って配置され、前記配線層から前記半導体素子の側に突出して前記封止樹脂に埋め込まれた突起部と、

を備えることを特徴とする半導体モジュール。

[請求項8] 前記突起部の先端部が前記基板電極と前記素子電極との接合部分よりも上方に位置していることを特徴とする請求項 7 に記載の半導体モジュール。

[請求項9] 前記突起部が前記半導体素子の各辺に沿って設けられていることを特徴とする請求項 7 または 8 に記載の半導体モジュール。

[請求項10] 前記基板電極が、前記半導体素子の側に突出し、前記絶縁樹脂層を貫通して前記素子電極と接続された突起電極であることを特徴とする請求項 7 乃至 9 のいずれか 1 項に記載の半導体モジュール。

[請求項11] 前記突起部と前記突起電極とが同じ材料で形成されていることを特徴とする請求項 10 に記載の半導体モジュール。


[請求項12] 前記封止樹脂を被覆する金属箔をさらに備え、
前記金属箔が前記突起部のうち、接地電位に固定された突起部と電氣的に接続されていることを特徴とする請求項 7 乃至 11 のいずれか 1 項に記載の半導体モジュール。

[請求項13] 前記基材の上に設けられ、突起部形成領域が露出するような開口部を有する保護層をさらに備え、
前記突起部が、前記保護層の前記開口部内に埋め込まれた埋込部と、前記保護層の前記開口部周囲の上面よりも上方に突出した突出部とを有することを特徴とする請求項 7 乃至 12 のいずれか 1 項に記載の半導体モジュール。


[請求項14] 請求項 1 乃至 13 のいずれか 1 項に記載の半導体モジュールを備え

る携帯機器。


[図1]

10


[図2]

10


[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]

10


[図10]




[図12]

10


[図13]




[図14]




[図15]




[図18]

10


[図19]

10


[図20]

10


[図22]

10


[図24]

10


[図26]



[図28]



[図29]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/003598

A. CLASSIFICATION OF SUBJECT MATTER

H01L23/12(2006.01)i, H01L23/29(2006.01)i, H01L23/31(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L23/12, H01L23/29, H01L23/31

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2005-340862 A (North Corp.), 08 December, 2005 (08.12.05), (Family: none)	1-14
A	JP 2003-7904 A (Hitachi, Ltd.), 10 January, 2003 (10.01.03), (Family: none)	1-14
A	JP 7-50383 A (Apic Yamada Corp.), 21 February, 1995 (21.02.95), (Family: none)	1-14

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
17 August, 2009 (17.08.09)

Date of mailing of the international search report
25 August, 2009 (25.08.09)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L23/12(2006.01)i, H01L23/29(2006.01)i, H01L23/31(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L23/12, H01L23/29, H01L23/31

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 9 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 9 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 9 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2005-340862 A（株式会社ノース）2005. 12. 08, （ファミリーなし）	1-14
A	JP 2003-7904 A（株式会社日立製作所）2003. 01. 10, （ファミリーなし）	1-14
A	JP 7-50383 A（アピックヤマダ株式会社）1995. 02. 21, （ファミリーなし）	1-14

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

1 7 . 0 8 . 2 0 0 9

国際調査報告の発送日

2 5 . 0 8 . 2 0 0 9

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

坂本 薫昭

4 R

9 2 6 5

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 7 1