

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第4851773号
(P4851773)

(45) 発行日 平成24年1月11日 (2012. 1. 11)

(24) 登録日 平成23年10月28日 (2011. 10. 28)

(51) Int. Cl.	F I
H O 3 D 7/14 (2006. 01)	H O 3 D 7/14 A
H O 3 D 7/00 (2006. 01)	H O 3 D 7/00 D
H O 3 D 7/12 (2006. 01)	H O 3 D 7/00 E
	H O 3 D 7/12 C

請求項の数 10 外国語出願 (全 26 頁)

(21) 出願番号	特願2005-312330 (P2005-312330)	(73) 特許権者	503019176
(22) 出願日	平成17年10月27日 (2005. 10. 27)		シナジー マイクロウェーブ コーポレー ション
(65) 公開番号	特開2006-129486 (P2006-129486A)		Synergy Microwave C orporation
(43) 公開日	平成18年5月18日 (2006. 5. 18)		アメリカ合衆国 07504 ニュージャ ーシー州 パターソン マクリーン ブル バード 201
審査請求日	平成20年10月1日 (2008. 10. 1)		
(31) 優先権主張番号	60/622485	(74) 代理人	100099623
(32) 優先日	平成16年10月27日 (2004. 10. 27)		弁理士 奥山 尚一
(33) 優先権主張国	米国 (US)	(74) 代理人	100096769
(31) 優先権主張番号	60/710310		弁理士 有原 幸一
(32) 優先日	平成17年8月22日 (2005. 8. 22)	(74) 代理人	100107319
(33) 優先権主張国	米国 (US)		弁理士 松島 鉄男

最終頁に続く

(54) 【発明の名称】 受動反射形ミキサ

(57) 【特許請求の範囲】

【請求項 1】

局発振器から第 1 の入力信号を受信するための第 1 の入力ポートと、
前記第 1 の入力信号を成形する第 1 の回路と、
前記第 1 の回路で成形された前記第 1 の入力信号を第 2 の入力信号と結合して出力信号
を作るための混合セルであって、それぞれがゲート、ドレイン及びソース端子を有する第
1 及び第 2 のトランジスタを含む混合セルと、を備え
前記第 1 の回路は、それぞれが第 1 及び第 2 端子を有する第 1 及び第 2 の並列 R-C ネット
ワークを含み、前記第 1 の並列 R-C ネットワークの第 1 端子が前記第 1 のトランジ
スタのゲートに接続され、前記第 2 の並列 R-C ネットワークの第 1 端子が前記第 2 のト
ランジスタのゲートに接続され、かつ、前記第 1 の並列 R-C ネットワークの第 2 端子が
前記第 2 の並列 R-C ネットワークの第 2 端子に直列に接続されていることを特徴とする
ミキサ。

【請求項 2】

前記第 1 の入力信号が 1 つ以上のパルスを含み、前記第 1 の回路が前記 1 つ以上のパル
スの少なくとも 1 つの立上り及び立下り時間を短縮することを特徴とする請求項 1 に記載
のミキサ。

【請求項 3】

前記第 2 の入力信号が所定の周波数であり、前記出力信号が前記所定の周波数よりも低
い周波数であることを特徴とする請求項 1 に記載のミキサ。

【請求項 4】

前記第 2 の入力信号が所定の周波数であり、前記出力信号が前記所定の周波数よりも高い周波数であることを特徴とする請求項 1 に記載のミキサ。

【請求項 5】

前記第 1 の回路が、前記第 1 及び第 2 のトランジスタのゲートに接続されたキャパシタンスを共振させる二重同調ネットワークを備えることを特徴とする請求項 1 に記載のミキサ。

【請求項 6】

前記二重同調ネットワークが、それぞれが前記トランジスタの 1 つのゲートに接続された一対の並列な L-C 同調ネットワークを備えることを特徴とする請求項 5 に記載のミキサ。

10

【請求項 7】

前記トランジスタが電界効果トランジスタ (FET) から成ることを特徴とする請求項 1 に記載のミキサ。

【請求項 8】

前記第 2 の入力信号が変圧器を介して前記混合セルに接続されることを特徴とする請求項 1 に記載のミキサ。

【請求項 9】

前記出力信号が前記混合セルから変圧器を通して接続されることを特徴とする請求項 1 に記載のミキサ。

20

【請求項 10】

前記変圧器が 0 / 180 度形の変圧器から成ることを特徴とする請求項 8 又は 9 に記載のミキサ。

【発明の詳細な説明】

【技術分野】

【0001】

[関連出願との相互参照]

本願は、2004 年 10 月 27 日に出願した米国暫定特許出願第 60 / 622, 485 号及び 2005 年 8 月 22 日に提出した 60 / 710, 310 号の出願日に対する利点を請求する。その開示内容は、参照することによって本願に組み込まれる。

30

【0002】

[発明の分野]

本発明は、概して、ミキサに関する。さらに詳細には、本発明は、1 つ以上の電界効果トランジスタ (FET) を使用する単一、二重、及び三重の平衡ミキサを含む受動反射形ミキサに関する。

【背景技術】

【0003】

ミキサは一般に、周波数変換を使用する無線周波数 (RF) 及びマイクロ波システムにおいて重要な役割を演ずる。それらは通常、送信用の信号周波数をアップコンバートし、受信された信号をより低い中間周波数 (IF) にダウンコンバートするために使用される。その上、その点において、ミキサは一般に受信機の基本的な構成単位と見なされている。

40

【0004】

ミキサは、能動形又は受動形のいずれかに大きく分類することができる。能動形ミキサはギルバートセル構造に基づくことが多く、一方受動形ミキサは通常 FET 又はダイオードリングに基づいている。能動形ミキサの方式は一般に、変換損失は小さく均一な利得が得られ、平衡度は良好であるが、適度の直線性及び雑音指数を犠牲にしていることが多い。これに反して、受動形ミキサは良好な直線性を提供することができるが、概して 6 dB の変換損失があり、高い局部発振器 (LO) の駆動レベルを必要とする。

【0005】

50

現在の通信システムの性能に対する優先順位には概して、広いダイナミックレンジに対する逼迫した要求事項、媒介生成物(intermediation product)の抑制、周波数の安定性及びクロス変調の実施が含まれる。これらの要求事項は一般的に、ミキサを設計する間に注意深く考慮する必要がある。

【0006】

さらに、多数の利用可能な周波数スペクトル及び増大する無線の利用数により、無線周波数の受信機は一般に、望ましくない搬送周波数においてますます多くの不要な信号を受け取っている。これらの不要な信号は、望ましい搬送周波数において情報を運ぶ信号(すなわち、望ましい信号)と共に受信機に到来する。不要な信号の周波数が情報を運ぶ信号の搬送周波数に近い場合、フロントエンド受信機のフィルタは一般に、不要な妨害信号を取り除くことはできない。次に、これらの不要な信号は、互いにまた情報を運ぶ信号と混合し、相互変調歪み(IMD)を発生する。このため、相互変調(IM)による生成物を最小にすることは、一般に重要な目標になる。

【0007】

ミキサにおける周波数変換は一般に、2つの異なる仕組みを通して達成されると見なされている。1つの仕組みは、概して、非線形特性すなわち二乗特性、一般にダイオードV-I伝達特性又はトランジスタ相互コンダクタンス特性を有すると考えられている。他の仕組みは一般的に、線形特性すなわち局部発振器(LO)によって励起されたスイッチなどの経時変化するコンダクタンスを持つとみなされている。

【0008】

FETは一般に、線形特性を示す。特に、FETが二乗特性に従い(すなわち、 $I \propto V^2$)、このため、一次導関数、その相互コンダクタンス、は一定であると予想されるという事実に基づいて、FETは一般に線形であると考えられている。このことは一般に、比較的広い振幅範囲にわたって有効である。FETミキサは一般に、比較的低い局部発振器の電力レベルも要求し、無線及び中間周波数の信号に対して局部発振器の信号の分離を行う。FETによる二重平衡ミキサの全体的な性能特性によって、利用可能なミキサの種類の中でそれが一般的にされた。その特質の中で、局部発振器の搬送波振幅変調のポート間の分離及び拒絶が改良される。

【0009】

しかしながら、FETミキサのインターセプト点(intercept point)は、最高の条件を提供する純粋に抵抗終端を有して、負荷インピーダンスの変動を受ける。フィルタで終端するミキサは、負荷インピーダンスの変動を減少させる別の可能な方法であるが、そのようなフィルタはその3dBの通過帯域の中でのみ純粋に抵抗性のように見え、遷移帯域以上では、このフィルタのインピーダンスは比較的急速に上昇して、これによりミキサのインターセプト点は劣化する。別の方式は、出力同調回路から50オームの帯域通過フィルタまでを容量結合を用いて、FETの出力を高域フィルタとして構成することである。その通過帯域の外側では、このインピーダンスインバータはより短絡回路のような動作をし、IMD生成物を妥当なレベルに維持する。これに対する別の方法は、よく知られているダイプレクサであり、これはより多くの部品を必要とし、より多くの挿入損失がある。

【0010】

能動的なFETミキサは、インターセプト点を犠牲にして利得を得る。差はほぼ20dBとすることができる。他方においては、ソースドレインチャネルをオン及びオフに切り換えることによって、どのようなFETも受動素子として使用できる。このインピーダンス変調はダイオードミキサにいくらか似ているが、ゲート電極がソース及びドレインの両方から分離される。それにもかかわらず、ゲートにおけるインピーダンスの変化は付加的なダイオードミキサよりも著しく小さいが、ゲートとソースとの間には十分な相互作用があるため、それは付加的なミキサの範疇に入る。これらの種類のミキサを実現することは、通常やりがいがある。さらに、高い性能の受動形FETミキサを作るには、偶数次数のIMD生成物を抑制するために十分に適合する必要がある一対の又は4つのミキサのセルが必要である。

【0011】

二重ゲートのMOSFET/GaAsFETの素子は、2次IMD生成物をかなり抑制する。この点において、GaAsのMESFETトランジスタは、広帯域の性能、高いダイナミックレンジ、及びLO電力のレベルが小さくて歪みが小さいことを必要とする用途に対しては普及している。一般に、ミキサの直線性に対するフィギュア・オブ・メリット (figure-of-merit) 測定において通常使用される1-dBの圧縮点は、GaAsのMESFETミキサに対するLO駆動レベル(3から6dB)より数dB高い。相対的に、ショットキーダイオードによるミキサは、LO駆動レベル(3から6dB)より数dB低い。このため、ミキサの性能を向上させることは、一般に、直線性が高く歪みが低いミキサでは、MESFETトランジスタがショットキーダイオードに取って代わる場合に達成される。

10

【0012】

例えば、Stephen A. Massによる「A GaAs MESFET Mixer With Very Low Intermodulation」、IEEE Transactions on Microwave Theory Techniques、MTT-S Digest、1987年、ページ895～898、という題名の文献では、ある種の高周波用の抵抗ミキサ(resistive mixer)が説明されている。このミキサは平衡が取れた抵抗形であり、ミクシング素子としてGaAsのMESFETのバイアスが加えられないチャンネルを使用し、X帯域の周波数で動作する。

【0013】

Ed Oxnerによる「High Dynamic Range Mixing With the Si8901」、1988年3月、Issue Of Ham Radio (及び同様に、Siliconix Application Note AN85-2の中)という題名の別の文献は、4つのMOSFETを用いてブリッジ構造で組み立てられた二重平衡コミュテーション形(double balanced commutation-type)のMOSFETミキサを示している。このミキサは、HF及び低いVHF領域での動作に限定される。このミキサには、入力信号を基準にして相互変調歪み(IMD)の生成を77dBまで減衰させることを実現するために、+15ボルトを超える大きなゲート電圧を必要とするという不都合がある。さらに、負電源もMOSFETの基板では必要であり、このため双極性の電源装置を必要とする。

20

【0014】

S. Weinerらの「2 to 8 GHz Double Balanced MESFET Mixer with +30 dBm Input Third Order Intercept」、IEEE MTT-S Digest、1988年、ページ1097～1099、という題名の文献も参照する。この論文は、+23dBmのLO駆動レベルのバイアスが加えられないモードで動作する二重平衡形MOSFETミキサを説明している。Weinerのミキサは一般に、30dBmの3次の入力インターセプト(IIP_3)を有する。さらに、Pavio, A. M.らの「Double Balanced Mixers Using Active and Passive Techniques」、IEEE Transactions on Microwave Theory Techniques、MTT-36、1988年、ページ1948～1956、を参照する。

30

【0015】

その上、比較的高い周波数の高速技術の中で使用するために設計された従来技術の平衡受動反射形のFETミキサは一般に、図1A及び図1Bに示すように、直結されたゲートを備えている。図1Aに示すように、従来技術の準二重平衡受動反射形ミキサ(quasi-double balanced passive reflection mixer)は、局部マッチング回路19と直列のスイッチング回路15、局部発振器入力回路23、RF-IF結合回路25、ダイプレクサ回路29、及びバイアス回路35備えている。このミキサ回路は、RFポート41及び47も備える。スイッチング回路15は、印加されるLO信号に応答して変化するような経時変化するインピーダンスを作ることによってLO/RF又はLO/IF信号のミキサとして動作する。

40

【0016】

スイッチング回路15は、図示のように自身のゲート及びソースを電氣的に接続した第1(Q1)及び第2(Q2)のFETトランジスタを含む。このスイッチング回路15は

50

、マッチング回路19を経由して局部発振器回路23からLO信号を受信するための入力ポートを有する3ポート装置である。LO信号は、RF-I F（結合器／変換器）回路25及びダイプレクサ回路29を経由してこのスイッチ回路並びにRFポート及びIFポート41, 47を動作させるように機能する。より詳細には、スイッチング回路15は、LO信号にตอบสนองして変化する経時変化インピーダンスをすることによって、LO/RF又はLO/IF信号用のミキサとして機能する。ダイプレクサ回路は、アップ周波数変換（up-frequency conversion）又はダウン周波数変換（down-frequency conversion）のいずれかの間にRF信号からIF信号をフィルタ処理及び分離する働きをする。特に、アップ周波数変換では、IF信号がポート47に印加され、RF信号がポート41で抽出される。ダウン周波数変換では、RF信号がポート41に印加され、IF信号がポート47から取り出される。RF-I F回路25は、LO信号がRFポート及びIFポートに生じないようにする働きをする。FETスイッチ15は、ブロック23からの局部発振器信号を、ダイプレクサ回路29及びRF-I F結合回路25を経由してFETスイッチに結合された無線周波数信号と混合する働きをする。

10

【0017】

図1Bは、LO信号用にコモンモードにした場合の、図1Aに示した種類のミキサの簡略化した回路図である。図1Bから、ドレイン電圧は $V_{D(off)}$ （ $V_{D(off)} - V_D$ 、オフ状態において）と $V_{D(on)}$ （ $V_D - I_D R_D$ 、オン状態において）との間に遷移があるように示されている。ここで、 V_D は電源である。抵抗 R_D は、トランジスタを通過するDC電流を制限するため、LO信号に対する負荷としての働きをする。この構成では、より高いドレイン電圧が所要の直線性を得るために必要とされる。

20

【発明の開示】**【発明が解決しようとする課題】****【0018】**

図1A及び図1Bに示した種類のミキサの効率は一般に、高周波装置による結合損失及び不安定性のために低下される。さらに、回路のトポロジーが局部発振器23からの信号を増幅するため、特別な終端器が良好な性能を実現するために必要とされることが多い。回路は一般により高い動作DC電圧も必要とし、より大きな電流を消費する。その上、局部発振器23の分離は、回路の非対称性（例えば、ソースが接地され、一般にRF-I F回路25を形成する変換器は、その中心タップにおいて負荷に接続される）のために不完全になることが多い。

30

【0019】

その結果、低周波の安定性及び局部発振器のより良い分離だけでなく混合セルに対する高周波の駆動レベルの転送を改良し、非直線性及び相互変調歪みのレベルを低減させるミキサが有用になる。

【課題を解決するための手段】**【0020】**

本発明の一態様は、第1の入力信号を局部発振器から受信する第1の入力ポートと、この第1の入力信号を第2の入力信号と結合して出力信号を発生するための混合セルとを備えるミキサである。このミキサは、混合セルと第1の入力ポートとの間に接続され、第1の入力信号を成形するための第1の回路も備えることが好ましい。

40

【0021】

本発明のこの態様によれば、第1の入力信号は1つ以上のパルスを有し、第1の回路は1つ以上のパルスの少なくとも1つの立上り及び立下り時間を減少させることが好ましい。

【0022】

さらに、本発明のこの態様によれば、第2の入力信号は所定の周波数であり、ミキサによって作られた出力信号はこの所定の周波数よりも低い周波数であることが好ましい。しかしながら、この第2の入力信号は所定の周波数であるのに対して、出力信号の周波数はこの所定の周波数よりも大きい。

50

【0023】

さらに、本発明のこの態様によれば、混合セルは、それぞれがゲート、ドレイン及びソース端子を有する第1及び第2のトランジスタを備え、第1の回路はこれらの第1及び第2のトランジスタのゲートの間に接続されることが好ましい。トランジスタは電界効果トランジスタから成ることがより好ましい。

【0024】

第1の回路は、第1及び第2のトランジスタのゲートに関連したキャパシタンスを共振させる二重同調ネットワーク (dual-tuned network) から構成することがさらに望ましい。さらになお、この二重同調ネットワークは一对の並列なL-C同調ネットワークから構成し、各並列なL-Cネットワークは1つのトランジスタのゲートに接続される。その上、第2の入力信号は変圧器を介して混合セルに結合される。この変圧器は0/180度形の変圧器から構成されることが最も好ましい。

10

【0025】

別の実施態様では、第1の回路は、トランジスタの各ゲート間に直列に接続された一对の並列なR-Cネットワークも備える。この点に関して、局部発振器は、一对の並列なR-Cネットワークの間の点において接続されることが好ましい。

【0026】

別の態様では、本発明はミキサを備えることが望ましい。このミキサは、局部発振器から第1の入力信号を受信するための第1の入力ポートと、無線周波数のソース又はシンクと接続するための第2のポートと、中間周波数のソース又はシンクと接続するための第3のポートとを備えることが好ましい。このミキサは、局部発振器が第2及び第3のポートから分離されるように、結合素子を介して第1の入力ポートに接続されたスイッチング回路も備えることが好ましい。

20

【0027】

本発明のこの態様によれば、結合素子は変圧器を備える。この変圧器が変圧器バラン (transformer balun) を含むことが最も好ましい。

【0028】

さらに、本発明のこの態様によれば、スイッチング回路は、それぞれがゲート、ドレイン及びソース端子を有する一对の電界効果トランジスタを備え、各ゲート端子が変圧器に接続されることが好ましい。それに加えて、各ゲート端子は、パルス成形回路を介して変圧器に接続される。このパルス成形回路は一对の並列なR-Cネットワークを備え、各R-Cネットワークは各トランジスタのゲートに接続されることが好ましい。

30

【0029】

さらになおも、本発明のこの態様によれば、スイッチング回路は、それぞれがゲート、ドレイン及びソース端子を有する一对の電界効果トランジスタを備え、各ゲート端子が結合素子に接続される。その点において、この結合素子は0/180度形の分相器を含むことができる。

【0030】

さらに、本発明のこの態様によれば、各ゲート端子は、パルス成形回路を通して結合素子に接続される。このパルス成形回路も一对の並列なL-C回路ネットワークを備え、各L-Cネットワークは各トランジスタのゲートに接続される。その上、この一对の並列なL-C回路ネットワークはスイッチングネットワークのゲートコンダクタンスと同調を取るように動作することが好ましい。

40

【0031】

別の態様では、本発明は情報通信装置を備える。この装置は好ましいことに、ネットワークを介して伝達された情報を送信又は受信するための手段を含み、前記送信又は受信するための手段はミキサを含む。このミキサは、位相が約180度異なる第1の出力及び第2の出力を有する第1の変圧器と、この第1及び第2の出力に接続されたパルス成形ネットワークと、ゲート端子がそれぞれパルス成形回路に接続された少なくとも2つのFETを含む、このパルス成形ネットワークに接続された混合セルと、を備える。

50

【0032】

本発明のこの態様によれば、FETのゲート端子は、第1の変圧器を通して送られる信号によって正弦波状に駆動される。

【0033】

さらに、本発明のこの態様によれば、この装置はさらに、第1、第2、第3及び第4のポートを有する第2の変圧器を備え、第1のポートは位相が第2のポートとは約180度異なるRF出力信号を供給し、第3のポートは第2及び第4のポートの位相にほぼ一致するIF出力を与える。

【0034】

さらになお、この装置は、無線周波数の送信機及び無線周波数の受信機から成るグループから選択された電子装置であることが好ましい。この装置は、携帯電話、携帯情報端末、モデム、ラップトップ、デスクトップコンピュータ、衛星電話、及び地上通信電話から成るグループから選択された電子装置とすることもできる。

【0035】

前述したことに加えて、本発明の別の態様は、比較的小さい歪み、高いダイナミックレンジの反射モードのコミュテーション用FETによる二重平衡ミキサである。この二重平衡ミキサは望ましいことに、局部発振器(LO)の駆動信号を相当大きくすることを要求することなく、小さい雑音指数及び高いダイナミックレンジを提供する。本発明の態様では、ポート間の分離が振幅及び位相相殺技術を用いて減少される。このポート間の分離は一般に、こうしたミキサの設計に固有のものであり、LO及びRF又はLO及びIFポートのいずれかのRFポートとIFポートとの間の信号の漏洩によって引き起こされると考えられている。このことは結果として一般に、回路の複雑性と、別のまた一般的に複雑なダイプレクサ又は送受切換え器のフィルタ処理についての要求とを減少させる。本発明の各種の態様に基づいて実現されたミキサは、変圧器の対称性が維持及び制御される場合は、周波数帯域の全体にわたり+40dBmを超える3次の入力インターセプト点(third order input intercept point)(IIP₃)を実現することができる。

【0036】

別の態様では、本発明は、新規な構成を使用すると共に非直線性及び相互変調歪みの減少したレベルで動作する平衡受動反射形FETミキサである。このミキサは、FETのドレインにDCバイアスをまたFETのゲートに高いレベルの信号を加えて反射コムミュテーションモードで動作する、改良された高いダイナミックレンジで歪みが小さいFET又はMESFETベースの二重平衡形ミキサである。このミキサはまた望ましいことに、一般に+17dBmの小さいLO信号の駆動レベルで小さい歪み及び高い直線性を提供するが、駆動レベルをより小さく又はより高くすることができ、また駆動レベルに限定されることはない。このミキサはまた、フィルタ処理を必要とすることなく、RF周波数及びIF周波数の重なりを有し、またLO及びRF周波数又はLO及びIF周波数のいずれかを有する広い周波数帯域を処理するアップ及びダウン変換の両方に役に立つ。このミキサは好ましいことに、L帯域以下の周波数の集中素子の変圧器(lumped element transformer)及びL帯域を超える周波数の分散素子(マイクロストリップ/ストリップライン/吊されたストリップライン)の変圧器で作られる。このミキサは望ましいことに、高い信号レベルの入力を歪みを最小にして処理することもできる。

【0037】

別の態様では、本発明は、効率及び3つの不平衡ポートの任意の2つ間の固有の分離において改良された、比較的小さい歪み及び高いダイナミックレンジの反射モードのコミュテーション用FETによる二重平衡ミキサを有する。ミキサのRFポート及びIFポートの周波数は、重ね合わされている。さらに、LO及びRFポート又はLO及びIFポートのどちらかも、重なり合った周波数を持つことができる。非絶縁ポートにおけるLOの分離は、ローパス、ハイパス、帯域通過又は帯域阻止用のフィルタを用いることによって実現される。このミキサは好ましいことに、2つの50オームのポート(シグマポート及びデルタポート)及びシグマポートと同相でデルタポートとは180度位相がずれた2つの

10

20

30

40

50

より高いインピーダンスのポートを有する、4ポート形で0/180度の分相変圧器として使用される変圧器によって固有の分離を実現する。I F及びR F出力ポートは、シグマポート又はデータポートのいずれかから作られる。L O信号が、一方のF E T又はF E Tのネットワークが動作状態（オン）で、他方のF E T又はF E Tのネットワークが非動作状態（オフ）となるように、相補位相（0/180度の分相）となるように変圧器を通してF E Tのゲートに送られる。望ましい分離に基づいて、フィルタを合計ポート又はシグマポートのいずれか又は両方で使用することができる。

【0038】

別の態様では、勾配成形回路の一部として設けられた並列なL C同調回路ネットワークは、所定の周期においてL O駆動信号のエネルギー転送速度を改良するため、F E Tのオン抵抗により混合セルの中で発生した非直線性を減少させる。

10

【0039】

別の態様では、外部の並列なL Cネットワークと併せて直列の同調されたネットワークは（リード線のインダクタンス及びゲートソース間のキャパシタンスに依存する動的な駆動によって形成された、ゲート及びソースにわたって示されるF E T構造体の一部として、）、L O入力信号の立上り及び立下り時間を最小にする。

【0040】

さらに別の態様では、並列なL Cで同調されたネットワーク及び直列の同調されたネットワークが使用される場合、ミキサの効率が著しく向上して、このため減少されたL O信号レベルを用いて1 dBの圧縮点を維持するように、L O入力信号が高められる。

20

【0041】

別の態様では、本発明は電界効果トランジスタのミキサであり、第1のポートを備えることが好ましい。この第1のポートでは、局部発振器（L O）の入力信号は変形率4の入力変圧器によって相補モード（0/180度）分割され、帯域幅及びエネルギー変換（好ましくは、50オームから200オームへのインピーダンス変換）のレベルに依存して変化し、F E T又はF E Tのネットワークが相補モードで動作するように、結合コンデンサを通して少なくとも2つのF E T又はF E TのネットワークのゲートにA C接続される。F E T又はF E Tのネットワークのそれぞれは、自身のソースが接地され、ドレインが0/180度のL O変圧器のより高いインピーダンスのポートに接続されることが好ましい。本発明のこの態様によれば、この回路構成はL O信号を増幅し、それを長方形のパルス（好ましくは、デューティサイクルが50%）に成形する。成形されたL O信号の迅速な立上り及び立下り端部により、F E Tは反射コミュテーション（reflective commutation）（切換え）モードとして、飽和（オン）ピンチオフ（オフ）に交互に切り替わるように強制される。さらに、本発明のこの態様によれば、F E T及びF E Tのネットワークはゲート、ソース及びドレインを有する二重F E Tとすることができ、F E Tのネットワークはゲートと一緒に接続され、さらにドレインも好適に一緒に接続され、またソースが接地されるような方法で並列に接続された2つ以上のF E Tとすることができる。この方法で前記ネットワークを形成するためにF E Tを並列に接続することにより、F E T内の固有のドレインからソースへの「オン」抵抗（ r_{ds-on} ）が減少されて、F E Tスイッチにおける非直線性の部分が少なくされる。

30

40

【0042】

さらに、L O入力の変圧器は好ましいことに、ミキサに必要な周波数又は帯域幅に応じて、集中素子又は分散素子とすることができる。

【0043】

さらに別の態様では、本発明に基づいて実現されたミキサは、アップ及びダウン変換の両方で使用することができる。

【0044】

さらに別の態様では、本発明に基づいて実現されたミキサでは、追加のフィルタ処理を必要とせずに、周波数はR Fポート及びI Fポートにおいて、またL O-R Fポート又はL O-I Fポートのいずれかで重なり合うことができる。フィルタ処理は環境によっては

50

、R Fポート又はI Fポートのいずれかに対するL Oからの漏洩を分離するために必要であるが、必ずしも両方で必要になることはない。

【発明を実施するための最良の形態】

【0045】

例えばミキサが能動素子の中で振幅－非線形動作によって動作するとしても、この能動素子は線形周波数シフタ（linear frequency shifter）として動作することが一般に望ましい（また期待される）。周波数シフトされた信号が減衰又は増幅される程度は、ミキサの重要な特性である。その点において、ミキサの線形特性は、その3次のインターセプト点（I P 3）によって評価することができる。さらに、変換利得は正又は負とすることができ、通常慣例的に、負の変換利得は変換損失と呼ばれることが多い。

10

【0046】

図2は、非線形のネットワーク／回路に対するシステム応答のモデルを示す。このモデルは、本発明の態様に基づいて、2つの入力部 $x_1(t)$ 及び $x_2(t)$ を有するミキサ回路の利得圧縮とインターセプト点との間の関係を確立するために使用される。図2では、非線形のネットワーク／回路に対するシステム応答が、2つの入力、すなわちR F（無線周波数）入力とL O（局部発振器）入力とを用いて例示される。このモデルは非線形回路の中に存在する動的な効果は含まないが、そのような効果を含む場合は一般に、分析を一層複雑なものにするだけで、結果を感知できるほど変化させることはない。

【0047】

システムの非線形の伝達特性は、下記のようにべき級数を用いて記述することができる。

20

【数1】

$$y(t) = a_1 x(t) + a_2 x(t)^2 + a_3 x(t)^3 + a_4 x(t)^4 + a_5 x(t)^5 + a_6 x(t)^6 + \dots + a_n x(t)^n, \quad (1)$$

ここで、 $x(t)$ は入力信号であり、 $y(t)$ は出力信号である。

【0048】

式(1)は、下記のように書き換えることができる。

【数2】

$$y(t) = a_{10} x_1(t) + a_{01} x_2(t) + a_{11} x_1(t) x_2(t) + a_{20} x_1(t)^2 + a_{02} x_2(t)^2 + a_{21} x_1(t)^2 x_2(t) + a_{21} x_1(t) x_2(t)^2 + \dots, \quad (2)$$

30

ここで、係数 a_{10} 及び a_{01} は中間周波数（I F）の出力 $y(t)$ に対するR F入力信号 $x_1(t)$ 及びL O信号 $x_2(t)$ の直接結合に対応し、 a_{11} は変換利得又は損失を表し、また係数 a_{ij} は高次の非線形動作を記述する。

【0049】

I P₃の計算をするために、2トーン試験信号を下記のように加えることができる。

$$x_1(t) = \alpha \cos \omega_1 t + \beta \cos \omega_2 t \quad (3)$$

また、L O信号が下記のように与えられる。

$$x_2(t) = \gamma \cos \omega_3 t \quad (4)$$

40

I P₃の計算を行う場合、3次の非直線性が一般に重要である。式(1)は、下記のように記述できる。

$$y(t) = a_1 x(t) + a_3 x(t)^3 \quad (5)$$

式(5)は、次のように書き換えることができる。

【数 3】

$$\begin{aligned}
y(t) = & \left[a_1 \alpha + \frac{3a_3 \alpha^3}{4} + \frac{3a_3 \alpha \beta^2}{2} + \frac{3a_3 \alpha \gamma^2}{2} \right] \cos \omega_1 t + \left[a_1 \beta + \frac{3a_3 \beta^3}{4} + \frac{3a_3 \beta \alpha^2}{2} + \frac{3a_3 \beta \gamma^2}{2} \right] \cos \omega_2 t \\
& + \left[a_1 \gamma + \frac{3a_3 \gamma^3}{4} + \frac{3a_3 \gamma \beta^2}{2} + \frac{3a_3 \gamma \alpha^2}{2} \right] \cos \omega_3 t + \left[\frac{3a_3 \alpha^3}{4} \cos 3\omega_1 t + \frac{3a_3 \beta^3}{4} \cos 3\omega_2 t + \frac{3a_3 \gamma^3}{4} \cos 3\omega_3 t \right] \\
& + \frac{3a_3 \alpha^2 \beta}{4} [\cos(2\omega_1 t + \omega_2 t) + \cos(2\omega_1 t - \omega_2 t)] + \left[\frac{3a_3 \alpha \beta^2}{4} [\cos(2\omega_2 t + \omega_1 t) + \cos(2\omega_2 t - \omega_1 t)] \right] \\
& + \frac{3a_3 \alpha \gamma^2}{4} [\cos(2\omega_3 t + \omega_1 t) + \cos(2\omega_3 t - \omega_1 t)] + \left[\frac{3a_3 \beta \gamma^2}{4} [\cos(2\omega_3 t + \omega_2 t) + \cos(2\omega_3 t - \omega_2 t)] \right] \\
& + \frac{3a_3 \alpha^2 \gamma}{4} [\cos(2\omega_1 t + \omega_3 t) + \cos(2\omega_1 t - \omega_3 t)] + \left[\frac{3a_3 \gamma \beta^2}{4} [\cos(2\omega_2 t + \omega_3 t) + \cos(2\omega_2 t - \omega_3 t)] \right] \\
& + 3a_3 \left[\frac{\alpha \beta \gamma}{4} [\cos(\omega_1 t + \omega_2 t + \omega_3 t) + \cos(\omega_1 t + \omega_2 t - \omega_3 t)] \right] + 3a_3 \left[\frac{\alpha \beta \gamma}{4} [\cos(\omega_1 t - \omega_2 t + \omega_3 t) + \cos(\omega_1 t - \omega_2 t - \omega_3 t)] \right]
\end{aligned} \tag{6}$$

【0050】

n 次のインターセプト点 (I P_n) は、小信号状態から外挿された n 次の項が基本波の外挿されたパワーを横切る点である。この n 次のインターセプト点は、下記の式によって与えられる。

$$I P_n = P + \Delta P / (n - 1) \tag{7}$$

ここで、I P_n は d Bm を単位にしたときの n 次のインターセプト点であり、P は d Bm を単位にしたときの基本周波数のパワーであり、また ΔP は望ましい出力信号と不要な n 次の d B 単位の出力生成物との間の差である。P は入力された I P_n (I I P_n) が計算される又は望まれる場合は入力パワー P_{in} と呼ばれ、また出力された I P_n (O I P_n) が望まれる場合は、P は出力パワー (P_o) と呼ばれる。

【0051】

変換圧縮 (Conversion compression) は、その上で R F 対 I F の出力が直線性から外れる R F 入力レベルである。このレベルの上では、R F 入力レベルにおける付加的な増加は、結果として出力レベルにおいて等しい増加をもたらすことはない。変換損失が 1 d B 増加する入力パワーレベルは、1 - d B 圧縮点 (I C P) と呼ばれる。

【0052】

(6) 及び (7) から、入力された 3 次のインターセプト点 (I I P₃) は、次のように表すことができる。

【数 4】

$$[IIP_3]_{DBM} = dB_{20} \left[\sqrt{\frac{a_1}{3a_3}} \right] \tag{9}$$

$$[ICP_{1dB}]_{DBM} = [IIP_3]_{DBM} + dB_{20} \left[\frac{1}{2} \sqrt{1 - 10^{-\frac{1}{20}}} \right] \tag{10}$$

$$[IIP_3]_{DBM} \cong [ICP_{1dB}]_{DBM} + 15.6 dB \tag{11}$$

【0053】

前述したように、典型的なダイオード二重平衡形ミキサに関しては、1 - d B 圧縮点は

L O 駆動レベルよりも 6 d B 低い。相対的に、受動反射形 F E T ミキサは、L O 駆動レベルよりも数 d B（一般に、6 d B）高い。

【0054】

(9)、(10)及び(11)から下記の式が得られる。

【数5】

$$[LO]_{DBM(reflection-FET)} \cong [ICP_{1dB}]_{DBM(reflection-FET)} - 6 \text{ dB} \quad (12)$$

$$[IIP_3]_{DBM(reflection-FET)} \cong [LO]_{DBM(reflection-FET)} + 21.6 \text{ dB} \quad (13)$$

10

出力された3次のインターセプト点は、次の式で与えられる。

【数6】

$$[OIP_3]_{DBM(reflection-FET)} \cong [LO]_{DBM(reflection-FET)} - [Conversion \text{ Loss}]_{dB} + 21.6 \text{ dB} \quad (14)$$

【0055】

式(11)～(14)は一般に、L O パワー I I P₃ とミキサの 1 - d B の圧縮点との間の一般的な関係及び I I P₃ と 1 - d B の圧縮点との間の差に対して良好な近似値を提供する。これは素子（ダイオード、F E T、バイポーラ）及び空間配列（topology）に依存するが、一般に 15 ～ 20 d B である。

20

【0056】

L O パワーレベル、1 - d B 圧縮及び3次のインターセプト点の間のトレードオフは、分離、帯域幅、及び単一トーンの相互変調レベルを向上することを試みる複数ダイオード方式においてさえも必要である。小さい歪みの混合は、F E T のバイアスが加えられないチャンネルが混合素子として使用される場合は、通常は少量の L O パワーを用いて可能である。

【0057】

30

デューティサイクルが 50 % の方形波信号を急速な立上り及び立下り時間で駆動することは、通常実現することが困難であるため、ゲートのキャパシタンスが二重同調ネットワーク（直列及び並列の同調ネットワーク）によって共振され、F E T のゲートが正弦波状に駆動される。このことは一般に、混合セルへのエネルギーの転送を向上させ、同時に F E T ネットワークを切り換えるために使用される L O レベルの勾配を増加させる。スイッチング機構に基づいて F E T の中に現れる、結果として生ずる信号対歪み比（S D R）は、次の式によって記述することができる。

【数7】

$$SDR \cong 20 \log \left[\frac{s}{v_{in} f_{in}} \right] - 4 \text{ dB} \quad (15)$$

40

$$s = \left[\frac{v_g}{t} \right]_{t=t_r, t_f} \quad (16)$$

【0058】

ゲート電圧のスイングの勾配 S は、入力周波数 f_{in}、ゲート電圧信号のスイング v_g、及び入力信号の電圧 v_{in} に関連付けられる。(16) から、勾配 S を増加することによって、S D R を改善することができる。これはゲート電圧信号の振幅を増加すること又はゲ

50

ート電圧のスイングの立上り／立下り時間を減少することのいずれかによって実現できる。
。（16）からはさらに、 v_{in} の大きさが小さくなることにより歪みが改善されることが分かる。しかしながら、トレードオフが存在する。 v_{in} の大きさはゲートソース間の抵抗を減らすことによって小さくすることができるが、変換損失がより大きくなるという代償を払う必要がある。さらに、FETのゲートソース間に最適な値の R_{gs} を外側から接続することによって、FETのゲートソース間の信号スイングの有効な大きさが減少し、これにより感知できるほど変換損失を増加させずに、SDRを改良することができる。これにより所定の周期内で最大のエネルギー転送を行うためのインピーダンスレベルの最適化が結果として図られるため、変換損失をそれと分かるほど増加させずに3次の相互変調歪みを改善することができる。

10

【0059】

前述の内容を考慮すると、本発明の態様によれば、スイングネットワーク又は混合セルを含むFETのゲートは直接接続する必要がないことが認識される。一般に、このため望ましいことに、図3に示すように、LO信号の入力部と混合セルとの間にパルス成形回路を挿入することができる。図3に示すように、こうしたミキサ210は、混合セル又はスイッチング回路230に接続されたパルス成形回路220を備える。図示のように、RFポート及びIFポート235、239は、シンク／ソース及びソース／シンク端末としての役目をする。これらのポート235、239は、入力／出力回路242を通して混合セル230に接続されることが好ましい。さらに、ミキサ210は、LO信号に接続するためのポート245を備える。LO信号は、入力回路ブロック252を通して混合セル230に接続される。これにより望ましいことに、スイッチングFETのゲートとLOポートとの間に並列同調ネットワークを挿入して、SDRを改善することができ（式（16）の中で提供されるように）、その結果、所定の周期内で最大のエネルギー転送を行うことができ、これにより最適な低周波の安定性が提供される。このように、小さい変換損失と相互変調歪みとの間にトレードオフが存在する。しかしながら、ゲートからソースへの抵抗を、変換損失を最適にするため及びIMD（相互変調歪み）を改良するために選択することができる。例えば、本発明のこの態様は、減少されたレベルの非直線性及び相互変調歪みを用いて動作する、二重平衡受動反射形のFETミキサとして実現される。この二重平衡の構成は、FETの電流－電圧（ $I-V$ ）特性の強い2次の非直線性を打ち消すが、3次の非直線性を最小にすることはない。さらに、ゲート電圧（LO信号）の不十分なスイング及び限定された勾配は、さらに3次歪みを増加させる動的な非直線性を招来する。

20

30

【0060】

本発明のこの態様を具体化するミキサ回路の別の実施例は、以下に詳細に説明される。こうした回路を説明する前に、図4の方を向いて本発明の別の態様を説明する。

【0061】

特に、図4Aは、本発明の別の態様によるミキサ280の概略ブロック図である。図示のように、ミキサ280は、入力／出力回路290を通してRFポート及びIFポート286、287に接続された混合セル284を備える。混合セル284は、結合ブロック294及び付加的なLO入力回路296を通してLO信号ポート292にも接続される。本発明のこの態様によれば、ミキサ280の性能は、結合回路294を設けて局部発振器（LO）をRFポート及びIFポート286、287からより良く分離することによって、改善することができる。図4Bは、本発明のこの態様による回路の配列を示す。図4Bのミキサ300は、結合素子又は回路306、マッチング又は入力回路308、スイッチング回路312、RF－IF結合回路316及び好適にはI／O回路290を含むダイプレクサ320を備える。このミキサ300は、それぞれポート245、235及び239を含む3つのポート324、326及び328も備える。局部発振器のソース332はポート324でミキサに接続され、一方RFのシンク／ソース336及びIFのシンク／ソース338は、それぞれポート326及び328に接続される。また、バイアス電圧用ソース342は、スイッチング回路312に接続される。

40

【0062】

50

図示のように、局部発振器 324 は、結合素子 306 を経由してミキサに接続される。この結合素子 306 は、例えば伝送回線用バラン (transmission line balun) などの変圧器を備えることが好ましい。この結合素子 306 は、マッチング回路 308 を通ってスイッチング回路 312 に接続される。スイッチング回路 312 は、図 4C に示すように、マッチング回路 308 に対して配列及び接続された一対の FET を備えることが好ましい。特に、マッチング回路 308 は、それぞれの FET (Q1 及び Q2) のゲート端子及びソース端子に跨って接続される。これらの FET は、例えば SOT343 のプラスチック容器の中に搭載された GaAs 形 MESFET の MMIC 装置を含むことができる。図 4B に最も良く図示されているように、局部発振器のソース 332 は、マッチング回路 308 を接地することなく、スイッチング回路 308 並びに RF ポート及び IF ポート 326, 328 から分離することができる。その代わりに、マッチング回路 308 は結合素子 306 に接続され、この結合素子が次にグラウンドに接続される。この配置により LO 信号の増幅が防止され、LO 信号の入力部に結合素子が配置されるため、DC の動作点が改善される。その点において、ミキサ 300 はより小さい DC 電圧及び電流で動作し、その結果、真の差動演算になるため、すなわちソースは接地されず、また負荷は必要とされないために、LO の分離が改善される。

【0063】

一般に、LO 信号は、スイッチング回路 312 及びポート 326 及び 328 を動作させるように機能する。ポート 326 及び 328 はそれぞれ、ダイプレクサ 320 を通って RF-IF 結合回路 316 に接続される。この RF-IF 結合回路 316 が変圧器バランを備えて、LO 信号が RF ポート及び IF ポート 326, 328 に生じないようにすることが好ましい。この RF-IF 結合回路は、RF 及び IF 信号を IF 信号のインピーダンスに変換する役目も果たす。スイッチング回路 312 は、LO 信号の周波数でオン及びオフに切り替わる。これにより結果として、スイッチング素子、例えばスイッチング回路 312 を含む図 4C の中の FET の Q1 及び Q2 の抵抗に経時変化が生じる。ダイプレクサ回路 320 は、当業者には周知のように、アップ周波数変換及びダウン周波数変換の間に IF 及び RF 信号をフィルタ処理するように動作する。アップ周波数変換の間に、入力エネルギーがポート 328 に注入され、RF 信号がポート 326 から抽出される。ダウン周波数変換の間には、入力エネルギーがポート 326 に注入されて、IF 信号がポート 328 から抽出される。

【0064】

ここで図 5 を参照すると、ミキサ 400 の概略図が示されている。図 3 に関連して前に説明したように、本発明の態様は、LO の入力部と混合セルとの間にパルス成形回路を備えるミキサを提供することである。図 5 は、本発明の態様に基づいて実現できるミキサ 400 の実施例を示す。このミキサ 400 は、マッチング回路又は入力回路 404、パルス成形回路 406、混合セル又はスイッチング回路 408、RF-IF 結合回路及びダイプレクサ 414 を備える。

【0065】

マッチング回路 404 は、外部の局部発振器の信号源 424 に接続するための不平衡な入力ポート 420 を備える。このマッチング回路は、混合セル 408 に局部発振器の信号を伝達するための出力ポート 426 も備える。混合セル 408 は、それぞれがゲート、ソース及びドレイン端子 (G, S, 及び D) を有する一対の FET トランジスタ Q1 及び Q2 を備えるように示されているが、別の FET を使用する混合セルも可能である。トランジスタ Q1, Q2 が直列に接続されるように、ソース端子を一緒に結合することが好ましい。このように接続するので、FET Q1 のドレイン端子に流入する電流は、第 2 の FET Q2 のドレイン端子から流出し、FET Q2 のドレイン端子から流入する電流は、FET Q1 のドレイン端子から流出する。ゲート端子は直接一緒に結合されていないが、その代わりパルス成形回路 406 を含む一対の並列の R-C 回路 ($R_{S1}-C_{S1}$ 及び $R_{S2}-C_{S2}$) を経由して接続される。次に、局部発振器信号が、図示のようにそれぞれの R-C 回路を通して、FET Q1, Q2 のゲート端子に接続される。これらの FET Q1,

Q 2 は両方とも、印加される局部発振器信号に応答して、同時にオン又はオフのいずれかに駆動される。

【0066】

図示のように、各 F E T のゲートは、R / C の並列回路 (Q 1 の R_{S1} , C_{S1} ; Q 2 の R_{S2} , C_{S2}) を介して駆動される。 R_{Sx} (R_{S1} 及び R_{S2}) は、ゲート回路にダンピング (性質係数を下げる) 機能を設け、またゲートへの連続的なパワー転送を制限して、F E T のゲートを破壊することなくより高い L O のパワーレベルを入力できるようにすることが好ましい。 C_{Sx} (C_{S1} 及び C_{S2}) は、L O 信号の立上り及び立下り端部に対して R_{Sx} (R_{S1} 及び R_{S2}) の制限するような効果を抑制することが好ましい。このため、 C_{Sx} (C_{S1} 及び C_{S2}) は Q_x (Q_1 及び Q_2) をより急速に切り替わるように駆動するため、好ましいことに混合効率を高め、また相互変調 (I M) 性能を改善する。

10

【0067】

結合ネットワーク 4 1 2 は、端子 4 1 2₁ 及び 4 1 2₂ でパルス成形回路 4 0 6 と整合する第 1 のポートと、第 3 の端子 4 1 2₃ でダイプレクサ回路 4 1 4 と整合する第 2 のポートとを備えている。この結合ネットワーク 4 1 2 は、伝送回線用バランを備えており、このバランは、入力進行波の電圧を第 1 のポートにおいて端子 4 1 2₁, 4 1 2₂ の間で等しく分割するために接続された第 1 及び第 2 の伝送回線素子を含み、これらの第 1 及び第 2 の伝送回線素子によって発生された進行波の電流を合計して、第 3 の端子 4 1 2₃ において流出進行波を発生する。第 3 の端子 4 1 2₃ は、ダイプレクサ回路の第 1 の端子に接続され、一方結合ネットワーク 4 1 2 の第 4 の端子 4 1 2₄ は、ダイプレクサ回路の第 4 の

20

【0068】

ミキサ回路 4 0 0 は、外部のバイアスソースに接続されたバイアス回路 4 7 0 も備えることができる。このバイアス回路 4 7 0 は、直流のバイアスを第 1 及び第 2 の F E T トランジスタのドレインに与えるため、直流回路の経路は、バイアスのソース、結合ネットワーク、F E T トランジスタのドレイン端子、及び F E T トランジスタのソース端子の間で定義される。第 1 及び第 2 の F E T トランジスタはそれぞれ、プラスチック容器 (S O T 3 4 3) の中に搭載された G a A s 形 M E S F E T の M M I C 装置を含むことができる。さらに、局部発振器の入力回路 4 0 4 は好ましいことに、インダクタとコンデンサとの並列の組合せを含む。ミキサ 4 0 0 の構成要素及び集中回路素子は、1 0 0 k H z から 1 0 0 0 M H z (1 G H z) までの周波数の範囲で動作するように選択される。

30

【0069】

ここで図 6 を参照すると、図 5 の回路の変形例が示されている。ミキサ 5 0 0 は、付加的な素子として、マッチング回路 5 1 2 と局部発振器 4 2 4 との間に接続された変圧器 5 1 0 を備える。マッチング回路 5 1 2 は、4 つの端子を有する 4 ポート装置を備える。さらに、図 5 では F E T Q 1, Q 2 のソース端子は接地されているが、それらの端子はマッチング回路 5 1 2 の端子に接続される。図 6 は、直線性、L O の分離、及び効率が改善された単一平衡形のミキサ 5 0 0 を示す。この回路は、動作点が D C バイアス電圧だけでなく L O 信号の振幅に基づいて決定されるという、本発明の別の態様を示す。図 6 に示すように、変圧器 (バラン) 5 1 0 は、L O 信号が接地されていることに対して、両方のトランジスタの共通したソースの分離を行い、改良されたマッチングに対するインピーダンス変換に対応する。この変圧器 5 1 0 (バラン: 平衡-不平衡変圧器) は、磁気コアが付いた又は付かない巻線変圧器、多層のプレーナ変圧器又は同軸ケーブルベースの変圧器を含むことができる。さらに、この配列により、L O の反射減衰量に対して付加的なインピーダンス変換が提供される。図 6 によれば、結合器/変換器のブロック 4 1 2 は、単純な磁気コアが付いた又は付かない巻線バラン変圧器、巻線インピーダンス変圧器又は同軸の伝送回線変圧器とすることができる。回路を動作させるために、追加の L O 負荷は必要ではない。本発明のこの態様によれば、変圧器 (バラン) がミキサの不平衡の L O 入力部と平衡入力部との間 (F E T のゲートとソースとの間) に組み込まれて、これにより好ましいことに、差動モードの動作のために L O の分離が改善される。さらに、動作点を最適

40

50

にすることによって、またL Oの増幅を無くすることはできないにしても小さくすることによって、D Cの効率を向上させることもできる。

【0070】

さらに、相対的なインピーダンスが異なるために、R F信号は、F E Tが非導通（オフ状態）の場合は位相シフトすることなくそれぞれのF E Tトランジスタ（Q₁及びQ₂）によって反射され、またF E Tが導通（オン状態）の場合は180度位相シフトされて、それぞれのF E Tトランジスタ（Q₁及びQ₂）によって反射される。ダイプレクサ回路は、中間周波数の信号を励磁進行波信号（excitant traveling wave signal）から分離する。第1及び第2のF E TトランジスタQ_x（Q₁及びQ₂）に入力されるR F信号は、局
部発振器信号の各半サイクルの間にR F信号のコミュテーションが対称的であるように、
導通状態がオン及びオフの間にF E TトランジスタQ_x（Q₁及びQ₂）から反射され、こ
れにより反射波形の中のR Fの反射された信号成分は現存の進行波から相殺されて、中間
周波数（I F）信号が生成される。

【0071】

図7は、図6に基づいて、L O信号をコモンモードで動作するミキサ回路の簡略化した回路図を例示する。この方式では、グラウンドV_{LO}/2に対して半分のL O電圧を与え、これにより電圧のスイングがオフ状態のV_D−V_{LO}/2と、オン状態の[V_{D(on)}+V_{LO}/2]との間に入るようにすることによって、従来技術の欠点が克服される。このように、例えば図1Bの従来技術の回路と比較する場合、同じ直線性を実現するためには、より小さいV_Dを使用することが好ましい。

【0072】

図8は、図6の方式を、二重及び三重の平衡受動形F E Tミキサに対して直線性、分離及び効率を改善している三重平衡ミキサ700にまで拡張した、本発明のさらに別の態様を例示している。前述の説明から理解されるように、図8の結合素子は、T1及びT2として図示された変圧器を備えている。パルス成形ネットワークは、結合変圧器と混合セルとに接続される一対のR−Cネットワークを備えている。混合セルは、変圧器T3によって形成されるR F−I F結合回路に接続される、4個のF E T配列を含む。ダイプレクサは、容量性素子C2及びC3並びに変圧器T4及びT5によって形成される。図示のように、ドレイン供給電圧は、R F−I F結合回路を経由してF E Tに接続される。

【0073】

ここで図9を参照すると、本発明の態様による二重平衡ミキサ810のブロック図が示されている。このミキサ810は、図2及び図3に関連して前述したミキサのさらに別の実施例である。図示のように、このミキサは、結合ネットワーク814、パルス／勾配成形ネットワーク又は回路818、混合セル又はスイッチング回路822（又は832）及びハイブリッド変圧器836を含む。ハイブリッド変圧器836は、4つのポート836₁₇, 836₁₈, 836₁₉及び836₂₀を含むことが好ましい。このミキサ810は任意に、第1及び第2のフィルタネットワーク840, 842を含むことができ、また好適にもドレインバイアス電圧ネットワーク852を含む。このドレインバイアス電圧ネットワーク852は、図示のように、ドレインバイアス電圧をD C電源854からハイブリッド変圧器836を介して混合セル822／832に供給する。

【0074】

図9に示すように、局発振器（L O）の信号はソース858から供給されて、不平衡−平衡形変圧器814の入力部814₁に加えられる。変圧器814は、位相が約180度異なる2つの出力部（814₃, 814₄）を有する。これらの2つの出力部は、パルス成形ネットワーク818によって混合セル又はスイッチング回路822（又は、下記に説明するように832）に接続される。変形例では、変圧器814は、一対の分流抵抗と組み合わせて2つの結合コンデンサによってパルス成形ネットワーク818に接続される。これらの分流抵抗は、ゲート電圧をD Cブロックする働きをする。ドレインバイアス電圧回路852は、スイッチング回路のドレインを供給する。このスイッチング回路は、好ましいことにスイッチングネットワーク822／832を含むF E T又はトランジスタをL

Ｏ信号用の増幅器に変換する。ＬＯ信号は増幅されると、比較的急速な立上り及び立下り時間を有する方形波（クリップされた正弦波）になり、スイッチング回路８２２／８３２をＲＦ入力信号に対して高速インピーダンス変化スイッチにする。

【００７５】

ＲＦポート及びＩＦポートは、４ポート式で０／１８０度の変圧器８３６において形成される。ここでは、ＲＦポート又はＩＦポートをデルタポート８３６_{１９}又は合計（又はシグマ）ポート８３６_{２０}のいずれかから形成することができる。ＲＦ信号は、出力ポートＣ８３６_{１７}とＤ８３６_{１８}との間に分割されまた反射されて、印加されたＬＯ信号により極性を変化させる経時変化するインピーダンスを形成する。結果として生ずるＩＦ信号は、どのポートがＲＦ入力として使用されるかに基づいて、デルタポート８３６_{１９}又はシグマポート８３６_{２０}において結合する。フィルタネットワーク８４０又は８４２、又は両方のフィルタネットワークは、ＬＯから分離されないポートに接続されて、ＬＯの漏洩を減少させ、またＬＯ対ＩＦ及びＬＯ対ＲＦの分離を向上させる。

【００７６】

ミキサのシグマポート及びデルタポートにおけるフィルタは、ローパス、ハイパス、帯域通過形又は帯域阻止形のフィルタとすることができる。４ポート式で０／１８０度のハイブリッド変圧器８３６は、典型的なGuannella形の変圧器を含むことが望ましい。この変圧器は、超高域の性能（マルチデケード（multi-decade）の帯域幅）に対応し、シグマポートとデルタポートとの間及びＣポートとＤポートとの間の固有の分離を含む。好ましいことに、Ｃポート及びＤポートは通常２００オームであり、一方シグマポート及びデルタポートは５０オームである。前記ミキサのＦＥＴのドレインからＣ及びＤポートに加えられた同相信号は、シグマポートにおいては結合し、デルタポートにおいては相殺される。これとは逆に、Ｃ及びＤポートに加えられた位相不一致の信号は、シグマポートでは相殺され、デルタポートでは加えられる。入力としてデルタポートに加えられた信号は、１８０度の位相分割の中でＣ及びＤポートにおいて３ｄＢ小さく分割される。入力として合計ポートに加えられた信号は、ゼロ度の位相分割の中でＣ及びＤポートにおいて３ｄＢ小さく分割される。

【００７７】

図１０は、本発明の別の態様による４つの独特な不平衡ポートを有する、４ポート式の０／１８０度のハイブリッド変圧器８７０のブロック図を示す。この図面は、これら４つの独特なポート間の位相関係を示す。これら４つの独特なポートは、シグマポート８３６_{２０}及びデルタポート８３６_{１９}においてＲＦポート及びＩＦポートを形成し、一方ポートＣ８３６_{１７}及びポートＤ８３６_{１８}はＲＦ信号の入力に対する出力部であり、また結合され変換されたＩＦ信号の出力に対する入力部である。

【００７８】

図１１は、本発明の別の態様による４ポートネットワーク式の０／１８０度のハイブリッド変圧器８７２の配線図を例示する。シグマポートにおける入力は、前述した位相関係により、デルタポートにおいて相殺され、その逆も同様であるため、これら２つのポート間の分離が提供される。図１０（８７０）及び図１１（８７２）の回路は、集中及び分散した素子又は構成要素を用いて実現することができる。その点において、図１０及び図１１では、各ブロックＷ１～Ｗ４は変圧器の巻線を例示する。これらの図面は、変圧器の回路を含む巻線間の配線も示す。

【００７９】

図１２は、トライファイラ巻線式変圧器（trifilar wire transformer）８７５を用いて、図１０及び図１１に示した機能を実現する別の方法を示す。変圧器８７５は離散的な媒体に限定されず、また集中素子を実現できる。トライファイラ巻線式変圧器８７５は、ＶＨＦの範囲又はそれ以下の周波数で使用するのに实际的である。ＦＥＴのスイッチングネットワークのドレインに接続する接点を形成するＣポート及びＤポート８３６_{１７}及び８３６_{１８}は、変圧器のより高いインピーダンスの側であり、デルタポート及びシグマポート８３６_{１９}及び８３６_{２０}は位相及び増幅の関係によって分離される。

【0080】

スイッチングネットワーク822/832は、ソース、ゲート及びドレイン端子を有する2つ以上のFETから構成される。図13は、2つの独立したFETを含み、1つの可能な構成から成るネットワーク822を示す。このネットワーク822は、各ゲート881、882及び各ドレイン883、884の端子にアクセスするような方法で接続される。図示のように、ソース(S1、S2)はグラウンドに接続されて、1つの共通端子に作られる。

【0081】

図14は同様の接続を示すが、この場合は4つのFETを使用して、全体的にネットワーク822と同様の働きをするネットワーク832を形成する。この場合、2つ以上のFETが並列に接続されるため、各部分はFETの真の並列接続を成形するために、共通のゲート、共通のドレイン及び共通のソースを含む。これにより、FETが一般にほぼ I_{DS} のオン状態で動作しているときに、ソースからドレインへのチャネルの抵抗(R_{DS})を比較的小さくすることができる。

【0082】

LO変圧器814の実施例が、図15に示されている。この変圧器は0/180度の位相スプリッタとして動作して、前述したように、FETのゲート(図13及び図14に示す)を交互にオン及びオフ動作をするように制御する。さらに、50オームから200オームの変圧器が使用される場合、インピーダンス変換を行うことによって2次電圧をより高くすることができる。これにより一般に、電圧の振幅をピンチオフ(V_{GS} がオフ)及び I_{DSS} (飽和電流)に達するほど十分に高くすることができる。ドレインで電流が制限されたDC電圧でバイアスされる場合、混合セルはLO信号に対して増幅器及びリミッタとして動作して、結果としてデューティサイクルが50%の長方形のパルス信号が生じる。その点において、LO信号はインピーダンス変換によってより高い電圧レベルに変換され、次に混合セル(例えば、二重FETネットワーク)によって増幅され、またさらに制限される。混合セルの増幅及び信号制限機能は一般に、LO信号の立上り及び立下り時間を減少させ、このことはゼロ交差領域を減少させるため、スイッチング速度が改善される。LO信号のゼロ交差近くの領域を減少させることは、ショットキーダイオードによるミキサと比較する場合、直線性が高いという性能を実現する上で、FETによるミキサが備えている利点である。

【0083】

図16は、考えられる勾配成形ネットワーク818を例示する。図示のように、ネットワーク818は一对の並列なLC回路素子を備えており、これらの回路素子はLO変圧器と混合セルのゲート端子との間に直列に挿入されている。ネットワーク818は、効率を高めるため及び混合セル(FETネットワーク)によってもたらされた非直線性の部分を減少させるために、直列に同調されたネットワークと共に(ゲートが担うインダクタンス及びゲートソース間のキャパシタンスに依存する動的な駆動によって形成された、ゲート及びソースにわたって示されたFETの構造の一部として)、LO信号の勾配を高める。ここで図17を参照すると、本発明の態様によるミキサ900の実施例が示されている。このミキサ900は、コミュテーション(スイッチング)反射形ミキサとして動作する。ミキサ900においては、二重平衡ミクシング機能を実現するための種々のブロック間の接続、及び4ポート式0/180度のハイブリッドのデルタポートにおけるRFの入力及び合計ポートにおけるIFの出力は、前述した回路を用いて実現される。RFポート及びIFポートは、信号の流れを変化させずに交換することができる。この実施形態では、RF-IFポートは分離され、またどこにRF及びIFポートが接続されるかに応じて、LO-RF又はLO-IFのいずれかが分離される。このため、周波数はRFポート及びIFポートの中で、またLO-RF及びLO-IFポートのいずれかに重なることができる。RFポート及びIFポートは、LO-RF又はLO-IFのいずれかの周波数が重なり、フィルタ処理することが困難である場合は、柔軟性のために交換することもできる。入力信号の電圧反射は、FETがオープンモードの場合は同相であり、スイッチがショ

10

20

30

40

50

ートモードの場合は不一致の位相を後方に反射する。2つの反射された信号は混合生成物を形成して、入力信号がデルタポートにおいて送られる場合は、シグマポート836₂₀では結合し、デルタポート836₁₉では相殺され、逆の場合も同様である。図示のように、ミキサ100は、オプションのフィルタ842を備えることもできる。

【0084】

例えば、二重FET形ミキサを使用する場合、Q1及びQ2は、Q1及びQ2がオフの場合、RF信号源430からのRF信号をFETのドレインに接続する伝送回線の部品のインピーダンスよりも高いインピーダンスを示す。また、Q1及びQ2がオンの場合は、Q1及びQ2はRF信号をFETのドレインに接続する伝送回線のインピーダンスよりも低いインピーダンスを与える。RF信号は好ましいことに、オフ状態の場合は、Q1及びQ2によって位相シフトされずに、Q1及びQ2のそれぞれによってほぼ完全に反射され、またその信号は、Q1及びQ2がオン状態の場合は180°位相シフトされて、Q1及びQ2のそれぞれによってほぼ完全に反射される。このように、局部発振器信号の各半周期の間のRF信号のコミュテーションはほぼ対称的であり、反射された波形内のRF反射信号の成分は流出する進行波からほぼ相殺されて、中間周波数(IF)の信号が生成される。結合ネットワークはまた好ましいことに、ほぼ50オームからのRF入力信号をほぼ200オームに変換するため、変換効率が改善され、また反射された逆方向の伝搬の中の反射された信号をほぼ50オームに変換する。

【0085】

式(16)に関連して前に説明したように、FETミキサのSDR性能は、ゲート電圧のスイング(S)の勾配を増加することによって改善することができる。このことは、勾配を増加すること(ゲート電圧信号の振幅を増加すること)又はゲート電圧のスイングの立上り/立下り時間を減少することのいずれかによって達成することができる。同様に、歪みに関する性能は、入力電圧信号の振幅を小さくすることによって改善することができる。このことは、変換損失を増加させることになるが、ゲートソース間の抵抗を減少することによって達成することができる。解決策は、前述したように、また図面に関連して説明したように、最適な値の抵抗をFETのゲートとソース間に加えて、ゲートとソース間の信号スイングの有効な大きさを減らして、変換損失を認められるほど増加させずに、SDRを改善することである。この方法では、ゲートは最大エネルギー転送に対するインピーダンスに関して最適化され、これにより変換損失が控えめに増加するだけで3次のIMD性能が向上する。

【0086】

さらに、図17に示すように、RF及びIFを4ポート(1/180度)式ハイブリッド変圧器から交換可能に接続できる第2及び第3のポートも設けられる。これらのポートは、シグマポート及びデルタポートと考えられる。一般に、RF及びIF変圧器は、シグマ、デルタ、C及びDと呼ばれる4つの能動ポートを有し、ポートC及びDにおいて等しい位相及び等しい振幅で入力される信号は、シグマポートで結合しデルタポートで相殺され、この逆の場合も同様である。ポートC及びDは一般に200オームのより高いインピーダンスのポートであり、シグマ及びデルタポートは一般に50オームのより小さいインピーダンスのポートであり、特性インピーダンスが100オームの伝送回線を有している。フィルタはシグマポート又はデルタポートのいずれかで又は両方のポートで同時に使用して、必要に応じて、第2及び第3のポートに対するLO信号の漏洩を減衰させることができる。バイアス回路は、RF及びIF側の4ポートで0/180度式のハイブリッドの同相端子に直流(DC)を提供し、このハイブリッドはバイファイラ又はトライファイラ巻線及び電流制限抵抗を有する2つの変圧器を含むため、DC回路の経路がバイアスのソースと、2つの変圧器の巻線と、FETトランジスタのドレイン端子との間で定義される。バイアスデカップリング用コンデンサを、電源を通る漏洩に対して付加的なフィルタ処理を行うために加えることができる。LO、RF及びIFポートは、結合コンデンサを通してAC接続される。

【0087】

4ポートで0/180度式のハイブリッド結合器は、第1の巻線及び接続された第2の巻線を有するトライファイラ巻線を用いて作ることができる。第1の巻線は好ましくは一端が接地されて、不平衡モードで50オームにおいてデルタポートを形成し、センタタップを有する第2の巻線が50オームにおいてシグマポートを形成する。ポートC及びDは、第2の巻線の2つの外側の端部から一般に200オームにおいて作られる。

【0088】

このLO変圧器は、1:4のインピーダンス(50オームから200オーム)で、FETを十分な飽和及びピンチオフ(I_{DSS} 及び V_{GS} がオフ)に駆動するために、増加した電圧信号の出力に対する位相分割変圧器であることが好ましい。このLO変圧器は、Guanella形又はトライファイラ形で、2次タップされた1:4の位相分割変圧器とすることができる。この変圧器は、偶数モードの電流が伝送回線の中を流れることを妨げて、奇数モードの信号のみが伝搬できるような働きをする1:4のフェライトビード(ferrite bead)であることが好ましい。偶数モードのインピーダンスがソースのインピーダンスに匹敵するようになり、約100kHzの小さいカットオフ周波数の原因である場合は、この機構は機能を停止することが望ましい。

10

【0089】

FET又はFETのネットワークは、一方のトランジスタが導通(オン)し、この時他方が非導通(オフ)するような方法で、LO変圧器によって相補モードで駆動されて、完全なショートモード又は完全なオープンモードにおいて入力信号に対して完全反射を行うことが好ましい。反射された入力信号は、前述した条件に基づいて、合計、シグマ又はデルタポートのいずれかにおいて相殺される。これにより、3つのポートの組合せの中の2つで簡単な位相及び振幅の相殺による分離が行われるため、ミキサは本質的に二重平衡形である。ゲートに現れるLO駆動信号は増幅されるため(ドレインとソース間のバイアスにより)、スイッチングFETネットワークのゲートに生じる電圧は、FETをカットオフ及び飽和させるに十分大きく、このためLO信号の立上り及び立下り時間(ゼロ交差)を減少させる。

20

【0090】

本発明の様々な態様に基づいて実現されたミキサは、+17dBmの名目LO信号レベルで動作するように示してきたが、さらに高い出力レベル(1-dBの圧縮点に関して)を作り、また改良された直線性(3次のインターセプト点に関して)を示している。これらのミキサは、700から1200MHz及び1800から2200MHzのRFの範囲を含む様々な用途に対して設計することができる。例えば、1800から2200MHzのRFの範囲を対象にするミキサは、60から200MHz(+17dBmにおいて)のLO範囲及び1840から2275MHzのIF範囲を用いて実現される。変換損失は一般に9.5dBであり、通常は10.5dB以下である。入力される3次のインターセプト点は一般に+38dBmよりも大きく、一方1-dBの圧縮点は一般に+23dBmである。LO-RF分離は少なくとも40dBであり一般的には50dBである。LO-IF分離は少なくとも40dBであり一般的には50dBである。また、RF-IF分離は少なくとも17dBであり一般的には20dBである。このミキサは一般的に、単相の+5ボルトDC電源から50mA以下の電流を得る。本発明の様々な態様に基づいて実現されるミキサは、表面実装容器の中に収納され、New Jersey州PatersonのSynergy Microwave Corporationによって製造されている。

30

40

【0091】

本発明の態様に基づいて実現されるミキサは、情報、データ又は電話、携帯電話、RF又は、一般に、通信ネットワークを介する信号を通信するために使用される多数の装置の中で使用することができる。例えば、そのような装置は、受信機、携帯電話、携帯情報端末、モデム、ラップトップ、デスクトップコンピュータ、衛星及び地上電話を含むが、これらに限定されることはない。さらに、このミキサは、携帯電話及び衛星の基地局で、又は一般にアップ又はダウンの周波数変換が実行される場所で使用することができる。このミキサは、有線ネットワークの中で使用することもできる。

50

【0092】

本発明の様々な態様に基づいて得られた回路の配列及びS D Rの計算は、特定の周波数帯域に限定されることはなく、また媒体の適切な選択（集中又は分散した媒体）によってより高い周波数帯域にまで拡張することができる。さらに、歪み及び高次の非直線性を減少させることに對する本発明の方式は、ミキサに限定されずに、フィードバック及び他のパラメータに依存するが、増幅器や発振器にも有効である。

【0093】

本願の発明を特定の実施形態を参照して説明してきたが、これらの実施形態は本発明の原理及び用途を単に例証するものであることは理解されよう。例えば、上述したミキサは、前述した集中素子及び他の部品の選択に応じて、種々のR F及びI Fの周波数並びに様々な周波数範囲にわたって動作するように実現することができる。このため、これらの例証となる実施形態に対して多数の変形例を作ることができ、また添付した特許請求の範囲によって定義された本発明の精神及び範囲から逸脱することなく、別の装置を発明することができることは理解されよう。

【図面の簡単な説明】

【0094】

【図1 A】従来技術のミキサの実施形態を示す図である。

【図1 B】従来技術のミキサの実施形態を示す図である。

【図2】非線形のネットワーク又は回路素子に対するシステム応答のモデルを示す図である。

【図3】本発明の一態様によるミキサを例示する概略ブロック図である。

【図4 A】本発明の一態様によるミキサの概略ブロック図を例示する図である。

【図4 B】本発明の一態様によるミキサの回路図を例示する図である。

【図4 C】図4 Bの混合セルの配列を例示する図である。

【図5】本発明の一態様によるミキサの回路図を例示する図である。

【図6】本発明の一態様によるミキサの回路図を例示する図である。

【図7】本発明の一態様によるミキサの簡略化した回路図を例示する図である。

【図8】本発明の一態様によるミキサの回路図を例示する図である。

【図9】本発明の一態様によるミキサの回路図を例示する図である。

【図10】本発明の一態様による0 / 180度のハイブリッド変圧器を例示するブロック図である。

【図11】本発明の一態様による0 / 180度のハイブリッド変圧器の回路図を例示する図である。

【図12】本発明の一態様による0 / 180度のハイブリッド変圧器の回路図を例示する図である。

【図13】本発明の一態様によるスイッチング回路又は混合セルの回路図を例示する図である。

【図14】本発明の一態様によるスイッチング回路又は混合セルの回路図を例示する図である。

【図15】本発明の一態様による変圧器に対する回路図を例示する図である。

【図16】本発明の一態様による勾配成形ネットワークを例示する図である。

【図17】本発明の一態様によるミキサの回路図を例示する図である。

【符号の説明】

【0095】

252 入力回路

220 パルス成形回路

230 混合セル又はスイッチング回路


235 R F（シンク／ソース）

239 I F（シンク／ソース）


242 I / O回路

2 8 4	混合回路又はスイッチング回路	
2 9 0	I / O 回路	
2 9 4	結合回路	
2 9 6	入力回路	
3 0 6	結合素子	
3 0 8	マッチング回路	
3 1 2	スイッチング回路	
3 1 6	R F - I F 結合回路	
3 2 0	ダイプレクサ	
3 3 2	局部発振器	10
3 3 6	R F 信号ソース	
3 3 8	I F 信号のシンク / 負荷	
4 0 4	マッチング回路	
4 1 2	結合器 / 変換器	
4 2 4	局部発振器	
4 3 0	R F 信号ソース	
4 3 3	I F 信号のシンク / 負荷	
4 7 0	ドレインバイアス電圧用ソース (オプション)	
5 1 0	変圧器 (バラン)	
5 1 2	マッチング回路 (差動形)	20
8 1 4	インピーダンス変圧器バラン (0 / 1 8 0 度の位相スプリッタ)	
8 1 8	勾配成形ネットワーク	
8 2 2	混合セル (F E T) ネットワーク回路	
8 3 6	4 ポート、0 / 1 8 0 度のハイブリッド変圧器	
8 4 0	フィルタネットワーク	
8 4 2	フィルタネットワーク	
8 5 2	ドレインバイアス電圧用ネットワーク	
8 5 4	D C 電源	
8 5 8	L O 信号発生器 (ソース)	


【図 1 A】




【図 1 B】




【図 2】




【図 3】




【図 4 A】




【図 4 B】




【図 4 C】



【図 5】




【图 6】




【図 7】

FIG. 7




【図 8】

FIG. 8




【図 9】

FIG. 9




【図 10】

FIG. 10




【図 11】


FIG. 11




【図 12】




【図 13】




【図 16】




【図 14】



【図 15】



【図 17】



フロントページの続き

- (72)発明者 ウルリッヒ・エル・ローデ
アメリカ合衆国ニュージャージー州07458, アッパー・サドル・リバー, ヒルクレスト・ドライヴ 52
- (72)発明者 アントニオ・アルメイダ
アメリカ合衆国ニュージャージー州07066, クラーク, ストーンヘンジ・テラス 184
- (72)発明者 アジャイ・クマール・ボダー
アメリカ合衆国ニュージャージー州07410-6100, フェアローン, フィフス・ストリート 9-18
- (72)発明者 ヴァシーム・アーメド
アメリカ合衆国ニュージャージー州07604, ハスブルック・ハイツ, パサデナ・アヴェニュー 225
- (72)発明者 ニコライ・イルコフ
ドイツ連邦共和国, 14513 テルトウ, ボーデシュトラッセ 4デー
- (72)発明者 クラウス・ユルゲン・シュープ
アメリカ合衆国ニュージャージー州07456, リングウッド, カスター・ドライヴ 39

審査官 上田 智志

- (56)参考文献 国際公開第99/039432 (WO, A1)
特開平06-334440 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
H03D 7/00-7/22