

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-52545
(P2008-52545A)

(43) 公開日 平成20年3月6日(2008.3.6)

(51) Int.Cl.
G06F 7/58 (2006.01)

F I
G O 6 F 7/58 A

テーマコード (参考)

審査請求 未請求 請求項の数 4 O L (全 8 頁)

(21) 出願番号 特願2006-228975 (P2006-228975)
(22) 出願日 平成18年8月25日 (2006.8.25)

(71) 出願人 000002325
セイコーインスツル株式会社
千葉県千葉市美浜区中瀬1丁目8番地
(74) 代理人 100079212
弁理士 松下 義治
(72) 発明者 佐藤 豊
千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内


(54) 【発明の名称】 乱数発生回路

(57) 【要約】

【課題】 ノイズから物理的乱数を発生させる簡易な回路構成の乱数発生回路を提供する。

【解決手段】 本発明の乱数発生回路は、ソースが電源に接続され、ゲートがドレインに接続された第1PチャンネルMOSトランジスタと、ソースが接地され、ゲートがドレインに接続され、ドレインが第1PチャンネルMOSトランジスタのドレインと接続された第1NチャンネルMOSトランジスタからなる基準電圧部と、ソースが電源に接続された第2のPチャンネルMOSトランジスタと、ソースが接地され、ゲートが第2PチャンネルMOSトランジスタのゲートと接続され、ドレインが第1PチャンネルMOSトランジスタのドレインと接続された第1のNチャンネルMOSトランジスタからなる反転増幅部と、第1PチャンネルMOSトランジスタのドレインに一端が接続され、第2PチャンネルMOSトランジスタのゲートに他端が接続された半導体スイッチとを有する。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

ソースが電源に接続され、ゲートがドレインに接続された第 1 の P チャンネル MOS トランジスタと、ソースが接地され、ゲートがドレインに接続され、ドレインが前記第 1 の P チャンネル MOS トランジスタのドレインと接続された第 1 の N チャンネル MOS トランジスタとから構成された基準電圧部と、

ソースが電源に接続された第 2 の P チャンネル MOS トランジスタと、ソースが接地され、ゲートが第 2 の P チャンネル MOS トランジスタのゲートと接続され、ドレインが前記第 1 の P チャンネル MOS トランジスタのドレインと接続された第 1 の N チャンネル MOS トランジスタとから構成された反転増幅部と、

前記第 1 の P チャンネル MOS トランジスタのドレインに一端が接続され、前記第 2 の P チャンネル MOS トランジスタのゲートに他端が接続された半導体スイッチと

を有することを特徴とする乱数発生回路。

【請求項 2】

前記基準電圧部の基準電圧と、前記反転増幅器の論理閾値電圧とが等しいことを特徴とする請求項 1 記載の乱数発生回路。

【請求項 3】

前記第 1 の P チャンネル MOS トランジスタと第 2 の P チャンネル MOS トランジスタとのトランジスタサイズが同一であり、前記第 1 の N チャンネル MOS トランジスタと第 2 の N チャンネル MOS トランジスタとのトランジスタサイズが同一であることを特徴とする請求項 1 または請求項 2 に記載の乱数発生回路。

【請求項 4】

前記半導体スイッチが MOS トランジスタによるトランスファゲートであることを特徴とする請求項 1 から請求項 3 のいずれかに記載の乱数発生回路。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、物理的乱数を発生する乱数発生回路に係わり、例えば、IC カードやプログラム内蔵の 1 チップマイコンなどのセキュリティ機能に必要な暗号鍵の生成に用いる乱数の発生に適した乱数発生回路に関する。

【背景技術】**【0002】**

ID や暗号キー等の機密保持に用いられる乱数発生回路には高いランダム性が必要とされている。

乱数とは、自然界に存在するランダム現象を利用する物理的乱数と、人為的に作成する疑似乱数に大別される。

ここで、疑似乱数は論理回路やソフトウェアによって、人為的に乱数を生成するものであり、パーソナルコンピュータの組み込み乱数回路等が代表例となっている。

しかしながら、疑似乱数は論理回路やソフトウェアにより乱数発生の手順が決まっているため、システムの初期状態が分ってしまえば、比較的容易に乱数が予測することができ、機密保持が不完全となる場合がある。

【0003】

一方、一般的に、物理的乱数は、高いランダム特性を持ち、本質的に暗号学的には安全な乱数とみなせる。

例えば、上記物理乱数としては、電氣的に抵抗体の熱雑音、半導体の P N 接合のショット雑音などがある。

そして、この物理的乱数を用いた乱数発生回路としては、熱雑音素子により発生された熱雑音をサンプリングし、この電荷としてサンプリングして容量手段に蓄え、この容量に蓄積された電圧を増幅し、A / D 変換によりデジタル信号に変換して乱数として出力する技術がある（例えば、特許文献 1 参照）。

10

20

30

40

50

【特許文献1】特開2001-175458号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかながら、上記物理的乱数は、雑音源からの熱雑音等により生成するが、ノイズレベルが微小(数十~数百 μV)であり、その熱雑音を有効な乱数として取り出すために高電圧が必要となる。

一方、LSIの機能の向上による回路の高密度化に対応し、製造における素子微細化が進んでいる。この素子微細化に伴い、素子の耐圧が低下することにより、耐圧が低下してしまう欠点がある。

【0005】

また、機密保持の観点からは、乱数発生回路をLSIのチップ上に取り込むことが必要となるが、物理的乱数を用いる構成とするため、LSI材料としての適合性などの解決すべき課題が多い。

特に、上記従来 of 乱数発生回路は、ノイズのランダム成分を取り出す手段のノイズ増幅器の具体的な構成における素子数が多く、LSIチップの面積を増加させてしまう問題があり、製造コストが上昇してしまう問題がある。

本発明は、このような事情に鑑みてなされたもので、物理的乱数の元となるランダム現象のノイズを発生させ、かつこのノイズを検出して乱数を生成する簡易な回路構成の乱数発生回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

上述した課題を解決するため、本発明の乱数発生回路は、ソースが電源に接続され、ゲートがドレインに接続された第1のPチャンネルMOSトランジスタと、ソースが接地され、ゲートがドレインに接続され、ドレインが前記第1のPチャンネルMOSトランジスタのドレインと接続された第1のNチャンネルMOSトランジスタとから構成された基準電圧部と、ソースが電源に接続された第2のPチャンネルMOSトランジスタと、ソースが接地され、ゲートが第2のPチャンネルMOSトランジスタのゲートと接続され、ドレインが前記第1のPチャンネルMOSトランジスタのドレインと接続された第1のNチャンネルMOSトランジスタとから構成された反転増幅部と、前記第1のPチャンネルMOSトランジスタのドレインに一端が接続され、前記第2のPチャンネルMOSトランジスタのゲートに他端が接続された半導体スイッチとを有することを特徴とする。

【0007】

本発明の乱数発生回路は、前記基準電圧部の基準電圧と、前記反転増幅器の論理閾値電圧とが等しいことを特徴とする。

【0008】

本発明の乱数発生回路は、前記第1のPチャンネルMOSトランジスタと第2のPチャンネルMOSトランジスタとのトランジスタサイズが同一であり、前記第1のNチャンネルMOSトランジスタと第2のNチャンネルMOSトランジスタとのトランジスタサイズが同一であることを特徴とする。

【0009】

本発明の乱数発生回路は、前記半導体スイッチがMOSトランジスタによるトランスファークロッキングであることを特徴とする。

【発明の効果】

【0010】

以上説明したように、本発明の乱数発生回路によれば、基準電源の発生する微小ノイズを、反転増幅回路にて増幅する構成により、簡易な回路にて物理的乱数を容易に発生させることが可能なため、乱数を生成する回路を構成する素子数を、従来例に比較して削減することができ、乱数発生 of 機能を有するLSIのチップサイズを小さくすることとなり、製造コストを減少させることができる。

10

20

30

40

50

【発明を実施するための最良の形態】

【0011】

以下、本発明の一実施形態による乱数発生回路を図面を参照して説明する。図1は同実施形態による乱数発生回路の構成例を示すブロック図である。

この図において、基準電圧部1は、PチャンネルMOSトランジスタMP1とNチャンネルMOSトランジスタMN1とから構成されている。PチャンネルMOSトランジスタMP1は、ソースが電源に接続されており、ゲートがドレインに接続されている。NチャンネルMOSトランジスタMN1は、ソースが接地されており、ゲートがドレインに接続され、かつドレインが上記PチャンネルMOSトランジスタMP1のドレインに接続されている。

【0012】

反転増幅部(インバータ)2は、PチャンネルMOSトランジスタMP2とNチャンネルMOSトランジスタMN2とから構成されている。PチャンネルMOSトランジスタMP2は、ソースが電源に接続されており、ドレインがNチャンネルMOSトランジスタMN2のドレインに接続されている。NチャンネルMOSトランジスタMN2は、ソースが接地されており、ゲートが上記PチャンネルMOSトランジスタのゲートに接続され、かつドレインが上記PチャンネルMOSトランジスタMP2のドレインに接続されている。

【0013】

基準電圧部1の出力する基準電圧レベルと、反転増幅部2の論理閾値電圧(基準電圧レベル)とが同一となるよう、PチャンネルMOSトランジスタMP1及びNチャンネルMOSトランジスタMN1とのトランジスタサイズと、PチャンネルMOSトランジスタMP2及びNチャンネルMOSトランジスタMN2のトランジスタサイズとが設定されている。

また、製造バラツキを考慮すると、好ましくは、基準電圧部1及び反転増幅部2との基準電圧レベルが一致するように、PチャンネルMOSトランジスタMP1及びPチャンネルMOSトランジスタMP2のトランジスタサイズが同一であり、かつNチャンネルMOSトランジスタMN1及びNチャンネルMOSトランジスタMN2のトランジスタが同一となるよう設定する。

【0014】

NチャンネルMOSトランジスタMN3は、PチャンネルMOSトランジスタMP1のドレインとNチャンネルMOSトランジスタMN1のドレインとの接続点Aに一端(ドレインまたはソースのいずれか、例えば、ドレイン)が、PチャンネルMOSトランジスタMP2のゲートとNチャンネルMOSトランジスタMN2のゲートとの接続点Bに他端(ドレインまたはソースのいずれか、例えば、ソース)が接続され、基準電圧部1及び反転増幅部2との間に介挿されたトランスファージェートである。

【0015】

上記NチャンネルMOSトランジスタMN3は、ゲートに入力される制御信号によりオン/オフ制御され、制御信号が「H」レベルであるオン状態の場合に、基準電圧部1の出力する基準電圧を反転増幅部2の接続点Bに対して転送し、制御信号が「L」レベルであるオフ状態の場合、オフ状態となった時点の電圧値を容量4に保持する。

容量4は、コンデンサを設けても良いが、NチャンネルMOSトランジスタの他端の拡散層の容量、PチャンネルMOSトランジスタMP2及びNチャンネルMOSトランジスタMN2それぞれのゲートの容量にて形成された寄生容量を用いても良い。

【0016】

図1の反転増幅部2の入力電圧と、出力電圧との関係を図2を用いて説明する。

PチャンネルMOSトランジスタMP2のゲートとNチャンネルMOSトランジスタMN2のゲートとの接続点Bには、NチャンネルMOSトランジスタMN3を介して、基準電圧部1から基準電圧 V_{in} が入力される。この基準電圧 V_{in} は、反転増幅部2の論理閾値電圧(基準電圧レベル)と同一の値であり、熱雑音による微少電圧 V_{in} (数十 μV ~数百 μV)により不安定に、不規則に揺らいでいる。また、基準電圧レベル V_{in} としては、微少電圧 V_{in} の揺らぎの中心であることから、通常、電源の電圧値と接地との中間の電圧に設定される。

10

20

30

40

50

反転増幅部 2 は、入力電圧 V_{in} 自体が自身の基準電圧レベルと同一のために増幅することがなく、基準電圧レベルからの揺らぎ成分である上記微小電圧 V_{in} を予め設定された増幅率にて反転増幅（例えば、数十倍～数百倍）し、増幅電圧 V_{out} （数 μmV ～数十 mV ）として出力する。

【0017】

ここで、反転増幅部 2 は、微小電圧 V_{in} が小さく、高い周波数（例えば、10 MHz）のため、応答ができない、すなわち反転増幅の動作を行えない。

そのため、NチャネルMOSトランジスタMN3を、ゲートに入力する制御信号を「H」レベルとしてオン状態にし、接続点Bの容量4に電荷を蓄積あるいは放電させて接続点Aの電圧値を供給し、制御信号を「L」レベルとしてオフ状態とし、その時点の微小電圧 V_{in} を容量4サンプリングする。サンプリング周期としては、反転増幅部2の各MOSトランジスタにおける微小な電圧に対する応答速度を考慮して、低周波数（例えば、1 Hz以上100 kHz以下）を用いることが望ましい。

そして、反転増幅部2は、容量4に蓄積されている電荷に対応した電圧の反転増幅動作を行う。

【0018】

次に、図3及び図4を用いて、図1の乱数発生回路の動作の説明を行う。図3は、シミュレーションに用いた回路の構成を示す図である。図4はシミュレーション結果を示す波形図であり、横軸が時刻、縦軸が電圧レベルを示している。ここで、シミュレータとしてはHSPICE（登録商標）を用いた。

また、シミュレーションに用いた図3の回路においては、図1におけるトランスファークゲートのNチャネルMOSトランジスタMN3に換え、NチャネルMOSトランジスタMN4及びPチャネルMOSトランジスタMP3を用いた双方向トランスファークゲート5を用いている。PチャネルMOSトランジスタMP3のソースとNチャネルMOSトランジスタMN4のドレインとを接続点Dにて接続し、PチャネルMOSトランジスタMP3のドレインとNチャネルMOSトランジスタMN4のソースとを接続点Eにて接続している。

【0019】

接続点EにMOSトランジスタにより形成した容量4を接続し、さらに接続点Eを反転増幅部2における接続点Bに接続している。

また、双方向トランスファークゲート5の接続点Dを図示しない基準電圧部1の接続点Aに接続している。すなわち、双方向トランスファークゲート5の一端である接続点Dを基準電圧部1の出力端子である接続点Aへ接続し、双方向トランスファークゲート5の他端である接続点Eを反転増幅部2の入力端子である接続点Bに接続している。

【0020】

図2では、基準電圧部1を省略して、シミュレータの信号源から基準電圧（入力電圧） V_{in} を1.8975として、微小電圧 V_{in} を $\pm 500 \mu\text{V}$ として、三角波の列信号としてNOISE信号を、双方向トランスファークゲート5の接続部Eに入力している。このとき、反転増幅部2の論理閾値電圧も、基準電圧 V_{in} と同一の1.8975Vに設定されている。

また、双方向トランスファークゲート5のオン/オフを制御する制御信号 I_n を、インバータINV1及びインバータINV2により、PチャネルMOSトランジスタMP3及びNチャネルMOSトランジスタMN4各々のゲートに印加している。

【0021】

制御信号 I_n が「H」レベルのとき、インバータINV1により「L」レベルの信号がPチャネルMOSトランジスタMP3のゲートに印加され、インバータINV1及びINV2により「H」レベルの信号がNチャネルMOSトランジスタMN4に印加され、双方向トランスファークゲート5が導通状態（オン状態）となる。

一方、制御信号 I_n が「L」レベルのとき、インバータINV1により「H」レベルの信号がPチャネルMOSトランジスタMP3のゲートに印加され、インバータINV1及

10

20

30

40

50

びINV2により「L」レベルの信号がNチャンネルMOSトランジスタMN4に印加され、双方向トランスファークラップ5が非導通状態（オフ状態）となる。

【0022】

次に、図4により、乱数発生回路の動作説明を行う。

上段の波形は接続部Aから出力される微小電圧 V_{in} の揺らぎを有する基準電圧の波形を示している。基準電圧 V_{in} が $1.8975V$ であり、この基準電圧レベルに対して微小電圧 V_{in} が $500\mu V$ としての揺らぎが、周波数 $1.5MHz$ の三角波のパルス列として重畳している。

中断の信号 I_n は周期が $20\mu s$ 、すなわち周波数 $50kHz$ の、デューティ 50% パルス列（「H」レベル： $5.0V$ 、「L」レベル：接地電圧（ $0V$ ））として入力されている。

下段の信号 Out は、反転増幅回路2が容量4に蓄積された電圧の反転増幅結果の出力電圧レベルを示している。

【0023】

時刻 t_1 において、制御信号 I_n が「L」レベルから「H」レベルに遷移する。これにより、双方向トランスファークラップ5がオン状態となり、微小電圧 V_{in} の揺らぎを有する基準電圧 V_{in} が容量4及び接続点Bに印加される。

このとき、微小電圧 V_{in} の揺らぎの周波数が反転増幅部2の応答速度より早いため、反転増幅部2の出力電圧 V_{Out} は、基準電圧レベルの $1.8975V$ にて出力されている。

【0024】

次に、時刻 t_2 において、制御信号 I_n が「H」レベルから「L」レベルに遷移する。これにより、双方向トランスファークラップ5がオフ状態となり、微小電圧 V_{in} の揺らぎを有する基準電圧 V_{in} が容量4及び接続点Bに印加されず、「L」レベルに遷移した時点で容量4に印加されていた電圧レベルが保持される。

そして、反転増幅部2は、容量4に蓄積されている電圧を増幅して出力電圧 V_{Out} として出力する。

このとき、応答速度によらず、反転増幅部2が容量4に蓄積されている微小電圧 V_{in} を増幅するため、反転増幅部2の出力電圧 V_{Out} は、基準電圧レベルの $1.8975V$ に対して、約 $100mV$ の V_{Out} が重畳された電圧として出力されている。

【0025】

時刻 t_3 において、制御信号 I_n が「L」レベルから「H」レベルに遷移する。これにより、双方向トランスファークラップ5がオン状態となり、微小電圧 V_{in} の揺らぎを有する基準電圧 V_{in} が容量4及び接続点Bに印加される。

このとき、微小電圧 V_{in} の揺らぎの周波数が反転増幅部2の応答速度より早いため、反転増幅部2の出力電圧 V_{Out} は、基準電圧レベルの $1.8975V$ にて出力される。

上述した処理が制御信号 I_n の「H」レベル及び「L」レベル間の遷移により繰り返され、乱数としての出力電圧 V_{Out} が、双方向トランスファークラップ5のオフ状態の際に取り出すことができる。

【0026】

この後、この出力電圧 V_{Out} をそのままA/D変換して、得られたビット列を乱数として用いても良いし、さらに V_{Out} をフィルタにより取り出し、この V_{Out} を増幅した後にA/D変換して得られたビット列を乱数として用いてもよい。

上述した本実施形態の構成により、熱雑音の微小電圧より物理的乱数を得る乱数発生回路を、CMOSインバータ1個による基準電圧部1と、同様にCMOSインバータ1個による反転増幅部2からなる簡易な回路により実現することができるため、従来例に比較して回路を構成する面積を削減することができ、乱数発生回路を設けるチップの製造コストを減少させることが可能となる。

【図面の簡単な説明】

【0027】

50

【図1】本発明の一実施形態による乱数発生回路の回路構成例を示す図である。

【図2】図1の反転増幅部1の増幅特性を示す、入力電圧（横軸）と出力電圧（縦軸）との対応関係を示すグラフである。

【図3】シミュレーションに用いた図1の乱数発生回路の回路構成を示す図である。

【図4】図3の乱数発生回路によるシミュレーション結果を示す波形図である。

【符号の説明】

【0028】


- 1 ... 基準電圧部
- 2 ... 反転増幅部
- 4 ... 容量（コンデンサ）
- 5 ... 双方向トランスファークロスタック

INV1, INV2 ... インバータ


MN1, MN2, MN3, MN4 ... NチャネルMOSトランジスタ

MP1, MP2, MP3 ... PチャネルMOSトランジスタ


【図1】



【図2】



【図3】



【 図 4 】

