



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I573278 B

(45)公告日：中華民國 106 (2017) 年 03 月 01 日

(21)申請案號：099114955

(22)申請日：中華民國 99 (2010) 年 05 月 11 日

(51)Int. Cl. : H01L29/786 (2006.01)

H01L29/49 (2006.01)

H01L21/336 (2006.01)

(30)優先權：2009/05/29 日本

2009-131616

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY

LABORATORY CO., LTD. (JP)

日本

(72)發明人：山崎舜平 YAMAZAKI, SHUNPEI (JP)；秋元健吾 AKIMOTO, KENGO (JP)

(74)代理人：林志剛

(56)參考文獻：

TW 491983A

JP 2009-81413A

US 2005/0170565A1

US 2006/0175609A1

US 2008/0093595A1

US 2008/0197350A1

US 2008/0203387A1

US 2008/0277657A1

US 2009/0020753A1

審查人員：羅文雄

申請專利範圍項數：44 項 圖式數：26 共 126 頁

(54)名稱

半導體裝置及其製造方法

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME


(57)摘要

對於包括電路的顯示裝置之性能而言，包括於電路中的薄膜電晶體之電特性的均勻性及穩定性是重要的。本發明之目的在於提供一種具有低的氫含量之氧化物半導體膜，其使用於具有良好界定的電特性之反交錯型的薄膜電晶體。欲達成此目的，在不暴露於空氣下，以濺射方法連續地形成閘極絕緣膜、氧化物半導體層及通道保護膜。在包括一部份的氧之氣圍中，形成氧化物半導體層，以限制氫污染。此外，使用矽、氧及/或氮的化合物，形成提供於氧化物半導體層的通道形成區域上方及下方的層。

Homogeneity and stability of electric characteristics of a thin film transistor included in a circuit are critical for the performance of a display device including said circuit. An object of the invention is to provide an oxide semiconductor film with low hydrogen content and which is used in an inverted staggered thin film transistor having well defined electric characteristics. In order to achieve the object, a gate insulating film, an oxide semiconductor layer, and a channel protective film are successively formed with a sputtering method without being exposed to air. The oxide semiconductor layer is formed so as to limit hydrogen contamination, in an atmosphere including a proportion of oxygen. In addition, layers provided over and under a channel formation region of the oxide semiconductor layer are formed using compounds of silicon, oxygen and/or nitrogen.

指定代表圖：

圖 1E



符號簡單說明：

100 . . . 基板

101 . . . 閘電極

108 . . . 源極電極

109 . . . 汲極電極

發明專利說明書

(本申請書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：099114955

※申請日：099 年 05 月 11 日

※IPC 分類：

H01L 29/86 (2006.01)
H01L 29/49 (2006.01)
H01L 21/336 (2006.01)

一、發明名稱：(中文／英文)

半導體裝置及其製造方法

Semiconductor device and method for manufacturing the same

二、中文發明摘要：

對於包括電路的顯示裝置之性能而言，包括於電路中的薄膜電晶體之電特性的均勻性及穩定性是重要的。本發明之目的在於提供一種具有低的氫含量之氧化物半導體膜，其使用於具有良好界定的電特性之反交錯型的薄膜電晶體。欲達成此目的，在不暴露於空氣下，以濺射方法連續地形成閘極絕緣膜、氧化物半導體層及通道保護膜。在包括一部份的氧之氣圍中，形成氧化物半導體層，以限制氫污染。此外，使用矽、氧及／或氮的化合物，形成提供於氧化物半導體層的通道形成區域上方及下方的層。

三、英文發明摘要：

Homogeneity and stability of electric characteristics of a thin film transistor included in a circuit are critical for the performance of a display device including said circuit. An object of the invention is to provide an oxide semiconductor film with low hydrogen content and which is used in an inverted staggered thin film transistor having well defined electric characteristics. In order to achieve the object, a gate insulating film, an oxide semiconductor layer, and a channel protective film are successively formed with a sputtering method without being exposed to air. The oxide semiconductor layer is formed so as to limit hydrogen contamination, in an atmosphere including a proportion of oxygen. In addition, layers provided over and under a channel formation region of the oxide semiconductor layer are formed using compounds of silicon, oxygen and/or nitrogen.

四、指定代表圖：

(一) 本案指定代表圖為：第 1E 圖。

(二) 本代表圖之元件符號簡單說明：

100：基板

101：閘電極

108：源極電極

109：汲極電極

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無

六、發明說明：

【發明所屬之技術領域】

本發明關於一種具有由將氧化物半導體膜用於通道形成區域的薄膜電晶體（以下，稱為 TFT）構成的電路的半導體裝置及其製造方法。例如，本發明關於一種電子設備，其中安裝了發光顯示裝置作為其部件，這種發光顯示裝置是以有機發光元件或以液晶顯示板為代表的光電裝置。

在本發明說明中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。

【先前技術】

存在有多種金屬氧化物，並且它們用於各種各樣的用途。氧化銦是眾所周知的材料，且用作液晶顯示器等所必需的具有透光性的電極材料。

有的金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，例如，可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，且已知將這種呈現半導體特性的金屬氧化物作為通道形成區域的薄膜電晶體（參照專利文獻 1 至 4、非專利文獻 1）。

另外，作為金屬氧化物，不僅已知一元氧化物，而且已知多元氧化物。例如，作為包含 In、Ga 及 Zn 的多元氧化物半導體，已知具有同系物（homologous compound）的 $\text{InGaO}_3(\text{ZnO})_m$ （ m ：自然數）（非專利文獻 2 至 4）。

並且，已經確認到可以將上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體用作薄膜電晶體的通道層（參照專利文獻5、非專利文獻5及6）。

專利文獻

[專利文獻1]日本專利申請公開第昭60-198861號公報

[專利文獻2]日本專利申請公開第平8-264794號公報

[專利文獻3]日本PCT國際申請翻譯第平11-505377號公報

[專利文獻4]日本專利申請公開第2000-150900號公報

[專利文獻5]日本專利申請公開第2004-103957號公報

[非專利文獻1] M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor" (透明鐵電薄膜電晶體), *Appl. Phys. Lett.*, 17 June 1996, Vol. 68 p. 3650-3652

[非專利文獻2] M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In_2O_3 - Ga_2ZnO_4 - ZnO System at 1350 °C" (In_2O_3 - Ga_2ZnO_4 - ZnO 類在1350°C時的相位關係), *J. Solid State Chem.*, 1991, Vol. 93, p. 298-315

[非專利文獻3] N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, $\text{In}_2\text{O}_3(\text{ZnO})_m$ ($m=3, 4, \text{ and } 5$),

$\text{InGaO}_3(\text{ZnO})_3$, and $\text{Ga}_2\text{O}_3(\text{ZnO})_m$ ($m=7, 8, 9$, and 16) in the $\text{In}_2\text{O}_3\text{-ZnGa}_2\text{O}_4\text{-ZnO}$ System" (同系物的合成和單晶資料, $\text{In}_2\text{O}_3\text{-ZnGa}_2\text{O}_4\text{-ZnO}$ 類的 $\text{In}_2\text{O}_3(\text{ZnO})_m$ ($m=3, 4$, and 5), $\text{InGaO}_3(\text{ZnO})_3$, and $\text{Ga}_2\text{O}_3(\text{ZnO})_m$ ($m=7, 8, 9$, and 16)), *J. Solid State Chem.*, 1995, Vol. 116, p. 170-178

[非專利文獻4] 中村真佐樹、君塚昇、毛利尚彦、磯部光正, "ホモロガス相、 $\text{InFeO}_3(\text{ZnO})_m$ (m : 自然數) とその同型化合物の合成および結晶構造" (同系物、銦鐵鋅氧化物 ($\text{InFeO}_3(\text{ZnO})_m$) (m 爲自然數) 及其同型化合物的合成以及結晶結構), *固體物理 (SOLID STATE PHYSICS)*, 1993, Vol. 28, No. 5, p. 317-327

[非專利文獻5] K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor" (由單晶透明氧化物半導體製造的薄膜電晶體), *SCIENCE*, 2003, Vol. 300, p. 1269-1272

[非專利文獻6] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors" (室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造), *NATURE*, 2004, Vol. 432 p. 488-492

在氧化物半導體中設置通道形成區的薄膜電晶體可以

實現比使用非晶矽的薄膜電晶體更高的場效應遷移率。

使用這些氧化物半導體在玻璃基板、塑膠基板等上形成薄膜電晶體，並可以期待將其應用於液晶顯示器、電致發光顯示器或電子紙等的裝置。

在主動矩陣型的顯示裝置中，構成電路的薄膜電晶體的電特性是重要的，該電特性左右顯示裝置的性能。尤其是，在薄膜電晶體的電特性之中臨界值電壓（ V_{th} ）是重要的。不用說高場效應遷移率是較佳的，即使場效應遷移率高也當臨界值電壓值高或臨界值電壓值為負時，難以進行作為電路的控制。在薄膜電晶體的臨界值電壓值高並且臨界值電壓的絕對值大的情況下，當驅動電壓低時TFT不能執行開關功能，有可能導致負載。另外，當臨界值電壓值為負時，即使閘極電壓為0V的情況，在源極電極和汲極電極之間也有電流產生，容易變成所謂的常開啓狀態（normally on）。

在採用n通道型的薄膜電晶體的情況下，最好採用如下電晶體，即只有對閘電壓施加正的電壓才形成通道，而產生汲極電流。只有提高驅動電壓才形成通道的電晶體、或即使在負的電壓狀態下也能形成通道而產生汲極電流的電晶體不適用於用於電路的薄膜電晶體。

【發明內容】

本發明的課題之一在於提供一種以使用氧化物半導體膜的薄膜電晶體的閘極電壓儘量近於0V的正的臨界值電

壓形成通道。

此外，本發明說明所公開的另一課題在於減少使用氧化物半導體膜的薄膜電晶體的電特性的不均勻。尤其是，在液晶顯示裝置中，各元件之間具有大的不均勻時可能會發生其 TFT 特性的不均勻所導致的顯示不均勻。

另外，至於具有發光元件的顯示裝置也有如下憂慮：當以對像素電極流過一定的電流的方式配置的 TFT（對配置在驅動電路或像素的發光元件供給電流的 TFT）的導通電流（ I_{on} ）的不均勻大時，在顯示銀幕中產生亮度的不均勻。

本發明的其他課題之一在於使用氧化物半導體提供可靠性高的半導體裝置。

本發明說明所公開的發明的一個方式解決上述課題中的至少一個。

爲了提高氧化物半導體層的特性並減少特性的不均勻，重要的是減少氧化物半導體層中的氫濃度。

於是，藉由使用完全減少含氫量的氧化物半導體，提高薄膜電晶體的電特性，並且實現特性少變化且可靠性高的薄膜電晶體。

在氧化物半導體設置通道形成區的薄膜電晶體的特性受到氧化物半導體層的介面，即氧化物半導體層和閘極絕緣膜的介面、氧化物半導體層和保護絕緣膜的介面或氧化物半導體層和電極的介面的影響，並且還受到氧化物半導體層本身的特性的大影響。

不接觸於大氣地連續形成閘極絕緣膜、氧化物半導體層、通道保護膜，以便在清潔狀態下形成上述介面。較佳的是，藉由在減壓下連續地形成這三層可以實現具有良好的介面的氧化物半導體層，並且可以實現 TFT 的截止時的洩漏電流低且電流驅動能力高的薄膜電晶體。特別是，在包含流量比為 50% 或以上且 100% 或以下，最好為 70% 或以上且 100% 或以下的氧的氣圍中藉由濺射法形成氧化物半導體層，可以防止對氧化物半導體層中的氫混入。

另外，作為氧化物半導體膜，可以使用如下狀態的氧化鋅（ ZnO ）的氧化物半導體，即非晶狀態、多晶狀態、或非晶狀態和多晶狀態混在一起的微晶狀態，所述氧化鋅中添加有元素週期表中第一族元素（例如，鋰（ Li ）、鈉（ Na ）、鉀（ K ）、銣（ Rb ）、鉍（ Cs ））、第十三族元素（例如，硼（ B ）、鎵（ Ga ）、銦（ In ）、鉈（ Tl ））、第十四族元素（例如，碳（ C ）、矽（ Si ）、鍺（ Ge ）、錫（ Sn ）、鉛（ Pb ））、第十五族元素（例如，氮（ N ）、磷（ P ）、砷（ As ）、銻（ Sb ）、鉍（ Bi ））或第十七族元素（例如，氟（ F ）、氯（ Cl ）、溴（ Br ）、碘（ I ））等雜質元素中的其中之一者或多種。或者還可以使用什麼雜質元素都沒有添加的氧化鋅的非晶狀態、多晶狀態或非晶狀態和多晶狀態混在一起的微晶狀態的氧化物半導體。

作為具體的一例，可以使用氧化鎂鋅（ $\text{Mg}_x\text{Zn}_{(1-x)}\text{O}$ ）、氧化鎘鋅（ $\text{Cd}_x\text{Zn}_{(1-x)}\text{O}$ ）、氧化鎘（ CdO ）等的氧

化物半導體、或者以 $\text{InGaO}_3(\text{ZnO})_5$ 為代表的 In-Ga-Zn-O 類氧化物半導體 (a-IGZO)、 In-Sn-Zn-O 類氧化物半導體、 Ga-Sn-Zn-O 類氧化物半導體、 In-Zn-O 類氧化物半導體、 Sn-Zn-O 類氧化物半導體、 In-Sn-O 類氧化物半導體或 Ga-Zn-O 類氧化物半導體中的任一種。另外，因為 In-Ga-Zn-O 類氧化物半導體是其能隙 (E_g) 寬的材料，所以當在氧化物半導體膜上下設置兩個閘電極時也可以抑制截止電流的增大，所以是較佳的。

此外，作為氧化物半導體膜，也可以使用藉由使用包含 SiO_x 的氧化物半導體靶並採用濺射法獲得的包含氧化矽的氧化物半導體膜，典型地藉由使用包含 0.1 重量 (wt) % 或以上且 20 重量 % 或以下的 SiO_2 ，最好包含 1 重量 % 或以上且 6 重量 % 或以下的 SiO_2 的氧化物半導體靶進行成膜，並使氧化物半導體膜包含阻礙晶化的 SiO_x ($x > 0$)，可以實現以薄膜電晶體的閘電壓儘量近於 0V 的正的臨界值電壓形成通道的薄膜電晶體。

可以使用脈衝雷射蒸鍍法 (PLD 法) 及電子束蒸鍍法等的气相法形成氧化物半導體層。在減少氫的觀點來看，最好採用在只有氧的气圍下進行的濺射法。一般地，當採用濺射法時在包含 Ar、Kr 等的稀有氣體的气圍中進行成膜，但是因為這些稀有氣體元素的質量比氧的質量大，所以有可能促進當進行濺射時附著到成膜處理室的內壁或工具的水分或碳化氫等的含氫的气體的脫離。

藉由作為濺射時的氣圍只使用氧，可以防止附著到成

膜處理室的內壁或工具的氣體的脫離。但是，爲了加快沈積速度，也可以不影響到從成膜處理室的內壁等的氣體脫離地混合氧和稀有氣體而使用。具體地，在將氧的流量比設定爲50%或以上且100%或以下，最好設定爲70%或以上且100%或以下的氣圍下進行濺射。

本發明說明所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘電極；在閘電極上不接觸大氣地層疊第一絕緣膜、藉由在包含流量比爲50%或以上且100%或以下，最好爲70%或以上且100%或以下的氧的氣圍中進行濺射法來形成在第一絕緣膜上的氧化物半導體層、以及氧化物半導體層上的第二絕緣膜；對第二絕緣膜選擇性地進行蝕刻來在與閘電極重疊的位置形成保護膜；在氧化物半導體層及保護膜上形成導電膜；以及對導電膜和氧化物半導體層選擇性地進行蝕刻。

此外，本發明說明所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘電極；在閘電極上形成第一絕緣膜；在第一絕緣膜上形成導電膜；對導電膜選擇性地進行蝕刻來形成源極電極或汲極電極；不接觸大氣地層疊第一絕緣膜、藉由在包含流量比爲50%或以上且100%或以下，最好爲70%或以上且100%或以下的氧的氣圍中採用濺射法形成在源極電極或汲極電極上的氧化物半導體層、以及氧化物半導體層上的第二絕緣膜；對第二絕緣膜和氧化物半導體層選

擇性地進行蝕刻形成保護膜及島狀的半導體層；以及覆蓋保護膜及島狀的半導體層地形成第三絕緣膜。

本發明解決上述課題中的至少一個。

在上述製造製程中，將氧氮化矽膜用作第一絕緣膜及第二絕緣膜是特徵中之一。藉由採用將氧化物半導體層夾在氧氮化矽膜之間的結構，可以防止對氧化物半導體層的氫或水分等的侵入或擴散。例如可以在包含氧及氮的氣圍下藉由將矽或氧化矽等用作濺射靶的濺射法形成氧氮化矽膜，或者藉由高密度電漿CVD等所謂的CVD法形成氧氮化矽膜。當藉由CVD法進行成膜時，例如適當地混合矽烷、一氧化二氮、氮而用作反應氣體，即可。

濺射法包括如下方法：作為濺射電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的成膜，而DC濺射法主要用於形成金屬膜。

另外，也有可以設置材料不同的多個靶的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同的材料膜，又可以在同一處理室中同時對多種材料進行放電而進行成膜。

另外，也有使用磁控管濺射法的濺射裝置和使用ECR濺射法的濺射裝置：在使用磁控管濺射法的濺射裝置中，在處理室內部具備磁鐵機構；而在使用ECR濺射法的濺射裝置中，不使用輝光放電而利用使用微波產生的電漿。

也可以將氧化矽膜或氮化矽膜等的絕緣膜用作第一絕

緣膜或第二絕緣膜，但是藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止對氧化物半導體層的氫或水分等的侵入或擴散。最好以在薄膜電晶體中不產生磁滯或充電的條件形成絕緣膜。

此外，在利用濺射法的氧化物半導體的成膜中使用至少包含In、Ga及Zn的氧化物半導體靶，且需要儘量降低靶中的含氫濃度。利用SIMS分析可知在一般的氧化物半導體的靶中包含 10^{20} atoms/cm³或以上且 10^{21} atoms/cm³或以下的氫，但是最好為 10^{19} atoms/cm³或以下。

一般地，藉由將靶材貼合到被稱為墊板的金屬板構成靶。例如，以相同的比率（In₂O₃：Ga₂O₃：ZnO=1：1：1[mol比]）混合包含In（銦）、Ga（鎵）及Zn（鋅）的氧化物並在800℃以上的高溫進行燒結來製造氧化物半導體的靶材。藉由在惰性氣體（氮或稀有氣體）下進行燒結，可以防止混入到靶材中的氫、水分或碳化氫等。也可以在真空中或高壓氣圍中進行燒結，而且還可以一邊施加機械壓力一邊進行燒結。

另外，靶材可以是非晶或結晶，並且如上所述使靶材包含0.1重量%或以上且20重量%或以下的SiO₂，最好包含1重量%或以上且6重量%或以下的SiO₂。在本發明說明中，除了特別指定的情況以外，也有將靶材稱為靶的情形。

一般地，墊板用來冷卻靶材並用作濺射電極，所以主要使用導熱性及導電性優異的銅。藉由在墊板的內部或背面形成冷卻路，且在冷卻路中迴圈用作冷卻劑的水或油脂

等，可以提高靶的冷卻效率。但是，由於水的汽化溫度是 100°C ，因此當將靶保持為 100°C 以上時，不使用水而使用油脂等，即可。

例如，最好藉由電子束熔解貼合靶材和墊板。電子束熔接是指這樣的方法：藉由使在真空氣圍中產生的電子加速而會聚，並將該電子照射到物件物，可以只熔化熔接所希望的部分而不損壞熔接部之外的材料性質地進行熔接。由於可以控制熔接部的形狀及熔接的深度，並且在真空中進行熔接，因此可以防止氫、水分或碳化氫等附著到靶材。

當傳送所製造的靶時，在將靶保持在真空氣圍中或惰性氣圍（氮或稀有氣體氣圍）中的狀態下進行傳送。藉由這製程，可以防止氫、水分或碳化氫等附著到靶。

藉由不暴露大氣而在惰性氣體氣圍（氮或稀有氣體氣圍）下將靶安裝到濺射裝置時，也可以防止氫、水分或碳化氫等附著到靶。

在將靶安裝到濺射裝置之後，進行脫氫處理以去除殘留在靶表面或靶材內部的氫，即可。作為脫氫處理，有在減壓下將成膜處理室加熱到 200°C 或以上且 600°C 或以下的方法、在加熱狀態下反復氮或惰性氣體的引入和排氣的方法等。作為此時的靶冷卻劑，不使用水而使用油脂等，即可。雖然在不加熱地反復氮的引入及排氣時也可以獲得一定的效應，但是更佳在加熱的狀態下進行上述製程。此外，也可以對成膜處理室內引入氧或惰性氣體或氧和惰性氣

體的兩者並使用高頻波或微波來產生惰性氣體或氧的電漿。雖然在不加熱的狀態下也可以獲得一定的效應，但是更佳在加熱的狀態下進行上述製程。

另外，作為用於濺射裝置等的真空裝置的真空泵，例如可使用低溫泵。低溫泵是指在真空室內設置極低溫面，且將真空室內的氣體分子凝結或吸附在該面上而進行捕捉，並進行排氣的泵。低溫泵的排氫或排水分能力高。

特別是，在使用所述加熱及其它的方法來充分地減少氣圍中的氫、水分、碳化氫之後，形成第一絕緣膜、氧化物半導體、第二絕緣膜。

作為在製造薄膜電晶體時使用的氣體，最好使用儘量減少氫、水分或碳化氫等的濃度的高純度氣體。藉由在氣體供給源和各裝置之間設置精製裝置，可以進一步提高氣體純度。作為氣體純度，使用99.9999%或以上的氣體，即可。此外，為了防止從氣體藉由管內壁混入的氣體，最好使用將內表面進行鏡面拋光並由 Cr_2O_3 或 Al_2O_3 被鈍化的氣體藉由管。作為藉由管的接頭（joint）或閥，使用不將樹脂用於密封材料部分中的全金屬閥，即可。

注意，在本發明說明中，連續成膜是指如下狀態：在從第一成膜製程到第二成膜製程的一系列製程中，放置有被處理基板的氣圍不接觸大氣等的污染氣圍而一直控制為真空或惰性氣體氣圍（氮氣圍或稀有氣體氣圍）。藉由進行連續成膜，可以防止氫、水分或碳化氫等再次附著到清潔化了的被處理基板地進行成膜。

此外，導電膜用作源極電極或汲極電極。最好使用鋁、或者添加有銅、矽、鈦、釹、銦、鉬等提高耐熱性的元素或防止小丘產生的元素的鋁合金的單層或疊層形成導電膜。或者，也可以為在鋁或鋁合金的單層或疊層的、下側或上側的一方或兩者，層疊鈦、鉬、鎢等高熔點金屬層的結構。尤其，作為與氧化物半導體層的介面特性優良的材料，可舉出鈦。特別是，當作為導電膜使用鈦膜、鋁膜和鈦膜的疊層時，電阻低，並且因由鈦膜夾上面和下面而不容易產生鋁膜所引起的小丘，從而該疊層適合於源極電極或汲極電極。

另外，也可以採用在閘電極和第一絕緣膜之間還具有氮化矽膜或氧化矽膜的結構。也就是說，閘極絕緣膜也可以採用兩層或其以上的疊層，作為與氧化物半導體層接觸的最上層的膜即第一絕緣膜最好使用氧氮化矽膜，作為在其下層設置的絕緣膜也可以使用氮化矽膜或氧化矽膜。藉由設置氮化矽膜或氧化矽膜，用作防止在TFT的製造製程中基板表面被蝕刻的蝕刻停止膜。氮化矽膜或氧化矽膜也具有如下作用：可以抑制因鈉等可移動離子從包含鈉等鹼金屬的玻璃基板侵入到半導體區域中而使TFT的電特性變化。

可以實現使用氧化物半導體膜的薄膜電晶體的閘極電壓儘量接近於0V的正的臨界值電壓形成通道的結構。另外，可以減少臨界值的不均勻、防止電特性的退化、以及減少TFT偏移到常開啓狀態一側，更佳的是，可以消除偏

移。

【實施方式】

下面，將說明本發明的實施例。

[實施例 1]

在本實施例中，參照圖 1A 至圖 1E 說明薄膜電晶體及其製造製程。

首先，在基板 100 上形成閘電極 101（參照圖 1A）。

作為基板 100，除了如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等藉由熔融法或浮法製造的無鹼玻璃基板、以及陶瓷基板之外，還可以使用具有可耐受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以應用在不鏽鋼合金等的金屬基板的表面設置絕緣膜的基板。

作為基板 100 的尺寸，可以使用 320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm 或 2850mm×3050mm 等。

另外，也可以在形成閘電極 101 之前，在基板 100 上形成基底絕緣膜。作為基底絕緣膜，可藉由 CVD 法或濺射法等，以氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層形成。也可以在基底絕緣膜中添加少量的鹵族

元素例如氟、氯等來使鈉等的可動離子固定化。較佳的是，絕緣膜所包含的鹵族元素的濃度在於可藉由採用 SIMS（二次離子質譜分析計）的分析獲得的濃度峰值為 $1 \times 10^{15} \text{ cm}^{-3}$ 或以上且 $1 \times 10^{20} \text{ cm}^{-3}$ 或以下的範圍內。

使用鈦、鉬、鉻、鉭、鎢、鋁等金屬材料或它們的合金材料來形成閘電極 101。可以藉由濺射法或真空蒸鍍法在基板 100 上形成導電膜，藉由光微影技術或噴墨法在該導電膜上形成掩罩，並且使用該掩罩蝕刻導電膜，來形成閘電極 101。另外，也可以使用銀、金、銅等導電奈米膏藉由噴墨法噴出並焙燒來形成閘電極 101。另外，作為為了提高閘電極 101 的密接性並防止閘電極 101 擴散到基板或基底膜中的阻擋金屬，也可以在基板 100 及閘電極 101 之間提供上述金屬材料的氮化物膜。另外，閘電極 101 可以由單層結構或疊層結構形成，例如可以使用在基板 100 一側層疊鉬膜和鋁膜的結構、層疊鉬膜和鋁與鈱的合金膜的結構、層疊鈦膜和鋁膜的結構、層疊鈦膜、鋁膜及鈦膜的結構等。

在此，藉由濺射法形成鋁膜和鉬膜的疊層膜，並且利用光微影技術選擇性地進行蝕刻。此時，使用第一個光掩罩。注意，由於在閘電極 101 上形成半導體膜及佈線，因此最好將其端部加工為錐形，以便防止半導體膜及佈線的斷裂。

接下來，以不接觸大氣的方式連續地形成成為閘極絕緣膜的第一絕緣膜 102、半導體膜 103、第二絕緣膜 104（

參照圖 1B)。藉由以不接觸大氣的方式連續地進行成膜，生產率高，並且薄膜介面的可靠性穩定。另外，可以形成各疊層介面而不被大氣中包含的水分、碳化氫及其它的污染雜質元素污染，且還可以防止氫被獲取到半導體膜中。

可以藉由 CVD 法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第一絕緣膜 102 及第二絕緣膜 104。在此，作為第一絕緣膜 102 及第二絕緣膜 104，藉由 RF 濺射法形成含氮量為 3 原子% 或以上且 30 原子% 或以下的氧氮化矽膜。藉由使用含氮量為 3 原子% 或以上且 30 原子% 或以下的氧氮化矽膜，可以防止侵入或擴散到半導體膜 103 中的氫或水分等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成絕緣膜。

此外，第一絕緣膜 102 還可以採用兩層或兩層以上的疊層。作為與氧化物半導體層接觸的最上層的膜，最好使用氧氮化矽膜。作為設置在其下層的絕緣膜，還可以使用氮化矽膜或氧化矽膜。當作為閘電極 101 的材料使用可能產生小丘的材料時，這種下層膜還具有防止小丘的產生的效應。

在此，藉由 DC 磁控濺射法形成用作半導體層 103 的氧化物半導體層（IGZO 半導體層）。在本發明說明中，將使用包含 In、Ga 及 Zn 的氧化物半導體膜形成的半導體層記為“IGZO 半導體層”。IGZO 半導體層的金屬元素的組成比率的自由度高，並且以寬範圍的混合比用作半導體層。例如，作為一例也可以舉出含有 10 重量% 的氧化鋅的氧化

銦、或者將氧化銦、氧化鎵、氧化鋅分別以等摩爾混合的材料、或者膜中的金屬元素的存在比率為In：Ga：Zn=2.2：2.2：1.0[atom比]的氧化物。爲了減少薄膜電晶體的電特性的不均勻，IGZO半導體層最好爲非晶狀態。

在只有氧的氣圍中形成半導體膜103。一般地，當採用濺射法時往往在包含Ar或Kr等稀有氣體的氣圍中進行成膜，但是因爲這些稀有氣體元素的質量比氧的質量大，所以促進當進行濺射時附著到成膜處理室的內壁或工具的水分或碳化氫等含氫的氣體的脫離。但是，爲了提高沈積速度，也可以在不影響到從成膜處理室內壁等的氣體的脫離的範圍內混合氧和稀有氣體而使用。具體地，可以在氧的流量比爲50%或以上且100%或以下，最好爲70%或以上且100%或以下的氣圍下進行濺射。另外，當進行半導體膜103的成膜時，最好使基板溫度爲室溫（25℃）或以上且低於200℃。

接著，爲了對半導體膜103進行構圖，對第二絕緣膜104選擇性地進行蝕刻形成絕緣物106，而且對半導體膜103選擇性地進行蝕刻形成IGZO半導體層105。藉由使用氟氣體的乾蝕刻法進行蝕刻。絕緣物106用作通道保護膜。在這步驟中，在半導體膜103被去除的區域中，閘極絕緣膜的表面露出。在此使用第二個光掩罩。在氧氣圍下進行灰化處理去除當進行構圖時形成在第二絕緣膜104上的掩罩。這步驟的基板的截面結構相當於圖1C所示的基板的截面圖（參照圖1C）。爲了儘量去除薄膜電晶體的製造製

程中的水分，也可以不進行後面的使用水的清洗。

接著，最好以 200℃ 或以上且 600℃ 或以下，典型地以 300℃ 或以上且 500℃ 或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以 350℃ 進行一個小時的熱處理。藉由該熱處理，進行 IGZO 半導體層 105 的原子級的重新排列。由於藉由該熱處理（也包括光退火）釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成半導體膜 103 之後就沒有特別的限定。在本實施例中，因採用了絕緣物 106 覆蓋 IGZO 半導體層 105 上的結構而可以減少熱處理之後的 IGZO 半導體層 105 的退化，所以是較佳的。

接著，還去除絕緣物 106 的一部分並形成用來連接後面形成的源極電極 108 或汲極電極 109 和 IGZO 半導體層 105 的接觸孔（開口）107。為了選擇性地進行蝕刻來形成使 IGZO 半導體層 105 的一部分露出的接觸孔（開口）107，使用光微影技術。在此使用第三個光掩罩。藉由使用氬氣體的乾蝕刻法進行蝕刻。對於在此的形成接觸孔（開口）107 的蝕刻，使用蝕刻率與 IGZO 半導體層 105 充分不同的條件。此外，也可以藉由雷射照射，只選擇性地去除絕緣物 106，從而形成接觸孔（開口）107。

將接觸孔（開口）107 形成為儘量小以消除當形成時對 IGZO 半導體層 105 帶來的氫、水分或碳化氫等的影響，即可。但是，如果形成為太小，則不能充分地獲得完成後的薄膜電晶體的特性，所以可在沒有影響的範圍內形成為

儘可能小。

接著，形成成為源極電極或汲極電極的金屬多層膜。在此，藉由DC磁控濺射法在鈦膜上層疊鋁膜，而且還在鋁膜上層疊鈦膜。藉由在濺射處理室設置鈦靶和鋁靶並使用擋板按順序層疊而進行連續成膜，可以在同一處理室中連續地層疊。此時，也可以在只有Ar或Kr等的稀有氣體的氣圍中層疊。這是因為如下緣故：已經實現由第一絕緣膜102和第二絕緣膜104夾著IGZO半導體層105的結構，特別是IGZO半導體層105中的通道形成區不受從處理室的內壁的氣體脫離所引起的氫、水分或碳化氫等的影響。

此外，也可以在形成金屬多層膜之前，對接觸孔（開口）107中的IGZO半導體層進行反濺射來蝕刻約10nm左右。反濺射是指這樣的方法：不對靶一側施加電壓而在惰性氣體或氧氣圍下對基板一側施加電壓來在基板一側形成電漿，以對表面進行蝕刻。藉由反濺射，可以實現IGZO半導體層和金屬多層膜之間的良好介面狀態，並減少接觸電阻。

另外，也可以在IGZO半導體層和金屬多層膜之間形成成為緩衝層的氧化物半導體膜。例如，可以使用氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣、氧化錫等。再者，還可以使用Al-Zn-O類非單晶膜或包含氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜。Al-Zn-O類氧化物半導體或Al-Zn-O-N類氧化物半導體所包含的鋁最好為1重量%或以上且10重量%或以下。

注意，在此所示的 Al-Zn-O-N 類氧化物半導體膜不意味著化學計量比為 Al : Zn : O : N = 1 : 1 : 1 : 1，只為容易的表示而進行記載。可以根據成膜條件適當地調整這些元素的結構比率。

也可以使緩衝層包含賦予 n 型或 p 型的導電型的雜質。作為雜質元素，可以使用銦、鎵、鋁、鋅、錫等。

由於緩衝層的載子濃度比 IGZO 半導體層高，且其導電性優異，因此可以與源極電極或汲極電極和 IGZO 半導體層直接接合的情況相比減少接觸電阻。

緩衝層還可以稱為源極區或汲極區。

接著，對金屬多層膜選擇性地進行蝕刻形成源極電極 108 或汲極電極 109。在此，使用第四個光掩罩。可以藉由使用氬氣體的乾蝕刻法蝕刻按順序層疊鈦膜、鋁膜和鈦膜而成的三層結構的導電膜。當在 IGZO 半導體層和金屬多層膜之間形成緩衝層時也可以在進行金屬多層膜的蝕刻的同時對緩衝層進行蝕刻。該步驟中的基板的截面結構相當於圖 1E 所示的基板的截面圖（參照圖 1E）。

本實施例中的通道形成區是指如下區域，即 IGZO 半導體層 105 的閘電極 101 和 IGZO 半導體層 105 重疊的區域中的從用來使源極電極 108 與 IGZO 半導體層 105 連接的接觸孔（開口）107 的端部到用來使汲極電極 109 與 IGZO 半導體層 105 連接的接觸孔（開口）107 的端部。圖 1D 中的 L1 相當於通道長度。

藉由由含氮量為 3 原子 % 或以上且 30 原子 % 或以下的氧

氮化矽膜夾著 IGZO 半導體層 105 的通道形成區，可以防止對通道形成區侵入或擴散的氫或水分等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成氧氮化矽膜。

[實施例 2]

在本實施例中，參照圖 2A 至圖 2F 說明薄膜電晶體及其製造製程。另外，省略對於與實施例 1 相同的部分或具有與此同樣的功能的部分以及製程的反復說明。

首先，在基板 200 上形成閘電極 201。在此使用第一個光掩罩（參照圖 2A）。

接著，不接觸大氣地連續形成成為閘極絕緣膜的第一絕緣膜 202、第一半導體膜 203、第二絕緣膜 204（參照圖 2B）。在此，作為第一絕緣膜 202 及第二絕緣膜 204，藉由 RF 濺射法形成含氮量為 3 原子 % 或以上且 30 原子 % 或以下的氧氮化矽膜，並且作為第一半導體膜 203，藉由對包含 Zn（鋅）的氧化物半導體（ZnO）使用包含 0.1 重量 % 或以上且 20 重量 % 或以下的 SiO₂ 的氧化物半導體靶的 DC 磁控濺射法形成氧化物半導體層。如在實施例 1 所說明，在只有氧的氣圍中形成氧化物半導體層，但是也可以使氧的流量比為 50 % 或以上且 100 % 或以下，最好為 70 % 或以上且 100 % 或以下，且混合稀有氣體的氣圍中形成氧化物半導體層。另外，較佳的是，當進行第一半導體膜 203 的成膜時，最好使基板溫度為室溫（25℃）或以上且低於 200℃。

接著，以只有使與閘電極重疊的位置、與成為第一半

導體膜 203 的通道形成區的位置重疊的部分殘留的方式對第二絕緣膜 204 進行蝕刻，來形成絕緣物 206。絕緣物 206 用作通道保護膜。爲了選擇性地進行蝕刻形成絕緣物 206，使用光微影技術。在此，使用第二個光掩罩。在此的用來形成絕緣物 206 的蝕刻是藉由乾蝕刻法進行的，並使用蝕刻率與第一半導體膜 203 充分不同的條件（參照圖 2C）。在氧氣圍下，進行灰化處理來去除當進行構圖時形成在第二絕緣膜 204 上的掩罩。爲了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。

此外，當形成絕緣物 206 時，也可以不使用光掩罩而使用背面曝光並自對準地在重疊於閘電極的位置上選擇性地形成掩罩。特別是，第一半導體膜 203 是氧化物半導體膜，並且它具有高透光性而適合於背面曝光。但是，當進行背面曝光時，第一絕緣膜 202 及第二絕緣膜 204 都需要爲具有充分的透光性的材料。

接著，最好以 200℃ 或以上且 600℃ 或以下，典型地以 300℃ 或以上且 500℃ 或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以 350℃ 進行一個小時的熱處理。藉由該熱處理，進行第一半導體膜 203 的原子級的重新排列。由於藉由該熱處理（包括光退火）釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成第一半導體膜 203 之後就沒有特別的限定。在本實施例中，因採用由絕緣物 206 覆蓋第一半導體膜 203 上的結構而可以減少熱處理之後的第一半導體膜 203 的退化，所以是較佳的

接著，形成成為緩衝層的第二半導體膜 212 和成為源極電極或汲極電極的金屬多層膜 211。在此，藉由 DC 磁控濺射法形成用作第二半導體膜 212 的氧化鈦膜，在第二半導體膜 212 上層疊用作金屬多層膜 211 的鈦膜，在鈦膜上層疊鋁膜，再者，在鋁膜上層疊鈦膜（參照圖 2D）。

由於成為緩衝層的第二半導體膜 212 的載子濃度比氧化物半導體層高，且其導電性優異，因此可以與源極電極或汲極電極和半導體層直接接合的情況相比，在設置緩衝層的情況下減少接觸電阻。

最好在形成成為緩衝層的第二半導體膜 212 之後，以 200°C 或以上且 600°C 或以下，典型地以 300°C 或以上且 500°C 或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以 350°C 進行一個小時的熱處理。藉由該熱處理，進行第二半導體膜 212 的原子級的重新排列。由於藉由該熱處理（包括光退火）釋放阻礙載子遷移的應變。

接著，對金屬疊層膜選擇性地進行蝕刻形成源極電極 208 或汲極電極 209。在此，使用第三個光掩罩。藉由乾蝕刻法進行蝕刻。此時，藉由以可以對金屬多層膜 211、第二半導體膜 212 和第一半導體膜 203 均進行蝕刻的條件進行蝕刻，可以以同一蝕刻製程形成源極電極 208、汲極電極 209、源極一側緩衝層 213、汲極一側緩衝層 214 及半導體層 205。絕緣物 206 用作通道保護膜，防止通道形成區的半導體層 205 受到蝕刻（參照圖 2E）。

本實施例中的通道形成區是半導體層205中的閘電極201、半導體層205和絕緣物206重疊的區域，並且絕緣物206的寬度L2相當於通道長度。

藉由在半導體層205的通道形成區的上層及下層中形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區，可以防止侵入或擴散到通道形成區的氫或水分等。

另外，為了防止從半導體層側面部侵入或擴散的氫或水分等，也可以覆蓋薄膜電晶體地形成第三絕緣膜210。可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜210。例如，也可以藉由濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%至30原子%的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫、水分或碳化氫等。最好在薄膜電晶體中不產生磁滯或充電的條件形成氧氮化矽膜。

[實施例3]

在本實施例中，參照圖3A至圖3E說明薄膜電晶體及其製造製程。另外，省略對於與實施例1相同的部分或具有與此同樣的功能的部分以及製程的反復說明。

首先，在基板300上形成閘電極301。在此，使用第一個光掩罩。

接著，形成成為閘極絕緣膜的第一絕緣膜302和成為

源極電極或汲極電極的金屬多層膜311。

藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第一絕緣膜302。在此，作為第一個絕緣膜302，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。

作為成為源極電極或汲極電極的金屬多層膜311，藉由DC磁控濺射法在鈦膜上層疊鋁膜，且在鋁膜上層疊鈦膜（參照圖3A）。

接著，對金屬多層膜選擇性地進行蝕刻形成源極電極308或汲極電極309。在此，使用第二個光掩罩（參照圖3B）。

接著，不接觸大氣地連續形成半導體膜303和第二絕緣膜304（參照圖3C）。作為半導體膜303使用氧化物半導體層（ ZnO-SiO_x （ $x>0$ ）半導體層），該氧化物半導體層是藉由DC磁控濺射法並使用使氧化鋅包含10重量%的氧化矽的靶形成的。如在實施例1所說明，在只有氧的氣圍中形成氧化物半導體層，但是也可以將氧的流量比設定為50%或以上且100%或以下，最好設定為70%或以上且100%或以下，且混合稀有氣體的氣圍中形成氧化物半導體層。另外，當進行半導體膜303的成膜時，最好將基板溫度設定為室溫（25℃）或以上且低於200℃。

在此示出藉由XRD測量的氧化物半導體層（ ZnO-SiO 半導體層）的晶性評價結果。對於使氧化鋅包含7.5重量%、10重量%、12.5重量%的氧化矽的靶形成的三種氧化物

半導體層（ ZnO-SiO 半導體層）進行測量。

圖 26 示出 XRD 測量結果。橫軸表示對入射 X 射線的測量樣品和信號檢測部的旋轉角度（ 2θ ），而縱軸表示 X 射線衍射強度。在附圖中示出氧化矽的含量為 7.5 重量 % 時的測量結果 601、氧化矽的含量為 10 重量 % 時的測量結果 602、氧化矽的含量為 12.5 重量 % 的測量結果 603。

根據圖 26 的測量結果可知：當氧化矽的含量為 7.5 重量 % 時檢測出呈現晶性的峰值 604，但是當氧化矽的含量為 10 重量 % 以上時不檢測呈現晶性的峰值且形成非晶矽膜。另外，當 ZnO-SiO_x （ $x > 0$ ）半導體層的氧化矽的含量為 10 重量 % 或以上時，即使在進行 700°C 的熱處理時也可以保持非晶狀態。

也可以在形成半導體膜 303 之前，藉由進行反濺射蝕刻第一絕緣膜 302、源極電極 308 及汲極電極 309 的表面約 10 nm 左右。藉由進行反濺射，能夠去除附著到第一絕緣膜 302、源極電極 308 及汲極電極 309 的表面的氫、水分或碳化氫等。

接著，為了對半導體膜 303 進行構圖，對第二絕緣膜 304 選擇性地進行蝕刻形成絕緣物 306，而且對半導體膜 303 選擇性地進行蝕刻形成 ZnO-SiO_x （ $x > 0$ ）半導體層 305。在此使用第三個光掩罩。在氧氣圍下藉由灰化處理去除當構圖時形成在第二絕緣膜 304 上的掩罩。絕緣物 306 用作通道保護膜。藉由乾蝕刻法進行蝕刻。為了在薄膜電晶體的製造製程中儘量去除水分，也可以不進行後面的使用水

的清洗。

接著，最好以 200°C 或以上且 600°C 或以下，典型地以 300°C 或以上且 500°C 或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以 350°C 進行一個小時的熱處理。藉由該熱處理，進行半導體層 305 的原子級的重新排列。由於藉由該熱處理（包括光退火）釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成半導體膜 303 之後就沒有特別的限定。在本實施例中，因採用由絕緣物 306 覆蓋半導體層 305 上的結構而可以減少熱處理之後的半導體層 305 的退化，所以是較佳的。

本實施例中的通道形成區是指 ZnO-SiO_x ($x>0$) 半導體層 305 中的閘電極 301 和 ZnO-SiO_x ($x>0$) 半導體層 305 重疊且被源極電極 308 和汲極電極 309 夾住的區域。源極電極 308 和汲極電極 309 之間的距離 L_3 相當於通道長度。

藉由採用在半導體層 305 的通道形成區的上層及下層形成含氮量為 3 原子 % 或以上且 30 原子 % 或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區的結構，可以防止侵入或擴散到通道形成區的氫或水分等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成氧氮化矽膜。

另外，為了防止從 ZnO-SiO_x ($x>0$) 半導體層側面部侵入或擴散的氫或水分等，也可以覆蓋薄膜電晶體地形成第三絕緣膜 310。最好以在薄膜電晶體中不產生磁滯或充電的條件形成第三絕緣膜 310。使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜 310。例如

，也可以藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫或水分等。

此外，也可以根據需要在 ZnO-SiO_x ($x>0$) 半導體層和金屬疊層膜之間形成成為緩衝層的氧化物半導體膜。

[實施例4]

在本實施例中，參照圖4A至圖4E說明薄膜電晶體及其製造製程。另外，省略對於與實施例1相同的部分或具有與此同樣的功能的部分以及製程的反復說明。

首先，在基板400上形成閘電極401。在此使用第一個光掩罩（參照圖4A）。

接著，不接觸大氣地連續形成成為閘極絕緣膜的第一絕緣膜402、第一半導體膜403、第二半導體膜412（參照圖4B）。在此，作為第一絕緣膜402，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，作為第一半導體膜403，藉由DC磁控濺射法形成IGZO半導體層，並且作為第二半導體膜412形成Al-Zn-O-N類氧化物半導體膜。另外，當進行氧化物半導體膜的成膜時，最好將基板溫度設定為室溫（25℃）或以上且低於200℃。

注意，在此所示的Al-Zn-O-N類氧化物半導體膜不意味著化學計量比為Al：Zn：O：N=1：1：1：1，只為容易的表示而進行記載。可以根據成膜條件適當地調整這些元

素的結構比率。

接著，最好以 200℃ 或以下且 600℃ 或以下，典型地以 300℃ 或以下且 500℃ 或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以 350℃ 進行一個小時的熱處理。藉由該熱處理，進行 IGZO 半導體層及 Al-Zn-O-N 類氧化物半導體膜的原子級的重新排列。由於藉由該熱處理（包括光退火）釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成第一半導體膜 403 及第二半導體膜 412 之後就沒有特別的限定。

接著，爲了對第一半導體膜 403 進行構圖，對第二半導體膜 412 選擇性地進行蝕刻，而且對第一半導體膜 403 選擇性地進行蝕刻形成 IGZO 半導體層 405。藉由使用氮氣體的乾蝕刻法進行蝕刻。第二半導體膜 412 用作緩衝層。在這步驟中，在第一半導體膜 403 被去除的區域中，閘極絕緣膜的表面露出。在此使用第二個光掩罩。在氧氣圍下進行灰化處理去除當進行構圖時形成在第二半導體膜 412 上的掩罩。這步驟的基板的截面結構相當於圖 4C 所示的基板的截面圖（參照圖 4C）。爲了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。

由於成爲緩衝層的第二半導體膜 412 的載子濃度比 IGZO 半導體層高，且其導電性優異，因此可以與源極電極或汲極電極和 IGZO 半導體層直接接合的情況相比，在設置緩衝層的情況下減少接觸電阻。

接著，形成成爲源極電極或汲極電極的金屬多層膜。

在此，藉由DC磁控濺射法在鈦膜上層疊鋁膜，而且還在鋁膜上層疊鈦膜。藉由在濺射處理室設置鈦靶和鋁靶並使用擋板按順序層疊而進行連續成膜，可以在同一處理室中連續地層疊。

接著，對金屬多層膜進行選擇性蝕刻形成源極電極408或汲極電極409。在此使用第三個光掩罩。藉由乾蝕刻進行蝕刻。此時，可以對金屬多層膜和第二半導體膜412進行蝕刻，並採用與IGZO半導體層405的蝕刻率充分不同的條件。由此，可以藉由同一蝕刻製程形成源極一側緩衝層413及汲極一側緩衝層414（參照圖4D）。

接著，為了防止從外部侵入或擴散的氫或水分等，覆蓋薄膜電晶體地形成第三絕緣膜410。最好以在薄膜電晶體中不產生磁滯或充電的條件形成第三絕緣膜410。可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜410。例如，也可以藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫或水分等。

也可以在形成第三絕緣膜410之前，藉由進行反濺射蝕刻IGZO半導體層405、源極電極408及汲極電極409的表面約10nm左右。藉由進行反濺射，去除附著到源極電極408及汲極電極409的表面的氫、水分或碳化氫等。

本實施例中的通道形成區是IGZO半導體層405中的閘電極401和IGZO半導體層405重疊且被源極一側緩衝層413

及汲極一側緩衝層414夾住的區域。源極一側緩衝層413和汲極一側緩衝層414之間的距離L4相當於通道長度（參照圖4E）。

藉由採用在IGZO半導體層405的通道形成區的上層及下層形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區的結構，可以防止侵入或擴散到通道形成區的氫或水分等。

[實施例5]

在本實施例中，參照圖24A至圖24E說明薄膜電晶體及其製造製程。另外，省略與實施例1相同部分或具有同樣的功能的部分及製程的反復說明。

首先，在基板700上形成閘電極701。在此使用第一個光掩罩（參照圖24A）。

接著，不接觸大氣地連續形成成為閘極絕緣膜的第一絕緣膜702和半導體膜703（參照圖24B）。在此，作為第一絕緣膜702，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並且藉由濺射法並使用對包含In（銦）、Ga（鎵）及Zn（鋅）的氧化物添加氧化矽的靶來形成半導體膜703。另外，當進行半導體膜703的成膜時，最好將基板溫度設定為室溫（25℃）或以上且低於200℃。

當形成半導體膜703時，另外進行用作半導體膜703的氧化物半導體膜的物性評價。圖25A示出用來對氧化物半

導體膜的物性進行評價的物性評價用樣品 510 的立體視圖。製造物性評價用樣品 510 並在室溫下進行霍爾（Hall）效應測量，來評價氧化物半導體膜的載子濃度和霍爾遷移率。在基板 500 上形成由氧氮化矽構成的絕緣膜 501，在其上形成成為評價對象的氧化物半導體膜 502，並在其上形成電極 503 至 506 製造物性評價用樣品 510。對靶材添加 2 重量 %、5 重量 %、10 重量 % 的氧化矽的三種靶形成成為評價對象的氧化物半導體膜。對各氧化物半導體膜分別製造物性評價用樣品 510 在室溫下進行霍爾效應測量。再者，作為參考值，準備使用沒有添加氧化矽的靶形成氧化物半導體膜的樣品來進行同樣的評價。

圖 25B 示出從霍爾效應測量得出的氧化物半導體膜的載子濃度。在圖 25B 中，橫軸表示氧化矽添加量，縱軸表示載子濃度。隨著氧化矽添加量從 0 重量 % 增加為 2 重量 %、5 重量 %、10 重量 %，各載子濃度從 $1.6 \times 10^{19} / \text{cm}^3$ 降低為 $8.0 \times 10^{17} / \text{cm}^3$ 、 $2.7 \times 10^{16} / \text{cm}^3$ 、 $2.0 \times 10^{12} / \text{cm}^3$ 。

圖 25C 示出從霍爾效應測量得出的氧化物半導體膜的霍爾遷移率。在圖 25C 中，橫軸表示氧化矽添加量，縱軸表示霍爾遷移率。隨著氧化矽添加量從 0 重量 % 增加為 2 重量 %、5 重量 %、10 重量 %，各載子濃度從 $15.1 \text{ cm}^2 / \text{Vs}$ 降低為 $8.1 \text{ cm}^2 / \text{Vs}$ 、 $2.6 \text{ cm}^2 / \text{Vs}$ 、 $1.8 \text{ cm}^2 / \text{Vs}$ 。

從圖 25B 及圖 25C 所示的結果觀察到隨著氧化矽的添加量增加而載子濃度和霍爾遷移率降低的趨勢，但是當氧化矽添加量為 5 重量 % 和 10 重量 % 時，霍爾遷移率沒有大的

區別。所以，當對 IGZO 半導體層添加氧化矽時，也可以對靶添加多於 0 重量 % 且 10 重量 % 或以下的範圍的氧化矽，最好添加多於 0 重量 % 且 6 重量 % 以下的範圍的氧化矽。也就是說，載子濃度在 $2.0 \times 10^{12}/\text{cm}^3$ 或以上且低於 $1.6 \times 10^{19}/\text{cm}^3$ 的範圍內也可，但最好在 $2.0 \times 10^{16}/\text{cm}^3$ 或以上且低於 $1.6 \times 10^{19}/\text{cm}^3$ 的範圍內。此外，霍爾遷移率在 $1.8 \text{ cm}^2/\text{Vs}$ 或以上且低於 $15.1 \text{ cm}^2/\text{Vs}$ 的範圍內也可，最好低於 $15.1 \text{ cm}^2/\text{Vs}$ 且 $2.4 \text{ cm}^2/\text{Vs}$ 或以上的範圍內。

最好在形成半導體膜 703 之後，以 200°C 或以上且 600°C 或以下，典型地以 300°C 或上以且 500°C 或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以 350°C 進行一個小時的熱處理。藉由該熱處理，進行 IGZO 半導體層的原子級的重新排列。由於藉由該熱處理（包括光退火）釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成半導體膜 703 之後就沒有特別的限定。

接著，爲了對半導體膜 703 進行構圖，對半導體膜 703 選擇性地進行蝕刻形成 IGZO 半導體層 705。藉由使用氯氣體的乾蝕刻法進行蝕刻。在這步驟中，在半導體膜 703 被去除的區域中，閘極絕緣膜的表面露出。在此使用第二個光掩罩。在氧氣圍下進行灰化處理去除當進行構圖時形成在半導體膜 703 上的掩罩。這步驟的基板的截面結構相當於圖 24C 所示的基板的截面圖（參照圖 24C）。爲了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。

接著，形成成為源極電極或汲極電極的金屬多層膜。在此，藉由DC磁控濺射法在鈦膜上層疊鋁膜，並且在鋁膜上層疊鈦膜。在濺射處理室中設置鈦靶及鋁靶並使用擋板按順序層疊而進行連續成膜，可以在同一處理室中連續地層疊。

接著，對金屬多層膜選擇性地進行蝕刻形成源極電極708或汲極電極709。在此使用第三個光掩罩。藉由乾蝕刻法進行蝕刻。此時，可以對金屬多層膜進行蝕刻，並使用蝕刻率與IGZO半導體層705充分不同的條件。由此，可以藉由同一蝕刻製程形成源極電極708及汲極電極709（參照圖24D）。

接著，為了防止從外部侵入或擴散的氫或水分等，覆蓋薄膜電晶體地形成第三絕緣膜710。最好以在薄膜電晶體中不產生磁滯或充電的條件形成第三絕緣膜710。使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜710。例如，也可以藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫或水分等。

也可以在形成第三絕緣膜710之前，藉由進行反濺射蝕刻IGZO半導體層705、源極電極708及汲極電極709的表面約10nm左右。藉由進行反濺射，能夠去除附著到源極電極708及汲極電極709的表面的氫、水分或碳化氫等。

本實施例中的通道形成區是IGZO半導體層705中的閘

電極 701 和 IGZO 半導體層 705 重疊且被源極電極 708 及汲極電極 709 夾住的區域。源極電極 708 和汲極電極 709 之間的距離 L5 相當於通道長度（參照圖 24E）。

藉由採用在 IGZO 半導體層 705 的通道形成區的上層及下層形成含氮量為 3 原子 % 或以上且 30 原子 % 或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區的結構，可以防止侵入或擴散到通道形成區的氫或水分等。

可以藉由上述製程製造使用 IGZO 半導體層的薄膜電晶體。

根據圖 25C 及圖 26 可知：藉由添加氧化矽，可以獲得促進氧化物半導體層的非晶化並減少製造半導體裝置時的特性不均勻的效果。此外，包含在 IGZO 半導體層中的 Ga 具有促進非晶化的效果，但藉由使用氧化矽代替 Ga 可以減少或刪掉包含在 IGZO 半導體層中的高價的 Ga 來提高生產率。

[實施例 6]

在本實施例中，在半導體裝置的一個方式的顯示裝置中，以下對至少在同一基板上製造驅動電路的一部分和配置在像素部中的薄膜電晶體的例子進行說明。

配置在像素部的薄膜電晶體根據實施例 1 至實施例 5 而形成。另外，由於實施例 1 至實施例 5 所示的薄膜電晶體為 n 通道型 TFT，所以將驅動電路中的可以由 n 通道型 TFT 構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一

基板上。

圖 5A 示出半導體裝置的一個方式的主動矩陣型液晶顯示裝置的方塊圖的一例。圖 5A 所示的顯示裝置在基板 5300 上包括：具有多個具備顯示元件的像素的像素部 5301；選擇各像素的掃描線驅動電路 5302；以及控制對被選擇的像素的視頻信號輸入的信號線驅動電路 5303。

像素部 5301 藉由從信號線驅動電路 5303 在行方向上延伸地配置的多個信號線 S1 至 S_m（未圖示）與信號線驅動電路 5303 連接，藉由從掃描線驅動電路 5302 在列方向上延伸地配置的多個掃描線 G1 至 G_n（未圖示）與掃描線驅動電路 5302 連接，並且具有對應於信號線 S1 至 S_m 以及掃描線 G1 至 G_n 配置為矩陣狀的多個像素（未圖示）。並且，各個像素與信號線 S_j（信號線 S1 至 S_m 中任一）、掃描線 G_i（掃描線 G1 至 G_n 中任一）連接。

此外，實施例 1 至實施例 5 所示的薄膜電晶體是 n 通道型 TFT，參照圖 6 說明由 n 通道型 TFT 構成的信號線驅動電路。

圖 6 所示的信號線驅動電路包括：驅動器 IC5601；開關群 5602_1 至 5602_M；第一佈線 5611；第二佈線 5612；第三佈線 5613；以及佈線 5621_1 至 5621_M。開關群 5602_1 至 5602_M 分別包括第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 以及第三薄膜電晶體 5603c。

驅動器 IC5601 連接到第一佈線 5611、第二佈線 5612、第三佈線 5613 及佈線 5621_1 至 5621_M。而且，開關群

5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線（信號線Sm-2、信號線Sm-1、信號線Sm（ $m=3M$ ））。例如，第J行的佈線5621_J（佈線5621_1至佈線5621_M中任一）藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj（ $j=3J$ ）。

另外，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。

另外，驅動器IC5601最好使用單晶半導體形成。再者，開關群5602_1至5602_M最好形成在與像素部同一基板上。因此，最好的在不同的基板上形成驅動器IC5601和開關群5602_1至5602_M且藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。或者，也可以在與像素部同一基板上藉由進行貼合設置單晶半導體層形成驅動器IC5601。

接著，參照圖7的時序圖說明圖6所示的信號線驅動電路的工作。另外，圖7的時序圖示出選擇第i列掃描線Gi的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖6的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖7相同的工作。

另外，圖 7 的時序圖示出第 J 行佈線 5621_J 藉由第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 連接到信號線 Sj-2、信號線 Sj-1、信號線 Sj 的情況。

另外，圖 7 的時序圖示出第 i 列掃描線 Gi 被選擇的時序、第一薄膜電晶體 5603a 的導通/截止的時序 5703a、第二薄膜電晶體 5603b 的導通/截止的時序 5703b、第三薄膜電晶體 5603c 的導通/截止的時序 5703c 及輸入到第 J 行佈線 5621_J 的信號 5721_J。

另外，在第一個子選擇期間 T1、第二子選擇期間 T2 及第三子選擇期間 T3 中，對佈線 5621_1 至佈線 5621_M 分別輸入不同的視頻信號。例如，在第一個子選擇期間 T1 中輸入到佈線 5621_J 的視頻信號輸入到信號線 Sj-2，在第二子選擇期間 T2 中輸入到佈線 5621_J 的視頻信號輸入到信號線 Sj-1，在第三子選擇期間 T3 中輸入到佈線 5621_J 的視頻信號輸入到信號線 Sj。再者，在第一個子選擇期間 T1、第二子選擇期間 T2 及第三子選擇期間 T3 中輸入到佈線 5621_J 的視頻信號分別為 Data_j-2、Data_j-1、Data_j。

如圖 7 所示，在第一個子選擇期間 T1 中，第一薄膜電晶體 5603a 導通，而第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 Data_j-2 藉由第一薄膜電晶體 5603a 輸入到信號線 Sj-2。在第二子選擇期間 T2 中，第二薄膜電晶體 5603b 導通，而第一薄膜電晶體 5603a 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 Data_j-1 藉由第二薄膜電晶體 5603b 輸入到信號線

Sj-1。在第三子選擇期間 T3 中，第三薄膜電晶體 5603c 導通，而第一薄膜電晶體 5603a 及第二薄膜電晶體 5603b 截止。此時，輸入到佈線 5621_J 的 Data_j 藉由第三薄膜電晶體 5603c 輸入到信號線 Sj。

據此，圖 6 的信號線驅動電路藉由將一個閘極選擇期間分割為三個而可以在一個閘極選擇期間中將視頻信號從一個佈線 5621 輸入到三個信號線。因此，圖 6 的信號線驅動電路可以將形成有驅動器 IC5601 的基板和形成有像素部的基板的連接數設定為信號線數的大約 1/3。藉由將連接數設定為大約 1/3，圖 6 的信號線驅動電路可以提高可靠性、良率等。

另外，只要能夠如圖 6 所示，將一個閘極選擇期間分割為多個子選擇期間，並在多個子選擇期間的每一個中從某一個佈線分別將視頻信號輸入到多個信號線，就不限制薄膜電晶體的配置、數量及驅動方法等。

例如，當在三個以上的子選擇期間的每一個期間中從一個佈線將視頻信號分別輸入到三個以上的信號線時，可追加薄膜電晶體及用來控制薄膜電晶體的佈線。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，最好將一個閘極選擇期間分割為兩個或三個子選擇期間。

作為另一例，也可以如圖 8 的時序圖所示，將一個選擇期間分割為預充電期間 Tp、第一子選擇期間 T1、第二子選擇期間 T2、第三子選擇期間 T3。再者，圖 8 的時序圖

示出選擇第 i 列掃描線 G_i 的時序、第一薄膜電晶體 5603a 的導通/截止的時序 5803a、第二薄膜電晶體 5603b 的導通/截止的時序 5803b、第三薄膜電晶體 5603c 的導通/截止的時序 5803c 以及輸入到第 J 行佈線 5621_J 的信號 5821_J。如圖 8 所示，在預充電期間 T_p 中，第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 導通。此時，輸入到佈線 5621_J 的預充電電壓 V_p 藉由第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 分別輸入到信號線 S_{j-2} 、信號線 S_{j-1} 、信號線 S_j 。在第一子選擇期間 T_1 中，第一薄膜電晶體 5603a 導通，第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 $Data_{j-2}$ 藉由第一薄膜電晶體 5603a 輸入到信號線 S_{j-2} 。在第二子選擇期間 T_2 中，第二薄膜電晶體 5603b 導通，第一薄膜電晶體 5603a 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 $Data_{j-1}$ 藉由第二薄膜電晶體 5603b 輸入到信號線 S_{j-1} 。在第三子選擇期間 T_3 中，第三薄膜電晶體 5603c 導通，第一薄膜電晶體 5603a 及第二薄膜電晶體 5603b 截止。此時，輸入到佈線 5621_J 的 $Data_j$ 藉由第三薄膜電晶體 5603c 輸入到信號線 S_j 。

據此，因為應用圖 8 的時序圖的圖 6 的信號線驅動電路可以藉由在子選擇期間之前設置預充電選擇期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。另外，在圖 8 中，使用相同的附圖標記來表示與圖 7 相同的部分，而省略對於相同的部分或具有相同的功能的

部分的詳細說明。

此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括電位移位器（level shifter）。在掃描線驅動電路中，藉由對移位暫存器輸入時脈信號（CLK）及起始脈衝信號（SP），產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接有一條線用的像素的電晶體的閘電極。而且，由於需要將一條線用的像素的電晶體一齊導通，因此使用能夠產生大電流的緩衝器。

參照圖9和圖10說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。

圖9示出移位暫存器的電路結構。圖9所示的移位暫存器由多個正反器，即正反器5701_1至5701_n構成。此外，輸入第一時脈信號、第二時脈信號、起始脈衝信號、重設信號來進行工作。

說明圖9的移位暫存器的連接關係。第一級的正反器5701_1與第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1及第七佈線5717_2連接。此外，第二級的正反器5701_2與第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、第七佈線5717_2及第七佈線5717_3連接。

同樣地，第i級的正反器5701_i（正反器5701_1至5701_n中的任一）與第二佈線5712或第三佈線5713的一方

、第四佈線 5714、第五佈線 5715、第七佈線 5717_{i-1}、第七佈線 5717_i、第七佈線 5717_{i+1}連接。在此，當 i 是奇數時，第 i 級的正反器 5701_i 與第二佈線 5712 連接，當 i 是偶數時，第 i 級的正反器 5701_i 與第三佈線 5713 連接。

此外，第 n 級的正反器 5701_n 與第二佈線 5712 或第三佈線 5713 的一方、第四佈線 5714、第五佈線 5715、第七佈線 5717_{n-1}、第七佈線 5717_n 及第六佈線 5716 連接。

另外，第一佈線 5711、第二佈線 5712、第三佈線 5713、第六佈線 5716 也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線 5714、第五佈線 5715 也可以分別稱為第一電源線、第二電源線。

接著，參照圖 10 說明圖 9 所示的正反器的詳細結構。圖 10 所示的正反器包括第一薄膜電晶體 5571、第二薄膜電晶體 5572、第三薄膜電晶體 5573、第四薄膜電晶體 5574、第五薄膜電晶體 5575、第六薄膜電晶體 5576、第七薄膜電晶體 5577 以及第八薄膜電晶體 5578。另外，第一薄膜電晶體 5571、第二薄膜電晶體 5572、第三薄膜電晶體 5573、第四薄膜電晶體 5574、第五薄膜電晶體 5575、第六薄膜電晶體 5576、第七薄膜電晶體 5577 以及第八薄膜電晶體 5578 是 n 通道型電晶體，並且當閘極-源極間電壓 (V_{gs}) 超過臨界值電壓 (V_{th}) 時它們成為導通狀態。

此外，圖 10 所示的正反器包括第一佈線 5501、第二佈線 5502、第三佈線 5503、第四佈線 5504、第五佈線 5505 及第六佈線 5506。

在此，示出所有薄膜電晶體是增強型的 n 通道型電晶體的例子，但是並不侷限於此，例如當使用耗盡型的 n 通道型電晶體時也可以使驅動電路驅動。

接著，下面示出圖 10 所示的正反器的連接結構。

第一薄膜電晶體 5571 的第一電極（源極電極或汲極電極中的一方）連接到第四佈線 5504，並且第一薄膜電晶體 5571 的第二電極（源極電極或汲極電極中的另一方）連接到第三佈線 5503。

第二薄膜電晶體 5572 的第一電極連接到第六佈線 5506，並且第二薄膜電晶體 5572 的第二電極連接到第三佈線 5503。

第三薄膜電晶體 5573 的第一電極連接到第五佈線 5505，第三薄膜電晶體 5573 的第二電極連接到第二薄膜電晶體 5572 的閘電極，第三薄膜電晶體 5573 的閘電極連接到第五佈線 5505。

第四薄膜電晶體 5574 的第一電極連接到第六佈線 5506，第四薄膜電晶體 5574 的第二電極連接到第二薄膜電晶體 5572 的閘電極，並且第四薄膜電晶體 5574 的閘電極連接到第一薄膜電晶體 5571 的閘電極。

第五薄膜電晶體 5575 的第一電極連接到第五佈線 5505，第五薄膜電晶體 5575 的第二電極連接到第一薄膜電晶體 5571 的閘電極，並且第五薄膜電晶體 5575 的閘電極連接到第一佈線 5501。

第六薄膜電晶體 5576 的第一電極連接到第六佈線 5506

，第六薄膜電晶體 5576 的第二電極連接到第一薄膜電晶體 5571 的閘電極，並且第六薄膜電晶體 5576 的閘電極連接到第二薄膜電晶體 5572 的閘電極。

第七薄膜電晶體 5577 的第一電極連接到第六佈線 5506，第七薄膜電晶體 5577 的第二電極連接到第一薄膜電晶體 5571 的閘電極，並且第七薄膜電晶體 5577 的閘電極連接到第二佈線 5502。

第八薄膜電晶體 5578 的第一電極連接到第六佈線 5506，第八薄膜電晶體 5578 的第二電極連接到第二薄膜電晶體 5572 的閘電極，並且第八薄膜電晶體 5578 的閘電極連接到第一佈線 5501。

另外，以第一薄膜電晶體 5571 的閘電極、第四薄膜電晶體 5574 的閘電極、第五薄膜電晶體 5575 的第二電極、第六薄膜電晶體 5576 的第二電極以及第七薄膜電晶體 5577 的第二電極的連接部分為節點 5543。再者，以第二薄膜電晶體 5572 的閘電極、第三薄膜電晶體 5573 的第二電極、第四薄膜電晶體 5574 的第二電極、第六薄膜電晶體 5576 的閘電極及第八薄膜電晶體 5578 的第二電極的連接部作為節點 5544。

另外，第一佈線 5501、第二佈線 5502、第三佈線 5503 以及第四佈線 5504 也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線 5505、第六佈線 5506 也可以分別稱為第一電源線、第二電源線。

在第 i 級的正反器 5701 _{i} 中，圖 10 中的第一佈線 5501

和圖9中的第七佈線5717_{i-1}連接。此外，圖10中的第二佈線5502和圖9中的第七佈線5717_{i+1}連接。此外，圖10中的第三佈線5503和第七佈線5517_i連接。再者，圖10中的第六佈線5506和第五佈線5715連接。

當 i 是奇數時，圖10中的第四佈線5504與圖9中的第二佈線5712連接。當 i 是偶數時，圖10中的第四佈線5504與圖9中的第三佈線5713連接。此外，圖10中的第五佈線5505與圖9中的第四佈線5714連接。

但是，在第一級的正反器5701₁中，圖10中的第一佈線5501連接到圖9中的第一佈線5711。此外，在第 n 級的正反器5701 _{n} 中，圖10中的第二佈線5502連接到圖9中的第六佈線5716。

此外，也可以僅使用實施例1至實施例5所示的 n 通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例1至實施例5所示的 n 通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。也就是說，將氧化物半導體層用於實施例1至實施例5所示的 n 通道型TFT來可以提高頻率特性（稱為 f 特性）。例如，由於可以使使用實施例1至實施例5所示的 n 通道型TFT的掃描線驅動電路進行高速工作，因此藉由提高幀頻率可以實現黑屏插入。

再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，例如藉由將用來驅動偶數列的掃描線的掃描線驅動電路配置在一側，並將

用來驅動奇數列的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。另外，多個掃描線驅動電路向相同掃描線輸出信號有利於顯示裝置的大型化。

此外，在製造半導體裝置的一個方式的主動矩陣型發光顯示裝置的情況下，由於在至少一個像素中配置多個薄膜電晶體，因此最好配置多個掃描線驅動電路。圖 5B 示出主動矩陣型發光顯示裝置的方塊圖的一例。

圖 5B 所示的發光顯示裝置在基板 5400 上包括：具有多個具備顯示元件的像素的像素部 5401；選擇各像素的第一掃描線驅動電路 5402 及第二掃描線驅動電路 5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路 5403。

在輸入到圖 5B 所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用區域灰度法或時間灰度法進行灰度級顯示。區域灰度法是這樣的驅動法：藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素，來進行灰度級顯示。此外，時間灰度法是這樣的驅動法：藉由控制像素發光的期間，來進行灰度級顯示。

因為發光元件的回應速度比液晶元件等快，所以與液晶元件相比適合於時間灰度法。在具體地採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件

處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以顯示灰度級。

另外，在圖5B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關用TFT時，使用第一掃描線驅動電路5402產生輸入到一個開關用TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404產生輸入到另一個開關用TFT的閘極佈線的第二掃描線的信號。但是，也可以共同使用一個掃描線驅動電路產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關用TFT的數量，可能會在各像素中設置多個用來控制切換元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路產生輸入到多個掃描線的所有信號，也可以使用多個掃描線驅動電路分別產生輸入到多個第一掃描線的所有信號。

此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用實施例1至實施例5所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。

此外，上述驅動電路並不限於用在液晶顯示裝置或發光顯示裝置，還可以用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置（電泳顯示器），並具有如下優點：與紙相同程度的易讀性、

耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。

[實施例 7]

可以藉由製造實施例 1 至實施例 5 所示的薄膜電晶體並將該薄膜電晶體用於像素部，進一步說用於驅動電路來製造具有顯示功能的半導體裝置（也稱為顯示裝置）。此外，可以將使用實施例 1 至實施例 5 所示的薄膜電晶體的驅動電路的一部分或整體一起形成在與像素部相同基板上，來形成系統型面板（system-on-panel）。

顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件（也稱為液晶顯示元件）、發光元件（也稱為發光顯示元件）。在發光元件的範圍內包括利用電流或電壓控制亮度的元件，明確而言，包括無機 EL（Electro Luminescence：電致發光）元件、有機 EL 元件等。此外，也可以使用電子墨水等的對比度因電作用而變化的顯示介質。

此外，顯示裝置包括密封有顯示元件的狀態的面板和在該面板中安裝有包括控制器的 IC 等的狀態的模組。再者，關於在製造該顯示裝置的過程中相當於顯示元件完成之前的一個方式的元件基板，該元件基板在多個像素中分別具備用於將電流供給到顯示元件的單元。具體地，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以在形成成為像素電極的導電膜之後且在進行蝕刻形成像素電極之前的狀態。元件基板可以採用各種方式。

另外，本發明說明中的顯示裝置是指圖像顯示器件、顯示器件、或光源（包括照明裝置）。另外，顯示裝置還包括安裝有連接器諸如FPC（Flexible Printed Circuit：撓性印刷電路）、TAB（Tape Automated Bonding：載帶自動接合）帶或TCP（Tape Carrier Package：載帶封裝）的模組；或者將印刷線路板設置於TAB帶或TCP端部的模組；或者藉由COG（Chip On Glass：玻璃上晶片）方式將IC（積體電路）直接安裝到顯示元件上的模組。

在本實施例中，參照圖11A1、圖11A2和圖11B說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖11A1和圖11A2是一種面板的俯視圖，其中利用密封材料4005將形成在第一基板4001上的實施例1至實施例5所示的使用氧化物半導體層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖11B相當於沿著圖11A1和圖11A2的線M-N的截面圖。

以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備

的基板上。

另外，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖11A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖11A2是藉由TAB方法安裝信號線驅動電路4003的例子。

此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖11B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。

作為薄膜電晶體4010、4011，可以應用使用氧化物半導體層的可靠性高的實施例1至實施例5所示的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。

此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。

另外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬（典型的是不鏽鋼）、陶瓷、塑膠。作為塑膠

，可以使用 FRP（Fiberglass-Reinforced Plastics：纖維增強塑膠）板、PVF（聚氟乙烯）膜、聚酯膜或丙烯酸樹脂膜。此外，還可以使用具有將鋁箔夾在 PVF 膜或聚酯膜之間的結構的薄片。

此外，附圖標記 4035 表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制像素電極層 4030 和對置電極層 4031 之間的距離（盒（cell）間隙）而設置的。另外，還可以使用球狀間隔物。另外，對置電極層 4031 電連接到設置在與薄膜電晶體 4010 同一基板上的共同電位線。使用共同連接部，可以藉由配置在一對基板間的導電粒子，使對置電極層 4031 與共同電位線電連接。另外，導電粒子包含在密封材料 4005 中。

另外，還可以使用不使用對準膜的顯示為藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有 5 重量 % 或以上的手性試劑的液晶組合物用於液晶層 4008。包含顯示為藍相的液晶和手性試劑的液晶組合物的回應速度短，即為 $10\mu\text{s}$ 至 $100\mu\text{s}$ ，並且由於其具有光學各向同性而不需要對準處理從而視角依賴小。

另外，本實施例是透射型液晶顯示裝置的例子。本發明還可以用於反射型液晶顯示裝置或半透射型液晶顯示裝置。

另外，雖然在本實施例的液晶顯示裝置中示出在基板

的外側（可見一側）設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑矩陣的遮光膜。

另外，在本實施例中，為了降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性，可以採用使用用作保護膜或平坦化絕緣膜的絕緣層（絕緣層4020、絕緣層4021）覆蓋根據實施例1至實施例5獲得的薄膜電晶體的結構。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以最好採用緻密的膜。利用濺射法並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜，即可。雖然在本實施例中示出利用濺射法來形成保護膜的例子，但是並不侷限於此而可以使用各種方法形成。

這裏，作為保護膜形成疊層結構的絕緣層4020。在此，使用濺射法形成氧化矽膜作為絕緣層4020的第一層。當使用氧化矽膜作為保護膜時，有防止用作源極電極層和汲極電極層的鋁膜的小丘的效果。

另外，形成絕緣層作為保護膜的第二層。在此，使用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半

導體區中而 TFT 的電特性變化的現象。

此外，也可以在形成保護膜之後進行氧化物半導體層的退火（ 300°C 至 400°C ）。

作為平坦化絕緣膜，形成絕緣層 4021。作為絕緣層 4021，可以使用如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等的具有耐熱性的有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料（low-k 材料）、矽氧烷類樹脂、PSG（磷矽玻璃）、BPSG（硼磷矽玻璃）等。此外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成絕緣層 4021。

另外，矽氧烷基樹脂相當於以矽氧烷類材料為起始材料而形成的包含 Si-O-Si 鍵的樹脂。矽氧烷類樹脂還可以使用有機基（例如烷基或芳基）或氟基作為取代基。此外，有機基也可以包括氟基。

至於絕緣層 4021 的形成方法並沒有特別的限制，可以根據其材料利用濺射法、SOG 法、旋塗法、浸漬法、噴塗法、液滴噴射法（噴墨法、絲網印刷、膠版印刷等）、刮刀、輥塗機、簾塗機、刮刀塗佈機等來形成。在使用材料溶液形成絕緣層 4021 的情況下，可在烘焙製程同時對氧化物半導體層進行退火（ 300°C 至 400°C ）。藉由兼作絕緣層 4021 的焙燒製程和氧化物半導體層的退火，可以高效地製造半導體裝置。

作為像素電極層 4030、對置電極層 4031，可以使用具有透光性的導電材料諸如包含氧化鎢的鈦氧化物、包含氧

化錫的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（下面表示為ITO）、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。

此外，可以使用包含導電高分子（也稱為導電聚合物）的導電組合物形成像素電極層4030、對置電極層4031。使用導電組合物形成的像素電極的薄層電阻最好為 $10000\Omega/\square$ 或以下，並且其波長為550nm時的透光率最好為70%或以上。另外，導電組合物所包含的導電聚合物的電阻率最好為 $0.1\Omega\cdot\text{cm}$ 或以下。

作為導電高分子，可以使用所謂的 π 電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。

另外，供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。

在本實施例中，由與液晶元件4013所具有的像素電極層4030相同的導電膜形成連接端子電極4015，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。

連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。

此外，雖然在圖11A1、圖11A2以及圖11B中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例

子，但本實施例不侷限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。

圖 12 示出使用應用實施例 1 至實施例 5 所示的 TFT 製造的 TFT 基板 2600 來構成用作半導體裝置的液晶顯示模組的一例。

圖 12 是液晶顯示模組的一例，利用密封材料 2602 固定 TFT 基板 2600 和對置基板 2601，並在其間設置包括 TFT 等的像素部 2603、包括液晶層的顯示元件 2604、著色層 2605 來形成顯示區。在進行彩色顯示時需要著色層 2605，並且當採用 RGB 方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在 TFT 基板 2600 和對置基板 2601 的外側配置有偏光板 2606、偏光板 2607、漫射片 2613。光源由冷陰極管 2610 和反射板 2611 構成，電路基板 2612 利用撓性線路板 2609 與 TFT 基板 2600 的佈線電路部 2608 連接，且其中組裝有控制電路及電源電路等的外部電路。此外，還可以在偏光板和液晶層之間夾有相位差板的狀態下進行層疊。

液晶顯示模組可以採用 TN（扭曲向列：Twisted Nematic）模式、IPS（面內切換：In-Plane-Switching）模式、FFS（邊緣場切換：Fringe Field Switching）模式、MVA（多疇垂直對準：Multi-domain Vertical Alignment）模式、PVA（垂直對準型：Patterned Vertical Alignment）模式、ASM（軸對稱排列微單元：Axially

Symmetric aligned Micro-cell) 模式、OCB (光學自補償彎曲：Optically Compensated Birefringence) 模式、FLC (鐵電液晶：Ferroelectric Liquid Crystal) 模式、AFLC (反鐵電液晶：Anti Ferroelectric Liquid Crystal) 模式等。

藉由上述製程，可以製造可靠性高的液晶顯示面板作為半導體裝置。

另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。

[實施例 8]

在本實施例中，作為應用實施例 1 至實施例 5 所示的薄膜電晶體的半導體裝置的一個方式，示出電子紙的例子。

在圖 13 中，作為半導體裝置的例子示出主動矩陣型電子紙。也可以應用實施例 1 至實施例 5 所示的薄膜電晶體作為用於半導體裝置的薄膜電晶體 581。

圖 13 的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指這樣的方法：將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層和第二電極層之間，並在第一電極層和第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。

形成在基板 596 上的薄膜電晶體 581 是底閘結構的薄膜電晶體，並利用源極電極層或汲極電極層在形成在絕緣層

585中的開口中與第一電極層587互相接觸而電連接。在第一電極層587和形成在基板597上的第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a和白色區590b，其周圍具有充滿了液體的空腔594，並且球形粒子589的周圍充滿了樹脂等的填充材料595（參照圖13）。在本實施例中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588電連接到設置在與薄膜電晶體581同一基板上的共同電位線。使用實施例1至實施例5所示的共同連接部中之一，可以藉由配置在一對基板間的導電粒子，使第二電極層588與共同電位線電連接。

此外，還可以使用電泳元件來代替扭轉球。使用直徑為 $10\mu\text{m}$ 至 $200\mu\text{m}$ 左右的微囊，該微囊中封入有透明液體、帶有正電的白色微粒以及帶有負電的黑色微粒。當對於設置在第一電極層和第二電極層之間的微囊由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助照明。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的圖像，因此，即使使具有顯示功能的半導體裝置（簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置）遠離電波發射源，也能夠保存顯示過的圖像。

電泳顯示元件是利用所謂的介電泳效應（dielectrophoretic effect）的顯示元件。在該介電泳效應中，介電常數高的物質移動到高電場區。電泳顯示元件不需要液晶顯示裝置所需的偏光板，從而可以與液晶顯示裝置相比減少其厚度、重量。

將在溶劑中分散有上述微囊的溶液稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片或具有色素的粒子來進行彩色顯示。

此外，藉由在主動矩陣基板上適當地設置多個上述微囊，使得微囊夾在兩個電極之間，就完成主動矩陣型顯示裝置，並且，當對微囊施加電場時可以進行顯示。例如，可以使用利用實施例1至實施例5的薄膜電晶體來得到的主動矩陣基板。

此外，作為微囊中的微粒，使用選自導體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、磁泳材料中的其中之一者或這些材料的複合材料即可。

另外，本實施例可以與其他實施例所記載的結構適當地組合而實施。

[實施例9]

在本實施例中示出發光顯示裝置的例子作為應用實施例1至實施例5所示的薄膜電晶體的半導體裝置的一個方式

。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。

在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，產生電流。然後，由於這些載子（電子和電洞）重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激發型發光元件。

根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機理是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。

圖14示出可以使用數字時間灰度級驅動的像素結構的一個例子作為應用本發明的半導體裝置的例子。

對可以使用數位時間灰度級驅動的像素的結構以及像素的工作進行說明。這裏示出在一個像素中將實施例1至實施例5所示的、氧化物半導體層用於通道形成區的兩個n通道型的電晶體的例子。

像素 6400 包括開關電晶體 6401、驅動電晶體 6402、發光元件 6404 以及電容元件 6403。在開關電晶體 6401 中，閘極與掃描線 6406 連接，第一電極（源極電極以及汲極電極中的一方）與信號線 6405 連接，第二電極（源極電極以及汲極電極的另一方）與驅動電晶體 6402 的閘極連接。在驅動電晶體 6402 中，閘極藉由電容元件 6403 與電源線 6407 連接，第一電極與電源線 6407 連接，第二電極與發光元件 6404 的第一電極（像素電極）連接。發光元件 6404 的第二電極相當於共同電極 6408。共同電極 6408 與形成在同一基板上的共同電位線電連接。

另外，將發光元件 6404 的第二電極（共同電極 6408）設定為低電源電位。另外，低電源電位是指，以電源線 6407 所設定的高電源電位為基準滿足低電源電位 < 高電源電位的電位，作為低電源電位例如可以設定為 GND、0V 等。將該高電源電位與低電源電位的電位差施加到發光元件 6404 上，為了使發光元件 6404 產生流過以使發光元件 6404 發光，以高電源電位與低電源電位的電位差為發光元件 6404 的正向臨界值電壓以上的方式分別設定其電位。

另外，還可以使用驅動電晶體 6402 的閘極電容代替電容元件 6403 而省略電容元件 6403。至於驅動電晶體 6402 的閘極電容，可以在通道形成區與閘電極之間形成電容。

這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體 6402 的閘極輸入能夠使驅動電晶體 6402 充分成為導通或截止的兩個狀態的視頻信號。也就是說，驅動電晶

體 6402 在線形區域進行工作。由於驅動電晶體 6402 在線形區域進行工作，將比電源線 6407 的電壓高的電壓施加到驅動電晶體 6402 的閘極上。另外，對信號線 6405 施加（電源線電壓 + 驅動電晶體 6402 的 V_{th} ）以上的電壓。

另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖 14 相同的像素結構。

當進行模擬灰度級驅動時，對驅動電晶體 6402 的閘極施加發光元件 6404 的正向電壓 + 驅動電晶體 6402 的 V_{th} 以上的電壓。發光元件 6404 的正向電壓是指，設定為所希望的亮度時的電壓，至少包含正向臨界值電壓。另外，藉由輸入使驅動電晶體 6402 在飽和區域工作的視頻信號，可以使電流流過發光元件 6404。為了使驅動電晶體 6402 在飽和區域進行工作，將電源線 6407 的電位設定為高於驅動電晶體 6402 的閘極電位。藉由將視頻信號設定為模擬方式，可以在發光元件 6404 中產生根據視頻信號的電流，而進行模擬灰度級驅動。

另外，圖 14 所示的像素結構不侷限於此。例如，還可以對圖 14 所示的像素添加新的開關、電阻元件、電容元件、電晶體或邏輯電路等。

接著，參照圖 15A 至圖 15C 說明發光元件的結構。在此，以驅動 TFT 是 n 型的情況為例子來說明像素的截面結構。可以與實施例 1 至實施例 5 所示的薄膜電晶體同樣地製造用於圖 15A、圖 15B 和圖 15C 的半導體裝置的驅動 TFT 的

TFT7001、7011、7021，並且這些TFT是使用以In-Ga-Zn-O類非單晶膜為代表的氧化物半導體層的可靠性高的薄膜電晶體。

爲了取出發光，發光元件的陽極或陰極的至少一方是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。本發明的像素結構可以應用於任何發射結構的發光元件。

參照圖15A說明頂部發射結構的發光元件。

在圖15A中示出當驅動TFT的TFT7001爲n型且從發光元件7002發射的光穿過到陽極7005一側時的像素的截面圖。在圖15A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作爲陰極7003，只要是功函數低且反射光的導電膜，就可以使用各種材料。例如，可以舉出Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。另外，不需要設置所有這些層。使用透射光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（下面，表示爲ITO）、銦鋅氧化物、

添加有氧化矽的銦錫氧化物等。

由陰極 7003 及陽極 7005 夾有發光層 7004 的區域相當於發光元件 7002。在圖 15A 所示的像素中，從發光元件 7002 發射的光如箭頭所示那樣發射到陽極 7005 一側。

接著，參照圖 15B 說明底部發射結構的發光元件。示出在驅動 TFT7011 是 n 型，且從發光元件 7012 發射的光發射到陰極 7013 一側的情況下的像素的截面圖。在圖 15B 中，在與驅動 TFT7011 電連接的具有透光性的導電膜 7017 上形成有發光元件 7012 的陰極 7013，且在陰極 7013 上按順序層疊有發光層 7014、陽極 7015。另外，在陽極 7015 具有透光性的情況下，也可以覆蓋陽極上地形成用來反射光或遮光的遮罩膜 7016。與圖 15A 的情況同樣地，作為陰極 7013，只要是功函數低的導電材料，就可以使用各種材料。但是，其厚度是透射光的程度（最好為 5nm 至 30nm 左右）。例如，可以將厚度為 20nm 的鋁膜用作陰極 7013。而且，與圖 15A 同樣地，發光層 7014 可以由單層或多個層的疊層構成。陽極 7015 不需要透射光，但是可以與圖 15A 同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜 7016 例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色顏料的樹脂等。

由陰極 7013 及陽極 7015 夾有發光層 7014 的區域相當於發光元件 7012。在圖 15B 所示的像素中，從發光元件 7012 發射的光如箭頭所示那樣發射到陰極 7013 一側。

接著，參照圖 15C 說明雙面發射結構的發光元件。在

圖 15C 中，在與驅動 TFT7021 電連接的具有透光性的導電膜 7027 上形成有發光元件 7022 的陰極 7023，且在陰極 7023 上按順序層疊有發光層 7024、陽極 7025。與圖 15A 的情況同樣地，作為陰極 7023，只要是功函數低的導電材料，就可以使用各種材料。但是，其厚度為透射光的程度。例如，可以將厚度為 20nm 的 Al 用作陰極 7023。而且，與圖 15A 同樣地，發光層 7024 可以由單層或多個層的疊層構成。陽極 7025 可以與圖 15A 同樣地使用透射光的具有透光性的導電材料形成。

陰極 7023、發光層 7024 和陽極 7025 重疊的部分相當於發光元件 7022。在圖 15C 所示的像素中，從發光元件 7022 發射的光如箭頭所示那樣發射到陽極 7025 一側和陰極 7023 一側的兩者。

另外，雖然在此描述了有機 EL 元件作為發光元件，但是也可以設置無機 EL 元件作為發光元件。

另外，雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體（驅動 TFT）和發光元件電連接的例子，但是也可以採用在驅動 TFT 和發光元件之間連接有電流控制 TFT 的結構。

另外，本實施例所示的半導體裝置不侷限於圖 15A 至圖 15C 所示的結構而可以根據本發明的技術思想進行各種變形。

接著，參照圖 16A 和圖 16B 說明相當於應用實施例 1 至實施例 5 所示的薄膜電晶體的半導體裝置的一個方式的發

光顯示面板（也稱為發光面板）的外觀及截面。圖 16A 是一種面板的俯視圖，其中利用密封材料將形成在第一基板上的薄膜電晶體及發光元件密封在與第二基板之間。圖 16B 相當於沿著圖 16A 的 H-I 的截面圖。

以圍繞設置在第一基板 4501 上的像素部 4502、信號線驅動電路 4503a、4503b 及掃描線驅動電路 4504a、4504b 的方式設置有密封材料 4505。此外，在像素部 4502、信號線驅動電路 4503a、4503b 及掃描線驅動電路 4504a、4504b 上設有第二基板 4506。因此，像素部 4502、信號線驅動電路 4503a、4503b 以及掃描線驅動電路 4504a、4504b 與填料 4507 一起由第一基板 4501、密封材料 4505 和第二基板 4506 密封。像這樣為了不暴露於大氣，最好由氣密性高且脫氣少的保護膜（貼合膜、紫外線固化樹脂膜等）或覆蓋材料來進行封裝（密封）。

此外，設置在第一基板 4501 上的像素部 4502、信號線驅動電路 4503a、4503b 及掃描線驅動電路 4504a、4504b 包括多個薄膜電晶體。在圖 16B 中例示包括在像素部 4502 中的薄膜電晶體 4510 和包括在信號線驅動電路 4503a 中的薄膜電晶體 4509。

作為薄膜電晶體 4509、4510，可以應用實施例 1 至實施例 5 所示的薄膜電晶體，該薄膜電晶體使用以 In-Ga-Zn-O 類的非單晶膜為代表的氧化物半導體層且其可靠性高。在本實施例中，薄膜電晶體 4509、4510 是 n 通道型薄膜電晶體。

此外，附圖標記4511相當於發光元件，發光元件4511所具有的像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外，雖然發光元件4511的結構為第一電極層4517、電致發光層4512和第二電極層4513的疊層結構，但其不侷限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。

分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極層4517上形成開口部，且使該開口部的側壁成為具有連續曲率的傾斜面。

電致發光層4512既可以由單層構成，又可以由多層的疊層構成。

為了不使氧、氫、水分、二氧化碳等侵入到發光元件4511，可以在第二電極層4513以及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。

另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。

在本實施例中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。

連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。

位於從發光元件4511的取出光的方向上的基板即第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。

此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC（聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽樹脂、PVB（聚乙烯醇縮丁醛）、或EVA（乙烯-醋酸乙烯酯）等。本實施例可以使用氮作為填料。

另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、或圓偏光板（包括橢圓偏光板）、相位差板（ $\lambda/4$ 片、 $\lambda/2$ 片）、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理利用表面的凹凸來擴散反射光並降低眩光。

信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝，而不侷限於圖16A和圖16B的結構。

藉由上述製程，可以製造可靠性高的發光顯示裝置（顯示面板）作為半導體裝置。

另外，本實施例所示的結構可以與其他實施例所記載的結構適當地組合而使用。

實施例 10

可以將應用本實施例 1 至實施例 5 所示的薄膜電晶體用作電子紙。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書閱讀器、海報、電車等的交通工具的車內廣告、信用卡等的各種卡片中的顯示等。圖 17A 和圖 17B 以及圖 18 示出電子設備的一個例子。

圖 17A 示出使用電子紙製造的海報 2631。在廣告介質是紙的印刷物的情況下人工進行廣告的交換，但是如果使用電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。另外，海報也可以採用以無線的方式收發資訊的結構。

此外，圖 17B 示出電車等的交通工具的車內廣告 2632。在廣告介質是紙的印刷物的情況下人工進行廣告的交換，但是如果使用電子紙，則可以在短時間內不需要較多人工而改變廣告的顯示內容。此外，顯示也不會打亂而可以獲得穩定的圖像。另外，車內廣告也可以採用以無線的方式收發資訊的結構。

另外，圖 18 示出電子書閱讀器 2700 的一個例子。例如，電子書閱讀器 2700 由兩個框體，即框體 2701 及框體 2703 構成。框體 2701 及框體 2703 由軸部 2711 形成為一體，且可

以以該軸部2711爲軸進行開合動作。藉由採用這種結構，可以進行如紙的書籍那樣的動作。

框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部（圖18中的顯示部2705）中可以顯示文章，而在左邊的顯示部（圖18中的顯示部2707）中可以顯示圖像。

此外，在圖18中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子（耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等）、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。

此外，電子書閱讀器2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。

另外，本實施例所示的結構可以與其他實施例所記載的結構適當地組合而使用。

實施例 11

可以將使用實施例 1 至實施例 5 所示的薄膜電晶體的半導體裝置應用於各種電子設備（包括遊戲機）。作為電子設備，例如可以舉出電視裝置（也稱為電視或電視接收機）、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機（也稱為行動電話、行動電話裝置）、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。

圖 19A 示出電視裝置 9600 的一個例子。在電視裝置 9600 中，框體 9601 組裝有顯示部 9603。利用顯示部 9603 可以顯示映射。此外，在此示出利用支架 9605 支撐框體 9601 的結構。

可以藉由利用框體 9601 所具備的操作開關或另外提供的遙控操作機 9610 進行電視裝置 9600 的操作。藉由利用遙控操作機 9610 所具備的操作鍵 9609，可以進行頻道及音量的操作，並可以對在顯示部 9603 上顯示的映射進行操作。此外，也可以採用在遙控操作機 9610 中設置顯示從該遙控操作機 9610 輸出的資訊的顯示部 9607 的結構。

另外，電視裝置 9600 採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向（從發送者到接收者）或雙向（在發送者和接收者之間或在接收者之間等）的資訊通信。

圖 19B 示出數位相框 9700 的一個例子。例如，在數位相框 9700 中，框體 9701 組裝有顯示部 9703。顯示部 9703 可

以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。

另外，數位相框 9700 採用具備操作部、外部連接用端子（USB 端子、可以與 USB 電纜等的各種電纜連接的端子等）、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將其設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部 9703。

此外，數位相框 9700 也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。

圖 20A 示出一種可攜式遊戲機，其由框體 9881 和框體 9891 這兩個框體構成，並且藉由連接部 9893 可以開合地連接。框體 9881 安裝有顯示部 9882，並且框體 9891 安裝有顯示部 9883。另外，圖 20A 所示的可攜式遊戲機還具備揚聲器部 9884、記錄媒體插入部 9886、LED 燈 9890、輸入單元（操作鍵 9885、連接端子 9887、感測器 9888（包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）以及麥克風 9889）等。當然，可攜式遊戲機的結構不侷限於上述結構，只

要採用至少具備根據本發明的半導體裝置的結構即可，且可以採用適當地設置有其他附屬設備的結構。圖20A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖20A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。

圖20B示出大型遊戲機的一種的投幣機9900的一個例子。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動杆或停止開關等的操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用至少具備本發明的一個方式所具備的結構即可，且可以採用適當地設置其他附屬設備的結構。

圖21A示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。

圖21A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。

顯示部1002的畫面主要有三個模式。第一模式為顯示模式，其主要用於顯示圖像，第二模式為輸入模式，其主要用於輸入文字等資訊。第三模式是組合顯示模式和輸入模式的模式。

例如，在打電話或寫電子郵件的情況下，將顯示部

1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。

此外，在行動電話機1000的內部設置具有陀螺儀或加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向（豎向還是橫向），從而可以對顯示部1002的畫面顯示進行自動切換。

藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如，若在顯示部上顯示的視頻信號為運動圖像的資料，則切換成顯示模式，若為文本資料，則切換成輸入模式。

另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。

還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，從而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，還可以拍攝手指靜脈、手掌靜脈等。

圖21B也例示了行動電話機的例子。圖21B中的行動電話手機包括顯示裝置9410和通信裝置9400；顯示裝置

9410具有包括顯示部9412和操作鍵9413的框架9411；通信裝置9400具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405、和當收到來電時發光的發光部9406的框架9401；具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上從具有電話功能的通信裝置9400分離或安裝到通信裝置9400上。因此，顯示裝置9410和通信裝置9400可以沿其短軸或長軸彼此附著。當只需要顯示功能時，可以將顯示裝置9410從通信裝置9400上分離，以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410的每個都能藉由無線通信或有線通信發射和接收圖像或輸入資訊，並且每個都具有可充電電池。

另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。

實施例12

本實施例示出電子書閱讀器的例子作為應用使用實施例1至實施例5所示的薄膜電晶體的半導體裝置的一個方式。在本實施例中，說明使用圖22A、圖22B及圖23在第一顯示面板4311和第二顯示面板4312之間安裝雙面顯示型的第三顯示面板4313的例子。圖22A是打開電子書閱讀器的狀態，而圖22B是合上電子書閱讀器的狀態。此外，圖23是電子書閱讀器的從橫方向來看的截面圖。

圖22A、圖22B所示的電子書閱讀器包括：具有第一顯示部4301的第一顯示面板4311；具有操作部4304及第二

顯示部 4307 的第二顯示面板 4312；具有第三顯示部 4302 及第四顯示部 4310 的第三顯示面板 4313；以及設置在第一顯示面板 4311、第二顯示面板 4312 和第三顯示面板 4313 的一個端部的裝訂部 4308。第三顯示面板 4313 插入在第一顯示面板 4311 和第二顯示面板 4312 之間。圖 22A、圖 22B 的電子書閱讀器包括四個顯示畫面，即第一顯示部 4301、第二顯示部 4307、第三顯示部 4302 及第四顯示部 4310。

第一顯示面板 4311、第二顯示面板 4312 及第三顯示面板 4313 具有撓性而容易彎曲。此外，藉由在第一顯示面板 4311、第二顯示面板 4312 中使用塑膠基板且在第三顯示面板 4313 中使用薄膜，可以實現薄型的電子書閱讀器。也就是說，在圖 23 中，根據作為一例的電子書閱讀器的從橫方向來看的截面圖，第三顯示面板 4313 可以與第一顯示面板 4311 及第二顯示面板 4312 相比容易彎曲。由此，藉由使第三顯示面板 4313 的外側的顯示面板為堅硬，可以進行如書籍那樣的感覺進行操作，並且可以抑制第三顯示面板 4313 的損壞。

第三顯示面板 4313 是具有第三顯示部 4302 及第四顯示部 4310 的雙面顯示型面板。作為第三顯示面板 4313，即可以使用雙面發射型顯示面板，又可以貼合單面發射型顯示面板而使用。此外，還可以使用在其間夾著背光燈（較佳的是薄型 EL 發光面板）的兩個液晶顯示面板。

此外，圖 22A、圖 22B 所示的電子書閱讀器包括：進行第一顯示部 4301 的顯示控制的掃描線驅動電路（未圖示

）；進行第二顯示部4307的顯示控制的掃描線驅動電路4322a、4322b；進行第三顯示部4302和/或第四顯示部4310的顯示控制的掃描線驅動電路（未圖示）；進行第一顯示部4301、第二顯示部4307、第三顯示部4302和/或第四顯示部4310的顯示控制的信號線驅動電路4323。另外，進行第一顯示部4301的顯示控制的掃描線驅動電路設置在第一顯示面板4311，掃描線驅動電路4322a、4322b設置在第二顯示面板4322，信號線驅動電路4323設置在裝訂部4308的內部。

此外，在圖22A和22B所示的電子書閱讀器中，第二顯示面板4312包括操作部4304而可以對應於各功能諸如電源輸入開關、顯示切換開關等。

此外，可以藉由使用手指或輸入筆等觸碰第一顯示部4301或第二顯示部4307，或進行操作部4304的操作，進行圖22A和圖22B所示的電子書閱讀器的輸入操作。另外，圖22A圖示第二顯示部4307所顯示的顯示按鈕4309。可以藉由使用手指等觸碰顯示按鈕4309進行輸入。

另外，作為插入圖22A、圖22B所示的第三顯示面板4313的電子書閱讀器的使用方法的例子，方便的是：使用第一顯示部4301及第四顯示部4310看文章，使用第二顯示部4307及第三顯示部4302參照附圖。此時，由於第三顯示面板4313不能同時顯示第三顯示部4302和第四顯示部4310，因此當開始翻頁時從第三顯示部4302的顯示切換到第四顯示部4310的顯示。

此外，在看從第一顯示部 4301 至第三顯示部 4302 之後，當開始翻下一頁的第三顯示面板 4313 時，第四顯示部 4310 及第二顯示部 4307 以某個角度顯示下一頁。另外，在用完第四顯示部 4310 及第二顯示部 4307 之後，當開始翻第三顯示面板 4313 時，以某個角度第三顯示部 4302 及第一顯示部 4301 顯示下一頁。由此，可以不使螢幕的切換識別而抑制視覺的不適等。

另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。

【圖式簡單說明】

圖 1A 至圖 1E 是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；

圖 2A 至圖 2F 是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；

圖 3A 至圖 3E 是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；

圖 4A 至圖 4E 是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；

圖 5A 和圖 5B 是說明半導體裝置的方塊圖的圖；

圖 6 是說明信號線驅動電路的結構的圖；

圖 7 是說明信號線驅動電路的工作的時序圖；

圖 8 是說明信號線驅動電路的工作的時序圖；

圖 9 是說明移位暫存器的結構的圖；

圖 10 是說明正反器的連接結構的圖；

圖 11A1 至圖 11B 是說明根據本發明的一個實施例的半導體裝置的圖；

圖 12 是說明根據本發明的一個實施例的半導體裝置的圖；

圖 13 是說明根據本發明的一個實施例的半導體裝置的圖；

圖 14 是說明根據本發明的一個實施例的半導體裝置的像素等效電路的圖；

圖 15A 至圖 15C 是說明根據本發明的一個實施例的半導體裝置的圖；

圖 16A 和圖 16B 是說明根據本發明的一個實施例的半導體裝置的圖；

圖 17A 和圖 17B 是說明電子紙的使用方式的例子的圖；

圖 18 是示出電子書閱讀器的一個實施例的外觀圖；

圖 19A 和圖 19B 是示出電視裝置及數位相框的一個實施例的外觀圖；

圖 20A 和圖 20B 是示出遊戲機的一個實施例的外觀圖；

圖 21A 和圖 21B 是示出行動電話機的一個實施例的外觀圖；

圖 22A 和圖 22B 是說明電子書閱讀器的一個實施例的圖；

圖 23 是說明電子書閱讀器的一個實施例的圖；

圖 24A 至圖 24E 是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；

圖 25A 至圖 25C 是示出氧化物半導體的霍爾（Hall）效應測量結果的圖；

圖 26 是示出氧化物半導體層的 XRD 測量結果的圖。

【主要元件符號說明】

100：基板

101：閘電極

102：絕緣膜

103：半導體膜

104：絕緣膜

105：IGZO 半導體層

106：絕緣物

107：接觸孔（開口）

108：源極電極

109：汲極電極

200、300、400、500、700：基板

201、301、401、701：閘電極

202、302、402、702：絕緣膜

203、303、403、703：半導體膜

204、304：絕緣膜

205、305：半導體層

206、306：絕緣物

208、308、408、708：源極電極

209、309、409、709：汲極電極

210、310、410、710：絕緣膜

211、311：金屬多層膜

212、412：半導體膜

213、413：源極一側緩衝層

214、414：汲極一側緩衝層

405、705：IGZO半導體層

501：絕緣膜

502：氧化物半導體膜

503：電極

510：物性評價用樣品

581：薄膜電晶體

585：絕緣層

587、588：電極層

589：球形粒子

594：空腔

595：填充材料

596、597：基板

601、602、603：測定結果

604：峰值

1000：行動電話機

1001、2701、2703：框體

1002、2705、2707：顯示部

1003：操作按鈕

1004：外部連接埠

1005、2725：揚聲器

1006：麥克風

2600：TFT基板

2601：對置基板

2602：密封材料

2603：像素部

2604：顯示元件

2605：著色層

2606、2607：偏光板

2608：佈線電路部

2609：撓性線路板

2610：冷陰極管

2611：反射板

2612：電路基板

2613：擴散板

2631：海報

2632：車內廣告

2700：電子書閱讀器

2711：軸部

2721：電源開關

2723：操作鍵

4001、4501、5300、5400：基板
 4002、4502、5301、5401：像素部
 4003、5303、5403：信號線驅動電路
 4004、5302、5402、5404：掃描線驅動電路
 4005、4505：密封材料
 4006、4506：基板
 4008：液晶層
 4010、4011、4509、4510：薄膜電晶體
 4013：液晶元件
 4015、4515：連接端子電極
 4016、4516：端子電極
 4018：FPC
 4019、4519：各向異性導電膜
 4020、4021：絕緣層
 4030：像素電極層
 4031：對置電極層
 4032：絕緣層
 4301、4302：顯示部
 4304：操作部
 4307：顯示部
 4308：裝訂部
 4309：顯示按鈕
 4310：顯示部
 4311、4312、4313：顯示面板

4323：信號線驅動電路
 4507：填充材料
 4511：發光元件
 4512：電場發光層
 4513、4517：電極層
 4520：分隔壁
 5501-5506：佈線
 5543、5544：節點
 5571-5578：薄膜電晶體
 5601：驅動器 IC
 5602：開關群
 5611、5612、5613、5621、5712-5717：佈線
 5701：正反器
 5721、5821：信號
 590a：黑色區
 590b：白色區
 6400：像素
 6401：開關電晶體
 6402：驅動電晶體
 6403：電容元件
 6404：發光元件
 6405：信號線
 6406：掃描線
 6407：電源線

6408：共同電極

7001：TFT

7002：發光元件

7003：陰極

7004：發光層

7005：陽極

7011：驅動TFT

7012：發光元件

7013：陰極

7014：發光層

7015：陽極

7016：遮罩膜

7017：導電膜

7021：驅動TFT

7022：發光元件

7023：陰極

7024：發光層

7025：陽極

7027：導電膜

9400：通信裝置

9401：框體

9402：掃描按鈕

9403：外部輸入端子

9404：麥克風

9405：揚聲器
 9406：發光部
 9410：顯示裝置
 9411：框體
 9412：顯示部
 9413：操作按鈕
 9600：電視裝置
 9601：框體
 9603：顯示部
 9605：支架
 9607：顯示部
 9609：操作鍵
 9610：遙控操作機
 9700：數位相框
 9701：框體
 9703：顯示部
 9881：框體
 9882、9883：顯示部
 9884：揚聲器部
 9885：操作鍵
 9886：記錄媒體插入部
 9887：連接端子
 9888：感測器
 9889：麥克風

9890：LED燈

9891：框體

9893：連接部

9900：投幣機

9901：框體

9903：顯示部

4321a、4322a、4504a：掃描線驅動電路

4503a：信號線驅動電路

4518a：FPC

5603a、5603b、5603c：薄膜電晶體

5703a、5703b、5703c、5803a、5803b、5803c：時序

七、申請專利範圍：

1. 一種半導體裝置，包括：
具有絕緣表面的基板上的閘電極；
所述閘電極上的氮化矽膜；
所述氮化矽膜上的第一絕緣膜，所述第一絕緣膜包括矽和氧；
在所述第一絕緣膜上且與其接觸的氧化物半導體層；
在所述氧化物半導體層上且與其接觸的第二絕緣膜，
所述第二絕緣膜包括矽和氧；以及
所述第二絕緣膜上的源極電極及汲極電極，
其中，所述源極電極及所述汲極電極分別藉由設置在
所述第二絕緣膜中的第一開口及第二開口與所述氧化物半
導體層電連接，
其中，每一所述第一開口及所述第二開口規定所述氧化
物半導體層的頂部，每一所述頂部並未由所述第二絕緣膜
覆蓋，且每一所述頂部的整體與所述閘電極重疊，以及
其中，所述氧化物半導體層的通道形成區夾在所述第
一絕緣膜和所述第二絕緣膜之間。
2. 如申請專利範圍第 1 項的半導體裝置，其中所述氧
化物半導體層包括至少包含 Zn 的氧化物半導體膜。
3. 如申請專利範圍第 1 項的半導體裝置，其中所述第
一絕緣膜為氧氮化矽膜。
4. 如申請專利範圍第 3 項的半導體裝置，其中所述氧
氮化矽膜包含濃度為大於或等於 3 原子%且小於或等於 30

原子 % 的氮。

5. 如申請專利範圍第 1 項的半導體裝置，其中所述第一絕緣膜包含濃度為高於或等於 $1 \times 10^{15} \text{ cm}^{-3}$ 且低於或等於 $1 \times 10^{20} \text{ cm}^{-3}$ 的鹵族元素。

6. 如申請專利範圍第 1 項的半導體裝置，其中緩衝層設置在所述氧化物半導體層和所述源極電極或所述汲極電極之間。

7. 如申請專利範圍第 1 項的半導體裝置，其中所述氧化物半導體層的端部與所述第二絕緣膜的端部重合。

8. 如申請專利範圍第 1 項的半導體裝置，其中所述氧化物半導體層的側端部與所述第二絕緣層的側端部重合。

9. 一種半導體裝置，包括：

具有絕緣表面的基板上的閘電極；

所述閘電極上的氮化矽膜；

所述氮化矽膜上的第一絕緣膜，所述第一絕緣膜包括矽和氧；

在所述第一絕緣膜上且與其接觸的包含氧化矽的氧化物半導體層；

在所述氧化物半導體層上且與其接觸的第二絕緣膜，所述第二絕緣膜包括矽和氧；以及

所述第二絕緣膜上的源極電極及汲極電極，

其中，所述源極電極及所述汲極電極分別藉由設置在所述第二絕緣膜中的第一開口及第二開口與所述氧化物半導體層電連接，

其中，每一所述第一開口及所述第二開口規定所述氧化物半導體層的頂部，每一所述頂部並未由所述第二絕緣膜覆蓋，且每一所述頂部的整體與所述閘電極重疊，以及

其中，所述氧化物半導體層的通道形成區夾在所述第一絕緣膜和所述第二絕緣膜之間。

10.如申請專利範圍第 9 項的半導體裝置，其中所述氧化物半導體層包括至少包含 Zn 的氧化物半導體膜。

11.如申請專利範圍第 9 項的半導體裝置，其中所述包含氧化矽的氧化物半導體層的載子濃度低於 $1.6 \times 10^{19} \text{ cm}^{-3}$ 且高於或等於 $2.0 \times 10^{12} \text{ cm}^{-3}$ 。

12.如申請專利範圍第 9 項的半導體裝置，其中所述包含氧化矽的氧化物半導體層的霍爾遷移率低於 $15.1 \text{ cm}^2/\text{Vs}$ 且高於或等於 $1.8 \text{ cm}^2/\text{Vs}$ 。

13.如申請專利範圍第 9 項的半導體裝置，其中所述第一絕緣膜為氮化矽膜。

14.如申請專利範圍第 13 項的半導體裝置，其中所述氮化矽膜包含濃度為大於或等於 3 原子%且小於或等於 30 原子%的氮。

15.如申請專利範圍第 9 項的半導體裝置，其中所述第一絕緣膜包含濃度為 $1 \times 10^{15} \text{ cm}^{-3}$ 或以上且 $1 \times 10^{20} \text{ cm}^{-3}$ 或以下的鹵族元素。

16.如申請專利範圍第 9 項的半導體裝置，其中緩衝層設置在所述氧化物半導體層和所述源極電極或所述汲極電極之間。

17.如申請專利範圍第 9 項的半導體裝置，其中所述氧化物半導體層的端部與所述第二絕緣膜的端部重合。

18.如申請專利範圍第 9 項的半導體裝置，更包括：

在所述源極電極、所述汲極電極、及所述第二絕緣膜上且與其接觸的氧化矽膜；

在所述氧化矽膜上且與其接觸的平坦化層，所述平坦化層包括有機材料；以及

在所述平坦化層上的像素電極層，包括：透光性的導電材料，所述像素電極層藉由設置在所述平坦化層及氧化矽膜中的開口與所述源極電極和所述汲極電極之一接觸。

19.如申請專利範圍第 9 項的半導體裝置，其中所述氧化物半導體層的側端部與所述第二絕緣層的側端部重合。

20.一種半導體裝置的製造方法，包括如下步驟：

在具有絕緣表面的基板上形成閘電極；

在所述閘電極上形成包括氧氮化矽膜的第一絕緣膜；

在包含氧的氣圍中在所述第一絕緣膜上形成氧化物半導體層；

在所述氧化物半導體層上層疊包括氧氮化矽膜的第二絕緣膜；

對所述第二絕緣膜選擇性地進行蝕刻以形成保護膜；

將所述保護膜作為掩罩使用來對所述氧化物半導體層選擇性地進行蝕刻以形成島狀的半導體層；

對所述保護膜的一部分選擇性地進行蝕刻來形成通過

所述保護膜的第一及第二開口；

在所述保護膜上和所述島狀的半導體層的在所述第一及第二開口中的露出部上形成導電膜；以及

對所述導電膜選擇性地進行蝕刻以形成源極電極及汲極電極。

21.如申請專利範圍第 20 項的半導體裝置的製造方法，其中所述第一絕緣膜和所述第二絕緣膜中的至少一個包含濃度為大於或等於 3 原子%且小於或等於 30 原子%的氮。

22.如申請專利範圍第 20 項的半導體裝置的製造方法，其中形成氧化物半導體層的步驟中的氧的流率為大於或等於 50%且小於或等於 100%。

23.如申請專利範圍第 20 項的半導體裝置的製造方法，其中藉由使用包含 Zn 的靶材的濺射法形成所述氧化物半導體層。

24.如申請專利範圍第 20 項的半導體裝置的製造方法，其中藉由使用以大於 0wt%且小於或等於 10wt%的比率包括氧化矽的靶材的濺射法形成所述氧化物半導體層。

25.如申請專利範圍第 20 項的半導體裝置的製造方法，其中不曝露於大氣地層疊所述第一絕緣膜、所述氧化物半導體層以及所述第二絕緣膜。

26.如申請專利範圍第 20 項的半導體裝置的製造方法，其中藉由使用含氫濃度為 1×10^{19} 原子/cm³ 或以下的靶材的濺射法形成所述氧化物半導體層。

27.如申請專利範圍第 20 項的半導體裝置的製造方法，其中在包含氧及氮的氣圍下形成所述第一絕緣膜。

28.如申請專利範圍第 20 項的半導體裝置的製造方法，其中在包含氧及氮的氣圍下形成所述第二絕緣膜。

29.一種半導體裝置的製造方法，包括如下步驟：

在具有絕緣表面的基板上形成閘電極；

在所述閘電極上形成包括氮化物和氧其中至少一個和矽的第一絕緣膜；

在包含氧的氣圍中在所述第一絕緣膜上形成氧化物半導體層；

在所述氧化物半導體層上層疊包括氮化物和氧其中至少一個和矽的第二絕緣膜；以及

在所述第二絕緣膜上形成源極電極和汲極電極，

其中，所述源極電極和所述汲極電極藉由所述第二絕緣膜中的至少一個開口與所述氧化物半導體層接觸，

其中，所述源極電極及所述汲極電極分別藉由設置在所述第二絕緣膜中的第一開口及第二開口與所述氧化物半導體層電連接，

其中，每一所述第一開口及所述第二開口界定所述氧化物半導體層的頂部，每一所述頂部並未由所述第二絕緣膜覆蓋，且每一所述頂部的整體與所述閘極電極重疊，以及

其中，所述氧化物半導體層的通道形成區夾在所述第一絕緣膜和所述第二絕緣膜之間。

30.如申請專利範圍第 29 項的半導體裝置的製造方法，其中不曝露於大氣地層疊所述第一絕緣膜、所述氧化物半導體層以及所述第二絕緣膜。

31.如申請專利範圍第 29 項的半導體裝置的製造方法，其中形成氧化物半導體層的步驟中的氧的流率為大於或等於 50%且小於或等於 100%。

32.如申請專利範圍第 29 項的半導體裝置的製造方法，其中藉由使用以大於 0wt%且小於或等於 10wt%的比率包括氧化矽的靶材的濺射法形成所述氧化物半導體層。

33.一種半導體裝置，包括：

具有絕緣表面的基板上的閘電極；

所述閘電極上的第一絕緣膜；

所述第一絕緣膜上的源極電極及汲極電極；

所述第一絕緣膜、所述源極電極、及所述汲極電極上的氧化物半導體層，所述氧化物半導體層與所述源極電極和所述汲極電極電連接；以及

在所述氧化物半導體層上且與其接觸的第二絕緣膜，

其中，所述第一絕緣膜及所述第二絕緣膜分別包括氧及氮元素中的至少一個和矽，

其中，所述氧化物半導體層的頂側端部與所述第二絕緣膜的底側端部接觸，以及

其中，所述氧化物半導體層的通道形成區夾在所述第一絕緣膜和所述第二絕緣膜之間。

34.一種半導體裝置，包括：

具有絕緣表面的基板上的閘電極；

所述閘電極上的第一絕緣膜；

所述第一絕緣膜上的源極電極及汲極電極；

所述第一絕緣膜、所述源極電極、及所述汲極電極上的氧化物半導體層，所述氧化物半導體層與所述源極電極和所述汲極電極電連接；

在所述氧化物半導體層上且與其接觸的第二絕緣膜；以及

在所述第二絕緣膜、所述氧化物半導體層、所述源極電極、及所述汲極電極上的第三絕緣膜，

其中，所述第一絕緣膜及所述第二絕緣膜分別包括氧及氮元素中的至少一個和矽，

其中，所述氧化物半導體層的側端部與所述第二絕緣膜的側端部接觸，

其中，所述第三絕緣膜接觸並覆蓋所述氧化物半導體層的側端部，以及

其中，所述氧化物半導體層的通道形成區夾在所述第一絕緣膜和所述第二絕緣膜之間。

35.一種半導體裝置，包括：

具有絕緣表面的基板上的閘電極；

所述閘電極上的氮化矽膜；

所述氮化矽膜上的第一絕緣膜，所述第一絕緣膜包括矽和氧；

在所述第一絕緣膜上且與其接觸的氧化物半導體層；

在所述氧化物半導體層上且與其接觸的第二絕緣膜，
所述第二絕緣膜包括矽和氧；

所述第二絕緣膜上的源極電極及汲極電極；

在所述源極電極、所述汲極電極、及所述第二絕緣膜
上且與其接觸的氧化矽膜；

在所述氧化矽膜上且與其接觸的平坦化層，所述平坦
化層包括有機材料；以及

在所述平坦化層上且與其接觸的像素電極層，包括：
透光性的導電材料，所述像素電極層藉由設置在所述平坦
化層及氧化矽膜中的開口與所述源極電極和所述汲極電極
之一接觸，

其中，所述源極電極及所述汲極電極分別藉由設置在
所述第二絕緣膜中的第一開口及第二開口與所述氧化物半
導體層電連接，

其中，每一所述第一開口及所述第二開口規定所述氧
化物半導體層的頂部，每一所述頂部並未由所述第二絕緣
膜覆蓋，且每一所述頂部的整體與所述閘電極重疊，以及

其中，所述氧化物半導體層的通道形成區夾在所述第
一絕緣膜和所述第二絕緣膜之間。

36.如申請專利範圍第 35 項的半導體裝置，其中所述
透光性的導電材料為銦錫氧化物。

37.如申請專利範圍第 35 項的半導體裝置，更包括：

在所述像素電極層上且與其接觸的對準層。

38.如申請專利範圍第 35 項的半導體裝置，其中所述氧化物半導體層的側端部與所述第二絕緣層的側端部重合。

39.如申請專利範圍第 35 項的半導體裝置，其中所述氧化物半導體層呈現非晶狀態。

40.一種顯示裝置，包含如申請專利範圍第 1 項所述的半導體裝置。

41.一種顯示裝置，包含如申請專利範圍第 9 項所述的半導體裝置。

42.一種顯示裝置，包含如申請專利範圍第 33 項所述的半導體裝置。

43.一種顯示裝置，包含如申請專利範圍第 34 項所述的半導體裝置。

44.一種顯示裝置，包含如申請專利範圍第 35 項所述的半導體裝置。

圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 2A




圖 2B




圖 2C




圖 2D




圖 2E





圖 2F












圖 4B

圖 4C

圖 4D

圖 4E

圖5A





圖5B



回 6




圖7




圖8




圖9




圖 10




圖11A1




圖11A2




圖11B




圖12




圖13




圖 14




圖15A




圖15B




圖15C




圖 16A




圖 16B




圖 17A




圖 17B




圖 18




圖 19A




圖 19B




圖 20A




圖 20B




圖 21A




圖 21B




圖 22A




圖 22B




圖 23




圖 24A




圖 24B




圖 24C




圖 24D




圖 24E




圖 25A




圖 25B




圖 25C




圖 26

