(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第3674242号

(P3674242)

(45)発行日　平成17年7月20日(2005.7.20)　(24)登録日　平成17年5月13日(2005.5.13)

(51)Int.Cl.[7]	F I		
G09G 3/36	G09G	3/36	
G02F 1/133	G02F	1/133	505
G09G 3/20	G09G	3/20	612A
	G09G	3/20	621B

請求項の数 8　(全 22 頁)

(21)出願番号　特願平9-122447
(22)出願日　平成9年5月13日(1997.5.13)
(65)公開番号　特開平10-312176
(43)公開日　平成10年11月24日(1998.11.24)
審査請求日　平成15年3月19日(2003.3.19)

(73)特許権者　000002185
ソニー株式会社
東京都品川区北品川６丁目７番３５号
(74)代理人　100067736
弁理士　小池　晃
(74)代理人　100086335
弁理士　田村　榮一
(74)代理人　100096677
弁理士　伊賀　誠司
(72)発明者　片倉　雅幸
東京都品川区北品川６丁目７番３５号　ソニー株式会社内
(72)発明者　渡邊　浩子
東京都品川区北品川６丁目７番３５号　ソニー株式会社内

最終頁に続く

(54)【発明の名称】極性反転装置及び液晶表示駆動装置

(57)【特許請求の範囲】

【請求項１】

入力される電圧に対して出力される電圧が正係数の線形伝達特性を有する正相回路と、

入力される電圧に対して出力される電圧が上記正係数と絶対値が等しい負係数の線形伝達特性を有する逆相回路と、

上記正相回路と逆相回路との一方をオン、他方をオフとし、これらを相互に切り換える切り換え手段と、

この装置に入力される電圧を上記正相回路及び逆相回路に送る入力手段と、

上記正相回路及び逆相回路から出力される電圧を出力する出力手段とを有し、

上記正相回路及び逆相回路は、入力される電圧からオフセット電圧を差し引いた電圧を、コモン電圧を基準として絶対値は等しく極性は逆として出力し、

上記切り換え手段は、第１のトランジスタと第２のトランジスタとからなるエミッタ共通差動回路であること

を特徴とする極性反転装置。

【請求項２】

上記逆相回路は、第３のトランジスタと第４のトランジスタとからなるエミッタ共通差動回路であることを特徴とする請求項１記載の極性反転装置。

【請求項３】

上記正相回路は、第５のトランジスタと第６のトランジスタとからなるエミッタ共通差動回路であることを特徴とする請求項１記載の極性反転装置。

【請求項４】
上記正係数は、１であることを特徴とする請求項１記載の極性反転装置。
【請求項５】
上記切り換え手段の切り換えに応じて、コモン電圧も切り換えられることを特徴とする請求項４記載の極性反転装置。
【請求項６】
上記オフセット電圧に対して、この装置に入力される電圧の直流分を補正する補正電圧を加えることを特徴とする請求項１記載の極性反転装置。
【請求項７】
入力される電圧に対して出力される電圧が正係数の線形伝達特性を有する正相回路と、
入力される電圧に対して出力される電圧が上記正係数と絶対値が等しい負係数の線形伝達特性を有する逆相回路と、
上記正相回路と逆相回路との一方をオン、他方をオフとし、これらを相互に切り換える切り換え手段と、
この装置に入力される電圧を上記正相回路及び逆相回路に送る入力手段と、
上記正相回路及び逆相回路から出力される電圧を出力する出力手段とを有し、
上記正相回路及び逆相回路は、入力される電圧からオフセット電圧を差し引いた電圧を、コモン電圧を基準として絶対値は等しく極性は逆として出力し、
上記オフセット電圧に対して、この装置に入力される電圧の直流分を補正する補正電圧を加えること
を特徴とする極性反転装置。
【請求項８】
第１のトランジスタと第２のトランジスタからなる第１のエミッタ共通差動回路と、
第３のトランジスタと第４のトランジスタからなる第２のエミッタ共通差動回路と、
第５のトランジスタと第６のトランジスタからなる第３のエミッタ共通差動回路と、
この装置に入力される電圧を上記第２及び第３のエミッタ共通差動回路に送る入力手段と、上記第２及び第３のエミッタ共通差動回路からの出力される電圧を出力する出力手段とを有し、
上記第１のエミッタ共通差動回路は、上記第２及び第３のエミッタ共通差動回路の一方をオン、他方をオフとし、これらを相互に切り換え、
上記第２のエミッタ共通差動回路は、入力される電圧に対して出力される電圧が負係数の線形伝達特性を有し、
上記第３のエミッタ共通差動回路は、入力される電圧に対して出力される電圧が上記負係数と絶対値が等しい正係数の線形伝達特性を有し、
上記第２及び第３のエミッタ共通差動回路は、入力される電圧からオフセット電圧を差し引いた電圧を、コモン電圧を基準として絶対値は等しく極性は逆として出力して液晶表示装置を駆動すること
を特徴とする液晶表示駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入力電圧について、極性を反転しない正相出力と、極性を反転した逆相出力とを出力する極性反転装置、及び上記正相及び逆相出力にて液晶表示を駆動する液晶表示駆動装置に関する。
【０００２】
【従来の技術】
従来、液晶表示装置は、テレビジョン受像器やコンピュータの表示部として広く用いられている。この液晶表示装置は、印加される電圧に応じて分子の配向を変えられ、これによって複屈折を制御される液晶素子を平板状に集積したものである。
【０００３】

この液晶素子においては、液晶分子の配向される方向は印加電圧の極性により変わるので、特定の極性の電圧のみの印加を重ねると、この液晶素子の複屈折等の光学的特性を劣化させることがある。

【０００４】

しかるに、液晶素子においては、その光学的特性は印加される電圧の極性には依らず、絶対値のみに依存するという特徴がある。このことを利用して、液晶素子に印加する電圧の極性を適宜に反転させることにより、光学的特性の劣化の軽減が図られることがある。

【０００５】

例えば、液晶表示装置に映像信号を表示する場合には、液晶素子の共通電極をコモン電圧に保ち、水平同期期間毎に、印加される映像信号の電圧をコモン電圧について交互に反転させることができる。

【０００６】

このような目的で、入力電圧から正相の出力電圧とコモン電圧について反転された逆相の出力電圧とを発生させる装置が提供されている。

【０００７】

ここで、従来の装置の一例としては、図１４に示すような正相増幅器及び反転回路を組み合わせたものが挙げられる。

【０００８】

この装置は、２個の演算増幅器１０１及び１０２と、切り換えスイッチ１０８と、定電圧源１０７と、抵抗値Ｒ１の抵抗１０３及び１０４と、抵抗値Ｒ２の抵抗１０５及び１０６とから構成されている。

【０００９】

入力端子１０９から演算増幅器１０１の非反転入力に入力した入力電圧Ｖｉｎは、この演算増幅器１０１において例えば２倍のゲインで増幅されて２Ｖｉｎとなり、切り換えスイッチ１０８の入力側の端子の一方に達する。

【００１０】

この演算増幅器１０１からの出力は、抵抗１０６を介して他の演算増幅器１０２の反転入力にも入力され、定電圧源１０７の与えるコモン電圧Ｖｃｏｍについて対称に反転されてＶｃｏｍ－２Ｖｉｎとなり、切り換えスイッチ１０８の他方の端子に達する。

【００１１】

この切り換えスイッチ１０８においては、一方の端子に入力する演算増幅器１０１からの出力と、他方の端子に入力する他の演算増幅器１０２からの出力を切り換えることにより、正相と逆相との出力電圧Ｖｏｕｔをそれぞれ選択することができる。

【００１２】

この従来の装置から出力される出力電圧の一例は、図１５に示されているように、逆相出力電圧Ｖｏｕｔｒの波形は、コモン電圧Ｖｃｏｍを基準として、正相出力電圧Ｖｏｕｔｆの波形に対して略々対称である。

【００１３】

次に、この従来の装置においては、図１５に示すように、基準となるコモン電圧Ｖｃｏｍと、正相出力電圧Ｖｏｕｔｆは接地電位から、逆相出力電圧Ｖｏｕｔｒは２倍のコモン電圧２Ｖｃｏｍから決定される。即ち、図中の差電圧V_A及びV_Bに示されるように、逆相出力電圧Ｖｏｕｔｒの２倍のコモン電圧２Ｖｃｏｍからの差電圧と、正相出力電圧Ｖｏｕｔｆの接地電位からの差電圧とは、等しくなるように設定される。

【００１４】

一方、液晶表示装置の画素数が増えると、この装置には、広い周波数特性が要求される。例えば、ＳＸＧＡと呼ばれる１２８０×１０２４画素のパネルでは、１００ＭＨｚ前後の帯域が必要である。

【００１５】

このような高速な信号をＩＣを利用した装置で駆動する場合には、消費電流はかなり大きくなる。即ち、この装置の回路中のあるノードを規定の速度と振幅で駆動する場合、その

信号の時間変化率（Ｓｌｅｗ　Ｒａｔｅ）によりそのノードの寄生容量を駆動するための電流が決められる。このため、この回路は少なくともその電流以上を充放電できる容量が要求される。

【００１６】

【発明が解決しようとする課題】

ところで、図１６に示すように、従来の装置から出力される逆相出力電圧Ｖｏｕｔｒの波形は、正相出力電圧Ｖｏｕｔｆの波形に対し、時間ＴＤだけ遅延している。この遅延は従来の装置において、逆相の出力電圧Ｖｏｕｔｒは、正相の出力電圧Ｖｏｕｔｆと比較すると、経路中の他の演算増幅器１０２を余分に通過するために生じた。

【００１７】

即ち、上述した従来の装置においては、演算増幅器１０１による正相の増幅回路及び他の演算増幅装置１０２による反転回路とを用い、出力電圧Ｖｏｕｔを得ている。従って、逆相の信号側のみ反転回路を通過するため、時間遅れや周波数特性の差を生じることになる。

【００１８】

このため、この従来の装置は、高精細液晶表示装置のように高速の動作が要求される駆動回路には利用が難しい。

【００１９】

このような問題に対処するために、上記従来の装置においては、図１７に示すように、正相電圧Ｖｏｕｔｆの出力の経路に、緩衝増幅器１１１が挿入されることがある。この緩衝増幅器１１１により、正相出力電圧Ｖｏｕｔｆにおける時間ＴＤの遅延を低減することができる。

【００２０】

しかし、これら正相と逆相の出力の経路の特性の相違から、オフセット電圧の調整も含めて、正相出力電圧Ｖｏｕｔｆを逆相出力電圧Ｖｏｕｔｒと同等とするのは困難である。

【００２１】

また、この従来の装置においては、正相出力電圧Ｖｏｕｔｆ及び逆相出力信号Ｖｏｕｔｒは、それぞれ接地電位及び２倍のコモン電圧２Ｖｃｏｍを基準としていた。このため、コモン電圧Ｖｃｏｍを変更する場合には、入力信号のＤＣ成分を調整する必要が生じる場合があった。さらに、コモン電圧Ｖｃｏｍがばらついた場合には、このばらつきが液晶表示装置の輝度のばらつきになって現れるという問題点を有していた。

【００２２】

さらに、上述の従来の装置においては、２個乃至３個の演算増幅器を用い、また、スイッチもトランジスタ回路で構成されるとすると、上述したノードの数は増加することになる。従って、従来の装置においては、画素数の多い液晶表示装置に対して広帯域で利用する場合には、大きな消費電流を要していた。

【００２３】

この発明は、上述の課題に鑑みてなされるものであって、正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒの間の遅延を低減し、これらの出力電圧が両方ともコモン電圧Ｖｃｏｍを基準とし、さらに、大きな消費電流を必要とするノードの数を低減するような、極性反転装置及び液晶表示駆動装置を提供することを目的とする。

【００２４】

【課題を解決するための手段】

上述の課題を解決するために、本発明に係る極性反転装置は、入力される電圧に対して出力される電圧が正係数の線形伝達特性を有する正相回路と、入力される電圧に対して出力される電圧が上記正係数と絶対値が等しい負係数の線形伝達特性を有する逆相回路と、上記正相回路と逆相回路との一方をオン、他方をオフとし、これらを相互に切り換える切り換え手段と、この装置に入力される電圧を上記正相回路及び逆相回路に送る入力手段と、上記正相回路及び逆相回路から出力される電圧を出力する出力手段とを有し、上記正相回路及び逆相回路は、入力される電圧からオフセット電圧を差し引いた電圧を、コモン電

圧を基準として絶対値は等しく極性は逆として出力し、上記切り換え手段は、第１のトランジスタと第２のトランジスタとからなるエミッタ共通差動回路であることを特徴とするものである。

【００２５】

また、上記装置においては、上記逆相回路は第３のトランジスタと第４のトランジスタとからなるエミッタ共通差動回路であり、上記正相回路は第５のトランジスタと第６のトランジスタとからなるエミッタ共通差動回路であるものである。

そして、上記装置においては、上記係数は１であり、また、上記切り換え手段の切り換えに応じてコモン電圧も切り換えられ、さらに、上記オフセット電圧に対してこの装置に入力される電圧の直流分を補正する補正電圧を加えるものである。

【００２６】

また、本発明に係る極性反転装置は、入力される電圧に対して出力される電圧が正係数の線形伝達特性を有する正相回路と、入力される電圧に対して出力される電圧が上記正係数と絶対値が等しい負係数の線形伝達特性を有する逆相回路と、上記正相回路と逆相回路との一方をオン、他方をオフとし、これらを相互に切り換える切り換え手段と、この装置に入力される電圧を上記正相回路及び逆相回路に送る入力手段と、上記正相回路及び逆相回路から出力される電圧を出力する出力手段とを有し、上記正相回路及び逆相回路は、入力される電圧からオフセット電圧を差し引いた電圧を、コモン電圧を基準として絶対値は等しく極性は逆として出力し、上記オフセット電圧に対して、この装置に入力される電圧の直流分を補正する補正電圧を加えることを特徴とするものである。

【００２７】

上述の課題を解決するために、この発明に係る液晶表示駆動装置は、第１のトランジスタと第２のトランジスタからなる第１のエミッタ共通差動回路と、第３のトランジスタと第４のトランジスタからなる第２のエミッタ共通差動回路と、第５のトランジスタと第６のトランジスタからなる第３のエミッタ共通差動回路と、この装置に入力される電圧を上記第２及び第３のエミッタ共通差動回路に送る入力手段と、上記第２及び第３のエミッタ共通差動回路から出力される電圧を出力する出力手段とを有し、上記第１のエミッタ共通差動回路は、上記第２及び第３のエミッタ共通差動回路の一方をオン、他方をオフとし、これらを相互に切り換え、上記第２のエミッタ共通差動回路は、入力される電圧に対して出力される電圧が負係数の線形伝達特性を有し、上記第３のエミッタ共通差動回路は、入力される電圧に対して出力される電圧が上記係数と絶対値が同じ正係数の線形伝達特性を有し、上記第２及び第３のエミッタ共通差動回路は、入力される電圧からオフセット電圧を差し引いた電圧を、コモン電圧を基準として絶対値は等しく極性は逆として出力して液晶表示装置を駆動するものである。

【００２８】

【発明の実施の形態】

以下、この発明に係る極性反転装置及び液晶表示駆動装置の実施の形態の一例について、詳細に説明する。

上記装置は、図１に示すように、逆相出力に対応するスイッチである第１のトランジスタ１と、正相出力に対するスイッチである第２のトランジスタ２と、これら第一のトランジスタ１及び第２のトランジスタ２に電流を供給する第１の定電流源１２とを有している。

【００２９】

第１のトランジスタ１は、ＰＮＰ型であり、逆相出力選択端子１Ｂとベースを接続され、この逆相出力選択端子１Ｂに印加される電圧によって、オン／オフを選択される。この第１のトランジスタ１のエミッタは、第２のトランジスタ２のエミッタと、第１の定電流源１２の一端と接続されている。

【００３０】

第２のトランジスタ２は、ＰＮＰ型であり、正相出力選択端子２Ｂとベースを接続され、この正相出力選択端子２Ｂに印加される電圧によって、オン／オフを選択される。この第２のトランジスタ１のエミッタは、第１のトランジスタ１のエミッタと、第１の定電流源

１２の一端と接続されている。
【００３１】
なお、第１のトランジスタ１と、第２のトランジスタ２とは、略々等しい特性を有することがある。
【００３２】
第１の定電流源１２は、一端から定電流Ｉ１を供給するソース型であり、この一端を第１のトランジスタ１及び第２のトランジスタ２のそれぞれのエミッタと接続されている。
【００３３】
上記装置は、第３のトランジスタ３と、第４のトランジスタ４と、第１の抵抗１６と、第２の抵抗２１と、第３の抵抗１７と、第４の抵抗１８とを有している。
【００３４】
第３のトランジスタ３は、ＰＮＰ型であり、第１のトランジスタ１のコレクタと、第４のトランジスタ４のエミッタと、エミッタを接続されている。この第３のトランジスタ３のベースは、第３の抵抗１７の一端及び第４の抵抗１８の一端と接続されている。
【００３５】
第４のトランジスタ４は、ＰＮＰ型であり、第１のトランジスタ１のコレクタと、第３のトランジスタ３のエミッタと、エミッタを接続されている。この第４のトランジスタ４のベースは、第１の抵抗１６の一端及び第２の抵抗２１の一端と接続されている。
【００３６】
第１の抵抗１６は、第４のトランジスタ４のベースと、第２の抵抗２１の一端と、一端を接続されている。第２の抵抗２１は、第４のトランジスタのベースと、第１の抵抗１６の一端と、一端を接続されている。第１の抵抗１６及び第２の抵抗２１は、抵抗値はいずれもＲ３である。
【００３７】
第３の抵抗１７は、第３のトランジスタ３のベースと、第４の抵抗１８の一端と、一端を接続されている。第４の抵抗１８は、第３のトランジスタのベースと、第３の抵抗１７の一端と、一端を接続されている。第３の抵抗１７及び第４の抵抗１８は、抵抗値はいずれもＲ４である。
【００３８】
上記装置は、第５のトランジスタ５と、第６のトランジスタ６と、第５の抵抗１９と、第６の抵抗２０と、第７の抵抗２２と、第８の抵抗２３とを有している。
【００３９】
第５のトランジスタ５は、ＰＮＰ型であり、第２のトランジスタ２のコレクタと、第６のトランジスタ６のエミッタと、エミッタを接続されている。この第５のトランジスタ５のベースは、第５の抵抗１９の一端及び第６の抵抗２０の一端と接続されている。
【００４０】
第６のトランジスタ６は、ＰＮＰ型であり、第２のトランジスタ２のコレクタと、第５のトランジスタ５のエミッタと、エミッタを接続されている。この第６のトランジスタ６のベースは、第７の抵抗２２の一端及び第８の抵抗２３の一端と接続されている。
【００４１】
第５の抵抗１９は、第５のトランジスタ５のベースと、第６の抵抗２０の一端と、一端を接続されている。この第５の抵抗１９の他端は、入力端子２９と、第１の抵抗１６の他端と、接続されている。
【００４２】
第６の抵抗２０は、第５のトランジスタ５のベースと、第５の抵抗１９の一端と、一端を接続されている。この第６の抵抗２０の他端は、コモン電圧端子２６と、第３の抵抗１７の他端と、接続されている。
【００４３】
これら第５の抵抗１９及び第６の抵抗２０は、抵抗値はいずれもＲ１である。
【００４４】

第７の抵抗２２は、第６のトランジスタ６のベースと、第８の抵抗２３の一端と、一端を接続されている。

【００４５】

第８の抵抗２３は、第６のトランジスタ６のベースと、第７の抵抗２２の一端と、一端を接続されている。この第８の抵抗２３の他端は、オフセット電圧端子２７と、第４の抵抗１８の他端と、接続されている。

【００４６】

これら第７の抵抗２２及び第８の抵抗２３は、抵抗値はいずれもＲ２である。

【００４７】

上記装置は、第７のトランジスタ９と、第１の電流源１４と、第２の電流源１５と、第９の抵抗２４とを有している。

【００４８】

第７のトランジスタ９は、ＮＰＮ型であり、第３のトランジスタ３及び第５のトランジスタ５のコレクタと、第１の電流源１４の一端と、ベースを接続されている。この第７のトランジスタ９のエミッタは、第９の抵抗２４の一端と接続されている。

【００４９】

第１の電流源１４は、一端から電流Ｉ３を吸い込むシンク型であり、この一端を第３のトランジスタ３及び第５のトランジスタ５のコレクタと、第７のトランジスタ９のベースと、接続されている。

【００５０】

第２の電流源１５は、一端から電流Ｉ４を吸い込むシンク型であり、この一端を第４のトランジスタ４及び第６のトランジスタ６のコレクタと、接続されている。

【００５１】

第１の電流源１４の電流Ｉ３は、第４の電流源１５の電流Ｉ４と略々等しく設定されることもある。

【００５２】

第９の抵抗２４は、抵抗値がＲ１０であり、一端を第７のトランジスタ９のエミッタと接続されている。

【００５３】

上記装置は、第８のトランジスタ１０と、第９のトランジスタ１１と、第２の定電流源１３と、第１のダイオード７と、第２のダイオード８とを有している。

【００５４】

第８のトランジスタ１０は、ＮＰＮ型であり、出力端子２８と、第９のトランジスタ１１のエミッタと、第２の抵抗２１の他端及び第７の抵抗２２の他端と、エミッタを接続されている。この第８のトランジスタ１０のベースは、第２の定電流源１３の一端と、第１のダイオード７のアノードと接続されている。

【００５５】

第９のトランジスタ１１は、ＰＮＰ型であり、出力端子２８と、第８のトランジスタ１０のエミッタと、第２の抵抗２１の他端及び第７の抵抗２２の他端と、エミッタを接続されている。この第９のトランジスタ１１のベースは、第７のトランジスタ９のコレクタと、第２のダイオード８のカソードと接続されている。

【００５６】

これら第８のトランジスタ１０及び第９のトランジスタ１１の特性は、略々等しく設定されることがある。

【００５７】

第２の定電流源１３は、一端から定電流Ｉ２を供給するソース型であり、この一端を第８のトランジスタ１０と、第１のダイオード７のアノードと、接続されている。

【００５８】

第１のダイオード７は、例えば第８のトランジスタ１０のベースエミッタ間電圧と略々等しい差電圧を与え、第８のトランジスタ１０のベースと、第２の定電流源１３の一端と、

アノードを接続される。この第１のダイオード７のカソードは、第２のダイオード８のアノードと接続される。

【００５９】

第２のダイオード８は、例えば第９のトランジスタ１１のベースエミッタ間電圧と略々等しい差電圧を与え、第９のトランジスタ１０のベースと、第７のトランジスタ９のコレクタと、カソードを接続される。この第２のダイオード８のアノードは、第１のダイオード７のカソードと接続される。

【００６０】

上記装置は、電源２５を有している。この電源２５は、この装置に定電圧を供給するものであり、第８のトランジスタ１０のコレクタと、第１の定電流源１２の他端と、第２の定電流源１３の他端と、プラス側を接続されている。この電源２５のマイナス側は、接地され、また、第９のトランジスタ１１のコレクタと、第１の電流源１４の他端と、第２の電流源１５の他端と、第９の抵抗２４の他端と、接続されている。なお、この電源は、外部から供給されることもある。

【００６１】

上記装置は、逆相出力選択端子１Ｂと、正相出力選択端子２Ｂと、入力端子２９と、コモン電圧端子２６と、オフセット電圧端子２７と、出力端子２８とを有している。

【００６２】

逆相出力選択端子１Ｂは第１のトランジスタ１のベースと、正相出力選択端子２Ｂは第２のトランジスタ２のベースと、それぞれ接続されている。

【００６３】

入力端子２９は、第１の抵抗１６の他端と、第５の抵抗１９の他端と、接続されている。

【００６４】

コモン電圧端子２６は、第３の抵抗１７の他端と第６の抵抗２０の他端と、接続されている。

【００６５】

オフセット電圧端子２７は、第４の抵抗１８の他端と第８の抵抗２３の他端と、接続されている。

【００６６】

出力端子２８は、第８のトランジスタ１０のエミッタ及び第９のトランジスタ１１のエミッタと、第２の抵抗２１の他端及び第７の抵抗２２の他端と、接続されている。

【００６７】

以上述べたように、上記装置は、入力端子２９と、この入力端子２９から入力される電圧に対して出力される電圧が負係数の線形伝達特性を有する第３のトランジスタ３と第４のトランジスタ４からなるエミッタ共通差動回路と、上記入力端子２９から入力される電圧に対して上記係数と絶対値が等しい正係数の線形伝達特性を有する第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路と、上記第３のトランジスタ４と第４のトランジスタ４からなるエミッタ共通差動回路及び上記第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路の一方をオン、他方をオフとし、これらを相互に切り換える第１のトランジスタ１と第２のトランジスタ２からなるエミッタ共通差動回路と、上記第３のトランジスタ４と第４のトランジスタ４からなるエミッタ共通差動回路及び上記第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路から出力する電圧を出力する出力端子２８とを有している。

【００６８】

この装置は、上記第３のトランジスタ４と第４のトランジスタ４からなるエミッタ共通差動回路及び上記第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路の２組の入力段を有する演算増幅器として機能する。そして、正相、逆相の切り換えを、この２つのエミッタ共通差動回路を、上記第１のトランジスタ１と第２のトランジスタ２からなるエミッタ共通差動回路にて選択することにより行う。

【００６９】

さらに、この装置においては、出力段が一つであるので、大振幅の信号が存在するノードが最少化されている。

【００７０】

即ち、大振幅の信号は、出力端子２８を別にすれば、第８のトランジスタ１０及び第９のトランジスタ１１のベースと、第１のダイオード７及び第２のダイオードの接続点のみである。

【００７１】

これらは交流的には同じノードであるので、実質的に大振幅の信号が存在するのは、出力端子２８を除くと、この１ノードのみとなる。従って、第２の定電流源１３から供給される定電流Ｉ２は、上記ノードに存在する容量を駆動するために、十分に余裕を持たせる必要がある。

【００７２】

なお、消費電流の低減を図るには、大振幅信号が存在するノードの容量を減らすと共に、これらのノードの数を減らすことが肝要である。

【００７３】

この装置を駆動するためには、水平同期信号毎にコモン電圧Ｖｃｏｍを基準として、このコモン電圧Ｖｃｏｍについて対称な正相及び逆相の信号を得る反転回路が必要であり、その回路は、液晶表示装置の高精細化に伴い高速動作が要求されている。この装置は、従来の回路における正相逆相間の時間遅れや周波数特性差を軽減して高速動作を可能とするものである。

【００７４】

また、コモン電圧Ｖｃｏｍを基準として出力電圧が定義されるような回路方式を提供する。また、コモン電圧Ｖｃｏｍを一定とする方式のみならず、コモン電圧Ｖｃｏｍを反転させる方式にも対応できる。またアナログの映像信号の場合、接地電圧を基準として入力信号を印加することが一般的であるがデジタル入力の場合、ＤＡ変換器出力は正の電源電圧を基準に出力される場合が多い。そのような基準電圧の違いに対しても対応が可能である。

【００７５】

前に述べたように、コモン電圧Ｖｃｏｍが変動したとき、各々の伝達特性がコモン電圧Ｖｃｏｍの変化分と同じ分だけシフトすると液晶画素の輝度は変化しない。

【００７６】

次に、この装置の伝達特性の原理を、図２に従って説明する。

この装置には正相出力及び逆相出力があり、これらは上記正相選択端子２Ｂ及び逆相選択端子１Ｂに印加される電圧によって選択される。

【００７７】

正相出力は、直線Ｌ１にて示されるように、原点を通過する傾きが１の直線である。即ち、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに等しい。

【００７８】

逆相出力は、直線Ｌ２にて示されるように、上記正相出力をコモン電圧Ｖｃｏｍについて対称にとられたものである。即ち、傾きが－１で、出力電圧Ｖｏｕｔの軸の切片が２Ｖｃｏｍである直線である。

【００７９】

これら、正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒは、直線Ｌ１及び直線Ｌ２の交点で表されるように、入力電圧Ｖｉｎがコモン電圧Ｖｃｏｍに等しい点にて交差する。図中の有効電圧領域Ｖｅｆｆは、この装置が実際に動作する領域であるり、コモン電圧Ｖｃｏｍは、この領域よりも大きい電圧に設定される。

【００８０】

この装置における輝度は、正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒと、コモン電圧Ｖｃｏｍの差電圧に依存している。従って、コモン電圧Ｖｃｏｍが、他のコモン電圧Ｖｃｏｍ’に変動しても、この他のコモン電圧Ｖｃｏｍ’からの他の正相出力電圧Ｖｏ

ｕｔｆ’及び他の逆相出力電圧Ｖｏｕｔｒ’への差電圧が、コモン電圧Ｖｃｏｍからの正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒへの差電圧からそれぞれ変動しない場合には、液晶表示装置の輝度は変動しない。

【００８１】

このために、他のコモン電圧Ｖｃｏｍに対する正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒは、図中直先Ｌ３及びＬ４にて示されるように、線Ｌ１及び直線Ｌ２にてそれぞれ示されるコモン電圧Ｖｃｏｍに対する正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒを、それぞれ出力電圧Ｖｏｕｔ軸方向に、コモン電圧Ｖｃｏｍから他のコモン電圧Ｖｃｏｍ’の差だけ、移動するものとする。即ち、コモン電圧Ｖｃｏｍが他のコモン電圧Ｖｃｏｍ’に変動したときには、正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒには、それぞれ他のコモン電圧Ｖｃｏｍ’のコモン電圧Ｖｃｏｍからの変化分Ｖｃｏｍ’－Ｖｃｏｍを加えるものとする。

【００８２】

次に、このような伝達特性を実現するための原理を図３に従って説明する。

正相出力電圧Ｖｏｕｔｆは、直線Ｌ１にて表される入力電圧Ｖｉｎに対して、直線Ｌ５にて表されるようにコモン電圧Ｖｃｏｍを加えてＶｏｕｔ＋Ｖｃｏｍとし、さらに、直線Ｌ３にて表されるようにオフセット電圧Ｖｏｆｆを減じてＶｏｕｔ＋Ｖｃｏｍ－Ｖｏｆｆとしたものである。即ち、正相出力Ｖｏｕｔｆは、次の式にて与えられる。

【００８３】

Ｖｏｕｔｆ＝Ｖｉｎ＋Ｖｃｏｍ－Ｖｏｆｆ

同様にして、逆相出力電圧Ｖｏｕｔｒは、次の式にて与えられる。この逆相出力電圧Ｖｏｕｔｒは、図中の直線Ｌ２にて表される。

【００８４】

Ｖｏｕｔｒ＝－Ｖｉｎ＋Ｖｃｏｍ＋Ｖｏｆｆ

このとき、正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒは、入力電圧Ｖｉｎに対して、共通電圧Ｖｃｏｍからの差電圧の絶対値が等しくなる。従って、これら正相出力電圧Ｖｏｕｔｆ及び逆相出力電圧Ｖｏｕｔｒによって駆動される液晶表示装置の輝度は、正相出力電圧Ｖｏｕｔｆであるか逆相出力電圧Ｖｏｕｔｒであるかによって変動することはない。

【００８５】

次に、コモン電圧Ｖｃｏｍが、正相出力電圧Ｖｏｕｔｆまたは逆相出力電圧Ｖｏｕｔｒに応じて、反転される態様を説明する。

【００８６】

コモン電圧Ｖｃｏｍは、図４に示すように、正相出力電圧Ｖｏｕｔｆに対応する正相共通電圧Ｖｃｏｍｆを、逆相出力電圧Ｖｃｏｍｒに対応する逆相出力電圧Ｖｏｕｔｒに対応する逆相共通電圧Ｖｃｏｍｒより高く取り、図中の有効電圧領域Ｖｅｆｆを重複させて共通にすることにより、実際に動作させる電圧の範囲を狭くすることができる。

【００８７】

また、このように有効電圧領域Ｖｅｆｆを共通化すると共に、逆相コモン電圧Ｖｃｏｍｒも低く取ることにより、電源電圧の低電圧化も図ることができる。

【００８８】

この方式は、コモン電圧Ｖｃｏｍを切り換えるという回路が新規に必要であるが、正相出力電圧Ｖｏｕｔｆと逆相出力電圧Ｖｏｕｔｒの平均電圧が同じ程度になり、出力回路の電源電圧を下げ、低電圧・低消費電力化に寄与する。

【００８９】

次に、入力電圧Ｖｉｎとコモン電圧Ｖｃｏｍとの加算演算を、演算増幅器５１を用いて行う加算回路について説明する。

【００９０】

この加算回路は、図５に示すように、演算増幅器５１と、抵抗５２～５５とによって構成される。

【００９１】
この演算増幅器５１の非反転入力（図中の“＋”にて示される。）は、入力端子３０には抵抗値Ｒ１の抵抗５３を介して、コモン電圧端子２６には抵抗値Ｒ１の抵抗５２を介して、それぞれ接続されている。
【００９２】
この演算増幅器５１の反転入力（図中の“－”にて示される。）は、この演算増幅器の出力及び出力端子２８には抵抗値Ｒ２の抵抗５４を介して接続され、また、抵抗値Ｒ２の抵抗５５を介して接地されている。
【００９３】
この演算増幅器５１の非反転入力には、共に抵抗値がＲ１である抵抗５３及び抵抗５２によって電圧分割された、入力電圧Ｖｉｎとコモン電圧Ｖｃｏｍの中点電圧が入力され。そして、共に抵抗値がＲ２である抵抗５４及び抵抗５５によってゲインが２に設定されているので、出力として出力端子２８には、上記中点電圧の２倍である、入力電圧Ｖｉｎとコモン電圧Ｖｃｏｍとの和の電圧が現れる。
【００９４】
次に、入力電圧Ｖｉｎとコモン電圧Ｖｃｏｍとの減算演算を、演算増幅器５１を用いて行う減算回路について説明する。
【００９５】
この加算回路は、図６に示すように、演算増幅器５１と、抵抗５６～５９とによって構成される。
【００９６】
この演算増幅器５１の非反転入力は、入力端子３０には抵抗値Ｒ３の抵抗５６を介して、この演算増幅器５１の出力及び出力端子２８には抵抗値Ｒ３の抵抗５７を介して、それぞれ接続されている。
【００９７】
この演算増幅器５１の反転入力は、コモン電圧端子２６には抵抗値Ｒ４の抵抗５８を介して接続され、また、抵抗値Ｒ４の抵抗５９を介して接地されている。
【００９８】
この演算増幅器５１の非反転入力には、共に抵抗値がＲ４である抵抗５８及び抵抗５９によって電圧分割された、入力電圧Ｖｉｎの半分の電圧が入力され。そして、共に抵抗値がＲ３である抵抗５６及び抵抗５７によって電圧分割された入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの中点電圧は、非反転入力に入力する電圧に等しいので、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎからコモン電圧Ｖｃｏｍを減じた電圧Ｖｉｎ－Ｖｃｏｍとなる。
【００９９】
次に、上述の加算回路及び減算回路を組み合わせて、加算及び減算を切り換えて行う加算減算回路について説明する。
【０１００】
この加算減算回路は、図７に示すように、演算増幅器５１と、スイッチＳＷ１と、抵抗値Ｒ１の抵抗５２、５３、抵抗値Ｒ２の抵抗５４、５５、抵抗値Ｒ３の抵抗５６、５７、抵抗値Ｒ４の抵抗５８、５９にて構成される。
【０１０１】
演算増幅器５１は、非反転入力をスイッチＳＷ１の端子ｅと、反転入力をスイッチＳＷ１の端子ｆと、出力を出力端子２８、抵抗５４の一端及び抵抗５７の一端と、接続されている
スイッチＳＷ１は、端子ａ～ｆの６端子を有し、端子ｂと端子ｅ、端子ｃと端子ｆがそれぞれ接続する第１の状態と、端子ｂと端子ｅ、端子ｃと端子ｆがそれぞれ接続する第２の状態と、を相互に切り換えられる。
【０１０２】
抵抗５２は、入力端子３０と、抵抗５６の一端と、一端を接続している。この抵抗５２は、スイッチＳＷ１の端子ｃと、抵抗５３の他端と、接続している。

【０１０３】
抵抗５３は、コモン電圧端子２６と、抵抗５８の一端と、一端を接続している。この抵抗５３は、抵抗５２の他端と、スイッチＳＷ１の端子ｃと、接続している。
【０１０４】
抵抗５４は、出力端子２８と、演算増幅器５１の出力と、抵抗５７の一端と、一端を接続している。この抵抗５４は、スイッチＳＷ１の端子ｂと、抵抗５２の一端と、他端を接続している。
【０１０５】
抵抗５５は、スイッチＳＷ１の端子ｂと、抵抗５４の他端と、一端を接続している。この抵抗５５は、他端を接地されている。
【０１０６】
抵抗５６は、入力端子３０と、抵抗５２の一端と、一端を接続している。この抵抗５６は、スイッチＳＷ１の端子ａと、抵抗５７の他端と、他端を接続している。
【０１０７】
抵抗５７は、出力端子２８と、演算増幅器５１の出力と、抵抗５４の一端と、一端を接続している。この抵抗５７は、スイッチＳＷ１の端子ａと、抵抗５６の他端と、接続している。
【０１０８】
抵抗５８は、入力端子２６と、抵抗５３の一端と、接続している。この抵抗５８は、スイッチＳＷ１の端子ｄと、抵抗５９の一端と、一端を接続している。
【０１０９】
抵抗５９は、スイッチＳＷ１の端子ｄと、抵抗５８の他端と、接続している。この抵抗５９は、他端を接地されている。
【０１１０】
この回路は、スイッチＳＷ１において、上記第１の状態及び第２の状態を切り換えられることによって、入力端子３０に入力する入力電圧Ｖｉｎと、コモン電圧端子２６に入力するコモン電圧Ｖｃｏｍについて加算または、減算を行う。
【０１１１】
即ち、スイッチＳＷ１において、第１の状態を選択される場合には、この加算減算回路は上述した加算回路と同等になる。第２の状態を選択される場合には、この加算減算回路は上述した減算回路と同等になる。
【０１１２】
従って、スイッチＳＷ１において第１の状態の場合には、出力電圧Ｖｏｕｔは
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｃｏｍ
となり、第２の状態の場合には、出力電圧Ｖｏｕｔは
Ｖｏｕｔ＝－Ｖｉｎ＋Ｖｃｏｍ
にて与えられる。
【０１１３】
次に、上記加算回路において、入力電圧Ｖｉｎとコモン電圧Ｖｃｏｍの加算を、オフセット電圧Ｖｏｆｆを基準として行うように、この加算回路を拡張する。
【０１１４】
この拡張された加算回路は、図８に示すように、上記加算回路において、接地されていた抵抗５５の一端を、オフセット電圧端子２７に替えるものである。他の部分は同じであるので、各符号は上記加算回路との対応を示している。この拡張された加算回路においては、動作の原理も上記加算回路と同等であり、基準電圧が零からオフセット電圧Ｖｏｆｆに変更されたのみであるから、出力電圧Ｖｏｕｔは、次の式によって与えられる。
【０１１５】
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｃｏｍ－Ｖｏｆｆ
次に、上記減算回路において、入力電圧Ｖｉｎのコモン電圧Ｖｃｏｍからの減算を、オフセット電圧Ｖｏｆｆを基準として行うように、この減算回路を拡張することにする。

【０１１６】
この拡張された減算回路は、図９に示すように、上記減算回路において、接地されていた抵抗５９の一端を、オフセット電圧端子２７に替えるものである。他の部分は同じであるので、各符号は上記加算回路との対応を示している。この拡張された加減算回路においては、動作の原理も上記減算回路と同等であり、基準電圧が零からオフセット電圧Ｖｏｆｆに変更されたのみであるから、出力電圧Ｖｏｕｔは、次の式によって与えられる。
【０１１７】
Ｖｏｕｔ＝－Ｖｉｎ＋Ｖｃｏｍ－Ｖｏｆｆ
次に、上記拡張された加算回路及び拡張された減算回路を組み合わせて、オフセット電圧Ｖｏｆｆを基準として、加算及び減算を切り換えて行う回路について説明する。
【０１１８】
この拡張された加算減算回路は、図１０に示すように、上記加算減算回路において、接地されていた抵抗５５の他端及び抵抗５９の他端を、オフセット電圧端子２７に接続したものである。
【０１１９】
この拡張された加算減算回路においては、この他の部分は同じであるので、各符号は上記加算減算回路との対応を示している。この拡張された加算減算回路においては、動作の原理も上記加算減算回路と同等であり、基準電圧が零からオフセット電圧Ｖｏｆｆに変更されたのみであるから、出力電圧Ｖｏｕｔは、次の式によって与えられる。
【０１２０】
即ち、スイッチＳＷ１が第１の状態の場合には、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｃｏｍ－Ｖｏｆｆ
であり、このスイッチＳＷ１が第２の状態の場合には、
Ｖｏｕｔ＝－Ｖｉｎ＋Ｖｃｏｍ－Ｖｏｆｆ
にて与えられる。
【０１２１】
次に、上述した拡張された加算減算回路を、具体的な演算増幅回路として説明する。
【０１２２】
この演算増幅回路は、上記装置と共通する部分が有るので、対応する部分には、便宜のために同じ符号を用いる。
【０１２３】
この演算増幅装置は、図１１に示すように、逆相出力に対応するスイッチである第１のトランジスタ１と、正相出力に対するスイッチである第２のトランジスタ２と、これら第一のトランジスタ１及び第２のトランジスタ２に電流を供給する第１の定電流源１２とを有している。
【０１２４】
第１のトランジスタ１は、ＰＮＰ型であり、逆相出力選択端子１Ｂとベースを接続され、この逆相出力選択端子１Ｂに印加される電圧によって、オン／オフを選択される。この第１のトランジスタ１のエミッタは、第２のトランジスタ２のエミッタと、第１の定電流源１２の一端と接続されている。
【０１２５】
第２のトランジスタ２は、ＰＮＰ型であり、正相出力選択端子２Ｂとベースを接続され、この正相出力選択端子２Ｂに印加される電圧によって、オン／オフを選択される。この第２のトランジスタ１のエミッタは、第１のトランジスタ１のエミッタと、第１の定電流源１２の一端と接続されている。
【０１２６】
なお、第１のトランジスタ１と、第２のトランジスタ２とは、略々等しい特性を有することがある。
【０１２７】
第１の定電流源１２は、一端から定電流Ｉ１を供給するソース型であり、この一端を第１

のトランジスタ１及び第２のトランジスタ２のそれぞれのエミッタと接続されている。
【０１２８】
この演算増幅回路は、第３のトランジスタ３と、第４のトランジスタ４と、逆相入力端子３１と、逆相帰還端子３２を有している。
【０１２９】
第３のトランジスタ３は、ＰＮＰ型であり、第１のトランジスタ１のコレクタと、第４のトランジスタ４のエミッタと、エミッタを接続されている。この第３のトランジスタ３のベースは、逆相入力端子３１と接続されている。
【０１３０】
第４のトランジスタ４は、ＰＮＰ型であり、第１のトランジスタ１のコレクタと、第３のトランジスタ３のエミッタと、エミッタを接続されている。この第４のトランジスタ４のベースは、逆相帰還端子３２と接続されている。
【０１３１】
この演算増幅回路は、第５のトランジスタ５と、第６のトランジスタ６と、正相入力端子３３と、正相帰還端子３４とを有している。
【０１３２】
第５のトランジスタ５は、ＰＮＰ型であり、第２のトランジスタ２のコレクタと、第６のトランジスタ６のエミッタと、エミッタを接続されている。この第５のトランジスタ５のベースは、正相入力端子３３と接続されている。
【０１３３】
第６のトランジスタ６は、ＰＮＰ型であり、第２のトランジスタ２のコレクタと、第５のトランジスタ５のエミッタと、エミッタを接続されている。この第６のトランジスタ６のベースは、正相帰還端子３４と接続されている。
【０１３４】
この演算増幅装置は、第７のトランジスタ９と、第１の電流源１４と、第２の電流源１５と、第９の抵抗２４とを有している。
【０１３５】
第７のトランジスタ９は、ＮＰＮ型であり、第３のトランジスタ３のコレクタ及び第５のトランジスタ５のコレクタと、第１の電流源１４の一端と、ベースを接続されている。この第７のトランジスタ９のエミッタは、第９の抵抗２４の一端と接続されている。
【０１３６】
第１の電流源１４は、一端から電流Ｉ３を吸い込むシンク型であり、この一端を第３のトランジスタ３及び第５のトランジスタ５のコレクタと、第７のトランジスタ９のベースと、接続されている。
【０１３７】
第２の電流源１５は、一端から電流Ｉ４を吸い込むシンク型であり、この一端を第４のトランジスタ４及び第６のトランジスタ６のコレクタと、接続されている。
【０１３８】
第１の電流源１４の電流Ｉ３は、第４の電流源１５の電流Ｉ４と略々等しく設定されることもある。
【０１３９】
第９の抵抗２４は、抵抗値がＲ１０であり、一端を第７のトランジスタ９のエミッタと接続されている。
【０１４０】
この演算増幅回路は、第８のトランジスタ１０と、第９のトランジスタ１１と、第２の定電流源１３と、第１のダイオード７と、第２のダイオード８とを有している。
【０１４１】
第８のトランジスタ１０は、ＮＰＮ型であり、出力端子２８と、第９のトランジスタ１１のエミッタと、第２の抵抗２１の他端及び第７の抵抗２２の他端と、エミッタを接続されている。この第８のトランジスタ１０のベースは、第２の定電流源１３の一端と、第１の

ダイオード７のアノードと接続されている。

【０１４２】

第９のトランジスタ１１は、ＰＮＰ型であり、出力端子２８と、第８のトランジスタ１０のエミッタと、第２の抵抗２１の他端及び第７の抵抗２２の他端と、エミッタを接続されている。この第９のトランジスタ１１のベースは、第７のトランジスタ９のコレクタと、第２のダイオード８のカソードと接続されている。

【０１４３】

これら第８のトランジスタ１０及び第９のトランジスタ１１の特性は、略々等しく設定されることがある。

【０１４４】

第２の定電流源１３は、一端から定電流Ｉ２を供給するソース型であり、この一端を第８のトランジスタ１０と、第１のダイオード７のアノードと、接続されている。

【０１４５】

第１のダイオード７は、例えば第８のトランジスタ１０のベースエミッタ間電圧と略々等しい差電圧を与え、第８のトランジスタ１０のベースと、第２の定電流源１３の一端と、アノードを接続される。この第１のダイオード７のカソードは、第２のダイオード８のアノードと接続される。

【０１４６】

第２のダイオード８は、例えば第９のトランジスタ１１のベースエミッタ間電圧と略々等しい差電圧を与え、第９のトランジスタ１０のベースと、第７のトランジスタ９のコレクタと、カソードを接続される。この第２のダイオード８のアノードは、第１のダイオード７のカソードと接続される。

【０１４７】

この演算増幅回路は、電源２５を有している。この電源２５は、この演算増幅回路に定電圧を供給するものであり、第８のトランジスタ１０のコレクタと、第１の定電流源１２の他端と、第２の定電流源１３の他端と、プラス側を接続されている。この電源２５のマイナス側は、接地され、また、第９のトランジスタ１１のコレクタと、第１の電流源１４の他端と、第２の電流源１５の他端と、第９の抵抗２４の他端と、接続されている。なお、この電源は、外部から供給されることもある。

【０１４８】

この演算増幅回路は、逆相出力選択端子１Ｂと、正相出力選択端子２Ｂと、出力端子２８と、逆相入力端子３１と、逆相帰還端子３２と、正相入力端子３３と、正相帰還端子３４とを有している。

【０１４９】

逆相出力選択端子１Ｂは第１のトランジスタ１のベースと、正相出力選択端子２Ｂは第２のトランジスタ２のベースと、それぞれ接続されている。

【０１５０】

出力端子２８は、第８のトランジスタ１０のエミッタ及び第９のトランジスタ１１のエミッタと、接続されている。

【０１５１】

逆相入力端子３１は、第３のトランジスタ３のベースと接続され、逆相帰還端子３２は、第４のトランジスタ４のベースと接続されている。

【０１５２】

正相入力端子３３は、第５のトランジスタ５のベースと接続され、正相帰還端子３４は、第６のトランジスタ６のベースと接続されている。

【０１５３】

以上述べたように、上記装置は、逆相入力端子３１及び逆相帰還端子３２を有する第３のトランジスタ３と第４のトランジスタ４からなるエミッタ共通差動回路と、正相入力端子３３及び正相帰還端子３４を有する第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路と、上記第３のトランジスタ４と第４のトランジスタ４からなる

エミッタ共通差動回路及び上記第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路の一方をオン、他方をオフとし、これらを相互に切り換える第１のトランジスタ１と第２のトランジスタ２からなるエミッタ共通差動回路と、上記第３のトランジスタ４と第４のトランジスタ４からなるエミッタ共通差動回路及び上記第５のトランジスタ５と第６のトランジスタ６からなるエミッタ共通差動回路から出力する電圧を出力する出力端子２８とを有している。

【０１５４】

既に述べたように、大振幅の信号は、出力端子２８を別にすれば、第８のトランジスタ１０及び第９のトランジスタ１１のベースと、第１のダイオード７及び第２のダイオードの接続点のノードで生じる。このノードは、図中破線にて示されている。

【０１５５】

このように、大振幅の信号の生じるノードは、この回路においては１個だけであるので、消費電流の低減を図られている。

【０１５６】

次に、この回路に入力される入力電圧Ｖｉｎについて検討する。

この液晶装置に入力される信号として、略々１水平走査期間の映像信号を図１２に例示すると、１Ｖ～３Ｖの範囲の波形Ａや、３Ｖ～５Ｖの範囲の波形Ｂのように、異なったレベルの入力電圧Ｖｉｎが想定される。

【０１５７】

この回路においては、コモン電圧Ｖｃｏｍのような一定の電圧を基準としているので、これらの入力信号Ｖｉｎは、所定のレベルを基準として設定されることが必要である。

【０１５８】

次に、入力信号に応じてオフセット電圧Ｖｏｆｆを切り換える、オフセット電圧切り換え回路について説明する。

【０１５９】

このオフセット電圧切り換え回路は、図１３に示すように、第１のスイッチ６１と、この第１のスイッチ６１に連動する第２のスイッチ６２を有している。

【０１６０】

第１のスイッチ６１には、ＤＡ変換器出力と、アナログ回路出力とが入力している。この第１のスイッチは、これらＤＡ変換器出力と、アナログ回路出力とのいずれか一方を入力として選択する。この第１のスイッチ６１にて選択された入力は、端子６１を介して液晶表示値の入力端子３０に供給される。

【０１６１】

第２のスイッチ６２には、スイッチ電圧Ｖｓｗとして、５Ｖと、３Ｖとの定電圧が入力されている。この第２のスイッチ６２は、第１のスイッチ６１に連動して、この第１のスイッチ６１がＤＡ変換器出力を入力として選択したときにはスイッチ電圧Ｖｓｗの内の５Ｖを、アナログ回路出力を選択したときにはスイッチ電圧Ｖｓｗの内の３Ｖを選択する。この第２のスイッチ６２で選択されたスイッチ電圧Ｖｓｗは、端子６４を介してオフセット調整電圧Ｖｏｆｆｘと加算された後、この回路のオフセット電圧端子２７に入力する。

【０１６２】

ここで、オフセット調整電圧Ｖｏｆｆｘとは、オフセット電圧Ｖｏｆｆを微調整するために加えられる電圧である。

【０１６３】

以上述べたように、アナログ信号処理された信号は、ＧＮＤを基準に出力されるものが一般的であるので、例えば３～５Ｖに配置される。このような場合、信号のピーク値をオフセット電圧Ｖｏｆｆに反映させてやれば、このような場合の信号の基準電圧の違いを保証することができる。入力信号の切り換えと共に、その最大値の電圧を外部から供給する。ＩＣ内部においては、所定の輝度を規定する固定のオフセット成分Ｖｏｆｆｘを加算し、本発明の回路のオフセット電圧Ｖｏｆｆとして供給する。このようにすれば、信号の基準電圧の差を吸収することができる。

【０１６４】
なお、コモン電圧を固定とする方式においては、オフセット電圧Ｖｏｆｆｘの替わりに、Ｖｃｏｍから生成した電圧を使うこともできる。この場合、コモン電圧Ｖｃｏｍを代えると多少輝度が変わるが、コモン電圧Ｖｃｏｍは液晶表示装置が決まれば概略固定なので、これも大きな問題は生ぜず、オフセット調整電圧Ｖｏｆｆｘの独立した生成回路を省略することができる。この場合の出力電圧Ｖｏｕｔは、次にように定義することができる。
【０１６５】
Ｖｏｕｆ＝Ｖｉｎ＋Ｖｃｏｍ・（１－Ｃ）－Ｖｏｆｆ
Ｖｏｕｒ＝Ｖｉｎ＋Ｖｃｏｍ・（１＋Ｃ）－Ｖｏｆｆ
Ｃは、１より少し小さな定数である。
【０１６６】
また、説明を省略したが、本発明において入力信号に対し、任意の利得を設定することもできる。このことにより、例えば小振幅の入力信号にて、液晶表示装置を駆動することもできる。
【０１６７】
【発明の効果】
上述のように、この発明に係る極性反転装置及び液晶表示駆動装置においては、１個の演算増幅器により正相及び逆相出力が得られるため、正相及び逆相出力間における遅延時間、周波数特性の差異が少ない。
【０１６８】
また、上記装置においては、正相及び逆相出力は、コモン電圧を基準として対称に生成されている。このため、コモン電圧が変動した場合にも、液晶表示装置の輝度の変化として現れることがない。
【０１６９】
さらに、上記装置においては、大振幅の信号が存在し、大きなブランチ電流を必要とするノードが１個であり、従来の回路よりノードの数が減少した。このため、この装置においては消費電流の低減が達成されている。
【図面の簡単な説明】
【図１】この発明に係る極性反転装置及び液晶表示駆動装置の実施の形態の一例を示す回路図である。
【図２】上記装置における伝達特性の一例を示すグラフである。
【図３】上記装置における各部の電圧の一例を示すグラフである。
【図４】上記装置における伝達特性の他の一例を示すグラフである。
【図５】上記装置における加算演算の原理を示す回路図である。
【図６】上記装置における減算演算の原理を示す回路図である。
【図７】上記装置における加算減算演算の原理を示す回路図である。
【図８】上記装置におけるオフセット電圧を基準とした加算演算の原理を示す回路図である。
【図９】上記装置におけるオフセット電圧を基準とした減算演算の原理を示す回路図である。
【図１０】上記装置におけるオフセット電圧を基準とした加算減算演算の原理を示す回路図である。
【図１１】上記装置における演算増幅器に係る部分の回路図である。
【図１２】上記装置に入力する信号の一例を示すタイムチャートである。
【図１３】上記装置における入力の切り換え部の一例の回路図である。
【図１４】従来の装置の一例を示す回路図である。
【図１５】上記装置から出力する信号の波形の他の一例を示すタイムチャートである。
【図１６】上記装置から出力する信号の波形の一例を示すタイムチャートである。
【図１７】上記装置の他の一例を示す回路図である。
【符号の説明】

１　第１のトランジスタ、２　第２のトランジスタ、２６　コモン電圧端子、２７　オフセット電圧端子、２８　出力端子、２９　入力信号、５１　演算増幅器

【図１】



【図２】



【図３】



【図４】



【図５】



【図６】



【図７】



【図８】



【図９】



【図１０】



【図１１】



【図１２】



【図１３】



【図１４】



【図１５】


2Vcom
Voutr
VA
VB
Vcom
VA
Voutf
VB
GND

【図１６】


TD
Voutr
Vcom
Voutf

【図１７】


104
103
R1
R1
111
108
105
110
IN
109
101
106
R2
R2
OUT
102
Vcom
107

フロントページの続き

審査官　西島　篤宏

(56)参考文献　特開平０７－０１３５２９（ＪＰ，Ａ）
特開平０４－１４３７９１（ＪＰ，Ａ）
特開平０８－１２２７３３（ＪＰ，Ａ）
特開平０７－０７７９５２（ＪＰ，Ａ）
特開平０３－１９８０８９（ＪＰ，Ａ）
特開平０５－１１９７４８（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.[7]，ＤＢ名)
G09G 3/00- 3/38
G02F 1/133 505-580