



(12) 发明专利

(10) 授权公告号 CN 102148008 B

(45) 授权公告日 2014. 08. 13

(21) 申请号 201010619574. 9

H01L 27/00 (2006. 01)

(22) 申请日 2006. 08. 11

H05B 33/08 (2006. 01)

H05B 33/14 (2006. 01)

(30) 优先权数据

2005-234007 2005. 08. 12 JP

(56) 对比文件

W0 2004077671 A1, 2004. 09. 10, 全文.

W0 2004061812 A1, 2004. 07. 22, 全文.

(62) 分案原申请数据

200610159377. 7 2006. 08. 11

审查员 杜娜娜

(73) 专利权人 株式会社半导体能源研究所

地址 日本神奈川县厚木市

(72) 发明人 木村肇

(74) 专利代理机构 中国专利代理(香港)有限公司

司 72001

代理人 朱海煜 高为

(51) Int. Cl.

G09G 3/32 (2006. 01)

G09G 3/30 (2006. 01)

G09G 3/20 (2006. 01)


权利要求书3页 说明书63页 附图107页

(54) 发明名称

半导体器件、显示器件和具有该半导体器件的电子器件

(57) 摘要

本发明的名称是“半导体器件、显示器件和具有该半导体器件的电子器件”。本发明提供一种半导体器件,可以防止电流在信号写入操作时流入显示元件,而不增加功耗,和不改变给每行负载提供电流的电源的电位。当预定电流提供给晶体管以设置晶体管的栅-源电压时,调整晶体管的栅极端子电位,从而防止电流流入连接到晶体管源极端子的负载。因此,使连接到晶体管栅极端子的导线的电位不同于连接到晶体管漏极端子的导线的电位。在那时,变换晶体管的操作,从而使得可以流动大量电流,并且几乎不引起寄生到导线等等的交叉电容或导线电阻的影响,并且快速进行设置操作。



1. 一种显示器件,包括:

基板;

在所述基板上的第一导线(4609);

在所述基板上的第二导线(4610);

在所述基板上的第三导线(4611);

在所述基板上的一条扫描线(4614);

在所述基板上的第一开关(4605);

在所述基板上的第二开关(4606);

在所述基板上且在像素中提供的第一薄膜晶体管(4602)和第二薄膜晶体管(4601);

电连接在所述第二薄膜晶体管的栅极端子和所述第二薄膜晶体管的第二端子之间的电容元件(4604);

用于在所述第一薄膜晶体管的第一端子和所述第一薄膜晶体管的第二端子之间进行短路的装置(4603);以及

在所述基板上提供的 IC 芯片中提供的驱动电路,

其中所述第一薄膜晶体管的第一端子电连接到所述第一导线,且所述第一薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线,

其中所述第二薄膜晶体管的第一端子电连接到所述第一薄膜晶体管的第二端子,所述第二薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线,并且所述第二薄膜晶体管的第二端子电连接到负载(4608)并经所述第二开关电连接到所述第三导线,

其中所述第一开关和所述第二开关两者都通过输入信号给所述扫描线来控制,以及其中,所述第一薄膜晶体管和所述第二薄膜晶体管包括化合物半导体。

2. 根据权利要求1的显示器件,其中所述化合物半导体包含 InGaZnO。

3. 根据权利要求1的显示器件,其中所述驱动电路包括信号线驱动电路。

4. 根据权利要求1的显示器件,其中所述驱动电路包括扫描线驱动电路。

5. 根据权利要求1的显示器件,其中所述显示器件被引入选自包括电视接收机、移动电话、照相机、电脑、便携式图像再现装置、护目镜型显示器和游戏机的组中的一种。

6. 一种显示器件,包括:

玻璃基板;

在所述玻璃基板上的第一导线;

在所述玻璃基板上的第二导线;

在所述玻璃基板上的第三导线;

在所述玻璃基板上的一条扫描线;

在所述玻璃基板上的第一开关;

在所述玻璃基板上的第二开关;

在所述玻璃基板上且在像素中提供的第一薄膜晶体管和第一薄膜晶体管;

电连接在所述第二薄膜晶体管的栅极端子和所述第二薄膜晶体管的第二端子之间的电容元件;

用于在所述第一薄膜晶体管的第一端子和所述第一薄膜晶体管的第二端子之间进行短路的装置;以及

在所述玻璃基板上提供的 IC 芯片的单晶基板上提供的驱动电路，

其中所述第一薄膜晶体管的第一端子电连接到所述第一导线，且所述第一薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线，

其中所述第二薄膜晶体管的第一端子电连接到所述第一薄膜晶体管的第二端子，所述第二薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线，并且所述第二薄膜晶体管的第二端子电连接到负载并经所述第二开关电连接到所述第三导线，

其中所述第一开关和所述第二开关两者都通过输入信号给所述扫描线来控制，以及其中，所述第一薄膜晶体管和所述第二薄膜晶体管包括化合物半导体。

7. 根据权利要求 6 的显示器件，其中所述 IC 芯片在所述玻璃基板上由玻璃上的芯片提供。

8. 根据权利要求 6 的显示器件，其中所述化合物半导体包含 InGaZnO。

9. 根据权利要求 6 的显示器件，其中所述驱动电路包括信号线驱动电路。

10. 根据权利要求 6 的显示器件，其中所述驱动电路包括扫描线驱动电路。

11. 根据权利要求 6 的显示器件，其中所述显示器件被引入选自包括电视接收机、移动电话、照相机、电脑、便携式图像再现装置、护目镜型显示器和游戏机的组中的一种。

12. 一种显示器件，包括：

基板；

在所述基板上的第一导线；

在所述基板上的第二导线；

在所述基板上的第三导线；

在所述基板上的一条扫描线；

在所述基板上的第一开关；

在所述基板上的第二开关；

在所述基板上且在像素中提供的第一薄膜晶体管和第二薄膜晶体管；

电连接在所述第二薄膜晶体管的栅极端子和所述第二薄膜晶体管的第二端子之间的电容元件；

用于在所述第一薄膜晶体管的第一端子和所述第一薄膜晶体管的第二端子之间进行短路的装置；以及

用于驱动所述像素的驱动电路，所述驱动电路在所述基板上提供的 IC 芯片中提供，

其中所述第一薄膜晶体管的第一端子电连接到所述第一导线，且所述第一薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线，

其中所述第二薄膜晶体管的第一端子电连接到所述第一薄膜晶体管的第二端子，所述第二薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线，并且所述第二薄膜晶体管的第二端子电连接到负载并经所述第二开关电连接到所述第三导线，

其中所述第一开关和所述第二开关两者都通过输入信号给所述扫描线来控制，以及其中，所述第一薄膜晶体管和所述第二薄膜晶体管包括化合物半导体。

13. 根据权利要求 12 的显示器件，其中所述化合物半导体包含 InGaZnO。

14. 根据权利要求 12 的显示器件，其中所述驱动电路包括信号线驱动电路。

15. 根据权利要求 12 的显示器件，其中所述驱动电路包括扫描线驱动电路。

16. 根据权利要求 12 的显示器件,其中所述显示器件被引入选自包括电视接收机、移动电话、照相机、电脑、便携式图像再现装置、护目镜型显示器和游戏机的组中的一种。

17. 一种显示器件,包括:

基板;

在所述基板上的第一导线;

在所述基板上的第二导线;

在所述基板上的第三导线;

在所述基板上的一条扫描线;

包括第一薄膜晶体管的第一开关,所述第一薄膜晶体管在所述基板上且在像素中提供;

包括第二薄膜晶体管的第二开关,所述第二薄膜晶体管在所述基板上且在所述像素中提供;

在所述基板上并在所述像素中的第三薄膜晶体管;

在所述基板上并在所述像素中的第四薄膜晶体管;

电连接在所述第四薄膜晶体管的栅极端子和所述第四薄膜晶体管的第二端子之间的电容元件;

用于在所述第三薄膜晶体管的第一端子和所述第三薄膜晶体管的第二端子之间进行短路的装置;以及

在所述基板上提供的 IC 芯片中提供的驱动电路,

其中所述第三薄膜晶体管的第一端子电连接到所述第一导线,且所述第三薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线,

其中所述第四薄膜晶体管的第一端子电连接到所述第三薄膜晶体管的第二端子,所述第四薄膜晶体管的栅极端子经所述第一开关电连接到所述第二导线,并且所述第四薄膜晶体管的第二端子电连接到负载并经所述第二开关电连接到所述第三导线,

其中所述第一薄膜晶体管的栅极端子和所述第二薄膜晶体管的栅极端子两者都电连接到所述扫描线,以及

其中,所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管包括化合物半导体。

18. 根据权利要求 17 的显示器件,其中所述化合物半导体包含 InGaZnO。

19. 根据权利要求 17 的显示器件,其中所述驱动电路包括信号线驱动电路。

20. 根据权利要求 17 的显示器件,其中所述驱动电路包括扫描线驱动电路。

21. 根据权利要求 17 的显示器件,其中所述显示器件被引入选自包括电视接收机、移动电话、照相机、电脑、便携式图像再现装置、护目镜型显示器和游戏机的组中的一种。

半导体器件、显示器件和具有该半导体器件的电子器件

[0001] 本申请是申请日为 2006 年 8 月 11 日、申请号为 200610159377.7、发明名称为“半导体器件、显示器件和具有该半导体器件的电子器件”的申请的分案申请。

技术领域

[0002] 本发明涉及一种半导体器件,该半导体器件具有通过晶体管控制提供给负载的电流的功能。尤其是本发明涉及一种显示器件,该显示器件包括由其亮度随电流变化的电流驱动发光元件和用于它的信号线驱动电路形成的像素。此外,本发明还涉及具有该半导体器件的显示器件和电子器件。

[0003] 请注意,在这里的半导体器件是指可以通过利用半导体特性来起作用的所有器件。

背景技术

[0004] 近年来,其像素每个都形成有发光元件例如发光二极管(LED)的自发光显示器件引起了关注。作为用于这种自发光显示器件的发光元件,具有有机发光二极管(还称为 OLED(有机发光二极管)、有机 EL 元件、场致发光(EL)元件等等),其作为用于自发光显示器件的发光元件而备受关注,并且还用于有机 EL 显示器等等。

[0005] 因为诸如 OLED 的发光元件是自发光型,所以具有各种优点,因而与液晶显示器相比可以确保像素的高能见度、不需要背光、达到更高响应速度等等。此外,发光元件的亮度由流过那里的电流值控制。

[0006] 关于利用本身发光(自发光)的这种发光元件的显示器件,已知一种简单矩阵驱动法(simple matrix driving method)和一种有源矩阵驱动法作为其驱动方法。前面的方法提供简单结构,但是具有难以实现大而高亮度的显示器件之类的问题。最近,其中流向发光元件的电流由在像素电路内部设置的薄膜晶体管(TFT)来控制的有源矩阵型蓬勃发展。

[0007] 这种有源矩阵型显示器件具有问题,即由于驱动 TFT 的电流特性改变或损坏,流向发光元件的电流改变,导致亮度改变。

[0008] 换句话说,有源矩阵显示器件具有问题,即由于用于流向发光元件的电流的驱动 TFT 的电流特性改变,提供给发光元件的电流改变,因此导致亮度改变。鉴于此,提出了各种电路,其中即使驱动 TFT 的特性在像素电路之间改变,也可以在不改变提供给发光元件的电流的情况下抑制亮度改变。

[0009] 非专利文献 1、专利文献 1 和专利文献 2 都公开了在有源矩阵型显示器件中的半导体器件的结构。专利文件 1 和 2 公开了其中流向发光元件的电流不由于设置在像素电路内部的驱动 TFT 的特性改变而改变的电路结构。这个结构称为电流写入型像素或电流输入型像素。

[0010] 图 92 示出在专利文献 1(国际公开号 No. W02004/061812)中公开的电路图的基本结构的示例(参见专利文献 1 的图 14 和说明书中关于它的文字说明)。图 92 示出一种电路,包括电流源晶体管 9201、转换晶体管(shift transistor)9202、开关 9203、电容元件

9204、开关 9205、开关 9206、电流源 9207、负载 9208、导线 9209、9211、9212 和开关 9213。

[0011] 图 93 示出在专利文献 2(国际公开号 No. W02004/077671) 中公开的电路图的基本结构的示例(参见专利文献 2 的图 20 和说明书中关于它的文字说明)。图 93 示出一种电路,包括电流源晶体管 9301、转换晶体管 9302、开关 9303、电容元件 9304、开关 9305、开关 9306A、9306B、电流源 9307A、9307B、负载 9308、导线 9309、9311A、9311B、9312 和开关 9313。

[0012] 图 96 示出在非专利文献 1(T. Shirasaki 等, SID'04 文摘, 第 1516-1519 页(2004)) 中公开的电路图的结构的示例(参见非专利文献 1 的图 2 和 3 以及关于它的文字说明)。图 96 中所示的电路图是与专利文件 1 和 2 一起说明非专利文献 1 中所示电路图的示图。图 96 示出一种电路,包括电流源晶体管 9601、开关 9603、电容元件 9604、开关 9605、9606、电流源 9607、负载 9608 以及导线 9609、9611 和 9612。

[0013] 在专利文件 1 和 2 所示电路结构的情况下,在电流源晶体管和负载之间需要开关,因此存在电流难以流入负载的问题。当不提供开关时,电流流入负载,因此不能实现要求的操作。此外,在专利文件 1 和 2 所示电路结构的情况下,存在晶体管数量大、导致孔径比减小的问题。

[0014] 参考图 94A 和 94B 说明图 92 所示电路结构的问题。图 94A 示出与图 92 相同的电路结构。在图 94A 中,为了说明,开关 9203 表示为 SW1,开关 9205 表示为 SW2,开关 9206 表示为 SW3,导线 9209 的电位表示为 Vdd,导线 9211 的电位表示为 Vss1,导线 9212 的电位表示为 Vss2,开关 9213 表示为 SW4。导线的电位设置为 $V_{dd} > V_{ss2} > V_{ss1}$ 。

[0015] 图 94B 示出在图 94A 的电路结构中的信号写入操作和输入操作时,各个开关和各个导线的电位变化。

[0016] 在图 94B 的信号写入操作时,SW1 导通、SW2 导通、SW3 导通、SW4 截止。开始提供电流给电源 9207,并且将电源晶体管 9301 给电源 9207 提供电流所需的栅-源电压(V_{gs})施加给电容元件 9204。这时,节点 G 具有电位 Vdd,因此由于电容元件 9204 保持电压 V_{gs} ,所以节点 S 的电位上升。节点 S 的电位达到稳定状态,并且节点 G 和节点 S 之间的差值变为 V_{gs} 。在图 94B 中,在信号写入操作中, V_{load} 施加给节点 S 和 Vss2 之间的负载 9208,并且产生从节点 S 到 Vss 的电位梯度。因此,在信号写入操作中,电流流向负载 9208,从而引起象无法给负载提供正确信号这样的缺陷。

[0017] 在非专利文献 1 所示电路图的情况下,用于给作为负载的显示元件提供电流的电源线的电位一行一行地发生改变,从而防止在对负载的信号写入操作时电流流入显示元件。这是因为当电流在信号写入操作时提供给作为负载的显示元件时,正确的信号无法输入像素。结果,引起有缺陷的显示。此外,当频率是 F、电容是 C、电压是 V 时,一般由公式 (1) 得到功耗 P。

[0018] $P = FCV^2$ (F:频率, C:电容, V:电压) (1)

[0019] 因此,根据公式 (1),优选小频率以减小功耗。换句话说,最好电源线的电位不变,电源线的电位变化会导致功耗增加。

[0020] 在非专利文献 1 中,必须从电源线给发光元件提供大电流。因此,必须设置可以控制大电流的开关,从而改变每行电源线的电位并提供大电流。因此,存在用于电路的晶体管尺寸必须大的问题。如果晶体管尺寸大,晶体管的功耗也变大。在如非专利文献 1 所述的传统结构中,在信号写入操作时用于驱动显示元件的晶体管中,达到 $V_{ds} = V_{gs}$,而在发光

时,达到 $V_{ds} > V_{gs}$ 。当晶体管在饱和区内的恒流特性(电流的平坦度)变坏时,在信号写入操作时和发光时的电流值变得非常不同。

[0021] 在非专利文献 1 的发明中,在信号写入操作时和发光时流入晶体管的电流相同。因此,例如,在要显示黑色图像时,在少量电流写入晶体管的情况下,由于噪音、寄生交叉电容(parasitic intersection capacitance)或导线电阻的影响,存在信号没有充分写入的问题。

发明内容

[0022] 考虑到该问题,本发明的目的是提供一种半导体器件,在信号写入操作中少量电流写入晶体管时,几乎不受寄生交叉电容或导线电阻的影响。此外,本发明的另一个目的是提供一种半导体器件,可以防止在信号写入操作时电流流入显示元件,而不增加功耗,并且不改变用于提供电流给每行中的负载的电源的电位。

[0023] 本发明半导体器件的一方案是一种半导体器件,包括:第一导线;第二导线;第三导线;第一开关;第二开关;第一晶体管,其中第一晶体管的第一端子电连接到第一导线,第一晶体管的栅极端子通过第一开关电连接到第二导线;第二晶体管,其中第二晶体管的第一端子电连接到第一晶体管的第二端子,第二晶体管的栅极端子通过第一开关电连接到第二导线,第二晶体管的第二端子电连接到负载,并通过第二开关电连接到第三导线;电容元件,该电容元件电连接在第二晶体管的栅极端子和第二晶体管的第二端子之间;和用于在第一晶体管的第一端子和第一晶体管的第二端子之间短路的装置。

[0024] 本发明半导体器件的一方案是一种半导体器件,包括:第一导线;第二导线;第三导线;第一开关;第二开关;第一晶体管,其中第一晶体管的第一端子电连接到第一导线,第一晶体管的栅极端子通过第一开关电连接到第二导线;第二晶体管,其中第二晶体管的第一端子电连接到第一晶体管的第二端子,第二晶体管的栅极端子通过第一开关电连接到第二导线,第二晶体管的第二端子电连接到负载,并通过第二开关电连接到第三导线;电容元件,该电容元件电连接在第二晶体管的栅极端子和第二晶体管的第二端子之间;电连接到第三导线的电流源;和用于在第一晶体管的第一端子和第一晶体管的第二端子之间短路的装置。

[0025] 本发明半导体器件的一方面是一种半导体器件,包括:第一导线;第二导线;第三导线;第四导线;第一开关;第二开关;第一晶体管,其中第一晶体管的第一端子电连接到第一导线,第一晶体管的栅极端子通过第一开关电连接到第二导线;第二晶体管,其中第二晶体管的第一端子电连接到第一晶体管的第二端子,第二晶体管的栅极端子通过第一开关电连接到第二导线,第二晶体管的第二端子电连接到负载,并通过第二开关电连接到第三导线;电容元件,该电容元件电连接在第二晶体管的栅极端子和第二晶体管的第二端子之间;电连接到第三导线的第一电流源和电连接到第四导线的第二电流源;和用于在第一晶体管的第一端子和第一晶体管的第二端子之间短路的装置。

[0026] 在本发明中,第一和第二开关都可以是晶体管。

[0027] 在本发明中,第一导线的电位可以高于第二导线的电位。

[0028] 在本发明中,第一晶体管和第二晶体管可以具有相同导电性。

[0029] 在本发明中,用于短路的装置可以是电连接到第一晶体管的第一和第二端子的开

关。

[0030] 在本发明中,负载可以是具有整流性能的显示元件。

[0031] 在本发明中,负载可以是 EL 元件。

[0032] 本发明的半导体器件可以应用于显示器件或电子器件。

[0033] 如上所述,根据本发明,当预定电流提供给晶体管来设置晶体管的栅-源电压时,调整晶体管的栅极端子电位以防电流流入连接到晶体管源极端子的负载。因此,使连接到晶体管栅极端子的导线的电位不同于连接到晶体管漏极端子的导线的电位。

[0034] 此外,根据本发明,在串联连接的两个晶体管中,在设置操作时(或在信号写入操作时),两个晶体管之一设置为具有低的源-漏电压,从而在另一个晶体管上进行设置操作。在输出操作时,两个晶体管用作多栅晶体管(multigate transistor),并且使得在输出操作时的电流值小。换句话说,可以使得在设置操作时的电流大。因此,几乎不产生由寄生于导线等的交叉电容(intersection capacitance)或导线电阻引起的影响,并且迅速地进行设置操作。

[0035] 总之,几乎不产生由寄生于导线等的交叉电容或导线电阻引起的影响,并且迅速地进行设置操作,并且使晶体管栅极端子的电位低于或高于晶体管漏极端子,从而调整晶体管源极端子的电位,因此防止电流流向负载。

[0036] 在本发明中使用的开关可以是任何开关,例如电子开关或机械开关。也就是说,可以使用各种开关,只要它们可以控制电流,并不局限于具体的类型。可以是晶体管、二极管(PN 二极管、PIN 二极管、肖特基二极管、二极管连接型晶体管等等)或通过组合它们构成的逻辑电路。因此,在采用晶体管作为开关的情况下,晶体管的极性(导电性)没有特别限制,因为它只作为开关来工作。然而,在希望截止电流(off current)小的情况下,优选使用具有小的截止电流的极性的晶体管。例如,作为小截止电流的晶体管,给出具有带 LDD 区的晶体管、具有多栅结构的晶体管等等。此外,当用作开关的晶体管的源极端子电位接近低电位端电源(V_{ss} ,地,0V 等等)时,最好使用 N 沟道晶体管,当源极端子电位接近高电位端电源(V_{dd} 等等)时,最好使用 P 沟道晶体管。这有助于晶体管容易地用作开关,因为栅-源电压的绝对值可以增大。还要注意,还可以通过利用 N 沟道和 P 沟道晶体管两者来应用 CMOS 开关。通过 CMOS 开关,即使在情况改变使得通过开关输出的电压(即到开关的输入电压)高于或低于输出电压时,也可以恰当地进行操作。

[0037] 在本发明中,“连接”是指“电连接”和“直接地连接”。因此,在本发明公开的结构中,除了预定的连接之外,还可以设置可以实现电连接的另一个元件(例如,开关、晶体管、电容元件、电感器、电阻元件、二极管等等)。可选择地,可以在不插入另一个元件的情况下进行直接连接。应当注意,当元件在不插入能够实现电连接的另一个元件的情况下连接,并且不是电连接而是直接连接时,就称为“直接地连接”或“直接连接”。应当注意,当说成“电连接”时,就包括元件电连接的情况和元件直接地连接的情况。

[0038] 应当注意,显示元件可以使用各种形式。例如,可以使用通过电磁效应来改变对比度的显示介质,例如 EL 元件(有机 EL 元件、无机 EL 元件或包含有机材料和无机材料的 EL 元件)、电子放电元件、液晶元件、电子墨水、光衍射元件、放电元件、数字微反射镜装置(DMD)、压电元件和碳纳米管。请注意,利用 EL 元件的 EL 面板型显示器件包括 EL 显示器;利用电子放电元件的显示器件包括场发射显示器(FED)、SED 型平板显示器(表面传导电子

发射显示器)等等;液晶面板型显示器件包括液晶显示器;利用电子墨水的数字纸型显示器件包括电子纸;利用光衍射元件的显示器件包括光栅光阀(GLV)型显示器;利用放电元件的PDP(等离子体显示板)型显示器包括等离子体显示器;利用微反射镜元件的DMD面板型显示器件包括数字光处理(DLP)型显示器;利用压电元件的显示器件包括压电陶瓷显示器;利用碳纳米管的显示器件包括纳米发射显示器(NED)等等。

[0039] 应当注意,可以应用各种方式的晶体管作为本发明的晶体管。因此,可以用于本发明的晶体管类型没有限制。因此,可以使用利用以非晶硅为代表的非晶半导体膜和多晶硅的薄膜晶体管(TFT)、用半导体基板或者SOI基板形成的MOS晶体管、结型晶体管或双极晶体管、利用化合物半导体例如ZnO或 α -InGaZnO的晶体管、利用有机半导体或碳纳米管的晶体管及其它晶体管。应当注意,非晶半导体膜可以包含氢或卤素。在其上设置晶体管的基板不局限于特定的类型,并且可以使用各种类型的基板。因此,例如,可以在单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、赛璐玢基板、石材基板、不锈钢基板、包括不锈钢箔的基板等等上设置晶体管。此外,利用某个基板形成的晶体管可以转移到另一个基板。

[0040] 请注意,晶体管可以具有各种形式的结构,并且不局限于特定的结构。例如,还可以使用具有两个或更多栅极线的多栅结构。通过多栅结构,可以减小截止电流,并且可以通过提高晶体管的耐压力性来提高可靠性,而且可以获得平坦的特性,因而即使在饱和区内的操作时,漏-源电压改变,漏极-源极电流也几乎不变。此外,可以在沟道上面和下面设置栅电极。因此,通过栅电极设置在沟道上面和下面的这种结构,增加沟道区,因而由于容易提高电流值和容易形成耗尽层而可以提高S值(亚阈值系数(sub-threshold coefficient))。此外,可以在沟道上面或下面设置栅电极。可以使用正向交错结构或反向交错结构。沟道区可以分成并联的或串联的多个区域。此外,源电极或漏电极可以和沟道(或它的一部分)重叠。可选择地,电荷积聚在一部分沟道中,并且通过采用其中源电极或漏电极不与沟道(或它的一部分)重叠的这种结构,可以防止不稳定操作。此外,可以提供LDD区。通过提供LDD区,可以减小截止电流,并且通过提高晶体管的耐压力性来提高可靠性,而且能够获得平坦的特性,因而即使在饱和区内的操作时,漏-源电压改变,漏极-源极电流也几乎不变。

[0041] 应当注意,可以使用各种晶体管作为本发明的晶体管,并形成在各种基板上。因此,所有电路可以形成在玻璃基板、塑料基板、单晶基板、SOI基板或任何其它基板上。当所有的电路形成在基板上时,通过减少部件数量可以降低成本,并且通过减少与元件的连接数量,可以提高可靠性。可选择地,一部分电路可以形成在某一基板上,另一部分电路可以形成在另一个基板上。也就是说,不必所有电路形成在同一基板上。例如,一些电路可以利用晶体管形成在玻璃基板上,一些电路可以形成在单晶基板上以获得IC芯片。IC芯片可以通过COG(玻璃上的芯片)设置在玻璃基板上。可选择地,IC芯片可以利用TAB(带自动粘接)连接到玻璃基板或印刷基板。这样,当一些电路形成在相同基板上时,通过减少元件数量可以降低成本,并且通过减少与元件的连接数量,可以提高可靠性。此外,消耗更多功率的高驱动电压或高驱动频率部分最好不形成在相同基板上,因此可以防止功耗增加。

[0042] 请注意,在本发明中,一个像素相应于可以控制亮度的一个元件。因此,例如,一个像素表示一个色彩元件,通过该色彩元件表达亮度。因此,在彩色显示器件由R(红色)、

G(绿色)和B(蓝色)的色彩元件形成的情况下,图像的最小单元由R像素、G像素和B像素这三种像素形成。应当注意,色彩元件不局限于由三种颜色形成,并且可以是更多颜色,例如RGBW(W是白色)或者除RGB之外还有黄色、青色和深红色。此外,作为另一个例子,当通过利用多个区域来控制一个色彩元件的亮度时,多个区域中的一个相应于一个像素。因此,例如,在进行区域灰度等级显示的情况下,为一个色彩元件提供多个区域来控制亮度,该亮度作为整体表达灰度级。控制亮度的一个区域相应于一个像素。因此,在那种情况下,一个色彩元件由多个像素形成。此外,在那种情况下,用于显示的区域根据像素而尺寸不同。在控制一个色彩元件的亮度的多个区域中,即在形成一个色彩元件的多个像素中,通过给每个像素提供稍微不同的信号,可以扩展视角。

[0043] 在本发明中,存在像素可以布置成矩阵的情况。在利用三种色彩元件(例如RGB)进行全色显示时,像素布置成矩阵的情况不仅对应于像素布置成纵条纹和横条纹彼此交叉的栅格结构的情况,还对应于三种色彩元件的点布置成所谓三角形结构的情况。此外,还包括Bayer排列。应当注意,色彩元件不局限于三种颜色,还可以具有更多的颜色。发光区域的尺寸可以根据色彩元件的每个点而不同。

[0044] 晶体管是具有至少三个端子的元件,具有栅极、漏极和源极。在漏极区和源极区之间设置沟道区。这里,难以判定两个端子中哪一个是源极或漏极,因为它们取决于晶体管的结构、工作条件等等。因此,在本发明中,存在用作源极或漏极的区域不称为源极或漏极的情况。在那种情况下,作为一个例子,源极或漏极称为第一端子或第二端子。

[0045] 应当注意,栅极包括栅电极和栅极导线(还称为栅极线、栅极信号线等等)或它们的一部分。栅电极相应于与形成沟道区或LDD(轻掺杂漏极)区等等的半导体重叠、具有插入在该半导体和它之间的栅极绝缘膜的部分的导电膜。栅极导线相应于用于使像素的栅电极彼此连接的导线和用于将栅电极与另一根导线连接的导线。

[0046] 然而,存在既用作栅电极又用作栅极导线的部分。这种区域可以称为栅电极或栅极导线。也就是说,存在无法区分为栅电极或栅极导线的区域。例如,当存在与延伸的栅极导线重叠的沟道区时,该区域既用作栅极导线,还用作栅电极。因此,这种区域可以称为栅电极或栅极导线。

[0047] 此外,由与栅电极相同材料形成并连接到栅电极的区域也可以称为栅电极。类似地,由与栅极导线相同材料形成并连接到栅极导线的区域可以称为栅极导线。严格意义上讲,在有些情况下,这种区域不与沟道区重叠,或者不具有连接到另一个栅电极的功能。然而,由于制造毛利等等,存在由与栅电极或栅极导线相同材料形成、并连接到栅电极或栅极导线的区域。因此,这种区域也可以称为栅电极或栅极导线。

[0048] 例如,在多栅晶体管中,一个晶体管和另一个晶体管的栅电极经常通过由与栅电极相同材料形成的导电膜来连接。用于连接栅电极的这种区域可以称为栅极导线,或者当多栅晶体管被认为是一个晶体管时,可以称为栅电极。也就是说,由与栅电极或栅极导线相同材料形成、并连接到栅电极或栅极导线的元件可以称为栅电极或栅极导线。此外,例如,连接栅电极和栅极导线的部分的导电膜也可以称为栅电极或栅极导线。

[0049] 请注意,栅极端子相应于一部分栅电极区域或一部分电连接到栅电极的区域。

[0050] 应当注意,源极包括源极区、源电极和源极导线(还称为源极线、源极信号线等等)或它们的一部分。源极区相应于包含大量P型杂质(硼、镓等等)或N型杂质(磷、砷

等等)的半导体区域。因此,包含少量P型杂质或N型杂质的区域即LDD(轻掺杂漏极)区不包括在源极区内。源电极相应于由不同于源极区的材料形成、并电连接到源极区的部分导电层。然而,源电极有时指包括源极区的源电极。源极导线相应于用于使像素的源电极彼此连接的导线和用于将源电极与另一根导线连接的导线。

[0051] 然而,存在既用作源电极又用作源极导线的区域。这种区域可以称为源电极或源极导线。也就是说,存在不能区分为源电极或源极导线的区域。例如,当存在与延伸的源极导线重叠的源极区时,该区域既用作源极导线,又用作源电极。因此,这种区域可以称为源电极或源极导线。

[0052] 此外,由与源电极相同材料形成并连接到源电极的区域也可以称为源电极。连接一个源电极和另一个源电极的部分同样也可以称为源电极。此外,与源极区重叠的部分可以称为源电极。类似地,由与源极导线相同材料形成并连接到源极导线的部分可以称为源极导线。严格意义上讲,存在这种部分不具有连接一个源电极到另一个源电极的功能的情况。然而,由于制造毛利等等,存在由与源电极或源极导线相同材料形成、并连接到源电极或源极导线的区域。因此,该区域也可以称为源电极或源极导线。

[0053] 例如,连接源电极和源极导线的部分的导电膜可以称为源电极或源极导线。

[0054] 应当注意,源极端子相应于一部分源极区、源电极或电连接到源电极的区域。

[0055] 应当注意,漏极类似于源极。

[0056] 此外,在本说明书中,半导体器件相应于包括具有半导体元件(晶体管、二极管等等)的电路的器件。此外,半导体器件可以通过利用半导体特性来起作用的一般器件。显示器件相应于包括显示元件(液晶元件、发光元件等等)的器件。应当注意,显示器件可以是显示板本身,其中包括例如液晶元件或EL元件的显示元件的多个像素或用于驱动像素的外围驱动器形成在基板上。此外,显示器件可以包括装有柔性印刷电路(FPC)或印刷线路板(PWB)(IC、电阻元件、电容元件、电感器、晶体管等等)的显示器件。它可以包括象偏振板或相移板的光学片。此外,它可以包括背光(例如导光板、棱镜片、漫射片、反射片或光源(例如LED或冷阴极管))。此外,发光器件相应于包括象EL元件和特别用于FED的元件的自发光的发光元件的显示器件。液晶显示器件相应于包括液晶元件的显示器件。

[0057] 在本发明中,物体“形成在不同物体上”或“形成在不同物体上面”的表述不一定是该物体直接接触不同的物体。该表述可能包括两个物体彼此不直接接触的情况,即另一个物体夹在它们之间。因此,当说层B形成在层A上(在层A上面)时,是指层B形成在层A上并直接接触层A的情况,或者另一个层(例如层C或层D)形成在层A上并直接接触层A,然后层B形成在层C或D上并直接接触层C或D。此外,当说物体“形成在不同物体上方”时,不一定是该物体直接接触不同物体,并且另一个物体可以夹在它们之间。因此,例如,当说层B形成在层A上面或在层A上方时,是指层B形成为直接接触层A的情况,或者另一个层(例如层C或层D)形成为直接接触层A的情况,然后层B形成为直接接触层C或D。类似地,当说物体形成在不同物体下面或下方时,是指物体彼此直接接触或彼此不接触的情况。

[0058] 本发明可以提供一种半导体器件,可以防止在信号写入操作时电流流入显示元件,而不改变用于提供电流给每行中的负载的电源线的电位。因此,可以提供一种半导体器件,实现比传统半导体器件更低的功耗。

[0059] 此外,本发明提供不在负载和电流源晶体管之间设置开关就具有高孔径比的一种半导体器件,并且该半导体器件可以防止在信号写入操作时电流流入显示元件。因此,可以提供一种半导体器件,比传统半导体器件更小型化。

[0060] 此外,根据本发明,几乎不会由于寄生于导线等等的交叉电容或导线电阻而产生影响,因此快速地进行设置操作,并且可以使输出操作时的电流变大。本发明可以提供一种半导体器件,它几乎不受噪音等等引起的少量电流的影响,而且它可以输入正确信号到像素,而且例如在显示黑色灰度等级时,它可以防止在信号写入操作时电流流入显示元件。因此,本发明可以提供实现小型化和低功耗并且可以较好地工作的一种半导体器件。

[0061] 根据本发明,在信号写入操作和输出操作时,通过开关来切换用作电源的晶体管,因而可以使在信号写入操作时流动的电流比在输出操作时流入负载等等的电流更大。因此,因为可以使在信号写入操作时流动的电流更大,所以可以快速达到稳定状态。

[0062] 此外,本发明可以提供装有上述半导体器件的显示器件,它可以实现低功耗和小型化,并且它可以较好地工作,而且还可以提供装有该显示器件的电子器件。

附图说明

[0063] 在该附图中:

- [0064] 图 1 是显示根据本发明一方案的电路例子的电路图;
- [0065] 图 2 是显示根据本发明一方案的电路例子的电路图;
- [0066] 图 3 是显示根据本发明一方案的电路例子的电路图;
- [0067] 图 4 是显示根据本发明一方案的电路例子的电路图;
- [0068] 图 5 是显示根据本发明一方案的电路例子的电路图;
- [0069] 图 6 是显示根据本发明一方案的电路例子的电路图;
- [0070] 图 7 是显示根据本发明一方案的电路例子的电路图;
- [0071] 图 8 是显示根据本发明一方案的电路例子的电路图;
- [0072] 图 9 是显示根据本发明一方案的电路例子的电路图;
- [0073] 图 10 是显示根据本发明一方案的电路例子的电路图;
- [0074] 图 11 是显示根据本发明一方案的电路例子的电路图;
- [0075] 图 12 是显示根据本发明一方案的电路例子的电路图;
- [0076] 图 13 是显示根据本发明一方案的电路例子的电路图;
- [0077] 图 14 是显示根据本发明一方案的电路例子的电路图;
- [0078] 图 15 是显示根据本发明一方案的电路例子的电路图;
- [0079] 图 16 是显示根据本发明一方案的电路例子的电路图;
- [0080] 图 17 是显示根据本发明一方案的电路例子的电路图;
- [0081] 图 18 是显示根据本发明一方案的电路例子的电路图;
- [0082] 图 19 是显示根据本发明一方案的电路例子的电路图;
- [0083] 图 20 是显示根据本发明一方案的电路例子的电路图;
- [0084] 图 21 是显示根据本发明一方案的电路例子的电路图;
- [0085] 图 22 是显示根据本发明一方案的电路例子的电路图;
- [0086] 图 23 是显示根据本发明一方案的电路例子的电路图;

- [0087] 图 24 是显示根据本发明一方案的电路例子的电路图；
- [0088] 图 25 是显示根据本发明一方案的电路例子的电路图；
- [0089] 图 26 是显示根据本发明一方案的电路例子的电路图；
- [0090] 图 27 是显示根据本发明一方案的电路例子的电路图；
- [0091] 图 28 是显示根据本发明一方案的电路例子的电路图；
- [0092] 图 29 是显示根据本发明一方案的电路例子的电路图；
- [0093] 图 30 是显示根据本发明一方案的电路例子的电路图；
- [0094] 图 31 是显示根据本发明一方案的电路例子的电路图；
- [0095] 图 32 是显示根据本发明一方案的电路例子的电路图；
- [0096] 图 33 是显示根据本发明一方案的电路例子的电路图；
- [0097] 图 34 是显示根据本发明一方案的电路例子的电路图；
- [0098] 图 35 是显示根据本发明一方案的电路例子的电路图；
- [0099] 图 36 是显示根据本发明一方案的电路例子的电路图；
- [0100] 图 37 是显示根据本发明一方案的电路例子的电路图；
- [0101] 图 38 是显示根据本发明一方案的电路例子的电路图；
- [0102] 图 39 是显示根据本发明一方案的电路例子的电路图；
- [0103] 图 40 是显示根据本发明一方案的电路例子的电路图；
- [0104] 图 41 是显示根据本发明一方案的电路例子的电路图；
- [0105] 图 42 是包括根据本发明一方案电路的显示器件的示意图；
- [0106] 图 43 是包括根据本发明一方案电路的显示器件的示意图；
- [0107] 图 44 是显示根据本发明一方案的电路例子的电路图；
- [0108] 图 45 是显示根据本发明一方案的像素结构的示图；
- [0109] 图 46 是显示根据本发明一方案的像素结构的示图；
- [0110] 图 47 是显示根据本发明一方案的像素结构的示图；
- [0111] 图 48A 到 48C 都是显示根据本发明一方案的像素结构的示图；
- [0112] 图 49 是显示根据本发明一方案的显示器件的示图；
- [0113] 图 50 是显示根据本发明一方案的像素结构的示图；
- [0114] 图 51 是显示根据本发明一方案的像素结构的示图；
- [0115] 图 52A 到 52D 都是显示根据本发明一方案的像素结构的示图；
- [0116] 图 53A 和 53B 都是显示根据本发明一方案的像素结构的示图；
- [0117] 图 54A 和 54B 都是显示根据本发明一方案的像素结构的示图；
- [0118] 图 55A 和 55B 都是显示根据本发明一方案的像素结构的示图；
- [0119] 图 56 是显示根据本发明一方案的像素结构的示图；
- [0120] 图 57A 到 57C 都是显示根据本发明一方案的像素结构的示图；
- [0121] 图 58 是显示根据本发明一方案的像素结构的示图；
- [0122] 图 59 是显示根据本发明一方案的像素结构的示图；
- [0123] 图 60 是显示根据本发明一方案的像素结构的示图；
- [0124] 图 61 是显示根据本发明一方案的像素结构的示图；
- [0125] 图 62 是显示根据本发明一方案的像素结构的示图；

- [0126] 图 63 是显示根据本发明一方案的像素结构的示图；
- [0127] 图 64 是显示根据本发明一方案的驱动方法的示图；
- [0128] 图 65 是显示根据本发明一方案的像素结构的示图；
- [0129] 图 66 是显示根据本发明一方案的像素结构的示图；
- [0130] 图 67A 和 67B 是显示根据本发明一方案的显示板的视图；
- [0131] 图 68A 和 68B 是显示根据本发明一方案的显示板的视图；
- [0132] 图 69A 和 69B 是显示根据本发明一方案的显示板的视图；
- [0133] 图 70A 和 70B 是显示可用于根据本发明一方案的显示器件的发光元件的视图；
- [0134] 图 71A 到 71C 是显示根据本发明一方案的显示板的视图；
- [0135] 图 72 是显示根据本发明一方案的显示板的视图；
- [0136] 图 73A 和 73B 是显示根据本发明一方案的显示板的视图；
- [0137] 图 74A 和 74B 是显示根据本发明一方案的显示板的视图；
- [0138] 图 75A 和 75B 是显示根据本发明一方案的显示板的视图；
- [0139] 图 76A 和 76B 是显示根据本发明一方案的显示板的视图；
- [0140] 图 77A 和 77B 是显示根据本发明一方案的显示板的视图；
- [0141] 图 78A 和 78B 是显示根据本发明一方案的显示板的视图；
- [0142] 图 79 是显示可应用根据本发明一方案的显示器件的电子器件的视图；
- [0143] 图 80 是显示可应用根据本发明一方案的显示器件的电子器件的视图；
- [0144] 图 81A 和 81B 是显示可应用根据本发明一方案的显示器件的电子器件的视图；
- [0145] 图 82A 和 82B 是显示可应用根据本发明一方案的显示器件的电子器件的视图；
- [0146] 图 83 是显示可应用根据本发明一方案的显示器件的电子器件的视图；
- [0147] 图 84A 到 84H 是显示可应用根据本发明一方案的显示器件的电子器件的视图；
- [0148] 图 85 是显示根据本发明一方案的像素结构的示图；
- [0149] 图 86 是显示根据本发明一方案的像素结构的示图；
- [0150] 图 87 是显示根据本发明一方案的像素结构的示图；
- [0151] 图 88 是显示根据本发明一方案的电路例子的电路图；
- [0152] 图 89 是显示根据本发明一个方面的显示器件的视图；
- [0153] 图 90 是显示根据本发明一方案的像素结构的示图；
- [0154] 图 91 是显示根据本发明一方案的显示器件的示图；
- [0155] 图 92 是显示传统电路的电路图；
- [0156] 图 93 是显示传统电路的电路图；
- [0157] 图 94A 和 94B 是显示传统的电路的电路图；
- [0158] 图 95A 和 95B 是显示根据本发明一方案的电路的电路图；
- [0159] 图 96 是显示传统电路的电路图；
- [0160] 图 97A 和 97B 是作为例子显示根据本发明一方案的显示器件的应用的视图；
- [0161] 图 98 是作为例子显示根据本发明一方案的显示器件的应用的视图；
- [0162] 图 99 是作为例子显示根据本发明一方案的显示器件的应用的视图；
- [0163] 图 100 是作为例子显示根据本发明一方案的显示器件的应用的视图；
- [0164] 图 101A 和 101B 是作为例子显示根据本发明一方案的显示器件的应用的视图。

具体实施方式

[0165] 以下,将参考附图说明实施方式。应当注意,本发明不局限于以下文字说明,并且本领域技术人员容易理解,可以以多种方法来调整在这里公开的方式和细节,而不脱离本发明的精神和范围。因此,本发明不得解释为局限于以下给出的实施方式的文字说明。应当注意,在附图中,相同部分或者具有相同功能的部分用相同的附图标记表示,并且其文字说明不再重复。

[0166] [实施方式 1]

[0167] 本发明不仅能应用于包括 EL 元件的像素,还可以应用于包括电流源的各种模拟电路。首先,在这个实施方式中,说明本发明的基本原理。

[0168] 图 1 显示根据本发明基本原理的结构。设置通常用作电流源(或一部分电流源)的晶体管 101(此后,也称为第一晶体管或电流源晶体管)和根据状态而不同地进行操作的晶体管 102(此后,也称为第二晶体管或转换晶体管)。电流源晶体管 101、转换晶体管 102 和导线 109 串联连接。电流源晶体管 101 的栅极连接到电容元件 104 的一个端子。电容元件 104 的另一个端子连接到电流源晶体管 101 的源极端子。因此,可以保持电流源晶体管 101 的栅极电位,即栅-源电压(V_{gs})。电流源晶体管 101 的栅极通过开关 105 连接到导线 110,并且可以通过开关 105 的导通/截止来控制提供给电容元件 104 的电荷。电流源晶体管 101 的源极通过电流源 107 和开关 106 连接到导线 111。与它们并联,电流源晶体管 101 的源极通过负载 108 连接到导线 112。

[0169] 电容元件 104 连接在电流源晶体管 101 的栅极端子和第一端子之间。换句话说,电容元件 104 的第一电极连接到电流源晶体管 101 的栅极端子,电容元件 104 的第二电极连接到电流源晶体管 101 的第一端子。此外,如果使用电流源晶体管 101 的栅极电容器,电容元件 104 可以构成为通过导线、有源层、电极等等插入绝缘膜。

[0170] 请注意,如上所述,在一个晶体管中包括的、都用作漏极或源极的两个电极用作漏极还是源极取决于在两个电极之间产生的电位差。因此,当通过驱动而在两个电极之间产生的电位关系(电极的电位较高或较低)在驱动时发生改变时,两个电极之一称为第一端子,另一个称为第二端子。

[0171] 注意,负载 108 具有整流性能。换句话说,根据施加的偏压方向,负载具有显示不同阻抗值的电流-电压特性,并且具有使电流仅仅在一个方向流动的电气性能。在这个实施方式中,负载 108 设置为使电流可以从电流源晶体管 101 流向导线 112。

[0172] 请注意,如果没有说明,术语“连接”是指电连接。

[0173] 转换装置连接到转换晶体管 102。根据状态,转换装置可以用作电流源,或者使得在源极和漏极之间几乎没有电流流动(或者用作开关)。这里,转换晶体管 102 用作电流源(或其一部分)的情况称为电流源操作。此外,转换晶体管 102 操作使得在源极和漏极之间几乎没有电流流动(或用作开关)的情况,或者它在源-漏电压低的时候操作的情况,称为短路操作。

[0174] 连接到导线 111 的电流源 107 设置电流 I_b 。这里,输入导线 109 的电位表示为 V_{dd1} ,输入导线 110 的电位表示为 V_{dd2} ,输入导线 111 的电位表示为 V_{ss1} ,输入导线 112 的电位表示为 V_{ss2} 。这时,电位关系满足 $V_{dd1} > V_{dd2} > V_{ss1}$,并且 $V_{dd1} > V_{ss2} > V_{ss1}$ 。

然而,它不局限于此。例如,它可以满足 $V_{ss1} > V_{ss2}$ 。

[0175] 在输入导线 110 的电位 V_{dd2} 和输入导线 112 的电位 V_{ss2} 之间的关系可以相同或不同的。在电位 V_{dd2} 不同于 V_{ss2} 的情况下,通过电流源晶体管的阈值电压、通过施加于负载时的阈值电压、或者通过电流源晶体管的阈值电压和施加于负载时的阈值电压的总和,可以将 V_{dd2} 设置为高于 V_{ss2} 。

[0176] 通过这种方式,转换晶体管 102 可以采用各种结构,从而实现在电流源操作和短路操作之间的转换。

[0177] 在图 1 中,转换晶体管 102 的源极端子和漏极端子可以通过开关 103 来连接。转换晶体管 102 的栅极端子连接到电流源晶体管 101 的栅极端子。通过利用开关 103,转换晶体管 102 的操作可以在电流源操作和短路操作之间转换。

[0178] 说明图 1 的操作。如图 2 所示,首先导通开关 103、105 和 106。通过具有箭头 201 的虚线示意性地表示在那时的电流路径。在这种情况下,转换晶体管 102 的源极和漏极具有几乎相等的电位。换句话说,在转换晶体管 102 的源极和漏极之间几乎没有电流流动,并且电流流向开关 103。流向电流源 107 的电流 I_b 流到电容元件 104 或电流源晶体管 101。当在电流源晶体管 101 的源极和漏极之间流动的电流变为等于流向电流源 107 的电流 I_b 时,电流不流向电容元件 104。也就是变为稳定状态。此时,电流源晶体管 101 的栅极电位积聚在电容元件 104 中。换句话说,在电流源晶体管 101 的栅极施加使电流 I_b 可以在电流源晶体管 101 的源极和漏极之间流动所需的电压。上述操作相应于信号写入操作。在信号写入操作时,转换晶体管 102 进行短路操作。

[0179] 通过这种方式,当没有电流流向电容元件 104 并获得稳定状态时,就可以认为信号写入操作结束。

[0180] 注意,由于电流源晶体管 101 的源极电位、导线 112 的电位 V_{ss2} 和负载 108 的电流-电压特性,所以几乎没有电流流向负载 108。电流源晶体管 101 的源极电位可以通过电流源晶体管 101 的栅极电位来控制,即通过导线 110 的电位 V_{dd2} 来控制。因此,可以控制导线 110 的电位 V_{dd2} 来阻止电流提供给负载 108。

[0181] 然后,如图 3 所示,开关 103、105 和 106 截止。通过具有箭头 301 的虚线示意性地表示在那时的电流路径。在图 3 中,因为开关 103 截止,所以电流在转换晶体管 102 的源极和漏极之间流动。另一方面,在信号写入操作时积聚的电荷保持在电容元件 104 中,并且该电荷施加给电流源晶体管 101 和转换晶体管 102 的栅极。电流源晶体管 101 和转换晶体管 102 的栅极彼此连接。如上所述,电流源晶体管 101 和转换晶体管 102 一起用作多栅晶体管。因此,当电流源晶体管 101 和转换晶体管 102 被认为是一个晶体管时,该晶体管的栅极长度 L 比电流源晶体管 101 的栅极长度 L 更长。通常,当晶体管的栅极长度 L 变长时,其中流动的电流变小。因此,流向负载 108 的电流变得小于 I_b 。上述操作相应于输出操作。在输出操作时,转换晶体管 102 进行电流源操作。

[0182] 这样,控制开关 103 的导通 / 截止,从而使在信号写入操作时流动的电流 I_b 大于在输出操作时流向负载 108 等等的电流。因此,因为使在信号写入操作时流动的电流更大,所以可以快速获得稳定状态。换句话说,可以减小寄生在电流流过的导线上的负载影响(例如交叉电容或导线电阻),并且可以快速地进行信号写入操作。

[0183] 此外,因为在信号写入操作时流动的电流 I_b 大,所以可以减小噪音等等的影响。

换句话说,即使由于在某种程度上的噪音等等而引起少量电流,也几乎没有噪音等等的影响,因为 I_b 值大。

[0184] 因此,例如,当负载 108 是 EL 元件时,在使 EL 元件以低灰度等级发光的信号写入操作时,可以在电流 I_b 比流向 EL 元件的电流更大的情况下写入信号。因此,防止信号电流变为噪音的这种问题,并且可以实现快速写入操作。

[0185] 参考图 95A 和 95B 说明与图 1 所示模拟电路中每个开关的导通 / 截止相应的电流源晶体管 101 的栅极和源极电位。图 95A 示出与图 1 相同的电路图。在图 95A 中,为了说明,开关 103 表示为 SW1;开关 105 表示为 SW2;开关 106 表示为 SW3;导线 109 的电位表示为 V_{dd1} ;导线 110 的电位表示为 V_{dd2} ;导线 111 的电位表示为 V_{ss1} ;导线 112 的电位表示为 V_{ss2} 。

[0186] 在图 95B 中,示出在图 95A 的电路结构中,在信号写入操作和输出操作时,每个开关和每根导线的电位变化。这里,输入导线 109 的电位表示为 V_{dd1} ;输入导线 110 的电位表示为 V_{dd2} ;输入导线 111 的电位表示为 V_{ss1} ;输入导线 112 的电位表示为 V_{ss2} 。电位关系满足 $V_{dd1} > V_{dd2} > V_{ss1}$,并且 $V_{dd1} > V_{ss2} > V_{ss1}$ 。通过电流源晶体管的阈值电压和电压施加给负载时的阈值电压,将电位 V_{dd2} 设置为高于电位 V_{ss2} 。

[0187] 在图 95B 的信号写入操作时,SW1 导通、SW2 导通、SW3 导通。开始给电流源 107 提供电流,电流源晶体管 101 使电流流向电流源 107 所需的栅-源电压 (V_{gs}) 施加给电容元件 104。在那时,节点 G 具有电位 V_{dd2} ,因为电容元件 104 保持电压 V_{gs} ,节点 S 的电位升高。然后,获得稳定状态;因此在节点 G 和节点 S 之间的差值变为 V_{gs} 。那时,在图 95(B) 中,在信号写入操作时,电压 V_{load} 施加给在节点 S 的电位和 V_{ss2} 之间的负载 108,并且从 V_{ss2} 到节点 S 产生电位梯度。因此,不产生在信号写入操作时电流流向负载 108 的缺陷和不能给负载提供正确信号的缺陷。这是由于负载 108 的电压-电流特性引起的,因为它具有整流性能。因此,可以在不在电流源晶体管 101 和负载 108 之间提供开关的情况下进行操作。此外,不必改变电源线的电位,这有利于低功耗。

[0188] 注意,任何元件都可以用于负载 108,只要它具有整流性能。可以使用象电阻器、晶体管、EL 元件这种元件、由晶体管、电容器和开关构成的电流源电路。可以使用信号线或信号线和与其连接的像素。像素可以包括任何类型的显示元件,例如 EL 元件或用于 FED 的元件。

[0189] 电流源晶体管 101 或转换晶体管 102 的栅极电容器可以代替电容元件 104。在这种情况下,可以省略电容元件 104。

[0190] 高电位侧电源 V_{dd1} 和 V_{dd2} 分别提供给导线 109 和 110;然而,不必总是保持相同电位。即使在信号写入操作和输出操作时电位不同时,也正常地完成操作,不存在问题。

[0191] 低电位侧电源 V_{ss1} 和 V_{ss2} 分别提供给导线 111 和 112;然而,不必总是保持相同电位。例如,即使在信号写入操作和输出操作时电位不同时,也正常地完成操作,不存在问题。

[0192] 可选择地,在各个信号写入操作时,提供给导线 110 的电位 V_{dd2} 可以改变。特别地,当在信号写入操作时流向电流源晶体管 101 的电流大时,提供给导线 110 的电位 V_{dd2} 升高,因此正常地进行操作,不必降低太多提供给连接到电流源 107 的导线 111 的电位 V_{ss1} ,这是优选的。因此,即使当预先在信号写入操作时流向电流源晶体管 101 的电流大

时,提供给导线 110 的电位 V_{dd2} 也升高,并且因此不必降低提供给连接到电流源晶体管 107 的导线 111 的电位 V_{ss1} 。因此,即使流向电流源晶体管 101 的电流大时,设置电位 V_{ss1} 也可以考虑余量。注意,提供给导线 110 的电位 V_{dd2} 可以根据在信号写入操作时流向电流源晶体管 101 的电流流量而变化。例如,当在信号写入操作时流向电流源晶体管 101 的电流流量大时,也使提供给导线 110 的电位 V_{dd2} 高,并且确保提供给导线 111 的电位 V_{ss1} 的余量。另一方面,当在信号写入操作时流向电流源晶体管 101 的电流流量小时,使得提供给导线 110 的电位 V_{dd2} 低,因而防止在信号写入操作时电流流向导线 112 侧,即流向载荷 108。

[0193] 电容元件 104 连接到电流源晶体管 101 的栅极端子和导线 111,但是,它不局限于此。最优选地,电容元件 104 连接到电流源晶体管 101 的栅极端子和源极端子。这是因为只要保持在栅极端子和源极端子之间的电压,晶体管的操作就不容易受其它原因的影响,因为晶体管的操作由栅源电压决定。假如电容元件 104 设置在电流源晶体管 101 的栅极端子和另一根导线之间,有可能电流源晶体管 101 的栅极端子电位随着另一根导线的电压下降值而变化。

[0194] 注意,电流源晶体管 101 和变换晶体管 102 在输出操作时用作多栅晶体管,因此这些晶体管优选具有相同极性(具有相同导电性)。

[0195] 注意,电流源晶体管 101 和变换晶体管 102 在输出操作时用作多栅晶体管;但是,各个晶体管的栅极宽度 W 可以相同或者不同。同样,栅极长度 L 可以相同或者不同。但是,栅极宽度 W 优选相同,因为栅极宽度 W 可以认为和普通多栅晶体管相同。由于变换晶体管 102 的栅极长度 L 变长,所以流向负载 108 的电流变小。因此,可以根据情况进行适当的设计。

[0196] 象开关 103、105 和 106 这种开关可以是任何开关,例如电子开关或机械开关。它可以是任何开关,只要它可以控制电流的流动。它可以是晶体管、二极管或用它们构成的逻辑电路。因此,在使用晶体管作为开关的情况下,其极性(导电性)不特别地限制,因为它只是作为开关来操作。但是,当希望截止电流小时,优选使用具有小截止电流的极性的晶体管。例如,已知具有 LDD 区的晶体管、具有多栅结构等等的晶体管作为具有小截止电流的晶体管。而且,当用作开关的晶体管的源极端子电位接近低电位侧电源(V_{ss} 、接地、0V 等等)时,最好使用 N 沟道晶体管,当源极端子的电位接近高电位侧电源(V_{dd} 等等)时,优选使用 P 沟道晶体管。这有助于晶体管容易地用作开关,因为可以提高栅-源电压的绝对值。还应当注意,还可以通过使用 N 沟道和 P 沟道晶体管两者来应用 CMOS 开关。

[0197] 注意,图 1 示出本发明的电路,但是,本发明不局限于这个结构。通过改变开关的布置和数目、各个晶体管的极性、电流源晶体管 101 的数目和布置、变换晶体管 102 的数目和布置、各个导线的电位、电流方向等等,可以在该结构中应用各种电路。而且,通过组合如上所述的这种变化,可以实现使用各种电路的结构。

[0198] 例如,象开关 103、105 和 106 的这种开关可以设置在任何地方,只要它们可以控制目标电流的导通/截止。具体地,控制流向电流源 107 的电流的开关 106 优选设置为与电流源 107 串联。而且,控制流向变换晶体管 102 的电流的开关 103 优选设置为与变换晶体管 102 并联。开关 105 优选设置为控制在电容元件 104 中的电荷。

[0199] 图 4 显示不同地设置开关 106 的情况的例子。也就是说,象开关 103、105 和 106 这种开关可以设置在任何地方,只要它们在信号写入操作中如图 5 所示地连接,其中来自

电流源 107 的电流 I_b 流向电流源晶体管 101, 变换晶体管 102 进行短路操作, 并且在输出操作中如图 6 所示地连接, 其中变换晶体管 102 进行电流源操作, 流向变换晶体管 102 和电流源晶体管 101 的电流流向负载 108。

[0200] 这个实施方式可以和本说明书中的其它实施方式或例子自由地组合。

[0201] [实施方式 2]

[0202] 在实施方式 2 中, 将说明不同于图 1 中模拟电路的结构。

[0203] 图 7 显示其中改变图 1 中的开关 103 的连接的例子。开关 103 连接到导线 702。导线 702 的电位为 V_{dd3} , 高于 V_{dd1} 。

[0204] 简要地说明图 7 的操作。如图 8 所示, 开关 103、105 和 106 导通, 开关 701 截止。用具有箭头 801 的虚线示意性地表示在那时的电流路径。在变换晶体管 102 的源极和漏极之间没有电流流动, 并且电流从开关 103 流向电流源晶体管。当在电流源晶体管 101 的源极和漏极之间流动的电流等于流向电流源 107 的电流 I_b 时, 没有电流流向电容元件 104。换句话说, 获得稳定状态。在那时, 电流源晶体管 101 的栅极电位积聚在电容元件 104 中。换句话说, 使得电流 I_b 可以在电流源晶体管 101 的源极和漏极之间流动所需的电压施加于电流源晶体管 101 的栅极。上述操作相应于信号写入操作。在信号写入操作时, 变换晶体管 102 进行短路操作。

[0205] 这样, 当没有电流流向电容元件 104、并且获得稳定状态时, 就认为信号写入操作结束。

[0206] 在图 7 中, 在信号写入操作时提供高于 V_{dd1} 的 V_{dd3} 。因此, 可以在电流源晶体管的源极和漏极之间提供更多电流, 并且可以快速地进行设置操作, 而不受寄生在导线等等上面的交叉电容和导线电阻的影响。换句话说, 因为在输出操作时的电流可以大, 所以可以获得几乎不受由于噪音等等引起的少量电流影响的半导体器件。

[0207] 下面, 如图 9 所示, 开关 103、105 和 106 截止, 而开关 701 导通。用具有箭头 901 的虚线示意性地表示在那时的电流路径。在图 9 中, 因为开关 701 导通, 所以电流在变换晶体管 102 的源极和漏极之间流动。另一方面, 在信号写入操作时积聚的电荷保持在电容元件 104 中, 并且该电荷施加给电流源晶体管 101 和变换晶体管 102 的栅极。电流源晶体管 101 和变换晶体管 102 的栅极彼此连接。如上所述, 电流源晶体管 101 和变换晶体管 102 一起用作多栅晶体管。因此, 当电流源晶体管 101 和变换晶体管 102 看作一个晶体管时, 该晶体管的栅极长度 L 比电流源晶体管 101 的栅极长度 L 更长。通常, 当晶体管的栅极长度 L 变得更长时, 其中流动的电流变小。因此, 流向负载 108 的电流变得比 I_b 更小。上述操作相应于输出操作。在输出操作时, 变换晶体管 102 进行电流源操作。

[0208] 在图 7 的情况下, 可以添加或不添加开关 701。开关 701 可以设置在变换晶体管 102 的源极端子侧, 或者设置在其漏极端子侧。开关 701 可以导通或截止, 从而处于与开关 103 相反的状态。如上所述, 可以通过将开关布置在各种位置上来构成电路。而且, 高于 V_{dd1} 的 V_{dd3} 提供给导线 702; 但是, 本发明不局限于这个。可以提供不同的电位。

[0209] 下面, 图 10 示出电流源晶体管 101 和变换晶体管 102 的布局互换的情况。在图 1 中, 按导线 109、变换晶体管 102 和电流源晶体管 101 的顺序设置, 但是, 在图 10 中, 按导线 109、电流源晶体管 101 和变换晶体管 102 的顺序设置。

[0210] 这里, 比较在图 1 中的电路和在图 10 中的电路。在图 1 中, 当变换晶体管 102 进

行短路操作时,在变换晶体管 102 的栅极端子和源极端子(漏极端子)之间存在电位差。因此,在变换晶体管 102 的沟道区中的电荷保存在栅极电容器中。然后,同样在电流源操作中,电荷仍然保存在栅极电容器中。因此,电流源晶体管 101 栅极端子的电位在短路操作(信号写入操作)和电流源操作(输出操作)之间几乎不变。

[0211] 在图 10 中,另一方面,当变换晶体管 102 进行短路操作时,在变换晶体管 102 的栅极端子和源极端子(漏极端子)之间几乎不存在任何电位差。因此,在变换晶体管 102 的沟道区内几乎没有电荷,因此在其栅极电容器中几乎没保存电荷。然后,由于在电流源操作时开关 105 和 103 截止,所以电荷积聚在变换晶体管 102 的栅极电容器中,并且变换晶体管 102 作为一部分电流源。这里的电荷是积聚在电容元件 104 中或电流源晶体管 101 的栅极电容器中的电荷。该电荷移到变换晶体管 102 的栅极部分。因此,由于在短路操作(信号写入操作)和电流源操作(输出操作)之间移动的电荷量,所以电流源晶体管 101 栅极端子的电位改变。结果,电流源晶体管 101 和变换晶体管 102 的栅-源电压的绝对值在输出操作时变得更小,使得流向负载 108 的电流更小。

[0212] 因此,可以根据情况设计电流源晶体管 101 和变换晶体管 102 的布置。例如,在 EL 元件作为负载 108 的情况下,在黑色显示中发射少许光时,对比度减小。在那种情况下,因为电流稍微减小,所以更优选使用图 10 中的结构。

[0213] 在图 1 中,设置一个电流源晶体管 101 和一个变换晶体管 102,但是,也可以设置多个电流源晶体管 101 和变换晶体管 102 两者或其中之一。而且,可以任意地选择其布置。图 11 示出设置第二变换晶体管 1101 和开关 1102 时的例子。

[0214] 在图 11 的情况下,与图 1 所示的例子相比,可以使流向负载 108 的电流更小。例如,当负载 108 是 EL 元件时,优选在显示黑色时发射少许光,这导致对比度减小。

[0215] 本实施方式中所述的内容相应于部分修改其内容的实施方式 1。因此,实施方式 1 中所述的内容也可以应用于这个实施方式。

[0216] 这个实施方式可以和本说明书中的其它实施方式或例子自由地组合。

[0217] [实施方式 3]

[0218] 在实施方式 3 中,将说明不同于上述实施方式中模拟电路的结构。

[0219] 在图 1 中,电流源晶体管 101 和变换晶体管 102 都是 N 沟道晶体管。在本实施方式中,说明电流源晶体管 101 和变换晶体管 102 都是 P 沟道晶体管的情况。至于图 1 的电路,图 12 示出电流源晶体管 101 和变换晶体管 102 的极性(导电性)改变、并且电路的连接结构不变时的例子。当比较图 1 和图 12 时,显然通过将导线 109、110、111 和 112 的电位变为导线 1209、1210、1211 和 1212 的电位、并通过改变电流源 1207 的电流方向,容易进行改变。电流源晶体管 1201、变换晶体管 1202、开关 1203、1205 和 1206、电流源 1207、负载 1208 等等的连接不变。

[0220] 注意,负载 1208 具有整流性能。换句话说,负载的电流-电压特性根据施加偏压的方向而具有不同的阻抗值,并且负载具有使得电流几乎仅仅在一个方向流动的电气性能。在这个实施方式中,设置负载 1208,使得电流从导线 1212 流到电流源晶体管 1201。

[0221] 连接到导线 1211 的电流源 1207 设置电流 I_b 。这里,输入导线 1209 的电位表示为 V_{ss1} ;输入导线 1210 的电位表示为 V_{ss2} ;输入导线 1211 的电位表示为 V_{dd1} ;输入导线 1212 的电位表示为 V_{dd2} 。电位的关系至少满足 $V_{ss1} < V_{ss2} < V_{dd1}$,并且 $V_{ss1} < V_{dd2}$

$< V_{dd1}$ 。

[0222] 输入导线 1210 的电位 V_{ss2} 和输入导线 1211 的电位 V_{dd1} 之间的关系可以相同或不同。在 V_{dd2} 是不同于 V_{ss2} 的电位时,通过电流源晶体管的阈值电压、通过施加于负载时的阈值电压或通过电流源晶体管的阈值电压和施加于负载时的阈值电压的总和,可以将 V_{dd2} 设置为高于 V_{ss2} 。

[0223] 简要地说明图 12 的操作。如图 13 所示,开关 1203、1205 和 1206 导通。用具有箭头 1301 的虚线示意性地表示在那时的电流路径。在图 12 中,变换晶体管 1202 的源极和漏极具有几乎相同的电位。换句话说,在变换晶体管 1202 的源极和漏极之间几乎没有电流流动,并且电流流向开关 1203。因此,流向电流源 1207 的电流 I_b 流向电容元件 1204 或电流源晶体管 1201。当在电流源晶体管 1201 的源极和漏极之间流动的电流与流向电流源 1207 的电流 I_b 变为相等时,没有电流流向电容元件 1204。换句话说,获得稳定状态。在那时,电流源晶体管 1201 的栅极电位积聚在电容元件 1204 中。换句话说,使得电流 I_b 可以在电流源晶体管 1201 的源极和漏极之间流动所需的电压施加于电流源晶体管 1201 的栅极。上述操作相应于信号写入操作。在信号写入操作时,变换晶体管 1202 进行短路操作。

[0224] 这样,当没有电流流向电容元件 1204、并且获得稳定状态时,就认为信号写入操作结束。

[0225] 应当注意,根据电流源晶体管 1201 的源极电位、导线 1212 的电位 V_{ss2} 和负载的电流-电压特性,可以通过电流源晶体管 1201 的栅极电位即导线 1210 的电位 V_{dd2} 控制电流源晶体管 1201 的源极电位。因此,通过控制导线 1210 的电位 V_{dd2} ,使得可以没有电流流向负载 1208。

[0226] 下面,如图 14 所示,开关 1203、1205 和 1206 截止。用具有箭头 1401 的虚线示意性地表示在那时的电流路径。在图 14 中,因为开关 1203 截止,所以电流在变换晶体管 1202 的源极和漏极之间流动。另一方面,在信号写入操作时积聚的电荷保持在电容元件 1204 中,并且该电荷施加给电流源晶体管 1201 和变换晶体管 1202 的栅极。电流源晶体管 1201 和变换晶体管 1202 的栅极彼此连接。如上所述,电流源晶体管 1201 和变换晶体管 1202 一起用作多栅晶体管。因此,当电流源晶体管 1201 和变换晶体管 1202 看作一个晶体管时,该晶体管的栅极长度 L 比电流源晶体管 1201 的栅极长度 L 更长。通常,当晶体管的栅极长度 L 变得更长时,其中流动的电流变小。因此,流向负载 1208 变小的电流变得比 I_b 更小。上述操作相应于输出操作。在输出操作时,变换晶体管 1202 进行电流源操作。

[0227] 下面,图 15 示出电流源晶体管 1201 和变换晶体管 1202 的布局互换的情况。在图 1 中,按导线 1209、变换晶体管 102 和电流源晶体管 101 的顺序设置,但是,在图 15 中,按导线 1209、电流源晶体管 1201 和变换晶体管 1202 的顺序设置。

[0228] 这里,说明在图 1 中的电路和在图 15 中的电路之间的差别。在图 1 中,当变换晶体管 102 进行短路操作时,在变换晶体管 102 的栅极端子和源极端子(漏极端子)之间存在电位差。因此,电荷保存在变换晶体管 102 的栅极电容器中。然后,同样在电流源操作中,电荷仍然保存在栅极电容器中。因此,电流源晶体管 1201 栅极端子的电位在短路操作(信号写入操作)和电流源操作(输出操作)之间几乎不变。

[0229] 在图 15 中,另一方面,当变换晶体管 1202 进行短路操作时,在变换晶体管 1202 的栅极端子和源极端子(漏极端子)之间几乎不存在电位差。因此,变换晶体管 102 的沟道

区内几乎没有电荷,并且其栅极电容器中没保存电荷。然后,由于在电流源操作时开关 1205 和 1203 截止,所以电荷积聚在变换晶体管 1202 的栅极电容器中,并且变换晶体管 1202 作为一部分电流源。这时的电荷是积聚在电容元件 1204 中或电流源晶体管 1201 的栅极电容器中的电荷。该电荷移动到变换晶体管 1202 的栅极部分。因此,由于在短路操作(信号写入操作)和电流源操作(输出操作)之间移动的电荷量,所以电流源晶体管 1201 栅极端子的电位改变。结果,电流源晶体管 1201 和变换晶体管 1202 的栅-源电压的绝对值在输出操作时变得更小,使得流向负载 1208 的电流也变小。

[0230] 因此,可以根据情况设计电流源晶体管 1201 和变换晶体管 1202 的布置。例如,在 EL 元件作为负载 1208 的情况下,在黑色显示中发射少许光时,对比度减小。在那种情况下,因为电流稍微减小,所以更优选使用图 15 中的结构。

[0231] 在图 12 中,设置一个电流源晶体管 101 和一个变换晶体管 102,但是,也可以设置多个电流源晶体管 101 和变换晶体管 102 两者或其中之一。而且,可以任意地选择其布置。图 16 示出设置第二变换晶体管 1601 和开关 1602 时的例子。

[0232] 在图 16 的情况下,与图 12 所示的例子相比,可以使流向负载 1208 的电流小。例如,当负载 1208 是 EL 元件时,优选在显示黑色时发射少许光,这导致对比度减小。

[0233] 这样,通过改变开关的布置和数目、各个晶体管的极性、电流源晶体管的数目和布置、变换晶体管的数目和布置、各个导线的电位、电流流动方向等等,可以使用各种的电路来构成本发明,而不局限于图 1 所示的电路。而且,通过组合这种变化,可以利用其它的各种电路来构成本发明。

[0234] 本实施方式中所述的内容相应于部分修改其内容的实施方式 1。因此,实施方式 1 中所述的内容也可以应用于这个实施方式。

[0235] 这个实施方式可以和本说明书中的其它实施方式或例子自由地组合。

[0236] [[实施方式 4]]

[0237] 在实施方式 4 中,将说明不同于上述实施方式中模拟电路的结构。

[0238] 在上述实施方式中,传统的电流驱动电路和使用它的显示器件具有这种结构,使得信号电流和用于驱动 TFT 的电流、或者信号电流和它发光时流向发光元件的电流彼此相等,或者彼此成比例。

[0239] 因此,在用于驱动发光元件的驱动 TFT 的驱动电流小时,或者在通过发光元件进行黑色灰度等级显示时,信号电流成比例地变小。因此,由于用于给驱动 TFT 提供信号电流的导线的寄生电容和发光元件相对很大,所以存在当信号电流小时,对导线的寄生电容充电的时间常数变大的问题,并且信号写入速度变慢。也就是说,当电流提供给晶体管时,引起晶体管在栅极端子产生流动电流所需的电压的速度变慢的问题。

[0240] 在这个实施方式中,除了本发明的有益效果之外,还将说明一种半导体器件,即使在信号电流小时,也能够提高信号写入速度和元件驱动速度。

[0241] 在这个实施方式中,为了快速地完成设置操作,在进行设置操作之前,预先将晶体管栅极端子的电位设置为预定电位。该预定电位近似等于完成设置操作时(获得稳定状态时)获得的电位。因此,可以快速进行设置操作。注意,在这个实施方式中,该设置操作是用于提供电流给晶体管、并在其栅极端子产生晶体管流动电流所需的电压的操作。

[0242] 而且,用于使晶体管栅极端子的电位为预定电位、从而快速完成设置操作的操作

称为预充电操作,并且具有这种功能的电路称为预充电装置。

[0243] 首先,图 17 显示这个实施方式的结构。设置一直作为电流源(或它的一部分)的电流源晶体管 1701 和其操作随着状态改变的变换晶体管 1702,并且电流源晶体管 1701、变换晶体管 1702 和导线 1709 串联连接。电流源晶体管 1701 的栅极连接到电容元件 1704 的一个端子。电容元件 1704 的另一个端子连接到电流源晶体管的源极。因此,可以保持电流源晶体管 1701 的栅-源电压(V_{gs})。而且,电流源晶体管 1701 的栅极端子和导线 1710 通过开关 1705 彼此连接,并且通过开关 1705 的导通/截止可以控制电容元件 1704 中保持的电荷。电流源晶体管 1701 的源极和导线 1711 通过第一电流源 1707 和开关 1706 彼此连接。与上述结构并联,电流源晶体管 1701 的源极和导线 1712 通过负载 1708 彼此连接。而且,电流源晶体管 1701 的源极和导线 1715 通过第二电流源 1713 和开关 1714 彼此连接。

[0244] 连接到导线 1711 的第一电流源 1707 设置电流 I_{b1} ,连接到导线 1715 的第二电流源 1713 设置电流 I_{b2} 。这里,输入导线 1709 的电位表示为 V_{dd1} ,输入导线 1710 的电位表示为 V_{dd2} ,输入导线 1711 的电位表示为 V_{ss1} ,输入导线 1712 的电位表示为 V_{ss2} ,输入导线 1715 的电位表示为 V_{ss3} 。此时,电位关系至少满足 $V_{dd1} > V_{dd2} > V_{ss1} > V_{ss3}$,并且 $V_{dd1} > V_{ss2} > V_{ss1} > V_{ss3}$ 。

[0245] 输入导线 1710 的电位 V_{dd2} 和输入导线 1712 的电位 V_{ss2} 之间的关系可以相同或不同。在 V_{dd2} 是不同于 V_{ss2} 的电位时,通过电流源晶体管的阈值电压、通过施加于负载时的阈值电压或通过电流源晶体管的阈值电压和施加于负载时的阈值电压的总和,可以将 V_{dd2} 设置为高于 V_{ss2} 。

[0246] 注意,负载 1708 具有整流性能。换句话说,负载的电流-电压特性根据施加偏压的方向而具有不同的阻抗值,并且负载具有使得电流几乎仅仅在一个方向流动的电气性能。在这个实施方式中,设置负载 1708,从而使电流从电流源晶体管 1701 流到导线 1712。

[0247] 简要地说明图 17 的操作。如图 18 所示,开关 1703、1705 和 1714 导通,并且开关 1706 截止。然后,变换晶体管 1702 的源极和漏极具有几乎相同的电位。换句话说,在变换晶体管 1702 的源极和漏极之间几乎没有电流流动,并且电流流向开关 1703。用具有箭头 1801 的虚线示意性地表示在那时的电流路径。因此,流向第二电流源 1713 的电流 I_{b2} 流向电容元件 1704 或电流源晶体管 1701。当在电流源晶体管 1701 的源极和漏极之间流动的电流与流向第二电流源 1713 的电流变为相等时,没有电流流向电容元件 1704。换句话说,获得稳定状态。此时,电流源晶体管 1701 的栅源电压积聚在电容元件 1704 中。换句话说,使得电流 I_{b2} 可以在电流源晶体管 1701 的源极和漏极之间流动所需的电压施加在栅极和源极之间。上述操作相应于预充电操作。在预充电操作时,变换晶体管 1702 进行短路操作。

[0248] 下面,如图 19 所示,开关 1705 和 1706 导通,并且开关 1703 和 1714 截止。因为开关 1703 截止,所以电流在变换晶体管 1702 的源极和漏极之间流动。用具有箭头 1901 的虚线示意性地表示在那时的电流路径。因此,流向第一电流源 1707 的电流 I_{b1} 流向电容元件 1704、电流源晶体管 1701 或变换晶体管 1702。在那时,电流源晶体管 1701 和变换晶体管 1702 的栅极彼此连接。因此,电流源晶体管 1701 和变换晶体管 1702 一起用作多栅晶体管。该多栅晶体管的栅极长度 L 比电流源晶体管 1701 的栅极长度 L 更长。通常,当晶体管的栅极长度 L 变长时,其中流动的电流变小。

[0249] 当在多栅晶体管的源极和漏极之间流动的电流等于流向第一电流源 1707 的电流

Ib1 时,没有电流流向电容元件 1704。换句话说,获得稳定状态。在稳定状态下,没有电流流向电容元件 1704。在那时,多栅晶体管的栅-源电压积聚在电容元件 1704 中。也就是说,在多栅晶体管的源极和漏极之间提供电流 Ib1 所需的电压施加在其栅极和源极之间。上述操作相应于设置操作。在设置操作时,变换晶体管 1702 进行电流源操作。

[0250] 注意,通过恰当地设置第一电流源 1707 的电流 Ib1、第二电流源 1713 的电流 Ib2 以及电流源晶体管 1701 和变换晶体管 1702 的晶体管尺寸(栅极宽度 W、栅极长度 L 等等),在电容元件 1704 中积聚的电荷,即电流源晶体管 1701 栅极端子的电位,设置为近似等于在预充电操作和设置操作之间的电压。然后,在流向第二基本的电流源 1713 的电流 Ib2 比流向第一电流源 1707 的电流 Ib1 具有更高电流值的情况下,通过预充电操作,电容元件 1704 可以快速充电,并且可以获得稳定状态。然后,即使在设置操作时流向第一电流源 1707 的电流 Ib1 小时,也可以快速地获得稳定状态。这是因为电容元件 1704 几乎通过预充电操作充电。

[0251] 然后,如图 20 所示,开关 1703、1705、1706 和 1714 截止。然后,电流流向负载 1708。用具有箭头 2001 的虚线示意性地表示在那时的电流路径。上述操作相应于输出操作。在输出操作时,变换晶体管 1702 进行电流源操作。

[0252] 这样,通过控制开关 1703 的导通/截止,可以使在预充电操作时流动的电流更大,从而可以快速获得稳定状态。即,减轻电流流过的导线上寄生的负载影响(导线电阻、交叉电容等等),并且可以快速获得稳定状态。在那时,已经获得和设置操作时的稳定状态几乎相同的状态。因此,在预充电操作之后的设置操作,可以快速获得稳定状态。

[0253] 请注意,由于电流源晶体管 1701 的源极电位、导线 1712 的电位 Vss2 和负载 1708 的电流-电压特性,所以几乎没有电流流向负载 1708。电流源晶体管 1701 的源极电位可以通过电流源晶体管 1701 的栅极电位即导线 1710 的电位 Vdd2 来控制。因此,控制导线 1710 的电位 Vdd2,可以阻止电流提供给负载 1708。

[0254] 请注意,多数情况下,电容元件 1704 的电位在设置操作和输出操作中是不同的。但是,电容元件 1704 两端的电压(电位差)不变,因此,电流源晶体管 1701 的栅-源电压不变,要求的电流流向负载 1708。

[0255] 而且,在图 17 中,第一电流源 1707 和第二电流源 1713 两个电流源或者两个开关用于控制是否提供各个电流,从而改变在预充电操作时流动的电流和在设置操作时流动的电流;但是,本发明不局限于这个。例如,如图 38 所示,电流源 3807 仅仅可以用来进行控制。可选择地,可以不设置开关 3806 而控制电流。图 39 到 41 示出图 38 所示结构的操作(虚线 3901、4001 和 4101 的箭头示意性地表示电流路径)。但是,在这种情况下,在预充电操作时(图 39)和设置操作时(图 40)的电流源 3807 的电流量的值对应于各个操作,并且通常具有不同的值。

[0256] 请注意,任何元件都可以用作负载 3808,只要它具有整流性能。可以使用例如象电阻器、晶体管、EL 元件、其它类型发光元件的元件、由晶体管、电容器和开关构成的电流源电路。可以使用信号线或信号线和连接到它的像素。像素可以包括任何类型的显示元件,例如 EL 元件或用于 FED 的元件。

[0257] 可以用电流源晶体管 3801 或变换晶体管 3802 的栅极电容器来代替电容元件 3804。在这种情况下,可以省略电容元件 3804。

[0258] 高电位侧电源 Vdd1 和 Vdd2 分别提供给导线 1709 和 1710 ;但是,不必总是保持相同的电位。例如,当即使在信号写入操作和输出操作时电位不同也正常地完成操作时,就不存在问题。

[0259] 可选择地,在各个信号写入操作时,提供给导线 1710 的电位 Vdd2 可以改变。具体而言,当在信号写入操作时流向电流源晶体管 1701 的电流大时,提供给导线 1710 的电位 Vdd2 提高,因此正常地进行操作,提供给连接到电流源 1707 的导线 1711 的电位 Vss1 不下降太多,这是优选的。因此,即使在预先在信号写入操作时流向电流源晶体管 1701 的电流大时,提供给导线 1710 的电位 Vdd2 提高,因此提供给连接到电流源晶体管 1707 的导线 1711 的电位 Vss1 也不必降低。因此,即使在流向电流源晶体管 1701 的电流大时,也可以给出设置电位 Vss1 的余量。注意,提供给导线 1710 的电位 Vdd2 可以根据在信号写入操作时流向电流源晶体管 1701 的电流而变化。例如,当在信号写入操作时流向电流源晶体管 1701 的电流大时,也使提供给导线 1710 的电位 Vdd2 高,并且确保提供给导线 1711 的电位 Vss1 的余量。另一方面,当在信号写入操作时流向电流源晶体管 1701 的电流小时,使得提供给导线 1710 的电位 Vdd2 低,因而防止在信号写入操作时电流流向导线 1712 侧,即流向载荷 1708。

[0260] 低电位侧电源 Vss1、Vss2 和 Vss3 分别提供给导线 1711、1712 和 1715 ;但是,不必总是保持相同的电位。当即使在信号写入操作和输出操作时电位不同也正常地完成操作时,就不存在问题。

[0261] 应当注意,电容元件 3804 可以连接到电流源晶体管 3801 的栅极端子和源极端子。这是因为只要保持在栅极端子和源极端子之间的电压,晶体管的操作就不容易受其它原因的影响(例如由于导线电阻引起的电压降的影响等等),因为晶体管的操作由栅-源电压决定。假如电容元件 3804 设置在电流源晶体管 3801 的栅极端子和另一根导线之间,有可能电流源晶体管 3801 的栅极端子电位随着另一根导线的电压下降值而变化。

[0262] 注意,电流源晶体管 3801 和变换晶体管 3802 在电流源操作时用作多栅晶体管,因此这些晶体管优选具有相同极性(具有相同导电性)。

[0263] 注意,电流源晶体管 3801 和变换晶体管 3802 在电流源操作时用作多栅晶体管,但是,各个晶体管的栅极宽度 W 可以相同或者不同。同样,栅极长度 L 可以相同或者不同。但是,栅极宽度 W 优选相同,因为栅极宽度 W 可以认为和普通多栅晶体管相同。由于变换晶体管 3802 的栅极长度 L 变长,所以在设置操作或输出操作时流动的电流变小。因此,可以根据情况进行适当的设计。

[0264] 象开关 3803、3805 和 3806 这种开关可以是任何开关,例如电子开关或机械开关。只要它可以控制电流的流动,它就可以是任何开关。它可以是晶体管、二极管或用它们构成的逻辑电路。因此,在使用晶体管作为开关的情况下,其极性(导电性)不特别地限制,因为它只是作为开关来操作。但是,当截止电流优选小时,优选使用具有小截止电流的极性的晶体管。作为具有小电流的晶体管,具有包括 LDD 区的晶体管等等。而且,当用作开关的晶体管的源极端子电位接近低电位侧电源(Vss、接地、0V 等等)时,最好使用 N 沟道晶体管,当源极端子的电位接近高电位侧电源(Vdd 等等)时,优选使用 P 沟道晶体管。这有助于晶体管容易地用作开关,因为可以提高栅-源电压的绝对值。还应当注意,还可以通过使用 N 沟道和 P 沟道晶体管两者来应用 CMOS 开关。

[0265] 请注意,图 17 和 38 等等示出这个实施方式的电路,但是,本发明不局限于这个结构。通过改变开关的布置和数目、各个晶体管的极性、电流源晶体管 3801 的数目和布置、变换晶体管 3802 的数目和布置、各个导线的电位、电流方向等等,可以在该结构中应用各种电路。而且,通过组合这种变化,可以实现使用各种电路的结构。

[0266] 例如,象开关 3803、3805 和 3806 的这种开关可以设置在任何地方,只要它可以控制目标电流的导通 / 截止。具体地,控制流向电源 3807 的电流的开关 3806 优选设置为串联。而且,控制流向变换晶体管 3802 的电流的开关 3803 优选与变换晶体管 3802 并联。开关 3805 优选设置为控制在电容元件 3804 中的电荷。

[0267] 在这个实施方式中,在设置操作之前进行预充电操作。因此,可以以小电流值快速地进行设置操作。因此,可以获得在输出操作时能够输出精确的电流的有益效果。

[0268] 本实施方式中所述的内容相应于部分修改其内容的实施方式 1。因此,实施方式 1 中所述的内容也可以应用于这个实施方式。

[0269] 这个实施方式可以和本说明书中的其它实施方式或例子自由地组合。

[0270] [实施方式 5]

[0271] 在实施方式 5 中,将说明不同于上述实施方式中模拟电路的结构。

[0272] 在实施方式 1 中,使用图 1 的结构来实现变换晶体管 102 的电流源操作或短路操作。在这个实施方式中,给出不同于实施方式 1 的结构例子,用于实现在电流源操作和短路操作之间的变换。

[0273] 应当注意,这里将省略类似于实施方式 1 的大部分文字说明。

[0274] 首先,图 21 示出不同于图 1 的结构,其中实现变换晶体管 102 的电流源操作或短路操作。

[0275] 在图 1 中,使用开关 103,因此变换晶体管 102 可以进行短路操作。通过控制开关 103,电流不在变换晶体管 102 的源极和漏极之间流动,因此变换晶体管 102 的源极端子和漏极端子具有大致相同的电位。

[0276] 相反,在图 21 中,控制变换晶体管 2102 的栅极端子电压,因此大电流可以流向变换晶体管 2102。具体地,通过使用开关 2103 使变换晶体管 2102 的栅 - 源电压的绝对值变大。结果,在一定值的电流流动时,需要小的变换晶体管 2102 源 - 漏电压。也就是说,变换晶体管 2102 用作开关。

[0277] 在图 1 中,在电流源操作中,在电流源操作时使开关 103 截止,电流源晶体管 101 和变换晶体管 102 用作多栅晶体管,因为其栅极端子彼此连接。

[0278] 相反,在图 21 中,因为电流源晶体管 2101 和变换晶体管 2102 的栅极端子彼此不连接,所以通过使用开关 2103 来使栅极端子连接。结果,它们可以用作多栅晶体管。在图 21 中,设置用作电流源 (或它的一部分) 的电流源晶体管 2101 和其操作随状态改变的变换晶体管 2102,并且电流源晶体管 2101、变换晶体管 2102 和导线 109 串联连接。电流源晶体管 2101 的栅极连接到电容元件 104 的一个端子。电容元件 104 的另一个端子通过变换晶体管 2102 连接到电流源晶体管 2101 的源极。因此,可以保持电流源晶体管 2101 的栅 - 源电压。而且,电流源晶体管 2101 的栅极通过开关 105 连接到导线 110,并且可以通过开关 2103 的导通 / 截止来控制电容元件 104,从而保持电荷。变换晶体管 2102 的栅极端子和导线 2105 通过开关 2104 彼此连接。通过开关 2104 的导通 / 截止来控制变换晶体管 2102。

电流源晶体管 2101 的栅极和变换晶体管 2102 通过开关 2103 连接。

[0279] 连接到导线 111 的第一电流源 107 设置电流 I_{b1} 。这里,输入导线 109 的电位表示为 V_{dd1} ,输入导线 110 的电位表示为 V_{dd2} ,输入导线 2105 的电位表示为 V_{dd3} ,输入导线 111 的电位表示为 V_{ss1} ,输入导线 112 的电位表示为 V_{ss2} 。在那时,电位关系满足 $V_{dd3} > V_{dd1} > V_{dd2} > V_{ss1}$,并且 $V_{dd3} > V_{dd1} > V_{ss2} > V_{ss1}$ 。本发明不局限于这个;但是,优选尽可能高的电位,以使变换晶体管 2102 在短路操作时可以具有更高电流驱动能力。

[0280] 输入导线 110 的电位 V_{dd2} 和输入导线 111 的电位 V_{ss1} 之间的关系可以相同或不同。在 V_{dd2} 是不同于 V_{ss1} 的电位时,通过电流源晶体管的阈值电压、通过施加于负载的阈值电压或通过电流源晶体管的阈值电压和施加于负载的阈值电压的总和,可以将 V_{dd2} 设置为高于 V_{ss1} 。

[0281] 说明图 21 的操作。首先,如图 22 所示,开关 2104、105 和 106 导通,开关 2103 截止。用具有箭头 2201 的虚线示意性地表示在那时的电流路径。然后,变换晶体管 2102 的栅极端子连接到导线 2105。给导线 2105 提供高电位侧 (V_{dd2}) 的电源,因此,变换晶体管 2102 栅-源电压的绝对值变为很大。因此,变换晶体管 2102 具有很大的电流驱动能力,并且其源极和漏极具有大致相同的电位。因此,在电流源 107 中流动的电流 I_b 流向电容元件 104 或电流源晶体管 2101,因此电流源晶体管 2101 的源极具有和导线 111 大致相同的电位。当在电流源晶体管 2101 的源极和漏极之间流动的电流与在电流源 107 中流动的电流 I_b 变为相等时,没有电流流入电容元件 104。也就是说,获得稳定状态。然后,稳定状态的栅极电位积聚在电容元件 104 中。也就是说,使得电流 I_b 可以在电流源晶体管 2101 的源极和漏极之间流动所需的电压施加于其栅极端子。上述操作相应于设置操作。在设置操作时,变换晶体管 2102 用作开关并进行短路操作。

[0282] 请注意,由于电流源晶体管 2101 的源极电位、导线 112 的电位 V_{ss2} 和负载 108 的电压-电流特性,所以几乎没有电流流向负载 108。电流源晶体管 2101 的源极电位可以通过电流源晶体管 2101 的栅极电位即导线 110 的电位 V_{dd2} 来控制。因此,控制导线 110 的电位 V_{dd2} ,可以阻止电流提供给负载 108。

[0283] 下面,如图 23 所示,开关 2104、105 和 106 截止,开关 2103 导通。用具有箭头 2301 的虚线示意性地表示在那时的电流路径。因此,变换晶体管 2102 的栅极连接到电流源晶体管 2101 的栅极。另一方面,在设置操作时积聚的电荷保持在电容元件 104 中,并且该电荷施加给电流源晶体管 2101 和变换晶体管 2102 的栅极端子。如上所述,电流源晶体管 2101 和变换晶体管 2102 一起用作多栅晶体管。因此,当电流源晶体管 2101 和变换晶体管 2102 看作一个晶体管时,该晶体管的栅极长度 L 比电流源晶体管 2101 的栅极长度 L 更长。因此,流向负载 108 的电流变得比 I_b 更小。上述操作相应于输出操作。在输出操作时,变换晶体管 2102 进行电流源操作。

[0284] 注意,图 21 示出这个实施方式的电路,但是,本发明不局限于这个结构。如在实施方式 1 中一样,通过改变开关的布置和数目、各个晶体管的极性、电流源晶体管 2101 的数目和布置、变换晶体管 2102 的数目和布置、各个导线的电位、电流流动方向等等,在该结构中使用各种的电路。而且,通过组合这种变化,能够实现使用各种电路的结构。

[0285] 图 24 显示不同地设置开关 106 时的例子。例如象开关 105、106、2103 和 2104 的开关可以布置在任何地方,只要它如下所述地构成。即,在信号写入操作时,如图 25 所示地连

接开关 106, 其中来自电流源 107 的电流 I_b 流向电流源晶体管 2101, 并且变换晶体管 2102 进行短路操作。在输出操作时, 如图 26 所示地连接开关 106, 其中变换晶体管 2102 进行电流源操作, 并且流向变换晶体管 2102 和电流源晶体管 2101 的电流流向负载 108。

[0286] 此外, 图 27 示出电流源晶体管 2101 和变换晶体管 2102 的布局互换的情况。在图 27 中, 导线 109、变换晶体管 2702 和电流源晶体管 2701 按该顺序设置。

[0287] 图 28 示出图 21 中电流源晶体管 2101 和变换晶体管 2102 的极性 (导电性) 改变、并且电路的连接结构不变时的例子。当比较图 21 和图 28 时, 显然通过将导线 109、110、111、112 和 2105 的电位变为导线 2809、2810、2811、2812 和 2815 的电位, 并通过改变电流源 107 的电流方向, 容易进行改变。

[0288] 连接到导线 2811 的电流源 2807 设置电流 I_b 。这里, 输入导线 2809 的电位表示为 V_{ss1} , 输入导线 2810 的电位表示为 V_{ss2} , 输入导线 2815 的电位表示为 V_{ss3} , 输入导线 2811 的电位表示为 V_{dd1} , 输入导线 2812 的电位表示为 V_{dd2} 。在那时, 电位关系至少满足 $V_{ss3} < V_{ss1} < V_{ss2} < V_{dd1}$, 并且 $V_{ss3} < V_{ss1} < V_{dd2} < V_{dd1}$ 。

[0289] 输入导线 2810 的电位 V_{ss2} 和输入导线 2811 的电位 V_{dd1} 之间的关系可以相同或不同。在 V_{dd2} 是不同于 V_{ss2} 的电位时, 通过电流源晶体管的阈值电压、通过施加于负载时的阈值电压或通过电流源晶体管的阈值电压和施加于负载时的阈值电压的总和, 可以将 V_{ss2} 设置为高于 V_{dd2} 。

[0290] 另外, 图 29 示出在图 28 中的设置操作时开关的导通 / 截止, 并且具有箭头 2901 的虚线表示电流路径, 图 30 示出在图 28 中的输出操作时各个开关的导通 / 截止, 并且具有箭头 3001 的虚线表示电流路径。

[0291] 这样, 通过改变开关的布置和数目、各个晶体管的极性、电流源晶体管的数目和布置、变换晶体管的数目和布置、各个导线的电位、电流流动方向等等, 不仅可以使用图 21 的电路, 而且可以使用各种电路来构成本发明。另外, 通过组合这种变化, 可以利用其它的各种电路来构成本发明。

[0292] 本实施方式中所述的内容相应于部分修改其内容的实施方式 1。因此, 实施方式 1 中所述的内容也可以应用于这个实施方式。

[0293] 这个实施方式可以和本说明书中的其它实施方式或例子自由地组合。

[0294] [实施方式 6]

[0295] 在实施方式 6 中, 将说明不同于上述实施方式中模拟电路的结构。

[0296] 图 31 示出其中变换晶体管 102 具有与图 1 中电流源操作或短路操作不同的结构、并且可以进行实施方式 4 中所述预充电操作的结构。

[0297] 图 31 所示电流源电路控制变换晶体管 3102 栅极端子的电压, 并且使得大电流可以流向变换晶体管 3102。具体地, 通过使用开关 3103 使变换晶体管 3102 栅 - 源电压的绝对值变大。结果, 在一定值的电流流动时, 仅仅需要小的变换晶体管 3102 源 - 漏电压。也就是说, 变换晶体管 3102 只用作开关操作。在图 31 所示的结构中, 设置一直用作电流源 (或它的一部分) 的电流源晶体管 3101 和其操作随状态改变的变换晶体管 3102, 并且电流源晶体管 3101、变换晶体管 3102 和导线 109 串联连接。电流源晶体管 3101 的栅极连接到电容元件 104 的一个端子。电容元件 104 的另一个端子通过变换晶体管 3102 连接到电流源晶体管 3101 的源极。因此, 可以保持电流源晶体管 3101 的栅 - 源电压。而且, 电流源晶体管

3101 的栅极和漏极通过开关 3103 彼此连接,并且可以通过开关 3103 的导通 / 截止来控制电容元件 104,从而保持电荷。

[0298] 在图 31 中,因为电流源晶体管 3101 和变换晶体管 3102 的栅极彼此不连接,所以使用开关 3103 来连接栅极。结果,电流源晶体管 3101 和变换晶体管 3102 一起用作多栅晶体管。

[0299] 连接到导线 111 的第一电流源 107 设置电流 I_{b1} ,连接到导线 3108 的第二电流源 3107 设置电流 I_{b2} 。这里,输入导线 109 的电位表示为 V_{dd1} ,输入导线 110 的电位表示为 V_{dd2} ,输入导线 3105 的电位表示为 V_{dd3} ,输入导线 111 的电位表示为 V_{ss1} ,输入导线 112 的电位表示为 V_{ss2} ,输入导线 3108 的电位表示为 V_{ss3} 。在那时,电位关系至少满足 $V_{dd3} > V_{dd1} > V_{dd2} > V_{ss1} > V_{ss3}$,并且 $V_{dd3} > V_{dd1} > V_{ss2} > V_{ss1} > V_{ss3}$ 。本发明不局限于这个;但是,优选尽可能高的电位,以使变换晶体管 3102 在短路操作时可以具有更高电流驱动能力。

[0300] 输入导线 110 的电位 V_{dd2} 和输入导线 111 的电位 V_{ss1} 之间的关系可以相同或不同。在 V_{dd2} 是不同于 V_{ss1} 的电位时,通过电流源晶体管的阈值电压、通过施加于负载的阈值电压或通过电流源晶体管的阈值电压和施加于负载的阈值电压的总和,可以将 V_{dd2} 设置为高于 V_{ss1} 。

[0301] 说明图 31 所示电流源电路的操作。首先,如图 32 所示,开关 3104、105 和 3106 导通,开关 3103 和 106 截止。然后,变换晶体管 3102 的栅极端子连接到导线 3105。给导线 3105 提供高电位侧 (V_{dd}) 的电源,因此,变换晶体管 3102 栅 - 源电压的绝对值变为很大。因此,变换晶体管 3102 具有很高的电流驱动能力,并且其源极端子和漏极端子具有大致相同的电位。因此,在第二电流源 3107 中流动的电流 I_{b2} 流向电容元件 104 或电流源晶体管 3101,因此电流源晶体管 3101 的源极端子具有和导线 3108 大致相同的电位。用具有箭头 3201 的虚线示意性地表示在那时的电流路径。当在电流源晶体管 3101 的源极和漏极之间流动的电流与在第二电流源 3107 中流动的电流 I_{b2} 变为相等时,没有电流流入电容元件 104。也就是说,获得稳定状态。然后,那时栅极端子的电位积聚在电容元件 104 中。也就是说,使得电流 I_{b2} 可以在电流源晶体管 3101 的源极和漏极之间流动所需的电压施加于其栅极端子。上述操作相应于预充电操作。在预充电操作时,变换晶体管 3102 用作开关并进行短路操作。

[0302] 请注意,由于电流源晶体管 3101 的源极电位、导线 112 的电位 V_{ss2} 和负载 108 的电压 - 电流特性,所以几乎没有电流流向负载 108。电流源晶体管 3101 的源极电位可以通过电流源晶体管 3101 的栅极电位即导线 110 的电位 V_{dd2} 来控制。因此,控制导线 110 的电位 V_{dd2} ,可以阻止电流提供给负载 108。

[0303] 下面,如图 33 所示,开关 3104 和 3106 截止,开关 105、106 和 3103 导通。然后,变换晶体管 3102 和电流源晶体管 3101 的栅极端子彼此连接。用具有箭头 3301 的虚线示意性地表示在那时的电流路径。如上所述,电流源晶体管 3101 和变换晶体管 3102 一起用作多栅晶体管。因此,当电流源晶体管 3101 和变换晶体管 3102 看作一个晶体管时,该晶体管的栅极长度 L 比电流源晶体管 3101 的栅极长度 L 更长。当在包括电流源晶体管 3101 和变换晶体管 3102 的多栅晶体管的源极和漏极之间流动的电流变为等于流向第一电流源 107 的电流 I_{b1} 时,没有电流流向电容元件 104。换句话说,获得稳定状态。那时栅极端子的电

位积聚在电容元件 104 中。上述操作相应于设置操作。在设置操作时,变换晶体管 3102 进行电流源操作。

[0304] 下面,如图 34 所示,开关 105、106、3104 和 3106 截止,开关 3103 导通。另一方面,在设置操作时积聚的电荷保持在电容元件 104 中,并且该电荷施加给电流源晶体管 3101 和变换晶体管 3102 的栅极端子。如上所述,电流 I_{b1} 流向负载 108。用具有箭头 3401 的虚线示意性地表示在那时的电流路径。上述操作相应于输出操作。

[0305] 在这个实施方式中,说明图 31 所示的电流源电路,但是,本发明不局限于这个结构,各种改良都是可以的,除非脱离本发明的精神。例如,如实施方式 1 中所示的一样,通过改变开关的布置和数目、各个晶体管的极性、电流源晶体管 3101 的数目和布置、电流源的数目和布置、变换晶体管的数目和布置、各个导线的电位、是否组合另一种预充电方法、电流流动方向等等,在该结构中可以使用各种的电路。而且,通过组合这种变化,可以实现使用各种电路的结构。

[0306] 例如,各个开关可以设置在任何地方,只要设置该设计,使得在预充电操作时,如图 35 所示地进行连接,在设置操作时,如图 36 所示地进行连接,在输出操作时,如图 37 所示地进行连接。

[0307] 本实施方式中所述的内容相应于部分修改其内容的实施方式 1。因此,实施方式 1 中所述的内容也可以应用于这个实施方式。

[0308] 这个实施方式可以和本说明书中的其它实施方式或例子自由地组合。

[0309] 例子

[0310] [例 1]

[0311] 在例 1 中,说明显示器件和信号线驱动电路等等的结构。本发明的半导体器件可以应用于一部分信号线驱动电路。

[0312] 如图 42 所示,可以应用于本发明的显示器件 4201 包括像素区 4202、栅极线驱动电路 4203 和信号线驱动电路 4204。栅极线驱动电路 4203 顺序地输出选择信号给像素区 4202。信号线驱动电路 4204 顺序地输出视频信号给像素区 4202。在像素区 4202 内,根据视频信号控制光的状态来显示图像。从信号线驱动电路 4204 输入到像素区 4202 的视频信号是电流。也就是说,布置在每个像素中的显示元件和用于控制显示元件的元件根据从信号线驱动电路 4204 输入的视频信号(电流)而改变它们的状态。设置在像素中的显示元件的例子包括 EL 元件、用于 FED 中的元件(场致发射显示器)等等。

[0313] 请注意,可以设置多个栅极线驱动电路 4203 和信号线驱动电路 4204。

[0314] 信号线驱动电路 4204 的结构可以分成多个部分。例如,它可以大致分成移位寄存器 4205、第一锁存电路(LAT1) 4206、第二锁存电(LAT2) 4207 和数-模转换电路 4208。数-模转换电路 4208 包括将电压转换成电流的功能,而且它还可以包括提供灰度校正(gamma correction)的功能。也就是说,数-模转换电路 4208 包括用于输出电流(视频信号)给像素的电路,即可以应用于本发明的电流源电路。

[0315] 而且,像素包括显示元件例如 EL 元件。还设置用于输出电流(视频信号)给显示元件的电路,即电流源电路,本发明也可以应用于该电路。

[0316] 简要地说明信号线驱动电路 4204 的操作。利用多列触发电路(FF)等等来形成移位寄存器 4205,并输入时钟信号(S-CLK)、启动脉冲(SP)和反向时钟信号(inverted clock

signal) (S-CLKb)。根据这些信号的定时输出取样脉冲。

[0317] 从移位寄存器 4205 输出的取样脉冲输入到第一锁存电路 (LAT1) 4206。根据输入取样脉冲的定时,从视频信号线输入视频信号 (VS) 给第一锁存电路 (LAT1) 4206,并且在每列中保持视频信号。在设置数-模转换电路 4208 的情况下,视频信号具有数字值。而且,很多情况下,这个阶段的视频信号是电压。

[0318] 但是,在第一锁存电路 4206 和第二锁存电路 4207 是可以储存模拟值的电路时,很多情况下可以省去数-模转换电路 4208。在那种情况下,视频信号常常是电流。而且,在输出到像素区 4202 的数据具有二元值的情况下,即数字值的情况下,在多数情况下,可以省去数-模转换电路 4208。

[0319] 当在第一锁存电路 (LAT1) 4207 中保留视频信号直到最后列完成时,在水平回归周期内,从锁存控制线输入锁存脉冲 LP,并且在第一锁存电路 (LAT1) 4206 中保持的视频信号立刻转入第二锁存电路 (LAT2) 4207。然后,在第二锁存电路 (LAT2) 4207 中保持的一排的视频信号一次输入到数-模转换电路 4208。然后,从数-模转换电路 4208 输出的信号输入到像素区 4202。

[0320] 在第二锁存电路 (LAT2) 4207 中保持的视频信号输入到数-模转换电路 4208 和输入到像素区 4202 时,再次从移位寄存器 4205 输出取样脉冲。也就是说,同时进行两个操作。因此,可以进行线连续的驱动。此后重复这个操作。

[0321] 假如在数-模转换电路 4208 中的电流源电路是进行设置操作和输出操作的电路,就需要提供电流给电流源电路的电路。在那种情况下,设置参考电流源电路 4209。

[0322] 有时,信号线驱动电路或它的一部分不是和像素区 4202 在相同的基板上,而是例如通过利用外部 IC 芯片来形成。在那种情况下,IC 芯片和基板通过利用 COG(玻璃上的芯片)、TAB(带自动粘接)、印制基板等等来连接。

[0323] 注意,信号线驱动电路等等的结构不局限于图 42。

[0324] 例如,在第一锁存电路 4206 和第二锁存电路 4207 可以储存模拟值的情况下,有时如图 43 所示,从参考电流源电路 4301 输入视频信号 VS(模拟电流)到第一锁存电路 (LAT1) 4206。有时在图 42 中也不设置第二锁存电路 4207。

[0325] 这个例子可以和本说明书中的其它实施方式或例子自由地组合。

[0326] [例 2]

[0327] 现在说明在例 1 中所述信号线驱动电路 4204 的具体的结构。

[0328] 首先,图 44 示出将本发明应用于信号线驱动电路时的例子。图 44 的结构包括电流源晶体管 4401、转换晶体管 4402、开关晶体管 4403、开关晶体管 4405、开关晶体管 4406、电容元件 4404、电流源 4407、负载 4408 以及导线 4409、4410 和 4411,并且每个元件按与图 1 相同的方式连接。电流源电路 4400 通过导线 4413、4414 和 4415 在设置操作和输出操作之间切换,和在短路操作和电流源操作之间切换。在设置操作时从电流源 4407 输入电流。在输出操作时,电流从电流源电路 4400 朝着负载 4408 输出。

[0329] 首先,说明图 42 的情况。在参考电流源电路 4209 中的电流源相应于在图 44 中的电流源 4407。在图 44 中的负载 4408 相应于开关、信号线或者连接到信号线的像素。从电流源 4407 输出恒定电流。在图 44 的结构中,不能在设置操作的同时进行输出操作。因此,当要求同时进行输出操作和设置操作时,优选设置两个或更多电流源电路并开关它们。也

就是说,通过一个电流源电路进行设置操作,同时通过另一个电流源电路进行输出操作,而且这以任意的循环进行变换。因此,可以同时进行设置操作和输出操作。

[0330] 而且,当模拟电流输出到像素作为视频信号时,使用图 45 所示的结构,因为数字值需要转换为模拟值。

[0331] 在图 45 中,为了简化,说明 3 位的情况。也就是说,具有电流源 4501A、4501B 和 4501C,其电流值分别是 I_c 、 $2 \times I_c$ 和 $4 \times I_c$,各个电流源电路 4502A、4502B 和 4502C 分别连接到该电流源 4501A、4501B 和 4501C。因此,在输出操作时,电流源电路 4502A、4502B 和 4502C 输出电流 I_c 、 $2 \times I_c$ 和 $4 \times I_c$ 。开关 4503A、4503B 和 4503C 串联连接到各个电流源电路。这些开关通过从第二锁存电路 (LAT2) 4207 输出的视频信号来控制。从各个电流源电路和开关输出电流的总和输出到负载 4408,即显示器件的信号线。通过如上所述地操作,模拟电流输出到像素作为视频信号。

[0332] 为简化起见,在图 45 中说明的 3 比特的情况,但是,本发明不局限于这个。通过类似地配置,可以容易地改变比特数。同样在图 45 的结构中,通过并联设置电流源电路和通过开关它们来操作它们,在进行设置操作时,可以同时进行输出操作。

[0333] 在电流源电路上进行设置操作的情况下,需要控制其定时。在那种情况下,可以设置专用的驱动电路(移位寄存器等等)来控制设置操作。可选择地,通过利用从控制 LAT1 电路的移位寄存器输出的信号,可以控制对电流源电路的设置操作。也就是说, LAT1 电路和电流源电路两者可以通过一个移位寄存器来控制。在那种情况下,从控制 LAT1 电路的移位寄存器输出的信号可以直接输入到电流源电路,或者为了分离 LAT1 电路的控制和电流源电路的控制,可以通过用于控制分离的电路来控制电流源电路。通过利用从控制 LAT2 电路输出的信号,也可以控制对电流源电路的设置操作。从 LAT2 电路输出的信号一般是视频信号。因此,为了分离利用它作为视频信号的情况和控制电流源电路的情况,可以通过用于控制分离的电路来控制电流源电路。

[0334] 现在说明图 43 的情况。在参考电流源电路 4301 中的电流源相应于在图 44 中的电流源 4407。在图 44 中的负载 4408 相应于设置在第二锁存电路 (LAT2) 4207 中的电流源电路。在这种情况下,从参考电流源电路 4301 中的电流源以电流的形式输出视频信号。注意,该电流可以具有数字值或模拟值。

[0335] 注意,相应于每个比特的数字视频信号(电流值)可以输入到第一锁存电路 4206。通过将相应于各个比特的数字视频信号电流加起来,数字值可以转换为模拟值。在那种情况下,更优选将本发明应用于输入小数字数的比特的信号的情况,因为信号的电流值变小。鉴于此,通过应用本发明,信号的电流值可以是大的。因此,提高信号写入速度。应当注意,在图 43 中,在不设置第二锁存电路 4207 的情况下,可以在第一锁存电路 4206 中并联设置两个或更多电流源电路,并且通过变换它们来使用。因此,可以同时进行设置操作和输出操作,从而可以省去第二锁存电路 4207。

[0336] 还可以认为设置在第一锁存电路 4206 中的电流源电路相应于图 44 中的电流源 4407,设置在第二锁存电路 4207 中的电流源电路相应于图 44 中的负载 4408。

[0337] 此外,该电流源电路可以应用于图 42 和 43 所示的参考电流源电路 4209 和 4301。也就是说,参考电流源电路 4209 相应于图 44 中的负载 4408,另一个电流源相应于图 44 中的电流源 4407。

[0338] 还可以认为像素相应于图 44 中的负载 4408,在信号线驱动电路 4204 中用于输出电流到像素的电流源电路相应于图 44 中的电流源 4407。

[0339] 这样,本发明可以应用于各种部分。

[0340] 注意,图 1 的结构在图 44 中用作电流源电路 4400 的结构,但是,本发明不局限于这个。可以使用根据本发明的各种结构。

[0341] 这个例子可以和本说明书中的其它实施方式或例子自由地组合。

[0342] [例 3]

[0343] 在例 3 中,将参考图 46 说明本发明应用于像素的基本像素结构。

[0344] 在图 46 中,这个例子所示的像素包括一直用作电流源(或一部分电流源)的晶体管 4601(以下称为第一电流源晶体管或电流源晶体管)、根据状态而不同地操作的晶体管 4602(以下也称为第二晶体管或变换晶体管)、第一开关 4603、电容元件 4604、第二开关 4605、第三开关 4606、显示元件 4608、第一导线 4609、第二导线 4610、对置电极(opposite electrode) 4612、第三导线 4611、第四导线 4614 和第五导线 4615。注意,电流源晶体管 4601 和变换晶体管 4602 都是 N 沟道晶体管。

[0345] 说明该像素的连接结构。

[0346] 电流源晶体管 4601 的第一端子(源极端子和漏极端子之一)和第二端子(源极端子和漏极端子中的另一个)分别连接到显示元件 4608 的像素电极和通过变换晶体管 4602 连接到第一导线 4609。电流源晶体管 4601 的栅极端子通过第二开关 4605 连接到第二导线 4610 和连接到电容元件 4604 的一个端子,电容元件 4604 的另一个端子连接到电流源晶体管 4601 的第一端子。因此,可以保持电流源晶体管 4601 的栅极电位即栅-源电压(V_{gs})。电流源晶体管 4601 的栅极通过第二开关 4605 连接到导线 4610。通过第二开关 4605 的导通/截止,可以控制提供给电容元件 4604 的电荷。即,当第二开关 4605 为导通状态时,电流源晶体管 4601 的栅极端子和第二导线 4610 连接。相反,当第二开关 4605 为截止状态时,电流源晶体管 4601 的栅极端子和第二导线 4610 不连接(或非导电状态)。

[0347] 在用作取决于状态的电流源的情况下,或者用于使源极和漏极之间不流动电流(或用作开关)的情况下,变换晶体管 4602 包括第一开关 4603 作为切换装置。这里,变换晶体管 4602 用作电流源(或其一部分)的情况称为电流源操作。而且,在操作变换晶体管 4602 使得在源极和漏极之间不流动电流(或用作开关)的情况,或者在源-漏电压小时操作变换晶体管 4602 的情况,称为短路操作。在图 46 中,变换晶体管 4602 的源极端子和漏极端子可以通过第一开关 4603 连接。变换晶体管 4602 的栅极端子连接到电流源晶体管 4601 的栅极端子。通过利用第一开关 4603,变换晶体管 4602 的操作可以转换成电流源操作或短路操作。

[0348] 电流源晶体管 4601 的第一端子通过第三开关 4606 连接到第三导线 4611。即,当第三开关 4606 为导通状态时,电流源晶体管 4601 的第一端子和第三导线 4611 连通。相反,当第三开关 4606 处于截止状态时,电流源晶体管 4601 的第一端子和第三导线 4611 不连通。

[0349] 电容元件 4604 可以具有通过导线、有源层、电极等等插入绝缘膜的结构,或者可以通过利用电流源晶体管 4601 的栅极电容器省去电容元件。

[0350] 注意,预定电位分别输入到显示元件 4608 的对置电极 4612、第一导线 4609 和第二

导线 4610。

[0351] 通过输入信号到第四导线 4614 来控制第二开关 4605 和第三开关 4606 的导通 / 截止。

[0352] 通过输入信号到第五导线 4615 来控制第一开关 4603 的导通 / 截止。

[0353] 此外,相应于像素的灰度等级的信号输入到第三导线 4611。这个信号相应于视频信号,并且信号电流流向第三导线 4611。

[0354] 注意,晶体管可以应用于第一开关 4603、第二开关 4605 和第三开关 4606。因此,参考图 47 说明 N 沟道晶体管应用于第一开关 4603、第二开关 4605 和第三开关 4606 的情况。注意,和图 46 中相同的部分用相同的附图标记表示,并且省略其文字说明。

[0355] 第一开关晶体管 4703 相应于第一开关 4603。第二开关晶体管 4705 相应于第二开关 4605。第三开关晶体管 4706 相应于第三开关 4606。

[0356] 第一开关晶体管 4703 的栅极端子连接到第五导线 4615,其第一端子(源极端子和漏极端子之一)连接到变换晶体管 4602 的第一端子,其第二端子(源极端子和漏极端子中的另一个)连接到变换晶体管 4602 的第二端子。因此,当输入到第五导线 4615 的信号为 H 电平时,第一开关晶体管 4703 导通,而当输入到第五导线 4615 的信号为 L 电平时,第一开关晶体管 4703 截止。换句话说,因为第一开关晶体管 4703 导通,变换晶体管 4602 进行短路操作。

[0357] 第二开关晶体管 4705 的栅极端子、第一端子(源极端子和漏极端子之一)和第二端子(源极端子和漏极端子中的另一个)分别连接到第四导线 4714、第二导线 4610 以及显示元件 4608 的像素电极,和通过电容元件 4604 连接到电流源晶体管 4601 的第一端子。因此,当输入到第四导线 4614 的信号为 H 电平时,第二开关晶体管 4705 导通,而当输入到第四导线 4614 的信号为 L 电平时,第二开关晶体管 4705 截止。

[0358] 第三开关晶体管 4706 的栅极端子、第一端子(源极端子和漏极端子之一)和第二端子(源极端子和漏极端子中的另一个)分别连接到第四导线 4714、电流源晶体管 4601 的栅极端子和第三导线 4611。因此,当输入到第四导线 4614 的信号为 H 电平时,第三开关晶体管 4706 导通,而当输入到第四导线 4614 的信号为 L 电平时,第三开关晶体管 4706 截止。

[0359] 随后,参考这个实施方式中像素的操作的图 48A 到 48C 进行说明。注意,在图 48A 到 48C 中,通过利用图 47 中的像素结构来进行说明,因为图 46 和 47 的像素以同样的方式进行操作。

[0360] 应当注意,连接到第三导线 4611 的电流源 4801 设置写入像素的信号电流 I_{data} 。第三导线 4611 通过电流源 4801 连接到导线 4812。预定电位输入到导线 4812。这里,输入第一导线 4609、第二导线 4610、导线 4812 和对置电极 4612 的电位分别表示为 V_1 、 V_2 、 V_3 和 V_{com} 。至于该电位的关系,至少满足 $V_1 > V_2 > V_3$ 和 $V_1 > V_{com} > V_3$ 。

[0361] 应当注意,像素的操作包括信号写入操作和发光操作,信号写入操作用于写入信号到像素,发光操作用于发射灰度等级电平与写入像素的信号相应的光。图 48A 和 48B 都是显示信号写入操作的示图,图 48C 是显示发光操作的示图。

[0362] 首先,参考图 48A 说明信号写入操作时的瞬时状态。输入第四导线 4614 和第五导线 4615 的信号设置为 H 电平,从而导通第一、第二和第三开关晶体管 4703、4705 和 4706。因此,电流如图 48A 所示地流动。也就是说,作为电流路径,具有第一路径和第二路径,在第

一路径中,电流从第二导线 4610 通过第二开关晶体管 4705 流到电容元件 4604,在第二路径中,电流从第一导线 4609 通过第一开关晶体管 4703 流到电流源晶体管 4601。流过第一路径的电流 I_c 和流过第二路径的电流 I_{tr} 在电流源晶体管 4601 的第一端子和电容元件 4604 的第二电极的连接部分处汇合。然后,电流 I_c 和电流 I_{tr} 作为信号电流 I_{data} 通过第三开关晶体管 4706 和电流源 4801 流到导线 4812。即,满足 $I_c + I_{tr} = I_{data}$ 。

[0363] 不久电流就不流向电容元件 4604,在信号写入操作时产生稳定状态。因此,电流如图 48B 所示地流动。从第一导线 4609 流到电流源晶体管 4601 的电流 I_{tr} 等于信号电流 I_{data} 。也就是说,为了给电流源晶体管 4601 施加信号电流 I_{data} ,必须要电流源晶体管 4601 的栅-源电压 V_{gs} 。用于电流源晶体管 4601 的栅-源电压 V_{gs} 的电荷积聚在电容元件 4604 中。在那时,变换晶体管 4602 在源-漏电压小的状态下操作,并进行短路操作。

[0364] 应当注意,这时电流源晶体管 4601 的栅极端子和第一端子(在这里是源极)的电位分别表示为 V_a 和 V_b 时,满足 $V_{gs} = (V_a - V_b)$ 。当显示元件 4608 的正向阈值电压表示为 V_{ELth} 时,优选满足 $(V_b - V_{com}) < V_{ELth}$,因此在信号写入操作时没有电流施加给显示元件 4608。因此,输入第二导线 4610 的电位 V_2 优选设置为满足 $V_1 > V_2 > V_3$ 。当满足 $V_2 = V_{com}$ 时,可以减少像素所需的电源数目。而且,通过设置 V_2 和 V_{com} 在满足 $(V_b - V_{com}) < V_{ELth}$ 的范围内,可以在信号写入操作时对显示元件 4608 施加反向偏压。

[0365] 应当注意,即使在反向偏压施加于显示元件 4608 时,电流也不流向正常的显示元件 4608(如果它流动,也是少量电流)。相反,如果显示元件 4608 短路,电流流向短路的部分。然后,短路的部分隔离(insulated),因此可以改善显示缺陷。

[0366] 随后,参考发光操作的图 48C 进行说明。输入第四导线 4614 和第五导线 4615 的信号设置为 L 电平,从而截止第一、第二和第三开关晶体管 4703、4705 和 4706。因此,电流如图 48C 所示地流动。这时,第三开关晶体管 4706 处于截止状态。因此,电容元件 4604 保持对电流源晶体管 4601 施加信号电流 I_{data} 所需的栅-源电压 V_{gs} 。因此,用于馈送几乎等于信号电流 I_{data} 的电流的 V_{gs} 施加于电流源晶体管 4601。

[0367] 这里,晶体管的沟道长度和沟道宽度分别表示为 L 和 W 。当晶体管在饱和区内操作时,如果栅-源电压恒定,在晶体管流动的电流值通常与 W/L 成正比例。换句话说,电流值与沟道宽度 W 成正比,与沟道长度 L 成反比。

[0368] 在这个例子中,电流源晶体管 4601 的沟道长度和变换晶体管 4602 的沟道长度分别表示为 L_1 和 L_2 ,这些晶体管具有相同的沟道宽度 W 。如果电流流过的电流源晶体管 4601 和变换晶体管 4602 用作多栅晶体管,电流源晶体管 4601 和变换晶体管 4602 用作图 48C 中的电流源。在那时,认为多栅晶体管具有沟道长度 $(L_1 + L_2)$ 和沟道宽度 W 。另一方面,在图 48C 中,电流流过电流源晶体管 4601 和变换晶体管 4602,并且多栅晶体管具有沟道宽度 W 和沟道长度 $(L_1 + L_2)$ 。因此,在发光操作时,可以对显示元件 4608 施加 $I_{data} \times (L_1 / (L_1 + L_2))$ 的电流。

[0369] 这样,在设置操作时变换晶体管 4602 短路,并且在发光操作时使它作为电流源,因此可以给显示元件 4608 施加比在信号写入操作时施加的信号电流更少量的电流。换句话说,通过调整电流源晶体管 4601 和变换晶体管 4602 的沟道长度,可以给显示元件 4608 施加比在信号写入操作时施加的信号电流更少量的电流。

[0370] 应当注意,当这时电流源晶体管 4601 的栅极端子和第一端子的电位分别表示为

$V_{a'}$ 和 $V_{b'}$ 时, 满足 $V_{gs} = (V_{a'} - V_{b'})$ 。这是由于 $V_{a'}$ 随着 $V_{b'}$ 升高而升高, 因为尽管满足 $V_{b'} > V_b$, 但是电容元件 4604 还保持栅-源电压 V_{gs} 。

[0371] 请注意, 当输入第四导线 4614 的 H 电平信号和 L 电平信号的电位分别表示为 $V_4(H)$ 和 $V_4(L)$ 时, 优选下列电位。第二开关晶体管 4705 和第三开关晶体管 4706 的阈值电压分别表示为 V_{th2} 和 V_{th3} 。

[0372] 如图 48B 所示, 即使当显示元件 4608 的像素电极的电位变为 V_b 时, 也要求第三开关晶体管 4706 为导通状态。因此, 设置为满足 $V_4(H) > (V_b + V_{th3})$ 。而且, 设置为满足 $V_4(H) > (V_2 + V_{th2})$, 使得第二开关晶体管 4705 为导通状态。具体地, 例如, 当满足 $V_2 = V_{com}$ 时, 优选 $V_4(H)$ 是比 V_{com} 高 1 到 8V 的电位。

[0373] 如图 48C 所示, 满足 $V_4(L) < (V_b + V_{th3})$, 因此第三开关晶体管 4706 截止。也就是说, 当信号电流写入另一个像素时, 第三导线 4611 的电位变为 V_b 。因此, 在这个电位下不选择的像素中, 要求第三开关晶体管 4706 为截止状态。而且, 满足 $V_4(L) < (V_2 + V_{th2})$, 使得第二开关晶体管 4705 为截止状态。具体地, 例如, 当满足 $V_2 = V_{com}$ 时, 优选 $V_4(L)$ 是比 V_{com} 低 1 到 8V 的电位。

[0374] 通过使用在这个例子中所述的像素结构, 控制在信号写入操作时电流源晶体管的栅极端子电位, 从而防止电流在这时流向显示元件。

[0375] 应当注意, 通过使用图 47 所示的像素结构, 可以仅仅由 N 沟道晶体管形成像素, 这可以简化制造工艺。非晶半导体、半非晶半导体 (也称为微晶半导体) 等等可以用于构成像素的晶体管的半导体层。例如, 非晶硅 (α -Si:H) 可以用作非晶半导体。因此, 可以更加简化制造工艺。结果, 可以实现减少生产成本和增加产量。

[0376] 而且, 通过使用本发明的结构, 在信号写入操作时可以满足 $V_{ds} > V_{gs}$ 。可以使在信号写入操作和发光操作之间的 V_{ds} 变化小。因此, 即使在电流源晶体管 4601 饱和区内的恒流特性 (电流的平坦度) 差, 在信号写入操作和发光操作时的电流值也几乎相等。尤其是当非晶半导体膜 (例如非晶硅) 用作电流源晶体管 4601 的半导体层时, 在电流源晶体管 4601 的饱和区内的恒流特性 (电流的平坦度) 会变坏。因此, 当本发明的结构应用于非晶半导体膜用作电流源晶体管 4601 的半导体层的情况下时, 可以防止显示缺陷。

[0377] 而且, 因为在图 47 所示电流源晶体管 4601 的源极和漏极端子之间施加高电压, 所以优选电流源晶体管 4601 的沟道长度可以比第三开关晶体管 4706 或第二开关晶体管 4705 的沟道长度更长。可选择地, 多栅晶体管 6201 可以应用于如图 62 所示的电流源晶体管 4601。因此, 晶体管的耐压力性提高, 从而防止晶体管损坏。

[0378] 随后, 参考包括本发明像素的显示器的图 49 进行说明。

[0379] 显示器件包括信号线驱动电路 4901、第一扫描线驱动电路 4902A、第二扫描线驱动电路 4902B 和像素部分 4903。像素部分 4903 包括从信号线驱动电路 4901 开始在列方向上延伸的多条信号线 S_1 到 S_n 、从第一扫描线驱动电路 4902A 开始在行方向上延伸的多条扫描线 G_1 到 G_m 、从第二扫描线驱动电路 4902B 开始在行方向上延伸的多条扫描线 g_1 到 g_m 以及布置成相应于信号线 S_1 到 S_n 和扫描线 G_1 到 G_m 的矩阵的多个像素 4904。此外, 像素部分 4903 包括与信号线 S_1 到 S_n 平行的电源线 P_1 到 P_n 和偏置线 (bias lines) B_1 到 B_n 。每个像素 4904 连接到信号线 S_j (信号线 S_1 到 S_n 之一)、第一扫描线 G_i (扫描线 G_1 到 G_m 之一)、第二扫描线 g_i (扫描线 g_1 到 g_m 之一)、电源线 P_j (电源线 P_1 到 P_n 之一) 和偏置

线 Bj (偏置线 B1 到 Bn 之一)。

[0380] 注意,第一扫描线 Gi 相应于图 46 中的第四导线 4614。第二扫描线 gi 相应于图 46 中的第五导线 4615。信号线 Sj 相应于图 46 中的第三导线 4411。电源线 Pj 相应于图 46 中的第一导线 4609。偏置线 Bj 相应于图 46 中的第二导线 4610。

[0381] 通过扫描线驱动电路 4902A 输出的信号一个接一个地选择扫描线 G1 到 Gm。然后,信号写入连接到被选中的扫描线的像素 4904。在这时,信号电流根据每个像素的灰度等级电平流向每条信号线 S1 到 Sn。

[0382] 在信号写入结束后,选择另一条扫描线,然后对连接到该扫描线的像素 4904 进行信号写入。已经写入信号的像素启动发光操作,并且根据写入像素的信号发光。因此,信号依次地写入像素 4904,从而依次对所有的像素 4904 进行信号写入。

[0383] 然而,图 49 中所示显示器件的结构只是一个例子,本发明不局限于这个。也就是说,电源线 P1 到 Pn 和偏置线 B1 到 Bn 不必与信号线 S1 到 Sn 平行地布置。电源线和偏置线可以布置成平行于扫描线 G1 到 Gm。可选择地,每条电源线或偏置线可以布置成网格图形。应当注意,在像素部分 4903 包括多个色彩元件的情况下,优选如图 49 所示地布置电源线和偏置线。

[0384] 也就是说,在图 46 的像素中的第二导线 4610 可以布置成平行于图 90 所示的第四导线 4614。在这种情况下,相应于图 49 中的偏置线 B1 到 Bm 的偏置线 B1 到 Bm 布置成平行于图 91 所示扫描线 G1 到 Gm。可以改变偏置线 B1 到 Bm 的电位。换句话说,可以扫描偏置线。在这种情况下,除了扫描扫描线 G1 到 Gm 的扫描线驱动电路 4902 之外,还可以设置偏置线驱动电路。

[0385] 在像素部分 4903 包括多个色彩元件的情况下,电源线和连接到作为色彩元件的每个像素的偏置线的电位可以改变。此外,像素电极的尺寸可以根据作为色彩元件的像素与像素偏置而不同。换言之,发光区对于作为色彩元件的每个像素来说可以是不同的。因此,在不同颜色的 EL 元件用做全色显示器的显示元件的情况下,可以控制 EL 元件的颜色平衡和退化过程。

[0386] 因此,在图 46 所示的像素中,可以提供附加导线,以便分开控制第二开关 4605 和第三开关 4606 的导通 / 截止。就是说,除了如图 50 所示的用于控制第二开关 4605 的导通 / 截止的第四导线 A 5001 之外,还可以提供用于控制第三开关 4606 的导通 / 截止的第四导线 B 5002。在这种情况下,完成信号写入操作之后,第三开关 4606 和第二开关 4605 同时截止,或者在第三开关 4606 截止之前,第二开关 4605 截止。

[0387] 本例可以与本说明书中的其它实施方式或例子自由组合。

[0388] [例 4]

[0389] 例 4 表示本发明应用于像素的另一像素结构。

[0390] 在图 1 或图 2 的像素中,另一行像素中的第四导线 4614 可用做第二导线 4610 的替代物。即,在这种情况下,可以省略图 49 所示的显示器件的偏置线 B1-Bn。作为例子,图 59 表示省略了图 47 的像素中的第二导线 4610 并采用相邻行的像素中的第四导线 4614 的结构。

[0391] 如图 60 所示,作为 N 沟道晶体管的第一开关晶体管 4703、第二开关晶体管 4705 和第三开关晶体管 4706 可分别适用于图 50 的像素中的第一开关 4603、第二开关 4605 和第三

开关 4606, 并且另一行的像素中的第四导线 A 5001 可以用做第二导线 4610 的替代物。

[0392] 如图 61 所示, 作为如图 47 所示的 N 沟道晶体管的第一开关晶体管 4703、第二开关晶体管 4705 和第三开关晶体管 4706 可分别适用于图 50 的像素中的第一开关 4603、第二开关 4605 和第三开关 4606, 并且另一行的像素中的第四导线 B 5002 也可用做第二导线 4610 的替代物。

[0393] 本例可与本说明书中的其它实施方式或例子自由组合。

[0394] [例子 5]

[0395] 例 5 表示本发明应用于像素的另一像素结构。

[0396] 当使用晶体管形成像素时, 像素之间的晶体管特性的变化是个问题。晶体管特性的变化被看作是显示不均匀性。

[0397] 在本例中, 将说明在本发明的像素中使用的晶体管 (将要导通的晶体管) 被偏移每个周期的情况, 由此可以将晶体管特性相对于时间而平均化, 并且几乎观察不到显示不均匀性。

[0398] 图 51 中示出了本例的像素。

[0399] 本例的像素包括第一电流源晶体管 5101A、第二电流源晶体管 5101B、第一转换晶体管 5102A、第二转换晶体管 5102B、第一开关 A 5103A、第一开关 B 5103B、电容元件 5104、第二开关 5105、第三开关 5106、显示元件 5108、第一导线 5109、第二导线 5110、第三导线 5111、对置电极 5112、第四导线 5114、第五导线 A 5115A 和第五导线 B 5115B、第四开关 A 5116A、和第四开关 B 5116B。应该注意的是, 第一电流源晶体管 5101A、第二电流源晶体管 5101B、第一转换晶体管 5102A、第二转换晶体管 5102B 是 N 沟道晶体管。

[0400] 首先, 介绍像素的连接结构。

[0401] 第一电流源晶体管 5101A 的第一端子 (源极端子和漏极端子中的一个) 连接到显示元件 5108 的像素电极, 第一电流源晶体管 5101A 的第二端子 (源极端子和漏极端子中的另一个) 通过第一转换晶体管 5102A 和第四开关 A 5116A 连接到第一导线 5109, 第一电流源晶体管 5101A 的栅极端子通过第二开关 5105 连接到第二导线 5110。此外, 第一电流源晶体管 5101A 的栅极端子连接到电容元件 5104 的一个端子上, 电容元件 5104 的另一个端子连接到第一电流源晶体管 5101A 的第一端子上。因此, 第一电流源晶体管 5101A 的栅极电位, 即栅 - 源电压 (V_{gs}) 可以保持不变。第一电流源晶体管 5101A 的栅极经第二开关 5105 连接到第二导线 5110, 并且通过第二开关 5105 的导通 / 截止可以控制输送给电容元件 5104 的电荷。就是说, 当第二开关 5105 处于导通状态时, 第一电流源晶体管 5101A 的栅极端子和第二导线 5110 连接。另一方面, 当第二开关 5105 处于截止状态时, 第一电流源晶体管 5101A 的栅极端子和第二导线 A 5105A 断开。

[0402] 同样, 第二电流源晶体管 5101B 的第一端子 (源极端子和漏极端子中的一个) 连接到显示元件 5108 的像素电极, 第二电流源晶体管 5101B 的第二端子 (源极端子和漏极端子中的另一个) 通过第二转换晶体管 5102B 和第四开关 B 5116B 连接到第一导线 5109, 第二电流源晶体管 5101B 的栅极端子通过第二开关 5105 连接到第二导线 5110。此外, 第二电流源晶体管 5101B 的栅极端子连接到电容元件 5104 的一个端子上, 电容元件 5104 的另一个端子连接到第二电流源晶体管 5101B 的第一端子上。因此, 第二电流源晶体管 5101B 的栅极电位, 即栅 - 源电压 (V_{gs}) 可以保持。第二电流源晶体管 5101B 的栅极经第二开关

5105 连接到第二导线 5110, 并且通过第二开关 5105 的导通 / 截止可以控制输送给电容元件 5104 的电荷。就是说, 当第二开关 5105 处于导通状态时, 第二电流源晶体管 5101B 的栅极端子和第二导线 5110 连接。另一方面, 当第二开关 5105 处于截止状态时, 第二电流源晶体管 5101B 的栅极端子和第二导线 B 5105B 断开。

[0403] 在第一转换晶体管 5102A 根据状态而用做电流源的情况下或者它使得源极和漏极之间没有电流流动的情况下 (或用做开关), 第一转换晶体管 5102A 包括作为转换装置的第一开关 A 5103A。这里, 第一转换晶体管 5102A 用做电流源 (或其一部分) 的情况被称为电流源操作。此外, 第一转换晶体管 5102A 操作使得在源极和漏极之间没有电流流动的情况 (或用做开关) 或者源 - 漏电压小的情况被称为短路操作。在图 51 中, 第一转换晶体管 5102A 的源极端子和漏极端子可以经过第一开关 A 5103A 连接。第一转换晶体管 5102A 的栅极端子连接到第一电流源晶体管 5101A 的栅极端子。通过使用第一开关 A5103A 可以将第一转换晶体管 5102A 的操作转换为电流源操作或短路操作。

[0404] 同样, 在第二转换晶体管 5102B 根据状态而用做电流源的情况下或者它使得源极和漏极之间没有电流流动的情况下 (或用做开关), 第二转换晶体管 5102B 包括作为转换装置的第二开关 5103。这里, 第二转换晶体管 5102B 用做电流源 (或其一部分) 的情况被称为电流源操作。此外, 第二转换晶体管 5102B 操作使得在源极和漏极之间没有电流流动的情况 (或用做开关) 或者源 - 漏电压小的情况被称为短路操作。在图 51 中, 第二转换晶体管 5102B 的源极端子和漏极端子可以经过第二开关 5103 连接。第二转换晶体管 5102B 的栅极端子连接到第二电流源晶体管 5101B 的栅极端子。通过使用第二开关 5103 可以将第二转换晶体管 5102B 的操作转换为电流源操作或短路操作。

[0405] 第一电流源晶体管 5101A 的第一端子和第二电流源晶体管 5101B 的第一端子经过第三开关 5106 连接到第三导线 5111。就是说, 当第三开关 5106 处于导通状态时, 第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的第一端子连接到第三导线 5111。另一方面, 当第三开关 5106 处于截止状态时, 第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的第一端子与第三导线 5111 断开。

[0406] 第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的栅极端子彼此连接, 并且第一转换晶体管 5102A 和第二转换晶体管 5102B 的栅极端子彼此连接。电容元件 5104 连接在第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的栅极端子和第一端子之间。就是说, 电容元件 5104 的第一电极连接到第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的栅极端子, 并且电容元件 5104 的第二电极连接到第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的第一端子上。应该注意, 电容元件 5104 可以具有如下结构: 绝缘膜置于导线、有源层、电极等之间, 或者可以通过使用第一电流源晶体管 5101A 的栅极电容器或第二电流源晶体管 5101B 的栅极电容器而省略电容元件 5104。

[0407] 第一开关 A5103A 的栅极端子连接到第五导线 A5115A, 其第一端子 (源极端子或漏极端子) 连接到第一转换晶体管 5102A 的第一端子上, 第二端子 (源极端子或漏极端子) 连接到第一导线 5109 上。这样, 当输入第五导线 A5115A 的信号处于 H 电平时, 第一开关 A 5103A 导通, 而输入到第五导线 A 5115A 的信号处于 L 电平时, 第一开关截止。换言之, 第一开关 A 5103A 和第四开关 A5116A 导通, 因此, 第一转换晶体管 5102A 进行短路操作。

[0408] 第一开关 B 5103B 的栅极端子连接到第五导线 B 5115B, 其第一端子 (源极端子

或漏极端子) 连接到第二转换晶体管 5102B 的第一端子上, 其第二端子(源极端子或漏极端子) 连接到第一导线 5109 上。这样, 当输入第五导线 B5115B 的信号处于 H 电平时, 第一开关 B 5103B 导通, 而输入到第五导线 B 5103B 的信号处于 L 电平时, 第一开关 B 5103B 截止。换言之, 第一开关 B 5103B 和第四开关 B 5116B 导通, 因此, 第二转换晶体管 5102B 进行短路操作。

[0409] 第一转换晶体管 5102A 和第二转换晶体管 5102B 的短路操作可以利用第一和第四开关 A、B 5103A、5103B、A5116A 和 B 5116B 来进行, 其中这些开关即第一和第四开关 A、B 5103A、5103B、A5116A 和 B 5116B 在它们的端部分别连接到第一转换晶体管 5102A 和第二转换晶体管 5102B 的第一端子或第二端子上。在这种情况下, 第一转换晶体管 5102A 和第二转换晶体管 5102B 的短路操作与例 3 中的转换晶体管 4602 的短路操作相同。

[0410] 应该注意, 预定电位输入给显示元件 5108 的对置电极 5112、第一导线 5109 和第二导线 5110 的每个中。

[0411] 通过向第四导线 5114 输入信号来控制第二开关 5105 和第三开关 5106 的导通 / 截止。

[0412] 通过向第五导线 A 5115A 输入信号来控制第一开关 A 5103A 的导通 / 截止。通过向第五导线 B 5115B 输入信号来控制第一开关 B 5103B 的导通 / 截止。

[0413] 响应像素的灰度级而将信号输入到第三导线 5111 中。这个信号对应视频信号并且信号电流流入第三导线 5111。

[0414] 晶体管可以应用于第一开关 A5103A、第一开关 B 5101B、第二开关 5105、第三开关 5106、第四开关 A5116A 和第四开关 B 5116B。这样, N 沟道晶体管可以应用于第一开关 A 5103A、第一开关 B 5103B、第二开关 5105、第三开关 5106、第四开关 A5116A 和第四开关 B 5116B。

[0415] 注意, 第四开关 A5116A 和第四开关 B 5116B 可以设置在任何位置上, 只要第四开关可以切换流入第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的电流即可。例如, 如图 63 所示, 第四开关可以并联设置在第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的第一端子与发光元件之间。

[0416] 接着, 将参照图 51 介绍像素的操作。

[0417] 注意, 关于像素的操作, 有将信号写入像素的信号写入操作和根据在像素中写入的信号而按灰度级发光的发光操作。在本例所示的像素中, 将要使用的晶体管(将要导通的晶体管) 在特定周期在信号写入操作和发光操作之间转换, 并且在另一周期在信号写入操作和发光操作之间转换。

[0418] 图 52A 是表示在特定周期的信号写入操作的示意图, 图 52B 是表示此时的发光操作的示意图。图 52C 是表示在另一周期的信号写入操作的示意图, 图 52D 是表示此时的发光操作的示意图。注意到, 连接到第三导线 5111 的电流源 5201 设置要写入这个像素中的信号电流。第三导线 5111 经过电流源 5201 连接到导线 5212。预定电位输入到导线 5212。这里, 输入到第一导线 5109、第二导线 5110、导线 5212 和对置电极 5112 的电位分别用 V1、V2、V3 和 Vcom 表示。关于电位的关系, 至少满足以下关系: $V1 > V2 > V3$ 和 $V1 > Vcom > V3$ 。

[0419] 图 52A 表示在某个周期在信号写入操作时处于稳定状态并且此时有电流流动的

像素状态。第一开关 A 5103A、第二开关 5105、第三开关 5106 和第四开关 A5116A 导通,而其它开关都截止。此时,使用第一电流源晶体管 5101A。由电流源 5201 设置的信号电流 I_{data} 从第一导线 5109 经过第一开关 A 5103A 流到第一电流源晶体管 5101A,此时,第四开关 A5116A 处于导电状态。换言之,在这种情况下,第一电流源晶体管 5101A 具有足以使信号电流 I_{data} 流动的栅-源电压,并且对应该电压的电荷积累在电容元件 5104 中。

[0420] 这样,第四开关 A 5116A 在发光操作时导通,而其它开关都截止,因而电流如图 52B 所示那样流动。换言之,电流经过第四开关 A5116A、第一转换晶体管 5102A 和第一电流源晶体管 5101A 从第一导线 5109 流到显示元件 5108。这个电流可以作为比信号电流 I_{data} 小的电流流动,因为第一电流源晶体管 5101A 和第一转换晶体管 5102A 用作多栅晶体管。

[0421] 然而,第一电流源晶体管 5101A 的漏-源电压在信号写入操作和发光操作之间是不同的,这就使流到第一电流源晶体管 5101A 的电流量存在少许不同。如果存在第一电流源晶体管 5101A 的每个像素的特性变化,则这被认为是显示不均匀性。

[0422] 这样,在另一周期,在信号写入操作时,第一开关 B 5103B、第二开关 5105、第三开关 5106 和第四开关 B 5116B 导通,而其它开关都截止。图 52C 表示在这个周期像素处于稳定状态和此时电流流动的状态。在这种情况下,使用第二电流源晶体管 5101B。就是说,由电流源 5201 设置的信号电流 I_{data} 从第一导线 5109 经过第一开关 B 5103B 流到第二电流源晶体管 5101B。此时,第四开关 B5116B 导电。换言之,此时,第二电流源晶体管 5101B 具有足以使信号电流 I_{data} 流动的栅-源电压,并且用于该电压的电荷积累在电容元件 5104 中。

[0423] 因此,在发光操作,第四开关 B 5116B 导通,而其它开关截止,并且电流如图 52D 所示那样流动。即,电流从第一导线 5109 经过第四开关 B 5116B、第二转换晶体管 5102B、和第二电流源晶体管 5101B 流到显示元件 5108。这个电流小于信号电流 I_{data} ,因为第二电流源晶体管 5101B 和第二转换晶体管 5102B 用作多栅晶体管。

[0424] 通过这种方式,将要使用的晶体管在每个周期转换,由此可以使晶体管特性相对于时间进行平均。相应地,可以减少显示不均匀性。

[0425] 此外,其它驱动方法可适用于本例所述和图 51 中所示的像素。例如,在信号写入操作中,利用大量信号电流写入信号,并且减少了在发光操作时施加于显示元件的电流量。以下将介绍这种驱动方法。

[0426] 图 53A 是表示信号写入操作的示意图,图 53B 是表示发光操作的示意图。

[0427] 此外,图 53A 表示在信号写入操作时像素处于稳定状态和此时电流流动的状态。第一开关 A5103A、第一开关 B 5103B、第二开关 5105、第三开关 5106、第四开关 A 5116A 以及第四开关 B 5116B 处于导通状态,并且如图 53A 所示电流流动。即,作为电流路径,有电流从第一导线 5109 经过第一开关 A5103A 流到第一电流源晶体管 5101A 的第一路径和电流从第一导线 5109 经过第一开关 A5103A 流到第一电流源晶体管 5101A 的第二路径。经过第一路径流动的电流 I_1 和经过第二路径流动的电流 I_2 在第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的第一端子的连接部分汇总。然后,电流 I_1 和电流 I_2 作为信号电流 I_{data} 通过第三开关 5106 和电流源 5201 流到导线 5212。就是说,满足 $I_1 + I_2 = I_{data}$ 。

[0428] 下面参照发光操作的图 53B 进行说明。第四开关 A5116A 导通,而其它开关都截止。然后电流如图 53B 所示那样流动。由于第二开关 5105 此时处于截止状态,因此电容元

件 5104 保持使流到第一电流源晶体管 5101A 和第二电流源晶体管 5101B 的电流是信号电流 I_{data} 所需的栅-源电压 V_{gs} 。相应地,电流经过第一电流源晶体管 5101A 流到显示元件 5108。利用这种结构,可以调整这个电流。

[0429] 这里,晶体管的沟道长度和沟道宽度分别表示为 L 和 W 。当晶体管在饱和区操作时,如果栅源电压恒定,则流过该晶体管的电流值一般与 W/L 成正比。换言之,电流值与沟道宽度 W 成正比,并与沟道长度 L 成反比。

[0430] 因此,第一电流源晶体管 5101A 的沟道宽度和沟道长度分别表示为 $W1$ 和 $L1$,并且第二电流源晶体管 5101B 的沟道宽度和沟道长度分别表示为 $W2$ 和 $L2$ 。如果电流流过的第一电流源晶体管 5101A 和第二电流源晶体管 5101B 看作是图 53A 中所示的一个晶体管,则沟道宽度和沟道长度可以分别看作为 $(W1+W2)$ 和 L 。另一方面,在图 8B 中,电流流过第一电流源晶体管 5101A 和第一转换晶体管 5102A,并且该晶体管具有沟道宽度 $W1$ 和沟道长度 $(L1+L2)$ 。因此,在发光操作中, $I_{data} \times (W1/(W1+W2)) \times (L1/(L1+L2))$ 的电流可以施加于显示元件 5108。

[0431] 通过这种方式,调整第一电流源晶体管 5101A 或第二电流源晶体管 5101B 的沟道宽度或沟道长度,由此可以将小于在信号写入操作中施加的信号电流的电流量施加于显示元件 5108。

[0432] 此外,沟道宽度 $W1$ 和沟道长度 $W2$ 设置成相同,并且在发光操作时使用的晶体管在每个确定的周期进行转换。相应地,可以将该晶体管的特性相对于时间进行平均化。

[0433] 通过转换在信号写入操作和在发光操作之间使用的晶体管,可以调整在信号写入操作和发光操作时使用的晶体管的沟道宽度 W 与沟道长度 L 的比例 W/L ,从而控制施加于显示元件的电流量。

[0434] 即,如图 54A 所示,在信号写入操作时,第一开关 A5103A、第二开关 5105、第三开关 5106 和第四开关 A5116A 导通,而其它开关截止。然后,信号电流 I_{data} 从第一导线 5109 经过第四开关 A 5116A 输送到第一电流源晶体管 5101A。在发光操作时,第四开关 B 5116B 导通,而其它开关都导通。然后, $I_{data} \times (W1/W2) \times (L1/(L1+L2))$ 的电流流经第一电流源晶体管 5101A。应该注意的是,如果满足 $W1 < W2$,则在发光操作时施加于显示元件 5108 的电流量可以设置成小于信号电流 I_{data} 。

[0435] 这样,通过在信号写入操作时写入具有大量电流的信号,即使在信号电流流动的路径中形成寄生电容,也可以快速地进行信号写入。因而,可以防止显示缺陷。

[0436] 此外,在本例的像素中,可以进行预充电操作。下面参照图 55 介绍该操作。在这种情况下,连接到导线 5212 的电流源 5201 通过第五开关 5501 连接到第三导线 5111。第三导线 5111 经过第六开关 5502 和预充电电流源 5503 连接到导线 5504。应该注意的是,使用可以设置大于电流源 5201 的电流量的预充电电流源 5503。预定电位输入到导线 5505。作为导线 5212 和导线 5504,可以使用公共导线或不同导线。

[0437] 首先,图 55A 表示在预充电操作时像素处于稳定状态和此时电流流动的状态。第一开关 A5103A、第二开关 5105、第三开关 5106、第四开关 A5116A、第四开关 B 5116B 和第六开关 5502 导通,而其它开关截止。然后,由预充电电流源 5503 设置的电流从第一导线 5109 分别经过第一开关 A5103A 和第一开关 B 5103B 流到第一电流源晶体管 5101A 和第二电流源晶体管 5101B。这样,电荷在电容元件 5104 中积累。

[0438] 在信号写入操作中,第一开关 A5103A、第二开关 5105、第三开关 5106、第四开关 A 5116A 以及第五开关 5501 导通,而其它开关截止。然后,在稳定状态下,电流如图 55B 所示那样流动。就是说,由电流源 5201 设置的信号电流 I_{data} 从第一导线 5109 流到第一电流源晶体管 5101A。然后,用于使信号电流 I_{data} 施加于第一电流源晶体管 5101A 所需的栅源电压的电荷在电容元件 5104 中积累。

[0439] 适当地确定输送给预充电电流源 5503 的电流、第一电流源晶体管 5101A 的沟道长度 L_1 和沟道宽度 W_1 、和第二电流源晶体管 5101B 的沟道长度 L_2 和沟道宽度 W_2 ,由此可以设置在预充电操作时在电容元件 5104 中积累的电荷,以便使其适当地等于在信号写入操作时的电荷,并且可以快速地将信号电流写入像素。

[0440] 在图 55 中,尽管在预充电操作时电流输送给第一电流源晶体管 5101A 和第二电流源晶体管 5101B,但是电流也可以只输送给它们其中的一个。然后,在信号写入操作时,电流可以输送给另一晶体管。

[0441] 在本例中,在信号写入操作时,被施加电流的晶体管的栅极端子可以设置成具有预定电位;因此,显示元件的像素电极和对置电极之间的电位差可以等于或低于显示元件的正向阈值电压。因而,在信号写入操作时可以防止电流流到显示元件。

[0442] 而且在本例中,N 沟道晶体管可以用于第一开关 A 5103A、第一开关 B5103B、第二开关 5105、第三开关 5106、第四晶体管 A5116A、第四晶体管 B5116B、第五开关 5501、第六开关 5502,由此像素可以由单极晶体管形成。相应地,可以简化制造工艺。结果是,可以实现制造成本的降低和产量的提高。此外,由于像素可以只由 N 沟道晶体管形成,因此在该像素中所包含的该晶体管的半导体层可以由非晶半导体、半非晶半导体(还称为微晶半导体)等形成。例如,非晶硅(a-Si:H)可以用做非晶半导体。因此,可以进一步简化制造工艺。结果是,可以实现制造成本的降低和产量的提高。

[0443] 本例可以与本说明书中的其它适时方式或例子自由地组合。

[0444] [例 6]

[0445] 在例 6 中,通过使用图 64 所示的时序图,介绍可以应用于本发明像素的显示器件的驱动方法的一种方式。此外,还介绍可适用于该驱动方法的本发明的像素结构。

[0446] 水平方向表示经过的时间,纵向方向表示扫描线的扫描行的数量。

[0447] 当显示图像时,重复地进行写入操作和发光操作。进行用于一个屏幕(一帧)的)写入操作和发光操作的周期被称为一帧周期。尽管不特别限制一帧的信号过程,但是优选一帧周期的数量至少大约为 60 次/秒,以便不使观察者注意到闪烁。

[0448] 在本例的显示器件中,根据每个像素的灰度级将视频信号写入像素中。换言之,将模拟信号写入像素。该视频信号是信号电流。

[0449] 在发光周期。灰度级通过保持视频信号来表示。这里,包括本例的像素的显示器件通过擦除操作擦除写入像素的信号。这样,提供擦除周期,直到下一帧周期到来为止。即,插入黑色显示,由此几乎看不到图像的余辉。因而,可以提高运动图像的特性。

[0450] 下面介绍可适用于本例的驱动方法的像素结构。本例的像素可以使用,只要它具有通过扫描强迫像素不发光的装置即可。作为这种装置,在如图 46 所示的像素的情况下,优选使从第一导线 4609 经过电流源晶体管 4601 和转换晶体管 4602 到显示元件 4608 的对置电极 4612 的电流路径为非导电的。

[0451] 大致有两种方法使该电流路径为非导电。作为一种方法,在从第一导线 4609 经过电流源晶体管 4601 和转换晶体管 4602 到显示元件 4608 的对置电极 4612 的电流路径中设置另一开关。然后,通过一行一行地扫描像素,使从第一导线 4609 经过电流源晶体管 4601 和转换晶体管 4602 到显示元件 4608 的对置电极 4612 的开关截止,由此使从第一导线 4609 经过电流源晶体管 4601 和转换晶体管 4602 到显示元件 4608 的对置电极 4612 的电流路径为非导电的。

[0452] 图 86 中示出了这种结构的例子。注意到,与图 46 相同的部分使用相同的附图标记表示,并省略其说明。

[0453] 在图 86 的结构中,在图 46 的结构的基础上,在转换晶体管 4602 的第二端子和第一导线 4609 之间连接第四开关 8601。通过输入到第六导线 8602 的信号控制第四开关 8601 为导通或截止。注意到,设置该开关的部分不限于图 86 的结构。当电流源晶体管 4601 的第一端子和显示元件 4608 的像素电极的连接点是节点 8603 时,开关可以连接在节点 8603 和电流源晶体管 4601 的第一端子或显示元件 4608 的像素电极之间。

[0454] 作为另一种方法,通过一行一行地扫描像素,强制电流源晶体管 4601 和转换晶体管 4602 截止。因此,要求像素具有释放积累在电容元件 4604 中的电荷的装置或者将电位输入到电流源晶体管 4601 和转换晶体管 4602 的栅极端子的装置。

[0455] 首先,图 65 表示具有释放积累在电容元件 4604 中的电荷的装置的像素的一个例子。注意,与图 46 相同的部分用相同的附图标记表示并省略其说明。在图 65 中,电容元件 4604 和第四开关 6501 并联连接。通过输入到第六导线 6502 的信号控制第四开关 6501 为导通或截止。即,当第四开关 6501 导通时,电流源晶体管 4601 的栅极和第一端子短路。这样,保持在电容元件 4604 中的电流源晶体管 4601 的栅-源电压可以设置为 0V。因而,可以使电流源晶体管 4601 截止。

[0456] 此外,图 66 表示具有向电流源晶体管 4601 的栅极端子输入电位的装置的像素的一个例子。应该注意,与图 46 相同的部分用相同的附图标记表示并省略其说明。在图 66 中,在电流源晶体管 4601 的栅极端子和第六导线 6602 之间连接整流元件 6601。该整流元件 6601 连接成使得从电流源晶体管 4601 的栅极端子流到第六导线 6602 的电流的方向是正向电流。只有在强迫电流源晶体管 4601 为截止的情况下,将 L 电平信号输入到第六导线 6602,并在其它情况下,都是将 H 电平信号输入到第六导线 6602。相应地,当第六导线 6602 处于 H 电平时,电流不流到整流元件 6601,而在第六导线 6602 处于 L 电平时,电流从电流源晶体管 4601 流到第六导线 6602。因此,电流源晶体管 4601 的栅极端子的电位比处于 L 电平的第六导线 6602 的电位高了整流元件 6601 的正向阈值电压。此时,电荷经过电流源晶体管 4601 也在电容元件 4604 的第二电极中积累。然后,电流源晶体管 4601 的第一端子的电位也变高。因此,可以强迫电流源晶体管 4601 为截止。

[0457] 此外,图 85 示出了具有向电流源晶体管 4601 的栅极端子输入电位的装置的像素的另一例子。应该注意,与图 46 相同的部分用相同的附图标记表示并省略其说明。在图 85 中,第四开关 8501 连接在电流源晶体管 4601 的栅极端子和显示元件 4608 的对置电极 4612 之间。应该注意,通过向第六导线 8502 输入信号来控制第四开关 8501 为导通或截止。当通过向第六导线 8502 输入信号而使第四开关 8501 导通时,电荷通过电流源晶体管 4601 而储存在电容元件 4604 的第二电极中。相应地,电流源晶体管 4601 截止。

[0458] 应该注意,下面参照图 87 介绍具有图 85 所示像素的显示面板的横截面结构。

[0459] 在基板 8701 上设置基底膜 8702。基板 8701 可以由绝缘基板如玻璃基板、石英基板、塑料基板或陶瓷基板、或者金属基板、半导体基板等构成。基底膜 8702 可通过 CVD 或溅射法形成。例如,可以使用采用 SiH_4 、 N_2O 和 NH_3 作为源材料通过 CVD 形成的氧化硅膜、氮化硅膜、氮氧化硅膜等。而且,同样可以采用它们的叠层。应该注意的是,提供基底膜 8702 是为了防止杂质从基板 8701 扩散到半导体层中。当基板 8701 由玻璃基板或石英基板形成时,可以不必提供基底膜 8702。

[0460] 在基底膜 8702 上形成岛状半导体层。在每个半导体层中,形成在其中形成 N 沟道的沟道形成区 8703、用做源区或漏区的杂质区 8704、以及低浓度杂质区 (LDD 区) 8705。在沟道形成区 8703 上形成栅电极 8707,且其间插入有栅极绝缘膜 8706。作为栅极绝缘膜 8706,可以使用通过 CVD 或溅射法形成的氧化硅膜、氮化硅膜、氮氧化硅膜等。此外,铝 (Al) 膜、铜 (Cu) 膜、含有铝或铜作为主要成分的薄膜、铬 (Cr) 膜、钽 (Ta) 膜、氮化钽 (TaN) 膜、钛 (Ti) 膜、钨 (W) 膜、钼 (Mo) 膜等可用做栅电极 8707。

[0461] 侧壁 8722 形成在栅电极 8707 的侧面上。形成硅化合物之后,例如,形成氧化硅膜、氮化硅膜或氮氧化硅膜以便覆盖栅电极 8707,进行回刻蚀处理,从而形成侧壁 8722。

[0462] 低浓度杂质区 8705 形成在侧壁 8722 下面。即,利用自对准方式形成低浓度杂质区 8705。注意到,不是必须提供侧壁 8722,因为提供它们是为了用自对准方式形成低浓度杂质区 8705。

[0463] 在栅电极 8707、侧壁 8722 和栅极绝缘膜 8706 上形成第一层间绝缘体。第一层间绝缘体包括作为下层的无机绝缘膜 8718 和作为上层的树脂膜。作为无机绝缘膜 8718,可以使用氮化硅膜、氧化硅膜、氮氧化硅膜或通过层叠这些层形成的膜。作为树脂膜,可以使用聚酰亚胺、聚酰胺、丙烯酸、聚酰亚胺酰胺、环氧树脂等。

[0464] 在第一层间绝缘膜上形成第一电极 8709、第二电极 8724、第三电极 8720 和第四电极 8721。第一电极 8709、第二电极 8724 和第四电极 8721 通过接触孔电连接到杂质区 8704。此外,第三电极 8720 通过接触孔电连接到栅电极 8707。第三电极 8720 和第四电极 8721 彼此电连接。钛 (Ti) 膜、铝 (Al) 膜、铜 (Cu) 膜、含有 Ti 的铝膜等用做第一电极 8709 和第二电极 8724。应该注意,在与第一电极 8709、第二电极 8724、第三电极 8720 和第四电极 8721 相同的层中提供导线如信号线的情况下,优选使用具有低电阻的铜。

[0465] 在第一电极 8709、第二电极 8724、第三电极 8720、第四电极 8721 和第一层间绝缘膜 8708 上形成第二层间绝缘体 8710。作为第二层间绝缘体 8710,可以使用无机绝缘膜、树脂膜、或通过堆叠这些层形成的膜。作为无机绝缘膜,可以使用氮化硅膜、氧化硅膜、氮氧化硅膜或通过堆叠这些层形成的膜。作为树脂膜,可以采用聚酰亚胺、聚酰胺、丙烯酸、聚酰亚胺酰胺、环氧树脂等。

[0466] 在第二层间绝缘体 8710 上形成像素电极 8711 和导线 8719。像素电极 8711 和导线 8719 由相同材料形成。即,它们同时形成在相同层中。作为用于像素电极 8711 和导线 8719 的材料,优选使用具有高功函数的材料。例如,可以使用单层的氮化钛 (TiN) 膜、铬 (Cr) 膜、钨 (W) 膜、锌 (Zn) 膜、铂 (Pt) 膜等,氮化钛膜和含有铝作为主要成分的膜的叠层,氮化钛膜、含有铝作为主要成分的膜和氮化钛膜的三层的叠层。利用叠层结构,作为导线的电阻很低,可以获得良好的欧姆接触,并且可以获得作为阳极的功能。通过使用反射光的金

属膜,可以形成不传输光的阳极。

[0467] 绝缘体 8712 形成得覆盖像素电极 8711 和导线 8719 的端部。作为绝缘体 8712,例如,可以使用正型光敏丙烯酸树脂膜。

[0468] 在像素电极 8711 上形成含有有机化合物的层 8713,并且含有有机化合物的层 8713 部分地与绝缘体 8712 交叠。注意,含有有机化合物的层 8713 不形成在导线 8719 上。

[0469] 对置电极 8714 设置在含有有机化合物的层 8713、绝缘体 8712 和导线 8719 上。作为用于对置电极 8714 的材料,优选使用具有低功函数的材料。例如,可以使用铝 (Al)、银 (Ag)、锂 (Li)、钙 (Ca) 的金属薄膜、这些金属的合金、MgAg、MgIn、AlLi、CaF₂、Ca₃N₂ 等。通过按照这种方式使用金属薄膜,可以形成能传输光的阴极。

[0470] 含有有机化合物的层 8713 插入在对置电极 8714 和像素电极 8711 之间的区域包括发光元件 8716。

[0471] 在含有有机化合物的层 8713 被绝缘体 8712 隔离的区域中,形成接合部分 8717,从而使对置电极 8714 和导线 8719 彼此接触。因此,导线 8719 用做对置电极 8714 的辅助电极,由此可以实现对置电极 8714 的低电阻。相应地,可以减小对置电极 8714 的膜厚,这导致光传输率增加。因此,在顶部发射型结构中获得更高亮度,其中在这种顶部发射型结构中,来自发光元件 8716 的光从顶表面射出。

[0472] 可以采用金属薄膜和透明导电膜(如 ITO(氧化铟锡)膜、氧化铟锌 (IZO) 膜、或氧化锌 (ZnO) 膜)的叠层,以便降低对置电极 8714 的电阻。通过这种方式,通过使用金属薄膜和具有透明度的透明导电膜同样可以形成可以传输光的阴极。

[0473] 即,晶体管 8715 对应图 85 的像素中的电流源晶体管 4601,晶体管 8723 执行图 85 的像素中的第四晶体管 8501 的功能。此外,对置电极 8714 对应图 85 的像素中的显示元件 4608 的对置电极 4612。

[0474] 在具有图 87 所示结构的显示面板中,可以减薄对置电极 8714 的膜,由此可以以高亮度从顶表面发射光。因此,可以提高从顶表面射出的光亮度。此外,通过连接对置电极 8714 和导线 8719,可以实现对置电极 8714 和导线 8719 的更低电阻。因此,可以减少功耗。

[0475] 此外,在具有图 47 的像素结构的显示器件中强迫晶体管 101 截止。下面将介绍这种情况下的驱动方法。

[0476] 一个水平周期分为两个阶段,如图 88 所示。这里,将假设前半周期是写入时间,后半周期是擦除时间进行说明。在分割的水平周期中,选择每个扫描线,并且将此时的相应信号输入到信号线。例如,在特定水平周期的前半部选择第 i 行,在后半部选择第 j 行。然后,进行操作,就象在一个水平周期中同时选择两行那样。换言之,使用作为每个水平周期的前半部的写入时间将视频信号从信号线写入像素。然后,在作为该一个水平周期的后半部的擦除时间中不选择像素。此外,利用在作为另一个水平周期的后半部的擦除时间,在擦除时间中将擦除信号从信号线输入到像素。此时,在作为一个水平周期的前半部的写入时间中,不选择像素。因此,可以提供具有高孔径比的像素的显示器件,并且可以提高产量。

[0477] 图 89 表示了包括这种像素的显示器件的例子。显示器件具有信号线驱动电路 8901、第一扫描线驱动电路 8902、第二扫描线驱动电路 8905、和像素部分 8903、其中在像素部分 8903 中像素 8904 对应扫描线 G1-Gm 和信号线 S1-Sn 而设置成矩阵。第一扫描线驱动电路 8902 包括脉冲输出电路 8906 以及连接在每个扫描线 G1-Gm 和脉冲输出电路 8906 之间

的开关 8908。第二扫描线驱动电路 8905 包括脉冲输出电路 8907 以及连接在扫描线 G1-Gm 和脉冲输出电路 8907 之间的开关 8909。

[0478] 应该注意的是,扫描线 Gi(扫描线 G1-Gm 之一)对应图 47 中的第四导线 4614,并且信号线 Sj(信号线 S1-Sn 之一)对应图 47 中的第三导线 4611。

[0479] 时钟信号(G_CLK)、反向时钟信号(G_CLKB)、起动脉冲信号(G_SP)、控制信号(WE)等输入到第一扫描线驱动电路 8902 中。根据这些信号,将选择像素的信号输出到被选择的像素行的第一扫描线 Gi(第一扫描线 G1-Gm 之一)。应该注意的是,此时的信号是在一个水平周期的前半部中的脉冲输出,如图 88 的时序图所示。通过控制信号(WE)控制开关 8908 为导通或截止,由此可以连接或断开脉冲输出电路 8906 和扫描线 G1-Gm。

[0480] 时钟信号(R_CLK)、反向时钟信号(R_CLKB)、起动脉冲信号(R_SP)、控制信号(WE')等输入到第二扫描线驱动电路 8905 中。根据这些信号,将信号输出到被选择的像素行的第二扫描线 Ri(第二扫描线 R1-Rm 之一)。应该注意的是,此时的信号是在一个水平周期的后半部中的脉冲输出,如图 88 的时序图所示。通过控制信号(WE')控制开关 8909 为导通或截止,由此可以电连接或断开脉冲输出电路 8907 和扫描线 G1-Gm。应该注意的是,当开关 8908 和开关 8909 之一电连接时,另一个电断开。

[0481] 时钟信号(S_CLK)、反向时钟信号(S_CLKB)、起动脉冲信号(S_SP)、视频信号(数字视频数据)、控制信号(WE)等输入到信号线驱动电路 8901 中。根据这些信号,将对应每行像素的视频信号输出到每个信号线 S1-Sn。

[0482] 因此,输入到信号线 S1-Sn 的视频信号写入到由从第一扫描线驱动电路 8902 输入到扫描线 Gi(扫描线 G1-Gm 之一)的信号选择的行中的每列的像素 8904 中。然后,通过每个扫描线 G1-Gm 选择每个像素行,由此将对应每个像素 8904 的信号输入到所有像素 8904。每个像素 8904 将写入的视频信号的数据保持一特定周期。然后,每个像素 8904 通过保持视频信号的数据为一特定周期间而保持发光状态或非发光状态。

[0483] 此外,用于使像素不发光的信号(还称为擦除信号)从信号线 S1-Sn 写入到由从第二的扫描线驱动电路 8905 输入到扫描线 Gi(扫描线 G1-Gm 之一)的信号选择的像素行中的每列的像素 8904。然后,由每个扫描线 G1-Gm 选择每个像素行,由此设置非发光阶段。例如,在由从第二扫描线驱动电路 8905 输入到扫描线 Gi 的信号选择第 i 行中的像素时,使信号线 S1-Sn 的电位等于图 47 的像素中的第三导线 4611 的电位。注意,此时信号线 S1-Sn 可以处于浮置状态。

[0484] 因此,通过使用本发明的显示器件,在某个像素行上聚焦的情况下,当输入到某个像素行的信号与将要输入的信号相同时,可以防止该信号被输入到该像素行,这导致对扫描线或信号线的充电和放电的次数减少。结果是,可以降低功耗。

[0485] 本例可以与本说明书中的其它适时方式或例子自由地组合。

[0486] [例 7]

[0487] 在例 7 中,将参照 P 沟道晶体管适用于本发明的像素中所包含的晶体管的情况的图 56 进行介绍。

[0488] 本例中所述的像素包括电流源晶体管 5601、转换晶体管 5602、第一开关晶体管 5603、电容元件 5604、第二开关晶体管 5605、第三开关晶体管 5606、显示元件 5608、第一导线 5609、第二导线 5610、第三导线 5611、对置电极 5612、第四导线 5614、和第五导线 5615。

应该注意的是,电流源晶体管 5601、转换晶体管 5602、第一开关晶体管 5603、第二开关晶体管 5605 和第三开关晶体管 5606 是 P 沟道晶体管。

[0489] 首先,介绍像素的连接结构。

[0490] 电流源晶体管 5601 的第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)经过转换晶体管分别连接到显示元件 5608 的像素电极和第一导线 5609。电流源晶体管 5601 的栅极端子通过第二开关晶体管 5605 连接到第二导线 5610。电容元件 5604 的一个端子连接到电流源晶体管 5601 的栅极端子,电容元件 5604 的另一端子连接到电流源晶体管 5601 的第一端子。因此,电流源晶体管 5601 的栅极电位,即栅-源电压(V_{gs})被保持。电流源晶体管 5601 的栅极经过第二开关晶体管 5605 连接到导线 5610,并通过第二开关晶体管 5605 的导通/截止控制输送给电容元件 5604 的电荷。就是说,当第二开关晶体管 5605 处于导通状态时,电流源晶体管 5601 的栅极端子和第二导线 5610 连接。另一方面,当第二开关晶体管 5605 处于截止状态时,电流源晶体管 5601 的栅极端子和第二导线 5610 断开。

[0491] 在转换晶体管 5602 根据状态而用做电流源的情况下或者它使得源极和漏极之间没有电流流动的情况下(或用做开关),转换晶体管 5602 包括作为转换装置的第一开关晶体管 5603。这里,转换晶体管 5602 用做电流源(或其一部分)的情况被称为电流源操作。此外,转换晶体管 5602 操作使得在源极和漏极之间没有电流流动的情况(或用做开关)或者源-漏电压小的情况被称为短路操作。在图 56 中,转换晶体管 5602 的源极端子和漏极端子可以经过第一开关晶体管 5603 连接。转换晶体管 5602 的栅极端子连接到电流源晶体管 5601 的栅极端子。通过使用第一开关晶体管 5603 可以将转换晶体管 5602 的操作转换为电流源晶体管或短路操作。

[0492] 电流源晶体管 5601 的第一端子经过第三开关晶体管 5606 连接到第三导线 5611。换言之,当第三转换晶体管导通时,在电流源晶体管 5601 的第一端子和第三导线 5611 之间导电。当第三开关晶体管 5606 截止时,电流源晶体管 5601 的第一端子与第三导线 5611 断开。

[0493] 注意到,电容元件 5604 可以具有以下结构:其中通过导线、有源层、电极等插入绝缘膜,或者通过使用电流源晶体管 5601 的栅极电容器而可以省略电容元件 5604。

[0494] 应该注意的是,将预定电位输入到显示元件 5608 的对置电极 5612、第一导线 5609 和第二导线 5610 的每个中。

[0495] 通过将信号输入到第四导线 5614,可以控制第二开关晶体管 5605 和第二开关晶体管 5606 为导通或截止。

[0496] 通过将信号输入到第五导线 5615,控制第一开关晶体管 5603 为导通或截止。

[0497] 根据像素的灰度级将信号输入到第三导线 5611。这个信号对应视频信号,并且信号电流流到第三导线 5611。

[0498] 接着,将参照本例的像素的操作的图 57A-57C 进行说明。

[0499] 应该注意,连接到第三导线 5611 的电流源 5701 设置写入到像素的信号电流 I_{data} 。第三导线 5611 经过电流源 5701 连接到导线 5712。预定电位输入到导线 5712。这里,输入到第一导线 5609、第二导线 5610、导线 5712 和对置电极 5612 的电位分别表示为 V_1 、 V_2 、 V_3 和 V_{com} 。关于电位的关系,至少满足 $V_1 < V_2 < V_3$ 和 $V_1 < V_{com} < V_3$ 。

[0500] 应该注意到,像素的操作包括用于将信号写入像素的信号写入操作和用于发射根据写入到该像素的信号的灰度级的光的发光操作。图 57A 和 57B 是表示信号写入操作的示意图,图 57C 是表示发光操作的示意图。

[0501] 首先,参照图 57A 介绍信号写入操作的瞬时状态。将输入到第四导线 5614 和第五导线的信号设置为 L 电平,由此导通第一、第二和第三开关晶体管 5603、5605 和 5606。相应地,电流如图 57A 所示那样流动。即,由电流源 5701 设置的信号电流 I_{data} 流到电容元件 5604 和电流源晶体管 5601。如果电流 I_c 和电流 I_{tr} 分别流到电容元件 5604 和电流源晶体管 5601,则满足 $I_c + I_{tr} = I_{data}$ 。

[0502] 不久以后电流不流到电容元件 5604,这导致在信号写入操作中的稳定状态。因此,电流如图 57B 所示那样流动。流到电流源晶体管 5601 的电流 I_{tr} 等于信号电流 I_{data} 。即,电流源晶体管 5601 的栅-源电压 V_{gs} 是用于将信号电流 I_{data} 施加于电流源晶体管 5601 所需的电压。用于电流源晶体管 5601 的栅-源电压 V_{gs} 的电荷在电容元件 5604 中积累。

[0503] 应该注意的是,当此时电流源晶体管 5601 的栅极端子和第一端子的电位分别用 V_a 和 V_b 表示时,满足 $V_{gs} = (V_a - V_b)$ 。当显示元件 5608 的正向阈值电压用 V_{ELth} 表示时,优选满足 $(V_{com} - V_b) < V_{ELth}$,由此在信号写入操作时没有电流施加于显示元件 5608。因此,希望将要输入给第二导线 5610 的电位 V_2 设置成满足 $V_1 < V_2 < V_3$ 。当满足 $V_2 = V_{com}$ 时,可以减少像素所需的电源的数量。此外,在信号写入操作时可以将反向偏置施加于显示元件 5608。

[0504] 应该注意的是,即使反向偏置施加于显示元件 5608,电流也不会流到正常显示元件 5608 中(即使有电流流动,也是很少的电流量)。另一方面,在显示元件 5608 具有短路部分的情况下,电流流到短路部分。然后,短路部分绝缘,由此可以改善显示缺陷。

[0505] 接下来,将参照发光操作的图 57C 进行说明。输入到第四导线 5614 和第五导线 4615 的信号设置为 H 电平,由此使第一、第二、第三开关晶体管 5603、5605 和 5606 截止。因此,电流如图 57C 所示那样流动。此时,第二开关晶体管 5605 处于截止状态。因此,电容元件 5604 保持用于将信号电流 I_{data} 施加于电流源晶体管 5601 所需的栅-源电压 V_{gs} 。相应地,将使大约等于信号电流 I_{data} 的电流流动的 V_{gs} 施加于电流源晶体管 5601。

[0506] 这里,晶体管的沟道长度和沟道宽度分别表示为 L 和 W 。当晶体管在饱和区操作时,如果栅-源电压恒定,则流过晶体管的电流值一般与 W/L 成正比。换言之,电流值与沟道宽度 W 成正比,与沟道长度 L 成反比。

[0507] 在本例中,电流源晶体管 5601 的沟道长度和转换晶体管 5602 的沟道长度分别表示为 L_1 和 L_2 ,并且这些晶体管具有相同的沟道宽度。如果电流流过的电流源晶体管 5601 和转换晶体管 5602 一起用做多栅晶体管,则它们用做图 57C 中的电流源。此时,多栅晶体管可以认为具有 $(L_1 + L_2)$ 的沟道长度和 W 的沟道宽度。在图 57C 中,电流流到电流源晶体管 5601 和转换晶体管 5602,并且晶体管具有沟道宽度 W 和沟道长度 $(L_1 + L_2)$ 。因此,在发光操作时,可以将 $I_{data} \times (L_1 / (L_1 + L_2))$ 的电流施加于显示元件 5608。

[0508] 通过这种方式,在设置操作时转换晶体管 5602 短路,并且在发光操作时它作为电流源操作,由此可以将小于在信号写入操作时施加的信号电流的电流量施加于显示元件 5608。换言之,通过调整电流源晶体管 5601 和转换晶体管 5602 的沟道长度,可以将小于在信号写入操作时施加的信号电流的电流量施加于显示元件 5608。

[0509] 应该注意的是,当此时电流源晶体管 5601 的栅极端子和第一端子的电位分别表示为 $V_{a'}$ 和 $V_{b'}$ 时,满足 $V_{gs} = (V_{a'} - V_{b'})$ 。这是因为随着 $V_{b'}$ 增加, $V_{a'}$ 也增加,因为尽管满足 $V_{b'} > V_b$,但是电容元件 5604 也保持栅-源电压 V_{gs} 不变。

[0510] 应该注意的是,当要输入到第四导线 5614 的 L 电平信号和 H 电平信号的电位分别表示为 $V_4(L)$ 和 $V_4(H)$ 时,以下电位是优选的。第二开关晶体管 5605 和第三开关晶体管 5606 的阈值电压分别表示为 V_{th2} 和 V_{th3} 。

[0511] 如图 57B 所示,即使显示元件 5608 的像素电极的电位变为 V_b ,也要求第三开关晶体管 5606 处于导通状态。因此,满足 $V_4(L) < (V_b + V_{th3})$ 。此外,为了使第二开关晶体管 5605 处于导通状态,满足 $V_4(L) < (V_2 + V_{th2})$ 。具体地说,例如,当满足 $V_4 = V_{com}$ 时, $V_4(L)$ 优选是比 V_{com} 低 1-8V 的电位。

[0512] 如图 57C 所示,为了使第三开关晶体管 5606 截止,满足 $V_4(H) > (V_b + V_{th3})$ 。即,当信号电流写入到另一像素时,第三导线 5611 的电位变为 V_b 。因此,在此时不选择的像素中,要求第三开关晶体管 5606 处于截止状态。另一方面,为了使第二开关晶体管 5605 处于截止状态,满足 $V_4(H) > (V_2 + V_{th2})$ 。具体地说,例如,当满足 $V_2 = V_{com}$ 时, $V_4(H)$ 优选是比 V_{com} 高 1-8V 的电位。

[0513] 通过采用本例中所述的像素结构,可以控制在信号写入操作时晶体管的栅极端子的电位,由此防止在信号写入操作时电流流到显示元件中。

[0514] 通过采用图 56 所示的像素结构,像素可以只由 P 沟道晶体管形成,这简化了制造工艺。通常情况下,如图 58 所示,只有第一开关晶体管 5603、第二开关晶体管 5605、第三开关晶体管 5606 可以用作为 P 沟道晶体管的第一开关晶体管 5803、第二开关晶体管 5805 和第三开关晶体管 5806 来代替。

[0515] 此外,通过采用本发明的结构,在信号写入操作时可以满足 $|V_{ds}| > |V_{gs}|$ 。可以使在信号写入操作和发光操作之间 V_{ds} 的变化变小。因此,即使在电流源晶体管 5601 的饱和区中的恒定电流特性(电流平坦度)很差,也可以使在信号写入操作和发光操作之间电流值几乎相等。特别是,当非晶半导体膜(如非晶硅)用于电流源晶体管 5601 的半导体层时,可能使电流源晶体管 5601 的饱和区中的恒定电流特性(电流平坦度)变差。因此,当在非晶半导体膜用于电流源晶体管 5601 的半导体层的情况下而采用本发明的结构时,可以防止显示缺陷。

[0516] 本例可以与本说明书中的其它实施方式或例子自由地组合。

[0517] [例 8]

[0518] 在例 8 中,将参照图 67A 和 67B 介绍具有在上述例子中所述的像素结构的显示面板的结构。

[0519] 应该注意的是,图 67A 是显示面板的顶部平面图,图 67B 是沿着图 67A 的线 A-A' 截取的剖面图。该显示面板包括用虚线表示的信号线驱动电路 6701、像素部分 6702、第一扫描线驱动电路 6703、和第二扫描线驱动电路 6706。此外,提供密封基板 6704 和密封材料 6705。被密封材料 6705 包围的部分是空间 6707。

[0520] 应该注意的是,导线 6708 是用于将信号输入传输到第一扫描线驱动电路 6703、第二扫描线驱动电路 6706 和信号线驱动电路 6701 的导线,并从用做外部输入端子的 FPC(柔性印刷电路) 6709 接收视频信号、时钟信号、起动信号等。IC 芯片(包括存储电路、缓冲电

路等的半导体芯片)6719 通过 COG(玻璃上芯片)等安装在 FPC 6709 和显示面板的连接部分上。应该注意,这里只示出了 FPC 6709;然而,印刷线路板(PWB)可以固定到 FPC 6709 上。本说明书中的显示器件不仅包括显示面板的主体,而且还包括具有 FPC 或固定到其上的 PWB 的显示面板以及其上安装 IC 芯片等的显示面板。

[0521] 接下来,将参照剖面结构的图 67B 进行说明。像素部分 6702 和外围驱动电路(第一扫描线驱动电路 6703、第二扫描线驱动电路 6706、和信号线驱动电路 6701)形成在基板 6710 上。这里,示出了信号线驱动电路 6701 和像素部分 6702。

[0522] 应该注意,信号线驱动电路 6701 由单极晶体管如 N 沟道 TFT 6720 或 N 沟道 TFT 6721 形成。关于像素结构,像素可以通过应用图 2、13、14 或 15 的像素结构而由单极晶体管形成。相应地,外围驱动电路由 N 沟道晶体管形成,由此可以制造单极显示面板。不用说,CMOS 电路可以由 P 沟道晶体管以及单极晶体管形成。此外,在本例中,示出了其中外围驱动电路形成在同一基板上的显示面板;然而,本发明不限于此。所有或部分外围驱动电路都可以形成到 IC 芯片等中并通过 COG 等进行安装。在这种情况下,不要求驱动电路是单极的,并且驱动电路可以与 P 沟道晶体管组合形成。

[0523] 此外,像素部分 6702 包括 TFT 6711 和 6712。应该注意,TFT 6712 的源电极连接到第一电极(像素电极)6713。绝缘体 6714 形成得覆盖第一电极 6713 的端部。这里,绝缘体 6714 采用正性光敏丙烯酸树脂膜。

[0524] 为了获得优异的覆盖率,绝缘体 6714 形成为在绝缘体 6714 的顶端部或底端部具有曲率的弯曲表面。例如,在使用正性光敏丙烯酸作为绝缘体 6714 的材料的情况下,优选只有绝缘体 6714 的顶端部具有带有曲率半径(0.2-3 μm)的弯曲表面。而且,由于光而在刻蚀剂中不可溶解的负性光敏丙烯酸或由于光而在刻蚀剂中可溶解的正性光敏丙烯酸可以用做绝缘体 6714。

[0525] 含有有机化合物的层 6716 和第二电极(对置电极)6717 形成在第一电极 6713 上。这里,优选使用具有高功函数的材料作为第一电极 6713 的材料,所述第一电极 6713 用做阳极。例如,可以采用 ITO(氧化铟锡)膜、氧化铟锌(IZO)膜、氮化钛膜、铬膜、钨膜、Zn 膜、Pt 膜等的单层;氮化钛膜和含有铝作为主要成分的膜的叠层;氮化钛膜、含有铝作为主要成分的膜和氮化钛膜的三层结构等。应该注意,利用叠层结构,如导线的电阻很低,可以获得良好的欧姆接触,并且可以获得作为阳极的功能。

[0526] 含有有机化合物的层 6716 是通过使用蒸发掩模的蒸发法或喷墨法形成的。属于元素周期表的 4 族的金属的络合物用于含有有机化合物的层 6716 的一部分。除此之外,低分子材料或高分子材料也可以组合使用。此外,作为用于含有有机化合物的层的材料,经常使用有机化合物的单层或叠层;然而,在本例中,在由有机化合物形成的膜的一部分中也可以使用无机化合物。而且,还可以使用已知的三元(triplet)材料。

[0527] 此外,作为用于作为阴极并形成在含有有机化合物的层 6716 上的第二电极 6717 的材料,可以使用具有低功函数的材料(Al、Ag、Li、Ca、或其合金,如 MgAg、MgIn、AlLi、CaF₂ 或 Ca₃N₂)。在从含有有机化合物的层 6716 产生的光通过第二电极 6717 的情况下,优选具有较薄厚度的金属薄膜和透明导电膜(ITO(氧化铟锡)膜、氧化铟氧化锌合金(In₂O₃-ZnO)、氧化锌(ZnO)等)的叠层用做第二电极 6717。

[0528] 此外,通过用密封材料 6705 将密封基板 6704 固定到基板 6710 上,可以在由基板

6710、密封基板 6704 和密封材料 6705 包围的空间 6707 中设置发光元件 6718。应该注意，空间 6707 可以用密封材料 6705 以及惰性气体（氮气、氩等）填充。

[0529] 应该注意，环氧基树脂优选用于密封材料 6705。此外，优选这些材料应该尽可能不透湿气或氧。作为用于密封基板 6704 的材料，可以采用玻璃基板、石英基板、由 FRP（玻璃纤维增强塑料）、PVF（聚氟乙烯）、myler、聚酯、丙烯酸等形成的塑料基板。

[0530] 如上所述，可以获得具有本发明的像素结构的显示面板。应该注意，上述结构只是一个例子而已，显示面板的结构不限于这种结构。

[0531] 如图 67A 和 67B 所示，通过在同一基板上形成信号线驱动电路 6701、像素部分 6702、第一扫描线驱动电路 6703 和第二扫描线驱动电路 6706，可以减少显示器件的成本。此外，在这种情况下，单极晶体管用于信号线驱动电路 6701、像素部分 6702、第一扫描线驱动电路 6703 和第二扫描线驱动电路 6706，由此可以简化制造工艺。结果是，可以实现进一步的成本降低。

[0532] 应该注意，显示面板的结构不限于图 67A 所示的结构，其中信号线驱动电路 6701、像素部分 6702、第一扫描线驱动电路 6703、和第二扫描线驱动电路 6706 形成在同一基板上，并且对应信号线驱动电路 6701 的图 68A 所示的信号线驱动电路 6801 可以形成到 IC 芯片中并通过 COG 等安装在显示面板上。应该注意到，图 68A 中的基板 6800、像素部分 6802、第一扫描线驱动电路 6803、第二扫描线驱动电路 6804、FPC 6805、IC 芯片 6806 和 6807、密封基板 6808、和密封材料 6809 分别对应图 67A 中的基板 6710、像素部分 6702、第一扫描线驱动电路 6703、第二扫描线驱动电路 6706、FPC 6709、IC 芯片 6719、密封基板 6704、和密封材料 6705。

[0533] 即，只有需要在高速操作的信号线驱动电路使用 CMOS 等形成到 IC 芯片中，由此降低了功耗。此外，通过将 IC 芯片形成为由硅晶片等形成的半导体芯片，可以实现更高速度操作和更低的功耗。

[0534] 通过在与像素部分 6802 相同的基板上形成第二扫描线驱动电路 6803 和 / 或第一扫描线驱动电路 6804，实现了成本的降低。此外，第二扫描线驱动电路 6803、第一扫描线驱动电路 6804 和像素部分 6802 采用单极晶体管，由此可以实现进一步的成本降低。关于像素部分 6802 的像素结构，可以采用在实施方式 14 中所述的结构。

[0535] 通过这种方式，可以实现高清晰度显示器件的成本降低。此外，通过在 FPC6805 和基板 6800 的连接部分上安装包括功能电路（存储器或缓冲器）的 IC 芯片，可以有效地利用基板面积。

[0536] 而且，图 68B 中所示的对应图 67A 所示的信号线驱动电路 6701、第一扫描线驱动电路 6703、和第二扫描线驱动电路 6706 的信号线驱动电路 6811、第一扫描线驱动电路 6814 和第二扫描线驱动电路 6813 可以形成到 IC 芯片中并通过 COG 等安装到显示面板上。在这种情况下，可以实现高清晰度显示器件的更低功耗。因此，为了获得具有更低功耗的显示器件，优选使用多晶硅用于在像素部分中使用的晶体管的半导体层。应该注意，图 68B 中的基板 6810、像素部分 6812、FPC 6815、IC 芯片 6816 和 6817、密封基板 6818、和密封材料 6819 分别对应图 67A 中的基板 6710、像素部分 6702、FPC 6709、IC 芯片 6716 和 6719、密封基板 6704、和密封材料 6705。

[0537] 此外，通过使用非晶硅用于像素部分 6812 的晶体管的半导体层，可以实现进一步

的成本降低。而且,可以制造大的显示面板。

[0538] 此外,第二扫描线驱动电路、第一扫描线驱动电路和信号线驱动电路不必设置在像素的行方向和列方向。例如,如图 69A 所示,形成在 IC 芯片中的外围驱动电路 6901 可以具有图 68B 所示的第一扫描线驱动电路 6814、第二扫描线驱动电路 6813 和信号线驱动电路 6811 的功能。应该注意,图 69A 中的基板 6900、像素部分 6902、FPC 6904、IC 芯片 6905 和 6906、密封基板 6907 以及密封材料 6908 分别对应图 67A 中的基板 6710、像素部分 6702、FPC 6709、IC 芯片 6719、密封基板 6704 和密封材料 6705。

[0539] 图 69B 是表示图 69A 中所示的显示器件的导线的连接的示意图。提供基板 6910、外围驱动电路 6911、像素部分 6912、以及 FPC 6913 和 6914。信号和电源电位从 FPC 6913 外部地输入给外围驱动电路 6911。来自外围驱动电路 6911 的输出输入到行方向的导线和列方向的导线,这些导线都连接到像素部分 6912 中的像素上。

[0540] 此外,图 70A 和 70B 表示可适用于发光元件 6718 的发光元件的例子。即,参照可应用于在上述例子中所述像素的发光元件结构的图 70A 和 70B 进行说明。

[0541] 在图 70A 所示的发光元件中,阳极 7002、由空穴注入材料形成的空穴注入层 7003、由空穴传输材料形成的空穴传输层 7004、发光层 7005、由电子传输材料形成的电子传输层 7006、由电子注入材料形成的电子注入层 7007、以及阴极 7008 依次形成在基板 7001 上。这里,发光层 7005 可以只由一种发光材料形成;然而,它还可以由两种或更多种材料形成。本发明的元件的结构不限于此。

[0542] 除了图 70A 所示的其中堆叠了每个功能层的叠层结构之外,还有广阔的变化,如由高分子化合物形成的元件、利用三元发光材料的高效元件,所述三元发光材料在发光层中从三元激发状态发光。它还可以适用于白光发光元件,它可以通过使用空穴阻挡层等控制载流子的复合区而将发光区分成两个区域来获得。

[0543] 图 70A 所示的本发明的元件可以通过在具有阳极 7002(ITO) 的基板 7001 上依次淀积空穴注入材料、空穴传输材料和发光材料来形成。接着,淀积电子传输材料和电子注入材料,最后通过蒸发法形成阴极 7008。

[0544] 适合于空穴注入材料、空穴传输材料、电子传输材料、电子注入材料和发光材料的材料如下。

[0545] 作为空穴注入材料,可获得有机化合物,如卟啉基化合物、酞菁(以下称为“H₂Pc”)、铜酞菁(以下称为“CuPc”)等。此外,具有比要使用的空穴传输材料的电离电位小的电离电位值并具有空穴传输功能的材料也可用做空穴注入材料。还有通过化学掺杂导电高分子化合物获得的材料,其包括聚苯胺、用聚苯乙烯磺酸酯(以下称为“PSS”)等掺杂的聚乙烯二氧噻吩(以下称为“PEDOT”)。而且,鉴于阳极的平面化,高分子绝缘体化合物是有效的,并且经常使用聚酰亚胺(以下称为“PI”)。此外,还使用无机化合物,除了金属薄膜如金或铂之外,还包括氧化铝(以下称为“氧化铝”)的超薄膜。

[0546] 芳香胺基(即,具有苯环-氮的键的芳香胺基)化合物最广泛地用做空穴传输材料。广泛地使用的材料包括 4,4'-双(二苯基氨基)-联苯(以下称为“TAD”),其衍生物,如 4,4'-双[N-(3-甲基苯基)-N-苯基-氨基]-联苯基(一下称为“TPD”)4,4'-双[N-(1-萘基)-N-苯基-氨基]-联苯基(以下称为“a-NPD”),和星状破裂芳香胺化合物,如 4,4',4''-三(N,N-二苯基-氨基)-三苯胺(以下称为“TDATA”)和 4,4',4''-三[N-(3-甲

基苯基)-N-苯基-氨基]三苯胺(以下称为“MTDATA”)。

[0547] 作为电子传输材料,经常使用金属络合物,包括具有喹啉骨架或苯并喹啉骨架的金属络合物,如Alq、BAIq、三(4-甲基-8-喹啉)铝(以下称为“Almq”)、或双(10-羟基苯[h]喹啉)铍(以下称为“BeBq”),此外,可以采用具有恶唑基或噻唑基配位体的金属络合物,如双[2-(2-羟基苯基)-苯并恶唑]锌(以下称为“Zn(BOX)₂”)或双[2-(2-羟基苯基)-苯并噻唑]锌(以下称为“Zn(BTZ)₂”)。此外,除了金属络合物,恶二唑衍生物,如2-(4-联苯基)-5-(4-叔-丁基苯基)-1,3,4-恶二唑(以下称为“PBD”)和OXD-7,三唑衍生物,如TAZ和3-(4-叔-丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-2,3,4-三唑(以下称为“p-EtTAZ”),和菲咯啉衍生物,如红菲绕啉(以下称为“BPhen”)和BCP具有电子传输性能。

[0548] 作为电子注入材料,可以采用上述电子传输材料。此外,经常使用超薄绝缘体膜,例如金属卤化物,如氟化钙、氟化锂、或氟化铯,碱金属氧化物,如氧化锂等。而且碱金属络合物例如乙酰丙酮化锂(以下称为“Li(acac)”)或8-喹啉-锂(以下称为“Li_q”)也是可以使用的。

[0549] 作为发光材料,除了上述金属络合物如Alq、Almq、BeBq、BAIq、Zn(BOX)₂和Zn(BTZ)₂之外,还可以获得各种荧光颜料。荧光颜料包括蓝色的4,4'-双(2,2-联苯基-乙烯基)-联苯基和橙红色的4-(氰亚甲基)-2-甲基-6-(p-二甲基氨基苯乙烯基)-4H-吡喃,等等。而且,三元发光材料也是适合的,主要包括具有铂或铱作为中心金属的络合物。作为三元发光材料,已知三(2-苯基吡啶)铱、双(2-4'-tryl)吡啶-N, C^{2'})乙酰丙酮化铱(以下称为“acacIr(tpy)₂”)2,3,7,8,12,13,17,18-八乙基-21H,23H-卟啉-铂等。

[0550] 通过组合地使用各具有如上所述功能的这些材料,可以形成高度可靠的发光元件。

[0551] 在上述例子所示的图56的像素的情况下,其中按照与图70A相反的顺序形成多层的发光元件可如图70B所示那样使用。即,阴极7018、由电子注入材料形成的电子注入层7017、由电子传输材料形成的电子传输层7016、发光层7015、由空穴传输材料形成的空穴传输层7014、由空穴注入材料形成的空穴注入层7013和阳极7012依次层叠在基板7011上。

[0552] 此外,为了提取发光元件的光发射,阳极和阴极中的至少一个必须是透明的。TFT和发光元件形成在基板上;并且存在具有顶部发射型结构、具有底部发射型结构和具有双发射型结构的发光元件,其中在顶部发射型结构中,通过与基板相反一侧的表面取出光发射;在底部发射型结构中,通过基板一侧的表面取出光发射;在双发射型结构中,分别通过与基板相反一侧的表面和基板一侧上的表面取出光发射。本发明的像素结构可适用于具有任何发射型结构的发光元件。

[0553] 下面参照具有顶部发射型结构的发光元件的图71A进行说明。

[0554] 驱动TFT 7101形成在基板7100上,并且第一电极7102形成得与驱动TFT7101的源电极接触,并且在第一电极7102上形成含有有机化合物的层7103和第二电极7104。

[0555] 此外,第一电极7102是发光元件的阳极。第二电极7104是发光元件的阴极。即,含有有机化合物的层7103插入到第一电极7102和第二电极7104之间的区域对应发光元件。

[0556] 此外,作为用于用做阳极的第一电极 7102 的材料,优选使用具有高功函数的材料。例如,可以使用氮化钛膜、铬膜、钨膜、Zn 膜、Pt 膜等的单层;氮化钛膜和含有铝作为主要成分的膜的叠层;氮化钛膜、含有铝作为主要成分的膜和氮化钛膜的三层叠层等。利用这种叠层结构,作为导线的电阻低,可以获得良好的欧姆接触,此外,可以获得作为阳极的功能。通过使用反射光的金属膜,可以形成不传输光的阳极。

[0557] 作为用于用做阴极的第二电极 7104 的材料,优选使用由具有低功函数的材料形成的薄金属膜 (Al、Ag、Li、Ca、或其合金,如 MgAg、MgIn、AlLi、CaF₂ 或 Ca₃N₂) 和 (ITO(氧化铟锡)、氧化铟锌 (IZO)、氧化锌 (ZnO) 等) 的透明导电膜的叠层。通过按照这种方式使用金属薄膜和具有透明度的透明导电膜可以形成能传输光的阴极。

[0558] 通过这种方式,如图 71A 中的箭头所示,可以将从发光元件发射的光提取到顶表面。即,在应用于图 67A 和 67B 所示的显示面板的情况下,光发射到密封基板 6704 一侧。因此,在将具有顶部发射型结构的发光元件用于显示器件的情况下,透光基板用做密封基板 6704。

[0559] 在提供光学膜的情况下,光学膜可以设置在密封基板 6704 上。

[0560] 在上述例子中,在图 66 所示的像素结构的情况下,由用做阴极并具有低功函数的材料如 MgAg、MgIn 或 AlLi 形成的金属膜可用于第一电极 7102。对于第二电极 7104,可使用透明导电膜如 ITO(氧化铟锡)膜或氧化铟锌 (IZO) 膜。相应地,利用这种结构,可以提高顶部光发射的透光度。

[0561] 另外,参照图 71B 介绍具有底部发射型结构的发光元件。使用与图 71A 中相同的附图标记,因为除了光发射结构以外,结构是相同的。

[0562] 这里,作为用于用做阳极的第一电极 7102 的材料,优选使用具有高功函数的材料。例如,可使用透明导电膜如 ITO(氧化铟锡)膜或氧化铟锌 (IZO) 膜。通过使用具有透明度的透明导电膜,可以形成能传输光的阳极。

[0563] 作为用于用做阴极的第二电极 7104 的材料,可以使用由具有低功函数的材料 (Al、Ag、Li、Ca、或其合金,如 MgAg、MgIn、AlLi、CaF₂ 或 Ca₃N₂) 形成的金属膜。通过使用反射光的金属膜,可以形成不传输光的阴极。

[0564] 通过这种方式,可以将发光元件发射的光提取到底表面,如图 71B 中的箭头所示。即,在应用于图 67A 和 67B 的显示面板的情况下,光发射到基板 6710 一侧。因此,在将具有底部发射型结构的发光元件用于显示器件的情况下,透光基板用做基板 6710。

[0565] 在提供光学膜的情况下,光学膜可以设置在基板 6710 上。

[0566] 下面参照图 71C 介绍具有双发射型结构的发光元件。使用与图 71A 中相同的附图标记,因为除了光发射结构之外,其余结构都相同。

[0567] 这里,作为用于用做阳极的第一电极 7102 的材料,优选使用具有高功函数的材料。例如,可以使用透明导电膜如 ITO(氧化铟锡)膜或氧化铟锌 (IZO) 膜。通过使用具有透明度的透明导电膜,可以形成能传输光的阳极。

[0568] 作为用于用做阴极的第二电极 7104 的材料,优选使用由具有低功函数的材料 (Al、Ag、Li、Ca、或其合金,如 MgAg、MgIn、AlLi、CaF₂ 或 Ca₃N₂) 形成的薄金属膜和透明导电膜 (ITO(氧化铟锡)、氧化铟氧化锌 (In₂O₃-ZnO) 合金、氧化锌 (ZnO) 等) 的叠层。通过按照这种方式使用金属薄膜和具有透明度的透明导电膜,可以形成能传输光的阴极。

[0569] 通过这种方式,如图 71C 中的箭头所示,可以将从发光元件发射的光提取到两个表面。即,在应用于图 67A 和 67B 所示的显示面板的情况下,光发射到基板 6160 一侧和密封基板 6704 一侧。因此。在将具有双发射型结构的发光元件用于显示器件的情况下,透光基板用做基板 6710 和密封基板 6704。

[0570] 在提供光学膜的情况下,光学膜可以设置在基板 6710 和密封基板 6704 上。

[0571] 本发明还可应用于显示器件,通过使用白光发光元件和滤色器可实现全色显示。

[0572] 如图 72 所示,在基板 7200 上形成基底膜 7202,并在其上形成驱动 TFT7201。形成与驱动 TFT 7201 的源电极接触的第一电极 7203,并且在其上形成含有有机化合物的层 7204 和第二电极 7205。

[0573] 第一电极 7203 是发光元件的阳极。第二电极 7205 是发光元件的阴极。即,其中含有有机化合物的层 7204 插入第一电极 7203 和第二电极 7205 之间的区域对应发光元件。在图 72 所示的结构中,发射白光。红色滤色器 7206R、绿色滤色器 7206G、和蓝色滤色器 7206B 设置在发光元件上,由此可以进行全色显示。此外,提供用于分开这些滤色器的黑色基体(还称为 BM)7207。

[0574] 发光元件的上述结构可组合使用,并且可以适合于具有本发明的像素结构的显示器件。上述的显示面板和发光元件的结构只是例子而已,不必说,本发明的像素结构可适用于具有其它结构的显示器件。

[0575] 接着,介绍显示面板的像素部分的部分剖面图。

[0576] 首先,参照图 73A 和 73B 以及图 74A 和 74B 介绍使用结晶半导体膜(多晶硅(p-Si:H)膜)作为晶体管的半导体层的情况。

[0577] 这里,例如通过公知膜形成方法在基板上形成非晶硅(a-Si)膜,获得半导体层。注意,该半导体膜不限于非晶硅膜,可以采用具有非晶结构的任何半导体膜(包括微晶半导体膜)。此外,还可以采用具有非晶结构的化合物半导体膜,如非晶硅锗膜。

[0578] 然后,通过激光结晶、使用 RTA 或退火炉的热结晶、使用促进结晶的金属元件的热结晶等对非晶硅膜进行结晶。不用说,这种结晶可以组组合进行。

[0579] 作为上述结晶的结果,在非晶半导体膜的一部分中形成结晶区。

[0580] 此外,将具有部分增加的结晶性的结晶半导体膜构图成所希望的形状,并且用该结晶区形成岛状半导体膜(通过分开一个半导体膜形成的多个膜中的每个膜)。这个半导体膜用做晶体管的半导体层。注意,这种构图处理了膜形状,这意味着通过光刻技术(包括在光敏丙烯酸中形成接触孔和处理光敏丙烯酸,以便形成间隔层)形成膜图形、通过光刻技术形成掩模图形、和使用掩模图形的刻蚀等。

[0581] 如图 73A 所示,在基板 26101 上形成基底膜 26102,并在其上形成半导体层。该半导体层包括:用做源区或漏区的沟道形成区 26103 和杂质区 26105,这些区域位于驱动晶体管 26118 中;和用做下电极的沟道形成区 26106、LDD 区 26107、和杂质区 26108,这些区域位于电容元件 26119 中。注意,可以对沟道形成区 26103 和 26106 进行沟道掺杂。

[0582] 作为基板,可以采用玻璃基板、石英基板、陶瓷基板、塑料基板等。基底膜 26102 可以使用氮化铝(AlN)、氧化硅(SiO_2)、氮氧化硅(SiO_xN_y)等的单层或者其叠层形成。

[0583] 栅电极 26110 和电容元件的上电极 26111 形成在半导体层上,且栅极绝缘膜 26109 置于其间。

[0584] 层间绝缘膜 26112 形成得覆盖驱动晶体管 26118 和电容元件 26119。然后,在层间绝缘膜 26112 中形成接触孔,其中导线 26113 通过该接触孔与杂质区 26105 接触。形成与导线 26113 接触的像素电极 26114,并且形成第二层间绝缘体 26115 使其覆盖像素电极 26114 和导线 26113 的端部。这里,第二层间绝缘体 26115 是用正性光敏丙烯酸树脂膜形成的。然后,在像素电极 26114 上形成包含有机化合物的层 26116 和对置电极 26117。因此,在含有有机化合物的层 26116 插入像素电极 26114 和对置电极 26117 之间的区域中形成发光元件 26120。

[0585] 此外,如图 73B 所示,可以设置与上电极 26111 交叠的 LDD 区 26202,其形成电容元件 26119 的下电极的一部分。注意,与图 73A 相同的部分用相同的附图标记表示,并且省略其说明。

[0586] 此外,如图 74A 所示,提供第二上电极 26301,其形成在与导线 26113 相同的层中并与驱动晶体管 26118 的杂质区 26105 接触。注意,与图 73A 相同的部分用相同的附图标记表示,并省略其说明。通过在第二上电极 26301 和上电极 26111 之间插入层间绝缘膜 26112 形成第二电容元件。此外,由于第二上电极 26301 与杂质区 26108 接触,因此第一电容元件和第二电容元件并联连接,从而获得具有第一和第二电容元件的电容元件 26302,所述第一电容元件具有如下结构:其中栅极绝缘膜 26109 插入上电极 26111 和沟道形成区 26106 之间,所述第二电容元件具有如下结构:其中层间绝缘膜 26112 插入上电极 26111 和第二上电极 26301 之间。由于电容元件 26302 具有第一和第二电容元件两者的总电容,因此可以在小面积中形成具有大电容的电容元件。即,在本发明的像素结构中使用该电容元件将导致进一步提高孔径比。

[0587] 或者,可以采用如图 74B 所示的电容元件的结构。基底膜 27102 形成在基板 27101 上,并在其上形成半导体层。该半导体层包括用做驱动晶体管 27118 的源区或漏区的沟道形成区 27103 和杂质区 27105。注意,可以对沟道形成区 27103 进行沟道掺杂。

[0588] 作为基板,可以采用玻璃基板、石英基板、陶瓷基板、塑料基板等。基底膜 27102 可以使用氮化铝 (AlN)、氧化硅 (SiO_2)、氮氧化硅 (SiO_xN_y) 等的单层、或者其叠层形成。

[0589] 栅电极 27107 和第一电极 27108 形成在半导体层上,且栅极绝缘膜 27106 置于其间。

[0590] 第一层间绝缘膜 27109 形成得覆盖驱动晶体管 27118 和第一电极 27108。然后,在第一层间绝缘膜 27109 中形成接触孔,其中导线 27110 通过该接触孔与杂质区 27105 接触。此外,在与导线 27110 相同的层中并利用与其相同的材料形成第二电极 27111。

[0591] 此外,第二层间绝缘体 27112 形成得覆盖导线 27110 和第二电极 27111。然后,在第二层间绝缘体 27112 中形成接触孔,像素电极 27113 通过该接触孔与导线 27110 接触。在与像素电极 27113 相同的层中并利用与其相同的材料形成第三电极 27114。这里,电容元件 27119 由第一电极 27108、第二电极 27111 和第三电极 27114 形成。

[0592] 形成覆盖像素电极 27113 和第三电极 27114 的端部的绝缘体。在第三层间绝缘体 27115 和第三电极 27114 上形成含有有机化合物的层 27116 和对置电极 27117。然后,在其中含有有机化合物的层 27116 插入像素电极 27113 和对置电极 27117 之间的区域中形成发光元件 27120。

[0593] 如上所述,可以提供图 73A 和 73B 以及图 74A 和 74B 所示的每个结构作为使用结

晶半导体膜作为其半导体层的晶体管结构。注意,具有图 73A 和 73B 以及图 74A 和 74B 所示结构的晶体管是具有顶栅结构的晶体管的例子。即,该晶体管可以是 P 沟道晶体管或 N 沟道晶体管。在该晶体管是 N 沟道晶体管的情况下,可以形成与栅电极交叠的 LDD 区,或者一部分 LDD 区可以形成与栅电极交叠。此外,栅电极具有锥形形状,LDD 区可以按照自对准方式设置在栅电极的锥形部分的下面。此外,栅电极的数量不限于两个,也可以采用具有三个或更多个栅电极的多栅结构,或者还可以采用单栅结构。

[0594] 例如,通过使用结晶半导体膜用于包含在本发明的像素中的晶体管的半导体层(沟道形成区、源区、漏区等),可以更容易地在与图 49 中的像素部分 4903 相同的基板上形成第一扫描线驱动电路 4902A、第二扫描线驱动电路 4902B、和信号线驱动电路 4901。

[0595] 接着,作为使用多晶硅(p-Si)作为其半导体层的晶体管的结构,图 75 表示使用晶体管的显示面板的部分剖面图,该晶体管具有如下结构:其中栅电极插入基板和半导体层之间,即,该晶体管具有底栅结构,其中栅电极位于半导体层的下面。

[0596] 基底膜 7502 形成在基板 7501 上。然后,在基底膜 7502 上形成栅电极 7503。在与栅电极相同的层中并利用与其相同的材料形成第一电极 7504。作为栅电极 7503 的材料,可以使用添加了磷的多晶硅。除了多晶硅之外,还可以使用作为金属和硅的化合物的硅化物。

[0597] 然后,形成覆盖栅电极 7503 和第一电极 7504 的栅极绝缘膜 7505。作为栅极绝缘膜 7505,使用氧化硅膜、氮化硅膜等。

[0598] 在栅极绝缘膜 7505 上形成半导体层。半导体层包括位于驱动晶体管 7522 中并用做源区或漏区的沟道形成区 7506、LDD 区 7507 和杂质区 7508;以及用做电容元件 7523 的第二电极的沟道形成区 7509、LDD 区 7510 和杂质区 7511。注意,可以对沟道形成区 7506 和 7509 进行沟道掺杂。

[0599] 作为基板,可以使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基底膜 7502 可以使用氮化铝(AlN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层、或者其叠层形成。

[0600] 形成覆盖半导体层的第一层间绝缘膜 7512。然后,在第一层间绝缘膜 7512 中形成接触孔,导线 7513 通过该接触孔与杂质区 7508 接触。在与导线 7513 相同的层中并利用与其相同的材料形成第三电极 7514。电容元件 7523 形成有第一电极 7504、第二电极和第三电极 7514。

[0601] 此外,在第一层间绝缘膜 7512 中形成开口部分 7515。形成第二层间绝缘体 7516 以覆盖驱动晶体管 7522、电容元件 7523 和开口部分 7515。然后,在第二层间绝缘体 7516 中形成接触孔,通过该接触孔形成像素电极 7517。然后,形成覆盖像素电极 7517 的端部的绝缘体 7518。例如,可以使用正性光敏丙烯酸树脂膜。然后,在像素电极 7517 上形成含有有机化合物的层 7519 和对置电极 7520。这样,在含有有机化合物的层 7519 插入像素电极 7517 和对置电极 7520 之间的区域中形成发光元件 7521。开口部分 7515 位于发光元件 7521 的下面。即,在从发光元件 7521 发射的光从基板侧射出的情况下,由于开口部分 7515 的存在而提高了透射率。

[0602] 此外,第四电极 7524 可以形成在与图 75A 中的像素电极 7517 相同的层中并用与其相同的材料形成,以便获得如图 75B 所示的结构。在这种情况下,电容元件 7525 可以用第一电极 7504、第二电极、第三电极 7514 和第四电极 7524 形成。

[0603] 接下来,介绍使用非晶硅(a-Si:H)膜作为晶体管的半导体层的情况。图 76A 和

76B 表示顶栅晶体管,图 77A、77B、75A 和 75B 表示底栅晶体管的情况。

[0604] 图 76A 表示具有正向交错结构的晶体管的剖面图,其使用非晶硅作为其半导体层。在基板 7601 上形成基底膜 7602。此外,在基底膜 7602 上形成像素电极 7603。此外,在与像素电极 7603 相同的层中并用与其相同的材料形成第一电极 7604。

[0605] 作为基板,可以采用玻璃基板、石英基板、陶瓷基板、塑料基板等。基底膜 7602 可以使用氮化铝 (AlN)、氧化硅 (SiO_2)、氮氧化硅 (SiO_xN_y) 等的单层、或者其叠层形成。

[0606] 在基底膜 7602 上形成导线 7605 和 7606,并用导线 7605 覆盖像素电极 7603 的端部。分别在导线 7605 和 7606 上形成各具有 N 型导电类型的 N 型半导体层 7607 和 7608。此外,在导线 7605 和 7606 之间且在基底膜 7602 上形成半导体层 7609,其一部分延伸成覆盖 N 型半导体层 7607 和 7608。注意。这个半导体层是用非晶半导体膜如非晶硅 (a-Si:H) 膜或微晶半导体 (μ -Si:H) 膜形成的。然后,在半导体层 7609 上形成栅极绝缘膜 7610,在与栅极绝缘膜 7610 相同的层中并用与其相同的材料形成绝缘膜 7611,并且绝缘膜 7611 覆盖第一电极 7604。注意,作为栅极绝缘膜 7610,可以采用氧化硅膜、氮化硅膜等。

[0607] 在栅极绝缘膜 7610 上形成栅电极 7612。此外,在与栅电极相同的层中并用与其相同的材料形成第二电极 7613,并且该第二电极 7613 位于第一电极 7604 上,且其间插入有绝缘膜 7611。形成其中绝缘膜 7611 插入在第一电极 7604 和第二电极 7613 之间的电容元件 7619。形成覆盖像素电极 7603、驱动晶体管 7618 和电容元件 7619 的端部的层间绝缘体 7614。

[0608] 在层间绝缘体 7614 和位于层间绝缘体 7614 的开口部分中的像素电极 7603 上形成含有有机化合物的层 7615 和对置电极 7616。这样,在含有有机化合物的层 7615 插入像素电极 7603 和对置电极 7616 之间的区域中形成发光元件 7617。

[0609] 图 76A 所示的第一电极 7604 象图 76B 所示的第一电极 7620 那样形成。第一电极 7620 形成在与导线 7605 和 7606 相同的层中并用与其相同的材料形成。

[0610] 图 77A 和 77B 是具有采用非晶硅作为其半导体层的底栅晶体管的显示面板的部分剖面图。

[0611] 在基板 7701 上形成基底膜 7702。在基底膜 7702 上形成栅电极 7703。在与栅电极 7703 相同的层中并用与其相同的材料形成第一电极 7704。作为栅电极 7703 的材料,可以采用添加磷的多晶硅。除了多晶硅之外,还可以形成作为金属和硅的化合物的硅化物。

[0612] 然后,形成覆盖栅电极 7703 和第一电极 7704 的栅极绝缘膜 7705。作为栅极绝缘膜 7705,使用氧化硅膜、氮化硅膜等。

[0613] 在栅极绝缘膜 7705 上形成半导体层 7706。此外,在与半导体层 7706 相同的层中并用与其相同的材料形成半导体层 7707。

[0614] 作为基板,可以采用玻璃基板、石英基板、陶瓷基板、塑料基板等。基底膜 7602 可以使用氮化铝 (AlN)、氧化硅 (SiO_2)、氮氧化硅 (SiO_xN_y) 等的单层、或者其叠层形成。

[0615] 在半导体层 7706 上形成具有 N 型导电类型的 N 型半导体层 7708 和 7709,并在半导体层 7707 上形成 N 型半导体层 7710。

[0616] 分别在 N 型半导体层 7708 和 7709 上形成导线 7711 和 7712,并在与导线 7711 和 7712 相同的层中、用与其相同的材料在 N 型半导体层 7710 上形成导电层 7713。

[0617] 这样,用半导体层 7707、N 型半导体层 7710 和导电层 7713 形成第二电极。注意,

形成具有如下结构的电容元件 7720 :其中栅极绝缘膜 7705 插入第二电极和第一电极 7704 之间。

[0618] 导线 7711 的一个端部延长,并且像素电极 7714 形成得与延长导线 7711 的上部接触。

[0619] 此外,形成覆盖像素电极 7714、驱动晶体管 7719 和电容元件 7720 的端部的绝缘体 7715。

[0620] 然后,在像素电极 7714 和绝缘体 7715 上形成含有有机化合物的层 7716 和对置电极 7717。在含有有机化合物的层 7716 插入像素电极 7714 和对置电极 7717 之间的区域中形成发光元件 7718。

[0621] 不必形成成为电容元件的第二电极的一部分的半导体层 7707 和 N 型半导体层 77460。即,第二电极可以是导电层 7713,从而电容元件可以具有这样的结构,使得栅极绝缘膜插入第一电极 7704 和导电层 7713 之间。

[0622] 注意像素电极 7714 是在形成图 77A 中的导线 7711 之前形成的,由此可以获得图 77B 所示的电容元件 7722,其具有如下结构:其中栅极绝缘膜 7705 插入第一电极 7704 和由像素电极 7714 形成的第二电极 7721 之间。

[0623] 尽管图 77A 和 77B 表示了反向交错沟道-刻蚀型晶体管,但是也可以采用沟道-保护型晶体管。下面参照图 78A 和 78B 介绍沟道-保护型晶体管。

[0624] 图 78A 所示的沟道-保护型晶体管不同于图 77A 所示的沟道-刻蚀型驱动晶体管 7719 之处在于:用做刻蚀掩模的绝缘体 7801 设置在半导体层 7706 中的将要形成沟道的区域上。除此之外的相同部分用相同的附图标记表示。

[0625] 同样,图 78B 所示的沟道-保护型晶体管不同于图 77B 所示的沟道-刻蚀型驱动晶体管 7719 之处在于:用做刻蚀掩模的绝缘体 7802 设置在沟道-刻蚀型驱动晶体管 7719 的半导体层 7706 中的将要形成沟道的区域上。除此之外的相同部分用相同的附图标记表示。

[0626] 通过使用非晶半导体膜作为包含在本发明的像素中的晶体管的半导体层(沟道形成区、源区、漏区等),可以降低制造成本。例如,通过使用图 47 所示的像素结构而应用了非晶半导体膜。

[0627] 注意,本发明的像素结构可适用的晶体管和电容元件的结构不限于上述这些结构,还可以使用具有各种结构的晶体管和电容元件。

[0628] 本例可以与本说明书中的其它实施方式或例子自由组合。

[0629] [例 9]

[0630] 本发明的显示器件可适用于各种电子器件,具体地说,可适用于电子器件的显示部分。该电子器件包括照相机如视频照相机和数字照相机、护目镜型显示器、导航系统、音频再现装置(汽车音频部件立体声系统、音频部件立体声系统等)、计算机、游戏机、便携式信息终端(可移动计算机、移动电话、移动游戏机、电子笔记本等)、设有记录介质的图像再现装置(具体地说,是用于再现记录介质如数字通用盘(DVD)的内容和具有用于显示再现图像的显示器的装置)等。

[0631] 图 84A 表示一种显示器,其包括外壳 84101、支撑底座 84102、显示部分 84103、扬声器部分 84104、视频输入端子 84105 等。具有本发明的像素结构的显示器件可用于显示部分

84103。注意,该显示器包括用于显示信息的所有显示器件,如用于个人计算机的,接收电视广播和显示广告的。使用具有本发明的像素结构的显示器件作为显示部分 84103 的显示器可以减少功耗并防止显示缺陷。此外,可以实现成本降低。

[0632] 近年来,对大尺寸显示器的需求日益增长。随着显示器变大,出现了成本增加的问题。因此,这是尽可能减少制造成本和以尽可能低的价格提供高质量产品的措施。

[0633] 例如,通过将图 47 的像素结构等应用于显示面板的像素部分,可以提供用单极晶体管形成的显示面板。因此,可以减少制造步骤的数量,这就可以降低制造成本。

[0634] 此外,通过在相同的基板上形成像素部分和外围驱动电路,如图 67A 所示,可以使用包括单极晶体管的电路形成显示面板。

[0635] 此外,通过使用非晶半导体(如非晶硅(a-Si:H))作为构成像素部分的电路中的晶体管的半导体层,可以简化制造工艺和实现成本的进一步减少。在这种情况下,优选在像素部分外围的驱动电路形成在 IC 芯片中并通过 COG 等安装在显示面板上,如图 68B 和 69A 所示。通过这种方式,通过使用非晶半导体,容易增大显示器的尺寸。

[0636] 图 84B 表示一种照相机,其包括主体 84201、显示部分 84202、图像接收部分 84203、操作按键 84204、外部连接端口 84205、快门 84206 等。

[0637] 近年来,随着数字照相机等的性能的发展,加强了其竞争性制造。因此,尽可能以低价格提供更高性能产品是很重要的。使用具有本发明的像素结构的显示器件作为显示部分 84202 的数字照相机可以减少功耗并防止显示缺陷。此外,可以实现成本降低。

[0638] 例如,通过使用图 47 的像素结构作为像素部分,可以由单极晶体管构成像素部分。此外,如图 68A 所示,通过将其工作速度高的信号线驱动电路形成到 IC 芯片中,并且在与像素部分相同的基板上形成工作速度相对低的具有由单极晶体管构成的电路的扫描线驱动电路,可以实现更高的性能和可以降低成本。另外,通过使用非晶半导体如非晶硅作为像素部分中的晶体管的半导体层和在与像素部分相同的基板上形成的扫描线驱动电路,可以实现成本的进一步降低。

[0639] 图 84C 表示一种计算机,其包括主体 84301、外壳 84302、显示部分 84303、键盘 84304、外部连接端口 84305、点击鼠标 84306 等。使用具有本发明的像素结构的显示器件作为显示部分 84303 的计算机可以减少功耗并防止显示缺陷。此外,可以降低成本。

[0640] 图 84D 表示一种可移动计算机,其包括主体 84401、显示部分 84402、开关 84403、操作键 84404、红外端口 84405 等。使用具有本发明的像素结构的显示器件作为显示部分 84402 的可移动计算机可减少功耗和防止显示缺陷。此外,可以降低成本。

[0641] 图 84E 表示一种具有记录介质的便携式图像再现装置(具体地说,是 DVD 播放器),其包括主体 84501、外壳 84502、显示部分 A 84503、显示部分 B 84504、记录介质(DVD 等)读取部分 84505、操作键 84506、扬声器部分 84507 等。显示部分 A 84503 主要显示视频数据,显示部分 B 84504 主要显示文本数据。使用具有本发明的像素结构的显示器件作为显示部分 A 84503 和 B 84504 的图像再现装置可减少功耗和防止显示缺陷。此外,可以降低成本。

[0642] 图 84F 表示一种护目镜型显示器,其包括主体 84601、显示部分 84602、耳机 84603、和支撑部分 84604。使用具有本发明的像素结构的显示器件作为显示部分 84602 的护目镜型显示器可减少功耗和防止显示缺陷。此外,可以降低成本。

[0643] 图 84G 表示一种便携式游戏机,其包括外壳 84701、显示部分 84702、扬声器部分 84703、操作键 84704、记录介质插入部分 84705 等。使用具有本发明的像素结构的显示器件作为显示部分 84702 的便携式游戏机可减少功耗和防止显示缺陷。此外,可以降低成本。

[0644] 图 84H 表示一种具有电视接收功能的数字照相机,其包括主体 84801、显示部分 84802、操作键 84803、扬声器 84804、快门 84805、图像接收部分 84806、天线 84807 等。使用具有本发明的像素结构的显示器件作为显示部分 84802 的具有电视接收功能的数字照相机可减少功耗和防止显示缺陷。此外,可以降低成本。

[0645] 例如,在像素部分中使用图 47 的像素结构,从而提高了像素的孔径比。具体地说,通过使用 N 沟道晶体管用于驱动发光元件的驱动晶体管,可以增加孔径比。这样,可以提供包括高清晰度显示部分的具有电视接收功能的数字照相机。

[0646] 使用这种具有电视接收功能例如电视收看和收听的数字照相机的频率已经增加,因此需要延长每次充电的寿命。

[0647] 例如,通过将外围驱动电路形成到 IC 芯片中,如图 68B 和 69A 所示,并使用 CMOS 等,可以减少功耗。

[0648] 因此,本发明可适用于各种电子器件。

[0649] 本例可以与本说明书中的其它适时方式或例子自由组合。

[0650] [例 10]

[0651] 在例 10 中,将参照图 83 介绍具有显示部分的移动电话的结构例子,其中所示显示部分具有使用本发明的像素结构的显示器件。

[0652] 将显示面板 8301 安装到外壳 8330 中,以便自由地固定和拆卸。外壳 8330 的形状和尺寸可以根据显示面板 8301 的尺寸而适当地改变。将设有显示面板 8301 的外壳 8330 装配在印刷电路板 8331 中,以便组装成一个组件。

[0653] 显示面板 8301 通过 FPC 8313 连接到印刷电路板 8331 上。扬声器 8332、话筒 8333、发送和接收电路 8334 和包括 CPU、控制器等的信号处理电路 8335 形成在印刷电路板 8331 上。这种组件,组合了输入装置 8336 和电池 8337,并且它们被储存在外壳 8339 中。显示面板 8301 的像素部分设置成:从形成在外壳 8339 中的开口窗口可以看见它。

[0654] 显示面板 8301 可以通过以下步骤形成:在同一基板上使用 TFT 形成像素部分和一部分外围驱动电路(在多个驱动电路中,其操作频率低的驱动电路);将外围驱动电路的一部分(在多个驱动电路中,其操作频率高的驱动电路)形成到 IC 芯片中;和通过 COG(玻璃上芯片)将 IC 芯片安装到显示面板 8301 上。或者,IC 芯片可以通过使用 TAB(载带自动键合)或印刷电路板连接到玻璃基板上。应该注意的是,图 28A 表示了这种显示面板的结构的一个例子,其中一部分外围驱动电路形成在与像素部分相同的基板上,并通过 COG 等安装设有另一部分外围驱动电路的 IC 芯片。通过采用这种结构,可以减少显示器件的功耗,并且可以延长移动电话的每次充电寿命。此外,可以实现移动电话的成本降低。

[0655] 上面例子中所述的像素结构可适当地应用于该像素部分。

[0656] 例如,通过采用在上面例子中所述的图 47 的像素结构,可以减少制造步骤的数量。就是说,为了实现成本降低,通过单极晶体管构成像素部分和在与像素部分相同的基板上形成的外围驱动电路。

[0657] 另外,为了进一步减少功耗,可以使用 TFT 在基板上形成像素部分,所有外围驱动

电路都可形成到 IC 芯片中,并且 IC 芯片可以通过 COG(玻璃上芯片)等安装在显示面板上,如图 68B 和 69A 所示。图 47 的像素结构用于该像素部分,并且非晶半导体膜用于晶体管的半导体层,由此减少制造成本。

[0658] 应该注意的是,在本例中所述的结构只是移动电话的一个例子而已,本发明的像素结构不仅可适用于具有上述结构的移动电话,而且还可适用于具有各种结构的移动电话,

[0659] [例 11]

[0660] 在例 11 中,将介绍电子器件的结构例子,其中显示器件在显示部分中使用了本发明的像素结构,特别是,包括 EL 组件的电视接收机。

[0661] 图 79 表示组合了显示面板 7901 和电路板 7911 的 EL 组件。显示面板 7901 包括显示部分 7902、扫描线驱动电路 7903 和信号线驱动电路 7904。控制电路 7912、信号驱动电路 7913 等形成在电路板 7911 上。显示面板 7901 和电路板 7911 通过连接导线 7914 彼此连接。作为连接导线,可以使用 FPC 等。

[0662] 显示面板 7901 可以通过以下步骤形成:在同一基板上使用 TFT 形成像素部分和一部分外围驱动电路(在多个驱动电路中,其操作频率低的驱动电路);将外围驱动电路的一部分(在多个驱动电路中,其操作频率高的驱动电路)形成到 IC 芯片中;和通过 COG(玻璃上芯片)将 IC 芯片安装到显示面板 7901 上。或者,IC 芯片可以通过使用 TAB(载带自动键合)或印刷电路板安装到显示面板 7901 上。应该注意的是,图 28A 表示了其中一部分外围驱动电路形成在与像素部分相同的基板上,并通过 COG 等安装设有另一部分外围驱动电路的 IC 芯片的结构例子。

[0663] 在像素部分中,可以适当地采用在上面例子中所述的像素结构。

[0664] 例如,通过采用上述例子中所述的图 47 的像素结构等,可以减少制造步骤的数量。就是说,为了降低成本,通过单极晶体管构成像素部分和在与像素部分相同的基板上形成的外围驱动电路。

[0665] 另外,为了进一步减少功耗,可以使用 TFT 在玻璃基板上形成像素部分,所有外围驱动电路都可以形成到 IC 芯片中,并且可以通过 COG(玻璃上芯片)等将 IC 芯片安装到显示面板上。

[0666] 此外,通过应用上述例子的图 47 所示的像素结构,像素可以只由 N 沟道晶体管构成,从而非晶半导体(如非晶硅)可以应用于晶体管的半导体层。即,可以制造甚至难以形成结晶半导体膜的大型显示器件。此外,通过使用非晶半导体膜作为构成像素的晶体管的半导体层,可以减少制造步骤的数量,并且可以实现制造成本的降低。

[0667] 优选地,在非晶半导体膜应用于构成像素的晶体管的半导体层的情况下,使用 TFT 在基板上形成像素部分,所有外围驱动电路都形成到 IC 芯片中,并且通过 COG(玻璃上芯片)将 IC 芯片安装在显示面板上。注意图 68B 表示其中像素部分形成在基板上和通过 COG 等将设有外围驱动电路的 IC 芯片安装在基板上的结构的例子。

[0668] 利用这种 EL 组件可以完成 EL 电视接收机。图 80 是表示 EL 电视接收机的主要结构的方框图。调谐器 8001 接收视频信号和音频信号。通过视频波放大电路 8002、视频信号处理电路 8003 和控制电路 8012 处理视频信号,其中所述视频信号处理电路 8003 用于将从视频波放大电路 8002 输出的信号转换成对应红、绿和蓝每个颜色的颜色信号,所述控制

电路 8012 用于将视频信号转换成向显示面板 8010 输送信号的信号线驱动电路 8004 和扫描线驱动电路 8011 的输入规范 (specification)。控制电路 8012 将信号分别输出到扫描线侧和信号线侧。在按照数字方式进行驱动的情况下,可以采用如下结构:其中信号分割电路 8013 设置在信号线驱动电路 8004 侧,从而通过将该数字输入信号分割成 m 个信号而输送输入数字信号。

[0669] 由调谐器 8001 接收到的音频信号传送给音频波放大电路 8005,将其输出通过音频信号处理电路 8006 输送给扬声器 8007。控制电路 8008 从输入部分 8008 接收接收站(接收频率)和体积控制数据,并将信号传输给调谐器 8001 和音频信号处理电路 8006。

[0670] 图 81A 表示安装了具有不同于图 80 所示模式的 EL 组件的电视接收机 8101。在图 81A 中,显示屏 8102 由 EL 组件构成。此外,适当地设置扬声器部分 8103、操作开关 8104 等。

[0671] 图 81B 表示具有便携式无线显示器的电视接收机。外壳 8112 安装有电池和信号接收机。电池驱动显示部分 8113 和扬声器部分 8117。电池可以由电池充电器 8110 反复充电。电池充电器 8110 可以发送和接收视频信号并将该视频信号发送给显示器的信号接收机。外壳 8112 由操作开关 8116 控制。图 81B 所示的器件可以称为视频-音频双向通信器件,因为可以通过操作操作键 8116 而将信号从外壳 8112 发送到电池充电器 8110。此外,该器件可以称为通用遥控器件,因为可以通过操作操作键 8116 而将信号从外壳 8112 发送到电池充电器 8110,并且另一电子器件可构成接收由电池充电器 8110 发送的信号,相应地,实现了另一电子器件的通信控制。本发明可适用于显示部分 8113。

[0672] 图 82A 表示通过组合显示面板 8201 和印刷线路板 8202 形成的组件。显示面板 8201 设有像素部分 8203,该像素部分 8203 具有多个像素、第一扫描线驱动电路 8204、第二扫描线驱动电路 8205 和将视频信号输送给被选像素的信号线驱动电路 8206。

[0673] 印刷线路板 8202 设有控制器 8207、中央处理单元 (CPU) 8208、存储器 8209、电源电路 8210、音频处理电路 8211、发送和接收电路 8212 等。印刷线路板 8202 经过柔性印刷电路 (FPC) 8213 连接到显示面板 8201。印刷线路板 8213 可以形成为具有以下结构:其中形成电容元件、缓冲电路等,以便防止电源电压中产生噪声或信号迟钝或信号上升迟钝。通过使用 COG(玻璃上芯片)法将控制器 8207、音频处理电路 8211、存储器 8209、CPU 8208、电源电路 8210 等安装到显示面板 8201 上。通过 COG 法,可以减小印刷线路板 8202 的尺寸。

[0674] 各种控制信号经过设置在印刷线路板 8202 上的接口部分 (I/F) 8214 输入或输出。在印刷线路板 8202 上设置用于向 / 从天线发送和接收信号的天线端口 8215。

[0675] 图 82B 是表示图 82A 所示的组件的方框图。该组件包括作为存储器 8209 的 VRAM 8216、DRAM 8217、闪烁存储器 8218 等。VRAM 8216 储存关于在面板上显示的图像的数据,DRAM 8217 储存视频数据或音频数据,闪烁存储器储存各种程序。

[0676] 电源电路 8210 输送用于操作显示面板 8201、控制器 8207、CPU 8208、音频处理电路 8211、存储器 8209、以及发送和接收电路 8212 的电。可以给电源电路 8210 提供电源,这取决于面板规格。

[0677] CPU 8208 包括控制信号产生电路 8220、解码器 8221、电阻器 8222、运算电路 8223、RAM 8224、用于 CPU 8208 的接口 8219 等。经过接口 8219 输入到 CPU 8208 的各种信号被储存在电阻器 8222 中,然后输入到运算电路 8223、解码器 8221 等。运算电路 8223 进行操

作,以便表示被发送各个指令的位置。另一方面,输入到解码器 8221 的信号被解码,并输入到控制信号产生电路 8220。控制信号产生电路 8220 在输入信号的基础上产生包括各个指令的信号,并通过运算电路 8223,具体地说,通过存储器 8209、发送和接收电路 8212、音频处理电路 8211 和控制器 8207 等将该信号发送到所指示的位置。

[0678] 存储器 8209、发送和接收电路 8212、音频处理电路 8211 和控制器 8207 根据接收到的每个指令而操作。下面将简要解释该操作。

[0679] 从输入装置 8225 输入的信号经过接口部分 8214 发送给安装到印刷线路板 8202 上的 CPU 8208。控制信号产生电路 8220 将储存在 VRAM 8216 中的视频数据转换成预定格式,从而将转换后的数据发送给控制器 8207,这取决于从输入装置 8225 如点击鼠标或键盘发送的信号。

[0680] 根据面板规格,控制器 8207 对包括从 CPU 8208 发送来的视频数据的信号进行数据处理,从而将信号输送给显示面板 8201。此外,控制器 8207 在从电源电路 8210 输入的电源或从 CPU 8208 输入的各个信号基础上产生 Hsync 信号、Vsync 信号、时钟信号 CLK、交变电压 (AC Cont)、和移位信号 L/R,从而将这些信号输送给显示面板 8201。

[0681] 发送和接收电路 8212 对将要由天线 8228 接收和发送的信号作为电波进行处理,具体地说,发送和接收电路 8212 包括高频电路如隔离器、带通滤波器、VCO(压控振荡器)、LPF(低通滤波器)、耦合器或不平衡变压器。根据来自 CPU 8208 的指令,将在发送和接收电路 8212 中接收和发送的信号当中包括音频信息的信号发送给音频处理电路 8211。

[0682] 根据来自 CPU 8208 的指令发送的包括音频信息的信号在音频处理电路 8211 中被解调制,并发送给扬声器 8227。根据来自 CPU 8208 的指令,从话筒 8226 发送来的音频信号在音频处理电路 8211 中被调制,并发送给发送和接收电路 8212。

[0683] 根据本例,作为封装,安装控制器 8207、CPU 8208、电源电路 8210、音频处理电路 8211 和存储器 8209。

[0684] 不用说,本发明不限于电视接收机。除了个人计算机的监视器之外,本发明还可以适用于各种用途,尤其是大型显示介质,如铁路站或机场中的信息显示板、街上的广告显示板等。

[0685] 本例可以与本说明书中的其它实施方式或例子自由地组合。

[0686] [例 12]

[0687] 在例 12 中,下面参照附图介绍将显示面板的应用例子,其中使用本发明的像素结构的显示器件用于显示部分。其中使用本发明的像素结构的显示器件用于显示部分的显示面板可构成为与传输体、结构等成一体。

[0688] 与显示器件成一体的传输体作为显示面板的一个例子示出,其中使用本发明的像素结构的显示器件用于图 97A 和 97B 中的显示部分。图 97A 表示与显示器件成一体的传输体的例子,其中在火车车 (train car) 体 9701 中的门的玻璃部分使用了显示面板 9702。在具有显示部分的显示面板中,所述显示部分使用了显示器件,在该显示器件中使用了图 97A 所示的本发明的像素结构,通过外部信号可以很容易的转换显示在显示部分上的图像。因此,根据不同的时间周期,随着火车乘客的类型变化,显示面板的图像也可以变化。因而,可以预期更有效的广告。

[0689] 其中使用本发明的像素结构的显示器件用在显示部分中的显示面板的应用不限

于图 97A 所示的火车车体中的门的玻璃部分。可以改变显示面板的形状,从而它可以设置在任何地方。图 97B 表示其例子。

[0690] 图 97B 表示火车车体的内部状态。在图 97B 中,除了图 97A 所示的门的玻璃部分的显示面板 9702 之外,还示出了设置在玻璃窗上的显示面板 9703 和悬挂在天花板上的显示面板 9704。设有本发明的像素结构的显示面板 9703 具有自发光型显示元件。因此,它在高峰时间期间显示广告图像,并且在高峰时间以外不显示图像,因而从火车可以看到景色。通过提供开关元件如用于膜状基板的有机晶体管以及驱动自发光型显示元件,可以弯曲本身具有本发明的像素结构的显示面板 9704,从而显示图像。

[0691] 图 99 表示与使用显示面板的显示器件成一体的传输体的另一应用例子,其中所述显示面板具有在显示部分中的显示器件。该显示器件在显示部分中使用本发明的像素结构。

[0692] 图 99 表示与在显示部分中使用具有显示器件的显示面板的显示器件成一体的传输体的例子。该显示器件在显示部分中采用本发明的像素结构。图 99 表示与车体 9901 成一体的显示面板 9902 的例子,作为与显示器件成一体的传输体的例子。具有在图 99 所示的显示部分中使用本发明的像素结构的显示器件的显示面板 9902 固定成与车体成一体,并具有根据需要显示汽车运动或从汽车内部或外部输入的信息的功能,或者实现了直到汽车的目的地的导航功能。

[0693] 注意,具有在显示部分中使用本发明的像素结构的显示器件的显示面板不限于用于车体的正面部分。通过改变其形状,可以应用于任何位置,例如玻璃窗、门等。

[0694] 图 101 表示与显示器件成一体的传输体的另一应用例子。该显示器件在显示部分中使用了本发明的像素结构。

[0695] 图 101 表示了与在显示部分中具有显示器件的显示面板成一体的传输体的例子。显示器件在显示部分中使用了本发明的像素结构。图 101A 表示与在飞机体 10101 内部、乘客上方的天花板成一体的显示面板 10102 的例子,作为与显示器件成一体的传输体的例子。如图 101A 所示的具有在显示部分中使用本发明的像素结构的显示器件的显示面板 10102 通过铰链部分 10103 固定成与飞机体 10101 成一体,并通过铰链部分 10103 的膨胀和收缩,乘客可以看到显示面板 10102 并听到它。显示面板 10102 可以具有显示信息的功能或用于广告的装置和由乘客操作的娱乐单元。如图 101B 所示,铰链部分折叠以便储存在飞机体 10101 中,因此,在起飞和着陆期间可以保持安全性。此外,通过在紧急情况时点亮显示面板的显示元件,它可以用于飞机体 10101 的指引灯。

[0696] 注意,具有在显示部分中使用本发明的像素结构的显示器件的显示面板不限于应用于图 101 所示的飞机体 10101 的天花板部分。通过改变其形状,可以适用于任何地方,例如乘客座位、门等。例如,显示面板可以设置在乘客坐的座位前面的座位的背面,乘客可以操作它,以便看见它或听到它。

[0697] 在本例中,作为传输体,可以列举火车车体、汽车体和飞机体;然而,本发明不限于这些。本发明的应用是很宽的。例如,包括自动两轮车辆、自动四轮车辆(包括小汽车、公共汽车等)、火车(包括单轨铁路、铁路火车等)、船等。通过采用具有使用本发明的像素结构的显示部分的显示面板,实现了显示面板的尺寸缩小和低功耗,并且可以提供设有显示介质能很好地工作的传输体。特别是,由于传输体中的显示面板的显示可以通过外部信号

很容易地突然改变,因此它们的目的在于一般公众或大量乘客的紧急情况中作为用于广告或信息显示的显示器件是非常有效的。

[0698] 作为应用的例子,其中使用了具有使用本发明的像素结构的显示器件的显示面板,下面将参照图 98 介绍应用于结构的应用方式。

[0699] 图 98 表示显示面板的应用例子,通过在膜状基板上提供开关元件如有机晶体管 and 驱动自发光显示元件,可以弯曲该显示面板,并且显示图像。所示的显示面板是作为使用在显示部分中使用本发明的像素结构的显示器件的显示面板的例子。在图 98 中,示出了在柱状结构如作为结构设置在外部的电话线杆的弯曲表面上设置显示面板的情况。这里,显示面板 9802 设置在作为柱状体的电话线杆 9801 上。

[0700] 图 98 所示的显示面板位于与电话线杆的中部相邻的位置上,在高于人视点的位置上。当从传输体 9803 看显示面板时,可以感觉到在显示面板 9802 上显示的图像。显示面板设置在大量地竖立于外部的电话线杆上,以便显示相同图像,因此,观察者可以看见显示的信息或广告显示。设置在图 98 中的电话线杆 9801 上的显示面板 9802 可以很容易从外部显示图像。因此,可以预测到非常有效的用于显示的信息和广告效果。通过提供自发光显示元件作为本发明的显示面板中的显示元件,即使是在晚上,该显示面板作为高度可见显示介质也是有效的。

[0701] 图 100 表示另一结构的另一应用例子,其中具有在显示部分中使用本发明的像素结构的显示器件的显示面板与该结构成一体,并且不同于图 98 所示的例子。

[0702] 图 100 表示具有在显示部分中使用本发明的像素结构的显示器件的显示面板的应用例子。图 100 表示显示面板 10002 的例子,并作为与显示器件成一体的传输体的例子,该显示面板 10002 与预制浴室 10001 的内壁成一体。图 100 所示的具有在显示部分中使用本发明的像素结构的显示器件的显示面板 10002 固定成与预制浴室 10001 成一体,并且洗浴者可以看到和听到显示面板 10002。显示面板 10002 可以具有显示信息的功能或者用做用于广告的装置和由洗浴者操作的娱乐单元。

[0703] 具有在显示部分中使用本发明的像素结构的显示器件的显示面板不限于应用于图 100 所示的预制浴室 10001 的内壁。通过改变其形状,它可以应用于任何地方,例如镜子的一部分或浴缸本身。

[0704] 在本例中,作为结构的例子给出了作为柱状体的例子的电话线杆或者预制浴室;然而,本例不限于这些,任何结构都可采用,只要可以设有显示面板即可。通过应用显示部分使用本发明的像素结构的显示器件,可以实现显示器件的尺寸缩小和低功耗,并且可以提供设有良好工作的显示介质的传输体。

[0705] 本申请基于在 2005 年 8 月 12 日、在日本专利局提交的日本专利申请 No. 2005-234007,这里引证其全部内容供参考。




图 1




图 2




图 3




图 4




图 5




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 25




图 26




图 27




图 28




图 29




图 30




图 31




图 32




图 33




图 34




图 35




图 36




图 37




图 38




图 39




图 40




图 41




图 42




图 43




图 44




图 45




图 46




图 47




图 48A




图 48B




图 48C




图 49




图 50




图 51




图 52A




图 52B




图 52C




图 52D




图 53A




图 53B




图 54A




图 54B




图 55A




图 55B




图 56




图 58




图 59




图 60




图 61




图 62




图 63




图 64




图 65




图 66




图 67B




图 68A




图 68B




图 69A




图 69B




图 70A




图 70B




图 71A




图 71B




图 71C




图 72




图 73A




图 73B




图 74A




图 74B




图 75A




图 75B




图 76A




图 76B




图 77A




图 77B




图 78A




图 78B




图 79




图 80




图 81A




图 81B




图 82A




图 82B




图 83




图 84A




图 84B




图 84C




图 84D




图 84E




图 84F




图 84G




图 84H




图 85




图 86




图 87




图 88




图 90




图 91




图 92




图 93




图 94A




图 94B




图 95A




图 95B




图 96




图 97A




图 97B




图 98




图 99




图 100




图 101A




图 101B