



(12) 发明专利

(10) 授权公告号 CN 101222491 B

(45) 授权公告日 2011. 11. 09

(21) 申请号 200710193912. 5

(51) Int. Cl.

(22) 申请日 2007. 11. 20

H04L 29/06 (2006. 01)

H04L 12/56 (2006. 01)

(30) 优先权数据

审查员 孔令通

60/866, 519 2006. 11. 20 US

60/866, 527 2006. 11. 20 US

60/866, 532 2006. 11. 20 US

60/907, 111 2007. 03. 21 US

60/907, 126 2007. 03. 22 US

60/907, 819 2007. 04. 18 US

60/940, 998 2007. 05. 31 US

11/924, 457 2007. 10. 25 US

(73) 专利权人 美国博通公司

地址 美国加州尔湾市奥尔顿公园路 16215
号 92618-7013

(72) 发明人 阿维·克利格 伊特谢克·奥哈纳
莫舍·塔拉布

(74) 专利代理机构 深圳市顺天达专利商标代理
有限公司 44217

代理人 蔡晓红


权利要求书 1 页 说明书 8 页 附图 12 页

(54) 发明名称

为具有 MAC 层和 PHY 层的共享通信网络节点服务的系统及方法

(57) 摘要

本发明涉及一种为具有 MAC 层和 PHY 层的共享通信网络中的特定节点服务的系统,该系统在 MAC 层和 PHY 层间的接口运行。该系统包括在层间传输至少一个数据包的第一物理信道;在层间传输至少一个突发数据参数的第二物理信道;和在层间为突发数据传输至少一个计时信号的第三物理信道,所述突发数据由所述至少一个突发参数定义且包括所述至少一个数据包。



1. 一种为具有 MAC 层和 PHY 层的共享通信网络节点服务的系统,该系统在 MAC 层和 PHY 层间的接口运行,其特征在于,该系统包括:

在层间传输至少一个数据包的第一物理信道;

在层间传输至少一个突发参数的第二物理信道;和

在层间为突发数据传输至少一个计时信号的第三物理信道,所述突发数据由所述至少一个突发参数定义且包括所述至少一个数据包;

所述接口进一步包括管理接口、控制接口和配置接口,管理接口用于传输突发初始参数和接收 RX 突发结果参数,控制接口用作 PHY 层操作,配置接口用于配置 PHY 层。

2. 根据权利要求 1 所述的系统,其特征在于,所述计时信号包括由 MAC 层提供给 PHY 层的关于何时发送突发数据的指示。

3. 根据权利要求 1 所述的系统,其特征在于,所述计时信号包括由 MAC 层提供给 PHY 层的关于何时接收突发数据的指示。

4. 根据权利要求 1 所述的系统,其特征在于,所述至少一个突发参数在所述突发数据之前从 MAC 层传输到 PHY 层。

5. 根据权利要求 4 所述的系统,其特征在于,所述突发参数包括所述突发数据的至少一个接收配置属性。

6. 根据权利要求 4 所述的系统,其特征在于,所述至少一个突发参数包括突发数据的至少一个发送配置属性。

7. 根据权利要求 1 所述的系统,其特征在于,所述至少一个突发参数包括至少一个突发状态参数,所述突发状态参数在该突发数据之后从 PHY 层传输到 MAC 层。

8. 根据权利要求 7 所述的系统,其特征在于,第二物理信道用于将 PHY 层对不同类型状态参数的重要性范围的指示从 PHY 层传输到 MAC 层。

9. 根据权利要求 1 所述的系统,其特征在于,第二物理信道包括多标准预处理器,用于对在层间传输的按照多个接入模式定义标准中的任一个标准来格式化的至少一个突发参数进行预处理。

10. 一种对具有 MAC 层和 PHY 层的共享通信网络节点进行操作的方法,该方法在 MAC 层和 PHY 层间的接口操作,其特征在于,该方法包括:

在层间通过第一物理信道传输至少一个数据包;

在层间通过第二物理信道传输至少一个突发参数;和

在层间通过第三物理信道为突发数据传输至少一个计时信号,所述突发数据由所述至少一个突发参数定义且包括所述至少一个数据包;

所述接口进一步包括管理接口、控制接口和配置接口,管理接口用于传输突发初始参数和接收 RX 突发结果参数,控制接口用作 PHY 层操作,配置接口用于配置 PHY 层。

为具有 MAC 层和 PHY 层的共享通信网络节点服务的系统及方法

技术领域

[0001] 本发明涉及信息网络,更具体地说,涉及在诸如同轴电缆的通信线路上传输诸如媒体信息的信息,进而形成通信网络。

背景技术

[0002] 包括家庭在内的许多建筑物中都带有基于同轴电缆(coaxial cable,简称“coax”)的网络。

[0003] 同轴电缆多媒体联盟(“MoCA™”)在其网站(www.mocalliance.org)中提供了一个规范实例(即可在MoCA 1.0下获得,在此进行全文引用),用于通过同轴电缆传递数字视频和娱乐信息。该规范已向开放成员发布。

[0004] 基于 MoCA 及其它规范的技术和相关技术(现有技术)涉及同轴电缆的大量尚未使用的带宽。例如,70%以上的美国家庭安装有同轴电缆。某些家庭在诸如起居室、媒体室和主人房等一个或多个主要娱乐休闲场所中设有同轴电缆。MoCA™ 技术允许屋主利用已安装的同轴电缆作为网络系统,进而传递较高服务质量(QoS)的娱乐和信息节目。

[0005] 现有技术提供了高速率(270mbps)和高服务质量,以及最高级别的封包级加密和屏蔽的有线连接两者所固有的安全性。同轴电缆设计用于运载高带宽视频信息。目前,同轴电缆通常用于安全传送数百万美元的按次计费及优质视频内容。基于现有技术的网络可用作多个无线接入点的骨干网,从而扩展无线服务在建筑物内的覆盖范围。

[0006] 现有技术通过现有同轴电缆提供了到达目前安装在家庭中的视频设备所在地的可靠、高吞吐量且高质量的连接,而不影响线缆中的其它服务信号。现有技术提供了数字娱乐链路,并与其它有线和无线网络相互作用进而将娱乐扩展到整个建筑物中。

[0007] 现有技术与接入技术协同工作,如非对称数字用户线路(“ADSL”)、甚高速率数字用户线(“VDSL”)和光纤到户(“FTTH”),进而提供一般通过双绞线或光纤进入该建筑物的信号,对于ADSL而言,其操作频带从几十万赫兹到8.5M赫兹,而对于VDSL是到12M赫兹。当服务通过任何数字用户线(“xDSL”)或FTTH到达该建筑物时,这些服务可通过现有技术和同轴电缆转发到视频设备。有线电视运营商可通过线缆为该建筑物提供诸如视频、音频和因特网接入等有线功能,并利用在该建筑物中运行的同轴电缆到达该建筑物中的各个有线服务使用设备。一般地,现有技术的功能与有线功能并行,不过是在不同频率上。

[0008] 建筑物中的同轴电缆设施一般包括同轴电缆、分配器和出口。分配器一般有一个输入和两个或多个输出,用于前向(输入到输出)或后向(输出到输入)传送信号,并将来自不同分配器的输出相隔离,从而防止信号从一个同轴电缆出口流向另一个。进行隔离是非常有用的,因为它可以 a) 减少来自其它设备的干扰和 b) 最大化从入口点(“POE”)到出口的功率传输以获得最佳 TV 接收。

[0009] 诸如基于 MoCA 等的现有技术的部件(elements)被专门用于通过隔离器进行后向传播(“插入”)以及从输出到输出的后向传播(“隔离”)。通过特定“隔离跳”和多个“插

入跳”可从建筑物中的一个出口到达另一个。一般隔离跳的衰减为 5 到 40dB,而每个插入跳大约将衰减 3dB。MoCA™ 技术具有 55dB 盈余的动态范围,同时支持 200Mbps 的吞吐量。因此,MoCA™ 技术可通过大量隔离器高效运行。

[0010] 管理网络策略,诸如 MoCA™ 技术,专门设计用于支持没有数据包丢失的流视频,进而提供出口间的优质视频。

[0011] 由于数字电缆节目是传送到数据包错误率(“PER”)门限低于百万分之一的建筑物中,在该建筑物中的出口间传送的节目应该具有类似或更小的错误率,从而提供类似的可视性。因此,需要提供一种在建筑物网络中通过同轴电缆传送信息的系统和方法。

发明内容

[0012] 根据本发明的原则,提供了一种为具有 MAC 层和 PHY 层的共享通信网络中的特定节点服务的系统,该系统在 MAC 层和 PHY 层间的接口运行,该系统包括在层间传输至少一个数据包的第一物理信道,在层间传输至少一个突发数据参数的第二物理信道和在层间为突发数据传输至少一个计时信号的第三物理信道,所述突发数据由所述至少一个突发参数定义且包括所述至少一个数据包。

[0013] 进一步地,根据本发明优选实施例,所述计时信号包括由 MAC 层提供给 PHY 层的关于何时发送至少一个突发数据的指示。

[0014] 此外,根据本发明优选实施例,所述计时信号包括由 MAC 层提供给 PHY 层的关于何时接收至少一个突发数据的指示。

[0015] 此外,根据本发明优选实施例,所述至少一个突发数据参数在所述突发数据之前从 MAC 层传输到 PHY 层。

[0016] 进一步地,根据本发明优选实施例,至少一个突发数据参数包括所述突发数据的至少一个状态参数,在该突发数据之后从 PHY 层传输到 MAC 层。

[0017] 此外,根据本发明优选实施例,至少一个突发参数包括突发数据的至少一个接收配置属性。

[0018] 进一步地,根据本发明优选实施例,至少一个突发参数包括突发数据的至少一个发送配置属性。

[0019] 更进一步地,根据本发明优选实施例,第二物理信道用于从 PHY 层向 MAC 层传输物理层对不同状态参数的重要性范围的指示。

[0020] 另外,根据本发明优选实施例,第二物理信道包括多标准预处理器,用于对在层间传输的按照多个接入模式定义标准中的任一个标准来格式化的至少一个突发参数进行预处理。

[0021] 根据某些通信标准,在网络中多个节点(可能包括多达几十个节点)的 PHY 层间的信息传输是多频道的。这些标准包括网络中的各特定节点 N1 的 Tx 和 Rx 比特负载表,以及节点 N 希望与之交互(接收(“Rx”)或传输(“Tx”))的各节点的 Tx 和 Rx 比特负载表。针对特定节点 Nn 的节点 Ni 的 Tx 比特负载表为多个频道(如 256 或 512 个频道)中的每一个频道定义了当传输到节点 Nn 时在该频道中装载的比特数。针对特定节点 Nn 的节点 Ni 的 Rx 比特负载表为多个频道(如 256 或 512 个频道)中的每一个频道定义了从节点 Nn 接收时在该频道中装载的比特数。访问这些表的关键字在 MAC 层中。

[0022] 进一步地,根据本发明优选实施例,该系统还包括至少一个从外部保存到 PHY 层的比特负载表。

[0023] 更进一步地,根据本发明优选实施例,当节点准备与其它节点通信时,第二物理信道用于将由包括 Tx 节点和 Rx 节点在内的节点对所表示的特定比特负载表传送到该 Tx 节点和 Rx 节点中至少一个的 PHY 层。

[0024] 进一步地,根据本发明优选实施例,第二物理信道用于传输与突发数据相关的至少一个信息项,除了突发数据中包含的数据包内容和突发数据的传输指示时间之外。

[0025] 更进一步地,根据本发明优选实施例,所述计时信号包括由 PHY 层提供给 MAC 层的已接收到突发数据的警报。

[0026] 进一步地,根据本发明优选实施例,该系统还包括至少一个从外部保存到 PHY 层的至少一个每频道增益表。

[0027] 根据某些通信标准,在网络多个节点(可能包括多达几十个节点)的 PHY 层之间的信息传输是多频道的。这些标准中的一部分包括网络中各特定节点 N 的每频道增益表,该表定义了多个频道(如 256 或 512 个频道)中的每一个频道在节点 N 传输到其它节点时的发射功率。访问这些表的关键字在 MAC 层中。

[0028] 进一步地,根据本发明优选实施例,第二物理信道用于将由特定 Tx 节点表示的每频道增益表传输到该 Tx 节点的 PHY 层。

[0029] 更进一步地,根据本发明优选实施例,在突发数据之后传输的至少一个状态参数包括下述各项中的至少一项:表示该突发数据的 SNR 信息和表示该突发数据的信道响应信息。

[0030] 更进一步地,根据本发明优选实施例,第二物理信道传输特定突发数据的配置信息,而该特定突发数据之前的突发数据的至少一个数据包仍然通过第一物理信道传输,进而缩短了该特定突发数据与其前一突发数据之间的帧间距。

[0031] 根据本发明的原则,还提供了一种在带有 MAC 层和 PHY 层的共享通信网络中的特定节点操作方法,该方法在 MAC 层和 PHY 层间的接口操作,该方法包括在层间通过第一物理信道传输至少一个数据包,在层间通过第二物理信道传输至少一个突发数据参数和在层间通过第三物理信道为突发数据传输至少一个计时信号,所述突发数据由所述至少一个突发参数定义且包括所述至少一个数据包。

[0032] 进一步地,根据本发明优选实施例,突发数据从特定节点传输到另一节点。

附图说明

[0033] 根据后续结合附图对本发明的详细介绍,本发明的上述及其它特征以及各种优点更加显而易见。附图中:

[0034] 图 1 是根据本发明原则构建并运行的单个设备中的 MAC-PHY 接口的简单功能方框图;

[0035] 图 2A-2B 是根据本发明原则的从 PHY 角度进行说明的关于图 1 的信号表;

[0036] 图 3 是根据本发明原则的说明从图 1 的 MAC 到图 1 的 PHY 的优选计时的 MAC 到 PHY 的时序图;

[0037] 图 4 是根据本发明原则的图 1 的 PHY 的几个操作状态图;

- [0038] 图 5 是根据本发明原则的图 1 的 PHY 层的参数表；
- [0039] 图 6 是通过图 1 的 MAC 协议数据（“MPD”）接口在 MAC 和 PHY 之间进行数据传输的优选结构图；
- [0040] 图 7 是根据本发明原则的突发数据初始化参数结构示意图；
- [0041] 图 8 是图 1 的接口装置的优选操作模式的优选时序图；
- [0042] 图 9 是根据本发明原则的突发初始化的时序图；
- [0043] 图 10 是根据本发明原则的接收（“RX”）突发结果计时图。
- [0044] 图 11 是根据本发明原则的 RX 结果预算时间图；
- [0045] 图 12 是在根据本发明构建的系统中，突发数据初始化中断 RX 突发结果的时序图；
- [0046] 图 13-16 是根据本发明原则的一起说明图 1 的部分接口的示例性实施例的特征的表格和时序图；
- [0047] 图 17-20 是根据本发明原则的一起说明图 1 的部分接口实现的时序图；
- [0048] 图 21 是根据本发明原则的可与图 1 的接口连接使用的单片或多片设备的方框图。

具体实施方式

[0049] 图 1 是根据本发明原则构建并运行的单个设备中的 MAC-PHY 接口 1。接口 1 可为采用 MoCA™ 技术的 MAC-PHY 接口（“MPI”），该接口以标准方式建立，支持 PHY 层 10 和 MAC 层 20 之间的通信，而 PHY 层 10 和 MAC 层 20 与不同设备进行通信。

[0050] 接口 1 包括：包括 8 比特数据总线 112 的 MAC 协议数据（“MPD”）接口 110，包括 4 比特数据总线 122 的管理接口 120，控制接口 130 和配置接口 140。接口 110 可用于从 MAC 20 接收数据或向 MAC 20 传输数据。管理接口 120 可用于传输突发初始参数和接收 RX 突发结果参数。控制接口 130 可用作 PHY 操作和突发到达时间。接口 140 可用于配置 PHY 层 10。

[0051] 图 2A-2B 一起构成了一个表，该表从 PHY 层 10 的角度示出了经由接口 1（参见图 1）通信的示例信号的属性（即，标识为输入（“I”）的信号来自于 MAC 层 20 且为 PHY 层 10 的输入）。

[0052] 与 MAC 层 20 相连的 CPU 可利用接口 1 经由 MAC 层 20 访问 PHY 层 10（见图 1）。CPU 可通过串口这样做，以进行配置、初始化和调试。配置端口可利用 PHY_CLK 134（见图 1）信号作为串行时钟。协议一般与串行接口结合来定义，以允许读写访问。

[0053] 管理接口 120 是一个通道，MAC 层 20 可通过其对 PHY 层 10 进行配置（一般与 MoCA™ 突发参数一起），并通过其从 PHY 层 10 接收突发结果和状态。

[0054] 图 3 是 MAC 到 PHY 的时序图，其示出了从 MAC 层 20 到 PHY 层 10 的计时。MNG_DIR 信号 124 可用于设置数据传输的方向。

[0055] MPD 接口 110 可用于传输 RX/TX 数据。

[0056] 图 4 给出了几个操作状态图，如 PHY 层 10 可完成的重置、等待和活动。在重置状态时，PHY 层 10 和 MAC 层 20 通常将它们的信号变成非活动值。重置信号不是在此显示并描述的 MAC-PHY 接口装置的一部分。等待是当 PHY 层 10 在 RX 或 TX 中非活动时的 PHY 层 10 的状态。在等待状态时，PHY 层 10 通过关闭不必要的功能进而降低功耗。不过，参数注

册器一般保持活动状态以进行读写操作。在 PHY_STRT 132 (见图 1) 确定时, PHY 层 10 进入活动状态并保持该状态一直到突发处理结束。在活动状态时, 路径 MPD_TX 116 和 / 或 MPD_TX 118 (见图 1 中的接口 110) 可处于活动状态。如果当 TX 紧随 RX 之后且 RX 在 TX 开始之后仍未结束时, MPD_TX 116 和 MPD_TX 118 可能都处于活动状态。在活动状态时, 只有活动路径打开, 其它路径应该关闭。

[0057] 图 5 给出了实例性参数, 其中可能包括 PHY 层 10 (见图 1) 的性能和动态参数。该参数可基于供应商的特定执行。PHY 层 10 动态参数最好与突发参数和配置参数分离。突发参数可根据每次突发而变化, 而配置参数可在接口 1 (见图 1) 的操作过程中发生变化且可影响 PHY 层 10 的操作。突发参数可通过管理接口 120 来访问, 而配置参数可通过配置接口 140 来访问。

[0058] 图 6 示出了经由 MPD 接口 140 在 MAC 层 20 和 PHY 层 10 之间传输的数据, 可包括实例性 MAC 帧 200, 该帧可包括分别用于帧头 218 和载荷 222 的 CRC 210 和 214。前向纠错 (“FEC”) 填充域 230 通常由 PHY 层 10 添加。在 MoCA™RX (PHY 到 MAC) 中, 一般地, FEC 填充域 230 通过 MPD 接口 140 传输, 而 MAC 层 20 则剥离 (de-pad) FEC 填充域。

[0059] 图 7 示出了通过管理接口 120 (见图 1) 传输数据的示例性格式。该格式一般包括可变参数列表。一般按照 TX、RX 和突发数据类型对不同参数进行初始化。该数据开始于 32 比特的分段长度和一系列参数, 如图 7 所示。

[0060] 图 8 示出了接口 1 (见图 1) 的示例性操作模式。在各 RX 或 TX 突发之前, MAC 层 20 一般通过 MNG_DATA 总线 122 向 PHY 层 10 发送参数, PHY 层 10 可使用上述参数进行发送或接收。在 RX 突发之后, PHY 层 10 一般向 MAC 层 20 发送 RX 突发参数, 其中一般包括接收突发状态、RX 学习参数和在探测器 (probe) 中的探测结果。

[0061] 图 9 示出了示例性的突发初始化 (“突发初始化”)。PHY_STRT 132 一般在报头的第一个符号出现在同轴电缆之前的突发延时时间被确认 (assert)。MAC 层 20 可使用突发延时时间的第一部分发送突发初始化参数。PHY 层 10 可使用突发延时时间的第二部分将突发初始化点拖延到报头的第一个符号出现在同轴电缆时。在 RX 突发时, PHY 层 10 一般在突发延时结束时开始获取。一旦 PHY_STRT 132 确定 (assertion), 即使 RX 结果正在发送过程中, PHY 层 10 开始从 MAC 层 20 读取突发参数。突发初始化时间一般允许 400 比特的突发参数在突发之前发送到 PHY 层 10。PHY 层 10 开始延时可能为 5 微秒 (“ μ S” 或 “ μ S”), 这样可提供增加的突发前准备时间。

[0062] 图 10 示出了在 RX 处理延时结束时间之后, PHY 层 10 可开始发送 RX 突发结果。RX 处理延时时间一般从同轴电缆最后一个符号结束到处理 RX 突发最大时延来测量。图 11 示出了发送 RX 结果参数的最大时间可能为 33.8μ S (854B)。图 12 示出了 RX 突发结果可能被突发初始化中断。

[0063] 图 13-16 示出了如 MPD 接口 110 (见图 1) 的数据接口的示例性特征。

[0064] 图 1 的 MPD 接口 110 一般包括数据总线, 例如 MPD_DATA 总线 112, 数据使能信号, 例如 MPD_DATA_EN 信号 114 和 TX/RX 信号, 例如 MPD_TX 信号 116 和 MPD_RX 信号 118。信号 116 和 118 一般定义了数据总线 112 的方向且一般不能同时激活。MPD_RX 信号 118 一般在 MPD_TX 116 发送之前停止向 MAC 层 20 传输。在下一 TX 突发的报头开始传输之前, MPD_RX 信号 118 的尾部可通过 MPD_DATA 112 进行传输。

[0065] 中间数据空隙 (“MDG”) 在此定义为同轴电缆上介于 RX 最后一个符号和 TX 载荷的第一个符号之间的时间。在该空隙期间,所有 RX 数据一般传输到 MAC 层 20,且在报头结束之后可读取足够的数据进行传输。在某些实施例中,在 50MHz 的带宽中 MDG 可为 21.52us,当然,也可使用任何合适的 MDG。MDG 一般包括 7.8us(10us-2.2us) 的最小帧间间隙 (“IFG”) 和最小报头时间。在某些实施例中,在 50MHz 带宽中,最小报头时间 (最小报头,“P4”,大小为 10 样本的最小允许循环前缀,“CP”) 可为 13.72us,但可使用任何合适的最小报头时间。在某些实施例中,在 turbo 模式中该时间可为 6.86us,不过也可使用任何合适的最小前导时间。

[0066] 中间符号间隙 (“MSG”) 定义为同轴电缆中 RX 最后一个符号结束和来自设备 (如,消费电子 (“CE”) 设备) 的第一个符号之间的时间。在该间隙期间,FFT 机器一般完成最后 RX 符号的处理,而 IFFT 一般完成 CE 符号的处理,第一 CE 样本一般在报头结束时出现在媒介中。在某些实施例中,在 50MHz 带宽中,MSG 一般可以是 9.08us,当然也可以是任何适当的 MSG。在某些实施例中,在 turbo 模式下 (100MHz),MSG 可以是 8.44,当然也可以是任何适当的 MSG。MSG 通常包括包括 7.8us(10us-2.2us) 的最小 IFG 和短报头时间。在某些实施例中,在 50MHz 带宽中,短报头时间可为 1.28us(L2),但可使用任何短报头时间。在某些实施例中,在 turbo 模式中该时间可为 0.64us,不过也可使用任何合适的最小报头时间。

[0067] IFG (见图 11 和 12) 是 MPD_DATA 总线 112 上传输的两个突发数据间,MPD_DATA 总线 112 上的空隙时间。IFG 一般为内部延时的 MAC 时间,该时间一般为 0.5us (对于 PHY_CLK 是 25 个周期)。

[0068] 现在说明 PHY 层 10 的计时。在 PHY 中 RX 突发和 TX 突发之间一般有两条时间先决 (time_critical) 路径:

[0069] 路径 A:FFT 到 IFFT。介于 FFT 结束处理 RX 突发数据的最后一个符号和 IFFT 开始 TX 突发数据的第一个符号 (CE) 之间的时间;和

[0070] 路径 B:RX 数据到 TX 数据。介于 RX 突发数据通过接口 1 (见图 1) 的最后一个比特和 TX 突发数据通过接口 1 开始传输的第一个比特之间的时间。

[0071] 对于路径 A 而言,除了从 IFFT 到 TX 路径的时间之外,从 RX 路径到 FFT 的时间一般是累加的。对于路径 B 而言,除了 MPD_IFG 之外,所有 RX 和 TX 路径的时间一般是累加的。

[0072] 图 13 和图 14 分别给出了 RX 路径时延和 TX 路径时间的实例。

[0073] 再次参考在 MPD_DATA 总线 112 上传输的两个数据突发,如图 15 所示,当 TX 突发 TX(1) 的第一个数据比特经由 MPD_DATA 总线 112 传输直到该突发数据的最后一个比特时,MPD_TX 信号 116 一般由 PHY 层 10 确认。图 16 示出了从同轴电缆媒介上接收的第一个数据符号 (如,自适应星座多音 (“ACMT”) 符号) 开始,直到 MPD_DATA 总线 112 上传输 RX 突发的最后一个比特,确认 MPD_RX 信号 118。MAC 层 20 通常检测 MPD_RX 信号 118 的确认,并锁定网络计时器 (“NT”) 为到达时间戳 (“ATS”)。该 ATS 一般用于与传输开始时间比较,从而将 NT 与网络控制器 NT 同步。当结束检测且两个 CE 符号在由预定数的样本定义的容许范围内到达时,一般将 MPD_RX 信号 118 解除确认。介于开始报头出现在媒介和确认 MPD_RX 信号 118 之间的时间一般基于报头类型和 CP。

[0074] 图 17-20 示出了配置接口 140 (见图 1) 的示例性实施例的属性。图 17 说明了串行读操作,其中 MAC 层 20 驱动该处理的第一部分,其中包括 PHY 寄存器地址。PHY 层 10 驱

动该处理的第二部分,其中包括请求数据。不管是 MAC 层 20 还是 PHY 层 10 驱动管理接口 120,在 CNFG_SERIAL_DATA 线 142 上驱动的每一比特都与 PHY_CLK 134(见图 1)同步。MAC 层 20 可将 CNFG_SERIAL_DATA 线 142 的第一比特设为“1”。第二比特为“1”,说明是读操作。MAC 层 20 可驱动接下来的 16 个比特,其中保存了 PHY 寄存器地址。在这 16 比特的地址之后,MAC 层 20 一般将比特设为“0”,将 CNFG_SERIAL_DATA 线 142 设为已知状态。

[0075] 在 MAC 层 20 停止驱动接口 1(见图 1)之后,从第二个 PHY_CLK 134 开始,PHY 层 10 可驱动 CNFG_SERIAL_DATA 线 142 上的 0 到 32 位“0”比特。PHY 层 10 可将比特设为“1”,以指示其后有 32 数据比特的数据开始。在将该线释放为由 MAC 层 20 驱动之前,通过将结尾设为“0”,将 CNFG_SERIAL_DATA 线 142 设为已知状态,该处理通常就完成了。

[0076] 图 18 示出了响应读操作的最快 PHY 层 10 的典型计时。当 MAC 层 20 不再驱动信号时,可利用内部和外部的下拉电阻器将 CNFG_SERIAL_DATA 线 142 设为 0。CNFG_SERIAL_DATA 管脚 142 一般继续由 MAC 层 20 控制。

[0077] 图 19 给出了示例性串行写操作。对于串行写操作而言,MAC 层 20 一般驱动整个处理。CNFG_SERIAL_DATA 线 142 上 MAC 层 20 驱动的每一个比特一般与 PHY_CLK 信号 134 同步。MAC 层 20 一般将“1”设为 CNFG_SERIAL_DATA 线 142 的第一个比特。第二个比特为“0”,用于表示写操作。接下来 16 个比特一般是 PHY 层 10 的地址位置。接下来的 32 比特一般是写入到所定位的 PHY 层 10 寄存器的数据。在 32 比特数据结束时,MAC 层 20 一般以“0”终止。一旦该处理完成,MAC 层 20 一般停止驱动管理接口 120。当 MAC 层 20 不再驱动信号时,可利用内部和外部的下拉电阻器将 CNFG_SERIAL_DATA 线 142 设为 0。CNFG_SERIAL_DATA 线 142 一般继续由 MAC 层 20 控制。

[0078] 图 20 示出了其后紧随着写操作的读操作的最快时序图。

[0079] 图 21 示出了根据本发明的单片或多片模块 2102,其可为数据处理系统 2100 中的一个和多个集成电路。数据处理系统 2100 可包括下列组件中的一个或多个:I/O 电路 2104,外围设备 2106,处理器 2108 和存储器 2110。这些组件可由系统总线或其它连接器 2112 连接在一起,且放置在终端用户系统 2130 中的电路板 2120 上。其中终端用户系统 2130 可通过诸如接口 1(见图 1)的接口与同轴电缆媒介通信。

[0080] 为了清楚起见,上述描述,包括所提供的参数值特定实例,有时仅针对特定协议,如由名称 MoCA™和/或以太网所标识。不过,这并非用于限制,本发明通常适用于其它协议和/和其它数据包协议。利用专门针对特定协议(如由名称 MoCA™和/或以太网所标识的)的术语说明特定属性和实施例并非为了将该属性和实施例限制为特定协议。实际上该术语为普遍使用,且每个数据都包括在其它协议定义的不同和类似术语。

[0081] 可以理解,本发明的软件部分,包括程序和数据,可以以 ROM(只读存储器)形式执行,ROM 包括 CD-ROM、EPROM 和 EEPROM,或者可保存在任何其它适当的计算机可读媒介中,这些媒介包括但不限于各种硬盘、各种卡和 RAM。在此说明的如软件等组件,如果需要,可利用传统技术,完全或部分地用硬件实现。

[0082] 在不同实施例中说明的本发明特征可结合到一个实施例。相反地,为简单起见通过单个实施例说明的本发明特征也可分别或以任何适当的组合来说明。

[0083] 交叉引用其它申请

[0084] 本发明全文引用以下美国临时申请:于 2006 年 11 月 20 日递交的美国第

60/866,532 号临时申请,名称为“A METHOD FOR PACKET AGGREGATION IN ACOORDINATED HOME NETWORK”;于 2006 年 11 月 20 日递交的美国第 60/866,527 号临时申请,名称为“RETRANSMISSION IN COORDINATED HOME NETWORK”;于 2006 年 11 月 20 日递交的美国第 60/866,519 号临时申请,名称为“IQIMBALANCE CORRECTION USING 2-TONE SIGNAL IN MULTI-CARRIER RECEIVERS”;于 2007 年 3 月 21 日递交的美国第 60/907,111 号临时申请,名称为“SYSTEMAND METHOD FOR AGGREGATION OF PACKETS FOR TRANSMISSION THROUGH ACOMMUNICATIONS NETWORK”;于 2007 年 3 月 22 日递交的美国第 60/907,126 号临时申请,名称为“MAC TO PHY INTERFACE APPARATUS AND METHODS FORTRANSMISSION OF PACKETS THROUGH A COMMUNICATIONS NETWORK”;于 2007 年 3 月 25 日递交的美国第 60/907,819 号临时申请,名称为“SYSTEM ANDMETHODS FOR RETRANSMITTING PACKETS OVER A NETWORK OF COMMUNICATIONCHANNELS”;以及于 2007 年 5 月 31 日递交的美国第 60/940,998 号临时申请,名称为“MOCA AGGREGATION”。





图 1

接口	信号名称	#	I/O (从PHY层 10的角度 (见图1))	说明
配置 140	SERIAL_DATA 142 (见图1)	1	IO	寄存器访问由MAC层20通过控制和地址字段开始， SERIAL_DATA由MAC层20驱动以进行写操作，读操作的 控制和地址部分由MAC层20驱动，而读操作的数据部分 由PHY层10驱动。 SERIAL_DATA 142与PHY_CLK 134同步 SERIAL_DATA “1” 为高电平。
数据 110	MPD_DATA[7:0] 112 (见图1)	8	IO	MPD_DATA[7:0]是8比特宽数据总线，用于MoCA帧间 (“IF”) 数据发送和接收。 MPD_TX为高电平时，总线方向为M从MAC到PHY MPD_RX为高电平时，总线方向为M从PHY到MAC MPD_DATA[7:0] “1” 为高电平。
	MPD_TX 116 (见图1)	1	O	MPD_TX用于将MPD_DATA 112置于从MAC到 PHY传输数据 MPD_TX 116暂时限制了各TX突发数据 MPD_TX与PHY_CLK 134同步 MPD_TX为有效高电平
	MPD_RX 118 (见图1)	1	O	MPD_TX用于将MPD_DATA 112置于接收从PHY 10 到MAC层20的数据。 从媒介中接收到第一个数据信号的开始处设置 MPD_TX，并在发送MPD_DATA 112的RX突发数据的 最后一个比特时清除MPD_RX。 MPD_RX与PHY_CLK 134同步 MPD_RX为有效高电平
	MPD_DATA_EN 114 (见图1)	1	O	MPD_RX=1时，该信号被PHY用于向MAC请求更多数 据。MPD_RX=1时，该用于向MAC说明在DATA总线上 有有效数据。 MPD_DATA_EN与PHY_CLK 134同步。 MPD_DATA_EN为有效高电平。

图 2A

接口	信号名称	#	I/O (从PHY层10的角度 (见图1))	说明
管理 120	MNG_DATA [3:0] 122 (见图1)	4	IO	MNG_DATA[3:0]是用于PHY层10管理数据的3比特宽数据总线。 如果MNG_DIR=1, 该数据总线方向为从PHY到MAC 如果MNG_DIR=0, 该数据总线方向为从MAC到PHY MNG_DATA[3:0] “1” 为高电平
	MNG_DATA_EN 126 (见图1)	1	O	如果MNG_DIR=0, 该PHY利用该信号向MACq请求更多数据。如果MNG_DIR=1, 用于向MAC说明MPD_BUS 110上有有效数据。 MNG_DATA_EN 126与PHY_CLK 134同步。 MNG_DATA_EN为有效高电平。
	MNG_DIR 124 (见图1)	1	O	说明参数路径方向。 0-MAC到PHY。 1-PHY到MAC。
控制 130	PHY_CLK 134 (见图1)	1	O	PHY时钟。其为线性样本时钟。 在正常模式下, 该时钟为50MHz 在Turbo模式下, 该时钟为100MHz 在混合模式下, 该时钟为75MHz
	PHY_STRT 132 (见图1)	1	I	PHY_STRT触发PHY层10进行RX和TX突发数据。 PHY_STRT与PHY_CLK 134 同步。

图 2B



重置	过渡状态，配置参数将重置为默认值
等待	PHY10 关闭。PHY_CLK 打开。
活动	PHY 10 Tx 路径或 Rx 路径处于活动状态

参数名称	数值
PHY开始延时	5uS
RX处理延时	5uS




图 6




图 7




图 8




图 9




图 10




图 11




图 12

名称	具体名称	说明
ADC时延	模数转换器	ADC时延
AFE到FFT	模拟前端到FFT	从最后一个符号样本到最后比特，写入到FFT缓冲
FFT	快速傅立叶变换	从写入到FFT缓冲的最后样本到可读取的FFT缓冲
导频	频道音	从FFT缓冲到导频处理结束
FFT到R-S		从FFT缓冲读取的第一个样本到写入到R-S缓冲的第一个比特
R-S	里德-索罗蒙纠错	从输入到CW的第一个比特
DES	数据加密标准算法	从DES读取的第一个比特到DES写入的第一个比特
DES到MPI	DES到信息传送接口	从DES读取的最后一个样本的第一个比特到写入到MPI的最后一个比特

图 13

名称	具体名称	说明
MPI 到 DES	见图13	从写入到MPI的第一个符号的第一个比特到该符号的最后一个比特
DES	见图13	从DES读取的第一个比特到DES写入的第一个比特
R-S	见图13	从R-S读取的任何比特到将其写入，并加上R-S写入的奇偶比特
To IFFT		从R-S读取的任何比特到将其写入到IFFT缓冲
IFFT	快速傅立叶反变换	从写入到IFFT缓冲的最后样本到准备读取的FFT缓冲
To AFE	见图13	从IFFT到DAC

图 14




图 15





图 16






图 19




图 20




图 21