



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2014년05월27일

(11) 등록번호 10-1398767

(24) 등록일자 2014년05월16일

(51) 국제특허분류(Int. Cl.)

H04N 5/378 (2011.01) H04N 5/374 (2011.01)

(21) 출원번호 10-2009-7019118

(22) 출원일자(국제) 2008년02월20일

심사청구일자 2012년10월04일

(85) 번역문제출일자 2009년09월14일

(65) 공개번호 10-2009-0121322

(43) 공개일자 2009년11월25일

(86) 국제출원번호 PCT/US2008/002235

(87) 국제공개번호 WO 2008/115331

국제공개일자 2008년09월25일

(30) 우선권주장

11/686,573 2007년03월15일 미국(US)

(56) 선행기술조사문헌

KR1019980071794 A\*

KR1019990023548 A\*

\*는 심사관에 의하여 인용된 문헌

(73) 특허권자

옴니비전 테크놀러지즈 인코포레이티드

미국 캘리포니아 95054 산타 클라라 버튼 드라이브 4275

(72) 발명자

파스 크리스토퍼

미국 뉴욕주 14612 로체스터 켄터키 크로싱 113

(74) 대리인

제일특허법인


전체 청구항 수 : 총 10 항

심사관 : 김응권

(54) 발명의 명칭 축소된 픽셀 영역 이미지 센서

**(57) 요 약**

기판 상에 배치된 복수의 픽셀을 포함하는 이미지 센서로서, 픽셀 각각은 입사광에 응답하여 전하를 수집하는 적어도 하나의 감광성 영역과, 적어도 하나의 감광성 영역으로부터 전하를 감지하고, 전하를 전압으로 변환하기 위한 전하-전압 변환 노드와, 소스가 출력 노드에 접속되어 있으며, 게이트가 상기 전하-전압 변환 노드에 접속되어 있으며, 드레인이 전원 공급 노드의 적어도 일부분에 접속되어 있는 증폭기 트랜지스터와, 출력 노드와 전하-전압 변환 노드를 접속하는 리셋 트랜지스터를 포함하는 이미지 센서.

**대 표 도**

## 특허청구의 범위

### 청구항 1

기판 상에 배치된 복수의 팩셀을 포함하는 이미지 센서에 있어서,

각 팩셀은,

입사광에 반응하여 전하를 수집하는 적어도 하나의 감광성 영역과,

상기 적어도 하나의 감광성 영역으로부터 상기 전하를 감지하고 상기 전하를 전압으로 변환하기 위한 전하-전압 변환 노드와,

출력 노드에 접속되는 소스와, 상기 전하-전압 변환 노드에 접속되는 게이트와, 전원 공급 노드의 적어도 일부분에 접속되는 드레인을 갖는 증폭기 트랜지스터와,

상기 출력 노드와 상기 전하-전압 변환 노드를 접속시키는 리셋 트랜지스터를 포함하고,

각 팩셀은 상기 전하-전압 변환 노드, 상기 리셋 트랜지스터의 리셋 게이트, 상기 출력 노드, 상기 증폭기 트랜지스터의 게이트, 및 상기 전원 공급 노드의 적어도 일부분을 연속적인 공간 순서(a sequential spatial order)로 포함하는

이미지 센서.

### 청구항 2

제 1 항에 있어서,

상기 전원 공급 노드의 적어도 일부분은 상기 전원 공급 노드의 절반을 포함하는

이미지 센서.

### 청구항 3

제 2 항에 있어서,

인접 팩셀이 상기 전원 공급 노드의 나머지 절반을 공유하는

이미지 센서.

### 청구항 4

제 1 항에 있어서,

각 팩셀은 상기 적어도 하나의 감광성 영역으로부터 상기 전하-전압 변환 노드로 전하를 전송하기 위한 전송 게이트를 포함하는

이미지 센서.

### 청구항 5

삭제

### 청구항 6

제 1 항에 있어서,

인접 팩셀이 상기 전원 공급 노드의 나머지 부분, 상기 증폭기 트랜지스터의 게이트, 상기 출력 노드, 상기 리셋 트랜지스터의 리셋 게이트, 및 상기 전하-전압 변환 노드를 연속적인 공간 순서로 포함하는

이미지 센서.

### 청구항 7

기판 상에 배치된 복수의 픽셀을 포함하는 이미지 센서를 포함하는 카메라에 있어서,  
 각 픽셀은,  
 입사광에 반응하여 전하를 수집하는 적어도 하나의 감광성 영역과,  
 상기 적어도 하나의 감광성 영역으로부터 상기 전하를 감지하고 상기 전하를 전압으로 변환하기 위한 전하-전압  
 변환 노드와,  
 출력 노드에 접속되는 소스와, 상기 전하-전압 변환 노드에 접속되는 게이트와, 전원 공급 노드의 적어도 일부  
 분에 접속되는 드레인을 갖는 증폭기 트랜지스터와,  
 상기 출력 노드와 상기 전하-전압 변환 노드를 접속시키는 리셋 트랜지스터를 포함하고,  
 각 픽셀은 상기 전하-전압 변환 노드, 상기 리셋 트랜지스터의 리셋 게이트, 상기 출력 노드, 상기 증폭기 트랜  
 지스터의 게이트, 및 상기 전원 공급 노드의 적어도 일부분을 연속적인 공간 순서로 포함하는  
 카메라.

#### 청구항 8

제 7 항에 있어서,  
 상기 전원 공급 노드의 적어도 일부분은 상기 전원 공급 노드의 절반을 포함하는  
 카메라.

#### 청구항 9

제 8 항에 있어서,  
 인접 픽셀이 상기 전원 공급 노드의 나머지 절반을 공유하는  
 카메라.

#### 청구항 10

제 7 항에 있어서,  
 각 픽셀은 상기 적어도 하나의 감광성 영역으로부터 상기 전하-전압 변환 노드로 전하를 전송하기 위한 전송 게  
 이트를 포함하는  
 카메라.

#### 청구항 11

삭제

#### 청구항 12

제 7 항에 있어서,  
 인접 픽셀이 상기 전원 공급 노드의 나머지 부분, 상기 증폭기 트랜지스터의 게이트, 상기 출력 노드, 상기 리  
 셋 트랜지스터의 리셋 게이트, 및 상기 전하-전압 변환 노드를 연속적인 공간 순서로 포함하는  
 카메라.

## 명세서

### 기술 분야

[0001] 본 발명은 전반적으로 CMOS 능동 픽셀 이미지 센서의 분야에 관한 것이며, 보다 상세하게는 픽셀의 크기 축소에  
 관한 것이다.

## 배경 기술

- [0002] 도 1은 전형적인 CMOS 능동 픽셀 이미지 센서(100)를 도시한다. 이미지 센서(100)의 기본 요소는 감광성 픽셀 어레이(130)이다. 행 디코더 회로(105)는 상호연관 이종 샘플링(Correlated Double Sampling : CDS) 회로(125)에 의해 샘플링되도록 픽셀(130)의 전체 행을 선택한다. 아날로그-디지털 변환기(115)는 열 디코더를 가로질러 스캔하여 CDS(125)에 저장된 신호를 디지털화한다. 아날로그-디지털 변환기(115)는, 각각의 열(병렬)에 대해 하나의 변환기 또는 각 열을 직렬로 디지털화하는 하나의 고속 변환기를 구비한 유형일 수 있다. 디지털화된 데이터는 이미지 센서(100)로부터 직접 출력될 수 있거나, 결합 보정, 컬러 필터 보간, 이미지 스케일링, 및 다른 특수 효과를 위해 집적된 이미지 프로세싱부(120)가 있을 수 있다. 타이밍 생성기(110)는 행 및 열 디코더를 제어하여 전체 픽셀 어레이 또는 픽셀 어레이의 일부분만을 샘플링한다.
- [0003] 도 2는 CMOS 이미지 센서에 대한 여러 가능한 구성 중 하나를 도시한다. 픽셀 어레이 중 4개의 픽셀(130)(하나의 픽셀만이 명확히 부호 표시됨)이 도시되어 있다. 각각의 픽셀(130)은 2개의 광 다이오드(150, 151)가 서로 공유하는 회로를 구비한다. 다른 변형과 함께 이러한 유형의 픽셀은 미국 특허 제5,625,210호, 제5,841,159호, 제5,949,061호, 제6,107,655호, 제6,160,281호, 제6,423,994호, 및 제6,657,665호에 개시되어 있다.
- [0004] 광 다이오드(150, 151)는 전송 게이트(152, 153)에 의해 각각 공통의 공유 플로팅 확산부(155)에 접속되어 있다. 광 다이오드(150)를 샘플링하는 쳐리는, 전원 공급 장치(VDD)(158)를 턴 온시키고, 또한 리셋 트랜지스터(154)를 턴 온시켜 플로팅 확산부(155)의 전압을 전원 공급 장치(158)의 전압으로 설정함으로써 개시한다. 그리고 나서, 리셋 트랜지스터(154)는 턴 오프되고, 출력 트랜지스터(156)에 의해 샘플링된 신호 레벨은 출력 신호선(157) 상에서 구동된다. 다음에, 전송 게이트(153)는 턴 온되어 광 다이오드(150)로부터 플로팅 확산부(155)로 광 생성된 신호 전하를 이송한다. 여기서, 출력 트랜지스터(156)는 신호 레벨 전압을 출력 신호선(157) 상에서 구동할 것이다. 리셋 직후의 제 1 신호에서 전송 게이트(153)가 펄스화된 후의 신호를 빼 차이는 광 다이오드(150)에 있었던 전자의 수에 비례한다.
- [0005] 제 2 광 다이오드(151)는 전송 게이트(152)를 통해 동일한 방식으로 샘플링된다. 이 픽셀(130)은, 2개의 광 다이오드(150, 151)가 공통의 플로팅 확산부(155)를 공유하기 때문에, 2개의 공유 픽셀로서 도시되어 있다. 2개의 공유 픽셀을 물리적으로 실리콘 기판 상에 제조할 수 있는 방법의 일례가 도 3에 도시되어 있다. 도 3에서의 번호 매겨진 요소는 도 2의 결선도 기호에 대응한다. 폴리실리콘 트랜지스터의 전송 게이트는 152, 153이며, 리셋 트랜지스터 게이트는 154이며, 출력 트랜지스터 게이트는 156이다. 플로팅 확산 접점(155)은 금 속 와이어에 의해 서로 접속되어 있다. 리셋(154) 및 출력(156) 트랜지스터는 전원 공급선으로의 공통의 확산 접속선(158)을 공유한다.
- [0006] 도 3의 픽셀 레이아웃의 단점은 픽셀의 크기를 축소시키는 방법에 있다. 2개의 인접 픽셀 사이의 캡(160)은 인접 픽셀 사이에서의 전자 누설을 감수하지 않고서 축소시킬 수 없다. 전원 공급 장치의 동작 전압이 그들의 크기를 결정하기 때문에, 트랜지스터(154, 156)의 크기를 축소시킬 수 없다. 전원 공급 장치의 전압을 감소시키는 것은, 광 다이오드에 의해 수집될 수 있는 광 전자의 최대 수를 감소시킬 수 있기 때문에, 매력적인 선택 사양이 아니다.
- [0007] 본 발명은, 리셋 및 출력 트랜지스터 게이트의 크기를 축소시키지 않고도 픽셀 크기를 축소시키는 방법을 개시하고 있는 바와 같이, 이러한 단점 및 다른 단점을 해결하고 있다.

## 발명의 상세한 설명

- [0008] 본 발명은 상술한 하나 이상의 문제점을 극복하는 것에 관한 것이다. 간략하게 요약하면, 본 발명의 일측면에 따르면, 본 발명에 기판 상에 위치한 복수의 픽셀을 포함하는 이미지 센서에 관한 것이며, 각 픽셀은 입사광에 응답하여 전하를 수집하는 적어도 하나의 감광성 영역과, 적어도 하나의 감광성 영역으로부터의 전하를 감지하여 이 전하를 전압으로 변환하는 전하-전압 변환 노드와, 소스가 출력 노드에 접속되며 게이트가 전하-전압 변환 노드에 접속되며 드레인이 전원 공급 노드의 적어도 일부분에 접속되어 있는 증폭기 트랜지스터와, 출력 노드와 전하-전압 변환 노드를 접속시키는 리셋 트랜지스터를 포함한다.

[0009] 본 발명의 바람직한 효과

[0010] 본 발명은 트랜지스터의 외형 크기를 축소시키지 않으면서 이미지 센서 픽셀 크기를 축소시킬 수 있다.

**실시예**

[0019] 본 발명을 상세히 설명하기 전에, 본 발명은 CMOS 능동 픽셀 센서에 사용되는 것이 바람직하지만 이에 제한되지 않음을 알아야 한다. 능동 픽셀 센서는 픽셀 내의 능동 전기 요소, 보다 상세하게는 증폭기를 지칭하며, CMOS는, 픽셀과 연관되지만 전형적으로 픽셀 내에 있지는 않으며 한 트랜지스터의 소스/드레인이 하나의 도편트 유형(예를 들어, p형)이고 2 쌍을 이루는 트랜지스터가 반대의 도편트 유형(n형)일 때 형성되는 트랜지스터와 같은 상보형 금속 산화물 실리콘 유형의 전기 요소를 지칭한다. CMOS 소자는 몇몇 장점을 가지는데 그 중 하나는 소비 전력이 작다는 점이다.

[0020] 픽셀 크기를 축소시키기 위해, 픽셀 내의 트랜지스터의 동작을 변경하는 것이 필요하다. 본 발명의 픽셀의 개략도가 도 4에 도시되어 있다. 종래 기술과 이 픽셀(235)의 주된 차이는 리셋 트랜지스터(212)가 플로팅 확산부(218)와 출력 신호선(242) 사이에 접속되어 있다는 점이다. 종래 기술은 리셋 트랜지스터를 전원 공급선(VDD)(234)에 접속했다. 이러한 구성은 트랜지스터의 총 개수를 감소시키지 않지만, 전원 공급선(VDD)(234)의 확산이 2개의 픽셀(235, 236)간에 공유될 수 있다. 이에 대해서는 도 5에 명확히 도시되어 있다.

[0021] 도 4로 되돌아가면, 각 픽셀이 상세히 설명되어 있다. 픽셀(235)이 대표적인 픽셀로서 사용될 것이다. 이와 관련해서, 픽셀(235)은 2개의 감광성 영역, 즉 입사광에 응답하여 전하를 수집하는 각각의 광 다이오드(232, 233)를 포함한다. 이러한 특징은 주로 광에 응답하여 전하를 바로 수집할 필요가 있음을 알고 있으므로, 명확화를 위해 편 형태의 광 다이오드가 또한 사용될 수 있음을 알아야 한다. 전송 게이트(214)는 전하를 광 다이오드(232)로부터 전하-전압 변환 노드, 즉 센스 노드(218)로 이송한다. 출력 트랜지스터, 즉 증폭기(210), 바람직하게 소스 팔로우어(source follower)는 자신의 게이트를 통해 센스 노드(218)에 접속되며, 증폭기(210)는 센스 노드(218) 상의 신호를 감지하여 자신의 소스를 통해 출력 버스(242) 상에 당해 신호를 출력한다. 증폭기(210)의 드레인은 전원 공급 장치(VDD)(234)에 접속되어 있다. 이 접속은 전원 공급 노드(234)의 적어도 일부분에 드레인을 접속시키는 것을 포함한다. 이 부분은 바람직하게 전원 공급 노드(234)의 절반 또는 실질적으로 절반을 포함한다. 증폭기(220)는 동일한 방식으로 접속되어 있으며, 전원 공급 장치(234)의 남은 부분에 접속되어 있다. 픽셀(235)은 센스 노드(218), 증폭기(210) 및 리셋 트랜지스터(212)를 공유하지만, 입사광에 응답하여 전하를 수집하는 개별 광 다이오드(233)와 전하를 센스 노드(218)로 이송하는 전송 게이트(216)를 별개로 포함한다.

[0022] 인접 픽셀(236)은 픽셀(235)과 동일한 요소를 포함하지만, 명확화를 위해서 다른 번호로 매겨져 있다. 이와 관련해서, 픽셀(236)은 광 다이오드(237), 전송 게이트(224), 센스 노드, 즉 플로팅 확산부(228), 증폭기(220) 및 리셋 트랜지스터(222)를 포함한다. 픽셀(236)은 플로팅 확산부(228), 증폭기(220), 및 리셋 트랜지스터(222)를 공유하지만, 별개의 광 다이오드(238) 및 전송 게이트(226)를 포함한다.

[0023] 도 5에서의 참조 번호는 도 4의 참조 번호에 대응한다. 2개의 출력 트랜지스터(210, 220)는 VDD 확산부(234)를 공유한다. 리셋 트랜지스터 게이트(212, 222)에 의해 플로팅 확산부(218, 228)는 출력 노드(242, 243)를 통한 전압으로 리셋될 수 있다. 픽셀(235)(도 4에 도시)은 이하의 연속적인 공간 순서, 즉 전하-전압 변환 노드(218), 리셋 트랜지스터(212)의 리셋 게이트, 출력 노드(242), 증폭기 트랜지스터(210)의 게이트와, 전원 공급 노드(234)의 적어도 일부분의 순서로 포함한다. 인접 픽셀(236)(도 4에 도시)은 이하의 연속적인 공간 순서, 즉 전원 공급 노드(234)의 남은 부분, 증폭기 트랜지스터(220)의 게이트, 출력 노드(243), 리셋 트랜지스터(222)의 리셋 게이트, 및 전하-전압 변환 노드(228)의 순서로 포함한다.

[0024] 도 4를 다시 살펴보면, 광 다이오드(232, 237)의 행으로부터 전하를 판독하는 처리는 플로팅 확산부(218, 228)를 활성화함으로써 개시한다. 이러한 처리는 일정한 전류의 싱크 부하 트랜지스터(240, 241)(도 4의 하단을 참조)를 턴 오프함으로써 행해진다. 부하 트랜지스터(240, 241)를 오프하면, 스위치(230, 231)는 VHigh 전압 설정치로 설정될 수 있다. 여기서, 리셋 트랜지스터(212, 222)가 턴 온되는 때, 플로팅 확산부(218, 228)는 VHigh 전압으로 설정될 것이다. 다음에, 리셋 트랜지스터(212, 222)는 턴 오프되고 스위치(230, 231)는 오픈 설정치로 설정된다. 그 다음, 전류 싱크 부하 트랜지스터(240, 241)는 턴 온되어, 결과적으로 출력 트랜지스터(210, 220)는 광 신호의 제로 전자에 대응하는 플로팅 리셋 레벨을 나타내는 전압으로 출력선(242, 243)을 구동할 것이다. 다음에, 전송 게이트(214, 224)는 펄스 온 및 펄스 오프하여 광 생성의 전하를 광 다이오드(232,

237)로부터 플로팅 확산부(218, 228)로 이송한다. 여기서, 출력 트랜지스터(210, 220)는 출력 노드(242, 243)를 광 다이오드(232, 237)에서 생성된 전자의 수에 대응하는 전압 레벨로 구동할 것이다. 이러한 전압 레벨과 리셋 전압 레벨 사이의 차는 광 다이오드에서의 전하량에 비례한다.

[0025] 광 다이오드(233, 238)의 다음 행을 판독하기 위해, 플로팅 확산부(218, 228)를 활성화함으로써 처리를 반복한다. 이러한 처리는 일정한 전류의 싱크 부하 트랜지스터(240, 241)를 턴 오프함으로써 행해진다. 부하 트랜지스터(240, 241)를 오프하면, 스위치(230, 231)는 VHigh 전압 설정치로 설정될 수 있다. 여기서, 리셋 트랜지스터(212, 222)가 턴 온될 때, 플로팅 확산부(218, 228)는 VHigh 전압으로 설정될 것이다. 다음에, 리셋 트랜지스터(212, 222)가 턴 오프되고 스위치(230, 231)는 오픈 설정치로 설정된다. 그 다음, 전류 싱크 부하 트랜지스터(240, 241)가 턴 온되어, 결과적으로 출력 트랜지스터(210, 220)는 광 신호의 제로 전자에 대응하는 플로팅 리셋 레벨을 나타내는 전압으로 출력선(242, 243)을 구동할 것이다. 다음에 전송 게이트(216, 226)가 펄스 온 및 펄스 오프되어 광 생성의 전하를 광 다이오드(233, 238)로부터 플로팅 확산부(218, 228)로 이송한다. 여기서, 출력 트랜지스터(210, 220)는 광 다이오드(233, 238)에서 생성된 전자의 수에 대응하는 전압 레벨로 출력 노드(242, 243)를 구동할 것이다. 이러한 전압 레벨과 리셋 전압 레벨 간의 차는 광 다이오드 내의 전하량에 비례한다.

[0026] 다음에, 픽셀(235, 236)의 트랜지스터는 픽셀의 다른 행을 판독하기 위해 이동하기 전에 활성화 해제되어야 한다. 리셋 트랜지스터(212, 222)를 온 상태로 유지하여 출력 트랜지스터(210, 220)의 게이트 및 소스 전압을 동일하게 설정한다. 게이트 및 소스 전압이 표면 채널 트랜지스터에서 동일할 때, 트랜지스터는 오프 상태로 될 것이다. 출력 트랜지스터(210, 220)가 오프 상태에 있을 때, 다른 이미지 센서 행의 광 다이오드를 판독하는 것과 충돌하지 않을 것이다.

[0027] 공통의 전원 공급 장치(VDD) 확산부(234)를 공유함으로써, 도 5에서, 트랜지스터가 차지하는 영역의 양이 감소된다. 도 3의 종래 기술과 비교하여, 트랜지스터 사이에 하나 적은 접점 및 하나 적은 절연 영역이 존재한다. 이로써, 동일한 트랜지스터 게이트 면적을 유지하고 합당한 크기의 광 다이오드를 유지하면서, 전체 픽셀 크기를 축소시킬 수 있다.

[0028] 도 6은 트랜지스터 게이트(212, 210, 220, 222)의 단면도이다. 트랜지스터는 실리콘 기판(250)에 제조된다.

[0029] 도 4의 픽셀(235)은 공통의 플로팅 확산부(218)를 공유하는 2개의 광 다이오드(232, 233)를 도시한다. CMOS 이미지 센서의 당업자라면, 본 발명이, 공유의 광 다이오드를 갖지 않는 경우를 포함하여, 공통의 플로팅 확산을 공유하거나 공유하지 않는 임의 수의 광 다이오드에 적용될 수 있음을 용이하게 알 수 있다.

[0030] 도 4는 수직 방향으로 향하는 VDD 전원 공급선(234)을 또한 도시한다. 전원 공급선(234)은 수직 방향으로 또는 사각형 눈금과 같이 양 방향으로 향할 수 있다. 또한, VDD 전원 공급선(234)이 수평 방향으로 향하면, 미국 특허 제5,949,061호 및 제6,323,476호에서와 같이, 판독을 위해서 행을 선택하거나 선택 해제하는데 사용될 수 있다.

[0031] 도 7은 이미지 센서(300)에 포함된 본 발명의 픽셀(330)을 도시한다. 이미지 센서(300)는 판독을 위해 행을 선택하고 선택을 해제하는 행 디코더(305)를 구비한다. 또한, 각각의 열의 출력선을 샘플링하기 위한 열 디코더(325)와, 출력선 상의 신호를 디지털화하는 아날로그-디지털 변환기(315)를 구비한다. 타이밍 생성기(310)는 행 디코더(305)와 열 디코더(325)의 스캐닝을 제어한다. 이미지 프로세서(320)는, 결합 보정 및 컬러 필터링 보간 또는 다른 이미지 프로세싱 기능뿐만 아니라, 행 및 열 이득을 보정하는데 사용된다.

[0032] 도 8은 본 발명의 이미지 센서(300)를 구비한 디지털 카메라(400)이다.

#### 도면의 주요 부분에 대한 부호의 설명

[0034] 100 : 이미지 센서 105 : 행 디코더 회로

[0035] 110 : 타이밍 생성기 115 : 아날로그-디지털 변환기

[0036] 120 : 이미지 프로세싱 125 : 상호연관 이중 샘플링(CDS) 회로

[0037] 130 : 감광성 픽셀 150, 151 : 광 다이오드

[0038] 152, 153 : 전송 게이트 154 : 리셋 트랜지스터 게이트


[0039]	155 : 플로팅 확산	156 : 출력 트랜지스터 게이트
[0040]	157 : 출력 신호선	158 : 전원 공급선(VDD)
[0041]	160 : 캡	210 : 출력 트랜지스터 또는 증폭기
[0042]	212 : 리셋 트랜지스터 게이트	
[0043]	214, 216 : 전송 게이트	218 : 플로팅 확산 또는 센스 노드
[0044]	220 : 출력 트랜지스터 또는 증폭기	
[0045]	222 : 리셋 트랜지스터 게이트	
[0046]	224, 226 : 전송 게이트	228 : 플로팅 확산 또는 센스 노드
[0047]	230, 231 : 스위치	232, 233 : 광 다이오드
[0048]	234 : 전원 공급선(VDD)	235, 236 : 픽셀
[0049]	237, 238 : 광 다이오드	240, 241 : 싱크 부하 트랜지스터
[0050]	242, 243 : 출력 신호선	250 : 실리콘 기판
[0051]	300 : 이미지 센서	305 : 행 디코더
[0052]	310 : 타이밍 생성기	315 : 아날로그-디지털 변환기
[0053]	320 : 이미지 프로세서	325 : 열 디코더
[0054]	330 : 감광성 픽셀	400 : 디지털 카메라

### 도면의 간단한 설명

- [0011] 도 1은 종래의 능동 픽셀 이미지 센서를 도시하는 도면,
- [0012] 도 2는 도 1의 픽셀의 개략도,
- [0013] 도 3은 도 1의 평면도(상면도),
- [0014] 도 4는 본 발명의 복수의 픽셀의 개략도,
- [0015] 도 5는 도 4의 평면도(상면도),
- [0016] 도 6은 도 5의 트랜지스터의 수평 단면도,
- [0017] 도 7은 도 4의 픽셀을 구비한 본 발명의 이미지 센서를 도시하는 도면,
- [0018] 도 8은 본 발명의 이미지 센서를 구비한 카메라를 도시하는 도면.


## 도면

## 도면1




(종래기술)

## 도면2




(종래기술)

도면3




(종래기술)


## 도면4




## 도면5



## 도면6



## 도면7



도면8

