

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4986247号
(P4986247)

(45) 発行日 平成24年7月25日(2012.7.25)

(24) 登録日 平成24年5月11日(2012.5.11)

(51) Int.Cl.

F I

G O 6 F 9/445 (2006.01)

G O 6 F 9/06 6 1 0 J

G O 6 F 9/54 (2006.01)

G O 6 F 9/06 6 4 0 B

請求項の数 15 (全 25 頁)

(21) 出願番号	特願2009-132708 (P2009-132708)	(73) 特許権者	505381024
(22) 出願日	平成21年6月2日(2009.6.2)		株式会社ユビキタス
(65) 公開番号	特開2010-282252 (P2010-282252A)		東京都新宿区西新宿 6-10-1 日土地
(43) 公開日	平成22年12月16日(2010.12.16)		西新宿ビル 20F
審査請求日	平成23年11月30日(2011.11.30)	(74) 代理人	100102406
早期審査対象出願			弁理士 黒田 健二
		(74) 代理人	100100240
			弁理士 松本 孝
		(72) 発明者	橋本 健一
			東京都新宿区西新宿 1-25-1 新宿セ
			ンタービル 株式会社ユビキタス内
		審査官	稲垣 良一
		最終頁に続く	

(54) 【発明の名称】 プログラム、制御方法、並びに制御装置

(57) 【特許請求の範囲】

【請求項 1】

ソフトウェアの起動を制御する方法であって、メモリを管理する機能を有するプロセッサに、

所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、

前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および

前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトが発生させ、そのページフォルトが発生したページを順次読み出すステップ

を実行させる、ソフトウェアの起動制御方法。

【請求項 2】

請求項 1 に記載のソフトウェアの起動制御方法において、

前記メモリは、R A M および不揮発性メモリを含み、

前記書き換えるステップは、前記 R A M が記憶しているページテーブルエントリを書き換えるステップを含み、

前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォ

10

20

ルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む

方法。

【請求項 3】

請求項 2 に記載のソフトウェアの起動制御方法において、

前記書き換えるステップは、各ページテーブルエントリが示す物理ページが存在するか否か、および前記物理ページが前記 R A M 内にあるかを判断するステップ、前記 R A M が記憶している前記ページテーブルエントリのうち前記物理ページが存在するページテーブルエントリを、前記物理ページへのアクセスを禁止する情報に書き換えるステップ、および前記書き換えるステップにより前記物理ページへのアクセスを禁止する情報に書き換えられたことを識別するマーキングを実行するステップを含む、

10

前記読み出すステップは、前記ページフォルトが発生した物理ページに前記マーキングがされているかを判断し、前記マーキングがされたと判断された物理ページを読み出す

方法。

【請求項 4】

請求項 2 または 3 に記載のソフトウェアの起動制御方法において、

前記読み出すステップは、

ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む

20

方法。

【請求項 5】

請求項 1 または 2 に記載のソフトウェアの起動制御方法において、

前記プロセッサが、組み込み型のコンピュータのプロセッサである

方法。

【請求項 6】

情報処理装置であって、

メモリ、前記メモリを管理する機能を有するプロセッサ、およびプログラムコードを有し、

前記プログラムコードは、ソフトウェアの起動を制御するために前記プロセッサに、
所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、

30

前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および

前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトが発生させ、そのページフォルトが発生したページを順次読み出すステップ

を実行させる、情報処理装置。

【請求項 7】

40

請求項 6 に記載の情報処理装置において、

前記メモリは、R A M および不揮発性メモリを含み、

前記書き換えるステップは、前記 R A M が記憶しているページテーブルエントリを書き換えるステップを含み、

前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む

装置。

【請求項 8】

50

請求項 7 に記載の情報処理装置において、

前記書き換えるステップは、各ページテーブルエントリが示す物理ページが存在するかどうか、および前記物理ページが前記 R A M 内にあるかを判断するステップ、前記 R A M が記憶している前記ページテーブルエントリのうち前記物理ページが存在するページテーブルエントリを、前記物理ページへのアクセスを禁止する情報に書き換えるステップ、および前記書き換えるステップにより前記物理ページへのアクセスを禁止する情報に書き換えられたことを識別するマーキングを実行するステップを含み、

前記読み出すステップは、前記ページフォルトが発生した物理ページに前記マーキングがされているかを判断し、前記マーキングがされたと判断された物理ページを読み出す装置。

10

【請求項 9】

請求項 7 または 8 に記載の情報処理装置において、

前記読み出すステップは、

ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む

装置。

【請求項 10】

請求項 6 または 7 に記載の情報処理装置において、

前記プロセッサが、組み込み型のコンピュータのプロセッサである

装置。

20

【請求項 11】

記憶媒体にコンピュータ読み取り可能に記憶されるプログラムであって、

メモリを管理する機能を有するプロセッサに、

所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、

前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および

前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトが発生させ、そのページフォルトが発生したページを順次読み出すステップ

を含むソフトウェアの起動を制御する方法を実行させる、プログラム。

30

【請求項 12】

請求項 11 に記載のプログラムにおいて、

前記メモリは、R A M および不揮発性メモリを含み、

前記書き換えるステップは、前記 R A M が記憶しているページテーブルエントリを書き換えるステップを含み、

前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む

プログラム。

40

【請求項 13】

請求項 12 に記載のプログラムにおいて、

前記書き換えるステップは、各ページテーブルエントリが示す物理ページが存在するかどうか、および前記物理ページが前記 R A M 内にあるかを判断するステップ、前記 R A M が記憶している前記ページテーブルエントリのうち前記物理ページが存在するページテーブルエントリを、前記物理ページへのアクセスを禁止する情報に書き換えるステップ、および前記書き換えるステップにより前記物理ページへのアクセスを禁止する情報に書き換え

50

られたことを識別するマーキングを実行するステップを含み、

前記読み出すステップは、前記ページフォルトが発生した物理ページに前記マーキングがされているかを判断し、前記マーキングがされたと判断された物理ページを読み出すプログラム。

【請求項 1 4】

請求項 1 2 または 1 3 に記載のプログラムにおいて、

前記読み出すステップは、

ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む

10

プログラム。

【請求項 1 5】

請求項 1 1 または 1 2 に記載のプログラムにおいて、

前記プロセッサが、組み込み型のコンピュータのプロセッサである

プログラム。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明はプログラム、制御方法、並びに制御装置に関し、特に、ソフトウェアの起動を制御するときに好適なプログラム、制御方法、並びに制御装置に関する。

20

【背景技術】

【0 0 0 2】

パーソナルコンピュータにおいて、OS (Operating System) を起動させ、所望のソフトウェアを動作させるまでには数分単位の起動時間が必要であった。これを高速に起動させる手法として、ハイバネーション (hibernation) と呼ばれる手法が存在する (例えば、特許文献 1 参照)。

【0 0 0 3】

特許文献 1 には、起動後の CPU (central processing unit) や I/O (input/output) レジスタ、RAM (Random Access Memory) イメージが、ハードディスクドライブ (HDD) やフラッシュメモリに格納されることが記載されている。そして、次に起動されるときに、格納されている RAM イメージが復帰され、その後、CPU や I/O レジスタが再設定されることが記載されている。このように起動することで、OS の起動を高速化させることが、特許文献 1 では提案されている。このような提案に基づくハイバネーションと称される手法は、既にパーソナルコンピュータで適用されている。

30

【0 0 0 4】

また、組み込み型のコンピュータ、例えば、テレビジョン受像器、ハードディスクレコーダといった電子機器に組み込まれているコンピュータにおいても、ハイバネーションの手法が応用されている。

【先行技術文献】

【特許文献】

40

【0 0 0 5】

【特許文献 1】特開 2 0 0 5 - 1 4 9 2 2 5 号公報

【特許文献 2】特開 2 0 0 7 - 3 3 4 3 8 3 号公報

【発明の概要】

【発明が解決しようとする課題】

【0 0 0 6】

ハイバネーションを適用し、OS を起動させる場合と OS を通常通りに起動させる場合とを比較した場合、ハイバネーションを適用して OS を起動させる方が、より高速に起動させることができる。しかしながら、RAM の容量増加に伴って保存すべき RAM イメージのサイズも増加してしまい、起動時に、その RAM イメージの展開時間も増加してしま

50

う。結果として、ＲＡＭの大容量化に伴い高速起動が困難になってしまう。

【０００７】

また、パーソナルコンピュータは、ＣＰＵの性能も比較的高いため、仮にＲＡＭイメージのサイズが増加してしまっても、そのＲＡＭイメージを処理する性能が確保される。しかしながら、組み込み型のコンピュータの場合、ＣＰＵの性能が比較的低いものが使われることが多い。そのため、組み込み型のコンピュータの場合、ＲＡＭイメージが増加すれば、ハイバネーションの手法を適用しても、起動時の速度は低下してしまう。すなわち、組み込み型のコンピュータの場合、ＲＡＭイメージの増加による速度の低下は、より顕著に表れてしまう。

【０００８】

また、ＲＡＭイメージを圧縮することで、ＲＡＭイメージのサイズを小さくすることも提案されているが、起動時に伸張する処理が必要となる。この伸張処理にかかるＣＰＵへの負荷や、伸張処理にかかる時間を考慮すると、起動の高速化という点では効果的な方法ではない。

【０００９】

このようなことを考慮し、特許文献２では、ハイバネーションのイメージの全ての転送を完了する前に、ＯＳの実行を開始する手法が提案されている。しかしながら、この手法では、特別なハードウェアを搭載し、先行転送するページを予め特定しておく必要があるため、その特別なハードウェアの分だけコストが高くなるなどの問題点があった。

【００１０】

本発明は、このような状況に鑑みてなされたものであり、起動時間を短縮することができるようにするものである。

【課題を解決するための手段】

【００１１】

本発明の一側面のプログラムは、メモリを管理する機能を有する制御装置に、所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリを書き換え、前記ソフトウェアが起動時に、前記ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが発生したページを順次読み出すステップを含む。

【００１２】

前記所定のソフトウェアが起動された後、前記ページテーブルエントリを書き換え、その起動時のデータ、プログラムコード、テーブル、ページフォルトハンドラ、割り込みベクタ、およびレジスタを、前記メモリに記憶させるようにすることができる。

【００１３】

前記メモリのうち、書き換える対象となる前記ページテーブルエントリを記憶しているのはＲＡＭであり、順次読み出される前記ページを記憶しているのは不揮発メモリであるようにすることができる。

【００１４】

組み込み型のコンピュータが読み込むようにすることができる。

【００１５】

本発明の一側面の制御方法は、メモリを管理する機能を有する制御装置の制御方法において、所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリを書き換え、前記ソフトウェアが起動時に、前記ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが発生したページを順次読み出すステップを含む。

【００１６】

本発明の一側面の制御装置は、メモリを管理する機能を有する制御装置において、所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリを書き換える書き換え手段と、前記ソフトウェアが起動時に、前記ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが

10

20

30

40

50

発生したページを順次読み出す読み出し手段とを備える。

【 0 0 1 7 】

本発明の一側面のプログラム、制御方法、並びに制御装置は、所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリが書き換えられ、ソフトウェアが起動時に、ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが発生したページが順次読みだされる。

【発明の効果】

【 0 0 1 8 】

本発明の一側面によれば、OSの起動時間を短縮することが可能となる。

【図面の簡単な説明】

10

【 0 0 1 9 】

【図 1】本発明を適用した情報処理装置の一実施の形態の構成を示す図である。

【図 2】MMUのモデルを示す図である。

【図 3】ディスクリプタについて説明するための図である。

【図 4】物理ページの読み込みについて説明するための図である。

【図 5】物理ページの読み込みについて説明するための図である。

【図 6】物理メモリマップについて説明するための図である。

【図 7】起動の処理について説明するためのフローチャートである。

【図 8】起動の処理について説明するためのフローチャートである。

【図 9】起動の処理について説明するためのフローチャートである。

20

【図 10】起動の処理について説明するためのフローチャートである。

【図 11】起動の処理について説明するためのフローチャートである。

【発明を実施するための形態】

【 0 0 2 0 】

以下に、本発明の実施の形態について図面を参照して説明する。

【 0 0 2 1 】

まず、本発明の概略を説明する。本発明は、Memory Management Unit(以下、MMUと略記する)を搭載したCPU(central processing unit)上で動作するOS(Operating System)やアプリケーション等のソフトウェアを高速に起動させるための手法である。

【 0 0 2 2 】

30

高速起動の対象となるソフトウェアが、一度、通常通りの方法で起動され、その状態のRAM(Random Access Memory)イメージが不揮発メモリ等に保存される。RAMイメージが、不揮発メモリ等に保存されるとき、MMUのテーブルが書き換えられ、全てのページでページフォルトが発生するように変更される。対象とされるソフトウェアには、ページフォルトハンドラが用意されており、ページフォルトが発生した場合、そのページフォルトが発生したページのみが、不揮発メモリからロードされる。

【 0 0 2 3 】

任意のソフトウェアが起動され、プログラムコードが実行されたり、そのソフトウェアが動作に必要なデータを読み出すために、RAMにアクセスしたりした場合、毎回ページフォルトが発生し、必要なページが不揮発メモリからRAMに逐次ロードされることになる。これにより、従来のハイパネーション起動とは異なり、全てのRAMイメージを不揮発メモリからメインRAMに予めロードする必要が無くなり、動作に必要な必要最小限のRAMイメージのみをロードすることが可能になる。よって、高速に所望のソフトウェアを起動・動作させることが可能となる。

40

【 0 0 2 4 】

本発明を使用することで、従来は数十秒～数分を要していたOSやソフトウェア(以下、単にソフトウェアとする)の起動時間を数秒程度に短縮することが可能となることが、本出願人により確認されている。以下に、具体的に説明する。

【 0 0 2 5 】

[情報処理装置の構成について]

50

図１は、本発明を適用した情報処理装置の一実施の形態の構成を示す図である。本発明を適用した情報処理装置は、パーソナルコンピュータ（ＰＣ）に適用できることは勿論のこと、組み込み型のコンピュータを有する装置にも適用できる。組み込み型のコンピュータを含む装置としては、テレビジョン受像器、ハードディスクレコーダといった電子機器がある。ここでは、ハードディスクレコーダに対して本発明を適用したときを例にあげて説明する。

【００２６】

図１は、本発明を適用した情報処理装置としてのハードディスクレコーダの構成を示す図である。図に示したハードディスクレコーダ１００は、ＣＰＵ１０１、ＲＡＭ１０２、ＲＯＭ（Read Only Memory）１０３、不揮発メモリ１０４、ＭＰＥＧ（Moving Picture Experts Group）エンコード・デコード部１０５、チューナ１０６、ＨＤＤインターフェース１０７、ＨＤＤ１０８、Ｉ／Ｏ部１０９、起動モード切替部１１０を備える。

10

【００２７】

ＣＰＵ１０１は、ハードディスクレコーダ１００の各部を制御する。このＣＰＵ１０１は、Memory Management Unit(以下、ＭＭＵと記述する)を搭載し、ＲＡＭ１０２を小分割して小単位（ページ）で管理できる仕組みを有している。なお、ここでは、ＭＭＵ１３１がＣＰＵ１０１に含まれるとして説明を続けるが、ＭＭＵ１３１が、ＣＰＵ１０１に含まれず、外部に備えられている構成とすることも可能である。また、ＭＭＵ１３１の形式には特に制限はないが、ページ単位にアクセスの許可・禁止の属性が設定可能で、アクセス禁止のページにアクセスした場合は、ページフォルトの例外が発生できる構成とされている。また、ＣＰＵ１０１のＭＭＵ１３１は、４キロバイト（以下、４KBと記述する）を１ページとして管理するとして説明を続ける。

20

【００２８】

ＲＡＭ１０２は、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などで構成することが可能である。ＲＡＭ１０２は、ＣＰＵ１０１が使用する主記憶装置として機能し、そのような機能を有していれば、ＲＡＭ１０２として用いることが可能である。

【００２９】

ＲＯＭ１０３は、FLASH ROMやMask ROMなどの読み込み専用のメモリである。ＲＯＭ１０３は、ＯＳやアプリケーションソフトウェアが格納され、そのような格納が行えれば、どのような種類のＲＯＭが用いられても本発明においては良い。

30

【００３０】

不揮発メモリ１０４は、ハードディスクレコーダ１００の電源が切られても、記憶している内容が保持されるメモリである。例えば、FLASH ROMや、バックアップ機能付きのＳＲＡＭ、ＤＲＡＭなどで構成することが可能である。

【００３１】

不揮発メモリ１０４には、後述するソフトウェアが起動した後に、ＲＡＭ１０２に格納されたソフトウェアのメモリイメージが格納される。そのため、不揮発メモリ１０４の容量は、ＲＡＭ１０２の容量以上の容量とされることが好ましい。ただし、データ圧縮等によりデータを縮小するようにした場合、不揮発メモリ１０４の容量は、ＲＡＭ１０２の容量以下の容量でも良い。また、不揮発メモリ１０４は、ＨＤＤ１０８と兼用することも可能である（ＨＤＤ１０８を不揮発メモリ１０８として利用することも可能である）。

40

【００３２】

ＭＰＥＧエンコード・デコード部１０５は、動画の圧縮・伸張を行う。動画は、チューナ１０６を介して供給される。チューナ１０６は、ユーザの指示に基づき、複数の番組（動画）から、１つの動画を選択し、ＭＰＥＧエンコード・デコード部１０５に供給する。ＭＰＥＧエンコード・デコード部１０５は、必要に応じ、ＨＤＤインターフェース１０７を介して、ＨＤＤ１０８にチューナ１０６からのデータを供給したり、ＨＤＤ１０８からのデータをＨＤＤインターフェース１０７を介して、受信したりする。また、その際、必要に応じ、エンコードまたはデコードの処理を実行する。

50

【 0 0 3 3 】

I / O 部 1 0 9 は、起動モード切替部 1 1 0 の状態を C P U 1 0 1 が読みとるために設けられている。以下に説明するソフトウェアは、高速起動イメージを取得するための通常起動モードと、高速起動イメージが取得された後の起動モードとしての高速起動モードを有する。I / O 1 0 9 と起動モード切替部 1 1 0 は、これらの起動モードの切り替えに用いられる。通常起動モードと高速起動モードの切り換えのために、起動モード切替部 1 1 0 をスイッチで構成することが可能である。また、通常起動モードと高速起動モードの切り換えのために、起動モード切替部 1 1 0 を、ブートローダ等からコマンドで切り替える構成とすることも可能である。

【 0 0 3 4 】

10

また、一度高速起動のイメージが作成されれば、通常起動モードを不要とすることができ、高速起動モードのみが実装され、通常起動モードと高速起動モードの切り換えを不要とする構成としても良い。そのような構成とした場合、I / O 部 1 0 9 と起動モード切替部 1 1 0 を省略した構成とすることも可能である。

【 0 0 3 5 】

[M M U について]

図 2 は、C P U 1 0 1 が装備する M M U 1 3 1 のモデルを示す図である。図 2 に示した M M U 1 3 1 は、3 2 b i t クラス以上の C P U 1 0 1 が装備するモデルである。M M U 1 3 1 の構成や、物理アドレス、仮想アドレス、各テーブルのインデックスに使用する bit 数、テーブルの段数等は、C P U 1 0 1 のメーカーに依存するものであるが、特にメーカーのアーキテクチャに依存はしない。ここでは説明の都合上、3 2 b i t 等の具体的な数字を例にあげて説明するが、その数値は、本発明の適用範囲の限定を示すものではない。

20

【 0 0 3 6 】

M M U 1 3 1 は、最終的な物理ページを指し示すテーブル内エントリの属性にアクセス許可もしくはアクセス許可相当の機能を実装し、不許可の場合にアクセスしたときには、ページフォルトもしくはページフォルト相当の例外処理が発生できる機能を少なくとも有する。

【 0 0 3 7 】

M M U レジスタ 2 0 0 は、M M U 1 3 1 に装備されるレジスタである。このレジスタにレベル 1 ディスクリプタテーブル 2 0 1 の先頭アドレスが代入される。レベル 1 ディスクリプタテーブル 2 0 1 は、メモリ上に置かれたレベル 1 メモリテーブルである。物理アドレス空間が 3 2 b i t の場合、1 つのアドレスを指し示すのに 3 2 b i t 、即ち 4 バイトが使用されるため、レベル 1 ディスクリプタテーブル 2 0 1 のサイズは、1 2 b i t 空間 = 4 K B 空間 × 4 バイトで 1 6 K B のサイズとなる。

30

【 0 0 3 8 】

仮想アドレス 2 0 2 は、レベル 1 メモリテーブルのインデックスとして使われる仮想アドレスの 3 1 b i t から 2 0 b i t を示す。V A は Virtual Address (仮想アドレス) を意味する。所定の仮想アドレスにアクセスがあった場合、レベル 1 ディスクリプタテーブル 2 0 1 の先頭アドレスから仮想アドレスの 3 1 b i t から 2 0 b i t がインデックスとされ、レベル 1 ディスクリプタ 2 0 3 にアクセスがされる。

40

【 0 0 3 9 】

物理アドレス空間が 3 2 b i t の C P U 1 0 1 である場合、1 つのアドレスを示すのに 3 2 b i t 、即ち 4 バイトが使用されるため、レベル 1 ディスクリプタのアドレスは以下のような式になる。

レベル 1 ディスクリプタ 2 0 3 のアドレス

$$= \text{レベル1ディスクリプタテーブル201の先頭アドレス} \\ + \text{仮想アドレス202 (VA[31:20])} \times 4$$

【 0 0 4 0 】

レベル 1 ディスクリプタ 2 0 3 は、レベル 2 ディスクリプタテーブル 2 0 4 の先頭アドレスを指し示すポインタや属性から構成されるディスクリプタである。レベル 2 ディスク

50

リプタテーブル 204 の先頭アドレスから仮想アドレスの 19bit から 12bit がインデックスとされ、レベル 2 ディスクリプタ 206 にアクセスされる。

【0041】

物理アドレス空間が 32bit の CPU 101 である場合、1つのアドレスを示すのに 32bit、即ち 4 バイトが使用されるため、レベル 2 ディスクディスクリプタのアドレスは以下のような式になる。

レベル 2 ディスクリプタ 206 のアドレス

$$= \text{レベル 2 ディスクリプタテーブル 204 の先頭アドレス} \\ + \text{仮想アドレス 205 (VA[19:12])} \times 4$$

【0042】

レベル 2 ディスクリプタ 206 は、4KB の物理ページ 207 を示すポインタや属性から構成されるディスクリプタである。物理ページ 207 は、最終的に仮想アドレスから物理アドレスに変換された 1 ページの物理メモリである。物理ページ 207 の 4KB 内のアドレスは、仮想アドレス 208 (VA[11:0]) で指定される。

【0043】

図 3 は、レベル 1 ディスクリプタ 203 やレベル 2 ディスクリプタ 206 の一例である。図 3 におけるディスクリプタはあくまでも一例であり、本発明は、このような一例で示した特定の CPU 101 やアーキテクチャに依存することを示すものではない。

【0044】

ベースアドレス 301 は、次のテーブルや物理ページの先頭アドレスを指すポインタである。属性 302 乃至 304 は、それぞれ、実行可・不可、特権モード・ユーザモードといった属性を示す属性 bit である。アクセス許可 bit 305 は、このディスクリプタが示す物理ページに対してのアクセスが許可されているか否かを示す bit である。このアクセス許可 bit 305 で、アクセスを禁止するように設定されている物理ページにアクセスがあった場合、一般的には、ページフォルトと呼ばれる例外処理、即ち割込み処理が実行され、そのような機構が必要である。よって、CPU 101 のアーキテクチャに依存はしないが、ページフォルト、もしくはページフォルト相当の機能は、CPU 101 に装備されている必要がある。

【0045】

[物理ページについて]

図 4 は、物理ページ 207 が、RAM 102 (図 1) 上に並んでいる状態を擬似的に示している。RAM 102 には、1 ページ分の物理ページ 207 が、物理ページ 207 - 0 から順に、物理ページ 207 - n まで配列されている。MMU 131 搭載の CPU 101 上でソフトウェアが動作される場合、1 ページの物理ページ 207 は、このように 4KB 乃至 64KB 単位で 1 ページとして管理されるように構成されていることが多い。

【0046】

図 5 は、ソフトウェアが所定の動作状態であるときの物理ページの使用状況について説明するための図である。図 5 中、数字が記載されているページが使用されているページであり、数字が記載されていないページは使用されていないページを示す。ソフトウェアが使うプログラムコードやデータが、図 4 に示したように、全ての領域を使っていたとしても、ソフトウェアの状態をある単位時間でみた場合、図 5 で示すように使われていることが多い。すなわち、使用されているページと使用されていないページとがあり、全てのページが使用されているわけではない。

【0047】

このソフトウェアが、所定の動作状態のときには、物理ページ 207 - 0、物理ページ 207 - 2、物理ページ 207 - 4、物理ページ 207 - 5、物理ページ 207 - 9、物理ページ 207 - 16、および物理ページ 207 - 18 が使用される。すなわち、図 4 に示したように、RAM 102 には、1 ページ分の物理ページ 207 が、物理ページ 207 - 0 から順に、物理ページ 207 - n まで配列されているが、そのうち所定のソフトウェアが、所定の動作状態のときには、全てのページが使われるわけではなく、図 5 に示した

10

20

30

40

50

ように、複数のページのみが使用される。

【0048】

従来のハイバネーション起動による起動の場合、ソフトウェアが動作する前に、図4に示したように、物理ページ207-0から物理ページ207-nまで、順次読み出しが行われてから復帰動作が始まり、所定の動作状態にされる。しかしながら実際に、そのソフトウェアが所定の動作状態になるためには、図5に示したように、所定の複数の物理ページ207が読み出されるだけでよい。そこで、本発明においては、後述するように読み出しを制御することで、図5に示したように、必要とされる物理ページ207のみが読み出されるようにする。

【0049】

10

従来のハイバネーション起動による起動の場合、図4に示したように物理ページ207-0から順次読み出しが行われるため、換言すれば、必要のない物理ページ207も読み出されるため、読み出しに時間がかかり、結果として、所定のソフトウェア(OSなども含む)の起動が遅くなるということがあった。しかしながら、本発明によれば、図5に示したように、必要とされる物理ページ207のみが読み出されるため、読み出しにかかる時間を短縮することができ、所定のソフトウェア(OSなども含む)の起動を早くすることが可能となる。

【0050】

図6は、ソフトウェアの物理メモリマップを示す図である。なお、以下に説明する処理は、CPU101やOSに依存するもので、これらの機能が実装されていれば構成やメモリ配置に制限はなく、以下の説明だけに、本発明が適用されることを示すものではない。

20

【0051】

不揮発メモリ104は、電源を切っても記憶内容が保持されるメモリである。図6に示した例では、不揮発メモリ104としてFLASH ROMをイメージしている。不揮発メモリ104は、メインメモリ上にマッピングされているが、電源を切っても内容が保持され、且つ、RAM102以上の容量を装備している。しかしながら、本発明を適用できる不揮発メモリ104は、I/O経由でのアクセス等、必ずしもメモリマップ上にマッピングされている必要はなく、そのアーキテクチャに制限はない。

【0052】

データ401は、プログラムコード402が使用する読み書きができるデータ領域である。データ401は物理ページ207として、ある特定の大きさに分割されて格納される。データ401は、読み書きできる必要があるのでRAM102上に置かれることが好ましい。

30

【0053】

プログラムコード402は、起動・実行させる所望のプログラムを示す。一般的なパーソナルコンピュータでWindows(登録商標)やLinuxと言ったOSが搭載され、その上で動作するソフトウェアである場合、プログラムとは、そのOSとソフトウェアを含む。プログラムコード402は、物理ページ207として、ある特定の大きさに分割されて格納される。このプログラムコード402は、RAM102またはROM103上に置かれる。

【0054】

40

MMUテーブル403は、図2に示したレベル1ディスクリプタテーブル201およびレベル2ディスクリプタテーブル204を示している。ページフォルトハンドラ404は、MMU131のレベル2ディスクリプタ206がアクセス禁止の属性であり、ページフォルトが発生したとき、割込ベクタ経由で例外処理を行うためのプログラムである。ここではプログラムコード402と分けて、ページフォルトハンドラ404を記述しているが、プログラムコード402に含まれる場合もある。

【0055】

割込ベクタ405は、一般的なCPUが持つ割込ベクタである。ページフォルトが発生した場合、この割込ベクタ内のページフォルトにプログラムコードがジャンプし、結果的にページフォルトハンドラ404が呼び出される。

50

【 0 0 5 6 】

データ 4 0 1、プログラムコード 4 0 2、MMU テーブル 4 0 3、および割込ベクタ 4 0 5 の論理アドレスに対する物理アドレスは、任意のアドレスにマッピングできる。

【 0 0 5 7 】

イメージ保存プログラム 4 0 6 は、所望のプログラムが起動された後、所望の状態でメモリイメージが不揮発メモリ 1 0 4 に保存されるようにするためのプログラムである。イメージ保存プログラム 4 0 6 の論理アドレスと物理アドレスは、同一アドレスにマッピングされる必要がある。

【 0 0 5 8 】

イメージ復帰プログラム 4 0 7 は、イメージ保存プログラム 4 0 6 の処理により保存された物理メモリイメージを、必要に応じて物理ページ単位に、データ 4 0 1 やプログラムコード 4 0 2 を、対応する物理ページに、不揮発メモリ 1 0 4 から読み込み、復帰させるためのプログラムである。イメージ復帰プログラム 4 0 7 の論理アドレスと物理アドレスは、同一アドレスにマッピングされる必要がある。

【 0 0 5 9 】

ブートルード 4 0 8 は、電源投入もしくはリセット後に最初に起動されるブートルードである。主にブートルード 4 0 8 は、起動に必要な最低限の I / O の初期化を行う。このような構成をソフトウェアは有する。

【 0 0 6 0 】

〔ソフトウェアの動作について〕

次に、本発明を適用したソフトウェアの動作について説明する。まず、概要を説明し、その後詳細を説明する。本発明によれば、ソフトウェアの局所性を利用し、ソフトウェアを高速に起動することができる。ソフトウェアには OS 等も含まれる。例えば、容量 4 GB の RAM を備えるハードウェア上で、所定のソフトウェアを動作させると仮定する。その所定のソフトウェアのプログラムおよびデータの容量の合計が、仮に 4 GB であったとする。一般的にソフトウェアは、様々なモードや機能を有し、所定の単一の機能だけで、全容量の 4 GB を使う可能性は極めて低い。

【 0 0 6 1 】

例えばソフトウェアが、起動後、特定の状態でユーザからのキー入力を待つとする。一般的にはハードウェアのリセット後、ブートルードが起動され、このソフトウェアが立ち上がりユーザからのキー入力待ちの状態とされる。このソフトウェアを既知の技術であるハイパネーションを適用して高速に起動させた場合、メモリイメージを作成する準備として、ユーザからのキー入力待ちの状態ですべての CPU や各 I / O のレジスタが保存され、プログラムコードやデータの合計 4 GB が、何らかの不揮発メモリに格納されることになる。起動時はこの逆で、通常の起動プロセスは通らず、4 GB のメモリが展開され、CPU や I / O のレジスタが復帰され、キー入力の処理に戻るようになる。

【 0 0 6 2 】

上記ソフトウェアにおいて、「ユーザからの入力を待つ」という状態を考える。この状態では、キー入力の処理が繰り返されており、このようなキー入力に係わる処理に係わるプログラムコードやデータは比較的小さい。本発明は、この原理を利用して高速起動を実現する。動作は大きく分けると以下のようになる。

【 0 0 6 3 】

(A) 通常起動モードで OS や所望のソフトウェアが起動され、そのソフトウェアが所望の状態にされる

(B) イメージ保存プログラムが起動され、その起動されたイメージ保存プログラムにより、MMU 1 3 1 の全てのページテーブルに対してのアクセスを禁止するために、アクセス禁止を示す情報に所定の情報が書き換えられた後、上記 (A) の状態のメモリイメージがレジスタに保存されて終了される

(C) 次回以降は、高速起動モードにされることで、(A) の所望の状態に起動される

【 0 0 6 4 】

このような高速起動を実現するにあたり、基本的な準備として、通常通りにソフトウェアが起動され、そのソフトウェアが所望の状態にされ、その後、メモリーイメージやレジスタが保存される。高速起動時は、ハイパネーション起動とは異なり、全てのメモリーイメージがメインメモリに展開されるのではなく、実際に使われるメモリ、即ちプログラムコードやデータが、必要に応じて一部分のみ小刻みに展開される。

【 0 0 6 5 】

小刻みにプログラムコードやメモリが、メインメモリに展開される方法として、本実施の形態としてはCPUが持つMemory Management Unit(MMU 1 3 1)が利用される例をあげて説明している。OSが、MMU 1 3 1を使用する場合もあるが、OSが利用する前に、本発明が適用されたソフトウェアが元に戻し、OSは、本発明が適用されたソフトウェアがMMU 1 3 1を操作したことには関知しない。

10

【 0 0 6 6 】

具体的には、メモリーイメージが保存される前に、MMU 1 3 1のテーブルの内容が書き換えられ、全てのページがアクセス禁止に設定される。また、本発明が適用されたソフトウェアは、前記ページをアクセス禁止にしたというマークを付与する機能も有する。

【 0 0 6 7 】

仮に、所望のソフトウェアがOS上で動作し、そのOSがMMU 1 3 1を使用する場合も同じである。高速起動時は、MMU 1 3 1のテーブルおよびCPUのレジスタのみ先行で復帰される。そして、メモリーイメージが作成された後のアドレスに戻される。MMU 1 3 1のテーブルは、全てアクセス禁止に設定されているので、戻りアドレスにジャンプした時にページフォルトが発生する。データアクセス時も同じである。ページフォルトを処理するページフォルトハンドラ404は、ページフォルトが発生したアドレスからページを計算し、且つ、本発明が適用されたソフトウェアが、マークしたマークをチェックし、そのページを不揮発メモリ104からメインメモリ(例えば、RAM 102)へ読み込み、MMU 1 3 1のテーブルを書き換え前の元の通りに書き戻す。

20

【 0 0 6 8 】

このような処理が繰り返されることで、大容量のメモリーイメージであっても、所望の状態に復帰させるには最低限のメモリーイメージの読み込みだけで済み、高速に起動することが可能となる。

【 0 0 6 9 】

30

[動作の詳細について]

上記してきたように、本発明によれば、所望のソフトウェアをある状態まで通常の起動と比較して高速に起動することが可能である。その高速起動を行う手順を大きく分けると、簡便に上記したが、(A)、(B)、(C)の3つに分類される。さらに(A)、(B)、(C)を、フローチャートを参照した説明の前に、さらに説明を加える。(A)、(B)の一連の流れは、一度実行されれば、毎回行う必要がない処理である。通常、(C)から実行されるようにすることで、高速起動することが可能となる。

【 0 0 7 0 】

(A) 通常起動

(A - 1) 起動モード切替部110を通常起動モードに設定し、通常の方法により、OSや所望のプログラムが起動される。

40

(A - 2) 所望のプログラムが起動された後、ソフトウェアが操作されて、ソフトウェアが所望の状態にされる。高速起動時は、この状態で起動される。

【 0 0 7 1 】

(B) 状態の保存

(B - 1) 何らかのキーやコマンドなどによりイメージ保存プログラム406が起動される。この起動に関する起動方法には、特に制限はない。

(B - 2) イメージ保存プログラム406は、次回以降に高速に起動したい状態で、メモリーイメージとレジスタを保存する。具体的には、イメージ保存プログラム406は、MMU 1 3 1のテーブルを全てアクセス禁止状態に設定し、その時点でのデータ401、

50

プログラムコード 402、MMU テーブル 403、ページフォルトハンドラ 404、割込ベクタ 405、およびレジスタ類を不揮発メモリ 104 に保存させる。

【0072】

(C) 高速起動

(C-1) 起動モード切替部 110 が、高速起動モードに設定される。ブートローダ 408 が、起動モードを判断し、高速起動モードの場合は、イメージ復帰プログラム 407 を呼び出す。イメージ復帰プログラム 407 は、イメージ保存プログラム 406 が保存した MMU テーブル 403、ページフォルトハンドラ 404、割込ベクタ 405 を復帰させる。

(C-2) B-1 の処理でイメージ保存プログラム 406 が起動された後のアドレスに戻る、即ちジャンプする。MMU 131 が全てアクセス禁止状態に設定されているので、プログラムコード 402 やデータ 401 にアクセスされる毎に、対応するアドレスにてページフォルトが発生し、ページフォルトハンドラ 404 が呼ばれる。

(C-3) ページフォルトハンドラ 404 は、対応する物理ページ 207 を不揮発メモリ 104 から 1 ページ分読み出し、MMU 131 を元に戻す。

(C-4) ページフォルトが次々に発生し、A-2 の状態になるまで、必要なページフォルトが発生し続ける。

(C-5) A-2 の状態になるまで物理ページ 207 が読み込まれる。この処理で読み込まれる物理ページ 207 は、実行されるソフトウェアや、その状態にも依存するが、極めて少なく、従来のハイパネーション技術で行われていたように、全ての物理ページ 207 を読み込むのと比較して起動時間は著しく短くすることが可能となる。

【0073】

図 7 乃至 11 のフローチャートを参照し、上記 (A)、(B)、(C) の各動作についてさらに説明を加える。

【0074】

図 7 のフローチャートは、上記 (A)、(B) の処理に該当する。すなわち、主に、電源投入からイメージ保存までの処理に係わるフローチャートである。ステップ S101 において、ハードディスクレコード 100 (図 1) の電源が投入、もしくはリセットが発生してシステムが起動される。

【0075】

ステップ S102 において、ブートローダ 408 (図 6) が起動される。このステップ S102 で起動されるブートローダ 408 は、OS や所望のソフトウェアを動作させるために最低限のハードウェアの初期化や、必要に応じて ROM 103 や HDD 108 に格納されているソフトウェアを RAM 102 に転送させたりする処理を想定し、そのような処理を実行できるブートローダであればよい。ブートローダ 408 は、システムに依存するものであり必須のものではない。よって、システムによっては、このステップ S102 が省略される場合もある。

【0076】

ステップ S103 において、起動モード切替部 110 の状態がチェックされ、通常起動モードか、高速起動モードかの遷移が切り替えられる (通常起動スイッチが ON であるか否かが判断される)。起動モード切替部 110 が通常起動モードの場合、ステップ S104 に処理が進められ、高速起動モードの場合、ステップ S161 (図 9) に進められる。

【0077】

ステップ S103 において、通常起動スイッチが ON であると判断されると、通常起動モードで起動するため、通常起動フラグが ON に設定される。通常起動フラグが ON に設定されると、ステップ S105 に処理が進められ、OS が搭載されているシステムであれば、OS が起動される。一般的なシステムの場合、OS が起動される時に MMU 131 が初期化され、図 2 の MMU 131 のテーブルが作成される。本発明においては、OS の搭載は必須ではないが、仮に OS を搭載しないシステムの場合、MMU 131 の初期化を行う必要がある。また、OS 搭載の場合であっても、OS の種類等に制限はない。

【 0 0 7 8 】

ステップ S 1 0 6 において、高速起動させたい所望のソフトウェアが起動される。ステップ S 1 0 7 において、起動されたソフトウェアが動作する。この処理は、上記した A - 2 の処理に該当する。高速起動により起動した状態と同じ状態にソフトウェアを遷移させる。例えば、所望のソフトウェアに複数のモードがあったと仮定し、その中である特定のモードで高速起動させたいのであれば、ソフトウェアを操作し、そのモードにまで遷移させる。例えば、ハードディスクレコーダ 1 0 0 の場合、予約するモード、再生するモード、設定するモードなどがあるが、ユーザが再生するモードをよく利用する場合、再生モードにまで遷移される。

【 0 0 7 9 】

10

ステップ S 1 0 8 において、イメージ保存プログラム 4 0 6 (図 6) の処理が開始されたか否かが判断される。この処理は、上記した B - 1 の処理に該当する。コマンドやキー操作、スイッチ等によってイメージ保存プログラム 4 0 6 による処理が開始される。このイメージ保存プログラム 4 0 6 の実行手段に制限はない。ステップ S 1 0 8 において、イメージ保存プログラム 4 0 6 (図 6) の処理は開始されていないと判断された場合、ステップ S 1 0 7 に処理が戻され、それ以降の処理が繰り返される。すなわちこの場合、ソフトウェアの動作が継続される。

【 0 0 8 0 】

一方、ステップ S 1 0 7 において、イメージ保存プログラム 4 0 6 (図 6) の処理が開始されたと判断された場合、換言すれば、ソフトウェアの動作は終了したと判断された場合、ステップ S 1 0 9 に処理が進められる。以下のステップ S 1 0 9 乃至 S 1 1 6 の処理は、上記した B - 2 の処理に該当する。また、ステップ S 1 0 9 乃至 S 1 1 6 の処理は、イメージ保存プログラム 4 0 6 が実行する処理である。

20

【 0 0 8 1 】

ステップ S 1 0 9 において、図 1 に示した I / O 部 1 0 9 のレジスタが保存される。基本的には、設定されている値が取得され、保存される。I / O に関しては、全てのレジスタが読み込める仕様の I / O とは限らないので、その場合は個別に対応する必要がある。なお、I / O の種類や仕様は任意であり、特に本発明を適用するうえでの制限はない。

【 0 0 8 2 】

ステップ S 1 1 0 において、CPU 1 0 1 のレジスタが保存される。基本的には CPU 1 0 1 の全レジスタが保存される。CPU 1 0 1 やレジスタの種類は任意であり、特に本発明を適用するうえでの制限はない。

30

【 0 0 8 3 】

ステップ S 1 1 1 において、アドレス空間の切り換えが行われる。CPU 1 0 1 は、通常、仮想アドレスモードで動作している。このモードが、仮想アドレスモードから物理アドレスモードに遷移される。仮想アドレスモードから物理アドレスモードへの遷移方法は、MMU 1 3 1 のアーキテクチャに依存するため、本発明を適用するうえでの遷移方法に制限はない。また、仮想アドレスモードから物理アドレスモードに遷移させ場合、アドレス空間が変化するため、ステップ S 1 1 1 における処理では、論理アドレスと物理アドレスとで同一アドレス空間にマッピングされる必要がある。

40

【 0 0 8 4 】

ステップ S 1 1 2 において、キャッシュフラッシュが実行される。CPU 1 0 1 が、TLB (Translation Look-aside Buffer)、一次キャッシュ、二次キャッシュを搭載し、それらが有効だった場合、TLB およびキャッシュがフラッシュされる必要がある。これは、次のステップ S 1 1 3 において、RAM 1 0 2 上に置かれた MMU テーブル 4 0 3 の内容を書き換える必要があり、キャッシュに格納されているデータが、全て RAM 1 0 2 に反映されている必要があるからである。このステップ S 1 1 2 におけるキャッシュフラッシュの処理は、必要に応じて行われ、場合によっては省略されても良い処理である。

【 0 0 8 5 】

ステップ S 1 1 3 において、MMU 1 3 1 の MMU テーブル 4 0 3 が、全ての物理ペー

50

ジ 2 0 7 へのアクセスを禁止する情報に書き換えられる。このステップ S 1 1 3 における MMU テーブル書き換え処理については、図 8 のフローチャートを参照して後述する。

【 0 0 8 6 】

ステップ S 1 1 3 において、MMU 1 3 1 の MMU テーブル 4 0 3 が書き換えられると、ステップ S 1 1 4 に処理が進められる。ステップ S 1 1 4 において、キャッシュフラッシュが実行される。CPU 1 0 1 が TLB、一次キャッシュ、二次キャッシュを搭載し、それらが有効だった場合、TLB およびキャッシュがフラッシュされる必要がある。これは前段のステップ S 1 1 3 の処理で書き換えた MMU 1 3 1 の MMU テーブル 4 0 3 の内容を、確実に RAM 1 0 2 へ反映させるためである。このステップ S 1 1 4 におけるキャッシュフラッシュの処理は、必要に応じて行われ、場合によっては省略されても良い処理である。

10

【 0 0 8 7 】

ステップ S 1 1 5 において、不揮発メモリ 1 0 4 に対して、RAM 1 0 2 の全容量の内容が全て保存される。RAM 1 0 2 のアドレスに対する不揮発メモリ 1 0 4 の相対的なアドレス位置が一致している必要がある。例えば、RAM 1 0 2 の物理アドレスが 0x10000000 から 0x1fffffff にマッピングされていたとする。この場合、例えば不揮発メモリ 1 0 4 に対しては、0x40000000 から 0x4fffffff のアドレスにより、データが読み込める必要がある。

【 0 0 8 8 】

この例の場合、RAM 1 0 2 のアドレスに対する不揮発メモリ 1 0 4 のオフセットは 0x30000000 となるため、RAM 1 0 2 に対するアドレスであっても、0x30000000 のオフセットを加えるだけで不揮発メモリ 1 0 4 内のアドレスに変換することが可能となる。不揮発メモリ 1 0 4 は、必ずしもメモリマップ上にマッピングされる必要はない。上記オフセットを加えたアドレスをキーにして読み込みができれば良い。また、不揮発メモリ 1 0 4 に対する保存方法は、アーキテクチャに依存するが、本発明の適用するうえで、その保存方法に制限はない。

20

【 0 0 8 9 】

ステップ S 1 1 6 で、イメージ保存プログラム 4 0 6 での処理が終了される。イメージ保存プログラム 4 0 6 での処理が終了されることで、電源が OFF またはリセット(RESET)することができる状態となる。

30

【 0 0 9 0 】

図 7 に示したフローチャートにおいて、ステップ S 1 0 3 において、通常起動スイッチが ON ではないと判断されたときの処理と、ステップ S 1 1 3 での MMU テーブル書き換え処理についての詳細な説明が残っているが、まずここでは、図 8 のフローチャートを参照し、ステップ S 1 1 3 での MMU テーブル書き換え処理についての詳細な説明を行う。

【 0 0 9 1 】

図 8 に示したフローチャートに基づく処理は、MMU 1 3 1 の MMU テーブル 4 0 3 が、図 2 で示した構成になっており、この MMU テーブル 4 0 3 を書き換える処理である。

【 0 0 9 2 】

ステップ S 1 3 1 において、MMU 1 3 1 の MMU テーブル 4 0 3 の書き換えが開始されると、まず、変数レベル 1 ディスクリプタポインタに、レベル 1 ディスクリプタテーブル 2 0 1 の先頭アドレスが代入される。ステップ S 1 3 2 において、変数レベル 1 ディスクリプタポインタが指すアドレスからレベル 1 ディスクリプタ 2 0 3 が取得される。

40

【 0 0 9 3 】

ステップ S 1 3 3 において、ステップ S 1 3 2 の処理で取得されたレベル 1 ディスクリプタ 2 0 3 内にレベル 2 ディスクリプタテーブル 2 0 4 へのポインタが存在するか否かが判断される。ステップ S 1 3 3 において、レベル 1 ディスクリプタ 2 0 3 内にレベル 2 ディスクリプタテーブル 2 0 4 へのポインタが存在すると判断された場合、ステップ S 1 3 6 に処理が進められ、レベル 1 ディスクリプタ 2 0 3 内にレベル 2 ディスクリプタテーブル 2 0 4 へのポインタが存在しないと判断された場合、ステップ S 1 3 4 に処理が進めら

50

れる。

【 0 0 9 4 】

ステップ S 1 3 4 において、変数レベル 1 ディスクリプタポインタが次のレベル 1 ディスクリプタポインタのアドレスに移動される。そして、ステップ S 1 3 5 に処理が進められ、レベル 1 ディスクリプタポインタが最終に到達したか否かが判断される。

【 0 0 9 5 】

ステップ S 1 3 5 において、レベル 1 ディスクリプタポインタが最終に到達したと判断されるまで、ステップ S 1 3 4 に処理が戻され、変数レベル 1 ディスクリプタポインタが次のレベル 1 ディスクリプタポインタのアドレスに移動されるといった処理が繰り返される。そして、ステップ S 1 3 5 において、レベル 1 ディスクリプタポインタが最終に到達したと判断されると、処理はステップ S 1 1 4 (図 7) に進められる。すなわち、MMU テーブルの書き換えが終了したと判断され、図 7 に示したフローチャートの処理に、処理が戻される。

10

【 0 0 9 6 】

一方、ステップ S 1 3 3 において、レベル 1 ディスクリプタ 2 0 3 内にレベル 2 ディスクリプタテーブル 2 0 4 へのポインタが存在すると判断された場合、ステップ S 1 3 6 に処理が進められる。ステップ S 1 3 6 において、変数レベル 2 ディスクリプタポインタに、レベル 2 ディスクリプタテーブル 2 0 4 の先頭アドレスが代入される。

【 0 0 9 7 】

ステップ 1 3 7 において、変数レベル 2 ディスクリプタポインタが指すアドレスからレベル 2 ディスクリプタ 2 0 6 が取得される。ステップ S 1 3 8 において、ステップ S 1 3 7 の処理で取得されたレベル 2 ディスクリプタ 2 0 6 内に物理ページ 2 0 7 が存在するかが判断される。ステップ S 1 3 8 において、取得されたレベル 2 ディスクリプタ 2 0 6 内に物理ページ 2 0 7 が存在すると判断された場合、ステップ S 1 3 9 に処理が進められ、取得されたレベル 2 ディスクリプタ 2 0 6 内に物理ページ 2 0 7 は存在しないと判断された場合、ステップ S 1 4 3 に処理が進められる。

20

【 0 0 9 8 】

ステップ S 1 3 9 において、ステップ S 1 3 7 の処理で取得されたレベル 2 ディスクリプタ 2 0 6 内の物理ページ 2 0 7 が、ステップ S 1 1 5 (図 7) にて保存の対象となる RAM 1 0 2 内のアドレスの範囲内であるか否かが判断される。ステップ S 1 3 9 において、レベル 2 ディスクリプタ 2 0 6 内の物理ページ 2 0 7 が、保存の対象となる RAM 1 0 2 内のアドレスの範囲内であると判断された場合、ステップ S 1 4 0 に処理が進められ、保存の対象となる RAM 1 0 2 内のアドレスの範囲内ではないと判断された場合、ステップ S 1 4 3 に処理が進められる。

30

【 0 0 9 9 】

ステップ S 1 4 0 において、ステップ S 1 3 7 で取得されたレベル 2 ディスクリプタ 2 0 6 のアクセス許可 bit (図 3 のアクセス許可 bit 3 0 5) がチェックされ、その物理ページ 2 0 7 がアクセス許可にされているか否かが判断される。ステップ S 1 4 0 において、物理ページ 2 0 7 へのアクセスが許可されていると判断された場合、ステップ S 1 4 1 に処理が進められ、物理ページ 2 0 7 へのアクセスは許可されていないと判断された場合、ステップ S 1 4 3 に処理が進められる。

40

【 0 1 0 0 】

ステップ S 1 4 1 において、ステップ S 1 3 7 の処理で取得されたレベル 2 ディスクリプタ 2 0 6 のアクセス許可 bit 3 0 5 がアクセス禁止を表す bit に書き換えられる。そして、ステップ S 1 4 2 において、書き換えられたレベル 2 ディスクリプタ 2 0 6 に対してマーキングが実行される。この処理は、ステップ S 1 3 7 の処理で取得されたレベル 2 ディスクリプタ 2 0 6 のアクセス許可 bit 3 0 5 が、本発明が適用されたソフトウェアにより書き換えられたのか、他のソフトウェア、例えば、本来の OS 等の動作によって書き換えられたのかを識別するための情報を保存する (マーキングする) ために行われる。

【 0 1 0 1 】

50

ステップS 1 4 2におけるマーキングの仕方については、アーキテクチャに依存し、本発明を適用するうえでの制限はない。例えば、レベル2ディスクリプタ2 0 6に使われていない空きbitが存在するのであれば、その空きbitをマーキングの情報を埋め込むbitとして使用することができる。また、別途テーブルを持たせてマーキングされたところとされていないところが管理されるようにしても良い。いずれにせよ、仮にOS等が搭載されたシステムで、かつ、OSがこれらのbitを使用していた場合は、共存するような仕組みにすることで、本発明を実施することが可能である。

【0 1 0 2】

ステップS 1 4 3において、変数レベル2ディスクリプタポインタが、次のレベル2ディスクリプタ2 0 6のポインタのアドレスに移動される。このステップS 1 4 3への処理には、ステップS 1 3 8において、レベル2ディスクリプタ2 0 6内に物理ページ2 0 7が存在しないと判断された場合、ステップS 1 3 9において、レベル2ディスクリプタ2 0 6がRAM 1 0 2を指していないと判断された場合、または、ステップS 1 4 0において、物理ページ2 0 7へのアクセスは許可されていないと判断された場合にも来る。

10

【0 1 0 3】

ステップS 1 4 4において、レベル2ディスクリプタポインタが最終に到達したか否かが判断される。ステップS 1 4 4において、レベル2ディスクリプタポインタが最終に到達したと判断されるまで、ステップS 1 3 7に処理が戻され、それ以降の処理が繰り返される。一方、ステップS 1 4 4において、レベル2ディスクリプタポインタが最終に到達したと判断された場合、ステップS 1 3 4に処理が進められる。ステップS 1 3 4以降の処理については既に説明したので、その説明は省略する。

20

【0 1 0 4】

このようにして、MMU 1 3 1のMMUテーブル4 0 3が書き換えられる。

【0 1 0 5】

次に、高速起動時の処理について説明する。高速起動は、ステップS 1 0 3において、通常起動スイッチがONになっていないと判断されたとき、すなわち、高速起動にスイッチが切り替えられていると判断されたときに実行される。図9のフローチャートは、ステップS 1 0 3において、通常起動スイッチがONにはなっていないと判断されたときに処理が進められるフローチャートであり、高速起動時の処理について説明するためのフローチャートである。

30

【0 1 0 6】

ステップS 1 6 1において、高速起動モードで起動するため、通常起動フラグがOFF（高速起動フラグがON）に設定される。ステップS 1 6 2において、必要に応じて、割込ベクタ4 0 5、ページフォルトハンドラ4 0 4、MMUテーブル4 0 3が、イメージが保存された時と同じRAM 1 0 2のアドレスに読み込まれる。

【0 1 0 7】

ステップS 1 6 3において、MMU 1 3 1のMMUテーブルが読み込まれる。このステップS 1 6 3において実行されるMMUテーブル読み込み処理については、図10のフローチャートを参照し、後述する。

【0 1 0 8】

MMUテーブルの読み込みが終わると、ステップS 1 6 4に処理が進められる。ステップS 1 6 4において、CPU 1 0 1のアドレス空間が、物理アドレスモードから仮想アドレスモードに遷移される。物理アドレスモードから仮想アドレスモードに遷移させる場合、アドレス空間が変化するため、ステップS 1 6 4における処理では、論理アドレスと物理アドレスが同一アドレス空間にマッピングされる。

40

【0 1 0 9】

ステップS 1 6 5において、ステップS 1 1 0(図7)で保存されたCPU 1 0 1のレジスタの値が不揮発メモリ1 0 4から読み出され、CPU 1 0 1に対して復帰される。CPU 1 0 1やレジスタの種類は任意であり、本発明を適用するうえでの制限はない。

【0 1 1 0】

50

ステップS 1 6 6において、ステップS 1 0 9(図7)で保存されたI / Oのレジスタの値が、不揮発メモリ1 0 4から読み出され、I / O部1 0 9に対して復帰される。I / Oの種類や仕様は任意であり、本発明を適用する上での制限はない。

【0 1 1 1】

このように、レジスタなどが復帰されると、ステップS 1 0 7(図7)に処理が進められる。ステップS 1 0 7において、ソフトウェアが動作する。この場合、ステップS 1 0 4乃至S 1 0 6の処理が実行されずに、ステップS 1 0 7においてソフトウェアが動作開始となる。よって、ステップS 1 0 4乃至S 1 0 6の処理が実行される分だけ、少なくともソフトウェアが動作開始できるまでにかかる時間が短縮できることになる。特に、ステップS 1 0 5におけるOSの起動やMMUの初期化にかかる時間、およびステップS 1 0 6におけるソフトウェアの起動にかかる時間をなくすることができることで、大幅な時間の短縮を期待することができる。

10

【0 1 1 2】

図9のフローチャートの説明に戻り、ステップS 1 6 3で実行されるMMUテーブル読み込み処理の詳細について、図10のフローチャートを参照して説明する。

【0 1 1 3】

ステップS 1 8 1において、MMUテーブル4 0 3の読み出しが開始されると、まずレベル1ディスクリプタテーブル2 0 1が読み出される。このレベル1ディスクリプタテーブル2 0 1は、ステップS 1 1 5(図7)の処理で、不揮発メモリ1 0 4にRAM 1 0 2の内容が保存されたが、その不揮発メモリ1 0 4に保存されている内容から、レベル1ディスクリプタテーブル2 0 1のみが読み出される。

20

【0 1 1 4】

ステップS 1 8 2において、変数レベル1ディスクリプタポインタに、レベル1ディスクリプタテーブル2 0 1の先頭アドレスが代入される。ステップS 1 8 3において、変数レベル1ディスクリプタポインタが指すアドレスからレベル1ディスクリプタ2 0 3が取得される。ステップS 1 8 4において、ステップS 1 8 3の処理で取得されたレベル1ディスクリプタ2 0 3内にレベル2ディスクリプタテーブル2 0 4へのポインタが存在するかが判断される。

【0 1 1 5】

ステップS 1 8 4において、取得されたレベル1ディスクリプタ2 0 3内にレベル2ディスクリプタテーブル2 0 4へのポインタが存在すると判断された場合、ステップS 1 8 7に処理が進められ、取得されたレベル1ディスクリプタ2 0 3内にレベル2ディスクリプタテーブル2 0 4へのポインタは存在しないと判断された場合、ステップS 1 8 5に処理が進められる。

30

【0 1 1 6】

ステップS 1 8 5において、変数レベル1ディスクリプタポインタが、次のレベル1ディスクリプタポインタのアドレスに移動される。そして、ステップS 1 8 6において、レベル1ディスクリプタポインタが、最終に到達したか否かが判断される。ステップS 1 8 6において、レベル1ディスクリプタポインタが、最終に到達したと判断された場合、ステップS 1 6 4(図9)に処理が進められる。すなわちこの場合、MMUテーブル4 0 3の読み込みが完了されたため、次の処理へ処理が進められる。

40

【0 1 1 7】

一方、ステップS 1 8 6において、レベル1ディスクリプタポインタ2 0 3は、最終に到達していないと判断された場合、ステップS 1 8 3に処理が戻され、それ以降の処理が繰り返される。ステップS 1 8 3乃至S 1 8 6が繰り返され、ステップS 1 8 4において、取得されたレベル1ディスクリプタ2 0 3内にレベル2ディスクリプタテーブル2 0 4へのポインタが存在すると判断されると、ステップS 1 8 7に処理が進められる。

【0 1 1 8】

ステップS 1 8 7において、ステップS 1 8 3で取得されたレベル1ディスクリプタ2 0 3内にある、レベル2ディスクリプタテーブル2 0 4へのポインタが、RAM 1 0 2を

50

指しているか否かが判断される。ステップS 1 8 7において、レベル2 ディスクリプタテーブル2 0 4 へのポインタが、R A M 1 0 2 を指していると判断された場合、ステップS 1 8 8 に処理が進められ、レベル2 ディスクリプタテーブル2 0 4 へのポインタは、R A M 1 0 2 を指していないと判断された場合、ステップS 1 8 5 に処理が進められ、それ以降の処理が繰り返される。

【0 1 1 9】

ステップS 1 8 8 において、レベル2 ディスクリプタテーブルが読み出される。このレベル2 ディスクリプタテーブル2 0 4 は、ステップS 1 1 5 (図7)の処理で、不揮発メモリ1 0 4 にR A M 1 0 2 の内容として保存され、その不揮発メモリ1 0 4 に保存されている内容から、レベル2 ディスクリプタテーブル2 0 4 のみが読み出される。その後、処理は、ステップS 1 8 5 に進められ、それ以降の処理が繰り返される。

10

【0 1 2 0】

このようにして、M M U テーブルの読み出しが行われる。

【0 1 2 1】

次に、図1 1 のフローチャートを参照し、ページフォルトが発生したときに実行される処理について説明を加える。ステップS 2 0 1 において、ページフォルトが発生すると、割込ベクタ4 0 5 にジャンプされる。すなわち、割込ベクタ4 0 5 から、実際のページフォルト処理を行う割込ハンドラへのジャンプが実行される。

【0 1 2 2】

一般的なC P U 1 0 1 は、ページフォルトが発生した場合、割込処理として特定の割込ベクタにジャンプし、その割込ハンドラとして処理する。図1 1 に示したページフォルト発生時の処理に係わるフローチャートは、ページフォルトの割込を処理する割込ハンドラを想定しているが、これらはC P U 1 0 1 のアーキテクチャに依存する。なお、本発明の適用は、C P U 1 0 1 のメーカーや型番により、制限が加えられることはない。

20

【0 1 2 3】

ステップS 2 0 2 において、通常起動フラグがO N であるか否かが判断される。通常起動フラグは、例えば、ステップS 1 0 4 (図7)の処理でO N に設定される。ステップS 2 0 2 において、通常起動フラグがO N であると判断された場合、換言すれば、通常起動であると判断された場合、ステップS 2 0 7 に処理が進められる。一方、ステップS 2 0 2 において、通常起動フラグがO N ではないと判断された場合、換言すれば、高速起動であると判断された場合、ステップS 2 0 3 に処理が進められる。

30

【0 1 2 4】

ステップS 2 0 3 において、対象となる物理ページ2 0 7、即ちページフォルトが発生したアドレスに対応する物理ページ2 0 7 が、マーキングされた物理ページ2 0 7 であるか否かが判断される。マーキングは、ステップS 1 4 2 (図8)の処理で実行されたマーキングである。すなわち、マーキングされている物理ページ2 0 7 は、本発明を適用したソフトウェアにより、アクセス禁止に書き換えられた物理ページ2 0 7 である。

【0 1 2 5】

なお、一般的に物理ページ2 0 7 とアドレスには、以下の計算式が満たされるが、これらはC P U 1 0 1 のアーキテクチャに依存するので、特にこの計算式に本発明の適用範囲が限定されるものではない。

40

物理ページ = アドレス / ページサイズ (例えば、上記した例では4 KB)

この式が示すように物理ページは、アドレスをページサイズで除算したものとなる。

【0 1 2 6】

ステップS 2 0 3 において、ページフォルトが発生したアドレスに対応する物理ページ2 0 7 は、マーキングされた物理ページ2 0 7 であると判断された場合、ステップS 2 0 4 に処理が進められ、マーキングされていない物理ページ2 0 7 であると判断された場合、ステップS 2 0 7 に処理が進められる。

【0 1 2 7】

ステップS 2 0 4 において、対象となる物理ページ2 0 7、即ちページフォルトが発生

50

したアドレスに対応する物理ページ207が、ステップS115(図7)の処理で不揮発メモリ104に保存されたイメージから4KB分のみ読み出される。

【0128】

ステップS205において、対象となる物理ページ207、即ちページフォルトが発生したアドレスに対応する物理ページ207の、レベル2ディスクリプタ206のアクセス許可bit305がアクセス許可に書き換えられる。ステップS206において、ステップS142(図8)の処理でマーキングした識別情報が解除される。

【0129】

このようにして、ページフォルトが発生されたときの処理が実行されることで、高速起動が実現される。

10

【0130】

一方、ページフォルトが発生したが、ステップS202において、通常起動フラグがONであると判断された場合、または、ステップS203において、対象ページはマーキングされていないと判断された場合、ステップS207に処理が進められる。ステップS207において、標準のページフォルトの処理が実行される。すなわち、通常起動のときや、本発明が適用されたソフトウェア以外のソフトウェア(OSなど)が、アクセスを不許可に設定していたような場合、通常起動や、アクセス不許可時の処理が実行される。

【0131】

本発明を適用したシステムに、OS等が搭載されていた場合、標準的なページフォルトハンドラが通常実装されている。それに対して、上記したようなページフォルト機能がシステムに実装された場合、OS本来が行うページフォルト処理が、改めて実行される必要があるときもある。このステップS207の処理は、OS等のシステムに依存するものであり必須の処理ではないため、本実施の形態として省略することも可能である。

20

【0132】

このようにして、ページフォルトが発生したときの処理が実行されることで、高速起動が実現される。

【0133】

[効果]

上記したように、Memory Management Unit(MMU)、もしくは、MMU相当のメモリ管理機能を搭載したコンピュータシステム上で、MMUのテーブルに対し、ソフトウェアの動作に必要なRAMの最小単位、いわゆるページに対して、全てのページにてページフォルトが発生するようにページテーブルエントリを書き換え、起動時は、アクセスするRAMに対して発生したページフォルトに対し、本来OS等有する既知の技術であるページイン・ページアウトとしての機能だけでなく、発生したページフォルトの機能を保存したメモリイメージのページ単位の読み込みに用いることで、以下のような効果がある。

30

【0134】

まず、必要最小限のメモリイメージの読み込み容量を実現することが可能となる。このことにより、例えば、パーソナルコンピュータの起動時間を短縮することが可能となる。具体的には、従来、数十秒から数分を要していた起動時間を、数秒以内に起動させることができるようになる。

40

【0135】

また、デジタル家電の起動時間を短縮することが可能となる。テレビジョン受像器やハードディスクレコーダなどのデジタル家電(電子機器)には、OS(所定のソフトウェア)を搭載した機種がある。所定のソフトウェアを搭載した機器の場合、起動時間が長くなることがあるが、本発明を適用することで、これらのデジタル家電における起動時間を短縮できるようになる。

【0136】

また、バッテリーの寿命を延命化することが可能となる。従来の高速起動を実現させる方法として、CPUやメモリを省電力モードに移行させる方法があった。この方法では、省電力モードとは言え、電力は必要であり、バッテリーで動く機器にとってはその消費電力は

50

無視できない。本発明を適用することで、不揮発メモリに起動イメージを保存することが可能となり、電源をRAMに供給したまま停止させる、いわゆるサスペンド（従来の省電力モードに対応）を使う必要がなくなる。よって、結果的に、バッテリー寿命を著しく伸ばすことができる。

【0137】

さらに、家電製品の省エネルギー化を実現することが可能となる。テレビジョン受像器やハードディスクレコーダなどは一般的に起動が遅く、そのために「高速起動モード」なるモードを持つ機種も存在している。しかしながら、この「高速起動モード」は、家電製品を高速に起動させるため、常に電源を投入していることで、高速起動を実現している。そのため電力は電源投入時と同等に消費されている。

10

【0138】

しかしながら、本発明を適用することで、起動時間を短くすることができるため、「高速起動モード」のときにかかる起動時間と同等、またはそれ以上に短い起動時間で起動させることができるようになり、「高速起動モード」を設ける必要がなくなる。したがって、「高速起動モード」のときに、常に電源を投入してなくてはならないといった状態をなくすることが可能となるため、結果として省エネルギー化を実現することが可能となる。

【0139】

上記したコンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。また、専用のハードウェアで構成することもできる。また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

20

【0140】

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。


【符号の説明】

【0141】


100 ハードディスクレコーダ, 101 CPU, 102 RAM, 103 ROM, 104 不揮発メモリ, 105 MPEGエンコード・デコード部, 106 チューナ, 107 HDDインターフェース, 108 HDD, 109 I/O部, 110 起動モード切替部

30


【図 1】




【図 2】



【図 3】




【図 4】




【図 5】

図5




【図 6】


図6




【図 7】

図7
(7-1)


【図 8】

図8
(7-2)

【図 9】


図9
(7-3)

【図 10】

図10
(7-4)

【図 11】

図11



フロントページの続き

(56)参考文献 国際公開第2006/107095(WO, A1)

特開2005-316809(JP, A)

特開2007-334383(JP, A)

特開2006-202252(JP, A)

特開2005-149225(JP, A)

高橋 雅彦, Embedded Optimization (1) Fast Booting, 第6回CELFテクニカルジャンボリー,
2006年 1月20日, pp.2-11, URL, <http://elinux.org/images/2/2c/Fastbooting-jpn20060120.pdf>

内田 泰, 機器設計の勘所 デジタル家電の“瞬間起動”技術 Linux搭載機器でハイパネーション, 日経エレクトロニクス, 日経BP社, 2008年 6月 2日, 第979号, pp.128-140

(58)調査した分野(Int.Cl., DB名)

G06F 9/445

G06F 9/54

G06F 12/08 - 12/10