



(12) 发明专利

(10) 授权公告号 CN 101388648 B

(45) 授权公告日 2011.08.10

(21) 申请号 200710153735.8

US 6137355 A, 2000.10.24, 全文.

(22) 申请日 2007.09.14

CN 1618178 A, 2005.05.18, 全文.

(73) 专利权人 财团法人工业技术研究院

审查员 梁韬

地址 中国台湾新竹县

(72) 发明人 王士鸣 陈正中 许佑诚 赖榕棋

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 葛宝成 黄小临

(51) Int. Cl.

H03F 1/02(2006.01)

H03F 1/56(2006.01)

H03F 3/72(2006.01)

H03H 7/38(2006.01)

(56) 对比文件

CN 1893259 A, 2007.01.10, 全文.

US 6144848 A, 2000.11.07, 全文.

US 2004113698 A1, 2004.06.17, 全文.

CN 1929295 A, 2007.03.14, 全文.


权利要求书 5 页 说明书 9 页 附图 9 页

(54) 发明名称

多频多模式功率放大电路以及其操作方法

(57) 摘要

一种多频多模式功率放大器，包括载波功率放大器以及峰值功率放大器。载波功率放大器的输入端接收经阻抗匹配后的第一信号，以产生第一放大信号，其中，载波功率放大器更包括第一晶体管尺寸调整单元，其依据模式指示信号，进行等效晶体管尺寸调整。峰值功率放大器的输入端接收经阻抗匹配后的第二信号，以产生第二放大信号，其中，峰值功率放大器更包括第二晶体管尺寸调整单元，其依据模式指示信号，进行等效晶体管尺寸调整。



1. 一种多频多模式功率放大电路,包括:

输入信号处理单元,用以接收射频信号,并输出第一信号与第二信号;

第一放大器,其输入端耦接至前述输入信号处理单元,并接收前述第一信号,产生第一放大信号,其中前述第一放大器更包括第一晶体管尺寸调整单元,其依据模式指示信号,调整等效晶体管的尺寸;

第二放大器,其输入端耦接至前述输入信号处理单元,并接收前述第二信号,产生第二放大信号,其中前述第二放大器更包括第二晶体管尺寸调整单元,其依据前述模式指示信号,调整等效晶体管尺寸;以及

输出信号处理单元,接收前述第一与前述第二放大信号,并且对前述第一与第二放大信号合并,以输出一输出信号,

其中前述第一放大器更包括:n个并联的晶体管,耦接在第一放大器的输入端与输出端之间;以及(n-1)个开关元件,分别耦接第一放大器的(n-1)个晶体管与第一放大器的输入端之间;

前述第二放大器更包括:n个并联的晶体管,耦接在第二放大器的输入端与输出端之间;以及(n-1)个开关元件,分别耦接第二放大器的(n-1)个晶体管与第二放大器的输入端之间;

其中,依据前述模式指示信号,控制前述第一与前述第二放大器的前述各自(n-1)开关元件的开关。

2. 如权利要求1所述的多频多模式功率放大电路,更包括偏压控制电路,耦接至前述第一与前述第二放大器,接收前述模式指示信号,藉以产生对应的第一偏压信号与第二偏压信号,分给提供给前述第一与前述第二放大器,以及

产生2(n-1)个开关控制信号,分别给前述第一与前述第二放大器的各(n-1)开关元件。

3. 如权利要求1所述的多频多模式功率放大电路,其中,前述第一放大器的n个晶体管与(n-1)个开关可整合在一芯片中或以分离元件构成,以及前述第二放大器的n个晶体管与(n-1)个开关可整合在一芯片中或以分离元件构成。

4. 如权利要求1所述的多频多模式功率放大电路,其中,前述第一与前述第二放大器构成杜赫帝功率放大器。

5. 如权利要求1所述的多频多模式功率放大电路,其中,前述输入信号处理单元更包括:

功率分配器,用以接收前述射频信号,并输出功率相同或相异的两个信号;以及

输入匹配电路,耦接至前述功率分配器的输出,对前述输入信号处理单元以及前述第一与前述第二放大器之间进行阻抗匹配。

6. 如权利要求5所述的多频多模式功率放大电路,其中,前述输入匹配电路更包括第一与第二输入匹配电路,分别对前述第一与前述第二放大器进行阻抗匹配,以分别输出前述第一与前述第二信号。

7. 如权利要求6所述的多频多模式功率放大电路,其中,前述第一或前述第二输入匹配电路更包括第一LC电路与第二LC电路,串联于前述输入匹配电路的输入端与输出端之间。

8. 如权利要求 7 所述的多频多模式功率放大电路,其中,前述第一 LC 电路更包括第一电感,其一端耦接前述输入匹配电路的前述输入端;以及第一电容,其一端耦接至前述第一电感的另一端,

前述第二 LC 电路更包括第二电容,其一端耦接前述第一电感与前述第一电容的连接端,另一端耦接至前述输入匹配电路的前述输出端;以及第二电感,其一端耦接至前述第二电容的前述另一端。

9. 如权利要求 7 所述的多频多模式功率放大电路,其中,前述第一 LC 电路更包括第一电容,其一端耦接前述输入匹配电路的前述输入端;以及第一电感,其一端耦接至前述第一电容的另一端,

前述第二 LC 电路更包括第二电感,其一端耦接第一电感与前述第一电容的连接端,另一端耦接至前述输入匹配电路的前述输出端;以及第二电容,其一端耦接至前述第二电感的前述另一端。

10. 如权利要求 1 所述的多频多模式功率放大电路,其中,前述输出信号处理单元更包括:

阻抗转换器,耦接至前述第一放大器的输出,并对前述第二放大器的阻抗进行转换;以及

输出匹配电路,耦接至前述第二放大器与前述阻抗转换器的输出,并输出前述输出信号。

11. 如权利要求 10 所述的多频多模式功率放大电路,其中,前述阻抗转换器更包括第一谐振 LC 电路、第二谐振 LC 电路与第三谐振 LC 电路,在前述阻抗转换器的输入端与输出端之间依序连接成 π 模型组态。

12. 如权利要求 11 所述的多频多模式功率放大电路,其中,前述第一与前述第三谐振 LC 电路为串联电路,且前述第二谐振 LC 电路为并联电路。

13. 如权利要求 11 所述的多频多模式功率放大电路,其中,前述第一与前述第三谐振 LC 电路为并联电路,且前述第二谐振 LC 电路为串联电路。

14. 如权利要求 10 所述的多频多模式功率放大电路,其中,前述阻抗转换器更包括第一谐振 LC 电路、第二谐振 LC 电路与第三谐振 LC 电路,在前述阻抗转换器的输入端与输出端之间依序连接成 T 模型组态。

15. 如权利要求 14 所述的多频多模式功率放大电路,其中,前述第一与前述第三谐振 LC 电路为串联电路,且前述第二谐振 LC 电路为并联电路。

16. 如权利要求 14 所述的多频多模式功率放大电路,其中,前述第一与前述第三谐振 LC 电路为并联电路,且前述第二谐振 LC 电路为串联电路。

17. 如权利要求 10 所述的多频多模式功率放大电路,其中,前述阻抗转换器分别在低频与高频各提供 90° 与 270° 的相位延迟。

18. 如权利要求 10 所述的多频多模式功率放大电路,其中,前述输出匹配电路更包括第一 LC 电路与第二 LC 电路,串联在前述输出匹配电路的一输入端与一输出端之间。

19. 如权利要求 18 所述的多频多模式功率放大电路,其中,前述第一 LC 电路更包括第一电感,其一端耦接前述输出匹配电路的前述输入端;以及第一电容,其一端耦接至前述第一电感的另一端,

前述第二 LC 电路更包括第二电容,其一端耦接前述第一电感与前述第一电容的连接端,另一端耦接至前述输出匹配电路的前述输出端;以及第二电感,其一端耦接至前述第二电容的前述另一端。

20. 如权利要求 18 所述的多频多模式功率放大电路,其中,前述第一 LC 电路更包括第一电容,其一端耦接前述输出匹配电路的前述输入端;以及第一电感,其一端耦接至前述第一电容的另一端,

前述第二 LC 电路更包括第二电感,其一端耦接前述第一电感与前述第一电容的连接端,另一端耦接至前述输出匹配电路的前述输出端;以及第二电容,其一端耦接至前述第二电感的前述另一端。

21. 如权利要求 5 所述的多频多模式功率放大电路,其中,前述功率分配器是正交等功率分配器。

22. 如权利要求 21 所述的多频多模式功率放大电路,其中,前述正交等功率分配器更包括:

输入端,用以接收前述射频信号;

第一与第二输出端,用以输出两功率均等的信号;

第一传输线单元,耦接于前述正交等功率分配器的前述输入端与前述第一输出端之间;以及

第二传输线单元,经由至少一传输线,与前述第一传输线单元平行配置。

23. 如权利要求 22 所述的多频多模式功率放大电路,其中,前述第一传输线单元包括:

第一传输线,一端连接至前述正交等功率分配器的前述输入端;

第二传输线,耦接于前述正交等功率分配器的前述输入端与前述第一输出端之间;以及

第三传输线,一端连接至前述第一输出端。

24. 如权利要求 22 所述的多频多模式功率放大电路,其中,前述第二传输线单元包括:

第一传输线,一端连接至一负载;

第二传输线,耦接于前述负载与前述第二输出端之间;以及

第三传输线,一端连接至前述第二输出端。

25. 如权利要求 23 或 24 所述的多频多模式功率放大电路,其中,前述第一与前述第三传输线的另一端连接成开路或短路状态。

26. 如权利要求 1 所述的多频多模式功率放大电路,其中,前述第一与前述第二放大器分别为载波功率放大器和峰值功率放大器。

27. 一种多频多模式功率放大器,包括:

功率分配器,用以接收射频信号,并输出功率相同或相异的两个信号;

第一放大器,其输入端接收第一信号,以产生第一放大信号,其中,前述第一放大器更包括第一晶体管尺寸调整单元,其依据模式指示信号,调整等效晶体管尺寸;以及

第二放大器,其输入端接收第二信号,以产生第二放大信号,其中,前述第二放大器更包括第二晶体管尺寸调整单元,其依据前述模式指示信号,调整等效晶体管尺寸,

输入匹配电路,耦接至前述功率分配器的输出,对前述功率分配器以及前述第一与前述第二放大器之间进行阻抗匹配;

阻抗转换器,耦接至前述第一放大器的输出,并对前述第二放大器的阻抗进行转换;以及

输出匹配电路,耦接至前述第二放大器与前述阻抗转换器的输出,并输出前述输出信号,

其中,前述第一放大器更包括:n个并联的晶体管,耦接在第一放大器的输入端与输出端之间;以及(n-1)个开关元件,分别耦接第一放大器的(n-1)个晶体管与第一放大器的输入端之间;

前述第二放大器更包括:n个并联的晶体管,耦接在第二放大器的输入端与输出端之间;以及(n-1)个开关元件,分别耦接第二放大器的(n-1)个晶体管与第二放大器的输入端之间;

其中,依据前述模式指示信号,控制前述第一与前述第二放大器的各自前述(n-1)开关元件的开关。

28. 如权利要求27所述的多频多模式功率放大器,更包括偏压控制电路,耦接至前述第一与前述第二放大器,接收前述模式指示信号,藉以产生对应的第一偏压信号与一第二偏压信号,分给提供给前述第一与前述第二放大器,以及

产生2(n-1)个开关控制信号,分别给前述第一与前述第二放大器的各(n-1)开关元件。

29. 如权利要求27所述的多频多模式功率放大器,其中,前述第一放大器的n个晶体管与(n-1)个开关可整合在一芯片中或以分离元件构成,以及前述第二放大器的n个晶体管与(n-1)个开关可整合在一芯片中或以分离元件构成。

30. 如权利要求27所述的多频多模式功率放大器,其中,前述第一与前述第二放大器构成杜赫帝功率放大器。

31. 如权利要求27所述的多频多模式功率放大器,其中,前述第一与前述第二放大器分别为载波功率放大器和峰值功率放大器。

32. 一种多频多模式功率放大电路的操作方法,其中,前述多频多模式功率放大电路具有第一放大器与第二放大器,前述操作方法包括

接收模式指示信号,产生第一与第二偏压信号以及第一与第二开关控制信号;

依据前述第一偏压信号调整前述第一放大器的效率与线性度,并且依据前述第一开关控制信号,控制前述第一放大器的等效晶体管面积;以及

依据前述第二偏压信号调整前述第二放大器的效率与线性度,并且依据前述第二开关控制信号,控制前述第二放大器的等效晶体管面积。

33. 如权利要求32所述的多频多模式功率放大电路的操作方法,其中,前述模式指示信号是依据系统频率与系统模式来决定。

34. 如权利要求33所述的多频多模式功率放大电路的操作方法,其中,前述第一开关控制信号是对应前述系统模式,使前述第一放大器中对应的晶体管导通或关闭,以控制前述第一放大器的前述等效晶体管面积。

35. 如权利要求33所述的多频多模式功率放大电路的操作方法,其中,前述第二开关控制信号是对应前述系统模式,使前述第二放大器中对应的晶体管导通或关闭,以控制前述第二放大器的前述等效晶体管面积。

36. 如权利要求 27 所述的多频多模式功率放大电路的操作方法, 其中, 前述第一与前述第二放大器分别为载波功率放大器和峰值功率放大器。

多频多模式功率放大电路以及其操作方法

技术领域

[0001] 本发明涉及一种功率放大器电路及其操作方法,且特别涉及一种多频多模式的功率放大器电路及其操作方法。

背景技术

[0002] 随着人们对无线通信系统传输量的渴望,高阶数字调制方式开始被大量的采用,其先天的调制特性要求功率放大器需拥有较大的高 - 均输出功率比率 (peak to average power ratio)。以一般的系统与环境而言,传统式功率放大器大部分的时间是操作在具低效率的均输出功率区,而较大的高 - 均输出功率比率意味着功率放大器将面临更低的运作效率。这表示功率放大器将随着数字调制方式的高阶化而成为一个低运作效率元件。

[0003] 很不幸的,功率放大器的高耗电特性往往消耗整个通信设备 1/3-1/2 的电量,故低的运作效率对手机等终端设备而言,将减短其待机与通话时间,对基站等局端设备而言,除了增加电信营运业者的电费,也增加其在散热与大电力设备上的成本支出。因此让功率放大器在均至高输出功率区皆能维持一定的高效率,成为近一代功率放大器的需求。

[0004] 杜赫帝 (Doherty) 功率放大器是此需求的解决方案之一,其近年来不论在论文或专利领域皆成为一项热门的研究主题,其本身除了天生拥有前述所需要的高效率特性外,在电路的线性化与缩小化方面也获得许多研究成果的证实。而在行动通信朝向多频多模的趋势下,功率放大器不但将朝向多频,且需具有可调整的均及高输出功率点以因应多模操作的需求。然而坊间常见的杜赫帝功率放大器大多为单频单模式操作,其未来性逐渐面临挑战。虽有少数专利如美国专利 US6137355 提出单频双模的操作,该专利中提到藉由偏压来调整主动元件的有效面积以及操作类别 (例如在晶体管操作的 A、AB 与 B 类等),使该功率放大器在高线性与高效率两种模式中做切换,然而其并没有杜赫帝功率放大器所需的外部电路,因此未具有可调整均及高输出功率点的特性,而且其需要较多的组的偏压控制电路,因此增加设计的复杂度,而在频率方面,其仅限于单频操作。

发明内容

[0005] 本发明为改善现有杜赫帝功率放大器单频且模式单调的缺点,提出一种多频多模式功率放大器。藉由多频化的匹配电路以及可调的主动元件尺寸,使其能因应不同频率的通信系统并调整其所需的均及高输出功率点。

[0006] 为此,本发明提出一种多频多模式功率放大电路,包括:输入信号处理单元、载波功率放大器、峰值功率放大器以及输出信号处理单元。输入信号处理单元用以接收射频信号,并输出第一信号与第二信号。载波功率放大器的输入端耦接至输入信号处理单元,并接收第一信号,产生第一放大信号,其中更包括第一晶体管尺寸调整单元,其依据模式指示信号,调整等效晶体管尺寸。峰值功率放大器,其输入端耦接至输入信号处理单元,并接收第二信号,产生第二放大信号,其中,更包括第二晶体管尺寸调整单元,其依据模式指示信号,调整等效晶体管尺寸。输出信号处理单元接收第一与第二放大信号,使第一与第二放大信

号合并，并再经输出匹配电路后，以输出一输出信号。

[0007] 另外，本发明更提出一种多频多模式功率放大器，其包括载波功率放大器以及一峰值功率放大器。载波功率放大器的输入端接收一第一信号，以产生第一放大信号，其中，载波功率放大器更包括第一晶体管尺寸调整单元，其依据模式指示信号，进行晶体管尺寸调整。峰值功率放大器的输入端接收第二信号，以产生第二放大信号，其中峰值功率放大器更包括第二晶体管尺寸调整单元，其依据模式指示信号，进行晶体管尺寸调整。

[0008] 在上述多频多模式功率放大器（电路）中，载波功率放大器可更包括：n个并联的晶体管，其耦接在输入端与输出端之间；以及（n-1）个开关元件，分别耦接（n-1）个晶体管与该输入端之间。峰值功率放大器可更包括：n个并联的晶体管，耦接在输入端与输出端之间；以及（n-1）个开关元件，分别耦接（n-1）个晶体管与输入端之间。其中依据模式指示信号，控制载波与峰值功率放大器的各自（n-1）开关元件的开关。

[0009] 本发明更提出一种多频多模式功率放大器的操作方法。首先，接收模式指示信号，藉以产生第一与第二偏压信号以及第一与第二开关控制信号。接着，依据第一偏压信号调整载波功率放大器的效率与线性度，并且依据第一开关控制信号，控制载波功率放大器的等效晶体管面积。同理，依据第二偏压信号调整峰值功率放大器的效率与线性度，并且依据第二开关控制信号，控制峰值功率放大器的等效晶体管面积。

[0010] 上述的模式指示信号是依据系统频率与系统模式来决定。例如，双频通信频率的其中之一，以及依据该选择频率下的一特定模式。另外，第一（第二）开关控制信号是对应该系统模式，使该载波（峰值）功率放大器中对应的晶体管导通或关闭，以控制该等效晶体管面积。

[0011] 综上所述，通过本发明的功率放大器电路，载波与峰值放大器本身具有可调整晶体管等效面积的功能，所以功率放大器可以有效地应用在多模式系统之中。另外，可通过对外部电路的适当修改，例如功率分配器、输出入阻抗匹配电路、阻抗转换器等等的多频模式的调整等，可以让功率放大器应用在多频系统。因此，本发明所提出的功率放大电路便可以有效地应用在多频多模式的系统中。

[0012] 另外，配合能提供双频功能的阻抗匹配电路与等功率分配器，即能够使功率放大器因应各种不同的通信需求，而提供高运作效能，以达省电目的。此结构也能适合芯片层级与电路板层级的设计，并可使用于手机端与基站端。

[0013] 为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

- [0014] 图1示出了本实施例的功率放大电路的结构示意图。
- [0015] 图2A至2D示出了阻抗转换器的数个电路例的结构示意图。
- [0016] 图3A示出了功率分配器的一种实施例的结构示意图。
- [0017] 图3B与3C示出了功率分配器中传输线单元的内部结构示意图。
- [0018] 图4A与4B为本实施的双频匹配电路的实施例。
- [0019] 图5A示出了本实施例的载波功率放大器的电路结构示意图。
- [0020] 图5B示出了本实施例的峰值功率放大器的电路结构示意图。

- [0021] 图 5C 示出了本实施例的功率放大器在多模块态下的电路结构示意图。
- [0022] 图 6 为传统单频单模式杜赫帝功率放大器与传统式线性放大器在运作效能上的比较。
- [0023] 图 7 为本发明的双频双模式杜赫帝功率放大器在运作效能上的行为。
- [0024] 附图符号说明
- [0025] 100 : 双频双模式杜赫帝功率放大器
- [0026] 110 : 功率分配器
- [0027] 121、122 输入匹配电路
- [0028] 130 : 载波功率放大器
- [0029] 140 : 峰值功率放大器
- [0030] 150 : 阻抗转换器 (双频 90° 与 270°)
- [0031] 160 : 输出匹配电路
- [0032] 170 : 输出负载
- [0033] 180 : 偏压控制电路
- [0034] 10 : 功率分配器的输入端
- [0035] 20、21 : 输入匹配电路模块的输入端
- [0036] 30 : 载波功率放大器的输入端
- [0037] 31 : 峰值功率放大器的输入端
- [0038] 40 : 载波功率放大器的输出端
- [0039] 41 : 峰值功率放大器的输出端
- [0040] 50 : 载波功率放大器与峰值功率放大器的输出结合端
- [0041] 60 : 负载输入端
- [0042] 210、211、212、220、221、222 : LC 电路
- [0043] 230、231、232、240、241、242 : LC 电路
- [0044] 310 : 双频正交等功率分配器的双频近 $\lambda / 4$ 传输线
- [0045] 311 : 双频正交等功率分配器的第一并联传输线
- [0046] 312 : 双频正交等功率分配器的第二并联传输线
- [0047] 321 : 双频 $\lambda / 4$ 阻抗转换器的第一串联传输线
- [0048] 322 : 双频 $\lambda / 4$ 阻抗转换器的第一并联开路传输线
- [0049] 323 : 双频 $\lambda / 4$ 阻抗转换器的第二并联开路传输线
- [0050] 332 : 双频 $\lambda / 4$ 阻抗转换器的第一并联短路传输线
- [0051] 333 : 双频 $\lambda / 4$ 阻抗转换器的第二并联短路传输线
- [0052] 411、414、422、423 : 电感
- [0053] 412、413、421、424 : 电容
- [0054] 510、520、560、570 : 晶体管
- [0055] 530、580 : 开关。

具体实施方式

- [0056] 本实施例的多频多模式功率放大电路，至少包括：输入信号处理单元、载波功率放

大器、峰值功率放大器与输出信号处理单元。例如，上述两功率放大器构成一种杜赫帝功率放大器。输入信号处理单元是用以接收射频信号，并输出第一信号与第二信号。输入信号处理单元主要进行信号的功率分配以及与后端放大器之间的输入阻抗匹配。载波功率放大器的输入端耦接至输入信号处理单元，并接收第一信号，产生第一放大信号，其中，更包括第一晶体管尺寸调整单元，其依据模式指示信号，调整等效晶体管尺寸。峰值功率放大器的输入端耦接至输入信号处理单元，并接收第二信号，产生第二放大信号，其中，更包括第二晶体管尺寸调整单元，其依据模式指示信号，调整等效晶体管尺寸。输出信号处理单元接收第一与第二放大信号，并且对第一与第二放大信号进行合并，以输出一输出信号。

[0057] 上述的输入信号处理单元与输出信号处理单元可以称为多频多模式功率放大电路的外部电路，主要是处理多频部分的信号处理。上述的输入信号处理单元一般可以具有功率分配去与输入匹配电路，而输出信号处理单元可以包括阻抗转换器与输出匹配电路。以下的电路结构均以此做例子来说明，但是在实际上，在不脱离本发明旨趣下，输入信号处理单元与输出信号处理单元也可以做任何适当的变更。

[0058] 图 1 示出了本实施例的多频多模式功率放大电路的电路示意图。如图 1 所示，多频多模式功率放大电路 100 包括功率分配器 110、第一输入匹配电路 121、第二输入匹配电路 122、偏压控制电路 180、载波功率放大器 130、峰值功率放大器 140、阻抗转换器 150、输出匹配电路 160 等。在输出端点 60 上视需要可以配置负载 170。另外，本发明可以应用到多频多模的系统，但是为了说明方便，下面实施例会以双频双模的结构来做说明。

[0059] 如图 1 所示，功率分配器 110，例如是正交等功率分配器，其可以将输入端 10 的功率等量地分配到输入匹配电路 121 与输入匹配电路 122 的输入端 20 及 21。在某些情况下，也可不必将输入的射频信号等量地分配到输入匹配电路 121 与输入匹配电路 122 的输入端 20 及 21。输入端 21 所收到的信号相较于输入端 20 在低频与高频各有约 90° 与 270° 的延迟。输入端点 20 与 21 的信号通过输入匹配电路 121 与 122，能以低损耗的方式传送至载波功率放大器 130 以及峰值功率放大器 140。

[0060] 信号分别经过载波功率放大器 130 以及峰值功率放大器 140 的放大后，分别由放大器的输出端 40 与 41 输出。从载波功率放大器 130 的输出端 40 输出的信号通过阻抗转换器 150 后，在阻抗转换器 150 的输出端 50 与输出端 41 的信号进行相加。在上述过程中，阻抗转换器 150 对输出端 40 的信号在低频与高频各提供 90° 与 270° 的相位延迟，以补偿信号在端点 21 所落后于端点 20 的相位差。

[0061] 载波功率放大器 130 与峰值功率放大器 140 的输出信号（主、副信号）在端点 50 相加后，通过输出匹配电路 160 使信号能以低损耗的方式传送至输出负载 170。

[0062] 在操作过程中，偏压控制电路 180 将因应不同的通信系统模式而对载波功率放大器 130 与峰值功率放大器 140 提供不同的偏压电平与不同的等效晶体管面积。此动作会在下文详述。

[0063] 接着配合图式，针对上述各电路做进一步的说明。在下述的说明是以双频来说明。对于多频的结构，只要将外围电路做对应的修正，使其与多频操作对应即可。亦即，将功率分配器 110、第一输入匹配电路 121、第二输入匹配电路 122、阻抗转换器 150 以及输出匹配电路 160 略作修改即可。

[0064] 图 2A 至 2D 示出了本实施例的阻抗转换器 150 的数个电路例，在此以双频阻抗转

换器做为说明例。双频阻抗转换器 150 能够在任意两个频带等效出任意的特性阻抗，并对两频带分别产生 90° 与 270° 的相位偏移，使载波功率放大器 130 在其输出端 40 的阻抗值 Z_2 反比在在阻抗转换器 150 的输出端 50 的阻抗值 Z_1 。

[0065] 如图 2A 或 2B 所示，其包括第一谐振 LC 电路 211(221)、第二谐振 LC 电路 210(220) 与第三谐振 LC 电路 212(222)，于阻抗转换器 150 的输入端 40 与输出端 50 之间依序连接成 π 模型组态。在图 2A 的电路例中，第一谐振 LC 电路 211 包括串联的电感 L1 与电容 C1，第二谐振 LC 电路 210 包括并联的电感 L2 与电容 C2，第三谐振 LC 电路 212 包括串联的电感 L3 与电容 C3。在任意两频率皆能等效成 π 模型组态。因此，阻抗转换器 150 具有双频阻抗转换器的功能。在图 2B 的电路例中，第一谐振 LC 电路 221 包括并联的电感 L1 与电容 C1，第二谐振 LC 电路 220 包括串联的电感 L2 与电容 C2，第三谐振 LC 电路 212 包括并联的电感 L3 与电容 C3。在任意两频率皆能等效成 π 模型组态。因此，阻抗转换器 150 具有双频阻抗转换器的功能。

[0066] 另外，阻抗转换器 150 也可以 T 模型组态来建构。如图 2C 与 2D 所示，阻抗转换器 150 包括第一谐振 LC 电路 231(241)、第二谐振 LC 电路 230(240) 与第三谐振 LC 电路 232(242)，于阻抗转换器 150 的输入端 40 与输出端 50 之间依序连接成 T 模型组态。在图 2C 的电路例中，第一谐振 LC 电路 231 包括串联的电感 L1 与电容 C1，第二谐振 LC 电路 230 包括并联的电感 L2 与电容 C2，第三谐振 LC 电路 232 包括串联的电感 L3 与电容 C3。在图 2D 的电路例中，第一谐振 LC 电路 241 包括并联的电感 L1 与电容 C1，第二谐振 LC 电路 240 包括串联的电感 L2 与电容 C2，第三谐振 LC 电路 242 包括并联的电感 L3 与电容 C3。在图 2C 或 2D 的电路中，在任意两频率皆能等效成 T- 模型组态，因此均具有双频 $\lambda/4$ 阻抗转换器的功能。

[0067] 另外，上述所有电感可由微带线或带线形式实现在介质基板上，也可以由分离式集总电感实现。此外，上述电容可由微带线或带线形式实现在介质基板上，也可由分离式集总电容实现。另外，上述电容也可由堆栈方式实现在多层陶瓷结构上。

[0068] 图 3A 示出了本实施例中功率分配器的一个电路例，在此例中功率分配器 110 是使用双频正交等功率分配器 110 做为说明之用。当然，可以将下面的实施例略作修改，以配合多频的系统，也可以将等功率修改成非等功率分配的型态。

[0069] 如图 3A 所示，双频正交等功率分配器 110 的功能为将输入端点 10 的双频输入信号（射频信号）等功率地分配到输出端点 20 与 21，并使输出端 21 的信号相较于输出端 20 在低频与高频各有近 90° 与 270° 的相位延迟。功率分配器 110 至少包括两个以平行排列的双频近 $\lambda/4$ 传输线 310，其中 λ 是指双频平均频率的波长，其两端分别以传输线 311 与传输线 312 做连接。传输线 311 与 312 的长度接近双频平均频率的 $1/4$ 波长，其个别的特性阻抗值则视双频正交等功率分配器 110 的系统阻抗值以及两传输频率的比率而定。

[0070] 图 3B 与 3C 为双频近 $\lambda/4$ 传输线 310 的两实施例，其能够在任意两个频带等效出任意的特性组抗，并对两频带分别产生 90° 与 270° 的相位偏移。如图 3A 所示，传输线单元 310 包括：串联传输线 321，两并联开路传输线 322 与 323。传输线 321、322、323 的长度接近双频平均频率的 $1/4$ 波长，其个别的特性阻抗值则视双频近似 $\lambda/4$ 传输线 310 所等效的特性阻抗值以及两传输频率的比率而定。图 3C 与图 3B 的差异在于将两个近 $1/4$ 波长并联开路的传输线 322 与 323 换成两个近 $1/2$ 波长并联短路传输线 332 与 333。

[0071] 上述所有传输线可由微带线或带线形式实现在介质基板上,或者可由带线形式实现在多层陶瓷结构上。

[0072] 图 4A 与 4B 为本实施的阻抗匹配电路的实施例。在图 4A 与 4B 中的阻抗匹配电路可以应用到图 1 的输入阻抗匹配电路 121、122 与输出阻抗匹配电路 160,且均以能提供双频阻抗匹配的功能做为例子,对于多频的系统只要略作修改即可。图 4A 与图 4B 实施例的阻抗匹配电路包括串联的第一与第二 LC 电路。如图 4A 所示,第一 LC 电路可以包括电感 411 与电容 412,第二 LC 电路可以包括电容 413,与电感 414。电感 411 连接到两匹配端阻抗中阻抗值较小的一端。在图 4B 中,第一 LC 电路可以包括电容 421 与电感 422,第二 LC 电路可以包括电感 423 与电容 424,其中电容 421 连接到两匹配端阻抗中阻抗值较小的一端。

[0073] 另外,上述所有电感可由微带线或带线形式实现在介质基板上,也可以由分离式集总电感实现。此外,上述电容可由微带线或带线形式实现在介质基板上,也可由分离式集总电容实现。另外,上述电容也可由堆栈方式实现在多层陶瓷结构上。

[0074] 接着说明本发明的主要部分,载波功率放大器 130 与峰值功率放大器 140 的结构。图 5A 示出了本实施例的载波功率放大器 130 的电路结构示意图,图 5A 以及 5B、5C 等仅示出了出与本实施例最相关的构件,其余功率放大器所需的一般元件则省略。

[0075] 如图 5A 所示,载波功率放大器 130 包括晶体管 510、晶体管 520 以及开关 530。而晶体管 510、晶体管 520 以及开关 530 可完全或部分在同一芯片上,亦可分别以分离式元件的型态来组成。另外,依据外部的模式指示 (mode indication) 信号,可从图 1 所示的偏压控制电路 180 输出对应操作频率与模式的偏压 Bias1 与开关控制信号 Vsw1,其分别提供给载波功率放大器 130。藉由开关 530 的切换机制,即开关控制信号 Vsw1,可控制晶体管 520 的开启状态。换句话说,载波功率放大器 130 可以依据操作模式,在单一晶体管 510 运作下操作,或者是在两个晶体管 510、520 运作下操作。

[0076] 以双频双模式杜赫帝功率放大器为例来说明。当功率放大电路 100 因通信模式的不同,需以较小功率操作时,载波功率放大器 130 仅需较小的晶体管尺寸。此时藉由开关控制信号 Vsw1,使开关 530 切换到关闭 (OFF) 状态,亦即开路状态。藉此,晶体管 520 不会运作,载波功率放大器 130 仅以晶体管 510 来操作,而偏压 Bias1 与在输入端 30 的输入功率也仅送入晶体管 510 中。此时,载波功率放大器 130 的等效总面积为晶体管 510 的面积。一般偏压 Bias1 会设计使载波功率放大器 130 操作在 A 类至 B 类之间。

[0077] 另外,功率放大器电路 100 因通信模式需以较大功率操作时,载波功率放大器 130 需较大的晶体管尺寸。此时藉由开关控制信号 Vsw1,开关 530 切换到开启 (ON) 状态,亦即短路状态。藉此,使载波功率放大器 130 以晶体管 510 与晶体管 520 两者来运作。此时,载波功率放大器 130 的等效总面积为晶体管 510 与晶体管 520 两者的面积和。此时,偏压 Bias1 与在输入端 30 的输入功率均送入晶体管 510 与晶体管 520 中。

[0078] 图 5B 示出了本实施例的峰值功率放大器的电路结构示意图。如图 5B 所示,峰值功率放大器 140 包括晶体管 560、晶体管 570 以及开关 580。晶体管 560、晶体管 570 以及开关 580 可完全或部分在同一芯片上,亦可分别以分离式元件的型态来组成。另外,依据外部的模式指示信号,可从图 1 所示的偏压控制电路 180 输出对应的操作频率与模式的偏压 Bias2 与开关控制信号 Vsw2,其分别提供给峰值载波功率放大器 140。藉由开关 580 的切换机制,即开关控制信号 Vsw2,可控制晶体管 570 的开启状态。换句话说,峰值功率放大器

140 可以依据操作模式,在单一晶体管 560 运作下操作,或者是在两个晶体管 560、570 运作下操作。

[0079] 当图 1 的功率放大电路 100 因通信模式的不同而需以较小功率操作时,峰值功率放大器 140 仅需较小的晶体管尺寸。此时藉由开关控制信号 Vsw2,将开关 580 切换到关闭 (OFF) 状态,即开路状态。藉此,使峰值功率放大器 140 仅以晶体管 560 来操作。此时偏压 Bias2 与在输入端 31 的输入功率也仅送入晶体管 560 中。另外,当因通信模式需以较大功率操作时,峰值功率放大器 140 需较大的晶体管尺寸,此时开关 580 根据开关控制信号 Vsw2 切换到开启 (ON) 状态,即短路状态。藉此使峰值功率放大器 140 以晶体管 560 与晶体管 570 两者来操作,偏压 Bias2 与在输入端 31 的输入功率也送入晶体管 560 与晶体管 570 中。在此情况,峰值功率放大器 140 的等效总面积即为晶体管 560 与晶体管 570 个别面积和。一般偏压 Bias2 会设计成使峰值功率放大器 140 操作在 B 类至 C 类之间。

[0080] 在上述实施例中,列举将载波功率放大器 130 操作在 A 类与 B 类晶体管之间,而峰值功率放大器 140 操作在 B 类与 C 类晶体管之间,但是这仅只是个说明例。载波功率放大器 130 与峰值功率放大器 140 的晶体管操作类别可以视实际需求来加以变更。

[0081] 上述的偏压 Bias1 与 Bias2 可以分别控制载波功率放大器 130 与峰值功率放大器 140 的偏压模态,用以调整载波功率放大器 130 与峰值功率放大器 140 的效率与线性度。

[0082] 综上所述,藉由配置开关 530 与开关 580,可分别有效地控制载波功率放大器 130 与峰值功率放大器 140 里的等效晶体管面积,也因此控制载波功率放大器 130 与峰值功率放大器 140 输出功率的能力。换句话说,当功率放大电路 100 因通信模式的不同而需以较小功率操作时,可以通过开关控制信号 Vsw1、Vsw2,使晶体管 520、570 不操作,使得载波功率放大器 130 与峰值功率放大器 140 分别以较小的等效晶体管面积来操作。反之,当功率放大电路 100 因通信模式的不同而需以较大功率操作时,可以通过开关控制信号 Vsw1、Vsw2,使晶体管 520、570 操作,使得载波功率放大器 130 与峰值功率放大器 140 分别以较大的等效晶体管面积来操作。另外,也可以通过偏压的控制,仅使载波功率放大器 130 运作,而关闭峰值功率放大器 140 的运作。

[0083] 因此,通过上述的功率放大器结构,可以有效且确实地达到因应不同频率的通信系统并调整其所需的均及高输出功率点。

[0084] 图 5C 示出了本实施例应用在多模状况下的变化例。图 5A 与 5B 所示的功率放大器为说明双模下的电路结构。当本实施例的功率放大器应用到多模式的情况时,可以对应修改。图 5C 为示出了三模式的变化例,三模式以上者可以比照修改。在三模式下,可以配置三个晶体管来使功率晶体管操作。三个晶体管的其中两个均各串联一个开关电路。各开关电路可以受各自的开关控制信号 Vsw1、Vsw2 而控制。例如,可以控制仅一个晶体管运作,或者是让两个或三个晶体管同时运作,以使功率晶体管在三种模式下运作。

[0085] 接着以图 6 与图 7 来说明本发明与现有技术的差异。图 6 示出了现有单频单模式杜赫帝功率放大器与传统式线性放大器在运作效能上的比较。传统式线性放大器仅有在接近饱和区的 P 点 (峰值输出功率) 才有较高的运作效率。反之,在杜赫帝功率放大器方面,其输出功率在 M 点至 P 点皆维持在高的电平。如果将 M 点上设计在近均输出功率区 (功率放大器大部分时间的操作区),则功率放大器的实际运作效能将会大为提高。

[0086] 杜赫帝功率放大器能有较高的效能,主要的原因在于当输出功率小于 M 点电平的

低功率区时,仅启动载波功率放大器 130(借用图 1 来说明),因此有较低的耗电量,而且此时载波功率放大器 130 在端点 40 的输出负载值两倍于最佳输出负载值,因此能使载波功率放大器 130 提早进入饱和区,而得到高的运作效率。当输出功率需要高于 M 点的电平时,峰值功率放大器 140 开始启动,提供额外放大功率,并与载波功率放大器 130 的输出功率在端点 50 进行合并。此时载波功率放大器 130 在端点 40 的输出负载因峰值功率放大器 140 的启动而变小,因此可以提供更大的输出信号。当总输出功率到达 P 点时,载波功率放大器 130 与峰值功率放大器 140 在端点 40 与 41 皆拥有最佳输出负载值,而 M 点至 P 点间的效率也由于峰值功率放大器 140 提供额外功率而维持在高的电平。

[0087] 图 7 为本发明多频多模式功率放大器(以双频双模式杜赫帝功率放大器为例)100 在运作效能行为的实施例。在设计阶段,对晶体管 510、520、560、570 面积做适当的选取,并配合开关 530 与 580 的切换以及控制偏压 Bias1 与 Bias2 的电平,即可对任何通信系统的 M 点与 P 点位置做任意控制。

[0088] 当第一种通信系统相较于第二种通信系统需要较低的 M 点电平时,开关 530 关闭,使载波功率放大器 130 仅拥有晶体管 510 的等效面积,此时偏压 Bias1 与在端点 30 的输入功率仅送入晶体管 510 中。藉由偏压 Bias1 的控制,使载波功率放大器 130 操作在 A 类至 B 类之间,而偏压 Bias2 在输出功率高于 M 点之前负责将峰值功率放大器 140 关闭。若需要较高的 M 点电平,则开关 530 开启,使载波功率放大器 130 拥有晶体管 510 与 520 的等效总面积,此时偏压 Bias1 与在端点 30 的输入功率送入晶体管 510 与 520 中,藉由 Bias1 的控制使载波功率放大器 130 操作在 A 类至 B 类之间,而 Bias2 在输出功率高于 M 点之前负责将峰值功率放大器 140 关闭。

[0089] 另一方面,当第一种通信系统相较于第二种通信系统需要较低的 P 点电平时,开关 580 关闭,使峰值功率放大器 140 仅拥有晶体管 560 的等效面积,此时偏压 Bias2 与在端点 31 的输入功率仅送入晶体管 560 中。藉由偏压 Bias2 的控制,使峰值功率放大器 140 操作在 B 类至 C 类之间,而偏压 Bias1 在输出功率高于 M 点之后继续使载波功率放大器 130 启动。若需要较高的 P 点电平,则开关 580 开启,使峰值功率放大器 140 拥有晶体管 560 与 570 的等效总面积,此时偏压 Bias2 与在端点 31 的输入功率送入晶体管 560 与 570 中。藉由偏压 Bias2 的控制,使峰值功率放大器 140 操作在 B 类至 C 类之间,而偏压 Bias1 在输出功率高于 M 点之后继续使载波功率放大器 130 启动。

[0090] 根据上述的操作机制,举例来说,在 n = 3 的情况(即图 7 的任相邻两曲线 A、B、C 的间隔为 3dB)下,当两种操作模态要拥有曲线 A 与曲线 B 的行为时,晶体管 510、520、560、570 的面积比例例如约为 2 : 1 : 3 : 3,而当两种操作模态要拥有曲线 B 与曲线 C 的行为时,晶体管 510、520、560、570 的面积比例约为 1 : 1 : 1 : 1。

[0091] 综上所述,通过本发明的功率放大器电路,载波与峰值放大器本身具有可调整晶体管等效面积的功能,所以功率放大器可以有效地应用在多模式系统之中。

[0092] 另外,通过对外部电路的适当修改,例如功率分配器、输出阻抗匹配电路、阻抗转换器等等的多频模式的调整等,可以让功率放大器应用在多频系统。

[0093] 因此,本发明所提出的功率放大电路便可以有效地应用在多频多模式的系统中。另外,通过本发明的多频多模式功率放大器,系统效能可以更加提升,使的耗电量也可相对地降低。

[0094] 本发明的多模多模式功率放大电路可以应用在任意具有多种操作频率或模式的系统使用。例如，在如 WiFi (WLAN) / WiMAX 系统、GSM/3G (4G) 系统等等。

[0095] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。




图 1




图 2A




图 2B




图 2C




图 2D




图 3A




图 3B




图 3C




图 4A




图 4B




图 5A




图 5B




图 5C




图 6




图 7