

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年5月14日(14.05.2015)



(10) 国際公開番号
WO 2015/068264 A1


- (51) 国際特許分類:
H01L 21/336 (2006.01) H01L 29/78 (2006.01)
- (21) 国際出願番号: PCT/JP2013/080258
- (22) 国際出願日: 2013年11月8日(08.11.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): ユニ
サンティス エレクトロニクス シンガポール
プライベート リミテッド(UNISANTIS ELEC-
TRONICS SINGAPORE PTE. LTD.) [SG/SG]; 179098
ノースブリッジロード 111、ペニンシュラ
プラザ #16-04 Singapore (SG).
- (72) 発明者; および
- (71) 出願人(米国についてのみ): 舩岡 富士雄(MAS-
UOKA Fujio) [JP/JP]; 〒1020073 東京都千代田区九
段北1-15-2 九段坂パークビル4F S
emicon Consulting株式会
社内 Tokyo (JP). 中村 広記(NAKAMURA Hiroki)
[JP/JP]; 〒1020073 東京都千代田区九段北1-1
5-2 九段坂パークビル4F Semic

n Consulting株式会社内 Tokyo
(JP). 原田 望(HARADA Nozomu) [JP/JP]; 〒1020073
東京都千代田区九段北1-15-2 九段坂
パークビル4F Semicon Consu
lting株式会社内 Tokyo (JP). リ, イーソ
(LI Yisuo) [SG/SG]; 117685 シンガポール、ジ
アルファサイエンスパーク 2、#03-17
A、サイエンス パーク ロード 10、ユニ
サンティス エレクトロニクス シンガポール
プライベート リミテッド内 Singapore (SG).
ツェン, ツィシヤン(CHEN Zhixian) [SG/SG];
117685 シンガポール、シンガポールサイエン
スパーク 2、サイエンス パーク ロード
11、インスティテュート オブ マイクロエ
レクトロニクス内 Singapore (SG). チャン, ウィ
ン ウェイ(CHUNG Wing Wai) [SG/SG]; 117685 シ
ンガポール、シンガポールサイエンスパーク
2、サイエンス パーク ロード 11、イン
スティテュート オブ マイクロエレクトロニ
クス内 Singapore (SG). ウィン, ケイ ティ(WIN
Kay Thi) [MM/SG]; 117685 シンガポール、シンガ
ポールサイエンスパーク 2、サイエンス
パーク ロード 11、インスティテュート
オブ マイクロエレクトロニクス内 Singapore

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



(57) Abstract: This invention addresses the problem of using atomic layer deposition using an organic gas to provide a semicon-
ductor device that has a desired effective work function. Said problem is solved by a semiconductor device provided with the follow-
ing: a gate oxide film (102) formed on top of a silicon substrate (101); and a gate electrode formed on top of said gate oxide film
(102). The gate electrode has a layered structure consisting of a carbon-containing titanium-nitride film and a polycrystalline-silicon
film, and the silicon substrate (101), the gate oxide film and the carbon-containing titanium-nitride film (103), and the polycrystal-
line-silicon film (104) are heat-treated at a temperature of at least 350°C in a hydrogen-containing atmosphere.

(57) 要約: 有機ガスを用いた原子層堆積を用いて、所望の実効仕事関数を有する半導体装置を提供するこ
とを課題とする。半導体装置は、シリコン基板(101)上に形成されたゲート酸化膜(102)と、
ゲート酸化膜(102)上に形成されたゲート電極とを備える。ゲート電極は、炭素を含有する窒化チタ
ン膜と多結晶シリコン膜との積層構造であって、シリコン基板(101)と、ゲート酸化膜と炭素を含有
する窒化チタン膜(103)と、多結晶シリコン膜(104)とは、水素を含む雰囲気中で350℃以上
で熱処理されたことにより、上記課題を解決する。



WO 2015/068264 A1



(SG). ワン, キンペン(WANG Xinpeng) [CN/SG];
117685 シンガポール、シンガポール サイエ
ンスパーク 2、サイエンス パーク ロード
11、インスティテュート オブ マイ
クロエレクトロニクス内 Singapore (SG).

(74) 代理人: 木村 満(KIMURA Mitsuru); 〒1010054
東京都千代田区神田錦町二丁目7番地 協販
ビル2階 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG,
ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL,
IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK,
LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN,
MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE,

PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE,
SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT,
TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラ
シア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッ
パ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI,
FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK,
MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),
OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM,
ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：半導体装置

技術分野

[0001] 本発明は半導体装置に関する。

背景技術

[0002] 近年、メタルゲート電極を用いたCMOSデバイス開発が行われている。メタルゲート電極を用いる場合には、トランジスタのしきい値電圧は、チャネル領域の不純物濃度とゲート電極の仕事関数で決定される。

[0003] 従来のトランジスタでは、チャネル濃度を 10^{17} cm^{-3} 以下の低不純物濃度とし、ゲート材料の仕事関数を変えることによって、しきい値電圧を決定することが提案されている（例えば、特許文献1を参照）。

[0004] CMOSデバイスにおいて、nMOSとpMOSを同じゲート電極材料で形成するとき、nMOSとpMOSとのしきい値電圧を互いに等しくするため、ゲート電極材料の仕事関数は、シリコンのミッドギャップである4.6 eV近傍であることが望ましい。

[0005] 特許文献2には、チタン金属ターゲットを用いてアルゴンガス流量と窒素ガス流量の混合比を調節することにより形成された、PVD (Physical Vapor Deposition) であるスパッタリング法を用いて形成された窒化チタン上にスパッタリング法を用いてシリコンを堆積した構造を窒素雰囲気中で熱処理した後の実効仕事関数が開示されている。

先行技術文献

特許文献

[0006] 特許文献1：特開2004-356314号公報

特許文献2：国際公開第2010/125810号

発明の概要

発明が解決しようとする課題

[0007] 本発明は、有機ガスを用いた原子層堆積によって、所望の実効仕事関数を

持つ半導体装置を提供することを目的とする。

課題を解決するための手段

[0008] 本発明の観点に係る半導体装置は、シリコン基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、を備え、前記ゲート電極は、炭素を含有する窒化チタン膜と多結晶シリコン膜との積層構造であって、前記シリコン基板と、前記ゲート酸化膜と、前記炭素を含有する窒化チタン膜と、前記多結晶シリコン膜とは、水素を含む雰囲気中で350℃以上で熱処理されたものである、ことを特徴とする。

[0009] また、前記窒化チタン膜は、テトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用いて形成されたものであることを特徴とする。

[0010] また、前記窒化チタン膜の、窒素とチタンの比は、0.8～1.2であることを特徴とする。

[0011] また、前記窒化チタン膜の膜厚は、4nm～8nmであることを特徴とする。

[0012] また、前記水素と窒素の混合ガス雰囲気中での熱処理前に、前記シリコン基板と前記ゲート酸化膜と前記炭素を含有する窒化チタン膜は、窒素雰囲気中で、900℃以上で熱処理をされることを特徴とする。

[0013] また、前記ゲート酸化膜は、800℃以上の酸素を含む雰囲気を用いて形成されたものであることを特徴とする。

[0014] また、前記多結晶シリコン膜上に窒化タンタル膜が形成されていることを特徴とする。

[0015] また、前記多結晶シリコン膜は、減圧化学気相堆積装置で形成されたものであることを特徴とする。

発明の効果

[0016] 本発明によれば、有機ガスを用いた原子層堆積を用いて、所望の実効仕事関数を持つ半導体装置を提供することができる。

図面の簡単な説明

[0017] [図1]本発明に係る半導体装置の断面図である。

[図2]本発明に係る半導体装置の容量の電圧依存性を示した図である。

[図3]本発明に係る半導体装置の容量の電圧依存性を示した図である。

[図4]本発明に係る半導体装置の $1 / (\text{容量})^2$ の電圧依存性を示した図である。

[図5]本発明に係る半導体装置の $1 / (\text{容量})^2$ の電圧依存性を示した図である。

[図6]本発明に係る半導体装置の実効仕事関数を示した図である。

発明を実施するための形態

[0018] 以下、本発明に係る半導体装置の実施形態を、図面を参照しながら詳細に説明する。

[0019] 図1は、本発明に係る半導体装置の断面図である。

まず、 $6 \times 10^{15} \text{ cm}^{-3}$ のp型シリコン基板101を、 1000°C の、酸素を窒素で希釈した雰囲気を用いて酸化することによって、膜厚5 nmのゲート酸化膜102を形成した。

[0020] 次に、テトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用い、ALD（Atomic Layer Deposition）によって、三種類の窒化チタン膜103をゲート酸化膜102上に堆積した。窒化チタン膜103、ゲート酸化膜102の膜厚はそれぞれ5 nm、7 nmとした。テトラキス（エチルメチルアミノ）チタニウムは、有機ガスであるため、堆積された窒化チタン膜103中に炭素が残存する。X線光電子分光装置を用いて測定したところ、三種類の窒化チタン膜103での窒素とチタンの比は、それぞれ、0.86、1、1.1であった。また、三種類の窒化チタン膜103から、10.3%、8.4%、4.9%の炭素がそれぞれ検出された。

[0021] 次に、減圧化学気相堆積装置（LPCVD装置）を用いて、窒化チタン膜103上に多結晶シリコン膜104を18 nm堆積した。

[0022] 次に、砒素を多結晶シリコン膜104に注入した。

[0023] 次に、窒素雰囲気中で、 1050°C 、1秒の熱処理を行い、 600°C 、1

0分の熱処理を行った。

[0024] 次に、窒化タンタルと、アルミニウムと、窒化タンタルとからなる積層膜105を堆積し、リソグラフィー技術とエッチング技術とを用いて、ゲート電極を形成した。

[0025] 次に、容量の電圧依存性を測定した。

[0026] 次に、水素を窒素で希釈した雰囲気中で、420℃、30分の熱処理FGA (Forming Gas Anneal) を行った。

[0027] 次に、再び容量の電圧依存性を測定した。

[0028] 図2と図3は、本発明に係る半導体装置の容量の電圧依存性を示す図である。図2は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前、図3は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行った後の容量の電圧依存性を示している。

[0029] また、図4と図5は、本発明に係る半導体装置の $1 / (\text{容量})^2$ の電圧依存性を示す図である。図4は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前、図5は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行った後の容量の $1 / (\text{容量})^2$ の電圧依存性を示している。

[0030] 次に、図4と図5に示す $1 / (\text{容量})^2$ の電圧依存性のグラフを用いて、半導体装置の実効仕事関数を見積もった。図6は、本発明に係る半導体装置の実効仕事関数を示す図である。

[0031] 図6に示されるように、窒素とチタンの比が0.86であるテトラキス(エチルメチルアミノ)チタニウムとアンモニアとを用い、ALD (Atomic Layer Deposition) によって形成された10.3%の炭素を含む窒化チタン膜の膜厚5nmの実効仕事関数は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前に、4.78eVであった。

[0032] 窒素とチタンの比が0.86であるテトラキス(エチルメチルアミノ)チタニウムとアンモニアとを用い、ALD (Atomic Layer Dep

osition) によって形成された10.3%の炭素を含む窒化チタン膜の膜厚7nmの実効仕事関数は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前に、4.84eVであった。

[0033] このように半導体装置が4.8eV近傍の実効仕事関数を有する場合には、CMOSデバイスにおいて、nMOSとpMOSとを同じゲート電極材料で形成すると、nMOSのしきい値は著しく高くなり、pMOSのしきい値は低くなる。

[0034] 水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行ったところ、窒素とチタンの比が0.86であるテトラキス(エチルメチルアミノ)チタニウムとアンモニアとを用い、ALD(Atomic Layer Deposition)によって形成された10.3%の炭素を含む窒化チタン膜の膜厚5nm、7nmの実効仕事関数を、4.6eV近傍とすることができた。

[0035] 窒素とチタンの比が1であるテトラキス(エチルメチルアミノ)チタニウムとアンモニアとを用い、ALD(Atomic Layer Deposition)によって形成された8.4%の炭素を含む窒化チタン膜の膜厚5nmの実効仕事関数は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前に、4.6eVであった。

[0036] 窒素とチタンの比が1であるテトラキス(エチルメチルアミノ)チタニウムとアンモニアとを用い、ALD(Atomic Layer Deposition)によって形成された8.4%の炭素を含む窒化チタン膜の膜厚7nmの実効仕事関数は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前に、4.68eVであった。

[0037] 水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行ったところ、窒素とチタンの比が1であるテトラキス(エチルメチルアミノ)チタニウムとアンモニアとを用い、ALD(Atomic Layer Deposition)によって形成された8.4%の炭素を含む窒化チタン膜の膜厚5nmの実効仕事関数は、4.42eVとなった。

- [0038] 水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行ったところ、窒素とチタンの比が1であるテトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用い、ALD（Atomic Layer Deposition）によって形成された8.4%の炭素を含む窒化チタン膜の膜厚7nmの実効仕事関数は、4.6eVとなった。
- [0039] 窒素とチタンの比が1.1であるテトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用い、ALD（Atomic Layer Deposition）によって形成された4.9%の炭素を含む窒化チタン膜の膜厚5nmの実効仕事関数は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前に、4.44eVであった。
- [0040] 窒素とチタンの比が1.1であるテトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用い、ALD（Atomic Layer Deposition）によって形成された4.9%の炭素を含む窒化チタン膜の膜厚7nmの実効仕事関数は、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行う前に、4.69eVであった。
- [0041] 水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行ったところ、窒素とチタンの比が1.1であるテトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用い、ALD（Atomic Layer Deposition）によって形成された4.9%の炭素を含む窒化チタン膜の膜厚5nmの実効仕事関数は、4.38eVとなった。
- [0042] 水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGAを行ったところ、窒素とチタンの比が1.1であるテトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用い、ALD（Atomic Layer Deposition）によって形成された4.9%の炭素を含む窒化チタン膜の膜厚7nmの実効仕事関数は、4.57eVとなった。
- [0043] 以上から、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGA後、窒化チタン膜の膜厚が7nmのとき、窒素とチタンの比が0.8～1.2の間で、実効仕事関数は4.6eV近傍となることが示された。

[0044] また、水素を窒素で希釈した雰囲気中で420℃、30分の熱処理FGA後、窒化チタン膜の膜厚が5nmのとき、実効仕事関数は、窒素とチタンの比に依存し、変化することが示された。

[0045] 以上から、シリコン基板上に形成されたゲート酸化膜と、ゲート酸化膜上に形成されたゲート電極と、を備え、ゲート電極は、炭素を含有する窒化チタン膜と多結晶シリコン膜との積層構造であって、シリコン基板と、ゲート酸化膜と、炭素を含有する窒化チタン膜と、多結晶シリコン膜とは、水素を含む雰囲気中で350℃以上で熱処理されたことにより、シリコンのミッドギャップである4.6eV近傍の実効仕事関数とすることができると示された。

[0046] また、炭素を含有する窒化チタン膜の、窒素とチタンの比と、膜厚とを変えることにより、所望の実効仕事関数とすることができると示された。

[0047] 上記実施形態によれば、シリコン基板上に形成されたゲート酸化膜と、ゲート酸化膜上に形成されたゲート電極と、を備え、ゲート電極は、炭素を含有する窒化チタン膜と多結晶シリコン膜の積層構造であって、シリコン基板と、ゲート酸化膜と炭素を含有する窒化チタン膜と、多結晶シリコン膜とは、水素を含む雰囲気中で350℃以上で熱処理されたことにより、シリコンのミッドギャップである4.6eV近傍の実効仕事関数とすることができると示された。

[0048] また、炭素を含有する窒化チタン膜の窒素とチタンの比と、膜厚とを変えることにより、所望の実効仕事関数とすることができると示された。

符号の説明

- [0049] 101. シリコン基板
102. ゲート酸化膜
103. 窒化チタン膜
104. 多結晶シリコン膜
105. 窒化タンタル、アルミニウム、窒化タンタルの積層膜

請求の範囲

- [請求項1] シリコン基板上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、を備え、
前記ゲート電極は、炭素を含有する窒化チタン膜と多結晶シリコン膜との積層構造であって、
前記シリコン基板と、前記ゲート酸化膜と、前記炭素を含有する窒化チタン膜と、前記多結晶シリコン膜とは、水素を含む雰囲気中で350℃以上で熱処理されたものである、
ことを特徴とする半導体装置。
- [請求項2] 前記窒化チタン膜は、テトラキス（エチルメチルアミノ）チタニウムとアンモニアとを用いて形成されたものであることを特徴とする請求項1に記載の半導体装置。
- [請求項3] 前記窒化チタン膜の、窒素とチタンの比は、0.8～1.2であることを特徴とする請求項2に記載の半導体装置。
- [請求項4] 前記窒化チタン膜の膜厚は、4nm～8nmであることを特徴とする請求項2または3に記載の半導体装置。
- [請求項5] 前記水素と窒素の混合ガス雰囲気中での熱処理前に、前記シリコン基板と前記ゲート酸化膜と前記炭素を含有する窒化チタン膜は、窒素雰囲気中で、900℃以上で熱処理をされることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
- [請求項6] 前記ゲート酸化膜は、800℃以上の酸素を含む雰囲気を用いて形成されたものであることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
- [請求項7] 前記多結晶シリコン膜上に窒化タンタル膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- [請求項8] 前記多結晶シリコン膜は、減圧化学気相堆積装置で形成されたものであることを特徴とする請求項1に記載の半導体装置。

[図1]




Fig.1

[図2]




Fig.2

[図3]




Fig.3

[図4]




Fig.4

[図5]




Fig.5

[図6]




Fig.6

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/080258

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/336(2006.01)i, H01L29/78(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/336, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2012-231123 A (Hitachi Kokusai Electric Inc.), 22 November 2012 (22.11.2012), paragraphs [0013] to [0042]; fig. 1, 2 & US 2012/0261773 A1	1-4, 6, 8 5, 7
Y	JP 2010-503224 A (International Business Machines Corp.), 28 January 2010 (28.01.2010), paragraph [0026] & US 2008/0054326 A1 & WO 2008/028940 A1 & CN 101542710 A	5
Y	JP 2013-051250 A (Elpida Memory, Inc.), 14 March 2013 (14.03.2013), paragraphs [0024] to [0038]; fig. 4 & US 2013/0049091 A1 & EP 2565929 A2	7

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
31 January, 2014 (31.01.14)

Date of mailing of the international search report
10 February, 2014 (10.02.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/080258

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2006-024894 A (Samsung Electronics Co., Ltd.), 26 January 2006 (26.01.2006), paragraphs [0136] to [0152]; fig. 37 & US 2006/0003507 A1 & DE 102005014619 A & KR 10-2006-0047193 A & CN 1722437 A	7
A	JP 2007-113103 A (Tokyo Electron Ltd.), 10 May 2007 (10.05.2007), paragraphs [0007] to [0015] & US 2009/0140353 A1 & WO 2007/049612 A1 & KR 10-2008-0023741 A & CN 101253282 A	1-8
A	JP 2007-150321 A (Toshiba Corp.), 14 June 2007 (14.06.2007), paragraph [0095] (Family: none)	1-8
A	JP 08-274334 A (Samsung Electronics Co., Ltd.), 18 October 1996 (18.10.1996), paragraphs [0003] to [0008] & US 5795817 A & GB 2299452 A & DE 19612120 A & KR 10-0147626 B1	1-8
A	JP 2012-253352 A (ASM IP Holding B.V.), 20 December 2012 (20.12.2012), paragraphs [0006] to [0043] & US 2012/0309181 A1	1-8

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L21/336(2006.01)i, H01L29/78(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L21/336, H01L29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2014年
日本国実用新案登録公報	1996-2014年
日本国登録実用新案公報	1994-2014年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2012-231123 A（株式会社日立国際電気）2012.11.22, 段落 [0013]-[0042], 図1, 図2 & US 2012/0261773 A1	1-4, 6, 8 5, 7
Y	JP 2010-503224 A（インターナショナル・ビジネス・マシーンズ・ コーポレーション）2010.01.28, 段落[0026] & US 2008/0054326 A1 & WO 2008/028940 A1 & CN 101542710 A	5
Y	JP 2013-051250 A（エルピーダメモリ株式会社）2013.03.14, 段落 [0024]-段落[0038], 図4 & US 2013/0049091 A1 & EP 2565929 A2	7

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

31.01.2014

国際調査報告の発送日

10.02.2014

国際調査機関の名称及びあて先

日本国特許庁（I S A/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

棚田 一也

5 F

5293

電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2006-024894 A (三星電子株式会社) 2006. 01. 26, 段落[0136]-段落[0152], 図 37 & US 2006/0003507 A1 & DE 102005014619 A & KR 10-2006-0047193 A & CN 1722437 A	7
A	JP 2007-113103 A (東京エレクトロン株式会社) 2007. 05. 10, 段落[0007]-段落[0015] & US 2009/0140353 A1 & WO 2007/049612 A1 & KR 10-2008-0023741 A & CN 101253282 A	1-8
A	JP 2007-150321 A (株式会社東芝) 2007. 06. 14, 段落[0095] (ファミリーなし)	1-8
A	JP 08-274334 A (三星電子株式会社) 1996. 10. 18, 段落[0003]-段落[0008] & US 5795817 A & GB 2299452 A & DE 19612120 A & KR 10-0147626 B1	1-8
A	JP 2012-253352 A (エーエスエム アイピー ホールディング ビー. ブイ.) 2012. 12. 20, 段落[0006]-段落[0043] & US 2012/0309181 A1	1-8