

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-172569

(P2007-172569A)

(43) 公開日 平成19年7月5日(2007.7.5)

(51) Int. Cl.	F I	テーマコード (参考)
G06F 15/80 (2006.01)	G06F 15/80	5B046
G06F 17/50 (2006.01)	G06F 17/50 656A	
	G06F 17/50 654M	

審査請求 未請求 請求項の数 10 O L (全 38 頁)

(21) 出願番号	特願2006-91025 (P2006-91025)	(71) 出願人	000005223 富士通株式会社
(22) 出願日	平成18年3月29日 (2006.3.29)		神奈川県川崎市中原区上小田中4丁目1番1号
(31) 優先権主張番号	特願2005-342158 (P2005-342158)	(71) 出願人	000237606 富士通デバイス株式会社
(32) 優先日	平成17年11月28日 (2005.11.28)		東京都品川区西五反田八丁目9番5号
(33) 優先権主張国	日本国 (JP)	(74) 代理人	100072718 弁理士 古谷 史旺
		(74) 代理人	100116001 弁理士 森 俊秀
		(72) 発明者	関山 博之 東京都品川区大崎2丁目8番8号 富士通デバイス株式会社内
		Fターム(参考)	5B046 AA08 BA03


(54) 【発明の名称】 演算処理装置、演算処理装置の内部構成決定方法および演算処理システム

(57) 【要約】

【課題】 演算処理装置のスループットを低下させることなく、演算処理用のリソースの数を最小限に抑える。

【解決手段】 演算処理部は、データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する。制御部は、処理サイクル毎に、複数の命令情報に対して制御処理を所定順序で実施し、制御処理における演算処理部の構成要素の割り当て結果を接続情報として出力する。制御部は、制御処理において、命令情報が示す演算を実行可能である場合に、演算に割り当てる演算処理部の構成要素を決定し、演算処理部の構成要素の不足により命令情報が示す演算を実行不可である場合に、出力バッファ部のデータ出力タイミングを満たしたうえで演算を実行すべき処理サイクルを次の処理サイクルに移行させる。

【選択図】 図6



【特許請求の範囲】

【請求項 1】

複数のデータ系列に対応して設けられ、対応する外部入力データを格納して処理対象データとして出力する複数の入力バッファ部と、

前記データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する演算処理部と、

前記データ系列に対応して設けられ、対応する処理結果データを格納して外部出力データとして出力する複数の出力バッファ部と、

処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、命令情報が示す演算を実行可である場合に、演算に割り当てる前記演算処理部の構成要素を決定し、前記演算処理部の構成要素の不足により命令情報が示す演算を実行不可である場合に、前記出力バッファ部のデータ出力タイミングを満たしたうえで演算を実行すべき処理サイクルを次の処理サイクルに移行させる制御処理を所定順序で実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する制御部とを備えることを特徴とする演算処理装置。 10

【請求項 2】

請求項 1 記載の演算処理装置において、

前記各入力バッファ部は、

対応する外部入力データをライト要求に応答して格納し、格納している外部入力データをリード要求に応答して処理対象データとして出力する第 1 データ蓄積部と、 20

前記第 1 データ蓄積部のデータ蓄積量が多いほど高い優先度を示す第 1 優先度情報を出力する第 1 優先度情報生成部とを備え、

前記各出力バッファ部は、

対応する処理結果データをライト要求に応答して格納し、格納している処理結果データをリード要求に応答して外部出力データとして出力する第 2 データ蓄積部と、

前記第 2 データ蓄積部のデータ蓄積量が多いほど低い優先度を示す第 2 優先度情報を出力する第 2 優先度情報生成部とを備え、

前記制御部は、

前記入力バッファ部から供給される複数の第 1 優先度情報と前記出力バッファ部から供給される複数の第 2 優先度情報とに応じて前記データ系列の優先順位を決定する優先順位判定部と、 30

処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、対応するデータ系列の前記優先順位判定部により決定された優先順位が高い順に前記制御処理を実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する構成要素割当部とを備えることを特徴とする演算処理装置。

【請求項 3】

請求項 2 記載の演算処理装置において、

前記第 1 優先度情報生成部は、

前記第 1 データ蓄積部のデータ格納動作に伴ってアップカウントし、前記第 1 データ蓄積部のデータ出力動作に伴ってダウンカウントする第 1 カウンタと、 40

前記第 1 カウンタのカウンタ値を第 1 閾値と比較して優先度を決定し、決定した優先度を示す第 1 優先度情報を出力する第 1 優先度判定部とを備えることを特徴とする演算処理装置。

【請求項 4】

請求項 2 記載の演算処理装置において、

前記第 2 優先度情報生成部は、

前記第 2 データ蓄積部のデータ格納動作に伴ってアップカウントし、前記第 2 データ蓄積部のデータ出力動作に伴ってダウンカウントする第 2 カウンタと、

前記第 2 カウンタのカウンタ値を第 2 閾値と比較して優先度を決定し、決定した優先度 50

を示す第2優先度情報を出力する第2優先度判定部とを備えることを特徴とする演算処理装置。

【請求項5】

請求項2記載の演算処理装置において、

前記優先順位判定部は、

前記データ系列に対応して設けられ、対応する入力バッファ部から供給される第1優先度情報、対応する出力バッファ部から供給される第2優先度情報、および優先度定義テーブルを参照して優先度を決定し、決定した優先度を示す第3優先度情報を出力する複数の第3優先度判定部と、

前記第3優先度判定部から供給される複数の第3優先度情報に応じて、前記データ系列の優先順位を決定する調停部とを備えることを特徴とする演算処理装置。 10

【請求項6】

請求項1記載の演算処理装置において、

前記演算処理部は、

構成要素として設けられる複数のレジスタ、複数の演算器および複数のメモリと、

前記接続情報に応じて、前記レジスタ、前記演算器および前記メモリの接続関係を変更する接続関係変更部とを備えることを特徴とする演算処理装置。

【請求項7】

請求項1記載の演算処理装置において、

前記制御部に供給される命令情報は、処理サイクルあたりの演算の数を示す情報を含むとともに、演算毎に、演算の種類を示す情報と演算対象データを識別するための情報とを含むことを特徴とする演算処理装置。 20

【請求項8】

複数のデータ系列に対応して設けられ、対応する外部入力データを格納して処理対象データとして出力する複数の入力バッファ部と、

前記データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する演算処理部と、

前記データ系列に対応して設けられ、対応する処理結果データを格納して外部出力データとして出力する複数の出力バッファ部と、 30

処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、命令情報が示す演算を実行可である場合に、演算に割り当てる前記演算処理部の構成要素を決定し、前記演算処理部の構成要素の不足により命令情報が示す演算を実行不可である場合に、演算を実行すべき処理サイクルを次の処理サイクルに移行させる制御処理を所定順序で実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する制御部とを備える演算処理装置の内部構成を決定する方法であって、

前記演算処理部の構成要素の数をパラメータ化した前記演算処理装置の回路記述を用いて、前記演算処理部の構成要素の数を、前記制御処理で常に演算実行可となる値に設定してシミュレーションを実施する第1工程と、

前記第1工程で実施したシミュレーションの結果から、そのシミュレーションで前記制御部により演算に割り当てられた前記演算処理部の構成要素の数を仮設計値として取得する第2工程と、 40

前記演算処理部の構成要素の数をパラメータ化した前記演算処理装置の回路記述を用いて、前記演算処理部の構成要素の数を、前記仮設計値より小さい値を初期値として順次減少させながら、前記出力バッファ部のデータ出力タイミングが満たされなくなるまでシミュレーションを繰り返し実施する第3工程と、

前記第3工程で実施したシミュレーションのうち、前記出力バッファ部のデータ出力タイミングが満たされた最後のシミュレーションの結果から、そのシミュレーションで前記制御部により演算に割り当てられた前記演算処理部の構成要素の数を実設計値として取得する第4工程とを含むことを特徴とする演算処理装置の内部構成決定方法。 50

【請求項 9】

請求項 8 記載の演算処理装置の内部構成決定方法において、

前記演算処理部は、構成要素として設けられる複数のレジスタ、複数の演算器および複数のメモリと、前記接続情報に応じて、前記レジスタ、前記演算器および前記メモリの接続関係を変更する接続関係変更部とを備え、

前記第 1 および第 3 工程において、前記演算処理装置の構成要素の数として、前記レジスタの数、前記演算器の数および前記メモリの数をパラメータ化した前記演算処理装置の回路記述を用いてシミュレーションを実施することを特徴とする演算処理装置の内部構成決定方法。

【請求項 10】

複数のデータ系列に対応する複数のメイン演算処理部と、

前記メイン演算処理部に共通して設けられ、前記メイン演算処理部に代わって演算処理を実施するサブ演算処理部とを備え、

前記サブ演算処理部は、請求項 1 ~ 請求項 7 のいずれかに記載の演算処理装置により構成されることを特徴とする演算処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、演算処理装置、演算処理装置の内部構成決定方法および演算処理システムに関する。

【背景技術】

【0002】

所望のアプリケーションを実現する L S I (Large Scale Integration) の手段として、A S I C (Application Specific Integrated Circuit) やプロセッサなどが挙げられる。A S I C は、ハードワイヤード構成であるため、プログラマビリティが低いという欠点がある。また、A S I C では、アプリケーションがトランジスタへの展開により実現されるため、アプリケーションの処理を開始してから終了するまでの一連の動作におけるリソースの有効活用という点で効率が悪い。

【0003】

一方、プロセッサでは、リソースを非共有とするマルチプロセッシングのような分散処理型アーキテクチャを採用する場合、アプリケーションを各々のプロセッサエレメント毎にタスク分解するために、分解能力の高いコンパイラが必要となる。しかしながら、そのようなコンパイラは現存せず、人手によりタスク分解を実施した後に、タスク分解の最適化を図るために膨大な時間を費やして微調整する必要がある。

【0004】

また、プロセッサでは、リソースを非共有とする分散処理型アーキテクチャを採用する場合、リソースの使用率が高くなり難いという欠点がある。プロセッサ間でのリソースの共有がないため、各々のプロセッサにおいて限られたリソースを使い切らなくてはならない。このため、タスク分解およびタスク分解の最適化が難しいわりには、処理性能および回路面積の面で十分な実力があるとは言い難い。

【0005】

より詳細に説明すると、マルチプロセッサでは、複数のプロセッサコアがネットワークあるいはバスを介して接続されており、プロセッサコア毎に専用の拡張演算処理部あるいはプログラマブル拡張演算処理部が設けられている。各プロセッサコアは、拡張演算処理部やプログラマブル拡張演算処理部のリソースを用いて演算処理を実施する。しかしながら、演算処理用のリソースがプロセッサコア毎に独立して設けられているため、プロセッサコアに割り当てられたタスクによってリソースが最大限に効率良く使用されずとは限らない。多くの場合は、演算処理が短時間で完了して頻繁にアイドル状態となるプロセッサコアがある一方で、常に演算処理を実施し、場合によっては要求される時間までに演算処理が完了しないプロセッサコアがあるなど、リソースが効率良く使用されていない。ソフ

10

20

30

40

50

トウェア設計（機能割り当て）の効率を重視するほど、この傾向が強くなるが、逆に、リソースの使用効率を重視すると、タスク分解やコンパイラの負荷が高まる。そして、このようなコンパイラの開発は難しいとされている。

【0006】

以上のようなことから、所望のアプリケーションを容易に実現でき、かつリソースを有効に活用できる技術が望まれている。このような要望に応えるために、例えば、アーキテクチャの再構成を可能にしたLSI（リコンフィギュラブルLSI）の開発が進んでいる。特許文献1には、電氣的に再構成可能なゲートアレイを用いて論理構成を構築する技術が開示されている。特許文献2には、プログラマブル論理チップの内部に入出力回路間の接続または入出力回路および論理・配線ブロック間の接続を可能にするプログラマブル配線領域を設けることで、マルチチップシステムを構成する場合の遅延量の増加やチップ間配線に使用される配線要素の増加を抑制する技術が開示されている。

10

【特許文献1】特開2000-36737号公報

【特許文献2】特開平6-231283号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

LSIとして構成される演算処理装置において、演算処理部は、高速化および高集積化へ向かう傾向にあるが、外部インタフェース部は、必ずしも演算処理部と同じように高速化されるとは限らない。このため、演算処理部が必要以上に高速化および高集積化されている可能性がある。なぜならば、演算処理部の動作速度（処理速度）は、所望のスループット（単位時間あたりに演算処理装置が処理結果データを外部に出力する回数）を満たす範囲であれば遅くてもよいからである。演算処理部が過剰に高速化および高集積化されている場合、演算処理に使用されないリソース（レジスタや演算器など）が多数存在していることになり、回路面積が無駄に増大していることになる。

20

【0008】

本発明は、このような問題に鑑みてなされたものであり、演算処理装置のスループットを低下させることなく、演算処理用のリソースの数を最小限に抑える技術を提供することを目的とする。

【課題を解決するための手段】

30

【0009】

本発明の一形態では、演算処理装置は、複数の入力バッファ部、演算処理部、複数の出力バッファ部および制御部を備えて構成される。入力バッファ部は、複数のデータ系列に対応して設けられる。各入力バッファ部は、対応する外部入力データを格納して処理対象データとして出力する。演算処理部は、データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する。例えば、演算処理部は、複数のレジスタ、複数の演算器、複数のメモリおよび接続関係変更部を備えて構成される。レジスタ、演算器およびメモリは、演算処理部の構成要素として設けられる。接続関係変更部は、接続情報に応じて、レジスタ、演算器およびメモリの接続関係を変更する。

40

【0010】

出力バッファ部は、データ系列に対応して設けられる。各出力バッファ部は、対応する処理結果データを格納して外部出力データとして出力する。制御部は、処理サイクル毎に、データ系列に対応する複数の命令情報に対して制御処理を所定順序で実施し、制御処理における演算処理部の構成要素の割り当て結果を接続情報として出力する。制御部は、制御処理において、命令情報が示す演算を実行可である場合に、演算に割り当てる演算処理部の構成要素を決定し、演算処理部の構成要素の不足により命令情報が示す演算を実行不可である場合に、出力バッファ部のデータ出力タイミングを満たしたうえで演算を実行すべき処理サイクルを次の処理サイクルに移行させる。

【0011】

50

このような演算処理装置の内部構成（演算処理部の構成要素の数）は、以下に示す第1～第4工程を実施して決定される。まず、演算処理部の構成要素の数をパラメータ化した演算処理装置の回路記述を用いて、演算処理部の構成要素の数を、制御処理で常に演算実行可となる値に設定してシミュレーションを実施する（第1工程）。次に、第1工程で実施したシミュレーションの結果から、そのシミュレーションで制御部により演算に割り当てられた演算処理部の構成要素の数を仮設計値として取得する（第2工程）。

【0012】

次に、演算処理部の構成要素の数をパラメータ化した演算処理装置の回路記述を用いて、演算処理部の構成要素の数を、仮設計値より小さい値を初期値として順次減少させながら、出力バッファ部のデータ出力タイミングが満たされなくなるまでシミュレーションを繰り返して実施する（第3工程）。そして、第3工程で実施したシミュレーションのうち、出力バッファ部のデータ出力タイミングが満たされた最後のシミュレーションの結果から、そのシミュレーションで制御部により演算に割り当てられた演算処理部の構成要素の数を実設計値として取得する（第4工程）。

10

【0013】

例えば、演算処理部の構成要素として、複数のレジスタ、複数の演算器および複数のメモリが設けられる場合には、第1および第3工程において、演算処理装置の構成要素の数として、レジスタの数、演算器の数およびメモリの数をパラメータ化した演算処理装置の回路記述を用いてシミュレーションを実施する。好ましくは、第1および第3工程において、レジスタの数、演算器の数およびメモリの数に加えて、各メモリの容量をパラメータ

20

【0014】

演算処理部の構成要素の数が前述の方法により取得された実設計値である演算処理装置では、ある命令情報に対する制御処理において、演算処理部の構成要素の不足に起因して命令情報が示す演算を実行すべき処理サイクルが現在の処理サイクルから次の処理サイクルに変更されたとしても、出力バッファ部のデータ出力タイミングは必ず満たされる。従って、演算処理装置のスループットを低下させることなく、演算処理部の構成要素の数（レジスタの数、演算器の数およびメモリの数）を最小限に抑えることができる。すなわち、演算処理装置の処理性能を保ちながら回路面積を削減できる。

【0015】

また、前述のような構成の演算処理装置は、複数のデータ系列に対応する複数のメイン演算処理部と、メイン演算処理部に共通して設けられ、メイン演算処理部に代わって演算処理を実施するサブ演算処理部とを有する演算処理システムにおいて、サブ演算処理部として用いられる。このような演算処理システムとしては、マルチプロセッサが挙げられる。

30

マルチプロセッサにおいて、ネットワークあるいはバスを介して接続される複数のプロセッサコアが複数のメイン演算処理部に対応し、複数のプロセッサコアにより共有される共有演算処理部がサブ演算処理部に対応する。

【0016】

このような構成のマルチプロセッサでは、各プロセッサコアにより実現される機能の要求性能を満たしつつ、演算処理用のリソースの数を最小限に抑えることができる。このため、マルチプロセッサの全体で高効率なリソース使用を実現できるとともに、マルチプロセッサの小面積化を図ることができる。そして、マルチプロセッサによるアプリケーションの実現を前提にしたソフトウェア設計の面では、従来、個々のプロセッサコアに対してソフトウェア設計時に実施されていたリソースの使用効率の最適化が共有演算処理部（本発明の演算処理装置）により実施されるため、ソフトウェア設計が容易になるという大きな効果が得られる。このように、本発明の演算処理装置をマルチプロセッサにおける共有演算処理部に用いることで、システム設計における総合的な最適化を実現できる。

40

【0017】

本発明の前記一形態における好ましい例では、各入力バッファ部は、第1データ蓄積部

50

および第1優先度情報生成部を備えて構成される。第1データ蓄積部は、対応する外部入力データをライト要求に応答して格納し、格納している外部入力データをリード要求に応答して処理対象データとして出力する。第1優先度情報生成部は、第1データ蓄積部のデータ蓄積量が多いほど高い優先度を示す第1優先度情報を出力する。各出力バッファ部は、第2データ蓄積部および第2優先度情報生成部を備えて構成される。第2データ蓄積部は、対応する処理結果データをライト要求に応答して格納し、格納している処理結果データをリード要求に応答して外部出力データとして出力する。第2優先度情報生成部は、第2データ蓄積部のデータ蓄積量が多いほど低い優先度を示す第2優先度情報を出力する。制御部は、優先順位判定部および構成要素割当部を備えて構成される。優先順位判定部は、入力バッファ部から供給される複数の第1優先度情報と出力バッファ部から供給される複数の第2優先度情報とに応じてデータ系列の優先順位を決定する。構成要素割当部は、処理サイクル毎に、データ系列に対応する複数の命令情報に対して、対応するデータ系列の優先順位判定部により決定された優先順位が高い順に制御処理を実施し、制御処理における演算処理部の構成要素の割り当て結果を接続情報として出力する。

10

【0018】

このため、入力バッファ部の第1データ蓄積部のデータ蓄積量が増加して、第1データ蓄積部からデータを出力する必要性が高くなっているデータ系列、あるいは出力バッファ部の第2データ蓄積部のデータ蓄積量が減少して、第2データ蓄積部にデータを格納する必要性が高くなっているデータ系列に対する演算処理を優先して実施させることができる。従って、各データ系列に対する演算処理をより安定して実施させることができる。

20

【0019】

本発明の前記一形態における好ましい例では、第1優先度情報生成部は、第1カウンタおよび第1優先度判定部を備えて構成される。第1カウンタは、第1データ蓄積部のデータ格納動作に伴ってアップカウントし、第1データ蓄積部のデータ出力動作に伴ってダウンカウントする。第1優先度判定部は、第1カウンタのカウント値を第1閾値と比較して優先度を決定し、決定した優先度を示す第1優先度情報を出力する。第1カウンタのカウント値は、第1データ蓄積部のデータ蓄積量に対応しているため、第1優先度判定部は、第1カウンタのカウント値を第1閾値と比較するだけで、第1データ蓄積部のデータ蓄積量が多いほど高い優先度を示す第1優先度情報を生成できる。このため、第1優先度情報生成部を簡易な回路で構成できる。

30

【0020】

本発明の前記一形態における好ましい例では、第2優先度情報生成部は、第2カウンタおよび第2優先度判定部を備えて構成される。第2カウンタは、第2データ蓄積部のデータ格納動作に伴ってアップカウントし、第2データ蓄積部のデータ出力動作に伴ってダウンカウントする。第2優先度判定部は、第2カウンタのカウント値を第2閾値と比較して優先度を決定し、決定した優先度を示す第2優先度情報を出力する。第2カウンタのカウント値は、第2データ蓄積部のデータ蓄積量に対応しているため、第2優先度判定部は、第2カウンタのカウント値を第2閾値と比較するだけで、第2データ蓄積部のデータ蓄積量が多いほど低い優先度を示す第2優先度情報を生成できる。このため、第2優先度情報生成部を簡易な回路で構成できる。

40

【0021】

本発明の前記一形態における好ましい例では、優先順位判定部は、複数の第3優先度判定部および調停部を備えて構成される。第3優先度判定部は、データ系列に対応して設けられる。各第3優先度判定部は、対応する入力バッファ部から供給される第1優先度情報、対応する出力バッファ部から供給される第2優先度情報、および優先度定義テーブルを参照して優先度を決定し、決定した優先度を示す第3優先度情報を出力する。調停部は、第3優先度判定部から供給される複数の第3優先度情報に応じて、データ系列の優先順位を決定する。第3優先度判定部により、各データ系列の優先度が入力側の優先度と出力側の優先度とに基づいて決定され、調停部により、データ系列の優先順位が各データ系列の総合的な優先度に基づいて決定されるため、優先順位判定部を容易に構成できる。

50

【0022】

本発明の前記一形態における好ましい例では、制御部に供給される命令情報は、処理サイクルあたりの演算の数を示す情報を含むとともに、演算毎に、演算の種類を示す情報と演算対象データを識別するための情報とを含む。演算に割り当てられる演算処理部の構成要素を一意に示す情報を命令情報に含ませる必要はなく、命令情報が示す演算に割り当てられる演算処理部の構成要素はハードウェア上で制御部により決定される。従って、命令情報を生成するコンパイラの負荷を軽減できる。

【発明の効果】

【0023】

本発明によれば、演算処理装置のスループットを低下させることなく、演算処理部の構成要素（演算処理用のリソース）を最小限に抑えることができ、演算処理装置の小規模化に大きく寄与できる。

【発明を実施するための最良の形態】

【0024】

本発明の実施形態を説明する前に、図面を用いて本発明の基本概念を説明する。

図1は、演算処理装置の概要を示している。LSIとして構成される演算処理装置において、演算処理部は、高速化および高集積化へ向かう傾向にあるが、入力IF部（入力インタフェース部）および出力IF部（出力インタフェース部）は、必ずしも演算処理部と同じように高速化されとは限らない。このため、例えば、演算処理部の動作周波数が300MHzであり、入力IF部および出力IF部の動作周波数が50MHzである場合、演算処理部が過剰に高速化および高集積化されている可能性がある。従って、演算処理部におけるREG（レジスタ）、ALUあるいはMUL（乗算器）などの演算処理用のリソースをより有効に活用する必要性が高まっている。演算処理用のリソースの有効活用を実現するためには、所定のハードウェア構成に対する最適なアルゴリズム（演算処理プログラム）、あるいは所定のアルゴリズムに対する最適なハードウェア構成を実現する必要がある。本発明は、所定のアルゴリズムに対する最適なハードウェア構成を実現することを目的としてなされたものである。

【0025】

図2は、本発明で用いる命令情報の生成工程を示している。例えば、図2(a)の演算処理プログラムを図1のような構成の演算処理装置で実現する場合について説明する。まず、図2(a)のプログラム（演算処理）について、演算処理部の演算器（ALUやMULなど）を考慮しながら、演算処理を複数の演算要素に分解し、演算要素を互いに異なる処理サイクルに対応づけることで、図2(b)のプログラムを生成する。なお、演算処理部の演算器は、2入力1出力の演算器（2つの演算対象データに対する演算を実施して1つの演算結果データを出力する演算器）であるものとする。

【0026】

次に、図2(b)のプログラムについて、演算の並列化を実現するために、各演算要素をデータ依存関係が破綻しない範囲で可能な限り前の処理サイクルに対応づけることで、図2(c)のプログラムを生成する。そして、図2(c)のプログラムについて、図2(a)のプログラムの作成時にはそれ程意識されない小変数化を実現するために、処理サイクルが変わる度に変数を開放して識別番号の小さい変数から順番に使用することで、図2(d)のプログラムを生成する。この後、図2(d)のプログラムをコード化して命令情報（命令コード）を生成する。本発明では、演算（図2のプロセスP0～P10）の実行に使用されるハードウェア上のレジスタや演算器を命令情報で一意に決めず、演算の実行に使用されるレジスタや演算器はハードウェア上で決定される。例えば、命令情報は、処理サイクルあたりの演算の数を示す情報を含むとともに、演算毎に、演算の種類を示す情報と演算のオペランドを識別するための情報とを含むように生成される。

【0027】

例えば、図2(d)のプログラムをコード化して生成される第tサイクルの命令情報は、演算の数が6個であることを示す情報、第0演算の種類が“加算”であり第0演算のオ

10

20

30

40

50

ペラントがデータ " a "、" b "であることを示す情報、第 1 演算の種類が " 減算 " であり第 1 演算のオペラントがデータ " a "、" b "であることを示す情報、第 2 演算の種類が " 加算 " であり第 2 演算のオペラントがデータ " b "、" c "であることを示す情報、第 3 演算の種類が " 減算 " であり第 3 演算のオペラントがデータ " b "、" c "であることを示す情報、第 4 演算の種類が " 加算 " であり第 4 演算のオペラントがデータ " c "、" a "であることを示す情報、第 5 演算の種類が " 減算 " であり第 5 演算のオペラントがデータ " c "、" a "であることを示す情報を含むように生成される。従って、本発明で用いる命令情報を生成する際には、アーキテクチャのリソース制限がない。このため、コンパイラの負荷が軽減される。

【 0 0 2 8 】

10

図 3 は、演算へのリソースの割り当ての一例を示している。例えば、図 2 (d) のプログラムから生成された命令情報が示す演算に対してリソースを割り当てる場合について説明する。演算処理部のリソースの数 (R E G の数、A L U の数および M U L の数) は、十分に大きいものとする。A L U は、加算器および減算器の双方の機能を有するものとする。また、第 t - 1 サイクルにおいて、外部から入力インタフェース部に供給された外部入力データ " a "、" b "、" c " が R E G (0)、R E G (1)、R E G (2) にそれぞれ格納されているものとする。

【 0 0 2 9 】

第 t サイクルにおいて、プロセス P 0、P 1 を実行するために、演算対象データ (オペラント) の入力元として R E G (0)、R E G (1) を共通に割り当て、演算器として A L U (0) を共通に割り当て、演算結果データの出力先として R E G (0)、R E G (1) を別々に割り当てる。プロセス P 2、P 3 を実行するために、演算対象データの入力元として R E G (1)、R E G (2) を共通に割り当て、演算器として A L U (1) を共通に割り当て、演算結果データの出力先として R E G (2)、R E G (3) を別々に割り当てる。プロセス P 4、P 5 を実行するために、演算対象データの入力元として R E G (2)、R E G (0) を共通に割り当て、演算器として A L U (2) を共通に割り当て、演算結果データの出力先として R E G (4)、R E G (5) を別々に割り当てる。

20

【 0 0 3 0 】

第 t + 1 サイクルにおいて、プロセス P 6 を実行するために、演算対象データの入力元として R E G (0)、R E G (1) を割り当て、演算器として M U L (0) を割り当て、演算結果データの出力先として R E G (0) を割り当てる。プロセス P 7 を実行するために、演算対象データの入力元として R E G (2)、R E G (3) を割り当て、演算器として M U L (1) を割り当て、演算結果データの出力先として R E G (1) を割り当てる。プロセス P 8 を実行するために、演算対象データの入力元として R E G (4)、R E G (5) を割り当て、演算器として M U L (2) を割り当て、演算結果データの出力先として R E G (2) を割り当てる。

30

【 0 0 3 1 】

第 t + 2 サイクルにおいて、プロセス P 9 を実行するために、演算対象データの入力元として R E G (0)、R E G (1) を割り当て、演算器として A L U (0) を割り当て、演算結果データの出力先として R E G (0) を割り当てる。また、プロセス P 8 の演算結果データの転送を実行するために、転送元として R E G (2) を割り当て、転送先として R E G (1) を割り当てる。

40

【 0 0 3 2 】

第 t + 3 サイクルにおいて、プロセス P 10 を実行するために、演算対象データの入力元として R E G (0)、R E G (1) を割り当て、演算器として A L U (0) を割り当て、演算結果データの出力先として R E G (0) を割り当てる。これにより、出力インタフェース部は、第 t + 4 サイクルにおいて、データ " x " を外部に出力することが可能な状態になる。

【 0 0 3 3 】

このように、演算処理部のリソースの数が十分に大きいものと仮定すると、命令情報が

50

示す最大限に並列化された演算が同一の処理サイクルで実行されるように、リソースが割り当てられるため、演算処理部の処理速度は非常に速くなる。しかしながら、入力インタフェース部および出力インタフェース部の動作速度がそれに比べて遅い場合、演算処理部の処理速度が過剰に速くなっている可能性がある。演算処理部の処理速度は、演算処理装置のスループットを満たす範囲であれば遅くても問題はない。

【 0 0 3 4 】

図 4 および図 5 は、本発明における演算へのリソースの割り当ての基本概念を示している。データ系列 0、1 に対する 2 つの演算処理を演算処理部で実施することを考える。例えば、2 つの演算処理は図 2 (a) の演算処理で同一であり、図 2 (d) のプログラムから生成された命令情報が示す演算に対してリソースを割り当てる場合について説明する。演算処理部のリソースの数 (R E G の数、A L U の数および M U L の数) は、十分に大きいものとする。A L U は、加算器および減算器の双方の機能を有するものとする。また、第 $t - 1$ サイクルにおいて、外部から系列 0 の入力インタフェース部 0 に供給された外部入力データ " a "、" b "、" c " が R E G (0)、R E G (1)、R E G (2) に格納されており、外部から系列 1 の入力インタフェース部 1 に供給されたデータ " a "、" b "、" c " が R E G (3)、R E G (4)、R E G (5) に格納されているものとする。また、系列 0 に対する演算処理が系列 1 に対する演算処理よりも優先して実施されるものとする。

10

【 0 0 3 5 】

このような場合、図 4 に示すように、第 t サイクルにおいて、系列 0 のプロセス P 0 ~ P 5 を実行するために、図 3 と同様に、リソースを割り当てる。続いて、系列 1 のプロセス P 0、P 1 を実行するために、演算対象データの入力元として R E G (3)、R E G (4) を共通に割り当て、演算器として A L U (3) を共通に割り当て、演算結果データの出力先として R E G (6)、R E G (7) を別々に割り当てる。系列 1 のプロセス P 2、P 3 を実行するために、演算対象データの入力元として R E G (4)、R E G (5) を共通に割り当て、演算器として A L U (4) を共通に割り当て、演算結果データの出力先として R E G (8)、R E G (9) を別々に割り当てる。系列 1 のプロセス P 4、P 5 を実行するために、演算対象データの入力元として R E G (5)、R E G (3) を共通に割り当て、演算器として A L U (5) を共通に割り当て、演算結果データの出力先として R E G (1 0)、R E G (1 1) を別々に割り当てる。

20

30

【 0 0 3 6 】

第 $t + 1$ サイクルにおいて、系列 0 のプロセス P 6 ~ P 8 を実行するために、図 3 と同様に、リソースを割り当てる。続いて、系列 1 のプロセス P 6 を実行するために、演算対象データの入力元として R E G (6)、R E G (7) を割り当て、演算器として M U L (3) を割り当て、演算結果データの出力先として R E G (3) を割り当てる。系列 1 のプロセス P 7 を実行するために、演算対象データの入力元として R E G (8)、R E G (9) を割り当て、演算器として M U L (4) を割り当て、演算結果データの出力先として R E G (4) を割り当てる。系列 1 のプロセス P 8 を実行するために、演算対象データの入力元として R E G (1 0)、R E G (1 1) を割り当て、演算器として M U L (5) を割り当て、演算結果データの出力先として R E G (5) を割り当てる。

40

【 0 0 3 7 】

第 $t + 2$ サイクルにおいて、系列 0 におけるプロセス P 9 およびプロセス P 8 の演算結果データの転送を実行するために、図 3 と同様に、リソースを割り当てる。続いて、系列 1 のプロセス P 9 を実行するために、演算対象データの入力元として R E G (3)、R E G (4) を割り当て、演算器として A L U (1) を割り当て、演算結果データの出力先として R E G (2) を割り当てる。また、系列 1 におけるプロセス P 8 の演算結果データの転送を実行するために、転送元として R E G (5) を割り当て、転送先として R E G (3) を割り当てる。

【 0 0 3 8 】

第 $t + 3$ サイクルにおいて、系列 0 のプロセス P 1 0 を実行するために、図 3 と同様に

50

、リソースを割り当てる。続いて、系列1のプロセスP10を実行するために、演算対象データの入力元としてREG(2)、REG(3)を割り当て、演算器としてALU(1)を割り当て、演算結果データの出力先としてREG(1)を割り当てる。これにより、系列0の出力インタフェース部0は、第t+4サイクルにおいて、データ"x"を外部に出力することが可能な状態になる。また、系列1の出力インタフェース部1も、第t+4サイクルにおいて、データ"x"を外部に出力することが可能な状態になる。

【0039】

このように、演算処理部のリソースの数が十分に大きいものと仮定すると、多数のリソースを使用して最速に2つの演算処理を実施できる。しかしながら、このリソース割り当てでは、瞬間的に(第tサイクルのみで)リソースが多く使用され、その他の期間ではリソースがあまり使用されないため、演算処理装置の系列0、1のスループットが低ければ、相対的にリソースが過剰に確保されていることになる。

10

【0040】

そこで、例えば、REGの数、ALUの数、MULの数がそれぞれ12個、5個、6個であるものとして、演算にリソースを割り当てる場合について説明する。このような場合、図5に示すように、第tサイクルにおいて、系列0のプロセスP0~P5を実行するために、図3と同様に、リソースを割り当てる。系列1のプロセスP0~P5を実行するためには、ALUが3個必要であるが、未割り当てのALUは2個しかない。このため、系列1のプロセスP0~P5を実行すべき処理サイクルを次の処理サイクル(第t+1サイクル)に変更する。なお、プロセスP4、P5だけではなく、プロセスP0~P3も次の処理サイクルにシフトするのは、ハードウェアの設計を容易にするためである。この際、REG(3)、REG(4)、REG(5)にそれぞれ格納されているデータ"a"、"b"、"c"を次の処理サイクルで使用するために退避させる必要がある。従って、REG(3)に格納されているデータ"a"を退避させるために、転送元としてREG(3)を割り当て、転送先としてREG(6)を割り当てる。REG(4)に格納されているデータ"b"を退避させるために、転送元としてREG(4)を割り当て、転送先としてREG(7)を割り当てる。REG(5)に格納されているデータ"c"を退避させるために、転送元としてREG(5)を割り当て、転送先としてREG(8)を割り当てる。

20

【0041】

第t+1サイクルにおいて、系列0のプロセスP6~P8を実行するために、図3と同様に、リソースを割り当てる。続いて、第tサイクルで実行されるはずであった系列1のプロセスP0、P1を実行するために、演算対象データの入力元としてREG(6)、REG(7)を共通に割り当て、演算器としてALU(0)を共通に割り当て、演算結果データの出力先としてREG(3)、REG(4)を別々に割り当てる。第tサイクルで実行されるはずであった系列1のプロセスP2、P3を実行するために、演算対象データの入力元としてREG(7)、REG(8)を共通に割り当て、演算器としてALU(1)を共通に割り当て、演算結果データの出力先としてREG(5)、REG(6)を別々に割り当てる。第tサイクルで実行されるはずであった系列1のプロセスP4、P5を実行するために、演算対象データの入力元としてREG(8)、REG(6)を共通に割り当て、演算器としてALU(2)を共通に割り当て、演算結果データの出力先としてREG(7)、REG(8)を別々に割り当てる。

30

40

【0042】

第t+2サイクルにおいて、系列0におけるプロセスP9およびプロセスP8の演算結果データの転送を実行するために、図3と同様に、リソースを割り当てる。続いて、第t+1サイクルで実行されるはずであった系列1のプロセスP6を実行するために、演算対象データの入力元としてREG(3)、REG(4)を割り当て、演算器としてMUL(0)を割り当て、演算結果データの出力先としてREG(2)を割り当てる。第t+1サイクルで実行されるはずであった系列1のプロセスP7を実行するために、演算対象データの入力元としてREG(5)、REG(6)を割り当て、演算器としてMUL(1)を割り当て、演算結果データの出力先としてREG(3)を割り当てる。第t+1サイクル

50

で実行されるはずであった系列1のプロセスP8を実行するために、演算対象データの入力元としてREG(7)、REG(8)を割り当て、演算器としてMUL(2)を割り当て、演算結果データの出力先としてREG(4)を割り当てる。

【0043】

第t+3サイクルにおいて、系列0のプロセスP10を実行するために、図3と同様に、リソースを割り当てる。これにより、系列0の出力インタフェース部0は、第t+4サイクルにおいて、データ"x"を外部に出力することが可能な状態になる。続いて、第t+2サイクルで実行されるはずであった系列1のプロセスP9を実行するために、演算対象データの入力元としてREG(2)、REG(3)を割り当て、演算器としてALU(1)を割り当て、演算結果データの出力先としてREG(1)を割り当てる。また、第t+2サイクルで実行されるはずであった系列1におけるプロセスP8の演算結果データの転送を実行するために、転送元としてREG(4)を割り当て、演算結果データの出力先としてREG(2)を割り当てる。

10

【0044】

第t+4サイクルにおいて、第t+3サイクルで実行されるはずであった系列1のプロセスP10を実行するために、演算対象データの入力元としてREG(1)、REG(2)を割り当て、演算器としてALU(0)を割り当て、演算結果データの出力先としてREG(0)を割り当てる。これにより、系列1の出力インタフェース部1は、第t+5サイクルにおいて、データ"x"を外部に出力することが可能な状態になる。

【0045】

このような場合、第tサイクルにおいて系列1のプロセスP4、P5を実行できなくなるため、系列1のプロセスP4、5がプロセスP0~P3と共に第t+1サイクルへシフトされる。これに伴い、系列1のプロセスP6~P10が1サイクル後ろにシフトされる。この結果、系列1の出力インタフェース部1は、第t+4サイクルではなく第t+5サイクルでデータ"x"を外部に出力することが可能な状態になるが、系列1の出力インタフェース部1に要求されるデータ出力タイミングが第t+5サイクルであれば問題はない。つまり、外部から第t-1サイクル、第t+5サイクル、第t+11サイクル(図示せず)というコンスタントな時間間隔(6サイクル周期)でデータが入力されても、系列0は第t+4サイクル、第t+10サイクル(図示せず)、第t+16サイクル(図示せず)に結果を出力することができ、系列1は第t+5サイクル、第t+11サイクル(図示せず)、第t+17サイクル(図示せず)に結果を出力することができる。すなわち、外部からのデータの入力時間間隔(6サイクル)を所望のスループットとする場合に、これを満たすことができる。従って、演算処理装置のスループットを保ちながらリソース(ALU)を削減できたことになる。この例では、ALUのみならず、REGやMULも削減できる。本発明は、以上のような基本概念に基づいてなされたものである。

20

30

【0046】

以下、図面を用いて本発明の実施形態を説明する。図6は、本発明の一実施形態を示している。図7は、図6の入力制御部の詳細を示している。図8は、図7の入力優先レベル判定部の動作例を示している。図9は、図6の出力制御部の詳細を示している。図10は、図9の出力優先レベル判定部の動作例を示している。図11は、図6の命令情報メモリに格納される命令情報の概要を示している。図12は、図6の命令情報メモリに格納される命令情報の具体例を示している。図13は、図6の命令情報メモリに格納される命令情報の別の具体例を示している。図14は、図6のシステム制御部の詳細を示している。図15は、図14の総合優先レベル判定部で用いられる優先レベル定義テーブルの具体例を示している。図16は、図14のリソース割当部で用いられる内部変数を示している。図17および図18は、図14のリソース割当部の動作を示している。

40

【0047】

図6に示すように、演算処理装置OPDは、入力バッファ部IB0~IBn(n:1以上の整数)、演算処理部OP、出力バッファ部OB0~OBn、命令情報メモリINSM0~INSMnおよびシステム制御部SYSCを有している。

50

入力バッファ部 IB_i ($i = 0, \dots, n$) は、系列 i に対応して設けられている。入力バッファ部 IB_i は、入力 FIFO 部 IF_i および入力制御部 IC_i を有している。入力 FIFO 部 IF_i は、外部から供給されるライトコマンド WCM_i に応答して、入力制御部 IC_i から供給されるライトアドレス $WADI_i$ が示す番地に、外部から供給される外部入力データ DI_i を格納する。入力 FIFO 部 IF_i は、入力制御部 IC_i から供給されるリードコマンド RCM_i に応答して、入力制御部 IC_i から供給されるリードアドレス $RADI_i$ が示す番地に格納されている外部入力データを、処理対象データ DPO_i として演算処理部 OP に出力する。

【0048】

図7に示すように、入力制御部 IC_i は、ライト制御部 WCI_i 、リード制御部 RCI_i 、カウンタ CI_i および入力優先レベル判定部 ILD_i を有している。ライト制御部 WCI_i は、外部から供給されるライトコマンド WCM_i に応答して、ライトアドレス $WADI_i$ を入力 FIFO 部 IF_i に出力する。リード制御部 RCI_i は、システム制御部 $SYSC$ から供給される入力許可通知 IEN_i に応答して、リードコマンド RCM_i およびリードアドレス $RADI_i$ を入力 FIFO 部 IF_i に出力する。カウンタ CI_i は、ライトコマンド WCM_i に応答してアップカウントし、入力許可通知 IEN_i に応答してダウンカウントする。すなわち、カウンタ CI_i のカウンタ値 CVI_i は、ライトコマンド WCM_i に応答して増加し、入力許可通知 IEN_i に応答して減少する。従って、カウンタ CI_i のカウンタ値 CVI_i は、入力 FIFO 部 IF_i のデータ蓄積量に対応している。カウンタ CI_i は、カウンタ値 CVI_i を入力優先レベル判定部 ILD_i に出力する。

【0049】

入力優先レベル判定部 ILD_i は、ソフトウェアにより閾値 $VI_{0i} \sim VI_{3i}$ ($VI_{0i} < VI_{1i} < VI_{2i} < VI_{3i}$) が設定される閾値レジスタ TRI_i を有している。入力優先レベル判定部 ILD_i は、カウンタ CI_i から供給されるカウンタ値 CVI_i を閾値レジスタ TRI_i に設定されている閾値 $VI_{0i} \sim VI_{3i}$ と比較することで優先レベルを決定し、決定した優先レベルを示す入力優先レベル情報 ILI_i をシステム制御部 $SYSC$ に出力する。例えば、図8に示すように、入力優先レベル判定部 ILD_i は、カウンタ値 CVI_i が閾値 VI_{0i} 未満であるとき、優先レベルを "0" に決定する。入力優先レベル判定部 ILD_i は、カウンタ値 CVI_i が閾値 VI_{0i} 以上かつ閾値 VI_{1i} 未満であるとき、優先レベルを "1" に決定する。入力優先レベル判定部 ILD_i は、カウンタ値 CVI_i が閾値 VI_{1i} 以上かつ閾値 VI_{2i} 未満であるとき、優先レベルを "2" に決定する。入力優先レベル判定部 ILD_i は、カウンタ値 CVI_i が閾値 VI_{2i} 以上かつ閾値 VI_{3i} 未満であるとき、優先レベルを "3" に決定する。入力優先レベル判定部 ILD_i は、カウンタ値 CVI_i が閾値 VI_{3i} 以上であるとき、優先レベルを "4" に決定する。このように、入力優先レベル判定部 ILD_i は、カウンタ CI_i のカウンタ値 CVI_i が大きいほど高い優先レベルに決定する。換言すれば、入力優先レベル判定部 ILD_i は、入力 FIFO 部 IF_i のデータ蓄積量が多いほど高い優先レベルに決定する。

【0050】

図6に示すように、演算処理部 OP は、レジスタ群 RGR 、演算器群 OGR 、メモリ群 MGR およびマルチプレクサ MPX を有している。レジスタ群 RGR は、複数のレジスタ REG を備えて構成されている。演算器群 OGR は、"演算A" を実施するための複数の演算器 OPA と、"演算B" を実施するための複数の演算器 OPB と、"演算C" を実施するための複数の演算器 OPC とを備えて構成されている。例えば、演算器 OPA 、 OPB 、 OPC は、2入力1出力の演算器である。メモリ群 MGR は、複数のメモリ MEM を備えて構成されている。マルチプレクサ MPX は、システム制御部 $SYSC$ から供給される接続情報 CI に基づいて、レジスタ群 RGR におけるレジスタ REG 、演算器群 OGR における演算器 OPA 、 OPB 、 OPC およびメモリ群 MGR におけるメモリ MEM の接続関係を変更する。このような演算処理部 OP は、接続情報 CI に応じて内部構成を変更

することで、入力バッファ部 $I B i$ から供給される処理対象データ $D P O i$ に対して系列 i 用の演算処理を実施して処理結果データ $D P R i$ を出力バッファ部 $O B i$ に出力する。

【0051】

出力バッファ部 $O B i$ は、系列 i に対応して設けられている。出力バッファ部 $O B i$ は、出力 $F I F O$ 部 $O F i$ および出力制御部 $O C i$ を有している。出力 $F I F O$ 部 $O F i$ は、出力制御部 $O C i$ から供給されるライトコマンド $W C M O i$ に応答して、出力制御部 $O C i$ から供給されるライトアドレス $W A D O i$ が示す番地に、演算処理部 $O P$ から供給される処理結果データ $D P R i$ を格納する。出力 $F I F O$ 部 $O F i$ は、外部から供給されるリードコマンド $R C M O i$ に応答して、出力制御部 $O C i$ から供給されるリードアドレス $R A D O i$ が示す番地に格納されている処理結果データを、外部出力データ $D O i$ として外部に出力する。 10

【0052】

図9に示すように、出力制御部 $O C i$ は、ライト制御部 $W C O i$ 、リード制御部 $R C O i$ 、カウンタ $C O i$ および出力優先レベル判定部 $O L D i$ を有している。ライト制御部 $W C O i$ は、システム制御部 $S Y S C$ から供給される出力許可通知 $O E N i$ に応答して、ライトコマンド $W C M O i$ およびライトアドレス $W A D O i$ を出力 $F I F O$ 部 $O F i$ に出力する。リード制御部 $R C O i$ は、外部から供給されるリードコマンド $R C M O i$ に応答してリードアドレス $R A D O i$ を出力 $F I F O$ 部 $O F i$ に出力する。カウンタ $C O i$ は、出力許可通知 $O E N i$ に応答してアップカウントし、リードコマンド $R C M O i$ に応答してダウンカウントする。すなわち、カウンタ $C O i$ のカウンタ値 $C V O i$ は、出力許可通知 $O E N i$ に応答して増加し、リードコマンド $R C M O i$ に応答して減少する。従って、カウンタ $C O i$ のカウンタ値 $C V O i$ は、出力 $F I F O$ 部 $O F i$ のデータ蓄積量に対応している。カウンタ $C O i$ は、カウンタ値 $C V O i$ を出力優先レベル判定部 $O L D i$ に出力する。 20

【0053】

出力優先レベル判定部 $O L D i$ は、ソフトウェアにより閾値 $V O 0 i \sim V O 3 i$ ($V O 0 i < V O 1 i < V O 2 i < V O 3 i$) が設定される閾値レジスタ $T R O i$ を有している。出力優先レベル判定部 $O L D i$ は、カウンタ $C O i$ から供給されるカウンタ値 $C V O i$ を閾値レジスタ $T R O i$ に設定されている閾値 $V O 0 i \sim V O 3 i$ と比較することで優先レベルを決定し、決定した優先レベルを示す出力優先レベル情報 $O L I i$ をシステム制御部 $S Y S C$ に出力する。例えば、図10に示すように、出力優先レベル判定部 $O L D i$ は、カウンタ値 $C V O i$ が閾値 $V O 0 i$ 未満であるとき、優先レベルを "4" に決定する。出力優先レベル判定部 $O L D i$ は、カウンタ値 $C V O i$ が閾値 $V O 0 i$ 以上かつ閾値 $V O 1 i$ 未満であるとき、優先レベルを "3" に決定する。出力優先レベル判定部 $O L D i$ は、カウンタ値 $C V O i$ が閾値 $V O 1 i$ 以上かつ閾値 $V O 2$ 未満であるとき、優先レベルを "2" に決定する。出力優先レベル判定部 $O L D i$ は、カウンタ値 $C V O i$ が閾値 $V O 2 i$ 以上かつ閾値 $V O 3 i$ 未満であるとき、優先レベルを "1" に決定する。出力優先レベル判定部 $O L D i$ は、カウンタ値 $C V O i$ が閾値 $V O 3 i$ 以上であるとき、優先レベルを "0" に決定する。このように、出力優先レベル判定部 $O L D i$ は、カウンタ $C O i$ のカウンタ値 $C V O i$ が大きいほど低い優先レベルに決定する。換言すれば、出力優先レベル判定部 $O L D i$ は、出力 $F I F O$ 部 $O F i$ のデータ蓄積量が多いほど低い優先レベルに決定する。 30 40

【0054】

図6に示すように、命令情報メモリ $I N S M i$ は、系列 i に対応して設けられている。命令情報メモリ $I N S M i$ は、系列 i 用の演算処理プログラムをコンパイルして生成された複数の命令情報を格納している。命令情報メモリ $I N S M i$ は、システム制御部 $S Y S C$ から供給されるリードコマンド $R C M M i$ に応答して、システム制御部 $S Y S C$ から供給されるリードアドレス $R A D M i$ が示す番地に格納されている命令情報を、システム制御部 $S Y S C$ に供給する命令情報 $I N S i$ として選択する。

【0055】

例えば、図 1 1 に示すように、命令情報メモリ $INS M_i$ に格納されている命令情報は、共通情報および $m + 1$ 個 ($m: 0$ 以上の整数) の演算情報で構成されている。共通情報は、 $exec_num$ および opd_num をフィールドとして有している。 $exec_num$ は、処理サイクルあたりの演算の数を示すフィールドである。 opd_num は、演算処理部 OP (レジスタ群 RGR) のレジスタ REG が入力元であるオペランドの数を示すフィールドである。

【0056】

第 j 演算情報は、 $exec_type[j]$ 、 $opd0[j]$ 、 $opd1[j]$ 、 $fin0[j]$ 、 $fin1[j]$ および $fout[j]$ をフィールドとして有している。 $exec_type[j]$ は、第 j 演算の種類を示すフィールドである。例えば、第 j 演算の種類が " 加算 " であるとき、 $exec_type[j]$ は " 0 " に設定される。第 j 演算の種類が " 減算 " であるとき、 $exec_type[j]$ は " 1 " に設定される。第 j 演算の種類が " 乗算 " であるとき、 $exec_type[j]$ は " 2 " に設定される。第 j 演算の種類が " 転送 " であるとき、 $exec_type[j]$ は " 3 " に設定される。 $opd0[j]$ は、第 j 演算のオペランド 0 (第 j 演算で用いられる 2 つの演算対象データの一方) の識別番号を示すフィールドである。 $opd1[j]$ は、第 j 演算のオペランド 1 (第 j 演算で用いられる 2 つの演算対象データの他方) の識別番号を示すフィールドである。

【0057】

$fin0[j]$ は、第 j 演算のオペランド 0 の格納場所を示すフィールドである。例えば、第 j 演算のオペランド 0 の格納場所が演算処理部 OP のレジスタ REG である場合、 $fin0[j]$ は " 0 " に設定される。第 j 演算のオペランド 0 の格納場所が入力バッファ部 IBi の入力 $FIFO$ 部 IFi である場合、 $fin0[j]$ は " 1 " に設定される。 $fin1[j]$ は、第 j 演算のオペランド 1 の格納場所を示すフィールドである。例えば、 $fin0[j]$ と同様に、第 j 演算のオペランド 1 の格納場所が演算処理部 OP のレジスタ REG である場合、 $fin1[j]$ は " 0 " に設定される。第 j 演算のオペランド 1 の格納場所が入力バッファ部 IBi の入力 $FIFO$ 部 IFi である場合、 $fin1[j]$ は " 1 " に設定される。 $fout[j]$ は、第 j 演算の演算結果データの格納場所を示すフィールドである。例えば、第 j 演算の演算結果データの格納場所が演算処理部 OP のレジスタ REG である場合、 $fout[j]$ は " 0 " に設定される。第 j 演算の演算結果データの格納場所が出力バッファ部 OBi の出力 $FIFO$ 部 OFi である場合、 $fout[j]$ は " 1 " に設定される。例えば、図 2 (a) の演算処理プログラムをコンパイルして生成される命令情報は、図 1 2 に示すとおりである。また、図 1 3 (a) の演算処理プログラムをコンパイルして得られる命令情報は、図 1 3 (e) に示すとおりである。

【0058】

図 1 4 に示すように、システム制御部 $SYSC$ は、総合優先レベル判定部 $TL D_0 \sim T L D_n$ 、調停部 ABT 、メモリアクセス部 $MA_0 \sim MA_n$ およびリソース割当部 RA を有している。総合優先レベル判定部 $TL D_i$ は、系列 i に対応して設けられている。総合優先レベル判定部 $TL D_i$ は、入力バッファ部 IBi から供給される入力優先レベル情報 $IL I_i$ と出力バッファ部 OBi から供給される出力優先レベル情報 $OL I_i$ とを受けて優先レベル定義テーブルを参照することで優先レベルを決定し、決定した優先レベルを示す総合優先レベル情報 $TL I_i$ を調停部 ABT に出力する。例えば、総合優先レベル判定部 $TL D_i$ は、入力優先レベル情報 $IP L_i$ が示す優先レベルが " a " ($a = 0, 1, \dots, 4$) であり、かつ出力優先レベル情報 $OP L_i$ が示す優先レベルが " b " ($b = 0, 1, \dots, 4$) であるとき、図 1 5 に示すような優先レベル定義テーブルを参照することで優先レベルを " a + b " に決定し、" a + b " を示す総合優先レベル情報 $TL I_i$ を調停部 ABT に出力する。

【0059】

図 1 4 に示すように、調停部 ABT は、総合優先レベル判定部 $TL D_0 \sim T L D_n$ からそれぞれ供給される総合優先レベル情報 $TL I_0 \sim T L I_n$ に基づいて、系列 $0 \sim n$ の優先順位を決定し、決定した優先順位を示す優先順位情報 PI をリソース割当部 RA に出力

する。具体的には、調停部 A B T は、系列 0 ~ n の優先順位を、対応する総合優先レベル情報が示す優先レベルが高い系列ほど優先順位が高くなるように決定する。

【 0 0 6 0 】

メモリアクセス部 M A i は、プログラムカウンタ P C i およびリード制御部 R C M i を有している。プログラムカウンタ P C i は、リソース割当部 R A から供給されるアクセス要求 A R i に応答してカウンタ値 P C V i を更新する。プログラムカウンタ P C i は、カウンタ値 P C V i をリード制御部 R C M i に出力する。リード制御部 R C i は、プログラムカウンタ P C i から供給されるカウンタ値 P C V i の変化に伴って、カウンタ値 P C V i に応じたリードアドレス R A D M i をリードコマンド R C M M i と共に命令情報メモリ I N S M i に出力する。

10

【 0 0 6 1 】

リソース割当部 R A は、命令情報メモリ I N S M 0 ~ I N S M n からそれぞれ供給される命令情報 I N S 0 ~ I N S n と、調停部 A B T から供給される優先順位情報 P I とを受けて、後述の内部変数を用いた動作を実施することで、接続情報 C I 、入力許可通知 I E N 0 ~ I E N n 、出力許可通知 O E N 0 ~ O E N n およびアクセス要求 A R 0 ~ A R n を所望のタイミングでそれぞれ出力する。

【 0 0 6 2 】

リソース割当部 R A は、図 1 6 に示す `exec_num[i]`、`opd_num[i]`、`exec_type[i][j]`、`opd0[i][j]`、`opd1[i][j]`、`fin0[i][j]`、`fin1[i][j]`、`fout[i][j]`、`vr`、`va`、`vb`、`vc`、`ofst_r`、`ofst_a`、`ofst_b`、`ofst_c`、`ofst_r_l[i]`、`stad_fin[i]`、`stad_fout[i]` および `pri` を内部変数として有している。

20

【 0 0 6 3 】

`exec_num[i]` および `opd_num[i]` は、命令情報 I N S i が命令情報メモリ I N S M i からリソース割当部 R A に供給されたときに、命令情報 I N S i における共通情報の `exec_num` および `opd_num` の値にそれぞれ設定される。`opd0[i][j]`、`opd1[i][j]`、`fin0[i][j]`、`fin1[i][j]` および `fout[i][j]` は、命令情報 I N S i が命令情報メモリ I N S M i からリソース割当部 R A に供給されたときに、命令情報 I N S i における第 j 演算情報の `opd0[j]`、`opd1[j]`、`fin0[j]`、`fin1[j]` および `fout[j]` の値にそれぞれ設定される。すなわち、`exec_num[i]` は、系列 i における演算の数を示す変数である。`opd_num[i]` は、系列 i における演算処理部 O P のレジスタ R E G が入力元であるオペランドの数を示す変数である。`exec_type[i][j]` は、系列 i における第 j 演算の種類を示す変数である。`opd0[i][j]` は、系列 i における第 j 演算のオペランド 0 の識別番号を示す変数である。`opd1[i][j]` は、系列 i における第 j 演算のオペランド 1 の識別番号を示す変数である。`fin0[i][j]` は、系列 i における第 j 演算のオペランド 0 の格納場所を示す変数である。`fin1[i][j]` は、系列 i における第 j 演算のオペランド 1 の格納場所を示す変数である。`fout[i][j]` は、系列 i における第 j 演算の演算結果データの格納場所を示す変数である。

30

【 0 0 6 4 】

`vr` は、レジスタ R E G 割り当て用の一時変数である。`va` は、演算器 O P A 割り当て用の一時変数である。`vb` は、演算器 O P B 割り当て用の一時変数である。`vc` は、演算器 O P C 割り当て用の一時変数である。`ofst_r` は、レジスタ R E G 割り当て用のオフセットを示す変数である。`ofst_a` は、演算器 O P A 割り当て用のオフセットを示す変数である。`ofst_b` は、演算器 O P B 割り当て用のオフセットを示す変数である。`ofst_c` は、演算器 O P C 割り当て用のオフセットを示す変数である。`ofst_r_l[i]` は、前回の処理サイクルにおける系列 i のレジスタ R E G 割り当て用のオフセットを示す変数である。`stad_fin[i]` は、系列 i における入力 F I F O 部 I F i の読み出し開始アドレスを示す変数である。`stad_fout[i]` は、系列 i における出力 F I F O 部 O F i の書き込み開始アドレスを示す変数である。`pri` は、優先順位番

40

50

号を示す変数である。

【0065】

リソース割当部 R A は、このような内部変数を使用して、図 17 および図 18 に示すステップ S 1 ~ S 34 を適宜実施する。

ステップ S 1 において、リソース割当部 R A は、 $v_r = 0$ 、 $v_a = 0$ 、 $v_b = 0$ 、 $v_c = 0$ 、 $o f s t _ r _ l [0] = 0$ 、 \dots 、 $o f s t _ r _ l [n] = 0$ に設定する。リソース割当部 R A は、例えば、演算処理装置 O P D のリセット解除の直後に、この動作を実施する。これと同時に、リソース割当部 R A は、アクセス要求 A R 0 ~ A R n を出力することで、系列 0 ~ n の最初に実行すべき演算を示す命令情報 I N S 0 ~ I N S n を取得する。この後、リソース割当部 R A の動作はステップ S 2 に移行する。

10

【0066】

ステップ S 2 において、リソース割当部 R A は、 $o f s t _ r = 0$ 、 $o f s t _ a = 0$ 、 $o f s t _ b = 0$ 、 $o f s t _ c = 0$ 、 $p r i = 0$ に設定する。この後、リソース割当部 R A の動作はステップ S 3 に移行する。

ステップ S 3 において、リソース割当部 R A は、 $p r i$ の値が系列数 $(n + 1)$ 以上であるか否かを判定する。 $p r i$ の値が系列数以上であるとき、リソース割当部 R A の動作はステップ S 30 に移行する。 $p r i$ の値が系列数未満であるとき、リソース割当部 R A の動作はステップ S 4 に移行する。

【0067】

ステップ S 4 において、リソース割当部 R A は、優先順位情報 P I が示す系列 0 ~ n の優先順位に基づいて、処理対象の系列として第 $p r i$ 優先の系列 i (優先順位が " $p r i + 1$ " 番目に高い系列 i) を選択する。この後、リソース割当部 R A の動作はステップ S 5 に移行する。

20

ステップ S 5 において、リソース割当部 R A は、残りのリソースの数 (演算処理部 O P における未割り当てのレジスタ R E G、演算器 O P A、演算器 O P B および演算器 O P C の数) が、必要なリソースの数 (命令情報 I N S i が示す演算を実行するために必要なレジスタ R E G、演算器 O P A、演算器 O P B および演算器 O P C の数) 以上であるか否かを判定する。残りのリソースの数が必要なリソースの数以上であるとき、リソース割当部 R A の動作はステップ S 6 に移行する。残りのリソースの数が必要なリソースの数未満であるとき、リソース割当部 R A の動作はステップ S 31 に移行する。

30

【0068】

ステップ S 6 において、リソース割当部 R A は、 v_r の値が $e x e c _ n u m [i]$ の値未満であるか否かを判定する。 v_r の値が $e x e c _ n u m [i]$ の値未満であるとき、リソース割当部 R A の動作はステップ S 7 に移行する。 v_r の値が $e x e c _ n u m [i]$ の値以上であるとき、リソース割当部 R A の動作はステップ S 25 に移行する。

ステップ S 7 において、リソース割当部 R A は、 $f i n 0 [i][v_r]$ の値が "0" であるか否かを判定する。 $f i n 0 [i][v_r]$ の値が "0" であるとき、リソース割当部 R A の動作はステップ S 8 に移行する。 $f i n 0 [i][v_r]$ の値が "1" であるとき、リソース割当部 R A の動作はステップ S 9 に移行する。

【0069】

40

ステップ S 8 において、リソース割当部 R A は、第 v_r 演算のオペランド 0 の入力元として、演算処理部 O P のレジスタ R E G ($o f s t _ r _ l [i] + o p d 0 [i][v_r]$) を割り当てる。この後、リソース割当部 R A の動作はステップ S 10 に移行する。

ステップ S 9 において、リソース割当部 R A は、第 v_r 演算のオペランド 0 の入力元として、入力バッファ部 I B i のレジスタ R E G ($s t a d _ f i n [i] + o p d 0 [i][v_r]$) を割り当てる。ここで、入力バッファ部 I B i のレジスタ R E G ($s t a d _ f i n [i] + o p d 0 [i][v_r]$) は、入力 F I F O 部 I F i の " $s t a d _ f i n [i] + o p d 0 [i][v_r]$ " 番地を意味している。この後、リソース割当部 R A の動作はステップ S 10 に移行する。

【0070】

50

ステップS10において、リソース割当部RAは、 $fin1[i][vr]$ の値が"0"であるか否かを判定する。 $fin1[i][vr]$ の値が"0"であるとき、リソース割当部RAの動作はステップS11に移行する。 $fin1[i][vr]$ の値が"1"であるとき、リソース割当部RAの動作はステップS12に移行する。

ステップS11において、リソース割当部RAは、第 vr 演算のオペランド1の入力元として、演算処理部OPのレジスタREG($ofst_r_l[i]+opd1[i][vr]$)を割り当てる。この後、リソース割当部RAの動作はステップS13に移行する。

【0071】

ステップS12において、リソース割当部RAは、第 vr 演算のオペランド1の入力元として、入力バッファ部IBiのレジスタREG($stad_fin[i]+opd1[i][vr]$)を割り当てる。ここで、入力バッファ部IBiのレジスタREG($stad_fin[i]+opd1[i][vr]$)は、入力FIFO部IFIの" $stad_fin[i]+opd1[i][vr]$ "番地を意味している。この後、リソース割当部RAの動作はステップS13に移行する。

10

【0072】

ステップS13において、リソース割当部RAは、 $exec_type[i][vr]$ に基づいて、系列*i*における第 vr 演算の種類が"転送"であるか否かを判定する。第 vr 演算の種類が"転送"であるとき、リソース割当部RAの動作はステップS21に移行する。第 vr 演算の種類が"転送"ではないとき、リソース割当部RAの動作はステップS14に移行する。

20

【0073】

ステップS14において、リソース割当部RAは、 $exec_type[i][vr]$ に基づいて、系列*i*における第 vr 演算の種類を判別する。第 vr 演算の種類が"演算A"であるとき、リソース割当部RAの動作はステップS15に移行する。第 vr 演算の種類が"演算B"であるとき、リソース割当部RAの動作はステップS16に移行する。第 vr 演算の種類が"演算C"であるとき、リソース割当部RAの動作はステップS17に移行する。

【0074】

ステップS15において、リソース割当部RAは、第 vr 演算の演算器として、演算器OPA($ofst_a+va$)を割り当てる。この後、リソース割当部RAの動作はステップS18に移行する。

30

ステップS16において、リソース割当部RAは、第 vr 演算の演算器として、演算器OPB($ofst_b+vb$)を割り当てる。この後、リソース割当部RAの動作はステップS19に移行する。

【0075】

ステップS17において、リソース割当部RAは、第 vr 演算の演算器として、演算器OPC($ofst_c+vc$)を割り当てる。この後、リソース割当部RAの動作はステップS20に移行する。

ステップS18において、リソース割当部RAは、 $va=va+1$ に設定する。この後、リソース割当部RAの動作はステップS21に移行する。

40

【0076】

ステップS19において、リソース割当部RAは、 $vb=vb+1$ に設定する。この後、リソース割当部RAの動作はステップS21に移行する。

ステップS20において、リソース割当部RAは、 $vc=vc+1$ に設定する。この後、リソース割当部RAの動作はステップS21に移行する。

ステップS21において、リソース割当部RAは、 $fout[i][vr]$ の値が"0"であるか否かを判定する。 $fout[i][vr]$ の値が"0"であるとき、リソース割当部RAの動作はステップS22に移行する。 $fout[i][vr]$ の値が"1"であるとき、リソース割当部RAの動作はステップS23に移行する。

【0077】

50

ステップS22において、リソース割当部RAは、系列*i*における第*vr*演算の演算結果データの出力先として、演算処理部OPのレジスタREG(*ofst_r+vr*)を割り当てる。この後、リソース割当部RAの動作はステップS24に移行する。

ステップS23において、リソース割当部RAは、系列*i*における第*vr*演算の演算結果データの出力先として、出力バッファ部OB*i*のレジスタREG(*stad_fout[i]+vr*)を割り当てる。ここで、出力バッファ部OB*i*のレジスタREG(*stad_fout[i]+vr*)は、出力FIFO部OF*i*の"*stad_fout[i]+vr*"番地を意味している。この後、リソース割当部RAの動作はステップS24に移行する。

【0078】

ステップS24において、リソース割当部RAは、 $vr = vr + 1$ に設定する。この後、リソース割当部RAの動作はステップS6に移行する。 10

ステップS25において、リソース割当部RAは、系列*i*の命令情報を更新するために、メモリアクセス部MA*i*へのアクセス要求AR*i*を出力する。これにより、メモリアクセス部MA*i*において、プログラムカウンタPC*i*のカウント値PCV*i*が更新され、命令情報メモリINSM*i*へのリードコマンドRCMM*i*およびリードアドレスRADM*i*が出力される。従って、次の処理サイクル用の命令情報INS*i*が命令情報メモリIIM*i*からリソース割当部RAに供給される。この後、リソース割当部RAの動作はステップS26に移行する。

【0079】

ステップS26において、リソース割当部RAは、今回の処理サイクルにおける系列*i*のレジスタ割り当て用のオフセットを保存するために、 $ofst_r_l[i] = ofst_r$ に設定する。この後、リソース割当部RAの動作はステップS27に移行する。 20

ステップS27において、リソース割当部RAは、レジスタREG割り当て用のオフセット、演算器OPA割り当て用のオフセット、演算器OPB割り当て用のオフセットおよび演算器OPC割り当て用のオフセットを更新するために、 $ofst_r = ofst_r + vr$ 、 $ofst_a = ofst_a + va$ 、 $ofst_b = ofst_b + vb$ 、 $ofst_c = ofst_c + vc$ に設定する。この後、リソース割当部RAの動作はステップS28に移行する。

【0080】

ステップS28において、リソース割当部RAは、 $vr = 0$ 、 $va = 0$ 、 $vb = 0$ 、 $vc = 0$ に設定する。この後、リソース割当部RAの動作はステップS29に移行する。 30

ステップS29において、リソース割当部RAは、 $pri = pri + 1$ に設定する。この後、リソース割当部RAの動作はステップS3に移行する。

ステップS30において、リソース割当部RAは、演算処理部OPにより演算を実行するために、これまでのリソース割り当て結果を示す接続情報CIを生成して演算処理部OPに出力する。この際、オペランド0、1の入力元として入力FIFO部が割り当てられた演算が存在する場合、リソース割当部RAは、対応する入力FIFO部への入力許可通知を出力する。また、演算結果データの出力先として出力FIFO部が割り当てられた演算が存在する場合、リソース割当部RAは、対応する出力FIFO部に出力許可通知を出力する。この後、リソース割当部RAの動作はステップS2に移行する。 40

【0081】

ステップS31において、リソース割当部RAは、残りのレジスタREGの数(演算処理部OPにおける未割り当てのレジスタREGの数)が $opd_num[i]$ の値未満であるか否かを判定する。残りのレジスタREGの数が $opd_num[i]$ の値未満であるとき、リソース割当部RAの動作はステップS26に移行する。残りのレジスタREGの数が $opd_num[i]$ の値以上であるとき、リソース割当部RAの動作はステップS32に移行する。

【0082】

ステップS32において、リソース割当部RAは、 vr の値が $opd_num[i]$ の値未満であるか否かを判定する。 vr の値が $opd_num[i]$ の値未満であるとき、リソ 50

ース割当部 R A の動作はステップ S 3 3 に移行する。v r の値が o p d _ n u m [i] の値以上であるとき、リソース割当部 R A の動作はステップ S 2 6 に移行する。

ステップ S 3 3 において、リソース割当部 R A は、演算処理部 O P のレジスタ R E G (o f s t _ r _ l [i] + v r) の退避先として、演算処理部 O P のレジスタ R E G (o f s t _ r + v r) を割り当てる。この後、リソース割当部 R A の動作はステップ S 3 4 に移行する。

【 0 0 8 3 】

ステップ S 3 4 において、リソース割当部 R A は、v r = v r + 1 に設定する。この後、リソース割当部 R A の動作はステップ S 3 2 に移行する。

ここで、演算処理装置 O P D の内部構成（演算処理部 O P におけるレジスタ R E G の数、演算器 O P A の数、演算器 O P B の数、演算器 O P C の数）を決定する方法について、具体例を用いて説明する。この方法は、演算処理装置 O P D の回路記述（R T L 記述など）を用いた機能シミュレーションを利用して実施される。なお、機能シミュレーションで用いる演算処理装置 O P D の回路記述において、レジスタ群 R G R におけるレジスタ R E G の数と、演算器群 O G R における演算器 O P A の数、演算器 O P B の数および演算器 O P C の数と、メモリ群 M G R におけるメモリ M E M の数およびメモリ M E M の容量と、入力 F I F O 部 I F i の容量と、出力 F I F O 部 O F i の容量と、入力優先レベル判定部 I L D i の閾値 V I 0 i ~ V I 4 i と、出力優先レベル判定部 O L D i の閾値 V O 0 i ~ V O 4 i とは、パラメータ化されている。

【 0 0 8 4 】

例えば、系列数が " 2 " である場合（n = 1）について説明する。なお、命令情報メモリ I N S M 0 には、図 1 2 に示した命令情報が格納されているものとする。命令情報メモリ I N S M 1 には、図 1 3 に示した命令情報が格納されているものとする。入力 F I F O 部 I F 0 において、" s t a d _ f i n [0] " 番地に外部入力データ " a " が格納され、" s t a d _ f i n [0] + 1 " 番地に外部入力データ " b " が格納され、" s t a d _ f i n [0] + 2 " 番地に外部入力データ " c " が格納されているものとする。また、入力 F I F O 部 I F 1 において、" s t a d _ f i n [1] " 番地に外部入力データ " d " が格納され、" s t a d _ f i n [1] + 1 " 番地に外部入力データ " e " が格納され、" s t a d _ f i n [1] + 2 " 番地に外部入力データ " f " が格納され、" s t a d _ f i n [1] + 3 " 番地に外部入力データ " g " が格納されているものとする。この例における機能シミュレーションの実施中は、常に、第 0 優先の系列が系列 0 であり、第 1 優先の系列が系列 1 であるものとする。演算器 O P A 、 O P B 、 O P C は、それぞれ加算器 A D D 、減算器 S U B 、乗算器 M U L であるものとする。

【 0 0 8 5 】

まず、レジスタ R E G の数、加算器 A D D の数、減算器 S U B の数および乗算器 M U L の数のパラメータ値を十分に大きな値（例えば、" 1 0 2 4 "）に設定して、演算処理装置 O P D の回路記述を用いた 1 回目の機能シミュレーションを実施する。

図 1 9 は、1 回目の機能シミュレーション（リソースの数を大きく設定した場合の機能シミュレーション）におけるリソース割当状態および内部変数状態を示している。1 回目の機能シミュレーションにおいて、リソース割当部 R A は、以下のように動作する。

【 0 0 8 6 】

ステップ S 1 において、リソース割当部 R A は、演算処理装置 O P D のリセットが解除されると、v r = 0 、 v a = 0 、 v b = 0 、 v c = 0 、 o f s t _ r _ l [0] = 0 、 o f s t _ r _ l [1] = 0 に設定する。このとき、命令情報メモリ I N S 0 からリソース割当部 R A に第 t サイクルの命令情報（図 1 2）が供給されるとともに、命令情報メモリ I N S M 1 からリソース割当部 R A に第 t サイクルの命令情報（図 1 3）が供給される。この後、リソース割当部 R A の動作はステップ S 2 に移行する。

【 0 0 8 7 】

ステップ S 2 において、リソース割当部 R A は、o f s t _ r = 0 、 o f s t _ a = 0 、 o f s t _ b = 0 、 o f s t _ c = 0 、 p r i = 0 に設定する。この後、リソース割当

部 R A の動作はステップ S 3 に移行する。

ステップ S 3 において、 $p r i = 0$ であり、かつ系列数が " 2 " であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 4 に移行する。

【 0 0 8 8 】

ステップ S 4 において、 $p r i = 0$ であるため、リソース割当部 R A は、処理対象の系列として第 0 優先の系列 0 を選択する。この後、リソース割当部 R A の動作はステップ S 5 に移行する。

ステップ S 5 において、残りのリソースの数 (レジスタ R E G : 1 0 2 4 個、加算器 A D D : 1 0 2 4 個、減算器 S U B : 1 0 2 4 個、乗算器 M U L : 1 0 2 4 個) が、系列 0 の第 t サイクルの命令情報が示す演算を実行するために必要なリソースの数 (レジスタ R E G : 6 個、加算器 A D D : 3 個、減算器 S U B : 3 個、乗算器 M U L : 0 個) より大きいため、リソース割当部 R A は、" 真 " と判定する。従って、リソース割当部 R A の動作はステップ S 6 へ移行する。 10

【 0 0 8 9 】

ステップ S 6 において、 $v r = 0$ 、 $e x e c _ n u m [0] = 6$ であるため、リソース割当部 R A は、" 真 " と判定する。従って、リソース割当部 R A の動作はステップ S 7 に移行する。

ステップ S 7 において、 $f i n 0 [0] [0] = 1$ であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 9 に移行する。 20

【 0 0 9 0 】

ステップ S 9 において、 $o p d 0 [0] [0] = 0$ であるため、リソース割当部 R A は、系列 0 における第 0 演算のオペランド 0 の入力元として、入力バッファ部 I F 0 のレジスタ R E G ($s t a d _ f i n [0]$) を割り当てる。この後、リソース割当部 R A の動作はステップ S 10 に移行する。

ステップ S 10 において、 $f i n 1 [0] [0] = 1$ であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 12 に移行する。

【 0 0 9 1 】

ステップ S 12 において、 $o p d 1 [0] [0] = 1$ であるため、リソース割当部 R A は、系列 0 における第 0 演算のオペランド 1 の入力元として、入力バッファ部 I B 0 のレジスタ R E G ($s t a d _ f i n [0] + 1$) を割り当てる。この後、リソース割当部 R A の動作はステップ S 13 に移行する。 30

ステップ S 13 において、系列 0 における第 0 演算の種類は " 加算 " ($e x e c _ t y p e [0] [0] = 0$) であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 14 に移行する。

【 0 0 9 2 】

ステップ S 14 において、リソース割当部 R A は、系列 0 における第 0 演算の種類を判別する。系列 0 における第 0 演算の種類は " 加算 " であるため、リソース割当部 R A の動作はステップ S 15 に移行する。

ステップ S 15 において、 $v a = 0$ 、 $o f s t _ a = 0$ であるため、リソース割当部 R A は、系列 0 における第 0 演算の演算器として、加算器 A D D (0) を割り当てる。この後、リソース割当部 R A の動作はステップ S 18 へ移行する。 40

【 0 0 9 3 】

ステップ S 18 において、リソース割当部 R A は、 $v a = 1$ に設定する。この後、リソース割当部 R A の動作はステップ S 21 へ移行する。

ステップ S 21 において、 $f o u t [0] [0] = 0$ であるため、リソース割当部 R A は、" 真 " と判定する。従って、リソース割当部 R A の動作はステップ S 22 に移行する。

【 0 0 9 4 】

ステップ S 22 において、 $o f s t _ r = 0$ 、 $v r = 0$ であるため、リソース割当部 R 50

A は、系列 0 における第 0 演算の演算結果データの出力先として、演算処理部 OP のレジスタ REG (0) を割り当てる。この後、リソース割当部 RA の動作はステップ S 2 4 に移行する。

ステップ S 2 4 において、リソース割当部 RA は、 $vr = 1$ に設定する。このときのリソース割当状態および内部変数状態は、図 19 < 1 > に示すとおりである。この後、リソース割当部 RA の動作はステップ S 6 に移行する。

【 0 0 9 5 】

ステップ S 6 において、 $vr = 1$ 、 $exec_num[0] = 6$ であるため、リソース割当部 RA は、“真”と判定する。従って、リソース割当部 RA の動作はステップ S 7 に移行する。そして、系列 0 の第 t サイクルの第 0 演算に対する処理と同様に、系列 0 の第 t サイクルの第 1 演算に対する処理が実施される。系列 0 の第 t サイクルの第 1 演算に対する処理が系列 0 の第 t サイクルの第 0 演算に対する処理と異なる点は、第 t サイクルの第 1 演算の種類が“減算”であるため、ステップ S 1 5、S 1 8 の代わりにステップ S 1 6、S 1 9 が実施される点である。系列 0 の第 t サイクルの第 1 演算に対する処理におけるステップ S 2 4 の実施後のリソース割当状態および内部変数状態は、図 19 < 2 > に示すとおりである。以降、同様に、系列 0 の第 t サイクルの第 2 演算～第 5 演算に対する処理が順次実施される。系列 0 の第 t サイクルの第 2 演算～第 5 演算に対する処理におけるステップ S 2 4 の実施後のリソース割当状態および内部変数状態は、図 19 < 3 >～図 19 < 6 > に示すとおりである。系列 0 の第 t サイクルの第 5 演算に対する処理におけるステップ S 2 4 の実施後に、リソース割当部 RA の動作はステップ S 6 に移行する。

10

20

【 0 0 9 6 】

ステップ S 6 において、 $vr = 6$ 、 $exec_num[0] = 6$ であるため、リソース割当部 RA は、“偽”と判定する。従って、リソース割当部 RA の動作はステップ S 2 5 に移行する。

ステップ S 2 5 において、リソース割当部 RA は、系列 0 の命令情報を更新するために、アクセス要求 AR 0 を出力する。これにより、命令情報メモリ INSM 0 からリソース割当部 RA に、次の処理サイクル (第 t + 1 サイクル) の命令情報が供給される。この後、リソース割当部 RA の動作はステップ S 2 6 に移行する。

【 0 0 9 7 】

ステップ S 2 6 において、 $ofst_r = 0$ であるため、リソース割当部 RA は、 $ofst_r_l[0] = 0$ に設定する。この後、リソース割当部 RA の動作はステップ S 2 7 に移行する。

30

ステップ S 2 7 において、 $vr = 6$ 、 $va = 3$ 、 $vb = 3$ 、 $vc = 0$ 、 $ofst_r = 0$ 、 $ofst_a = 0$ 、 $ofst_b = 0$ 、 $ofst_c = 0$ であるため、リソース割当部 RA は、 $ofst_r = 6$ 、 $ofst_a = 3$ 、 $ofst_b = 3$ 、 $ofst_c = 0$ に設定する。この後、リソース割当部 RA の動作はステップ S 2 8 に移行する。

【 0 0 9 8 】

ステップ S 2 8 において、リソース割当部 RA は、 $vr = 0$ 、 $va = 0$ 、 $vb = 0$ 、 $vc = 0$ に設定する。この後、リソース割当部 RA の動作はステップ S 2 9 に移行する。

ステップ S 2 9 において、リソース割当部 RA は、 $pri = 1$ に設定する。このときの内部変数状態は、図 19 < 7 > に示すとおりである。この後、リソース割当部 RA の動作はステップ S 3 に移行する。

40

【 0 0 9 9 】

ステップ S 3 において、 $pri = 1$ 、系列数 = 2 であるため、リソース割当部 RA は、“偽”と判定する。従って、リソース割当部 RA の動作はステップ S 4 に移行する。

ステップ S 4 において、 $pri = 1$ であるため、処理対象の系列として第 1 優先の系列 1 を選択する。この後、リソース割当部 RA の動作はステップ S 5 に移行する。

ステップ S 5 において、残りのリソースの数 (レジスタ REG : 1 0 1 8 個、加算器 ADD : 1 0 2 1 個、減算器 SUB : 1 0 2 1 個、乗算器 MUL : 1 0 2 4 個) が、系列 1 の第 t サイクルの命令情報が示す演算を実行するために必要なリソースの数 (レジスタ R

50

EG : 2 個、加算器 ADD : 2 個、減算器 SUB : 0 個、乗算器 MUL : 0 個) より大きいため、リソース割当部 RA は、" 真 " と判定する。従って、リソース割当部 RA の動作はステップ S 6 へ移行する。

【 0 1 0 0 】

ステップ S 6 において、 $vr = 0$ 、 $exec_num[1] = 2$ であるため、リソース割当部 RA は、" 真 " と判定する。従って、リソース割当部 RA の動作はステップ S 7 に移行する。以降、系列 0 の第 t サイクルの第 0 演算 ~ 第 5 演算に対する処理と同様に、系列 1 の第 t サイクルの第 0 演算および第 1 演算に対する処理が順次実施される。系列 1 の第 t サイクルの第 0 演算および第 1 演算に対する処理におけるステップ S 2 4 の実施後のリソース割当状態および内部変数状態は、図 19 < 8 > および図 19 < 9 > に示すとおりである。系列 1 の第 t サイクルの第 1 演算に対する処理におけるステップ S 2 4 の実施後に、リソース割当部 RA の動作はステップ S 6 に移行する。

10

【 0 1 0 1 】

ステップ S 6 において、 $vr = 2$ 、 $exec_num[1] = 2$ であるため、リソース割当部 RA は、" 偽 " と判定する。従って、リソース割当部 RA の動作はステップ S 2 5 に移行する。そして、系列 0 の場合と同様に、ステップ S 2 5 ~ 2 9 が順次実施される。ステップ S 2 9 の実施後の内部変数状態は、図 19 < 1 0 > に示すとおりである。この後、リソース割当部 RA の動作はステップ S 3 に移行する。

【 0 1 0 2 】

ステップ S 3 において、 $pri = 2$ であり、かつ系列数が " 2 " であるため、リソース割当部 RA は、" 真 " と判定する。従って、リソース割当部 RA の動作はステップ S 3 0 に移行する。

20

ステップ S 3 0 において、リソース割当部 RA は、これまでのリソース割り当て結果を示す接続情報 CI を出力するとともに、入力許可通知 IEN0、1 を出力する。従って、演算処理部 OP により系列 0 の第 t サイクルの第 0 演算 ~ 第 5 演算および系列 1 の第 t サイクルの第 0 演算および第 1 演算が第 t サイクルで並列に実行される。これにより、第 t サイクルの処理が完了する。この後、リソース割当部 RA の動作はステップ S 2 に移行する。

【 0 1 0 3 】

ステップ S 2 において、リソース割当部 RA は、 $offset_r = 0$ 、 $offset_a = 0$ 、 $offset_b = 0$ 、 $offset_c = 0$ 、 $pri = 0$ に設定する。このときの内部変数状態は、図 19 < 1 1 > に示すとおりである。この後、リソース割当部 RA の動作はステップ S 3 に移行する。以降、第 t サイクルの処理と同様に、第 t + 1 サイクルの処理、第 t + 2 サイクルの処理および第 t + 3 サイクルの処理が順次実施される。これらの処理におけるリソース割当状態および内部変数状態は、図 19 < 1 2 > ~ < 2 7 > に示すとおりである。これにより、1 回目の機能シミュレーションが完了する。

30

【 0 1 0 4 】

1 回目のシミュレーションにおいては、レジスタ REG の数、加算器 ADD の数、減算器 SUB の数および乗算器 MUL の数のパラメータ値が " 1 0 2 4 " であるのに対して、演算の実行に使用されたレジスタ REG の数、加算器 ADD の数、減算器 SUB の数および乗算器 MUL の数は、各処理サイクルにおいて、以下に示すとおりである。これらの数は、例えば、ステップ S 3 0 の実施毎に、 $offset_r$ 、 $offset_a$ 、 $offset_b$ 、 $offset_c$ の値を記憶しておくことで取得できる。

40

(第 t サイクル) REG : 8 個、ADD : 5 個、SUB : 3 個、MUL : 0 個

(第 t + 1 サイクル) REG : 4 個、ADD : 1 個、SUB : 0 個、MUL : 3 個

(第 t + 2 サイクル) REG : 3 個、ADD : 1 個、SUB : 0 個、MUL : 1 個

(第 t + 3 サイクル) REG : 1 個、ADD : 1 個、SUB : 0 個、MUL : 0 個

従って、1 回目の機能シミュレーションにおけるリソース割り当てにより系列 0、1 の演算処理を実施するためには、演算処理部 OP において、レジスタ REG が 8 個、加算器 ADD が 5 個、減算器 SUB が 3 個、乗算器 MUL が 3 個設けられていれば十分であるこ

50

とが分かる。しかしながら、このように、レジスタ R E G の数、加算器 A D D の数、減算器 S U B の数および乗算器 M U L の数を、各処理サイクルで要求される数のピーク値に決定すると、演算処理装置 O P D に要求されるスループットに対して、系列 0、1 の演算処理が必要以上に高速に実行される場合が多い。

【 0 1 0 5 】

そこで、レジスタ R E G の数、加算器 A D D の数、減算器 S U B の数、乗算器 M U L の数のパラメータ値を 1 回目のシミュレーションで演算の実行に使用された数より小さく設定して、演算処理装置 O P D の回路記述を用いた 2 回目の機能シミュレーションを実施する。例えば、レジスタ R E G の数のパラメータ値を " 8 " に設定し、加算器 A D D の数のパラメータ値を " 3 " に設定、減算器 S U B の数のパラメータ値を " 3 " に設定し、乗算器 M U L の数のパラメータ値を " 3 " に設定する。

10

【 0 1 0 6 】

図 2 0 は、2 回目の機能シミュレーション（リソースの数を小さく設定した場合の機能シミュレーション）におけるリソース割当状態および内部変数状態を示している。2 回目の機能シミュレーションにおいて、リソース割当部 R A は、以下のように動作する。

まず、1 回目の機能シミュレーションと同様に、系列 0 の第 t サイクルの命令情報（第 0 演算 ~ 第 5 演算）に対する処理が実施される。系列 0 の第 t サイクルの命令情報に対する処理におけるステップ S 2 4 の実施後のリソース割当状態および内部変数状態は、図 2 0 < 1 > ~ < 6 > に示すとおりである。系列 0 の第 t サイクルの命令情報に対する処理におけるステップ S 2 9 の実施後の内部変数状態は、図 2 0 < 7 > に示すとおりである。この後、リソース割当部 R A の動作はステップ S 3 に移行する。

20

【 0 1 0 7 】

ステップ S 3 において、 $p r i = 1$ であり、かつ系列数が " 2 " であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 4 に移行する。

ステップ S 4 において、 $p r i = 1$ であるため、リソース割当部 R A は、処理対象の系列として第 1 優先の系列 1 を選択する。この後、リソース割当部 R A の動作はステップ S 5 に移行する。

【 0 1 0 8 】

ステップ S 5 において、残りのリソースの数（レジスタ R E G : 2 個、加算器 A D D : 0 個、減算器 S U B : 0 個、乗算器 M U L : 3 個）が、系列 1 の第 t サイクルの命令情報が示す演算を実行するために必要なリソースの数（レジスタ R E G : 2 個、加算器 A D D : 2 個、減算器 S U B : 0 個、乗算器 M U L : 0 個）より小さい、すなわち、レジスタ R E G と減算器 S U B と乗算器 M U L とは足りるが、加算器 A D D が足りないため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 3 1 に移行する。

30

【 0 1 0 9 】

ステップ S 3 1 において、残りのレジスタ R E G の数が " 2 " であり、かつ $o p d _ n u m [1] [0] = 0$ であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当 R A の動作はステップ S 3 2 に移行する。

40

ステップ S 3 2 において、 $v r = 0$ 、 $o p d _ n u m [1] [0] = 0$ であるため、リソース割当部 R A は、" 偽 " と判定する。従って、リソース割当部 R A の動作はステップ S 2 6 に移行する。そして、ステップ S 2 6 ~ S 2 9 が順次実施される。ステップ S 2 9 の実施後の内部変数状態は、図 2 0 < 8 > に示すとおりである。このとき、ステップ S 2 5 が実施されないため、系列 1 の次の処理サイクル（第 $t + 1$ サイクル）の命令情報は供給されない。従って、今回の処理サイクル（第 t サイクル）の命令情報が示す演算が次の処理サイクル（第 $t + 1$ サイクル）で実行されることになる。この後、リソース割当部 R A の動作はステップ S 3 に移行する。

【 0 1 1 0 】

ステップ S 3 において、 $p r i = 2$ であり、かつ系列数が " 2 " であるため、リソース

50

割当部 R A は、" 真 " と判定する。従って、リソース割当部 R A の動作はステップ S 3 0 に移行する。

ステップ S 3 0 において、系列 0 の第 t サイクルの命令情報が示す演算に対してのみリソースが割り当てられているため、系列 0 の第 t サイクルの第 0 演算 ~ 第 5 演算のみが第 t サイクルで並列に実行される。この後、リソース割当部 R A の動作はステップ S 2 に移行する。

【 0 1 1 1 】

ステップ S 2 において、リソース割当部 R A は、`o f s t _ r = 0`、`o f s t _ a = 0`、`o f s t _ b = 0`、`o f s t _ c = 0`、`p r i = 0` に設定する。このときの内部変数状態は、図 2 0 < 9 > に示すとおりである。この後、リソース割当部 R A の動作はステップ S 3 に移行する。そして、系列 0 の第 t + 1 サイクルの命令情報に対する処理が実施される。系列 0 の第 t + 1 サイクルの命令情報に対する処理におけるリソース割当状態および内部変数状態は、図 2 0 < 1 0 > ~ < 1 3 > に示すとおりである。系列 0 の第 t + 1 サイクルの命令情報に対する処理におけるステップ S 2 9 が実施された後、リソース割当部 R A の動作はステップ S 5 に移行する。

10

【 0 1 1 2 】

ステップ S 5 において、残りのリソースの数 (レジスタ R E G : 5 個、加算器 A D D : 3 個、減算器 S U B : 3 個、乗算器 M U L : 0 個) が、系列 1 の第 t サイクルの命令情報が示す演算を実行するために必要なリソースの数 (レジスタ R E G : 2 個、加算器 A D D : 2 個、減算器 S U B : 0 個、乗算器 M U L : 0 個) より大きい、すなわち、全ての種類のリソースが足りるため、リソース割当部 R A は、" 真 " と判定する。従って、リソース割当部 R A の動作はステップ S 6 へ移行する。そして、系列 1 の第 t サイクルの命令情報に対する処理が実施される。系列 1 の第 t サイクルの命令情報に対する処理におけるリソース割当状態および内部変数状態は、図 2 0 < 1 4 > ~ < 1 7 > に示すとおりである。これにより、第 t + 1 サイクルでは、系列 0 の第 t + 1 サイクルの命令情報が示す演算が実行されるとともに、系列 1 の第 t サイクルの命令情報が示す演算が実行される。以降、第 t + 2 サイクルの処理および第 t + 3 サイクルの処理が順次実施される。これらの処理におけるリソース割当状態および内部変数状態は、図 2 0 < 1 8 > ~ < 2 8 > に示すとおりである。これにより、2 回目の機能シミュレーションが完了する。

20

【 0 1 1 3 】

2 回目のシミュレーションにおいては、レジスタ R E G の数のパラメータ値が " 8 " であり、加算器 A D D の数のパラメータ値が " 3 " であり、減算器 S U B の数のパラメータ値が " 3 " であり、乗算器 M U L の数のパラメータ値が " 3 " であるのに対して、演算の実行に使用されたレジスタ R E G の数、加算器 A D D の数、減算器 S U B の数および乗算器 M U L の数は、各処理サイクルにおいて、以下に示すとおりである。

30

(第 t サイクル) R E G : 6 個、A D D : 3 個、S U B : 3 個、M U L : 0 個

(第 t + 1 サイクル) R E G : 5 個、A D D : 2 個、S U B : 0 個、M U L : 3 個

(第 t + 2 サイクル) R E G : 3 個、A D D : 2 個、S U B : 0 個、M U L : 0 個

(第 t + 3 サイクル) R E G : 2 個、A D D : 1 個、S U B : 0 個、M U L : 1 個

従って、2 回目の機能シミュレーションでのリソース割り当てにより系列 0、1 の演算処理を実施するためには、演算処理部 O P において、レジスタ R E G が 6 個、加算器 A D D が 3 個、減算器 S U B が 3 個、乗算器 M U L が 3 個設けられていれば十分であることが分かる。この例では、系列 1 の命令情報が示す演算が 1 サイクル後ろにずらされて実行される。しかしながら、系列 1 の演算処理が何回も呼び出されて連続して実行されるものであったとしても、系列 1 の出力バッファ部 O B 1 に要求されるデータ出力タイミングが満たされていれば問題はない。すなわち、系列 1 において、1 回の演算処理のデータが 4 サイクルに 1 回、入力 F I F O 部 I F 1 に格納され、出力 F I F O 部 O F 1 から出力されるような場合、3 サイクルで処理される系列 1 の演算処理は、第 t サイクル ~ 第 t + 3 サイクルのいずれか 3 サイクルで実施されれば、演算処理装置 O P D のスループットは保たれる。

40

50

【 0 1 1 4 】

この例においては、機能シミュレーションの実施中に調停部 A B T からリソース割当部 R A に送られてくる優先順位情報 P I が、常に系列 0 の優先順位が系列 1 の優先順位より高いことを示す場合について説明したが、仮に系列 1 のリソース割り当てが次々に先送りにされると、系列 1 の入力データが溜まり、系列 1 の出力データが減ってくるので、やがて系列 1 の優先順位が系列 0 の優先順位より高い状態になる。すると、まず系列 1 のリソース割り当てが実施され、続いて系列 0 のリソース割り当てが実施される。このように、リソース割り当てがどちらかの系列に偏ることなく、どちらの系列のスループットも保たれるように制御される。

【 0 1 1 5 】

この後、レジスタ R E G の数、加算器 A D D の数、減算器 S U B の数、乗算器 M U L の数のパラメータ値を 2 回目のシミュレーションで演算の実行に使用された数より小さく設定して、演算処理装置 O P D の回路記述を用いた 3 回目の機能シミュレーションを実施する。例えば、レジスタ R E G の数のパラメータ値を " 8 " に設定し、加算器 A D D の数のパラメータ値を " 2 " に設定、減算器 S U B の数のパラメータ値を " 3 " に設定し、乗算器 M U L の数のパラメータ値を " 3 " に設定する。系列 0 の演算処理を実施するためには、演算処理部 O P に加算器 A D D が少なくとも 3 個設けられている必要があるため、3 回目の機能シミュレーションは、系列 0 の出力バッファ部 O B 0 に要求されるデータ出力タイミングを満たせなくなり強制終了されることになる。

【 0 1 1 6 】

従って、演算処理部 O P における最終的なレジスタ R E G の数、加算器 A D D の数、減算器 S U B の数および乗算器 M U L の数を、2 回目の機能シミュレーションで演算の実行に使用されたレジスタ R E G の数 (6 個)、加算器 A D D の数 (3 個)、減算器 S U B の数 (3 個) および乗算器 M U L の数 (3 個) に決定する。これにより、演算処理装置 O P D のスループットを低下させることなく、演算処理部 O P におけるレジスタ R E G の数、加算器 A D D の数、減算器 S U B の数および乗算器 M U L の数を最小限に抑えることができる。すなわち、演算処理装置 O P D の処理性能を保ったまま回路面積を削減できる。なお、ここでは、系列数が " 2 " である場合について説明したが、系列数が大きくなるほど本発明は多大な効果を奏する。系列数が大きいほど演算処理部 O P のリソース (レジスタ R E G、加算器 A D D、減算器 S U B および乗算器 M U L) が演算に割り当てられる機会が多くなるため、非常に長い期間で考えれば、レジスタ R E G、加算器 A D D、減算器 S U B および乗算器 M U L は、平均的に最大限にそれぞれ利用され、かつその数は最小限に抑えられる。

【 0 1 1 7 】

図 2 1 は、図 6 の演算処理装置の応用例を示している。マルチプロセッサ 1 0 0 は、系列 0 ~ 3 の演算処理をそれぞれ担当するプロセッサコア 1 1 0 ~ 1 1 3 と、プロセッサコア 1 1 0 ~ 1 1 3 に共通して設けられる共有演算処理部 1 2 0 と、マルチプロセッサ 1 0 0 の全体を制御するメイン C P U 1 3 0 と、各種データを格納するメモリ 1 4 0 と、タイマ機能や通信インタフェース機能等を具現する周辺回路 1 5 0 と、外部とのデータ授受を実施する I / O 回路 1 6 0 と、ネットワーク 1 7 0 とを備えて構成されている。ネットワーク 1 7 0 は、プロセッサコア 1 1 0 ~ 1 1 3、メイン C P U 1 3 0、メモリ 1 4 0、周辺回路 1 5 0 および I / O 回路 1 6 0 を相互に接続し、これらの間でのデータ授受を可能にする。なお、マルチプロセッサ 1 0 0 では、プロセッサコア 1 1 0 ~ 1 1 3、メイン C P U 1 3 0、メモリ 1 4 0、周辺回路 1 5 0 および I / O 回路 1 6 0 がネットワーク 1 7 0 を介して接続されているが、これらがバスを介して接続されるようにしてもよい。

【 0 1 1 8 】

共有演算処理部 1 2 0 は、図 6 の演算処理装置 O P D ($n = 3$) により構成されている。共有演算処理部 1 2 0 において、入力バッファ部 I B 0 ~ I B 3 (図 6) へのライトコマンド W C M I 0 ~ W C M I 3 および外部入力データ D I 0 ~ D I 3 と、出力バッファ部 O B 0 ~ O B 3 (図 6) へのリードコマンド R C M O 0 ~ R C M O 3 とは、プロセッサコ

10

20

30

40

50

ア 1 1 0 ~ 1 1 3 からそれぞれ供給される。また、出力バッファ部 O B 0 ~ O B 3 からの外部出力データ D O 0 ~ D O 3 は、プロセッサコア 1 1 0 ~ 1 1 3 にそれぞれ供給される。

【 0 1 1 9 】

このような構成のマルチプロセッサ 1 0 0 では、プロセッサコア 1 1 0 ~ 1 1 3 の各々は、自身が担当する演算処理のうち、高速性が要求される演算処理を共有演算処理部 1 2 0 に実施させる。共有演算処理部 1 2 0 は、プロセッサコア 1 1 0 ~ 1 1 3 からの演算処理要求に従って、プロセッサコア 1 0 0 ~ 1 1 3 に代わって演算処理を実施する。その際、共有演算処理部 1 2 0 において、プロセッサコア 1 1 0 ~ 1 1 3 からの演算処理要求の優先順位に従って演算処理が実施され、かつプロセッサコア 1 1 0 ~ 1 1 3 の全てについて、要求される処理速度に遅延が発生しないようにバランスがとられるため、処理性能の面およびリソースの使用効率の面でマルチプロセッサ 1 0 0 の全体として高い最適化が図られる。

10

【 0 1 2 0 】

また、マルチプロセッサ 1 0 0 では、プロセッサコア 1 1 0 ~ 1 1 3 にアプリケーションをそれぞれ実装する際、プロセッサコア 1 1 0 ~ 1 1 3 の各々におけるソフトウェア設計において、演算処理用のリソースの数が非常に大きいものとして扱える。そして、リソースの使用効率の最適化が共有演算処理部 1 2 0 により実施されるため、従来のマルチプロセッサにおけるアプリケーションの実装に比べて、ソフトウェア設計が非常に容易になる。

20

【 0 1 2 1 】

図 2 2 は、マルチプロセッサにおけるリソースの使用効率を示している。図 2 2 では、4 個のプロセッサコアの各々について拡張演算処理部が設けられたリソース非共有型マルチプロセッサ（第 1 従来例）と、4 個のプロセッサコアの各々についてプログラマブル拡張演算処理部が設けられたリソース非共有型マルチプロセッサ（第 2 従来例）と、4 個のプロセッサコアに共通して共有演算処理部が設けられたリソース共有型マルチプロセッサ（図 2 1 のマルチプロセッサ 1 0 0）とについて、演算処理用のリソースの使用効率を示している。図中、横軸はリソース数（リソース面積）を示し、縦軸は時間を示している。また、網掛されることなく A ~ D が記載された部分は、あるアプリケーションの演算処理 A ~ D に使用されているリソースに対応している。網掛されることなく A ' ~ D ' が記載された部分は、別のアプリケーションの演算処理 A ' ~ D ' に使用されているリソースに対応している。網掛された部分は、演算処理に使用されていないリソースに対応している。

30

【 0 1 2 2 】

図 2 2 を参照すると、リソース非共有型マルチプロセッサ（第 1 従来例）では、アプリケーションの非動作状態がそのまま演算処理用のリソースの未使用状態として表れるため、リソースの使用効率が非常に悪いことが分かる。また、リソース非共有型マルチプロセッサ（第 2 従来例）では、プロセッサコア毎に演算処理用のリソースが独立して設けられているため、2 つのアプリケーションの演算処理が時分割多重方式で実施されても、マルチプロセッサの全体としてはリソースの未使用状態が多くなることが分かる。これに対して、リソース共有型マルチプロセッサ（図 2 1 のマルチプロセッサ 1 0 0）では、プロセッサコアが演算処理用のリソース（図 2 1 の共有演算処理部 1 2 0）を共有するため、リソースの数が最小限に抑えられ、リソースが効率良く使用されることが分かる。

40

【 0 1 2 3 】

なお、前述の実施形態では、演算に割り当てるリソースとしてメモリ M E M を利用しない例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、ある演算の演算結果データが長期間使用されない場合に、その演算の演算結果データの格納先としてレジスタ R E G ではなくメモリ M E M を割り当てるようにしてもよい。また、前述の実施形態では、図 1 7 および図 1 8 に示すステップ S 2 ~ S 3 4 が同一の処理サイクルで実施される例について述べたが、本発明はかかる実施形態に限定されるものではない

50

。例えば、パイプライン方式を使用して処理の効率化を図ってもよい。

【0124】

前述の実施形態では、機能シミュレーションを実施する際に、メモリ群MGRにおけるメモリMEMの数およびメモリMEMの容量、入力FIFO部IFiの容量、出力FIFO部OFiの容量、入力優先レベル判定部ILDiの閾値VI0i~VI4i、出力優先レベル判定部OLDiの閾値VO0i~VO4iのパラメータ値を変更しない例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、演算処理部OPのリソースの数を更に削減するために、これらのパラメータ値を変更しながら機能シミュレーションを実施するようにしてもよい。

【0125】

以上の実施形態で説明した発明を整理して、付記として開示する。

(付記1)

複数のデータ系列に対応して設けられ、対応する外部入力データを格納して処理対象データとして出力する複数の入力バッファ部と、

前記データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する演算処理部と、

前記データ系列に対応して設けられ、対応する処理結果データを格納して外部出力データとして出力する複数の出力バッファ部と、

処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、命令情報が示す演算を実行可である場合に、演算に割り当てる前記演算処理部の構成要素を決定し、前記演算処理部の構成要素の不足により命令情報が示す演算を実行不可である場合に、前記出力バッファ部のデータ出力タイミングを満たしたうえで演算を実行すべき処理サイクルを次の処理サイクルに移行させる制御処理を所定順序で実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する制御部とを備えることを特徴とする演算処理装置。

(付記2)

付記1記載の演算処理装置において、

前記各入力バッファ部は、

対応する外部入力データをライト要求に応答して格納し、格納している外部入力データをリード要求に応答して処理対象データとして出力する第1データ蓄積部と、

前記第1データ蓄積部のデータ蓄積量が多いほど高い優先度を示す第1優先度情報を出力する第1優先度情報生成部とを備え、

前記各出力バッファ部は、

対応する処理結果データをライト要求に応答して格納し、格納している処理結果データをリード要求に応答して外部出力データとして出力する第2データ蓄積部と、

前記第2データ蓄積部のデータ蓄積量が多いほど低い優先度を示す第2優先度情報を出力する第2優先度情報生成部とを備え、

前記制御部は、

前記入力バッファ部から供給される複数の第1優先度情報と前記出力バッファ部から供給される複数の第2優先度情報とに応じて前記データ系列の優先順位を決定する優先順位判定部と、

処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、対応するデータ系列の前記優先順位判定部により決定された優先順位が高い順に前記制御処理を実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する構成要素割当部とを備えることを特徴とする演算処理装置。

(付記3)

付記2記載の演算処理装置において、

前記第1優先度情報生成部は、

前記第1データ蓄積部のデータ格納動作に伴ってアップカウントし、前記第1データ蓄

10

20

30

40

50

積部のデータ出力動作に伴ってダウンカウントする第1カウンタと、

前記第1カウンタのカウンタ値を第1閾値と比較して優先度を決定し、決定した優先度を示す第1優先度情報を入力する第1優先度判定部とを備えることを特徴とする演算処理装置。

(付記4)

付記3記載の演算処理装置において、

前記第1優先度判定部は、前記第1閾値を設定するための第1閾値設定部を備えることを特徴とする演算処理装置。

(付記5)

付記2記載の演算処理装置において、

前記第2優先度情報生成部は、

前記第2データ蓄積部のデータ格納動作に伴ってアップカウントし、前記第2データ蓄積部のデータ出力動作に伴ってダウンカウントする第2カウンタと、

前記第2カウンタのカウンタ値を第2閾値と比較して優先度を決定し、決定した優先度を示す第2優先度情報を入力する第2優先度判定部とを備えることを特徴とする演算処理装置。

(付記6)

付記5記載の演算処理装置において、

前記第2優先度判定部は、前記第2閾値を設定するための第2閾値設定部を備えることを特徴とする演算処理装置。

(付記7)

付記2記載の演算処理装置において、

前記優先順位判定部は、

前記データ系列に対応して設けられ、対応する入力バッファ部から供給される第1優先度情報、対応する出力バッファ部から供給される第2優先度情報、および優先度定義テーブルを参照して優先度を決定し、決定した優先度を示す第3優先度情報を入力する複数の第3優先度判定部と、

前記第3優先度判定部から供給される複数の第3優先度情報に応じて、前記データ系列の優先順位を決定する調停部とを備えることを特徴とする演算処理装置。

(付記8)

付記1記載の演算処理装置において、

前記演算処理部は、

構成要素として設けられる複数のレジスタ、複数の演算器および複数のメモリと、

前記接続情報に応じて、前記レジスタ、前記演算器および前記メモリの接続関係を変更する接続関係変更部とを備えることを特徴とする演算処理装置。

(付記9)

付記1記載の演算処理装置において、

前記制御部に供給される命令情報は、処理サイクルあたりの演算の数を示す情報を含むとともに、演算毎に、演算の種類を示す情報と演算対象データを識別するための情報とを含むことを特徴とする演算処理装置。

(付記10)

複数のデータ系列に対応して設けられ、対応する外部入力データを格納して処理対象データとして出力する複数の入力バッファ部と、

前記データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する演算処理部と、

前記データ系列に対応して設けられ、対応する処理結果データを格納して外部出力データとして出力する複数の出力バッファ部と、

処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、命令情報が示す演算を実行可である場合に、演算に割り当てる前記演算処理部の構成要素を決定し、前

10

20

30

40

50

記演算処理部の構成要素の不足により命令情報が示す演算を実行不可である場合に、演算を実行すべき処理サイクルを次の処理サイクルに移行させる制御処理を所定順序で実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する制御部とを備える演算処理装置の内部構成を決定する方法であって、

前記演算処理部の構成要素の数をパラメータ化した前記演算処理装置の回路記述を用いて、前記演算処理部の構成要素の数を、前記制御処理で常に演算実行可となる値に設定してシミュレーションを実施する第1工程と、

前記第1工程で実施したシミュレーションの結果から、そのシミュレーションで前記制御部により演算に割り当てられた前記演算処理部の構成要素の数を仮設計値として取得する第2工程と、

前記演算処理部の構成要素の数をパラメータ化した前記演算処理装置の回路記述を用いて、前記演算処理部の構成要素の数を、前記仮設計値より小さい値を初期値として順次減少させながら、前記出力バッファ部のデータ出力タイミングが満たされなくなるまでシミュレーションを繰り返し実施する第3工程と、

前記第3工程で実施したシミュレーションのうち、前記出力バッファ部のデータ出力タイミングが満たされた最後のシミュレーションの結果から、そのシミュレーションで前記制御部により演算に割り当てられた前記演算処理部の構成要素の数を実設計値として取得する第4工程とを含むことを特徴とする演算処理装置の内部構成決定方法。

(付記11)

付記10記載の演算処理装置の内部構成決定方法において、

前記演算処理部は、構成要素として設けられる複数のレジスタ、複数の演算器および複数のメモリと、前記接続情報に応じて、前記レジスタ、前記演算器および前記メモリの接続関係を変更する接続関係変更部とを備え、

前記第1および第3工程において、前記演算処理装置の構成要素の数として、前記レジスタの数、前記演算器の数および前記メモリの数をパラメータ化した前記演算処理装置の回路記述を用いてシミュレーションを実施することを特徴とする演算処理装置の内部構成決定方法。

(付記12)

付記11記載の演算処理装置の内部構成決定方法において、

前記第1および第3工程において、前記レジスタの数、前記演算器の数および前記メモリの数に加えて、前記各メモリの容量をパラメータ化した前記演算処理装置の回路記述を用いてシミュレーションを実施することを特徴とする演算処理装置の内部構成決定方法。

(付記13)

付記10記載の演算処理装置の内部構成決定方法において、

前記各入力バッファ部は、対応する外部入力データをライト要求に応答して格納し、格納している外部入力データをリード要求に応答して処理対象データとして出力する第1データ蓄積部と、前記第1データ蓄積部のデータ蓄積量が多いほど高い優先度を示す第1優先度情報を出力する第1優先度情報生成部とを備え、

前記各出力バッファ部は、対応する処理結果データをライト要求に応答して格納し、格納している処理結果データをリード要求に応答して外部出力データとして出力する第2データ蓄積部と、前記第2データ蓄積部のデータ蓄積量が多いほど低い優先度を示す第2優先度情報を出力する第2優先度情報生成部とを備え、

前記制御部は、前記入力バッファ部から供給される複数の第1優先度情報と前記出力バッファ部から供給される複数の第2優先度情報とに応じて前記データ系列の優先順位を決定する優先順位判定部と、処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、対応するデータ系列の前記優先順位判定部により決定された優先順位が高い順に前記制御処理を実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する構成要素割当部とを備え、

前記第1優先度情報生成部は、前記第1データ蓄積部のデータ格納動作に伴ってアップカウントし、前記第1データ蓄積部のデータ出力動作に伴ってダウンカウントする第1カ

10

20

30

40

50

ウンタと、前記第 1 カウンタのカウンタ値を第 1 閾値と比較して優先度を決定し、決定した優先度を示す第 1 優先度情報を出力する第 1 優先度判定部とを備え、

前記第 1 および第 3 工程において、前記演算処理部の構成要素の数に加えて、前記第 1 データ蓄積部の容量および前記第 1 閾値をパラメータ化した前記演算処理装置の回路記述を用いてシミュレーションを実施することを特徴とする演算処理装置の内部構成決定方法。

(付記 14)

付記 10 記載の演算処理装置の内部構成決定方法において、

前記各入力バッファ部は、対応する外部入力データをライト要求に応答して格納し、格納している外部入力データをリード要求に応答して処理対象データとして出力する第 1 データ蓄積部と、前記第 1 データ蓄積部のデータ蓄積量が多いほど高い優先度を示す第 1 優先度情報を出力する第 1 優先度情報生成部とを備え、

前記各出力バッファ部は、対応する処理結果データをライト要求に応答して格納し、格納している処理結果データをリード要求に応答して外部出力データとして出力する第 2 データ蓄積部と、前記第 2 データ蓄積部のデータ蓄積量が多いほど低い優先度を示す第 2 優先度情報を出力する第 2 優先度情報生成部とを備え、

前記制御部は、前記入力バッファ部から供給される複数の第 1 優先度情報と前記出力バッファ部から供給される複数の第 2 優先度情報とに応じて前記データ系列の優先順位を決定する優先順位判定部と、処理サイクル毎に、前記データ系列に対応する複数の命令情報に対して、対応するデータ系列の前記優先順位判定部により決定された優先順位が高い順に前記制御処理を実施し、前記制御処理における前記演算処理部の構成要素の割り当て結果を前記接続情報として出力する構成要素割当部とを備え、

前記第 2 優先度情報生成部は、前記第 2 データ蓄積部のデータ格納動作に伴ってアップカウントし、前記第 2 データ蓄積部のデータ出力動作に伴ってダウンカウントする第 2 カウンタと、前記第 2 カウンタのカウンタ値を第 2 閾値と比較して優先度を決定し、決定した優先度を示す第 2 優先度情報を出力する第 2 優先度判定部とを備え、

前記第 1 および第 3 工程において、前記演算処理部の構成要素の数に加えて、前記第 2 データ蓄積部の容量および前記第 2 閾値をパラメータ化した前記演算処理装置の回路記述を用いてシミュレーションを実施することを特徴とする演算処理装置の内部構成決定方法。

(付記 15)

複数のデータ系列に対応する複数のメイン演算処理部と、

前記メイン演算処理部に共通して設けられ、前記メイン演算処理部に代わって演算処理を実施するサブ演算処理部とを備え、

前記サブ演算処理部は、付記 1 ~ 付記 9 のいずれかに記載の演算処理装置により構成されることを特徴とする演算処理システム。

【0126】

以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

【図面の簡単な説明】

【0127】

【図 1】演算処理装置の概要を示す説明図である。

【図 2】本発明で用いる命令コードの生成工程を示す説明図である。

【図 3】演算へのリソースの割り当ての一例を示す説明図である。

【図 4】本発明における演算へのリソースの割り当ての基本概念を示す説明図(その 1)である。

【図 5】本発明における演算へのリソースの割り当ての基本概念を示す説明図(その 2)である。

【図 6】本発明の一実施形態を示すブロック図である。

10

20

30

40

50

【図 7】図 6 の入力制御部の詳細を示すブロック図である。

【図 8】図 7 の入力優先レベル判定部の動作例を示す説明図である。

【図 9】図 6 の出力制御部の詳細を示すブロック図である。

【図 10】図 9 の出力優先レベル判定部の動作例を示す説明図である。

【図 11】図 6 の命令情報メモリに格納される命令情報の概要を示す説明図である。

【図 12】図 6 の命令情報メモリに格納される命令情報の具体例を示す説明図である。

【図 13】図 6 の命令情報メモリに格納される命令情報の別の具体例を示す説明図である。

【図 14】図 6 のシステム制御部の詳細を示すブロック図である。

【図 15】図 14 の総合優先レベル判定部で用いられる優先レベル定義テーブルの具体例を示す説明図である。 10

【図 16】図 14 のリソース割当部で用いられる内部変数を示す説明図である。

【図 17】図 14 のリソース割当部の動作を示すフロー図（その 1）である。

【図 18】図 14 のリソース割当部の動作を示すフロー図（その 2）である。

【図 19】リソースの数を大きく設定した場合の機能シミュレーションにおけるリソース割当状態および内部変数状態を示す説明図である。

【図 20】リソースの数を小さく設定した場合の機能シミュレーションにおけるリソース割当状態および内部変数状態を示す説明図である。

【図 21】図 6 の演算処理装置の応用例を示すブロック図である。

【図 22】マルチプロセッサにおけるリソースの使用効率を示す説明図である。 20


【符号の説明】

【0128】

A B T 調停部；C I 0 ~ C I n カウンタ；C O 0 ~ C O n カウンタ；I B 0 ~ I B n 入力バッファ部；I C 0 ~ I C n 入力制御部；I F 0 ~ I F n 入力 F I F O 部；I L D 0 ~ I L D n 入力優先レベル判定部；I N S M 0 ~ I N S M n 命令情報メモリ；M A 0 ~ M A n メモリアクセス部；M G R メモリ群；M P X マルチプレクサ；O B 0 ~ O B n 出力バッファ部；O C 0 ~ O C n 出力制御部；O F 0 ~ O F n 出力 F I F O 部；O G R 演算器群；O L D 0 ~ O L D n 出力優先レベル判定部；O P 演算処理部；O P D 演算処理装置；P C 0 ~ P C n プログラムカウンタ；R A リソース割当部；R C I 0 ~ R C I n リード制御部；R C M 0 ~ R C M n リード制御部；R C O 0 ~ R C O n リード制御部；R G R レジスタ群；S Y S C システム制御部；T L D 0 ~ T L D n 総合優先レベル判定部；T R I 0 ~ T R I n 閾値レジスタ；T R O 0 ~ T R O n 閾値レジスタ；W C I 0 ~ W C I n ライト制御部；W C O 0 ~ W C O n ライト制御部；1 0 0 マルチプロセッサ；1 1 0 ~ 1 1 3 プロセッサコア；1 2 0 共有演算処理部；1 3 0 メイン CPU；1 4 0 メモリ；1 5 0 周辺回路；1 6 0 I / O 回路；1 7 0 ネットワーク 30


【 図 5 】

本発明における演算へのリソースの割り当ての基本概念を示す説明図 (その2)




【 図 7 】

図6の入力制御部の詳細を示すブロック図




【 図 6 】

本発明の一実施形態を示すブロック図




【 図 8 】

図7の入力優先レベル判定部の動作例を示す説明図




【 図 9 】




【 図 10 】

図9の出力優先レベル判定部の動作例を示す説明図



【 図 11 】



【 図 12 】


図6の命令情報メモリに格納される命令情報の具体例を示す説明図

共通情報	第0演算情報	第1演算情報	第2演算情報	第3演算情報	第4演算情報	第5演算情報
exec_num	6	0	0	1	1	0
opd_num	3	6	2	0	0	2
f_in[0]	1	0	0	2	3	0
f_in[1]	0	0	3	2	*	0
f_in[2]	0	1	0	0	1	1
f_in[3]	1	1	0	1	1	0
f_in[4]	1	1	0	1	1	0
f_in[5]	1	1	0	1	1	0
opdt[0]	1	2	0	0	4	5
opdt[1]	0	1	2	1	1	0
opdt[2]	0	1	2	1	1	0
opdt[3]	1	1	2	1	1	0
opdt[4]	1	1	2	1	1	0
opdt[5]	1	2	0	0	1	2
exec_type[0]	1	2	0	0	2	4
exec_type[1]	1	1	0	1	1	0
exec_type[2]	1	1	0	1	1	0
exec_type[3]	1	1	0	1	1	0
exec_type[4]	1	1	0	1	1	0
exec_type[5]	1	2	0	0	1	2

第tサイクル
第t+1サイクル
第t+2サイクル
第t+3サイクル


【 図 2 1 】

図 6 の演算処理装置の応用例を示すブロック図



【 図 2 2 】

マルチプロセッサにおけるリソースの使用効率を示す説明図



100