



(12)发明专利

(10)授权公告号 CN 105190842 B

(45)授权公告日 2017.07.28

(21)申请号 201480015032.7

(22)申请日 2014.02.26

(65)同一申请的已公布的文献号
申请公布号 CN 105190842 A

(43)申请公布日 2015.12.23

(30)优先权数据
2013-052206 2013.03.14 JP

(85)PCT国际申请进入国家阶段日
2015.09.14

(86)PCT国际申请的申请数据
PCT/JP2014/001012 2014.02.26

(87)PCT国际申请的公布数据
W02014/141601 JA 2014.09.18

(73)专利权人 佳能安内华股份有限公司
地址 日本神奈川县

(72)发明人 醍醐佳明

(74)专利代理机构 北京林达刘知识产权代理事
务所(普通合伙) 11277

代理人 刘新宇 李茂家

(51)Int.Cl.
H01L 21/203(2006.01)
G23C 14/06(2006.01)
H01L 21/205(2006.01)
H01L 33/32(2006.01)
G23C 16/34(2006.01)

(56)对比文件
US 2002/0110945 A1,2002.08.15,说明书
第0026段、第0118段至第0150段,附图2A、6A。
US 2002/0110945 A1,2002.08.15,说明书
第0026段、第0118段至第0150段,附图2A、6A。
US 2012/0146191 A1,2012.06.14,说明书
第0025段至第0047段,附图1-3C。
JP 特开2003-101157 A,2003.04.04,全文。
CN 101874306 A,2010.10.27,全文。

审查员 张志芳


权利要求书1页 说明书9页 附图3页

(54)发明名称

成膜方法、半导体发光元件的制造方法、半
导体发光元件和照明装置

(57)摘要

本发明的目的是提供一种高生产性的成膜
技术,其通过由于大约2 μm的厚度而具有非常良
好的结晶性的底层来实现。本发明的一个实施方
案涉及一种成膜方法,其具有以下步骤:使用溅
射法使缓冲层形成在由基板保持件保持的蓝宝
石基板上,所述缓冲层设置有具有其中选自由C、
Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质
添加至Al_xGa_{1-x}N(其中0 ≤ x ≤ 1)的纤锌矿结构的
外延膜。



1. 一种成膜方法,其特征在于,其包括以下步骤:
在真空室中将蓝宝石基板安装在基板保持件上;
通过将稀有气体和含氮的气体导入所述真空室中并且将电力供给至靶而在所述真空室中产生等离子体,所述靶通过将选自C、Si、Ge、Mg、Zn、Mn和Cr组成的组中的至少一种物质以5原子%以下的浓度均一分散在Al金属和AlGa合金的至少一种中来制备;和
在所述蓝宝石基板上通过使用等离子体的溅射法形成缓冲层,所述缓冲层包括通过将所述选自C、Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质添加至 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ 来制备的具有纤锌矿结构的外延膜,其中 $0 \leq x \leq 1$,
其中形成缓冲层如下进行:所述选自C、Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质进入所述纤锌矿结构的晶格间隙,并且所述选自C、Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质不进入所述纤锌矿结构的晶格点。
2. 根据权利要求1所述的成膜方法,其中
所述基板保持件包括能够将所述蓝宝石基板加热至期望的温度的加热器,并且
在所述蓝宝石基板距所述基板保持件的基板相对面预定的距离而被保持的状态下,将所述缓冲层形成在所述蓝宝石基板上。
3. 根据权利要求1所述的成膜方法,其中在所述缓冲层中的所述选自C、Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质的百分比是5原子%以下。
4. 根据权利要求1所述的成膜方法,其进一步包括以下步骤:形成包括第III族氮化物半导体薄膜的底层从而与所述缓冲层接触。
5. 根据权利要求4所述的成膜方法,其中所述底层的膜厚度低于 $5\mu\text{m}$ 。
6. 一种半导体发光元件的制造方法,其特征在于,其包括以下步骤:
通过溅射法在蓝宝石基板上形成缓冲层,所述缓冲层包括具有纤锌矿结构的外延膜;
在所述缓冲层上形成底层;并且
在所述底层上形成发光层,其中
所述缓冲层通过根据权利要求1所述的成膜方法来形成。
7. 一种半导体发光元件,其特征在于,其包括通过根据权利要求1所述的成膜方法而形成的缓冲层。
8. 一种照明装置,其特征在于,其包括根据权利要求7所述的半导体发光元件。

成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置

技术领域

[0001] 本发明涉及一种成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置。

背景技术

[0002] 金属有机化合物气相沉积 (MOCVD) 法已经用于第 III 族氮化物半导体薄膜的外延生长,这是由于 MOCVD 法趋于获得高生产性的原因。虽然通过 MOCVD 法生长的传统的第 III 族氮化物半导体薄膜大部分为具有在 10^9cm^{-2} 量级的后半部分至 10^{10}cm^{-2} 量级的范围内的穿透位错密度的低品质,但随着近年来的技术开发的进展,其高品质的单晶膜已经变得可获得。例如,在现在市购可得的蓝色 LED 中,在具有平坦表面的蓝宝石基板上的厚度为约 5 至 $10\mu\text{m}$ 的第 III 族氮化物半导体薄膜晶体生长的情况下,穿透位错密度已经成功地降低至约 $1 \times 10^9\text{cm}^{-2}$ 。与其它化合物半导体装置相比,该穿透位错密度是明显较大的值。然而,作为形成在具有平坦表面的蓝宝石基板上并且用于蓝色 LED 的第 III 族氮化物半导体薄膜,该值表示非常良好的结晶性。

[0003] 考虑未来装置性能的进一步改善,期望第 III 族氮化物半导体薄膜实现穿透位错密度为约 $5 \times 10^8\text{cm}^{-2}$,或甚至更期望其具有穿透位错密度为约 $1 \times 10^8\text{cm}^{-2}$ 。然而,在具有平坦表面的蓝宝石基板上,难以使穿透位错密度降低至约 $5 \times 10^8\text{cm}^{-2}$,并且甚至更难以使穿透位错密度进一步降低至约 $1 \times 10^8\text{cm}^{-2}$ 。就这点而言,例如,通过使用在其表面上设置有凹凸的蓝宝石基板和碳化硅基板的任何来降低穿透位错密度的方法现在正在研究中。然而,上述基板的使用可能导致基板成本增加的问题。

[0004] 与此同时,以下的其它方法现在正在研究中:通过在蓝宝石基板上形成由 AlN 膜制成并且通过溅射法沉积的缓冲层,并且在其上通过 MOCVD 法形成由第 III 族氮化物半导体制成的底层,来获得高品质的第 III 族氮化物半导体薄膜(例如,专利文献 1)。专利文献 1 公开了:在由 AlN 膜制成的缓冲层中的小于 1% 的氧含量改善了蓝宝石基板与缓冲层之间的晶格匹配性,改善了缓冲层的取向性,并因此改善了形成在缓冲层上的第 III 族氮化物半导体薄膜的结晶性。专利文献 1 也公开了:为了将具有良好的结晶性的底层(为根据专利文献 1 的含有 Ga 的第 III 族氮化物半导体)形成于含有小于 1% 的氧的由 AlN 膜制成的缓冲层上,底层的膜厚度优选设定在 0.1 至 $8\mu\text{m}$ 的范围内,或从生产性的观点,优选设定在 0.1 至 $2\mu\text{m}$ 的范围内。

[0005] 引用列表

[0006] 专利文献

[0007] 专利文献 1:日本专利申请特开 No. 2011-82570

发明内容

[0008] 发明要解决的问题

[0009] 专利文献 1 公开了具有良好的结晶性的底层可以通过以下来获得:将由第 III 族氮

化物半导体薄膜制成的底层形成在由AlN膜制成并且含有小于1%的氧的缓冲层上,同时将底层的膜厚度设定在0.1至8 μm 的范围内。然而,没有公开当底层的膜厚度在0.1至8 μm 的范围内时的底层的结晶性与膜厚度之间的关系。

[0010] 根据本申请的发明人对专利文献1中记载的发明进行的验证测试,当膜厚度是5 μm 以上时,底层的结晶性优异。这是由以下现象导致的结果:因为在蓝宝石与缓冲层之间或在缓冲层与底层之间的界面处发生的位错在底层生长时随着膜厚度增加而弯曲,传播至底层的表面的穿透位错密度降低。

[0011] 同时,根据专利文献1,高生产性可以通过以下来实现:将由第III族氮化物半导体薄膜制成的底层形成在含有小于1%的氧的由AlN膜制成的缓冲层上,并且将底层的膜厚度设定在0.1至2 μm 的范围内。如上所述,根据本申请的发明人对专利文献1中公开的发明进行的验证测试,具有2 μm 的膜厚度的底层,在其穿透位错密度在 $1 \times 10^9 \text{cm}^{-2}$ 附近时,具有良好的结晶性。然而,通过形成厚度为5 μm 以上的底层,可以实现穿透位错密度为约 $5 \times 10^8 \text{cm}^{-2}$ 或甚至更小,以致可以获得具有甚至更良好的结晶性的第III族氮化物半导体薄膜。换言之,为了通过使用公开于专利文献1中的技术,在穿透位错密度在约 $5 \times 10^8 \text{cm}^{-2}$ 以下时,获得具有优异的结晶性的底层,底层的膜厚度需要为5 μm 以上。因此,存在与形成该底层需要的较长时间有关的生产性明显损失的问题。

[0012] 另外,记载于专利文献1中的技术具有以下权衡的关系。具体地,虽然在AlN/蓝宝石的界面处的晶格失配率可以降低,但另一方面,在GaN层(由第III族氮化物半导体薄膜制成的底层)与AlN膜(缓冲层)之间的晶格失配率增加。由于该原因,根据记载于专利文献1中的技术,虽然可以抑制由于缓冲层的取向无序而导致的底层的位错,但难以抑制在GaN/AlN的界面处由晶格失配导致的位错。为了解决在GaN/AlN的界面处由晶格失配导致的位错,底层的膜厚度需要增加至例如如上所述的5 μm 以上。换言之,仅通过使用记载于专利文献1中的技术,难以将由第III族氮化物半导体薄膜制成的底层保持为薄至如约2 μm ,并且难以同时保持底层的良好穿透位错密度。

[0013] 鉴于上述问题做出本发明,并且其目的是提供一种成膜技术,其通过实现具有大约2 μm 的小的膜厚度的具有优异的结晶性的底层而具有高的生产性。本发明的其它目的是提供一种成膜技术,其能够形成具有良好的穿透位错密度的底层。

[0014] 用于解决问题的方案

[0015] 作为锐意研究的结果,本申请的发明人已经发现:要在形成于蓝宝石基板上并且具有 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ (其中 $0 \leq x \leq 1$)作为主相的缓冲层上形成的底层的结晶性可以通过将C等添加至缓冲层来改善,因此已经完成了本发明。

[0016] 本发明的一个方面提供了一种成膜方法,其包括以下步骤:在由基板保持件保持的蓝宝石基板上通过溅射法形成缓冲层。此处,所述缓冲层包括具有纤锌矿结构的外延膜,所述具有纤锌矿结构的外延膜通过将选自C、Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质添加至 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ (其中 $0 \leq x \leq 1$)来制备。

[0017] 通过将包括第III族氮化物半导体薄膜的底层形成在通过上述成膜方法形成的缓冲层上,可以获得具有与通过使用记载于专利文献1中的技术形成的具有5 μm 以上的厚度的底层的结晶性同等的结晶性的底层。换言之,可以保持具有约2 μm 的厚度的底层的良好结晶性。因此,可以以高的生产性获得高品质的第III族氮化物半导体薄膜。

[0018] 在上述成膜方法中,更期望的是,所述基板保持件包括能够将所述蓝宝石基板加热至期望的温度的加热器,以及在将所述蓝宝石基板保持距所述基板保持件的基板相对面预定的距离处的状态下,将所述缓冲层形成在所述蓝宝石基板上。

[0019] 同时,本发明的其它方面提供了一种半导体发光元件的制造方法,其包括以下步骤:在蓝宝石基板上通过溅射法形成缓冲层,所述缓冲层包括具有纤锌矿结构的外延膜;在所述缓冲层上形成底层;并且在所述底层上形成发光层。此处,所述缓冲层通过上述成膜方法来形成。

[0020] 发明的效果

[0021] 根据本发明,可以实现膜厚度低于 $5\mu\text{m}$ 或例如约 $2\mu\text{m}$ 的具有优异的结晶性的底层。因此,可以提供一种技术,其通过减少形成底层需要的时间而具有高生产性。此外,根据本发明,可以提供一种技术,其能够形成具有良好的穿透位错密度的底层。

附图说明

[0022] 图1是根据本发明的用于缓冲层的成膜的溅射装置的示例性构成图。

[0023] 图2A是说明在根据本发明的缓冲层中的倾斜的镶嵌扩展的概念图。

[0024] 图2B是说明在根据本发明的缓冲层中的扭曲的镶嵌扩展的概念图。

[0025] 图3A是说明在根据本发明的缓冲层中的+c极性的概念图。

[0026] 图3B是说明在根据本发明的缓冲层中的-c极性的概念图。

具体实施方式

[0027] 组件和配置等仅构成体现本发明的实例,因此不会限制本发明。自然地,各种修改依照本发明的主旨是可以的。

[0028] 图1是根据本发明的实施方案的用于缓冲层的成膜的溅射装置S的示例性构成图。此处,分别地,附图标记101表示真空室,附图标记102表示室护罩(chamber shield),附图标记103表示溅射阴极,附图标记104表示溅射靶,附图标记105表示靶护罩,附图标记106表示磁体单元,附图标记107表示溅射电源,附图标记108表示基板保持件,附图标记109表示加热器,附图标记110表示反射器,附图标记111表示基板载置机构,附图标记112表示蓝宝石基板,附图标记113表示处理气体供给单元,并且附图标记114表示真空排气单元。

[0029] 真空室101由例如Al合金和SUS等的金属构件来形成。真空室101的内部可以通过真空排气单元114来保持高真空。室护罩102是能够抑制膜对真空室101的粘附的构件,并且由可以经受相对高的温度的例如SUS和镍合金等的金属构件来形成。溅射阴极103与真空室101电绝缘并且起到将从溅射电源107输入的电力供给至溅射靶104的作用。溅射靶104经由未示出的粘合板安装至溅射阴极103。溅射靶104通过以下来制备:将C、Si、Ge、Mg、Zn、Mn和Cr中的至少一种元素以5原子%以下的浓度均一分散在Al金属或AlGa合金中。

[0030] 靶护罩105由例如Al合金和SUS等的金属构件来形成。磁体单元106内置于溅射阴极103中,并且通过在靶104的表面上产生磁场来实现磁控溅射。溅射电源107将电力供给至溅射阴极103从而产生等离子体,因此引起溅射现象。此处,13.56-MHz射频(RF)电源优选用作溅射电源107。与此同时,电源可以采用将RF电力和直流(DC)电力通过将13.56-MHz RF电源和DC电源组合来叠加的方法,或可以采用可以转换13.56-MHz RF电力并因此以低频率的

脉冲的形式供给电力的电源。另外,也可以使用在60MHz或其它频率下操作的电源。基板保持件108由加热器109、反射器110和基板载置机构111来形成。可以有效地将基板加热至期望的温度的热解石墨(PG)或由热解氮化硼(PBN)覆盖的PG优选用作加热器109。

[0031] 此处,PG具有加热器电极的功能,并且通过将DC或AC电流供给至由PG形成的加热器电极,加热器109起到加热元件的作用。反射器110由钼或PBN等制成,并且用于有效地加热加热器109。基板载置机构111由例如石英等的绝缘构件来形成,并且在其外周部处保持蓝宝石基板112。此处,将基板载置机构111远离基板保持件108(加热器109)的表面P(基板相对面)预定距离来保持蓝宝石基板112。以此方式,更容易获得+c极性的缓冲层。优选使用具有c面((0001)面)的表面的蓝宝石基板112。可选择地,具有从基板的法线方向倾斜的c轴的偏离基板(off-substrate)可以用作蓝宝石基板112。

[0032] 此处,如果蓝宝石基板112是小直径的基板,则基板可以安装在由例如石英等的绝缘材料制成的托盘上。处理气体供给单元113包括未示出的质量流量控制器和未示出的处理气体供给源,并且将稀有气体以及含氮的气体各自以预定的流速导入真空室101中。此处,Ar优选用作稀有气体并且N₂优选用作含氮的气体。真空排气单元114包括例如涡轮分子泵(TMP)和低温泵等的主排气泵,和例如干式泵等的低真空泵(辅助泵)。真空室101的内部可以通过使用这些真空泵来真空排气。

[0033] 根据本实施方案的形成缓冲层的过程如下。首先,将蓝宝石基板112导入未示出的加载锁定机构。在将加载锁定机构排气从而达到真空状态之后,将蓝宝石基板112经由未示出的真空输送机构输送至图1示出的溅射装置S中。将输送至溅射装置S中的蓝宝石基板112配置在基板载置机构111上。之后,将稀有气体和含氮的气体各自以预定的流速通过使用处理气体供给单元113导入真空室101中,并且将电力供给至溅射靶104,由此在真空室101的内部产生等离子体。将电力经由溅射阴极103从溅射电源107供给至溅射靶104。

[0034] 在产生的等离子体中的正离子组分中,进入阴极鞘的那些通过施加至靶104的表面的负电压吸引至靶104,并且攻击靶104,由此引起溅射现象。存在于气相中的活性氮与通过上述溅射现象从靶放出的靶构成元素在靶的表面上、在气相中或在基板的表面上反应。因此,形成了根据本实施方案的缓冲层。此处,未示出的RF偏置电极可以配置在加热器109的内部或基板载置机构111的外周部,并且在形成根据本实施方案的缓冲层之前,基板可以在含氮的气氛中使用由RF偏置电极产生的等离子体来进行预处理。

[0035] 当A1用作靶时,本实施方案的缓冲层在缓冲层与蓝宝石基板之间的界面处附近的面内晶格常数与依照公知技术(例如,参见专利文献1)形成的缓冲层没有明显的差别,所述缓冲层作为具有纤锌矿结构的外延成膜形成在蓝宝石基板上。此外,就这些缓冲层之间的取向性而言,也不存在明显的差别。换言之,本实施方案的缓冲层的晶格匹配性与公知技术的缓冲层没有差别。结果,认为在它们之间也不存在取向性的明显差别。注意的是,随后将描述取向性的详细说明。

[0036] 另一方面,本实施方案的缓冲层在其表面附近的面内晶格常数变得高于缓冲层在缓冲层与蓝宝石基板之间的界面处附近的面内晶格常数。此外,本实施方案的缓冲层在其表面附近的面内晶格常数也高于公知技术的缓冲层在其表面附近的面内晶格常数。另外,本实施方案的缓冲层的在表面附近的+c极性的比例变得高于公知技术的缓冲层的在表面附近的+c极性的比例。

[0037] 换言之,本实施方案的缓冲层从缓冲层与蓝宝石之间的界面向其表面侧明显地晶格弛豫,并且+c极性的比例也高。另一方面,在公知技术的缓冲层中,上述晶格弛豫小,并且+c极性的比例也低。另外,本实施方案的缓冲层与公知技术的缓冲层之间在取向性方面似乎几乎没有差别。

[0038] 如上所述,认为在本实施方案的缓冲层中的从缓冲层与蓝宝石之间的界面向其表面侧的晶格弛豫由于以下原因。具体地,通过使用由 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{C}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Si}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Ge}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mg}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Zn}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mn}$ 和 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Cr}$ (其中,符号“:”表示左侧处记载的物质和右侧处记载的物质的混合物)(其中 $0 \leq x \leq 1$,并且相对于整个缓冲层,物质C、Si、Ge、Mg、Zn、Mn和Cr的任何的总计百分比是5原子%以下)的任何形成的纤锌矿晶体结构的缓冲层,上述物质C、Si、Ge、Mg、Zn、Mn和Cr的任何不进入构成母体材料的纤锌矿晶体的晶格点,但反而进入其晶格间隙,由此相对容易地引起晶格弛豫。此处,必要的是,相对于整个缓冲层,物质C、Si、Ge、Mg、Zn、Mn和Cr的任何的百分比是5原子%以下。该百分比设定为高于5原子%导致取向性的明显恶化,因此不优选。与此同时,本实施方案的缓冲层的+c极性的比例趋于高于公知技术。这是将蓝宝石基板112如图1所示保持为远离基板保持件108的基板相对面的效果。认为具有上述+c极性的缓冲层的使用是容易引起晶格弛豫的另一原因。

[0039] 当具有高的+c极性的比例的缓冲层用于本实施方案时,与同时包括+c极性区域和-c极性区域的缓冲层相比,面内方向上的晶体不连续性改善。换言之,在反转边界处在整个缓冲层中累积的应变的松弛较不可能发生,由此认为各区域更可能引起晶格弛豫。另一方面,由AlN膜形成并且拥有较低的+c极性比例的缓冲层同时包括+c极性区域和-c极性区域,并且作为反转边界的面内方向上的晶体不连续性可能在它们之间的界面处发生。因为反转边界以高密度存在,在整个缓冲层的反转边界处累积的应变松弛,由此认为在各区域中累积的晶格应变变得相对地小。换言之,预期的是,各区域较不可能晶格弛豫。

[0040] 注意的是,不必要的是,在本发明中获得具有高的+c极性比例的缓冲层,这是因为晶格弛豫更可能通过以下来引起:使用由 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{C}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Si}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Ge}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mg}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Zn}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mn}$ 和 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Cr}$ 的任何形成的纤锌矿晶体结构的缓冲层。然而,优选的是,以通过将蓝宝石基板112保持为远离基板保持件108的基板相对面来增加+c极性比例的方式进行控制,这是因为晶格弛豫可以因此容易实现。

[0041] 同时,也存在问题:如果不能将缓冲层的取向控制为+c极性,则难以获得由具有高的结晶品质的第III族氮化物半导体薄膜制成的底层。然而,存在通过明显地改善底层的成膜方法和成膜条件来避免这样的问题的可能性,这是因为在底层(GaN膜)中的+c极性的生长速度通常快于-c极性,因此可能的是,通过继承缓冲层的极性而向-c极性取向的底层的区域之一上覆盖有向+c极性取向的底层的其它区域。由于该原因,即使缓冲层向+c极性取向的控制不良,本发明的效果也实现。然而,缓冲层向+c极性取向的控制能力表示优选的形态,这是因为通常非常难以以上述方式来生长底层。

[0042] 下一步,将描述根据本实施方案的在缓冲层上的由第III族氮化物半导体制成的底层的形成模式。首先,将根据本实施方案的通过溅射法设置有缓冲层的蓝宝石基板从溅射装置S取出至大气中,然后导入MOCVD装置的反应器中。将导入MOCVD装置的反应器中的蓝宝石基板加热至预定温度。之后,将例如氨气(NH_3)和三甲基镓(TMGA)等的原料气体与例如氢气(H_2)等的载体气体一起供给至反应器中。因此,可以形成由第III族氮化物半导体制成

的底层。

[0043] 此处,根据本实施方案的缓冲层具有与由AlN膜制成并且依照公知技术形成的缓冲层相同程度的在缓冲层与蓝宝石基板之间的界面处的晶格匹配。由于该原因,根据本实施方案的缓冲层具有与依照公知技术形成的缓冲层相同程度的取向性。另一方面,在根据本实施方案的缓冲层中,与公知的缓冲层的情况相比,晶格弛豫可能更被引起;并且本实施方案的缓冲层在底层与缓冲层之间的界面处发生的晶格失配因此变得较小。

[0044] 因此,与在依照公知技术获得的底层中发生的相比,通过上述方法形成在缓冲层上的底层在底层与缓冲层之间的界面处导致较少的位错。同时,由于缓冲层的取向无序导致的本实施方案的底层的位错变为与根据公知技术的缓冲层相同程度。由于该原因,通过使用本实施方案的缓冲层并且在缓冲层上形成由第III族氮化物半导体薄膜制成的底层,具有降低到2 μ m膜厚度的底层中发生的穿透位错依然变得几乎等于依照公知技术形成厚度为5 μ m的底层的情况。结果,成膜需要的时间减少并且第III族氮化物半导体以高生产性形成。

[0045] 此处,关于通过使用本实施方案制造半导体发光元件的方法,由第III族氮化物半导体薄膜制成的底层形成在缓冲层上,然后将掺杂有小量的例如Si等的杂质元素的n型第III族氮化物半导体层、由使用InGaN和GaN的多量子阱结构形成的发光层、和掺杂有少量的例如Mg等的杂质元素的p型第III族氮化物半导体层依序顺次层压。由此,形成了由第III族氮化物半导体制成的外延晶片。之后,外延晶片进行光刻和RIE,由此在p型第III族氮化物半导体层上形成已知的透过性电极和p型接合垫电极(bonding pad electrode)等,同时在n型第III族氮化物半导体层上形成已知的n型电极。最后,形成了已知的保护膜。

[0046] 具体地,可以使用ITO(铟锡氧化物)作为透过性电极,使用通过将钛(Ti)、Al和金(Au)层压形成的结构作为p型接合区电极,使用通过将镍(Ni)、Al、Ti和Au层压形成的结构作为n型电极,并且使用SiO₂作为保护膜。同时,将由此形成的设置有LED结构的晶片形成成为350- μ m的LED芯片。然后,将各LED芯片安装在引线框上并且通过使用金线来连结至引线框。因此,形成了LED元件。另外,照明装置等可以通过使用这样的LED元件来形成。

[0047] 下一步,记载于本说明书中的取向性的概念将通过使用图2A和2B来简要说明。图2A和2B示出作为表示缓冲层的取向性的指标的倾斜的镶嵌扩展(与基板垂直的方向上的结晶方位的偏离)和扭曲的镶嵌扩展(面内方向上的结晶方位的偏离)的概括图。图2A是说明在形成于蓝宝石基板上的缓冲层中的倾斜的镶嵌扩展的图。附图标记201至204表示在构成缓冲层的纤锌矿晶体结构中的区域结构,并且表示其中全部区域结构c轴取向的状态。附图标记205表示蓝宝石基板。区域201和202的c轴取向彼此对齐并且构成缓冲层中的c轴的主要结晶方位。另一方面,相对于区域201和202的c轴取向,区域203和区域204的c轴取向各自轻微倾斜。

[0048] 同时,图2B是说明在形成于蓝宝石基板上的缓冲层中的扭曲的镶嵌扩展的图。附图标记206至209表示在构成上述缓冲层的c轴取向的纤锌矿晶体结构中的区域结构。区域206和207的a轴取向(面内方向上的结晶方位)彼此对齐并且构成缓冲层的a轴的主要结晶方向。另一方面,相对于区域206和207的a轴取向,区域208和区域209的a轴取向各自轻微面内旋转。

[0049] 全部从占支配地位的结晶方位的上述偏离称为镶嵌扩展。特别地,基板的垂直方

向上的结晶方位的偏离称为倾斜的镶嵌取向,同时面内方向上的结晶方位的偏离称为扭曲的镶嵌扩展。通常,倾斜或扭曲的镶嵌扩展表示取向性的不完全性,因此已知的是,越小的镶嵌扩展越好。此处,倾斜或扭曲的镶嵌扩展的幅度可以通过以下来评价:对平行于基板的表面形成的特定晶格面(对称面)或对垂直于基板的表面形成的特定晶格面进行x射线摇摆曲线(XRC)测量,并且研究由此获得的衍射峰的半高宽(FWHM)。

[0050] 此处,图2A和2B和以上说明目的是概括地和清晰地说明倾斜或扭曲的镶嵌扩展,但不确保严谨性。例如,垂直于基板的方向上的相对于全部占支配地位的结晶方位或面内方向上的相对于全部占支配地位的结晶方位不会总完全符合蓝宝石基板的c轴或a轴的取向。同时,不会总提供如图2A和2B所示的晶体和其它晶体之间的间隙。重要的是,镶嵌扩展表示从占支配地位的晶体方向的偏离的程度。

[0051] 下一步,缓冲层中的极性的概念将通过使用图3A和3B来描述。图3A示出其中缓冲层由+c极性形成的样子同时图3B示出其中缓冲层由-c极性形成的样子。然而,要注意的是,省略了包含于缓冲层中的C、Si、Ge、Mg、Zn、Mn和Cr的任何的说明。在图3A和3B中,附图标记301表示Al或Ga原子,附图标记302表示N原子,并且附图标记303表示蓝宝石基板。当+c极性的缓冲层与-c极性的缓冲层比较时,Al或Ge原子的晶格位置与N原子的晶格位置调换位置。这样的极性也存在于纤锌矿晶体结构的第III族氮化物半导体薄膜中。通常,与-c极性的第III族氮化物半导体薄膜相比,+c极性的第III族氮化物半导体薄膜更可能具有较高的结晶品质。此外,缓冲层拥有的极性状态可能从缓冲层继承至由第III族氮化物半导体薄膜制成的底层。因此,期望的是,获得+c极性的缓冲层。然而,如先前所述,以通过改善由第III族氮化物半导体薄膜制成的底层的成膜方法和成膜条件不继承包括于缓冲层中的-c极性取向的状态的这样的方式,也可以使底层生长。因此,形成具有+c极性的缓冲层不总必要的。

[0052] 如上所述,在本实施方案中,具有 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{C}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Si}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Ge}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mg}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Zn}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mn}$ 和 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Cr}$ (其中 $0 \leq x \leq 1$,并且相对于整个缓冲层,物质C、Si、Ge、Mg、Zn、Mn和Cr的任何的百分比是5原子%以下)的纤锌矿晶体结构的至少任何一种的缓冲层通过溅射法形成在蓝宝石基板上。因此,与根据公知技术的缓冲层比较,可以获得在缓冲层的表面上晶格弛豫的缓冲层。另外,可以获得具有与根据公知技术的缓冲层同等的取向性的缓冲层。通过将由第III族氮化物半导体薄膜制成的底层形成在缓冲层上,可以实现与根据公知技术的具有 $5\mu\text{m}$ 的膜厚度的底层同等的穿透位错密度的具有约 $2\mu\text{m}$ 的小的膜厚度的底层。换言之,可以保持 $2\text{-}\mu\text{m}$ 的底层的良好结晶性。结果,可以以高生产性获得高品质的第III族氮化物半导体薄膜,同时降低成膜需要的时间。

[0053] (实施例1)

[0054] 作为本发明的实施方案,将要描述通过使用图1的溅射装置S在蓝宝石基板上形成由 $\text{AlN}:\text{Si}$ 制成的缓冲层,然后通过MOCVD法形成由第III族氮化物半导体薄膜制成的底层的实例。虽然由 $\text{AlN}:\text{Si}$ 制成的缓冲层用于本实施例,但相同的效果也可以通过使用不同的缓冲层(具有 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{C}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Si}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Ge}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mg}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Zn}$ 、 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Mn}$ 和 $\text{Al}_x\text{Ga}_{1-x}\text{N}:\text{Cr}$ (其中 $0 \leq x \leq 1$,并且相对于整个缓冲层,物质C、Si、Ge、Mg、Zn、Mn和Cr的任何的百分比是5原子%以下)的纤锌矿晶体结构的至少任何一种的缓冲层)来获得。

[0055] 首先,由 $\text{AlN}:\text{Si}$ 制成的缓冲层通过使用图1的溅射装置S在以下条件下形成在蓝宝石基板上。注意的是,除了靶以外,本实施例的缓冲层的成膜条件与专利文献1中的条件相

同。

- [0056] *基板:(0001) 蓝宝石
- [0057] *基板清洗:通过使用氢氟酸和有机溶剂来清洗
- [0058] *等离子处理的存在和不存在:存在和不存在
- [0059] *等离子处理时的基板温度:500°C
- [0060] *等离子处理时的压力:1.0Pa
- [0061] *用于等离子处理的处理气体:N₂
- [0062] *等离子处理时的RF偏置电力:50W
- [0063] *虚拟放电的次数:0次和16次
- [0064] *成膜之前的达到的压力: 1.0×10^{-5} Pa以下
- [0065] *用于成膜的靶:Al:Si (Si浓度:0.5%)
- [0066] *成膜时的基板温度:500°C
- [0067] *成膜时的压力:0.5Pa
- [0068] *用于成膜的处理气体:Ar+N₂ (Ar:5sccm,N₂:15sccm)
- [0069] *成膜时的RF电力:2000W

[0070] 当由AlN:Si制成的缓冲层在上述条件下形成厚度为40nm时,对AlN:Si的(0002)面和(10-10)面通过XRC的FWHM分别是约0.1°和约1.4°。此外,为了评价AlN:Si的(10-10)面的晶面间隔,进行在小的入射角(入射角:0.1°)下的面内XRD测量。结果,在表面附近的面内晶格常数结果为3.107Å。因此,在表面部的面内晶格常数的值几乎等于块状AlN。另外,为了评估在AlN:Si与蓝宝石基板之间的界面处的面内晶格常数,通过上述方法形成厚度为10nm的缓冲层,并且将其面内晶格常数在小的入射角下通过进行面内XRD测量来研究。结果,面内晶格常数表明为约3.072Å。从这些数据,认为AlN:Si膜从AlN:Si与蓝宝石基板之间的界面侧向AlN:Si表面侧晶格弛豫。

[0071] 下一步,将厚度为2μm的由GaN制成的底层通过MOCVD法形成在厚度为40nm的上述AlN:Si缓冲层上。将获得的底层的穿透位错密度通过阴极发光法评估为约 $3.5 \times 10^8 \text{cm}^{-2}$ 。此外,当在本实施例中在形成缓冲层之前关于等离子处理的存在和不存在的条件,等离子处理存在时,缓冲层通过将根据公知技术的虚拟放电的次数分别设定为0次和16次来形成。此处,就缓冲层的膜品质或由GaN制成并且在其上形成的底层的膜品质而言,没有观察到明显的差别。

[0072] (比较例1)

[0073] 下一步,作为比较例,进行公开于专利文献1中的发明的证明测试。在该比较例中,通过使用具有与记载于专利文献1的图5中的溅射装置相似的构成的溅射设备在蓝宝石基板上形成由AlN制成的缓冲层。然后,厚度为2μm和5μm的由GaN制成的底层通过MOCVD法来形成。此处,由AlN制成的缓冲层的成膜条件与公开于专利文献1中的成膜条件相似,其与实施例1的缓冲层的成膜条件相同。另外,由GaN制成并且通过MOCVD法形成的底层的成膜条件与实施例1的相同。

[0074] 在该比较例中形成的由AlN制成的缓冲层含有小于1%的氧。在40nm处的取向性和在10nm处的面内晶格常数几乎等同于实施例1中的那些。另一方面,在40nm处的面内晶格常数没有明显不同于在10nm处的面内晶格常数。因此,存在非常小的晶格弛豫。当通过MOCVD

法在缓冲层上以厚度为2 μm 、5 μm 和8 μm 形成由GaN膜制成的底层时,其穿透位错密度分别表明为约 $1 \times 10^9 \text{cm}^{-2}$ 、约 $5 \times 10^8 \text{cm}^{-2}$ 和约 $3.5 \times 10^8 \text{cm}^{-2}$ 。也就是说,清晰说明的是,尽管2 μm 的小的膜厚度,但实施例1的底层已经实现等同于具有8 μm 的膜厚度的比较例1的底层的穿透位错密度。

[0075] 如上所述,通过使用根据本发明的实施方案的缓冲层,由GaN制成的并且具有膜厚度为小于5 μm 的底层可以依然实现等同于依照公开于专利文献1中的技术形成的厚度为5 μm 以上的GaN的结晶品质。结果,第III族氮化物半导体可以以高的结晶品质和以高的生产性来获得。此处,如果由GaN制成并且具有8 μm 的厚度的底层形成于通过本发明的实施方案获得的缓冲层上,则其穿透位错密度等于约 $1.5 \times 10^8 \text{cm}^{-2}$ 。因此,获得了具有甚至更高的结晶品质的第III族氮化物半导体薄膜。然而,生产性在此情况下降低。因此,该第III族氮化物半导体薄膜可以用于制造需要特别低的穿透位错密度的超高规格的LED等。




图1




图2A




图2B




图3A




图3B