


ČESKÁ A SLOVENSKÁ
FEDERATÍVNA
REPUBLIKA

(19)



FEDERÁLNY ÚRAD
PRE VYNÁLEZY

POPIS VYNÁLEZU

K AUTORSKÉMU OSVEDČENIU

(21) PV 5435-87 R
(22) Prihlásené 17 07 87

(40) Zverejnené 12 07 90
(45) Vydané 20 12 91

272 966

(11)

(13) B1

(51) Int. Cl.⁵
G 11 C 7/02

(75) Autor vynálezu

BALKO IVAN, DUBNICA NAD VÁHOM
FIALA JIŘÍ ing., NOVÁ DUBNICA
JEŠENKO ALEXANDER ing., DUBNICA NAD VÁHOM
KLČO JAROLIM ing., NOVÁ DUBNICA

(54)


Ochranný obvod pre pamäť C-MOS RAM

(57)

Zapojenie rieši detekciu poklesu napätia zdroja a súčasné blokovanie prístupu k pamäti C-MOS RAM za účelom ochrany obsahu pamäti počas nedefinovaných stavov na zberniciach systému vznikajúcich pri vypínaní a zapínaní sieťového napájania.

Podstatou riešenia je využitie nepriamo úmernej závislosti odporu prechodu kolektor - emitor tranzistora zapojeného ako dioda, na prechádzajúcom prúde.

Zapojenie sa môže použiť k ochrane obsahu pamäti C-MOS RAM napájaných zo zálohovacieho batériového zdroja.



Vynález sa týka ochranného obvodu pre pamäť C-MOS RAM, kde rieši snímanie poklesu napätia zdroja pri výpadku sieťového napätia a súčasne blokovanie prístupu k pamäti za účelom ochrany uložených dát.

Moderné pamäťové obvody vyrobené technológiou C-MOS odoberajú v režime uchovania informácie, prúd niekoľko desiatok mikroampérov. K uchovaniu obsahu pamäti postačuje napätie 2V a napätie na uvoľňovacom vstupe CE zhodné s napájacím napätím pamäti. Staticky je tohoto stavu možné dosiahnuť spojením vývodu CE s výstupom riadiaceho hradla s otvoreným kolektorom, ktorý je cez rezistor spojený s napájaním pamäti. Toto jednoduché zapojenie nie je však dostatočne spoľahlivé a môže sa stať, že niektoré adresy sa obsadia falošnými dátami v dôsledku toho, že pamäť môže byť aktivovaná ešte v dobe prechodového deja pri zapínaní a vypínaní sieťového napájania.

Tomuto je možné zabrániť tým, že výpadok napätia je zistený v predstihu pred vznikom nedefinovaných stavov na zberniciach a pamäť je zablokovaná. V zahraničí sa k tomuto používa špeciálnych integrovaných obvodov, ktoré pri poklese napätia zdroja pod 4,55V generujú signál, ktorým tranzistorový spínač zablokuje prístup k pamäti. V tuzemsku sa k tomuto účelu používa rôznych zapojení s operačnými zosilňovačmi, prípadne pomerne zložitých zapojení s tranzistorami.

Tento problém jednoduchým spôsobom rieši zapojenie ochranného obvodu pre pamäť C-MOS RAM podľa vynálezu, ktorého podstatou je, že snímacia svorka je cez prvý rezistor a najmenej jeden prvý tranzistor zapojený ako dioda, pripojená k báze druhého tranzistora, ktorá je cez druhý rezistor pripojená k spoločnej svorke, zatiaľ čo kolektor druhého tranzistora je vyvedený na výstupnú svorku, ktorá je cez tretí rezistor spojená s napájacou svorkou, pričom emitor druhého tranzistora je pripojený k riadiacej svorke.

Na priloženom obr.č.1 je znázornená schéma zapojenia ochranného obvodu pre pamäť C-MOS RAM.

V hornej časti bázy deliča druhého tranzistora 10 je zapojený prvý rezistor 6 v sérii s prvým tranzistorom 7, zapojeným ako dioda. V dolnej časti deliča je druhý rezistor 8 na ktorom vzniká úbytok napätia potrebný k zopnutiu druhého tranzistora 10. Snímacia svorka 1 je pripojená ku kladnému pólu zdroja napájacieho napätia +5V, svorka 2 je pripojená k spoločnému vodiču zdrojov. Výstup výberového signálu CS, ktorý je aktívny v úrovni L sa pripája k riadiacej svorke 3, t.j. k emitoru druhého tranzistora 10. Výstupná svorka 5, t.j. kolektor druhého tranzistora 10 je pripojený k uvoľňovaciemu vstupu CE pamäti C-MOS RAM, ktorý je cez tretí rezistor 9 a napájaciu svorku 4 pripojený k napájaciemu napätiu pamäti C-MOS RAM. Pri poklese napätia zdroja na svorke 1 klesá aj prúd deličom v obvode bázy druhého tranzistora 10. Poklesom prúdu deličom vzrastá nelineárne odpor prechodu kolektor - emitor prvého tranzistora 7, takže súčasne s poklesom napätia vzrastá hodnota odporu hornej časti deliča, čím sa zväčšuje jeho deliaci pomer a k rozopnutiu druhého tranzistora 10 dochádza pri vyššom napätí zdroja, t.j. pri menšom poklese jeho napätia ako pri odporovom deliči s rovnakým deliacim pomerom. Po rozopnutí druhého tranzistora 10 napätie na výstupnej svorke 5, t.j. na uvoľňovacom vstupe CE pamäti C-MOS RAM sleduje napájacie napätie pamäti a nedefinované stavy signálu CS na riadiacej svorke 3 nemôžu ovplyvniť úroveň uvoľňovacieho vstupu CE pamäti C-MOS RAM, čím je prístup k pamäti zablokovaný.

Zapojenie je možné využiť k ochrane obsahu pamäti C-MOS RAM vybavených uvoľňovacím vstupom CE so zálohovaným napájaním z batérie. Zvýšenie strmosti vypínacej charakteristiky obvodu je možné dosiahnuť zaradením ďalšieho tranzistora zapojeného ako dioda do hornej časti bázy deliča druhého tranzistora 10.

P R E D M E T V Y N Á L E Z U

Ochranný obvod pre pamäť C-MOS RAM vyznačujúci sa tým, že snímacia svorka /1/ je cez prvý rezistor /6/ a najmenej jeden prvý tranzistor /7/ zapojený ako dioda pripojená k báze druhého tranzistora /10/, ktorá je cez druhý rezistor /8/ pripojená k spoločnej svorke /2/, zatiaľ čo kolektor druhého tranzistora /10/ je vyvedený na výstupnú svorku /5/, ktorá je cez tretí rezistor /9/ spojená s napájacou svorkou /4/, pričom emitor druhého tranzistora /10/ je pripojený k riadiacej svorke /3/.

1 výkres

CS 272 966 B1

