

PCTWELTORGANISATION FÜR GEISTIGES EIGENTUM
Internationales BüroINTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE
INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)


(51) Internationale Patentklassifikation ⁶ : H03K 5/1252	A1	(11) Internationale Veröffentlichungsnummer: WO 99/13573 (43) Internationales Veröffentlichungsdatum: 18. März 1999 (18.03.99)
(21) Internationales Aktenzeichen: PCT/DE98/02476 (22) Internationales Anmeldedatum: 24. August 1998 (24.08.98) (30) Prioritätsdaten: 197 39 245.8 8. September 1997 (08.09.97) DE (71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE). (72) Erfinder; und (75) Erfinder/Anmelder (nur für US): LE, Thoai–Thai [DE/DE]; Ottobrunnerstrasse 43, D–81737 München (DE). BRASS, Eckhard [DE/DE]; Adejeweg 20, D–82008 Unterhaching (DE). BIEBL, Markus [DE/DE]; Oberländerstrasse 24C, D–86163 Augsburg (DE). (74) Gemeinsamer Vertreter: SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34, D–80506 München (DE).		(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE). Veröffentlicht <i>Mit internationalem Recherchenbericht. Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.</i>

(54) Title: DIGITAL CIRCUIT WITH FILTER UNIT FOR SUPPRESSING GLITCHES**(54) Bezeichnung:** DIGITALE SCHALTUNG MIT EINER FILTEREINHEIT ZUR UNTERDRÜCKUNG VON STÖRIMPULSEN**(57) Abstract**

The invention relates to a digital circuit comprising a signal input (IN) and a signal output (OUT1'), and a logic circuit unit (S1) the input of which is connected to the signal input (IN) and the output (OUT1) of which is connected to the signal output (OUT1') via a switching element (SW1). It further comprises a filter unit (F) the input of which is connected with the signal input (IN) and the output of which is connected to the control input of the switching element (SW1). The filter unit (F) is used to suppress glitches in a digital signal (A) transmitted to its input.

(57) Zusammenfassung

Die digitale Schaltung weist einen Signaleingang IN und einen Signalausgang (OUT1') auf. Sie besitzt eine logische Schaltungseinheit (S1), deren Eingang mit dem Signaleingang (IN) und deren Ausgang (OUT1) über ein Schaltelement (SW1) mit dem Signalausgang (OUT1') verbunden ist. Weiterhin besitzt sie eine Filtereinheit (F) deren Eingang mit dem Signaleingang (IN) und deren Ausgang mit einem Steuereingang des Schaltelementes (SW1) verbunden ist. Die Filtereinheit (F) dient zur Unterdrückung von Störimpulsen auf einem an ihrem Eingang anliegenden digitalen Signal (A).



LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidshan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische Republik Mazedonien	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland	ML	Mali	TR	Türkei
BG	Bulgarien	HU	Ungarn	MN	Mongolei	TT	Trinidad und Tobago
BJ	Benin	IE	Irland	MR	Mauretanien	UA	Ukraine
BR	Brasilien	IL	Israel	MW	Malawi	UG	Uganda
BY	Belarus	IS	Island	MX	Mexiko	US	Vereinigte Staaten von Amerika
CA	Kanada	IT	Italien	NE	Niger	UZ	Usbekistan
CF	Zentralafrikanische Republik	JP	Japan	NL	Niederlande	VN	Vietnam
CG	Kongo	KE	Kenia	NO	Norwegen	YU	Jugoslawien
CH	Schweiz	KG	Kirgisistan	NZ	Neuseeland	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik Korea	PL	Polen		
CM	Kamerun	KR	Republik Korea	PT	Portugal		
CN	China	KZ	Kasachstan	RO	Rumänien		
CU	Kuba	LC	St. Lucia	RU	Russische Föderation		
CZ	Tschechische Republik	LI	Liechtenstein	SD	Sudan		
DE	Deutschland	LK	Sri Lanka	SE	Schweden		
DK	Dänemark	LR	Liberia	SG	Singapur		
EE	Estland						

Beschreibung

Digitale Schaltung mit einer Filtereinheit zur Unterdrückung
5 von Störimpulsen

Die Erfindung betrifft eine digitale Schaltung mit einer Filtereinheit zur Unterdrückung von Störimpulsen.

10 Figur 1 zeigt eine bekannte derartige Schaltung. Dargestellt sind logische Schaltungseinheiten S1, S2, denen über einen Eingang IN der digitalen Schaltung ein Eingangssignal A zugeführt werden soll. An Ausgängen OUT1, OUT2 der Schaltungseinheiten S1, S2 stellen sich dann entsprechende Ausgangssignale
15 ein. Da das Eingangssignal A unter Umständen Störimpulse (Glitches) aufweisen kann, die sich nicht auf die Signale an den Ausgängen OUT1, OUT2 auswirken sollen, weist die Schaltung in Figur 1 einen Filter F auf, dem das mit Störimpulsen behaftete Eingangssignal A zugeführt wird und der daraus ein
20 von Störimpulsen freies Signal A" erzeugt. Das gefilterte Signal A" wird dann den Schaltungseinheiten S1, S2 zugeführt.

Der beschriebene Stand der Technik hat den Nachteil, daß der Einsatz der Filtereinheit F, die eine Verzögerung des gefilterten Signals A" gegenüber dem Eingangssignal A bedingt, die
25 gesamte Verzögerung bzw. Signallaufzeit zwischen dem Eingangssignal A und den Ausgangssignalen an den Ausgängen OUT1, OUT2 erhöht. Die Verzögerung zwischen dem Ausgang OUT1 und dem Eingang IN berechnet sich beispielsweise aus der Summe
30 der Verzögerung durch die Filtereinheit F und der Verzögerung durch die erste Schaltungseinheit S1.

Der Erfindung liegt die Aufgabe zugrunde, eine digitale Schaltung anzugeben, bei der Störimpulse eines Eingangssignals unterdrückt werden, ohne daß sich hierdurch die Signallaufzeiten zwischen dem Eingangssignal und einem Ausgangssignal der Schaltung wesentlich erhöhen.
35

Diese Aufgabe wird mit einer digitalen Schaltung gemäß Anspruch 1 gelöst. Weiterbildungen und Ausgestaltungen der Erfindung sind Gegenstand von abhängigen Ansprüchen.

5

Die erfindungsgemäße digitale Schaltung weist zwischen einem Signaleingang und einem Signalausgang eine logische Schaltungseinheit auf, deren Ausgang über ein Schaltelement mit dem Signalausgang der digitalen Schaltung verbunden ist. Dabei stellt sich am Ausgang der logischen Schaltungseinheit in Abhängigkeit von Pegelwechseln eines Signals an ihrem Eingang ein Pegelwechsel eines Ausgangssignals ein. Weiterhin weist die digitale Schaltung eine Filtereinheit auf, deren Eingang ebenfalls mit dem Signaleingang verbunden ist und deren Ausgang mit einem Steuereingang des Schaltelements verbunden ist, wobei die Filtereinheit Störimpulse auf einem an ihrem Eingang anliegenden digitalen Signal unterdrückt.

Bei der Erfindung wird ein gegebenenfalls mit Störimpulsen behaftetes Eingangssignal am Signaleingang ungefiltert der logischen Schaltungseinheit, die zur Durchführung kombinatorischer Verknüpfungen (Schaltnetz) dient, zugeführt, so daß ein Ausgangssignal am Ausgang der logischen Schaltungseinheit durch die Störimpulse beeinflusst ist. Parallel zur logischen Schaltungseinheit wird das Eingangssignal jedoch auch der Filtereinheit zugeführt, die ein gefiltertes Signal erzeugt, das gegenüber dem Eingangssignal weniger oder im günstigsten Fall überhaupt keine Störimpulse aufweist. Das gefilterte Signal dient dann zur Steuerung des Schaltelementes, das günstigerweise ein logisches Gatter, z. B. ein UND- oder ODER-Gatter ist. Durch die Ansteuerung des Schaltelementes über das gefilterte Signal wird erreicht, daß diejenigen Teile des Ausgangssignals der logischen Schaltungseinheit, die von den Störimpulsen des Eingangssignals beeinflusst sind, nicht an den Signalausgang der digitalen Schaltung durchgeschaltet werden.

Die Erfindung hat den Vorteil, daß ein von Störimpulsen des Eingangssignals am Signaleingang freies Ausgangssignal am Signalausgang der digitalen Schaltung erzielt wird, ohne daß die Gesamtverzögerung zwischen diesen beiden Signalen wesentlich länger ist, als die Signallaufzeit durch die logische Schaltungseinheit. Die erfindungsgemäße digitale Schaltung ist damit schneller, als die in Figur 1 dargestellte Schaltung.

Die Erfindung wird im folgenden anhand der Figuren, die Ausführungsbeispiele der Erfindung darstellen, näher erläutert.

Figur 1 zeigt eine integrierte Schaltung nach dem in der Beschreibungseinleitung beschriebenen Stand der Technik;

Figur 2 zeigt ein Ausführungsbeispiel der erfindungsgemäßen digitalen Schaltung;

Figur 3 und

Figur 4 zeigen Ausführungsbeispiele für die Filtereinheit aus Figur 2;

Figur 5 zeigt einen Signalverlauf zu der Filtereinheit aus Figur 3;

Figur 6 zeigt Signalverläufe zum in Figur 2 dargestellten Ausführungsbeispiel.

Figur 2 zeigt eine digitale Schaltung mit einem Signaleingang IN, einem ersten Signalausgang OUT1' und einem zweiten Signalausgang OUT2'. Den Signalausgängen OUT1', OUT2' ist jeweils ein Schaltelement SW1, SW2 vorgeschaltet. Das erste Schaltelement SW1 ist ein UND-Gatter und das zweite Schaltelement SW2 ist ein n-Kanal-Transistor. Eine erste logische Schaltungseinheit S1 ist eingangsseitig mit dem Signaleingang IN und ausgangsseitig mit einem Eingang des ersten Schaltelements SW1 verbunden. Eine zweite logische Schaltungseinheit

S2 ist eingangsseitig ebenfalls mit dem Signaleingang IN und ausgangsseitig über das zweite Schaltelement SW2 mit dem zweiten Signalausgang OUT2' verbunden.

- 5 Bei den logischen Schaltungseinheiten S1, S2 handelt es sich bei diesem Ausführungsbeispiel um Schaltnetze zur Ausführung kombinatorischer Verknüpfungen. Die Erfindung ist auch auf andere Schaltungseinheiten anwendbar. Für alle Schaltungseinheiten S1, S2 muß aber gelten, daß sich an einem Ausgang
10 OUT1, OUT2 nach einer gewissen Signallaufzeit ein Ausgangssignal einstellt, dessen Pegelwechsel abhängig von Pegelwechseln eines "high aktiven"-Eingangssignals A am Signaleingang IN ist. In Figur 2 ist auch angedeutet, daß die logischen Schaltungseinheiten S1, S2 weitere Eingänge aufweisen können,
15 die nicht mit dem Signaleingang IN verbunden sind. Außerdem können die Schaltungseinheiten S1, S2 noch weitere Ausgänge aufweisen.

- Figur 2 zeigt weiterhin eine Filtereinheit F, deren Eingang
20 mit dem Signaleingang IN verbunden ist und deren Ausgang mit je einem Steuereingang der Schaltelemente SW1, SW2 verbunden ist. Beim Steuereingang des ersten Schaltelements SW1 handelt es sich um einen weiteren Eingang des UND-Gatters. Der Steuereingang des zweiten Schaltelements SW2 ist ein Gateanschluß
25 des n-Kanal-Transistors. Es ist selbstverständlich, daß die Schaltelemente SW1, SW2 auch auf andere Weise realisiert sein können, insbesondere daß sie in beiden Fällen vom gleichen Typ sind, beispielsweise beides UND-Gatter. Die Filtereinheit F dient dazu, aus dem Eingangssignal A ein gefiltertes Signal
30 A" zu erzeugen, bei dem Störimpulse, die das Eingangssignal A gegebenenfalls aufweist, unterdrückt sind. Mit diesem gefilterten Signal A" erfolgt die Ansteuerung der Schaltelemente SW1, SW2.

- 35 Figur 3 zeigt ein Ausführungsbeispiel der Filtereinheit F aus Figur 2. Sie dient zum Filtern positiver Störimpulse ("glitches") auf dem Eingangssignal A, dessen aktiver Pegel

der hohe Pegel ist ("active high"). Die Filtereinheit F weist ein UND-Gatter G auf, an dessen Ausgang sich das gefilterte Signal A" einstellt. Einem ersten Eingang des UND-Gatters G wird das Eingangssignal A zugeführt. Einem zweiten Eingang des UND-Gatters G wird das Eingangssignal A über eine Verzögerungseinheit V mit einer zeitlichen Verzögerung t_D als verzögertes Eingangssignal A' zugeführt.

Figur 5 zeigt einen beispielhaften Signalverlauf für die in Figur 3 eingezeichneten Signale. Das Eingangssignal A weist zunächst einen positiven Störimpuls (Glitch) der Breite t_G auf, bevor das eigentliche Nutzsignal mit einer Breite t_W auftritt. Das verzögerte Signal A' am Ausgang der Verzögerungseinheit V ist gegenüber dem Eingangssignal A um die Verzögerungszeit t_D der Verzögerungseinheit V verschoben. Dementsprechend ergibt sich für das gefilterte Signal A" der gezeigte Verlauf, wobei das gefilterte Signal A" nur einen hohen Pegel aufweist, wenn sowohl das Eingangssignal A als auch das verzögerte Signal A' einen hohen Pegel aufweisen. Nur während des hohen Pegels des gefilterten Signals A" werden die Schaltelemente SW1, SW2 in Figur 2 durchgeschaltet, wie weiter unten anhand Figur 6 noch erläutert wird.

Um eine Unterdrückung von Störimpulsen auf dem Eingangssignal A durch die Filtereinheit F zu gewährleisten, muß die Verzögerung t_D der Verzögerungseinheit V in Figur 3 größer sein als die Breite t_G des Störimpulses. Störimpulse größerer Breite t_G werden durch die Filtereinheit nicht unterdrückt. Natürlich muß die Verzögerung t_D geringer sein als die Breite t_W des Nutzsignals.

Figur 4 zeigt ein weiteres Ausführungsbeispiel der Filtereinheit F zur Filterung von negativen Störimpulsen auf einem Eingangssignal, das "active low" ist. Der Unterschied zur Filtereinheit F gemäß Figur 3 besteht darin, daß anstelle eines UND-Gatters ein ODER-Gatter G verwendet wird. Bei Einsatz einer Filtereinheit F gemäß Figur 4 muß gegebenenfalls auch

die Art der Schaltelemente SW1, SW2 in Figur 2 geändert werden. Ansonsten ist die Funktionsweise analog zu der, die im folgenden bezüglich der Filtereinheit F aus Figur 3 erläutert wird.

5

Figur 6 zeigt Signalverläufe einiger der in Figur 2 eingezeichneten Signale. Das Eingangssignal A und das gefilterte Signal A" wurden bereits anhand Figur 5 diskutiert. Weiterhin zeigt Figur 6 den Verlauf des Ausgangssignals OUT1 der ersten logischen Schaltungseinheit S1. Dieses weist Pegelwechsel auf, die abhängig von Pegelwechseln des Eingangssignals A sind. Gegenüber dem Eingangssignal A weist das Ausgangssignal OUT1 eine Signalverzögerung t_{S1} auf, die kürzer ist als die Verzögerung t_D durch die Filtereinheit F bzw. deren Verzögerungseinheit V. In Figur 6 ist ein Verlauf des Ausgangssignals OUT1 eingezeichnet. Das Ausgangssignal OUT1 weist Pegelwechsel auf, die durch den Störimpuls auf dem Eingangssignal A hervorgerufen sind. Ein solcher durch einen Störimpuls hervorgerufener Pegelwechsel soll aber nicht am Ausgang OUT1' der digitalen Schaltung erscheinen, da hierdurch die Funktion nachgeschalteter Schaltungseinheiten beeinträchtigt wird. Figur 6 ist zu entnehmen, daß das Signal am Ausgang OUT1 der ersten Schaltungseinheit S1 um deren Laufzeit t_{S1} verzögert ist.

25

In Figur 6 ist auch der Signalverlauf des Ausgangssignals OUT1' am Signalausgang der digitalen Schaltung eingezeichnet. Es ist ersichtlich, daß aufgrund der erfindungsgemäßen Ansteuerung des ersten Schaltelements SW1 durch das gefilterte Signal A" der durch den Störimpuls des Eingangssignals A ausgelöste Pegelwechsel des Ausgangssignals OUT1 am Ausgang der ersten logischen Schaltungseinheit S1 nicht an den Signalausgang OUT1' weitergegeben wird.

35

Anders als in Figur 2 dargestellt, kann die erfindungsgemäße digitale Schaltung auch lediglich eine der mit dem Signaleingang IN verbundenen logischen Schaltungseinheiten S1, S2 auf-

weisen oder auch mehr als zwei. Für eine fehlerfreie Funktion der Schaltung ist es in jedem Fall erforderlich, daß die Verzögerungszeit t_D der Filtereinheit F größer ist als die Verzögerungszeit t_{S1} , t_{S2} derjenigen logische Schaltungseinheit S1, S2, bei der dieser Wert am größten ist. Weiterhin ist es erforderlich, daß die in den Figuren 5 und 6 eingezeichnete Breite t_W des Nutzsignals des Eingangssignals A größer ist als die Signallaufzeit t_{S1} , t_{S2} der langsamsten logischen Schaltungseinheit S1, S2.

10

Figur 6 ist zu entnehmen, daß bei der Erfindung das Signal am Signalausgang OUT1' der digitalen Schaltung vorteilhafter Weise insgesamt nur um die Verzögerungszeit t_D der Filtereinheit F gegenüber dem Eingangssignal A verzögert ist

15

(zuzüglich der Laufzeit des Schaltelements SW1). Damit ist die erfindungsgemäße digitale Schaltung schneller als die in Figur 1 gezeigte Schaltung, bei der das Ausgangssignal OUT1 gegenüber dem Eingangssignal A um die Summe aus der Verzögerungszeit der Filtereinheit F (die abhängig von der maximalen Breite t_G der zu unterdrückenden Störimpulse ist) und der Signallaufzeit der logischen Schaltungseinheit S1 verzögert ist. Bei der Erfindung ist die Gesamtverzögerung gleich der Verzögerung t_D der Filtereinheit F. Diese muß, wie bereits erwähnt, nur geringfügig länger als die Laufzeit t_{S1} der Schaltungseinheit S1 sein.

25

Die Erfindung eignet sich zur Erhöhung der Störfestigkeit asynchroner digitaler Systeme, wie sie beispielsweise bei einigen Speichern, insbesondere DRAMS, vorliegen. Im Falle eines DRAMS eignet sich die Erfindung zum Beispiel zur Erzeugung interner Outputenable-, Writeenable-, CAS- (Column Adress Strobe) oder RAS- (Row Adress Strobe) Signale aus entsprechenden, gegebenenfalls mit Störimpulsen behafteten, externen Signalen.

35

Bei der Erfindung kann die Verzögerungszeit t_D der Filtereinheit F bei gleicher Gesamtverzögerung des Systems größer ge-

wählt werden als beim anhand Figur 1 erläuterten Stand der Technik. Damit können bei der Erfindung, bei gleicher Gesamtverzögerung der Schaltung, Störimpulse größerer Breite t_G unterdrückt werden als es bisher der Fall war.

5

Die Erfindung weist noch einen weiteren Vorteil gegenüber der Schaltung aus Figur 1 auf: Die Zeitpunkte der Pegelwechsel der Ausgangssignale OUT1, OUT2 der Schaltung in Figur 1 sind jeweils ausschließlich abhängig von der Signallaufzeit durch
10 die entsprechende logische Schaltungseinheit S1, S2. Bei der Erfindung dagegen sind die Zeitpunkte der Pegelwechsel der Signale an den Signalausgängen OUT1', OUT2' aufgrund der Ansteuerung der Schaltelemente SW1, SW2 über das gemeinsame gefilterte Signal A" aufeinander synchronisiert, so daß sich
15 das Zeitverhalten des gesamten Systems wesentlich leichter vorherbestimmen läßt.



Patentansprüche

1. Digitale Schaltung mit einem Signaleingang (IN) und einem Signalausgang (OUT1'),
- 5 - mit einer logischen Schaltungseinheit (S1) zur Ausführung logischer Operationen mit einem Eingang, der mit dem Signaleingang (IN) verbunden ist und mit einem Ausgang (OUT1), der über ein Schaltelement (SW1) mit dem Signalausgang (OUT1') verbunden ist,
- 10 - wobei das Schaltelement einen ersten Schaltzustand hat, in dem es leitend ist, so daß das Signal am Signalausgang mit demjenigen am Ausgang der logischen Schaltungseinheit übereinstimmt, und wobei das Schaltelement einen zweiten Schaltzustand hat, in dem es sperrt,
- 15 - wobei sich bei einem Pegelwechsel eines am Eingang der logischen Schaltungseinheit (S1) anliegenden Eingangssignals an ihrem Ausgang (OUT1) ein Pegelwechsel eines Ausgangssignals einstellt,
- und mit einer Filtereinheit (F) mit einem Eingang, der mit dem Signaleingang (IN) verbunden ist, und mit einem Aus-
- 20 gang, der mit einem Steuereingang des Schaltelements (SW1) verbunden ist, wobei die Filtereinheit (F) Störimpulse auf einem an ihrem Eingang anliegenden digitalen Signal (A) unterdrückt und dieses Signal ohne die Störimpulse an ihrem Ausgang zur Steuerung des Schaltzustands des Schaltelementes ausgibt.
- 25
2. Digitale Schaltung nach Anspruch 1,
- bei der die Filtereinheit (F) ein logisches Gatter (G) ent-
- 30 hält
- mit einem ersten Eingang, der mit dem Eingang der Filtereinheit (F) verbunden ist,
- mit einem zweiten Eingang, der über eine Verzögerungseinheit (V) mit dem Eingang der Filtereinheit (F) verbunden
- 35 ist,
- und mit einem Ausgang, der mit dem Ausgang der Filtereinheit (F) verbunden ist.

3. Digitale Schaltung nach Anspruch 2,
bei der die zeitliche Verzögerung (t_D) durch die Verzögerungseinheit (V) größer als die Signallaufzeit (t_{S1}) zwischen
5 dem Eingang und dem Ausgang (OUT1) der logischen Schaltungseinheit (S1) ist.

4. Digitale Schaltung nach einem der Ansprüche 1 bis 3,
bei der das Schaltelement (SW1) ein logisches Gatter oder ein
10 Transistor ist.

1/3

FIG 1 Stand der Technik**FIG 2**

2/3

FIG 3




FIG 4




FIG 5





FIG 6



INTERNATIONAL SEARCH REPORT

International Application No

PCT/DE 98/02476

A. CLASSIFICATION OF SUBJECT MATTER
IPC 6 H03K5/1252

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 6 H03K

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 4 716 318 A (H. KOIKE) 29 December 1987 see column 4, line 30 - column 5, line 33; figures 1,2 ----	1
A	EP 0 009 549 A (SIEMENS AG.) 16 April 1980 see claim 1; figure 1 ----	1
A	EP 0 309 849 A (SIEMENS AG.) 5 April 1989 see column 3, line 38 - column 4, line 5; figures 1,2 ----	1
A	US 4 486 752 A (P. CHIHAK) 4 December 1984 see column 2, line 59 - column 6, line 63; figure 1 -----	1



Further documents are listed in the continuation of box C.



Patent family members are listed in annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"&" document member of the same patent family

Date of the actual completion of the international search

2 February 1999

Date of mailing of the international search report

09/02/1999

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Butler, N

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/DE 98/02476

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
US 4716318	A	29-12-1987	JP 61208919 A	17-09-1986
EP 9549	A	16-04-1980	DE 2841171 A	27-03-1980
			AT 267 T	15-10-1981
EP 309849	A	05-04-1989	AU 2286988 A	11-05-1989
			JP 1108808 A	26-04-1989
			US 5111480 A	05-05-1992
US 4486752	A	04-12-1984	NONE	

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/DE 98/02476

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
IPK 6 H03K5/1252

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
IPK 6 H03K

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	US 4 716 318 A (H. KOIKE) 29. Dezember 1987 siehe Spalte 4, Zeile 30 - Spalte 5, Zeile 33; Abbildungen 1,2 ----	1
A	EP 0 009 549 A (SIEMENS AG.) 16. April 1980 siehe Anspruch 1; Abbildung 1 ----	1
A	EP 0 309 849 A (SIEMENS AG.) 5. April 1989 siehe Spalte 3, Zeile 38 - Spalte 4, Zeile 5; Abbildungen 1,2 ----	1
A	US 4 486 752 A (P. CHIHAK) 4. Dezember 1984 siehe Spalte 2, Zeile 59 - Spalte 6, Zeile 63; Abbildung 1 -----	1



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

2. Februar 1999

Absenddatum des internationalen Recherchenberichts

09/02/1999

Name und Postanschrift der internationalen Recherchenbehörde
Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Butler, N

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/DE 98/02476

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 4716318 A	29-12-1987	JP 61208919 A	17-09-1986
EP 9549 A	16-04-1980	DE 2841171 A	27-03-1980
		AT 267 T	15-10-1981
EP 309849 A	05-04-1989	AU 2286988 A	11-05-1989
		JP 1108808 A	26-04-1989
		US 5111480 A	05-05-1992
US 4486752 A	04-12-1984	KEINE	