



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0057748
(43) 공개일자 2009년06월08일

(51) Int. Cl.

G01R 1/073 (2006.01) H01L 21/66 (2006.01)

(21) 출원번호 10-2007-0124459

(22) 출원일자 2007년12월03일

심사청구일자 2007년12월03일

(71) 출원인

주식회사 동부하이텍

서울특별시 강남구 대치동 891-10

(72) 발명자

이경환

경기도 여주군 여주읍 하리 219

(74) 대리인

조철현, 송인규


전체 청구항 수 : 총 3 항

(54) 반도체 테스트용 프로브 장치

(57) 요약

본 발명은 반도체 테스트용 프로브 장치에 관한 것으로, 웨이퍼의 패드에 접촉되는 프로브 니들과, 상기 프로브 니들을 통해 패드를 테스트하는 인쇄회로기판과, 상기 인쇄회로기판의 저면부에 지지대에 의해 고정되며, 상기 프로브 니들을 저면부로 노출시키는 창을 구비하여, 그 프로브 니들의 변위 발생을 제한하는 오정렬방지판을 포함한다. 이와 같은 구성의 본 발명은 프로브 니들의 오정렬을 유발하는 요인이 작용하여도, 그 프로브 니들의 변위가능 범위를 패드의 영역 내로 제한함으로써, 오정렬을 방지하여 반도체의 수율을 향상시키며, 테스트의 신뢰성을 향상시키는 효과가 있다.

대표도 - 도3



특허청구의 범위

청구항 1

웨이퍼의 패드에 접촉되는 프로브 니들;

상기 프로브 니들을 통해 패드를 테스트하는 인쇄회로기판; 및

상기 인쇄회로기판의 저면부에 지지대에 의해 고정되며, 상기 프로브 니들을 저면부로 노출시키는 창을 구비하여, 그 프로브 니들의 변위 발생을 제한하는 오정렬방지판을 포함하는 반도체 테스트용 프로브 장치.

청구항 2

제1항에 있어서,

상기 오정렬방지판의 창은,

그 면적이 상기 패드의 면적과 동일하거나 그 패드의 면적보다 작은 것을 특징으로 하는 반도체 테스트용 프로브 장치.

청구항 3

제1항 또는 제2항에 있어서,

상기 지지대는,

상하의 길이가 조정가능한 것을 특징으로 하는 반도체 테스트용 프로브 장치.

명 세 서

발명의 상세한 설명

기술 분야

- <1> 본 발명은 반도체 테스트용 프로브 장치에 관한 것으로, 더욱 상세하게는 프로브의 오정렬을 방지할 수 있는 반도체 테스트용 프로브 장치에 관한 것이다.

배경 기술

- <2> 일반적으로 반도체 테스트용 프로브 장치는 정전척에 고정된 웨이퍼 상에 제조된 칩의 패드에 직접 접촉되는 프로브 니들(probe needle)을 이용하여 전기적인 테스트를 하는 장치이다.
- <3> 이와 같이 테스트를 위해서 프로브 니들이 반도체 웨이퍼 상에 미세구조로 마련된 패드에 정확하게 접촉되어야 하나, 상기 정전척의 구동정도, 그 프로브 니들의 마모정도에 따라 오정렬(misalign)이 발생할 수 있으며, 이와 같은 종래 반도체 테스트용 프로브 장치를 설명하면 다음과 같다.
- <4> 도 1은 종래 반도체 테스트용 프로브 장치의 구성도이다.
- <5> 도 1을 참조하면, 종래 반도체 테스트용 프로브 장치는, 웨이퍼(10)를 고정하며, 상하로의 이동이 가능한 정전척(20)과, 인쇄회로기판(31)의 테스트 단자에 연결되며, 그 인쇄회로기판(31)의 저면부에서 고정부(32)에 의해 고정되어 상기 정전척(20)의 상승에 따라 그 웨이퍼(10)의 패드에 직접 접촉되는 프로브 니들(33)을 구비하는 프로브 카드(30)로 구성된다.
- <6> 상기과 같은 구성의 종래 반도체 테스트용 프로브 장치는 정전척(20)이 웨이퍼(10)를 고정한 상태로 상승하여 그 상부에 위치하는 프로브 카드(30)의 프로브 니들(33)에 패드가 접촉된다.
- <7> 이와 같은 상태에서 상기 인쇄회로기판(31)에서는 그 프로브 니들(33)에 전류를 흐르게 하여, 각 패드가 정상적으로 제조되었는지 확인한다.
- <8> 상기 고정부(32)는 에폭시 재질이며, 프로브 니들(33)에 변위가 생기는 것을 방지하기 위해 그 인쇄회로기판(31)에 부착 고정한다.

- <9> 이때, 상기 프로브 니들(33)이 웨이퍼(10)의 패드에 접촉되지 않고, 다른 소자영역에 접촉되는 오정렬이 발생할 수 있기 때문에 테스트 전에 그 프로브 니들(33)의 정렬 상태를 확인하고 있다.
- <10> 그러나 상기와 같은 확인 절차에도 불구하고, 프로브 니들(33)의 수명이 소진되어 팁부분이 마모되어 변위 또는 직경의 변화가 생긴 경우나, 그 정전척(20)의 상승이 과도하게 이루어져 웨이퍼(10) 패드와 프로브 니들(33)의 접촉압력이 증가하여 변위가 생기는 경우 등 다양한 변수에 의해 오정렬이 발생할 수 있다.
- <11> 도 2a는 정상적인 정렬 상태에서 패드에 정상적인 프로빙 마크가 표시된 것을 나타낸 사진이며, 도 2b는 오정렬에 의해 패드뿐만 아니라 소자영역에도 프로빙 마크가 표시된 것을 나타낸 사진이다.
- <12> 이와 같이 오정렬이 발생하면 정확한 테스트를 할 수 없을 뿐만 아니라 소자영역과 그 프로브 니들(33)의 접촉에 의한 소자의 손상으로, 웨이퍼에 제조된 다수의 칩들이 손상되는 문제점이 있었다.

발명의 내용

해결 하고자하는 과제

- <13> 상기와 같은 문제점을 해결하기 위한 본 발명의 과제는, 웨이퍼의 패드와 프로브 니들 사이에 오정렬을 유발하는 요소가 개입된 경우에도, 그 프로브 니들이 웨이퍼의 패드 이외의 부분과 접촉되는 것을 방지할 수 있는 반도체 테스트용 프로브 장치를 제공함에 있다.

과제 해결수단

- <14> 상기와 같은 과제를 해결하기 위한 본 발명은, 웨이퍼의 패드에 접촉되는 프로브 니들과, 상기 프로브 니들을 통해 패드를 테스트하는 인쇄회로기판과, 상기 인쇄회로기판의 저면부에 지지대에 의해 고정되며, 상기 프로브 니들을 저면부로 노출시키는 창을 구비하여, 그 프로브 니들의 변위 발생을 제한하는 오정렬방지판을 포함한다.

효과

- <15> 본 발명은 프로브 니들의 오정렬을 유발하는 요인이 작용하여도, 그 프로브 니들의 변위가능 범위를 패드의 영역 내로 제한함으로써, 오정렬을 방지하여 반도체의 수율을 향상시키며, 테스트의 신뢰성을 향상시키는 효과가 있다.

발명의 실시를 위한 구체적인 내용

- <16> 이하, 상기와 같이 구성되는 본 발명 반도체 테스트용 프로브 장치의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다.
- <17> 도 3은 본 발명 반도체 테스트용 프로브 장치의 제1실시예에 따른 구성도이다.
- <18> 도 3을 참조하면 본 발명 반도체 테스트용 프로브 장치의 제1실시예의 구성도이다.
- <19> 도 3을 참조하면 본 발명 반도체 테스트용 프로브 장치는, 인쇄회로기판(1)의 테스트 단자에 연결되며, 그 인쇄회로기판(1)의 저면부에서 고정부(2)에 의해 고정되어 웨이퍼(9)의 패드(8)에 직접 접촉되는 다수의 프로브 니들(3)과, 지지대(6)에 의해 상기 인쇄회로기판(1)의 저면부에 고정되며, 그 면적이 상기 패드(8)와 동일하거나 더 작으며 상기 다수의 프로브 니들(3) 각각의 끝 부분을 노출시키는 다수의 창(4)을 구비하는 오정렬방지판(5)을 포함한다.
- <20> 이하, 상기와 같이 구성된 본 발명 반도체 테스트용 프로브 장치의 바람직한 실시예의 구성과 작용을 보다 상세히 설명한다.
- <21> 먼저, 정전척(도면 미도시)에 의해 웨이퍼(9)가 상승하여 그 패드(8)가 상기 오정렬방지판(5)의 창(4)을 통해 노출된 다수의 프로브 니들(3) 각각에 접촉된다.
- <22> 이때, 웨이퍼(9)는 상기 오정렬방지판(5)의 저면과 직접 접촉되지는 않도록 하는 것이 바람직하다.
- <23> 만약 상기 정전척의 상승이 과도하게 일어나 상기 패드(8)와 프로브 니들(3) 사이의 접촉압력이 증가하면, 그 프로브 니들(3)의 끝 부분은 변위가 발생하게 되나, 그 변위는 항상 상기 오정렬방지판(5)의 창(4)의 범위에서만 일어나게 되며, 따라서 그 프로브 니들(3)이 웨이퍼(9)의 패드(8) 이외의 영역에 접촉되는 오정렬이 발생하는 것을 방지할 수 있다.


- <24> 이와 같이 상기 프로브 니들(3)이 패드(8)에 접촉된 상태에서 상기 인쇄회로기판(1)은 프로브 니들(3)을 통해 상기 패드(8)가 정상적으로 제조되었는지 테스트한다.
- <25> 상기 창(4)의 면적은 패드(8)와 동일하게 설정할 수 있으나, 상기 프로브 니들(3)이 경사져 있고, 창(4)과 패드(8)의 정렬 관계를 고려할 때 창(4)의 면적은 패드(8)의 면적보다 작은 것이 더 바람직하다.
- <26> 또한, 상기 오정렬방지판(5)은 비전도체이며, 웨이퍼(9)와 직접 접촉되는 경우에도 웨이퍼(9)에 손상을 주지 않는 재질로 구성함이 바람직하다.
- <27> 이와 같이 구성된 본 발명 웨이퍼 테스트용 프로브 장치의 제1실시예는 오정렬을 유발하는 요인이 작용하는 경우에도, 그 프로브 니들의 변위를 제한함으로써, 오정렬을 방지할 수 있게 된다.
- <28> 도 4는 본 발명 웨이퍼 테스트용 프로브 장치의 제2실시예에 따른 구성도이다.
- <29> 도 4를 참조하면, 본 발명 웨이퍼 테스트용 프로브 장치의 제2실시예는, 다른 구성은 상기 상세히 설명한 제1실시예와 동일하며, 상기 오정렬방지판(5)을 상하 이동이 가능한 구조로 한다.
- <30> 이와 같이 오정렬방지판(5)을 상하 이동하기 위해서, 상기 지지대(6)를 가변길이 지지대(7)로 대체한 구성이다. 상기 가변길이 지지대(7)는 작업자가 그 길이를 조정할 수 있는 구조이면, 그 구조에 의해 본 발명이 제한되지 않는다.
- <31> 상기 가변길이 지지대(7)에 의해 상기 오정렬방지판(5)은 상하 이동이 가능하게 되며, 프로브 니들(3)이 지속적인 사용에 의해 침점부가 마모되어, 상기 창(4)의 하부로 노출되지 않을 때 그 오정렬방지판(5)을 상승시켜 프로브 니들(3)이 창(4)을 통해 노출되도록 한다.
- <32> 이와 같이 프로브 니들(3)의 마모에 의해 침점부의 단면적이 증가하는 경우에도, 상기 오정렬방지판(5)에 의해 그 프로브 니들(3)은 패드(8) 내측과 접촉하게 되며 따라서 프로브 니들(3)의 사용기간을 증가시켜 보다 경제적인 효과가 있다.
- <33> 이와 같이 본 발명은 프로브 니들의 침점부 면적이 증가하여 패드와의 접촉면적이 증가하거나, 패드와의 접촉압력의 증가로 인한 변위가 발생할 때에도, 그 프로브 니들의 위치를 제한함으로써 오정렬을 방지할 수 있게 된다.

도면의 간단한 설명


- <34> 도 1은 종래 반도체 테스트용 프로브 장치의 구성도이다.
- <35> 도 2a는 정상적인 정렬 상태에서 패드에 정상적인 프로빙 마크가 표시된 것을 나타낸 사진이다.
- <36> 도 2b는 오정렬에 의해 패드뿐만 아니라 소자영역에도 프로빙 마크가 표시된 것을 나타낸 사진이다.
- <37> 도 3은 본 발명 반도체 테스트용 프로브 장치의 제1실시예에 따른 구성도이다.
- <38> 도 4는 본 발명 반도체 테스트용 프로브 장치의 제2실시예에 따른 구성도이다.
- <39> *도면의 주요 부분에 대한 부호의 설명*
- <40> 1:인쇄회로기판 2:고정부
- <41> 3:프로브 니들 4:창
- <42> 5:오정렬방지판 6:지지대
- <43> 7:가변길이 지지대 8:패드
- <44> 9:웨이퍼

도면


도면1




도면2a



도면2b



도면3



도면4

