# (19) **日本国特許庁(JP)**

# 再 公 表 特 許(A1)

(11) 国際公開番号

WO2003/045003

発行日 平成17年3月24日 (2005.3.24)

(43) 国際公開日 平成15年5月30日 (2003.5.30)

(51) Int.C1.'		FΙ		
H <b>04</b> L	7/02	HO4L	7/02	Z
G06F	1/06	HO3L	7/00	A
H <b>03</b> L	7/00	GO6F	1/04	312A


#### 審查請求 未請求 予備審查請求 未請求 (全 18 頁)

出願番号	特願2003-546521 (P2003-546521)	(71) 出願人	390005175	
(21) 国際出願番号	PCT/JP2002/012121		株式会社アドバンテスト	
(22) 国際出願日	平成14年11月20日(2002.11.20)		東京都練馬区旭町1丁目32番1号	
(31) 優先権主張番号	特願2001-354222 (P2001-354222)	(74) 代理人	100104156	
(32) 優先日	平成13年11月20日 (2001.11.20)		弁理士 龍華 明裕	
(33) 優先権主張国	日本国 (JP)	(72) 発明者	碁石 優	
(81) 指定国	DE, JP, KR, US		東京都練馬区旭町1丁目32番1号	株式
			会社アドバンテスト内	

### (54) 【発明の名称】位相調整装置及び半導体試験装置

# (57)【要約】

高速のクロックに同期して装置間を伝送する伝送信号を 受信側で受けるときに、安定した最適なタイミングで受 けられるように伝送信号の伝搬遅延のばらつきを自動的 に補正する伝送信号の位相調整装置及び半導体試験装置 を提供する。このために、送信側の第1装置と受信側の 第2装置との間でクロックに同期した伝送信号を伝送す る位相調整装置において、第2装置の受信側のクロック で伝送信号をリタイミングするとき、受信側のクロック と伝送信号との未知の位相関係を補正して、安定したリ タイミング条件で受けられるように伝送信号を所定に遅 延して位相を調整する位相調整手段を備える、位相調整 装置。



- 100 ..FIRST APPARATUS
- 120 ..TRANSMISSION UNIT 10 INTERNAL CIRCUIT
- 300...CONNECTION LINE
- 200 SECOND APPARATUS
- 220 RECEPTION UNIT

  A. VARIABLE DELAY CIRCUIT
  90 INTERNAL CIRCUIT

20

30

40

50

# 【特許請求の範囲】

# 【請求項1】

送信側の第1装置と受信側の第2装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第 2 装置の受信側のクロックで該伝送信号をリタイミングするとき、受信側のクロックと該伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように該伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置。

### 【請求項2】

送信側の第1装置と受信側の第2装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第2装置の受信側のクロックで該伝送信号をリタイミングするとき、現在の運用状態において、受信側のクロックと該伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように該伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置。

#### 【請求項3】

送信側の第1装置と受信側の第2装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第2装置の受信側のクロックで該伝送信号をリタイミングするとき、受信側のクロックと該伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように該伝送信号を自動的に位相調整する遅延を行って、該伝送信号の位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置。

## 【請求項4】

該位相調整手段は、

受信する伝送信号を受けて所定に遅延した遅延パルス信号を出力する可変遅延手段と、

該可変遅延手段を介して受けた遅延パルス信号を受信側のクロックでリタイミングするフ リップ・フロップと、

該遅延パルス信号と該フリップ・フロップの出力であるリタイミング信号とを受けて現在 の位相関係を検出する位相検出手段と、

該位相検出手段に基づきカウントアップ若しくはカウントダウンするUP/DWN型のカウンタと、

該可変遅延手段は該カウンタが出力するコードデータに基づき受信する伝送信号を所定に 遅延し、

以上を具備することを特徴とする請求項1乃至3記載の位相調整装置。

# 【請求項5】

該位相検出手段は、該遅延パルス信号と該フリップ・フロップの出力であるリタイミング信号との両者の論理において、第1に両論理が異なるときはカウントアップ信号として該カウンタへ供給し、第2に両論理が同一のときはカウントダウン信号として該カウンタへ供給するXORゲートである、ことを特徴とする請求項4記載の位相調整装置。

# 【請求項6】

該可変遅延手段の遅延量は、少なくともクロックの周期時間に対応する可変遅延量を備える、ことを特徴とする請求項4記載の位相調整装置。

# 【請求項7】

該可変遅延手段の遅延量は、クロックに対する遅延パルス信号の位相が遅れた位相状態若しくは進んだ位相状態の位相関係であることが判っている場合には、少なくともクロックの周期時間に対応する可変遅延量の1/2を備える、ことを特徴とする請求項4記載の位相調整装置。

# 【請求項8】

該カウンタは、位相を調整する位相調整モードがアサートのときには当該カウンタのカウント動作を有効にし、位相調整モードがネゲートのときには当該カウンタのカウント動作

を無効にしてカウンタの出力コードを保持するカウント・イネーブル入力端を備える、ことを特徴とする請求項 4 又は 5 記載の位相調整装置。

#### 【請求項9】

送信側の第 1 装置と受信側の第 2 装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第1装置から第2装置へ伝送信号を伝送する線路に挿入する可変遅延手段と、

第 1 装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続 パルス信号発生手段と、

該連続パルス信号を該可変遅延手段を介して受けた遅延パルス信号と、前記遅延パルス信号を受信側のクロックによりリタイミングしたリタイミング信号とに基づいて該可変遅延手段へ遅延量を制御するコードデータを供給する位相制御手段と、

を具備することを特徴とする位相調整装置。

#### 【請求項10】

送信側の第1装置と受信側の第2装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第1装置から第2装置へ伝送信号を伝送する線路に挿入する可変遅延手段と、

第 1 装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続 パルス信号発生手段と、

受信側のクロックを受けて所定に遅延した遅延クロックを出力する半固定遅延手段と、

該連続パルス信号を該可変遅延手段を介して受けた遅延パルス信号と、前記遅延パルス信号を該遅延クロックによりリタイミングしたリタイミング信号とに基づいて該可変遅延手段へ遅延量を制御するコードデータを供給する位相制御手段と、

を具備することを特徴とする位相調整装置。

### 【請求項11】

該半固定遅延手段は、所定複数チャンネルの受信側の第2装置に対して1つ備える構成である、ことを特徴とする請求項10記載の位相調整装置。

# 【請求項12】

該連続パルス信号発生手段は、

前段に備えるマルチプレクサからの出力信号を受けて送信側のクロックでリタイミングした伝送信号を第2装置側へ供給するフリップ・フロップと、

通常の場合は送信側の第1装置から伝送すべき信号を該フリップ・フロップの入力端へ供給し、連続パルス信号を発生する位相調整モードの場合には該フリップ・フロップの反転出力信号を当該フリップ・フロップの入力端へ供給するマルチプレクサと、

を備えることを特徴とする請求項9又は10記載の位相調整装置。

# 【請求項13】

クロックに同期して装置間若しくは回路間で伝送信号を伝送する半導体試験装置において、請求項1、2、3、9又は10記載の該位相調整装置を備える、ことを特徴とする半導体試験装置。

# 【発明の詳細な説明】

#### 技術分野

この発明は、クロックに同期して装置間を伝送する伝送信号の位相調整装置及びこれを用いる半導体試験装置に関する。特に、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置に関する。

# 背景技術

図6は半導体試験装置の代表的な概念構成図である。この要部構成要素はタイミング発生器 T G と、パターン発生器 P G と、波形整形器 F C と、ピンエレクトロニクス P E と、論理比較器 D C と、フェイル・メモリ F M とを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、各構成要素の詳細説明については省略する。

10

20

30

40

ところで、これら要素間でクロックに同期して伝送される信号としては数千本のパターンデータPAT、数百本上の期待値EXP、フェイル信号FD、アドレス信号AD、その他があり、比較的長い数メートルのケーブル長で各ユニット間を接続している。また、主に差動の伝送信号形態にて伝送されている。また、各ユニット内部において、回路間やLSI間において高速のクロックで伝送する回路部位も多数カ所に存在する。これらの全ての信号において、温度変化、経時変化、ボード交換等があっても、クロックに同期して装置間/回路間を常に安定に伝送できる必要がある。

図1は従来のクロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例である。尚、半導体試験装置等において、伝送信号の本数は多数本存在し、また、適用するクロックも異なるタイミングのクロックを適用する場合があるが、ここでは1本の伝送信号を受けてクロックでリタイミングする簡明な場合とする。

この要部構成要素は、第1クロックCLK1と、第2クロックCLK2と、第1装置100と、接続線路300と、遅延素子80と、第2装置200とを備える。

第1クロックCLK1と、第2クロックCLK2は、同一周期の高速のクロック、例えば500MHz(2ナノ秒周期)のクロックであり、両装置の入力端での位相はある程度規定されたタイミング状態で入力されるものの、例えば数百ピコ秒の未定の位相差がある。尚、第1クロックCLK1と、第2クロックCLK2は他の内部回路、送信部若しくは受信部へも供給する共通のクロックであり、通常はクロック分配するクロックバッファ回路(図示せず)を備える。

第1装置100と第2装置200は、個別のボードやユニットであったり、同一ボード内のLSIであったりする。ここでは、具体例として同一ボード内に実装されているLSIの場合と仮定する。

第1装置100の内部には内部回路10と、送信部110を備える。送信部110の原理 構成例としてはフリップ・フロップ20を備える。フリップ・フロップ20の入力端の入 力信号10sを第1クロックCLK1でリタイミングした伝送信号20sを出力し、これ を接続線路300と遅延素子80とを通って第2装置200へ供給する。

接続線路300は、例えば両LSI間のパターン配線である。パターンによる伝搬遅延量は基板材料の誘電率、多層基板の厚み等により異なり、更に多層基板の内層と表面層によっても異なってくるが、例えば10cmで1ナノ秒前後の伝搬遅延量を示す。

両LSI間を接続する多数本の各伝送信号のパターン配線長若しくは伝搬遅延量は、全て一致させることは実用的に困難である。例えば、パターン配線長が1cm異なると、伝搬遅延量は0.1ナノ秒前後の差となってくる。更に、同一の線路長であっても、実際に製造された多層基板の内層や表面層を走る配線パターンの違いや、通過するバイアホール(Via Hole)の個数の違いによっても変化してくる。また、伝送信号の反射によるジッタや波形歪み等も存在する。

遅延素子80は、半固定型の遅延手段である。即ち、所望遅延量の固定遅延素子を選択的に装着実装することで、上記伝送信号20sを受けて所定に遅延付与した遅延信号80sを出力する。これにより、第2装置200の受信部210において、上記伝送信号20sがセットアップ・タイムやホールド・タイムが安定したタイミング条件で、第2クロックCLK2によってリタイミングできる。

第 2 装置 2 0 0 の受信部 2 1 0 は、フリップ・フロップ 8 2 を備え、上記遅延信号 8 0 s を受けて、第 2 クロック C L K 2 によってリタイミングしたリタイミング信号 8 2 s を内 部回路 9 0 へ供給する。

上述従来構成によれば、安定したリタイミング条件となるように、例えば0.1~1.0ナノ秒前後の遅延量の遅延素子80を交換調整等行ってから最終的に取り付けする必要がある。また、所望遅延量の固定遅延素子を選択しながら調整する調整作業の時間もかかる難点がある。また、数十~百本の多数の伝送信号に対応して、多数個の遅延素子80をボード上に実装することは、実装面積が必要となる結果、ボード上の実装密度が低下する難点もある。

また、実装するLSI等の送信部110や受信部210の遅延特性が変わる場合や、第1

10

20

30

40

30

40

50

クロック C L K 1 や第 2 クロック C L K 2 のクロックタイミングを設計変更する場合には、以前に取得した遅延素子 8 0 の遅延量が適用できず、再調整が必要となる。

また、例えばボード交換やケーブル交換等に伴い、第1クロックCLK1や第2クロック CLK2のクロックタイミングが変化しないように配慮する必要がある。もしも、変化する場合には、これに伴うリタイミング動作が不安定となる難点がある。

上述説明したように従来技術においては、個々の伝送信号20s毎に遅延素子80の遅延量を調整して取り付ける必要がある。また、伝送信号20sをリタイミングするタイミング条件がボード交換等で変動すると多数本の伝送信号の中には必ずしも安定したリタイミング状態とはならなくなる場合がある。また、ICやLSI自体にも製造ばらつきやメーカーの違い等に伴う伝搬遅延のばらつきがあり、これに伴って、必ずしも最良のリタイミング状態とはならなくなってくる。また、伝送信号の反射によるジッタや波形歪み等も存在する。これらに伴って、動作マージンの狭い高速のクロックを適用する場合には、最良の位相条件に設定しないと、間欠的な動作不良を招く可能性がある。

また、半導体ICの伝搬遅延量は温度依存性がある為、送信部や受信部やクロック分配回路等の伝搬遅延量の変動を生じる結果、安定なリタイミング条件がずれてくる場合がある

また、クロックの周期を変更する利用形態の場合においては、受信する伝送信号とこれを リタイミングする受信側のクロックとの位相関係が最適な位相状態とはならなくなる。 また、電源電圧条件や経時変化や周囲温度等の変化に伴い、当初の安定したリタイミング 状態から徐々に外れてくる。

また、電源を投入して運用状態において、現在の電源電圧条件、周囲温度条件で安定したリタイミング状態が維持されて動作しているかは不明の場合が多い。

これらの点において従来技術は好ましくなく実用上の難点がある。

発明の開示

そこで、本発明が解決しようとする課題は、高速のクロックに同期して装置間を伝送する 伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信 号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置 を提供することである。

また、受信する伝送信号とこれをリタイミングする受信側のクロックとの位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延等のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。

また、電源を投入して運用状態において、現在の電源電圧条件、周囲温度条件で最も安定したリタイミング状態が維持されるように、現運用時点での伝搬遅延等のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。

また、クロックの周期を変更する利用形態の場合においても、安定した最適なタイミングで受けられるように、リタイミングの位相関係を自動的に補正可能な伝送信号の位相調整 装置及び半導体試験装置を提供することである。

第1の解決手段を示す。

上記課題を解決するために、送信側の第1装置と受信側の第2装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第2装置の受信側のクロックで上記伝送信号をリタイミングするとき、受信側のクロックと上記伝送信号との未知の位相関係を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置である。

上記発明によれば、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置が実現できる。

次に、第2の解決手段を示す。

上記課題を解決するために、送信側の第1装置と受信側の第2装置との間をクロックに同

30

40

50

期した伝送信号を伝送する位相調整装置において、

第2装置の受信側のクロックで上記伝送信号をリタイミングするとき、現在の運用状態( 例えば電源電圧、周囲温度、クロック位相条件)において、受信側のクロックと上記伝送 信号との未知の位相関係を補正して、安定した最適なリタイミング条件で受けられるよう に上記伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とす る位相調整装置がある。

次に、第3の解決手段を示す。

上記課題を解決するために、送信側の第1装置と受信側の第2装置との間をクロックに同 期した伝送信号を伝送する位相調整装置において、

第 2 装 置 の 受 信 側 の ク ロ ッ ク で 上 記 伝 送 信 号 を リ タ イ ミ ン グ す る と き 、 受 信 側 の ク ロ ッ ク と上記伝送信号との未知の位相関を補正して、安定した最適なリタイミング条件で受けら れるように上記伝送信号を自動的に位相調整する遅延を行って、上記伝送信号の位相を調 整 す る 位 相 調 整 手 段 を 備 え る 、 こ と を 特 徴 と す る 位 相 調 整 装 置 が あ る 。

次に、第4の解決手段を示す。

上述位相調整手段の一態様は、

受 信 す る 伝 送 信 号 を 受 け て 所 定 に 遅 延 し た 遅 延 パ ル ス 信 号 5 0 s を 出 力 す る 可 変 遅 延 手 段 50を具備し、

上記可変遅延手段 5 0 を介して受けた遅延パルス信号 5 0 s を受信側のクロックでリタイ ミングするフリップ・フロップ60を具備し、

上記遅延パルス信号50sと上記フリップ・フロップ60の出力であるリタイミング信号 6 0 s とを受けて現在の位相関係を検出する位相検出手段(例えば X O R ゲート 6 2 )を

上記位相検出手段に基づきカウントアップ若しくはカウントダウンするUP/DWN型の カウンタ64を具備し、

上記 可 変 遅 延 手 段 5 0 は 上 記 カ ウ ン タ 6 4 が 出 力 す る コ ー ド デ ー タ 6 4 s に 基 づ き 受 信 す る伝送信号を所定に遅延し、以上を具備することを特徴とする上述位相調整装置がある。 次に、第5の解決手段を示す。

上述 位 相 検 出 手 段 の 一 態 様 と し て は 、 上 記 遅 延 パ ル ス 信 号 5 0 s と 上 記 フ リ ッ プ ・ フ ロ ッ プ60の出力であるリタイミング信号60sとの両者の論理において、第1に両論理が異 なるときはカウントアップ信号として上記カウンタ64へ供給し、第2に両論理が同一の ときはカウントダウン信号として上記カウンタ64へ供給するXORゲート62である、 ことを特徴とする上述位相調整装置がある。

次に、第6の解決手段を示す。

上述可変遅延手段50の遅延量の一態様としては、少なくともクロックの周期時間に対応 する可変遅延量を備える、ことを特徴とする上述位相調整装置がある。

次に、第7の解決手段を示す。

上述 可 変 遅 延 手 段 5 0 の 遅 延 量 の 一 態 様 と し て は 、 ク ロ ッ ク に 対 す る 遅 延 パ ル ス 信 号 5 0 s の 位 相 が 遅 れ た 位 相 状 態 若 し く は 進 ん だ 位 相 状 態 の 位 相 関 係 で あ る こ と が 判 っ て い る 場 合には、少なくともクロックの周期時間に対応する可変遅延量の1/2を備える、ことを 特徴とする上述位相調整装置がある。

次に、第8の解決手段を示す。

上述カウンタ64の一態様としては、位相を調整する位相調整モードがアサートのときに は当該カウンタのカウント動作を有効にし、位相調整モードがネゲートのときには当該カ ウンタのカウント動作を無効にしてカウンタの出力コードを保持するカウント・イネーブ ル入力端enを備える、ことを特徴とする上述位相調整装置がある。

次 に 、 第 9 の 解 決 手 段 を 示 す 。 こ こ で 第 2 図 と 第 3 図 は 、 本 発 明 に 係 る 解 決 手 段 を 示 し て

上記課題を解決するために、送信側の第1装置と受信側の第2装置との間をクロックに同 期した伝送信号を伝送する位相調整装置において、

第1装置から第2装置へ伝送信号を伝送する線路に挿入する可変遅延手段50を具備し、

第 1 装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続 パルス信号発生手段を具備し、

上記連続パルス信号を上記可変遅延手段50を介して受けた遅延パルス信号50sと、前記遅延パルス信号50sを受信側のクロックによりリタイミングしたリタイミング信号60sとに基づいて上記可変遅延手段50へ遅延量を制御するコードデータ64sを供給する位相制御手段を具備し、

以上を具備することを特徴とする位相調整装置がある。

次に、第10の解決手段を示す。ここで第5図は、本発明に係る解決手段を示している。 上記課題を解決するために、送信側の第1装置と受信側の第2装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、

第 1 装置から第 2 装置へ伝送信号を伝送する線路に挿入する可変遅延手段 5 0 を具備し、第 1 装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段を具備し、

受信側のクロックを受けて所定に遅延した遅延クロック CLK2 bを出力する半固定遅延手段 5 5 を具備し、

上記連続パルス信号を上記可変遅延手段50を介して受けた遅延パルス信号50sと、前記遅延パルス信号50sを上記遅延クロックによりリタイミングしたリタイミング信号60sとに基づいて上記可変遅延手段50へ遅延量を制御するコードデータ64sを供給する位相制御手段を具備し、

以上を具備することを特徴とする位相調整装置がある。

次に、第11の解決手段を示す。ここで第5図は、本発明に係る解決手段を示している。上述半固定遅延手段55の一態様としては、所定複数チャンネルの受信側の第2装置に対して1つ備える構成である、ことを特徴とする上述位相調整装置がある。

次に、第12の解決手段を示す。ここで第2図は、本発明に係る解決手段を示している。 上述連続パルス信号発生手段の一態様は、

前段に備えるマルチプレクサ30からの出力信号を受けて送信側のクロックでリタイミングした伝送信号を第2装置側へ供給するフリップ・フロップ32を具備し、

通常の場合は送信側の第1装置から伝送すべき信号を上記フリップ・フロップ32の入力端へ供給し、連続パルス信号を発生する位相調整モードの場合には上記フリップ・フロップ32の反転出力信号を当該フリップ・フロップ32の入力端へ供給するマルチプレクサ30を具備し、以上を備えることを特徴とする上述位相調整装置がある。

次に、第13の解決手段を示す。ここで第4図は、本発明に係る解決手段を示している。 上述連続パルス信号発生手段の一態様としては、送信側の第1装置の内部回路10から伝送する信号に対して、連続パルス信号が所定期間連続的に発生できるように前記内部回路10を制御して上記連続パルス信号を発生させる、ことを特徴とする上述位相調整装置がある

次に、第14の解決手段を示す。

上述連続パルス信号発生手段の一態様としては、上記位相調整モードのときに送信側の第 1装置側から位相調整用の連続パルス信号を発生する、ことを特徴とする上述位相調整装 置がある。

次に、第15の解決手段を示す。

上述伝送信号の一態様としては、シングル伝送形態の伝送信号、若しくは送信側の第 1 装置と受信側の第 2 装置との間を接続する接続線路が差動伝送形態の伝送信号である、ことを特徴とする上述位相調整装置がある。

次に、第16の解決手段を示す。

上述位相調整装置の一態様としては、第 2 装置と共にLSIに集積する構成である、ことを特徴とする上述位相調整装置がある。

次に、第17の解決手段を示す。

上述送信側の第1装置と上記受信側の第2装置との間を接続する伝送信号の上記接続線路300の一態様としては、ボード上の配線パターン若しくは分離された装置間を接続する

10

20

30

40

配線パターン若しくは分離された装置間を接続するケーブルである、ことを特徴とする上述位相調整装置がある。

次に、第18の解決手段を示す。ここで第2図と第6図は、本発明に係る解決手段を示している。

クロックに同期して装置間若しくは回路間で伝送信号を伝送する半導体試験装置において、上述位相調整装置を備える、ことを特徴とする半導体試験装置がある。

次に、第18の解決手段を示す。ここで第2図と第6図は、本発明に係る解決手段を示している。

上述位相調整装置を適用して、高速のクロックに同期してLSI等の装置間を伝送する伝送信号の位相調整を行う構成を備える、ことを特徴とする半導体試験装置がある。

尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、 実用可能な他の均等物を適用した構成手段としても良い。

発明を実施するための最良の形態

以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容 / 形態は、一例でありその形容 / 形態内容のみに限定するものではない。

本発明について、図 2 と図 3 とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。

図 2 は本発明のクロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例である。尚、ここでも 1 本の伝送信号を受けてクロックでリタイミングする簡明な場合とする。

この要部構成要素は、第1クロックCLK1と、第2クロックCLK2と、調整モード信号ADJ1、ADJ2と、リセット信号RST1、RST2と、第1装置100と、接続線路300と、第2装置200とを備える。

第 1 装置 1 0 0 内の送信部 1 2 0 は、マルチプレクサ 3 0 と、フリップ・フロップ 3 2 とを備えて、連続パルス発生手段を実現している。これにより、調整モード時において第 1 クロック C L K 1 に同期した伝送信号(連続パルス) 3 2 s が発生できる。尚、これら回路は L S I 内に備えることで、容易に適用できる。

マルチプレクサ 3 0 は、第 1 に、調整モード信号 A D J 1 がロウレベルのときは、通常の信号の伝送動作であり、内部回路 1 0 からの入力信号 1 0 s をフリップ・フロップ 3 2 のD入力端へ供給する。

第 2 に、調整モード信号 A D J 1 がハイレベルのときは、連続クロック発生動作であり、フリップ・フロップ 3 2 の反転出力端 q 信号をフリップ・フロップ 3 2 の D 入力端へ供給する。この結果、前回の状態を反転させる信号が入力されることになる結果、位相調整用の連続パルスが発生できる。

フリップ・フロップ 3 2 は、当該 D 入力端の信号 3 0 s を第 1 クロック C L K 1 でリタイミングした伝送信号 3 2 s を出力し、これを接続線路 3 0 0 を通って第 2 装置 2 0 0 へ供給する。この結果、調整モード信号 A D J 1 がハイレベルのときは、図 3 の遅延パルス信号 5 0 s に示すように、連続的なクロック信号が発生できる。尚、当該フリップ・フロップのリセット入力端 R で受けるリセット信号 R S T 1 は、調整モード信号 A D J 1 の切替時に無用のインパルスが発生する可能性を防止するものであるが、実用的には無くても支障は無い。

第 2 装置 2 0 0 の受信部 2 2 0 は、可変遅延手段 5 0 と、フリップ・フロップ 6 0 と、 X O R ゲート 6 2 と、カウンタ 6 4 とを備える。尚、これら回路は L S I 内に備えることで 、容易に適用できる。

可変遅延手段50は、周知の可変遅延回路であり、上記伝送信号32sを接続線路300

20

10

30

40

を通って受ける入力パルス50iを、所定複数ビットのコードデータ64gに基づいて、これに対応する遅延を付与した遅延パルス信号50gを出力する。一例として分解能0.05ナノ秒で、5ビットのコードデータ64gにより1.5ナノ秒程度迄の遅延ができる

全体の可変遅延量は、少なくともクロック周期の1/2の遅延量を備える必要がある。例えば第2クロックCLK2のクロック周期が2ナノ秒としたとき、1/2である1.0ナノ秒の遅延量を少なくとも備える。尚、可変遅延手段50自身の入出力端間の伝搬遅延量は周囲温度の変化に依存して変動するものの、現在の周囲温度で最良の状態に位相調整できるので実用上の支障とはならない。

フリップ・フロップ 6 0 は、上記伝送信号 3 2 s を上記可変遅延手段 5 0 を介して受けて、 第 2 クロック C L K 2 によってリタイミングしたリタイミング信号 6 0 s を内部回路 9 0 へ供給し、且つ X O R ゲート 6 2 の一方の入力端へも供給する。

X O R ゲート、6 2 は、カウンタ6 4 をインクリメント又はデクリメントさせるカウンタ制御信号6 2 s を供給する。即ち、第 1 に、遅延パルス信号 5 0 s とリタイミング信号 6 0 s のレベルが異なる場合にはハイレベルを供給してカウンタ 6 4 をインクリメント動作させ、第 2 に、遅延パルス信号 5 0 s とリタイミング信号 6 0 s のレベルが同一の場合にはロウレベルを供給してカウンタ 6 4 をデクリメント動作させる。

カウンタ 6 4 は、イネーブル入力端 e n 付きの、例えば 5 ビット幅のアップ / ダウンカウンタであって、上記カウンタ制御信号 6 2 s を U / D 入力端で受けて、第 2 クロック C L K 2 の立下がリエッジのタイミングでカウントアップ又はカウントダウン動作する。

調整モード信号 A D J 2 は、イネーブル入力端 e n に供給する。第 1 に、調整モード信号 A D J 2 がハイレベルのときは、自動位相調整の動作中であり、カウンタ 6 4 は上記自動 位相調整用の連続パルス 3 2 s を受けて所定にカウント動作が行われ、数クロック程度の 短時間で自動位相調整された位相状態に至り、そのコード値の前後± 1 で収束動作を繰り返している。第 2 に、調整モード信号 A D J 2 がロウレベルのときは、通常の信号の伝送動作であり、カウンタ 6 4 は自動位相調整された位相状態のコード値を保持する保持レジスタとなる。

リセット信号 R S T 2 は、自動位相調整の開始に先立って、カウンタ 6 4 のリセット入力端 R へパルス的に供給して自動位相調整の開始の初期コード値を与えるものである。この初期コード値としては、全遅延量の中間値近くが望ましい。例えば 5 ビットコードが " 0 0 0 0 0 "で 0 ナノ秒とし、 " 1 1 1 1 1 "で 1 . 5 ナノ秒としたとき、初期コード値は中間値付近の例えば " 1 0 0 0 0 "の 0 . 8 ナノ秒程度のコード値を使用する。従って、5 ビットコードの M S B ビットは、例えば反転出力信号若しくはインバータ等(図示せず)で反転させて可変遅延手段 5 0 へ供給する。

次に、図3の自動位相調整(自動補正)の開始から収束状態に至る迄のタイミングチャートを参照して説明する。

図 3 ( a ) は、図 3 ( b ) に示すように、当初の遅延パルス信号 5 0 s が目的の位相状態から位相量 J のタイミングだけ遅れている場合である。

図 3 ( a ) のタイミングチャートは、コードデータ 6 4 s がリセット信号 R S T 2 により 初期状態にリセットされたコード値 " 0 "の直後からの自動位相調整を示している。この 開始時点では、連続パルスの遅延パルス信号 5 0 s の位相位置は、図示例の位相位置に存在するものとする。

この場合において、調整すべき目的とする位相位置は、図3(b)に示すように、第2クロックCLK2の立ち上がリエッジに対して遅延パルス信号50sの中央部Kが来るように位相調整されれば良い。従って、図3(b)に示す当初状態に対して位相量」をシフトする必要がある。従って、カウンタ64をカウントアップする方向に自動位相調整するように動作する必要がある。

先ず、図3 (a) における第 1 サイクルでは、第 2 クロック C L K 2 の立ち上がりで遅延パルス信号 5 0 s をラッチ出力する結果、第 2 クロック C L K 2 の立下がり時点では X O R ゲート 6 2 のカウンタ制御信号 6 2 s はハイレベルとなるのでインクリメント動作する

10

20

30

40

30

40

50

。この結果、コードデータ64sは ″ 1 ″となる。これを受ける可変遅延手段 5 0 によって少し遅延増加された遅延パルス信号 5 0 s (図 3 A 参照)がフリップ・フロップ 6 0 の入力端 D へ供給される。

次の第2サイクルでは、前記と同様に第2クロックCLK2の立下がり時点ではXORゲート62のカウンタ制御信号62sは、同じくハイレベルとなるのでインクリメント動作する。この結果、コードデータ64sは "2"となる。これを受ける可変遅延手段50によって更に少し遅延増加された遅延パルス信号50s(図3B参照)がフリップ・フロップ60の入力端Dへ供給される。

以後の第 3 サイクルから第 n サイクルにおいても、 X O R ゲート 6 2 のカウンタ制御信号 6 2 s は、同じくハイレベルとなるのでインクリメント動作して、コードデータ 6 4 s は " 3 "、 " 4 "、…、 " n - 1 "、 " n "と進んでいく(図 3 C、 D、 E 参照)。

次に、第 n + 1 サイクルでは、第 2 クロック C L K 2 の立下がり時点では X O R ゲート 6 2 のカウンタ制御信号 6 2 s はロウレベルに変化するので今度はデクリメント動作となる。この結果、コードデータ 6 4 s は " n " から " n - 1 "になる。この結果、可変遅延手段 5 0 によって少し遅延減少された遅延パルス信号 5 0 s (図 3 F 参照)がフリップ・フロップ 6 0 の入力端 D へ供給される。

次に、第 n + 2 サイクルでは、第 2 クロック C L K 2 の立下がり時点では X O R ゲート 6 2 のカウンタ制御信号 6 2 s はハイレベルに変化するのでインクリメント動作に変化する。この結果、コードデータ 6 4 s は " n - 1 " から " n " となる。これを受ける可変遅延手段 5 0 によって少し遅延増加された遅延パルス信号 5 0 s (図 3 G 参照)がフリップ・フロップ 6 0 の入力端 D へ供給される。

以後のサイクルでは、 n + 1 サイクルと、 n + 2 サイクルの繰り返し動作となる。尚、 X O R ゲート 6 2 のカウンタ制御信号 6 2 s は、ギリギリのタイミングでインクリメント動作 / デクリメント動作しているので、 1 サイクルのサイクルずれを生じる場合がある。この為、調整モード信号 A D J 2 をハイレベルからロウレベルにした調整終了のタイミングによっては、 ± 1 カウント分の位相ずれを生じる場合があるが、 実用的には十分な位相調整が実現できている。

上記の結果、第2クロックCLK2の立ち上がりエッジに対して、図3(b)に示すように、遅延パルス信号50sの中央部Kが来るように位相調整されることとなる。この結果、受信側において、安定した最適なタイミングで伝送信号を受けることができる大きな利点が得られる。

次に、図3 ( c ) に示す例は、当初の遅延パルス信号 5 0 s が目的の位相状態から位相量 M のタイミングだけ進んでいる場合である。

この場合には、上述した図3(a)のタイミングチャートの説明において、 X O R ゲート 6 2 のカウンタ制御信号 6 2 s がロウレベルとなるのでデクリメント動作から開始していく。従って、デクリメント動作からの開始の他は上述と同様であるからして説明を省略する。この場合においても収束状態においては、第 2 クロック C L K 2 の立ち上がりエッジに対して遅延パルス信号 5 0 s の位相の中央部 N となるように位相調整される。従って、当初の遅延パルス信号 5 0 s は、図 3 ( c )に示すように、位相量 M の手前側のイミング位置に自動位相調整されることとなる。

この結果、第2クロックCLK2の立ち上がりエッジに対して、図3(c)に示すように、遅延パルス信号50sの中央部Nが来るように位相調整されることとなる。この結果、受信側において、安定した最適なタイミングで伝送信号を受けることができる大きな利点が得られる。従って、セットアップ・タイムやホールド・タイムが安定したタイミング条件で、第2クロックCLK2によってリタイミングできる。また、伝送信号の反射によるジッタや波形歪み等が存在していても、遅延パルス信号50sの中央部Nでリタイミングする為、安定した動作が可能となる。

上述発明構成によれば、当初の遅延パルス信号 5 0 s の全ての位相状態、即ち、受信側で受信する伝送信号と、これをリタイミングする受信側のクロックとの位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延等が自

30

40

50

動 的 に 補 正 さ れ た 状 態 に 、 可 変 遅 延 手 段 5 0 の 遅 延 量 が セ ッ ト さ れ る 結 果 、 安 定 し た 最 適 条 件 で 伝 送 信 号 を 受 信 す る こ と が で き る 位 相 調 整 装 置 が 実 現 で き る 大 き な 利 点 が 得 ら れ る 。回路動作の信頼性が格段に向上できる。

しかも、上記自動位相調整は、電源投入後に随時実施することが可能であるからして、両 者の位相関係が変動する種々の位相変動要因、例えば電源電圧条件、周囲温度条件、第1 装 置 側 若 し く は 第 2 装 置 側 若 し く は ク ロ ッ ク 供 給 源 の ボ ー ド 交 換 、 そ の 他 が あ っ て も 、 最 良の位相関係に調整できる大きな利点が得られる。

更に、クロック周期を変更して運用する場合においても、クロック周期の変更後に上記自 動位相調整を実行することで安定した動作が可能となる。

尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるもの ではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応 用してもよい。

例 え ば 、 上 述 実 施 例 で は 、 伝 送 信 号 は シ ン グ ル 伝 送 形 態 の 場 合 で あ っ た が 、 差 動 伝 送 形 態 の伝送信号の場合においても、受端で差動伝送形態からシングル伝送形態に変換すること で、上述同様にして適用できる。

ま た 、 収 束 す る 迄 に 必 要 な 数 十 パ ル ス 程 度 の 連 続 パ ル ス を 、 第 1 装 置 1 0 0 の 内 部 回 路 1 0 から発生制御できる場合においては、図 4 の構成例に示すように、第 1 装置 1 0 0 の内 部には、図2に示すような送信部120及び調整モード信号ADJ1、リセット信号RS T 1 を 設 け る 必 要 性 は 無 い 。

ま た 、 第 2 ク ロ ッ ク C L K 2 と 遅 延 パ ル ス 信 号 5 0 s と の 位 相 関 係 が 、 常 に 図 3 ( b ) に 示すような位相関係であることが判っている場合の伝送信号の位相調整装置においては、 インクリメント動作のみであるからして、所望により可変遅延手段 5 0 の全遅延量を 1 / 2に削減する構成としても良い。この場合には、可変遅延手段50の回路規模を半減でき る利点が得られる。

逆に、 第 2 クロック C L K 2 と遅延パルス信号 5 0 s との位相関係が、常に図 3 ( c )に 示すような位相関係であることが判っている場合の伝送信号の位相調整装置においては、 デ ク リ メ ン ト 動 作 の み で あ る か ら し て 、 所 望 に よ り 可 変 遅 延 手 段 5 0 の 全 遅 延 量 を 1 / 2 に削減する構成としても良い。この場合にも、可変遅延手段50の回路規模を半減できる 利点が得られる。

また、 図 5 の他の構成例に示すように、 多数チャンネルの第 2 装置 2 0 0 が存在し、各々 の位相調整を行う構成において共通使用される第2クロックCLK2に対して半固定遅延 手 段 55を追加 して 挿入する 構成 手段 でも 実現 できる。 この 構成 手段 は、 多数 チャン ネル の各接続線路300の遅延誤差が類似している場合に有効である。

各 チ ャ ン ネ ル の 可 変 遅 延 手 段 5 0 の 可 変 遅 延 量 は 、 例 え ば 1 / 2 程 度 に 少 な く し 、 変 わ り に共通使用される第2クロックCLK2用の半固定遅延手段55の遅延量の設定を外部か ら制御することで、共通して使用されるリタイミング用の遅延クロックCLK2b自体の 位相を調整する。

従って、一方の可変遅延手段50は、主に各接続線路300間の遅延ばらつき調整用とな り、 他 方 の 半 固 定 遅 延 手 段 5 5 は 、 主 に 全 チ ャ ン ネ ル 共 通 的 に 位 相 が ず れ る 要 素 の 補 正 用 と な る 。 こ こ で 、 全 チ ャ ン ネ ル 共 通 的 な 位 相 ず れ 要 素 と し て は 、 例 え ば 電 源 電 圧 条 件 、 周 囲 温 度 条 件 、 第 1 装 置 側 若 し く は 第 2 装 置 側 若 し く は ク ロ ッ ク 供 給 源 の ボ ー ド 交 換 、 そ の

これによれば、 多数チャンネル 備える可変遅延手段 5 0 の可変遅延量を低減できる結果、 回路規模が低減でき、より安価に構成できる。

尚、所望により、可変遅延手段50の遅延量が中間付近で収束するように、何れか1チャ ン ネ ル の コ ー ド デ ー 夕 6 4 s を 読 出 し す る 読 出 し 回 路 を 備 え 、 こ れ に 基 づ い て 半 固 定 遅 延 手段55の設定を制御しても良い。

産業上の利用可能性

本発明は、上述の説明内容からして、下記に記載される効果を奏する。

上述説明したように本発明によれば、第1装置からの伝送信号32sを受けてリタイミン

グする受信側の第 2 クロック C L K 2 とフリップ・フロップ 6 0 の位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように両者の位相関係を自動的に補正できる伝送信号の位相調整装置が実現できる。従って、回路動作の信頼性が格段に向上できる。

また、上記自動位相調整は、電源投入後に随時実施することが可能であるからして、両者の位相関係を変動する種々の位相変動要因、例えば電源電圧条件、周囲温度条件、第1装置側若しくは第2装置側若しくはクロック供給源のボード交換、等があっても、最良の位相関係に再調整できる大きな利点が得られる。

従って、本発明の技術的効果は大であり、産業上の経済効果も大である。

#### 【図面の簡単な説明】

図 1 は、従来の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例。


図 2 は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例。


図 3 は、図 2 の動作を説明する、自動位相調整(自動補正)の開始から収束状態に至る迄のタイミングチャート。

図 4 は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の他の構成例。


図 5 は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の他の構成例。

図6は、半導体試験装置の代表的な概念構成図である。





20



# 【国際調査報告】

	INTERNATIONAL SEARCH REPO	RT	International application No.	
		~~		202/12121
	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H04L7/00			
	to International Patent Classification (IPC) or to both n	national classification a	nd IPC	
	S SEARCHED	<u> </u>		
	locumentation searched (classification system followed C17 H04L7/00	l by classification symb	ools)	
Jits Koka	tion searched other than minimum documentation to the uyo Shinan Koho 1926–1996 i Jitsuyo Shinan Koho 1971–2003	Jitsuyo Shina Toroku Jitsuy	ın Toroku Koh vo Shinan Koh	o 1996–2003 o 1994–2003
	data base consulted during the international search (nan	ne of data base and, wh	iere practicable, sea	rch terms used)
Category*	Citation of document, with indication, where a	ppropriate, of the releva	ant passages	Relevant to claim No.
X Y A	JP 2000-196571 A (Hitachi, Ltd.), 14 July, 2000 (14.07.00), Fig. 1 and the explanations thereof (Family: none)		1-3,9,13 4-8 10-12	
Y	JP 3-145818 A (Northern Telecom Ltd.), 21 June, 1991 (21.06.91), Figs. 1, 5 and the explanations thereof ε US 5081655 A ε CA 2001266 A		4-8	
Y	JP 2000-101554 A (Matsushita Electric Industrial Co., Ltd.), 07 April, 2000 (07.04.00), Figs. 4, 5 and the explanations thereof (Family: none)		5	
× Furth	er documents are listed in the continuation of Box C.	See patent fam	tily annex.	
* Special categories of cited documents:  ** Special categories of cited documents of the grant state of the act which is not considered to be of particular relevance; the document of the policial of the special filing of the categories of the cat			he application but cited to erlying the invention claimed invention cannot be red to involve an inventive.  Laimed invention cannot be when the document is documents, such a skilled in the art family.	
	ailing address of the ISA/ nese Patent Office	Authorized officer		
Facsimile No. Telephone No.				

Form PCT/ISA/210 (second sheet) (July 1998)

# INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/12121

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
X A	JP 9-247140 A (Mitsubishi Electric Corp.), 19 September, 1997 (19.09.97), Fig. 4 and the explanations thereof (Family: none)	10-13
A	JP 2000-151372 A (Oki Electric Industry Co., Ltd.), 30 May, 2000 (30.05.00), Full text (Family: none)	1-13
A	JP 11-355258 A (Hitachi, Ltd.), 24 December, 1999 (24.12.99), Full text (Family: none)	1-13
A	JP 11-355130 A (Nippon Telegraph And Telephone Corp.), 24 December, 1999 (24.12.99), Full text (Family: none)	1-13

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

	国際調査報告	国際出願番号	PCT/JP0	2/12121
A. 発明の)				
In	t. C17 H04L7/00			
調査を行った	〒った分野 最小限資料(国際特許分類(IPC)) t, Cl <sup>7</sup> H04L7/00			
最小限資料以外 日本 日本 日本	最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新業公報 1926-1996年 日本国実用新業公報 1971-2003年 日本国実用新業登録会報 1996-2003年			
	国登録実用新案公報 1994-20 用した電子データベース (データベースの名称			
<ul><li>C. 関連する</li></ul>	5と認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連する	ときは、その脚連する	節所の表示	関連する 請求の範囲の番号
X Y	JP 2000-196571 A 0.07.14,第1図とその説明 (ファミリーなし)		作所)200	1-3, 9, 13 4-8
A				10-12
Y	JP 3-145818 A (ノー 1991. 06. 21, 第1図、第 &US 5081655 A &C	5図とそれらの説明	明	4-8
x C欄の続き	にも文献が列挙されている。	□ パテントファ	ミリーに関する別	紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出属日前の出願または特許であるが、国際出属日 以後に公表されたものではなく、発明の原理又は埋め、後に公表されたもの 「E」国際出産日前の出願または特許であるが、国際出属日 以後に公表されたもの 「E」国際出産日前の出願または特許であるが、国際出版日 シ環体のために引用するもの理解のために対用するものは、一般に関連のある文献であって、当該文献と他の1 大会(自由を付す) 「O」口環による開示、使用、展示等に言及する文献 「P」国際出版日前で、かつ優先権の主張の基礎となる出版 「企」同一パテントファミリー文献				花明の原理又は理論 当該文献のみで発明 さられるもの 当該文献と他の1以 自明である組合せに
国際調査を完了	した日 18.02.03	国際調査報告の発送日	04.0	3.03
日本国 重	- 名奈及びあて先  特許庁(ISA/JP)  優番号100-8915  千代田区機が関三丁目4番3号	特許庁審査官(権限の 阿 部 電話番号 03-35	弘(語	5K 9382 内線 3555

様式PCT/ISA/210 (第2ページ) (1998年7月)

国際調查報告		国際出願番号 PCT/JP02/12121		
C(続き).	. 関連すると認められる文献			
引用文献の カテゴリー*	January Company of Com		関連する 請求の範囲の番号	
Y	JP 2000-101554 A(松下 00.04.07,第4図、第5図とそれ (ファミリーなし)		5	
X	JP 9-247140 A (三菱電機構 9.19,第4図とその説明	式会社) 1997.0	10-13	
A	(ファミリーなし)		1-9	
A	JP 2000-151372 A (沖電 0.05.30,全文を参照 (ファミリーなし)	(気工業株式会社) 200	1-13	
A	JP 11-355258 A (株式会社 12.24,全文を参照 (ファミリーなし)	:日立製作所)1999.	1-13	
A	JP 11-355130 A(日本電信 9.12.24,全文を参照 (ファミリーなし)	電話株式会社)199	1-13	

様式PCT/ISA/210 (第2ページの続き) (1998年7月)

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。