

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2014 年 10 月 16 日 (16.10.2014)



(10) 国际公布号
WO 2014/166168 A1

- (51) 国际专利分类号:
H01L 29/786 (2006.01) H01L 21/02 (2006.01)
- (21) 国际申请号: PCT/CN2013/077730
- (22) 国际申请日: 2013 年 6 月 24 日 (24.06.2013)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201310123873.7 2013 年 4 月 10 日 (10.04.2013) CN
- (71) 申请人: 合肥京东方光电科技有限公司 (HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国安徽省合肥市铜陵北路 2177 号, Anhui 230012 (CN)。京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。
- (72) 发明人: 孟庆超 (MENG, Qingchao); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。罗强强 (LUO, Qiangqiang); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。
- (74) 代理人: 北京市柳沈律师事务所 (LIU, SHEN & ASSOCIATES); 中国北京市朝阳区北辰东路 8 号汇宾大厦 A0601, Beijing 100101 (CN)。

- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第 21 条(3))。

(54) Title: THIN-FILM TRANSISTOR, ARRAY BASE PLATE, PREPARATION METHOD AND DISPLAY APPARATUS

(54) 发明名称: 薄膜晶体管、阵列基板、制备方法以及显示装置




图 2 / Fig. 2

(57) Abstract: Provided are a thin-film transistor, an array base plate, a preparation method, and a display apparatus. The thin-film transistor comprises a base plate and a gate layer, a source layer and a drain layer disposed on the base plate, the source layer and the drain layer being disposed on different layers, and the drain layer and the gate layer being disposed on the same layer.

(57) 摘要: 提供一种薄膜晶体管、阵列基板、制备方法以及显示装置。该薄膜晶体管包括基板 (1) 上的栅极层 (2)、源极层 (6)、漏极层 (3), 源极层 (6) 和漏极层 (3) 设置在不同的层上且漏极层 (3) 与栅极层 (2) 同层设置。

WO 2014/166168 A1

薄膜晶体管、阵列基板、制备方法以及显示装置

技术领域

- 5 本发明属于显示技术领域，具体涉及一种薄膜晶体管及其阵列基板、它们各自的制备方法以及包括该阵列基板的显示装置。

背景技术

- 随着科学技术的发展，平板显示装置已取代笨重的 CRT(Cathode Ray
10 Tube ,阴极射线管)显示装置日益深入人们的日常生活中。目前，常用的平板显示装置包括 LCD(Liquid Crystal Display: 液晶显示装置)和 OLED(Organic Light-Emitting Diode: 有机发光二极管)显示装置。

- 在成像过程中，LCD 显示装置和有源矩阵驱动式 OLED (Active Matrix Organic Light Emission Display, 简称 AMOLED) 显示装置中的每一像素点都
15 由集成在阵列基板中的薄膜晶体管 (Thin Film Transistor: 简称 TFT) 来驱动，从而实现图像显示。薄膜晶体管作为发光控制开关，是实现 LCD 显示装置和 OLED 显示装置显示的关键，直接关系到高性能显示装置的发展方向。

- 如图 1A 所示，薄膜晶体管包括基板 1 以及在基板 1 上形成的栅极层 2、栅极绝缘层 4、有源层以及相应的隔绝层 (即复合层 5)、源极层 6、漏极层 3。
20 目前，薄膜晶体管中的源极 (Source) 和漏极 (Drain) 通常设置在同一层中，例如形成中间间隔有间隙或沟槽的漏极层 6 和源极层 3。相应的，现有的薄膜晶体管的制备工艺中，通过成膜步骤形成源漏极膜层，然后对源漏极膜层进行曝光、显影、刻蚀步骤形成中间有间隙或沟槽的源漏极，从而形成位于同一层中的互相分离的源极和漏极。

- 25 如图 1B 所示，阵列基板包括上述的薄膜晶体管 (TFT) 以及钝化层 7、像素电极层 8，其中，钝化层 7 中设置于 TFT 的上方，钝化层 7 中还开设有过孔 9，像素电极层 8 设置于钝化层 7 的上方，TFT 的漏极层 3 与像素电极层 8 通过过孔 9 连接。

- 但是，受目前工艺设备与工艺能力的限制，沟道 (被限制在源极和漏极
30 之间的导电区域称为沟道) 常出现未被完全刻蚀的现象，使得源极和漏极出

现桥连 (Bridge) 现象, 导致像素 (Pixel) 出现亮点不良, 降低产品质量等级 (例如: 产品质量等级从 P 级降到 S 级)。因此, 如何保证薄膜晶体管中源极和漏极之间能完全阻断, 提高产品质量成为目前业界亟待解决的问题。

5 发明内容

本发明的目的是提供一种薄膜晶体管、阵列基板、制备方法以及显示装置, 该薄膜晶体管以及相应的阵列基板中源极与漏极之间能完全阻断, 从而保证源极与漏极之间不会出现桥连现象, 提高了显示装置的产品质量。

根据本发明的第一方面, 提供一种薄膜晶体管, 包括基板以及设置于所述基板上的栅极层、源极层、漏极层, 其中所述源极层与所述漏极层设置在不同的层上且所述漏极层与所述栅极层同层设置。

在一个示例中, 所述漏极层与所述栅极层之间开有间隙; 所述源极层设置在所述栅极层的上方, 所述源极层与所述栅极层之间设置有栅极绝缘层以及复合层, 所述栅极绝缘层设置于所述栅极层上方以及复合层的下方, 所述复合层从所述栅极绝缘层覆盖所述间隙并部分延伸至所述漏极层上方。

在一个示例中, 所述栅极层、源极层和漏极层均采用钼、钼铌合金、铝、铝钽合金、钛和铜中的至少一种材料形成, 所述栅极层、源极层和漏极层的厚度范围为 2000 ~ 10000 Å。

在一个示例中, 所述复合层包括有源层以及设置于所述有源层上方的欧姆接触层, 所述有源层采用非晶硅材料形成, 所述有源层的厚度范围为 200 ~ 3000 Å; 所述欧姆接触层采用掺杂磷元素的非晶硅材料形成, 所述欧姆接触层的厚度范围为 200 ~ 3000 Å。

在一个示例中, 所述复合层包括有源层以及设置于所述有源层上方的刻蚀阻挡层, 所述有源层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成, 所述有源层的厚度范围为 100 ~ 2000 Å; 所述刻蚀阻挡层采用硅氧化物、硅氮化物、钪氧化物、铝氧化物中的至少两种材料形成, 所述刻蚀阻挡层的厚度范围为 500 ~ 4000 Å。

在一个示例中, 其特征在于, 所述栅极绝缘层为单层、双层或多层, 采用硅氧化物、硅氮化物、钪氧化物、硅氮氧化物、铝氧化物中的至少一种材料形成, 所述栅极绝缘层的厚度范围为 2000 ~ 6000 Å。

根据本发明的第二方面，提供一种阵列基板，包括上述的薄膜晶体管。

在一个示例中，所述阵列基板还包括钝化层，所述钝化层设置在所述源极层与所述漏极层的上方，所述钝化层对应着漏极层的区域开设有过孔，所述钝化层采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少两种材料形成，所述钝化层的厚度范围为 1000 ~ 4000 Å。

在一个示例中，所述阵列基板还包括像素电极层，所述像素电极层设置在所述钝化层上方，所述漏极层与所述像素电极层通过过孔连接，所述像素电极层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成，所述像素电极层的厚度范围为 300 ~ 1500 Å。

10 根据本发明的第三方面，提供一种显示装置，包括上述的阵列基板。

根据本发明的第四方面，提供一种薄膜晶体管的制备方法，包括将所述源极层与所述漏极层形成在不同的层上且将栅极层与漏极层形成在同一层上的步骤。

15 在一个示例中，所述将所述源极层与所述漏极层形成在不同的层上且将栅极层与漏极层形成在同一层上的步骤包括：

通过一次构图工艺同时形成所述栅极层和所述漏极层的图形，以及通过另一次构图工艺形成所述源极层的图形。

根据本发明的第五方面，提供一种薄膜晶体管的制备方法，包括：

20 在基板上形成栅极层以及漏极层的图形，所述栅极层与所述漏极层之间具有间隙或沟槽；

在所述栅极层上形成栅极绝缘层的图形；

在所述栅极绝缘层与部分所述漏极层上形成复合层的图形；

在所述复合层上对应着所述栅极层的区域形成源极层的图形。

25 在一个示例中，所述在基板上形成栅极层以及漏极层的图形，所述栅极层与所述漏极层之间具有间隙或沟槽的步骤包括：在基板上形成电极金属膜，通过一次构图工艺形成包括栅极层和漏极层的图形。

在一个示例中，所述在所述栅极层上形成栅极绝缘层的图形的步骤包括：形成栅极绝缘层膜，通过一次构图工艺在所述栅极层上形成栅极绝缘层的图形。

30 在一个示例中，所述在所述栅极绝缘层与部分所述漏极层上形成复合层

的图形的步骤包括：形成复合层膜，所述复合层膜包括有源层膜以及设置于所述有源层膜上方的欧姆接触层膜，通过一次构图工艺在在所述栅极绝缘层与部分所述漏极层上形成复合层的图形。

5 在一个示例中，所述在所述栅极绝缘层与部分所述漏极层上形成复合层的图形的步骤包括：形成复合层膜，所述复合层膜包括有源层膜以及设置于所述有源层膜上方的刻蚀阻挡层膜，通过一次构图工艺在在所述栅极绝缘层与部分所述漏极层上形成复合层的图形。

10 在一个示例中，所述在所述复合层上对应着所述栅极层的区域形成源极层的图形的步骤包括：形成电极金属膜，通过一次构图工艺在所述复合层上对应着所述栅极层的区域形成源极层图形。

根据本发明的第六方面，提供一种阵列基板的制备方法，包括上述的薄膜晶体管的制备方法。

在一个示例中，还包括如下步骤：

15 在所述源极层、未被所述源极层覆盖的部分复合层以及未被所述复合层覆盖的部分漏极层上形成钝化层的图形；

在所述钝化层中形成过孔，在所述钝化层上方形成包括像素电极层的图形，所述漏极层与所述像素电极层通过过孔连接。

20 在一个示例中，所述在所述源极层、未被所述源极层覆盖的部分复合层以及未被所述复合层覆盖的部分漏极层上形成钝化层的图形的步骤包括：形成钝化层膜，通过一次构图工艺在所述源极层、未被所述源极层覆盖的部分复合层以及未被所述复合层覆盖的部分漏极层上形成包括钝化层以及过孔的图形。

25 在一个示例中，所述在所述钝化层中形成过孔，在所述钝化层上方形成像素电极层的图形，所述漏极层与所述像素电极层通过过孔连接的步骤包括：在完成步骤 S5) 的基板上形成透明导电膜，通过一次构图工艺在所述钝化层上方形成像素电极层的图形，所述漏极层与所述像素电极层通过过孔连接。

附图说明

30 为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，

而非对本发明的限制。

图 1A 为现有技术中薄膜晶体管的剖视图；

图 1B 为现有技术中阵列基板的剖视图；

图 2 为本发明实施例 1 中阵列基板的剖视图；

5 图 3A、3a 分别为形成栅极层和漏极层的阵列基板的剖视图与平面示意图；

图 3B、3b 分别为形成栅极绝缘层的阵列基板的剖视图与平面示意图；

图 3C-3E 为形成源极层的阵列基板的剖视图；

图 3e 为形成源极层的阵列基板的平面示意图；

10 图 3F、3f 分别为形成复合层的阵列基板的剖视图与平面示意图；

图 3G、3g 分别为形成钝化层和过孔的阵列基板的剖视图与平面示意图；

图 3H、3h 分别为形成像素电极层的阵列基板的剖视图与平面示意图；

图 4 为具有多个 TFT 阵列的阵列基板的平面示意图。

附图标记：P1,1 - 基板；P2,2 - 栅极层；P3,3 - 漏极层；P4,4-栅极绝缘
15 层；P5,5 - 复合层；50-复合层膜；P6,6 - 源极层；60-电极金属膜；P7,7 - 钝
化层；P8,8 - 像素电极层；P9,9 - 过孔；21-栅极扫描线；61-数据线。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发
20 明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，
所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描
述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获
得的所有其他实施例，都属于本发明保护的范围。

25 实施例 1:

本实施例提供一种薄膜晶体管，包括基板以及设置于所述基板上的栅极
层、源极层、漏极层，所述源极层与所述漏极层设置在不同的层上，且所述
漏极层与所述栅极层同层设置。

还提供一种阵列基板，包括上述的薄膜晶体管。

30 如图 2 所示，在薄膜晶体管中，所述漏极层 3 与所述栅极层 2 同层设置

在所述基板 1 上, 所述漏极层 3 与所述栅极层 2 之间开有间隙或沟槽; 所述源极层 6 设置在所述栅极层 2 的上方, 所述源极层 6 与所述栅极层 2 之间设置有栅极绝缘层 4 以及复合层 5, 所述栅极绝缘层 4 设置于所述栅极层 2 上方以及复合层 5 的下方, 所述复合层 5 从所述栅极绝缘层 4 覆盖所述间隙或沟槽并部分延伸至所述漏极层 3 上方。

其中, 所述栅极层 2、源极层 6 和漏极层 3 均可采用钼、钼铌合金、铝、铝钼合金、钛和铜中的至少一种材料形成, 所述栅极层 2、源极层 6 和漏极层 3 的厚度范围为 $2000 \sim 10000 \text{ \AA}$ 。

在本实施例中, 所述复合层 5 包括有源层以及设置于所述有源层上方的刻蚀阻挡层, 所述有源层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成, 所述有源层的厚度范围为 $100 \sim 2000 \text{ \AA}$; 所述刻蚀阻挡层可采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少两种材料形成, 所述刻蚀阻挡层的厚度范围为 $500 \sim 4000 \text{ \AA}$ 。

所述栅极绝缘层 4 可为单层、双层或多层, 可采用硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物中的至少一种材料形成, 所述栅极绝缘层 4 的厚度范围为 $2000 \sim 6000 \text{ \AA}$ 。

本实施例中的阵列基板中包括上述的 TFT, 还包括钝化层 7 以及像素电极层 8, 所述钝化层 7 设置在所述源极层 6 与所述漏极层 3 的上方, 所述钝化层 7 对应着漏极层 3 的区域开设有过孔 9, 所述钝化层 7 可采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少两种材料形成, 所述钝化层 7 的厚度范围为 $1000 \sim 4000 \text{ \AA}$ 。

所述像素电极层 8 设置在所述钝化层 7 上方, 所述漏极层 3 与所述像素电极层 8 通过过孔 9 连接, 所述像素电极层 8 可采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成, 所述像素电极层 8 的厚度范围为 $300 \sim 1500 \text{ \AA}$ 。

相应的, 上述薄膜晶体管的制备方法, 包括将所述栅极层 2 与所述漏极层 3 形成在同一层上的步骤; 上述阵列基板的制备方法, 除了上述薄膜晶体管的制备方法的步骤外, 同时还包括形成所述钝化层 7、所述过孔 9 以及将所述漏极层 3 与所述像素电极层 8 通过过孔 9 连接的步骤。

在一个示例中, 薄膜晶体管的制备方法即分别采用两次构图工艺在基板

1 上形成包括栅极层 2、漏极层 3 以及源极层 6 的图形，其中一次构图工艺同时形成包括所述栅极层 2 和所述漏极层 3 的图形，另一次构图工艺形成包括所述源极层 6 的图形。

在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。

如图 3A-3h 所示，上述阵列基板的制备方法例如包括如下步骤（其中步骤 S1）-步骤 S5）即形成薄膜晶体管的步骤）：

10 步骤 S1）：在基板 1 上形成包括栅极层 2 以及漏极层 3 的图形，所述栅极层 2 与所述漏极层 3 之间开有间隙或沟槽。

在该步骤中：先在基板 1 上形成电极金属膜，采用普通掩模板通过一次构图工艺形成包括栅极层 2、栅极扫描线 21 和漏极层 3 的图形，如图 3A、3a 所示。其中，采用沉积、溅射或热蒸发的方法在基板 1 上形成电极金属膜。

15 这里，为能更突出地示意本实施例中阵列基板在制备过程中的剖面结构，剖面图 3A 与平面图 3a 的比例设置为不同的比例；同时，为便于了解薄膜晶体管的各层之间的位置关系，各平面图中的各层设置为具有一定透明度，以下各平面图与各剖面图与此同。

步骤 S2）：在所述栅极层 2 上形成包括栅极绝缘层 4 的图形。

20 在该步骤中：在完成步骤 S1）的基板 1 上形成栅极绝缘层膜（FGI Deposition），即在所述栅极层 2 上形成栅极绝缘层 4，如图 3B、3b 所示。其中，形成栅极绝缘层膜可采用等离子体增强化学气相沉积法，栅极绝缘层 4 可利用普通掩模板通过一次光刻工艺形成。

25 步骤 S3）：在所述栅极绝缘层 4 与部分所述漏极层 3 上形成包括复合层 5 的图形。

在该步骤中：在完成步骤 S2）的基板 1 上形成复合层膜 50，形成复合膜层可以采用沉积、溅射或热蒸发等方法，如图 3C 所示，所述复合层膜 50 包括有源层膜以及设置于所述有源层膜上方的刻蚀阻挡层膜（沉积过程中分别依次沉积），可利用普通掩模板通过一次构图工艺在所述栅极绝缘层 4 与部分所述漏极层 3 上形成包括复合层 5 的图形，如图 3F、3f 所示。当然，也可

采用其他能够实现本结构的掩模板，例如半色调掩模板。

步骤 S4): 在所述复合层 5 上对应着所述栅极层 2 的区域形成包括源极层 6 的图形。

在该步骤中：在完成步骤 S3) 的基板 1 上形成电极金属膜 60，如图 3D 所示，可利用普通掩模板通过一次构图工艺在在所述复合层 5 上对应着所述栅极层 2 的区域形成包括源极层 6 和数据线 61 的图形，如图 3E、3e 所示。其中，采用沉积、溅射或热蒸发的方法在基板 1 上形成电极金属膜。当然，也可采用其他能够实现本结构的掩模板。

应该理解的是，为了简化工艺流程，在步骤 S3) 和步骤 S4) 中，实际可以采用先形成复合层膜 50 (如图 3C 所示)，然后形成电极金属膜 60 (如图 3D 所示)；接着采用构图工艺先形成包括相对上层的源极层 6 和数据线 61 的图形 (如图 3E、3e 所示)，然后采用构图工艺再形成包括相对下层的复合层 5 的图形 (如图 3F、3f 所示) 的工艺流程，具体步骤这里不再详述。

至此，薄膜晶体管即制备完成，并预先形成了栅极扫描线 21 和数据线 61，以方便阵列基板的布线。

步骤 S5): 在所述源极层 6、未被所述源极层 6 覆盖的部分复合层 5 以及未被所述复合层 5 覆盖的部分漏极层 3 上形成包括钝化层 7 以及过孔 9 的图形。

在该步骤中：在完成步骤 S4) 的基板 1 上形成钝化层膜 (PVX Deposition)，可利用普通掩模板通过一次构图工艺在所述源极层 6、未被所述源极层 6 覆盖的部分复合层 5 以及未被所述复合层 5 覆盖的部分漏极层上形成包括钝化层 7 的图形，并采用刻蚀方式在所述钝化层 7 中形成包括过孔 9 的图形。其中，采用沉积、溅射或热蒸发的方法形成钝化层膜。当然，也可采用其他能够实现本结构的掩模板。

步骤 S6): 在所述钝化层 7 上方形成包括像素电极层 8 的图形，所述漏极层 3 与所述像素电极层 8 通过所述过孔 9 连接。

在该步骤中，在完成步骤 S5) 的基板 1 上形成透明导电膜，可利用普通掩模板通过一次构图工艺在所述钝化层 7 上方形成包括像素电极层 8 的图形，

所述漏极层 3 与所述像素电极层 8 通过过孔 9 连接；其中，采用沉积、溅射或热蒸发的方法形成透明导电膜。当然，也可采用其他能够实现本结构的掩模板。

5 本实施例中，薄膜晶体管中的有源层采用了金属氧化物半导体，例如氧化铟镓锌（IGZO）、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成，使得源极层与漏极层之间的电子迁移率增加，因此能获得较好的源极层与漏极层之间的电子迁移率。

10 本实施例还提供一种显示装置，包括上述的阵列基板，如图 4 所示，在该阵列基板上布置有多个 TFT 的阵列。

实施例 2:

本实施例与实施例 1 的区别在于，本实施例薄膜晶体管以及相应的阵列基板中的有源层采用非晶硅材料形成。

15 在本实施例中，所述复合层包括有源层以及设置于所述有源层上方的欧姆接触层，所述有源层采用非晶硅材料形成，所述有源层的厚度范围为 200 ~ 3000 Å；所述欧姆接触层采用掺杂磷元素的非晶硅材料形成，所述欧姆接触层的厚度范围为 200 ~ 3000 Å。

20 本实施例中薄膜晶体管阵列基板的制备方法具体可参考实施例 1。区别在于，所述步骤 S3）具体为：在完成步骤 S2）的基板上形成包括复合层的图形，所述复合层包括有源层以及设置于所述有源层上方的欧姆接触层（形成过程中分别依次沉积），利用普通掩模板通过一次构图工艺在所述栅极绝缘层与部分所述漏极层上形成复合层。

25 本实施例中，有源层采用了非晶硅材料形成，因此源极层与漏极层之间的电子迁移率相对实施例 1 较小。

30 实施例 1、2 的薄膜晶体管以及相应的阵列基板中，通过将源极与漏极形成在不同的层上（具体的是将漏极层与栅极层做在同一层，源极层与数据线做在同一层）。因此，在薄膜晶体管、阵列基板的制备方法中，在源极层与漏极层之间不再需要通过刻蚀形成沟道的步骤，从而从根本上避免了源极与漏

极发生桥连的问题，降低了因工艺问题造成的像素不良而导致的亮点，提高了产品良率。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

权利要求书

1. 一种薄膜晶体管，包括基板以及设置于所述基板上的栅极层、源极层、漏极层，其中所述源极层与所述漏极层设置在不同的层上且所述漏极层与所述栅极层同层设置。

2. 根据权利要求 1 所述的薄膜晶体管，其中所述漏极层与所述栅极层之间开有间隙或沟槽；所述源极层设置在所述栅极层的上方，所述源极层与所述栅极层之间设置有栅极绝缘层以及复合层，所述栅极绝缘层设置于所述栅极层上方以及复合层的下方，所述复合层从所述栅极绝缘层覆盖所述间隙或沟槽并部分延伸至所述漏极层上方。

3. 根据权利要求 2 所述的薄膜晶体管，其中所述栅极层、源极层和漏极层均采用钼、钼铌合金、铝、铝钨合金、钛和铜中的至少一种材料形成，所述栅极层、源极层和漏极层的厚度范围为 $2000 \sim 10000 \text{ \AA}$ 。

4. 根据权利要求 3 所述的薄膜晶体管，其中所述复合层包括有源层以及设置于所述有源层上方的欧姆接触层，所述有源层采用非晶硅材料形成，所述有源层的厚度范围为 $200 \sim 3000 \text{ \AA}$ ；所述欧姆接触层采用掺杂磷元素的非晶硅材料形成，所述欧姆接触层的厚度范围为 $200 \sim 3000 \text{ \AA}$ 。

5. 根据权利要求 3 所述的薄膜晶体管，其中所述复合层包括有源层以及设置于所述有源层上方的刻蚀阻挡层，所述有源层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成，所述有源层的厚度范围为 $100 \sim 2000 \text{ \AA}$ ；所述刻蚀阻挡层采用硅氧化物、硅氮化物、钨氧化物、铝氧化物中的至少两种材料形成，所述刻蚀阻挡层的厚度范围为 $500 \sim 4000 \text{ \AA}$ 。

6. 根据权利要求 2 所述的薄膜晶体管，其中所述栅极绝缘层为单层、双层或多层，采用硅氧化物、硅氮化物、钨氧化物、硅氮氧化物、铝氧化物中的至少一种材料形成，所述栅极绝缘层的厚度范围为 $2000 \sim 6000 \text{ \AA}$ 。

7.一种阵列基板，包括权利要求 1-6 任一项所述的薄膜晶体管。

8. 根据权利要求 7 所述的阵列基板，还包括钝化层，所述钝化层设置在所述源极层与所述漏极层的上方，所述钝化层对应着漏极层的区域开设有过孔，所述钝化层采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少两种材料形成，所述钝化层的厚度范围为 1000 ~ 4000 Å。

9. 根据权利要求 8 所述的阵列基板，还包括像素电极层，所述像素电极层设置在所述钝化层上方，所述漏极层与所述像素电极层通过过孔连接，所述像素电极层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成，所述像素电极层的厚度范围为 300 ~ 1500 Å。

10. 一种显示装置，包括权利要求 7-10 任一项所述的阵列基板。

11. 一种薄膜晶体管的制备方法，包括将所述源极层与所述漏极层形成在不同的层上且将栅极层与漏极层形成在同一层上的步骤。

12. 根据权利要求 11 所述的制备方法，其中所述将所述源极层与所述漏极层形成在不同的层上且将栅极层与漏极层形成在同一层上的步骤包括：
通过一次构图工艺同时形成所述栅极层和所述漏极层的图形，以及通过另一次构图工艺形成所述源极层的图形。

13. 一种薄膜晶体管的制备方法，包括：
在基板上形成栅极层以及漏极层的图形，所述栅极层与所述漏极层之间具有间隙或沟槽；
在所述栅极层上形成栅极绝缘层的图形；
在所述栅极绝缘层与部分所述漏极层上形成复合层的图形；
在所述复合层上对应着所述栅极层的区域形成源极层的图形。

14. 根据权利要求 13 所述的制备方法，其中所述在基板上形成栅极层以

及漏极层的图形,所述栅极层与所述漏极层之间具有间隙或沟槽的步骤包括:在基板上形成电极金属膜,通过一次构图工艺形成栅极层和漏极层的图形。

15. 根据权利要求 14 所述的制备方法,其中所述在所述栅极层上形成栅极绝缘层的图形的步骤包括:形成栅极绝缘层膜,通过一次构图工艺在所述栅极层上形成栅极绝缘层的图形。

16. 根据权利要求 15 所述的制备方法,其中所述在所述栅极绝缘层与部分所述漏极层上形成复合层的图形的步骤包括:形成复合层膜,所述复合层膜包括有源层膜以及设置于所述有源层膜上方的欧姆接触层膜,通过一次构图工艺在在所述栅极绝缘层与部分所述漏极层上形成复合层的图形。

17. 根据权利要求 15 所述的制备方法,其中所述在所述栅极绝缘层与部分所述漏极层上形成复合层的图形的步骤包括:形成复合层膜,所述复合层膜包括有源层膜以及设置于所述有源层膜上方的刻蚀阻挡层膜,通过一次构图工艺在在所述栅极绝缘层与部分所述漏极层上形成复合层的图形。

18. 根据权利要求 16 或 17 所述的制备方法,其中在所述复合层上对应着所述栅极层的区域形成源极层的图形的步骤包括:形成电极金属膜,通过一次构图工艺在所述复合层上对应着所述栅极层的区域形成源极层图形。

19.一种阵列基板的制备方法,其中包括权利要求 11-18 任一所述的薄膜晶体管的制备方法。

20.根据权利要求 19 所述的制备方法,还包括:

在所述源极层、未被所述源极层覆盖的部分复合层以及未被所述复合层覆盖的部分漏极层上形成钝化层的图形;

在所述钝化层中形成过孔,在所述钝化层上方形成像素电极层的图形,所述漏极层与所述像素电极层通过过孔连接。

21. 根据权利要求 20 所述的制备方法, 其中所述在所述源极层、未被所述源极层覆盖的部分复合层以及未被所述复合层覆盖的部分漏极层上形成钝化层的图形的步骤包括: 形成钝化层膜, 通过一次构图工艺在所述源极层、未被所述源极层覆盖的部分复合层以及未被所述复合层覆盖的部分漏极层上
5 形成钝化层以及过孔的图形。

22. 根据权利要求 21 所述的制备方法, 其中所述在所述钝化层中形成过孔, 在所述钝化层上方形成像素电极层的图形, 所述漏极层与所述像素电极层通过过孔连接的步骤包括: 形成透明导电膜, 通过一次构图工艺在所述钝
10 化层上方形成像素电极层的图形, 所述漏极层与所述像素电极层通过过孔连接。




图 1A




图 1B




图 2




图 3A




图 3a




图 3B




图 3b




图 3C




图 3D




图 3E




图 3e




图 3F




图 3f




图 3g




图 3g




图 3h




图 3h




图 4

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2013/077730

A. CLASSIFICATION OF SUBJECT MATTER

See the extra sheet

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H01L 29/-; H01L 21/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI, EPODOC, CNTXT, CPRSABS, CNKI: thin film transistor, TFT, gate, drain, source, same layer, bridge

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 102082179 A (AU OPTRONICS CORP.) 01 June 2011 (01.06.2011) description, pages 1-5, and figures 1-4	1-22
Y	US 7864257 B2 (HUH et al.) 04 January 2011 (04.01.2011) description, columns 4-6, and figures 1 and 2	1-22
A	CN103000693A (BEIJING BOE DISPLAY TECHNOLOGY CO LTD et al.) 27 March 2013 (27.03.2013) the whole document	1-22

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 07 January 2014 (07.01.2014)	Date of mailing of the international search report 23 January 2014 (23.01.2014)
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer HAN, Bing Telephone No. (86-10) 62411941

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2013/077730

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 102082179 A	01.06.2011	None	
US 7864257 B2	04.01.2011	US 2009159887 A1	25.06.2009
		KR 20090068998 A	29.06.2009
CN 103000693 A	27.03.2013	None	

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2013/077730

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/786 (2006.01) i

H01L 21/02 (2006.01) i

国际检索报告

国际申请号
PCT/CN2013/077730

A. 主题的分类

参见附加页

按照国际专利分类(IPC)或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

IPC: H01L 29/-; H01L 21/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

WPI,EPODOC,CNXTX, CPRSABS,CNKI:薄膜晶体管, 栅, 漏, 源, 同层, 桥连, thin film transistor, TFT, gate, drain, source, same layer, bridge

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
Y	CN102082179A (友达光电股份有限公司) 01.6 月 2011 (01.06.2011) 说明书 1-5 页, 附图 1-4	1-22
Y	US7864257B2 (HUH 等) 04.1 月 2011 (04.01.2011) 说明书第 4-6 栏, 附图 1-2	1-22
A	CN103000693A (京东方科技集团股份有限公司等) 27.3 月 2013 (27.03.2013) 全文	1-22

☐ 其余文件在 C 栏的续页中列出。

☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期
07.1 月 2014 (07.01.2014)

国际检索报告邮寄日期
23.1 月 2014 (23.01.2014)

ISA/CN 的名称和邮寄地址:
中华人民共和国国家知识产权局
中国北京市海淀区蓟门桥西土城路 6 号 100088
传真号: (86-10)62019451

受权官员
韩冰
电话号码: (86-10) **62411941**

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2013/077730

检索报告中引用的 专利文件	公布日期	同族专利	公布日期
CN102082179A	01.06.2011	无	
US7864257B2	04.01.2011	US2009159887A1	25.06.2009
		KR20090068998A	29.06.2009
CN103000693A	27.03.2013	无	

A. 主题的分类

H01L 29/786 (2006.01) i

H01L 21/02 (2006.01) i