

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6375288号
(P6375288)

(45) 発行日 平成30年8月15日 (2018. 8. 15)

(24) 登録日 平成30年7月27日 (2018. 7. 27)

(51) Int. Cl.	F I
H03M 1/74 (2006.01)	H03M 1/74
H04R 3/00 (2006.01)	H04R 3/00 310
H03M 1/66 (2006.01)	H03M 1/66 C

請求項の数 9 (全 13 頁)

(21) 出願番号	特願2015-503578 (P2015-503578)	(73) 特許権者	390020248
(86) (22) 出願日	平成25年3月28日 (2013. 3. 28)		日本テキサス・インスツルメンツ株式会社
(65) 公表番号	特表2015-519778 (P2015-519778A)		東京都新宿区西新宿六丁目24番1号
(43) 公表日	平成27年7月9日 (2015. 7. 9)	(73) 特許権者	507107291
(86) 国際出願番号	PCT/US2013/034376		テキサス インスツルメンツ インコーポ
(87) 国際公開番号	W02013/149020		レイテッド
(87) 国際公開日	平成25年10月3日 (2013. 10. 3)		アメリカ合衆国 テキサス州 75265
審査請求日	平成28年3月28日 (2016. 3. 28)		-5474 ダラス メール ステーショ
(31) 優先権主張番号	13/432, 195		ン 3999 ピーオーボックス 655
(32) 優先日	平成24年3月28日 (2012. 3. 28)		474
(33) 優先権主張国	米国 (US)	(74) 上記1名の代理人	100098497
			弁理士 片寄 恭三

最終頁に続く

(54) 【発明の名称】 オーディオ信号を再生するための低ノイズ及び低電力配置

(57) 【特許請求の範囲】

【請求項 1】

入力信号を受信するように、及び前記入力信号の変調された形式であるデジタル信号を出力するように構成される変調器と、

前記デジタル信号を受信するように、及びシングルエンドアナログ出力を提供するように構成されるデジタル・アナログコンバータであって、複数の正の電流源と複数の負の電流源とを含み、個々の電流源がスイッチを介して3つの経路の1つにフィードし、前記3つの経路が、前記シングルエンドアナログ出力と同相電圧とフィードバック経路とを含む、前記デジタル・アナログコンバータと、

前記フィードバック経路に接続され、誤差信号に基づいて前記複数の正の電流源と前記複数の負の電流源におけるミスマッチを補正するように構成されるフィードバック回路と、

レジスタと増幅器とを含む電流・電圧コンバータと、

を含む装置であって、

前記増幅器が、少なくとも、

前記シングルエンドアナログ出力を受け取るように接続される第1の入力と、

前記同相電圧に接続される第2の入力と、

を含み、

前記レジスタが、前記増幅器の前記第1の入力と前記増幅器の出力との間に接続され、前記増幅器の出力が負荷に接続するように構成される、装置。

10

20

【請求項 2】

入力信号を受信するように、及び前記入力信号の変調された形式であるデジタル信号を出力するように構成される変調器と、

前記デジタル信号を受信するように、及びシングルエンドアナログ出力を提供するように構成されるデジタル・アナログコンバータであって、複数のセルを含むアナログ F I R フィルタを含み、個々のセルが複数の正の電流源と複数の負の電流源とを有し、個々の電流源がスイッチを介して 3 つの経路の 1 つにフィードし、前記 3 つの経路が、前記シングルエンドアナログ出力と同相電圧とフィードバック経路とを含む、前記デジタル・アナログコンバータと、

前記フィードバック経路に接続され、誤差信号に基づいて前記複数の正の電流源と前記複数の負の電流源におけるミスマッチを補正するように構成されるフィードバック回路と、

10

レジスタと増幅器とを含む電流・電圧コンバータと、

を含む装置であって、

前記増幅器が、少なくとも、

前記シングルエンドアナログ出力を受け取るように接続される第 1 の入力と、

前記同相電圧に接続される第 2 の入力と、

を含み、

前記レジスタが、前記増幅器の前記第 1 の入力と前記増幅器の出力との間に接続され、前記増幅器の出力が負荷に接続するように構成される、装置。

20

【請求項 3】

請求項 2 に記載の装置であって、

前記フィードバック回路が、積分器回路を含み、前記積分器回路が、前記誤差信号を受け取るように共に接続される加算増幅器と積分キャパシタとを含む、装置。

【請求項 4】

請求項 3 に記載の装置であって、

前記フィードバック回路が、前記加算増幅器の出力と補償キャパシタとを接続するノードに接続されるゲートを備えたスイッチを更に含み、前記補償キャパシタが、前記加算増幅器の前記出力と、前記積分キャパシタとレジスタとの間のノードとの間に接続され、前記スイッチが、前記個々のセルに対する電流値マッチングをもたらすために正及び負の電流を制御するために、前記個々のセルに個別に対応し、電流を前記個々のセルに配路するように個別に構成される、装置。

30

【請求項 5】

請求項 2 に記載の装置であって、

前記個々のセルが、個々の負の電流源と共に個々の正の電流源の前記フィードバック回路への経路への接続を回転させるように構成される、装置。

【請求項 6】

請求項 1 に記載の装置であって、

前記デジタル・アナログコンバータが、B 級スタイルのシングルエンド出力デジタル・アナログコンバータを含む、装置。

40

【請求項 7】

請求項 1 に記載の装置であって、

前記デジタル・アナログコンバータが、前記変調器からの前記シングルエンドデジタル出力に基づいて前記電流源を前記増幅器に接続するように構成される、装置。

【請求項 8】

アップサンプリングされたオーディオ信号を受信するように、及び変調されたデジタル信号を出力するように構成されるシグマ - デルタ変調器と、

前記変調されたデジタル信号を受信するように、及びシングルエンドアナログ出力を提供するように構成される電流ステアリングデジタル・アナログコンバータと、

を含む装置であって、

50

前記電流ステアリングデジタル・アナログコンバータが、少なくとも、

前記電流ステアリングデジタル・アナログコンバータをアナログ有限インパルス応答フィルタとして動作させ得るように構成される複数のセルであって、前記複数のセルの個々のセルが、少なくとも一連の正の電流源と一連の負の電流源とを含む、前記複数のセルと、

前記正の電流源と前記負の電流源とを、前記シングルエンドアナログ出力と、同相電圧と、フィードバック回路への経路とを含む群の1つに個別に接続するように構成されるスイッチと、

を含み、

前記スイッチが、所与のセルに対する正の電流源と対応する負の電流源とを、前記装置のためのサイクルのための前記フィードバック回路への経路に接続するように、及び、前記所与のセルに対する異なる正の電流源と対応する負の電流源とを、前記装置のための次のサイクルのための前記フィードバック回路への前記経路に接続するように構成され、

前記フィードバック回路が、少なくとも、

前記フィードバック回路への前記経路に接続される前記正の電流源と前記負の電流源との個々の電流源からの電流を含む誤差信号を受け取るように共に接続される、加算増幅器と積分キャパシタとを含む積分器回路と、

前記加算増幅器の出力と補償キャパシタとを接続するノードに接続されるゲートを備えたフィードバックスイッチと、

を含み、

前記補償キャパシタが、前記加算増幅器の前記出力と、前記積分キャパシタ及びレジスタ間のノードとの間に接続され、

前記スイッチが、前記個々のセルに対する電流値マッチングをもたらすために正及び負の電流を制御するために、前記個々のセルに個別に対応し、電流を前記個々のセルに配路するように個別に構成され、

前記シングルエンドアナログ出力が、前記シングルエンドアナログアナログ出力と前記同相電圧とを受信するように構成されるヘッドホン増幅器にフィードするように構成される、装置。

【請求項9】

請求項8に記載の装置であって、

前記ヘッドホン増幅器がレジスタ及び増幅器を含み、

前記増幅器が少なくとも、

前記シングルエンドアナログ出力を受け取るように接続される第1の入力と、

前記同相電圧に接続される第2の入力と、

を含み、

前記レジスタが前記増幅器の前記第1の入力と前記増幅器の出力との間に接続され、前記増幅器の出力が負荷に接続するように構成され、

前記ヘッドホン増幅器が、前記電流ステアリングデジタル・アナログコンバータと前記負荷との間の電流・電圧コンバータとして作用するように構成される、装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概して、アナログ情報を負荷に提供するための回路に関し、更に具体的には、オーディオ入力を負荷に提供するための低電力及び低ノイズ回路を提供することに関連する。

【背景技術】

【0002】

デジタル源からスピーカーなどのアナログ出力へ情報を提供するための種々の回路が知られている。例えば、ポータブル音楽又は通信デバイスなどの一般のコンシューマ用途では、スピーカー又はヘッドホンなどのアナログ出力への変換のためのデジタルデータを提

10

20

30

40

50

供する。このようなデバイスに対する目的の１つが、そのデバイスのための再生時間を増大し得るように、その再生回路を駆動する際に用いられる電力の量を低減することである。或るオーディオ再生デバイスでは、オーディオ品質は、マイナス６０デシベル電力出力でのダイナミックレンジに依存する。しかし、再生回路の種々の要素は、それらの回路要素により導入されるノイズを克服するためにより多くの電力を消費することを必要とするノイズをつくり得る。

【０００３】

図１は、オーディオ信号をリスナーに対する再生のためにヘッドホンに提供する回路のための、１つのこのような既知のアーキテクチャを示す。このアーキテクチャにおいて、オーバーサンプリングされたシグマ・デルタ変調器１０５が、アップサンプラー回路１１０からオーディオ信号を受け取る。オーバーサンプリングされたシグマ・デルタ変調器１０５の出力は、電流ステアリングデジタル・アナログコンバータ１１５に供給される。デジタル・アナログコンバータ１１５は、電流・電圧コンバータ１２０により受け取られる２つの出力を提供する。電流・電圧コンバータは、２つのレジスタＲ１及びＲ２及び増幅器Ａ１などの複数の要素を含む。この回路の出力は、ヘッドホン増幅器１２５に供給される。ヘッドホン増幅器１２５は、複数のレジスタＲ３、Ｒ４、Ｒ５、及びＲ６、及び更なる増幅器を含む。ヘッドホン増幅器１２５の出力はヘッドホンスピーカーに供給され、ヘッドホンスピーカーはリスナーのための可聴信号を生成する。この回路において、オーディオ信号に対するノイズは、主として、電流ステアリングデジタル・アナログコンバータ１１５、電流・電圧コンバータ１２０、及びヘッドホン増幅器１２５によりつくられる。こういった回路要素によって提供されるノイズは、これらの回路要素によりつくられるバックグラウンドノイズを上回る十分なオーディオ品質を有するためにオーディオ信号を駆動するために必要とされる最小電力となる。また、回路要素によりつくられるノイズは、オーディオ信号のダイナミックレンジにマイナスの影響を与え、それにより、リスナーが感じるオーディオ品質を低減する。

【発明の概要】

【０００４】

電流・電圧コンバータとしてスピーカー又はヘッドホン増幅器構造を用いる、オーディオ信号をスピーカーなどの負荷に提供するための回路が開示され、それにより、その回路から別個の電流・電圧コンバータが排除される。このような設計は、回路アーキテクチャにおいてノイズをつくる要素の一つを取り除き、オーディオ信号のためのダイナミックレンジを改善する。

【０００５】

このような一例において、オーディオ信号のデジタル・アナログコンバータの出力は、スピーカー又はヘッドホン増幅器に提供されるシングルエンドの出力であり得る。このようなデジタル・アナログコンバータの一例が、シングルエンド出力をスピーカー又はヘッドホン増幅器に提供するため合計される一連の電流源を含み得る。電流源が正及び負の電流源ミスマッチを有する場合、そのミスマッチを補正するため及びデジタル・アナログコンバータを介するハーモニックノイズの信号への導入を低減するために、フィードバックメカニズムを用いることができる。このように構成され、以前の既知の回路における電流・電圧コンバータにより導入されるノイズがなくなる。本明細書に記載されるものなど新たな回路の実装が、オーディオ信号のダイナミックレンジを改善し、ノイズを低減し、それにより、オーディオ品質を改善し、このような設計を実装するデバイスのバッテリー寿命を延ばす。以下の詳細な説明を検討することで、これらの及び他の利点が明確になり得る。

【図面の簡単な説明】

【０００６】

【図１】図１は、種々の以前から既知の回路設計に従って構成されるような例示の従来技術の回路方式を含む。

【０００７】

【図 2】図 2 は、本発明の種々の実施例に従って構成されるような例示の回路方式を含む。

【 0 0 0 8 】

【図 3】図 3 は、本発明の種々の実施例に従って構成されるような、増幅器及びフィードバック回路を備えた例示のデジタル・アナログコンバータの回路図を含む。

【 0 0 0 9 】

【図 4】図 4 は、本発明の種々の実施例に従って構成されるような例示のフィードバック回路を含む。

【 0 0 1 0 】

【図 5】図 5 は、本発明の種々の実施例に従って構成されるようなフィードバック回路の 1 つの表現への増幅器に接続される例示のデジタル・アナログコンバータの 1 つのセルを示す回路図を含む。

10

【 0 0 1 1 】

【図 6】図 6 は、本発明の種々の実施例に従って構成されるような回路のクロックサイクルに関して、フィードバック回路に接続される電流源のサイクルの一例の表現を含む。

【 0 0 1 2 】

【図 7】図 7 は、本発明の種々の実施例に従って構成されるような回路のオペレーションの例示の方法のフローチャートを含む。

【発明を実施するための形態】

【 0 0 1 3 】

20

図 2 は変調器 2 0 5 を含む例示の装置 2 0 0 を図示し、変調器 2 0 5 は、入力信号を受信するように及び入力信号の変調された形式であるデジタル信号を出力するように構成される。デジタル・アナログコンバータ 2 1 5 が、1 つの例示のオーディオデータによるデジタル信号を受信するように構成され、出力 2 1 7 において、この例ではオーディオシグナリングを表す、シングルエンドアナログ出力を提供する。他の種類のデジタルデータがそのように処理され得る。一例において説明されるデジタル・アナログコンバータ 2 1 5 は、B 級スタイルのシングルエンド出力デジタル・アナログコンバータを含む。装置 2 0 0 は電流・電圧コンバータ 2 2 0 を更に含み、電流・電圧コンバータ 2 2 0 は、レジスタ 2 2 5 及び増幅器 2 3 0 を含む、スピーカ又はヘッドホン増幅器であり得る。この例では増幅器 2 3 0 は、少なくとも、出力 2 1 7 からシングルエンドアナログ出力を受信する

30

【 0 0 1 4 】

図 3 を参照して、デジタル・アナログコンバータ 2 1 5 に対する例示のアプローチを説明する。この例では、デジタル・アナログコンバータ 2 1 5 は、複数の正の電流源 3 2 0 及び複数の負の電流源 3 3 0 を含む。この例の個々の電流源 3 2 0 及び 3 3 0 は、スイッチ 3 4 0 を介して 3 つの経路の 1 つにフィードする。3 つの経路は、シングルエンドアナログ出力 2 1 7、同相電圧 (V_{cm})、及びフィードバック回路 3 6 0 への経路 3 5 0 を含む。この例では、デジタル・アナログコンバータ 2 1 5 は、同期している電流源を用いて実装される「2N - 1」レベルデジタル・アナログコンバータである。この例では、変調器 2 0 5 は、更に「2N - 1」レベル出力を提供するデルタ - シグマ変調器である。言い換えると、変調器 2 0 5 からの出力は、N - 1、N - 2、...、1、0、- 1、- 2、...、- N + 2、及び - N + 1 である。デジタル・アナログコンバータ 2 1 5 の出力は、それがヘッドホン増幅器 2 2 0 に直にフィードされ得るようにシングルエンドである。更に具体的には、図 3 の例において、デジタル・アナログコンバータは、N 個の正の電

40

50

流源 ($I_{p1} \sim I_{pn}$) 及び N 個の負の電流源 ($I_{m1} \sim I_{mn}$) を有する。これらの電流源は、変調器 205 の出力に応じて増幅器 230 に個別に接続される。下記の表 1 は、図 3 の例における電流源 320 及び 330 の増幅器 230 への接続を要約する。

【表 1】

TABLE 1

Serial No. シリアル No.	Modulator Output 変調器出力	Number of Positive Current Sources Connected to the Amplifier A2 増幅器A2に接続される正の電流源の数	Number of Negative Current Sources Connected to the Amplifier A2 増幅器A2に接続される負の電流源の数
1	N-1	N-1	0
2	N-2	N-2	0
...
N-1	1	1	0
N	0	0	0
N+1	-1	0	1
...
2N-2	-N+2	0	N-2
2N-1	-N+1	0	N-1

【0015】

表 1 は、変調器出力により決定されるように増幅器 230 に接続する電流源の数及びタイプを示す。言い換えると、デジタル・アナログコンバータ 215 は、変調器 205 からのシングルエンドデジタル出力に基づいて、個々の電流源 320 及び 330 を増幅器 230 に接続するように構成される。上記表 1 によれば、変調器 205 出力が 0 であるときゼロ個の電流源が増幅器に接続し、信号強度が増大するとき増幅器 230 に接続される電流源の数は増大する。増幅器 230 に接続される電流源のタイプ、即ち正又は負、は、信号極性に応答して決められる。このような配置は、B 級タイプのデジタル・アナログコンバータと共通である。1 つのアプローチにおいて、デジタル・アナログコンバータ 215 は、複数のセル 370 を含むアナログ有限インパルス応答 (FIR) フィルタを含む。個々のセル 370 は、各々、複数の正の電流源 320 及び複数の負の電流源 330 を有する。電流源 320 及び 330 の個々の電流源は、上述のようにスイッチ 340 を介して 3 つの経路の 1 つにフィードする。図 3 の例において、複数の個々のセルが回路構造に含まれることが企図され、それらの組み合わせられた出力が増幅器 230 へのシングルエンド出力 217 に提供される、個々のセル 370 が図示されている。増幅器 230 に接続されないとき、個々の電流源 320 又は 330 は、同相電圧 V_{cm} に又はフィードバック回路 360 に接続される。

【0016】

例示のフィードバック回路 360 を図 4 及び図 5 を参照して説明する。フィードバック回路 360 は積分器回路 410 を含み、積分器回路 410 は、誤差信号を受信するように共に接続される加算増幅器 413 及び積分キャパシタ 417 を含む。誤差信号は、フィードバック回路 360 への経路 350 に接続される正の電流源 320 及び負の電流源 330 の個々の電流源からの電流を含む。この例のフィードバック回路 360 は、スイッチ 420 を更に含み、そのゲート 430 が、加算増幅器 413 の出力 415 及び補償キャパシタ 450 を電気的に接続するノード 440 に接続される。補償キャパシタ 450 は、加算増幅器 413 の出力 415 と、積分キャパシタ 417 及びレジスタ 470 間のノード 460 との間に接続される。フィードバック回路 360 のスイッチ 420 は、デジタル・アナログコンバータ 215 の個々のセル 370 に個別に対応し、スイッチ 420 は、個々のセル 370 に対してマッチングする電流値をもたらすように正及び負の電流を制御するように

電流を個々のセル 370 に配路するように個別に構成される。

【0017】

複数のセル 370 を有することによりデジタル・アナログコンバータ 215 がアナログ FIR フィルタを実装する例において、セル 370 の各々が複数の正の電流源 320 及び負の電流源 330 を有する。フィルタのこの実装により、デジタル・アナログコンバータ 215 がアナログ出力信号に対する帯域外ノイズを低減することが可能となる。しかし、正の電流源 320 及び負の電流源 330 は、それらの間にミスマッチを有し得る。電流ミスマッチは、デジタル・アナログコンバータの出力に現れるハーモニクスを生じさせる恐れがあり、それにより、最終的な回路の出力のオーディオ品質を劣化させ得る。例えば、正の電流源 320 は PMOS トランジスタを用いて実装され得るのに対し、負の電流源 330 は NMOS トランジスタを用いて実装され得る。そのため、正の電流源 320 及び負の電流源 330 が異なるタイプのデバイスを用いるため、個々の電流源の個々の電流出力のミスマッチが起り得る。

10

【0018】

しかし、図 4 のフィードバック回路の実装例は、この電流ミスマッチを補正することができる。1つのアプローチにおいて、フィードバック回路 360 に接続される正及び負の電流源は、時間にわたり回転される。フィードバック構造は、経路 350 上に提供される誤差信号に現れるこのミスマッチ信号を積分する。応答において、スイッチ 420 は、デジタル・アナログコンバータ 215 の個々のセル 370 に戻って配路される電流の形式の制御回路信号を提供する。このような構造の一例を図 5 に示す。

20

【0019】

図 5 において、フィードバック回路 360 の個々のスイッチ 420 からの出力は、電子的経路 575 を介してデジタル・アナログコンバータ 215 の個々のセル 370 に接続される。この経路 575 は、フィードバック信号を、個々の電流源 320 及び 330 のための制御に提供し、それにより、正の電流源 320 及び負の電流源 330 間のミスマッチの補正をもたらす。正及び負の電流源をマッチングさせるための制御が、3つの方式のうちの1つで成され得る。第1に、この制御は、所与のセル 370 に共に提供される全ての正の電流源 320 の制御があるように成され得、これは当業界において電流源 320 のギャング（連動）制御として知られている。第2に、所与のセル 370 の全ての負のソース 330 の制御が共に連動され（ganged）得る。第3に、両方のタイプの電流源、即ち、正の電流源 320 及び負の電流源 330、の個々の制御があり得る。図 5 の例は、フィードバック経路 575 の、セル 370 の正の電流源 320 のための制御へのリンク 580 への接続を介する、正の電流源 320 のギャング制御を図示する。従って、フィードバック回路 360 から提供される電流は、負の電流源 330 との電流ミスマッチを補正することを助けるために正の電流源 320 を制御するために用いられる。負の電流源 330 の制御の、又は両方のタイプの電流源の同時フィードバック制御の実装が、同様のアプローチを用いて当業者により実装され得る。

30

【0020】

デジタル・アナログコンバータ 215 からフィードバック回路 360 に正及び負の電流源を接続するための例示のアプローチを図 6 に関連して説明する。このアプローチにおいて、個々のセル 370 は、フィードバック回路 360 への経路 350 に対して、個々の正の電流源 320 の接続を個々の負の電流源 330 と共に回転させるように構成される。例えば、電流源 $I_p(n-1)$ 及び $I_m(n-1)$ が、この回路の1つのクロックサイクル 610 に対するフィードバック回路 360 への経路 350 に接続される。この接続はスイッチ 340 を介してもたられ、スイッチ 340 は、回路のオペレーションを制御する個別のコントローラ（図示せず）により制御される。接続の効果は、この単一クロックサイクル 610 に対して個々の正の電流源と対応する個々の負の電流源との間のミスマッチ電流が検出されるように、積分器回路 410 への経路 350 上に共に付加する、正の電流源の信号及びその対応する負の電流源の信号を有することである。次のクロックサイクル 620 で、正の電流源 I_{pn} と対応する負の電流源 I_{mn} との第2の対が、フィードバック回

40

50

路 3 6 0 への経路 3 5 0 にフィードするように接続される。ここでも、一対の電流源のこの接続、即ち、1つの正の電流源 I_{pn} 及び1つの負の電流源 I_{mn} 、が1つのクロックサイクル 6 2 0 に対してフィードバック回路 3 6 0 への経路 3 5 0 に接続される。次のクロックサイクル 6 3 0 の開始時に、電流源の別の異なる対、即ち、1つの正の I_{p1} 及び1つの負の I_{m1} 、がフィードバック回路 3 6 0 への経路 3 5 0 に接続される。誤差信号の積分は、回路に対し単一のクロックサイクルで起こるとして説明したが、誤差信号を感知するため、及び個々のセルに対するフィードバック制御を提供するために他の時間期間又は方法も用いられ得る。

【0021】

このように構成され、積分器回路が時間にわたる平均誤差を得るようにサイクル毎に、選ばれた正及び負の電流源が回転される。この平均誤差に基づいて、上述のようにフィードバック経路 5 7 5 に沿った感知された電流源に対応してセル 3 7 0 に対応する個々のスイッチ 4 2 0 からフィードバック補正電流が提供される。このように構成され、デジタル・アナログコンバータ 2 1 5 は、正の電流源 3 2 0 及び負の電流源 3 3 0 のミスマッチにより導入される誤差を管理するように制御され得、それでも出力 2 1 7 を介して増幅器 2 3 0 に低ノイズ及び低電力シングルエンド出力を提供する。

【0022】

図 7 を参照して、上述したものなどの回路のオペレーションの例示の方法を説明する。この方法は、デジタル・アナログコンバータにおいて変調器出力信号を受け取ること 7 1 0 を含む。一例において、受け取るとは、電流ステアリングデジタル・アナログコンバータにおいて変調器出力信号を受け取ることを含む。この方法は、変調器出力信号に基づいてデジタル・アナログコンバータからのシングルエンド出力を制御すること 7 2 0 を更に含む。制御すること 7 2 0 は、デジタル・アナログコンバータで受け取られる変調器出力信号に基づいてデジタル・アナログコンバータの電流源のシングルエンド出力への接続を制御することを含む。一例において、この制御することは、変調器出力信号の増大された信号強度を受け取ることに応答して、増大された数の電流源をシングルエンド出力に接続することを含む。シングルエンド出力に接続される電流源のタイプは、変調器出力信号の極性に応答して決められる。このようなアプローチは、B 級デジタル・アナログコンバータの利用を介してもたらされ得る。更に別の例において、この方法は更に、デジタル・アナログコンバータにおいてアナログ有限インパルス応答フィルタを実装することを含み得る。

【0023】

再び図 7 を参照すると、図示される方法は、デジタル・アナログコンバータに電氣的に接続されるフィードバック回路を介してデジタル・アナログコンバータに対する正及び負の電流値をマッチングさせること 7 3 0 を含む。この方法は更に、7 4 0 において、シングルエンド出力から、出力信号及び同相電圧を受け取るように接続されるヘッドホン増幅器に出力信号を送ることを含む。フィードバック回路を介して正及び負の電流値をマッチングさせることは、1つのアプローチにおいて、デジタル・アナログコンバータからの電流源を積分すること、及び電流制御信号をデジタル・アナログコンバータの個々のセルに提供することを含み得る。このように構成され、この方法を実装する回路が、この種類のオーディオ回路において典型的に実装される個別の電流・電圧コンバータにより導入されるノイズをなくすためにシングルエンド出力を増幅器に提供し得る。従って、ノイズが低減され、改良されたダイナミックレンジが、このような回路により実施される方法を介してオーディオ出力において実現され得る。

【0024】

本明細書に記載するような教示を具現化する回路の更に具体的な例を図 2 及び図 5 を参照して説明する。この例では、シグマ - デルタ変調器 2 0 5 が、アップサンプラー回路 2 1 0 からのアップサンプリングされたオーディオ信号を受信するように、及び変調されたデジタル信号を出力するように構成される。電流ステアリングデジタル・アナログコンバータ 2 1 5 が、シグマ - デルタ変調器 2 0 5 からの変調されたデジタル信号を受信するよ

10

20

30

40

50

うに、及びシングルエンドアナログ出力 2 1 7 を提供するように構成される。電流ステアリングデジタル・アナログコンバータ 2 1 5 は、電流ステアリングデジタル・アナログコンバータ 2 1 5 をアナログ有限インパルス応答フィルタとして動作させ得るように構成される少なくとも複数のセル 3 7 0 を含む。複数のセル 3 7 0 の個々のセル 3 7 0 は、少なくとも一連の正の電流源 3 2 0 及び一連の負の電流源 3 3 0 を含む。電流ステアリングデジタル・アナログコンバータ 2 1 5 は更に、正の電流源 3 2 0 及び負の電流源 3 3 0 を、シングルエンドアナログ出力 2 1 7 と、同相電圧 (V_{cm}) と、フィードバック回路 3 6 0 への経路 3 5 0 とを含む群の一つに個別に接続するように構成されるスイッチ 3 4 0 を含む。スイッチ 3 4 0 は、所与のセル 3 7 0 に対する正の電流源 3 2 0 及び対応する負の電流源 3 3 0 を、装置 2 0 0 のためのクロックサイクルのためのフィードバック回路 3 6 0 への経路 3 5 0 に接続するように、及び、所与のセル 3 7 0 に対する異なる正の電流源及び対応する負の電流源を、装置 2 0 0 のための次のサイクルのためのフィードバック回路 3 6 0 への経路 3 5 0 に接続するように構成される。単一のサイクルに対する電流源のフィードバック回路への経路への接続を、図 6 及び上述の例において更に図示する。

【0025】

この例のフィードバック回路 3 6 0 は、少なくとも積分器回路 4 1 0 を含み、積分器回路 4 1 0 は加算増幅器 4 3 0 及び積分キャパシタ 4 1 7 を含み、加算増幅器 4 3 0 及び積分キャパシタ 4 1 7 は、フィードバック 3 6 0 への経路 3 5 0 に接続される正の電流源 3 2 0 及び負の電流源 3 3 0 の個々の電流源からの電流を含む誤差信号を受信するように共に接続される。フィードバック回路 3 6 0 は、フィードバックスイッチ 4 2 0 を更に含み、そのゲート 4 3 0 が加算増幅器 4 1 3 の出力 4 1 5 と補償キャパシタ 4 5 0 を接続するノード 4 4 0 に接続される。補償キャパシタ 4 5 0 は、加算増幅器 4 1 3 の出力 4 1 5 と、積分キャパシタ 4 1 7 及びレジスタ 4 7 0 間のノード 4 6 0 との間に接続される。一例において、レジスタ 4 7 0 は 1 0 0 キロオームの値を有し、積分キャパシタ 4 1 7 は 1 0 ピコファラドの静電容量を有し、補償キャパシタは 1 ピコファラドの静電容量を有するが、もちろん他の用途において他の値が用いられ得る。スイッチ 4 2 0 は、個々のセル 3 7 0 に対する電流値マッチングをもたらすために正及び負の電流を制御するために、個々のセル 3 7 0 に個別に対応し、電流を個々のセル 3 7 0 に配路するように個別に構成される。

【0026】

シングルエンドアナログ出力 2 1 7 は、ヘッドホン増幅器 2 2 0 にフィードするように構成され、ヘッドホン増幅器 2 2 0 は、シングルエンドアナログ出力 2 1 7 及び同相電圧 (V_{cm}) を受信するように構成される。この例では、ヘッドホン増幅器は、レジスタ 2 2 5 及び増幅器 2 3 0 を含む。増幅器 2 3 0 は、少なくとも、シングルエンド増幅器出力 2 1 7 を受信するように構成される第 1 の入力 2 3 3 と、同相電圧 (V_{cm}) に接続される第 2 の入力 2 3 7 とを含む。レジスタ 2 2 5 は、増幅器 2 3 0 の第 1 の入力 2 3 3 と増幅器 2 3 0 の出力 2 3 9 との間に接続され、出力 2 3 9 は、負荷に接続するように構成される。負荷は典型的にスピーカー又はヘッドホンスピーカーである。この例では、ヘッドホン増幅器 2 2 0 は、電流ステアリングデジタル・アナログコンバータ 2 1 5 と負荷との間の電流・電圧コンバータとして作用するように構成される。

【0027】

このように構成され、デジタル・アナログコンバータは、スピーカーに提供されるオーディオ信号におけるノイズを低減するように設計される。また、種々の例において、デジタル・アナログコンバータにおいて実装される差動信号チェーンは、ヘッドホン増幅器に直に出力を提供し、それ自体がこの電圧コンバータへの電流として機能する。従って、電圧コンバータ回路に対する個別の電流は必要とされず、それにより、システムにおける潜在的なノイズ源がなくなる。このような配置のダイナミックレンジは、一層低い入力信号に対して、デジタルにおけるボリュームを増大させ、アナログにおける利得を低減する。これは動的に成されるが、信号に対する動的変更は提供せず、従って、リスナーに対するオーディオアーティファクトが限定される。従って、上述の回路配置は、例えば、MP3

10

20

30

40


50

プレイヤー及び同様のものなどのポータブルコンシューマー音楽デバイスに一般的なヘッドホンアプリケーションにおいて、低電力で高ダイナミックレンジのデジタルアナログ変換を提供し得る。


【 0 0 2 8 】

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。


【 図 1 】



【 図 2 】



【図 3】



【図 4】






FIG. 4

【図 5】



【図 6】



【図 7】




FIG. 7

フロントページの続き

(72)発明者 シャイレンドラ クマール バランワル
インド 560075 バンガロール, マレシュパルヤ, サーティーンズ クロス, テンス
メイン, ソネスタ コスモス, アイリス ブロック 109

審査官 白井 亮

(56)参考文献 特表2009-507410(JP,A)
特開2000-183749(JP,A)
特表平11-500279(JP,A)
特開2011-082990(JP,A)
特開平08-307274(JP,A)

(58)調査した分野(Int.Cl., DB名)
H03M 1/74
H03M 1/66
H04R 3/00