

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3804670号  
(P3804670)

(45) 発行日 平成18年8月2日(2006.8.2)

(24) 登録日 平成18年5月19日(2006.5.19)

(51) Int. Cl. F I  
**G06F 21/24 (2006.01)**  
 G06F 12/14 520A  
 G06F 12/14 530D  
 G06F 12/14 530P  
 G06F 12/14 540A

請求項の数 9 (全 26 頁)

(21) 出願番号	特願2004-125735 (P2004-125735)	(73) 特許権者	000002369
(22) 出願日	平成16年4月21日(2004.4.21)		セイコーエプソン株式会社
(65) 公開番号	特開2005-309758 (P2005-309758A)		東京都新宿区西新宿2丁目4番1号
(43) 公開日	平成17年11月4日(2005.11.4)	(74) 代理人	100104710
審査請求日	平成17年8月5日(2005.8.5)		弁理士 竹腰 昇
早期審査対象出願		(74) 代理人	100124626
			弁理士 榎並 智和
		(74) 代理人	100124682
			弁理士 黒田 泰
		(74) 代理人	100090479
			弁理士 井上 一
		(74) 代理人	100090387
			弁理士 布施 行夫
		(74) 代理人	100090398
			弁理士 大淵 美千栄

最終頁に続く

(54) 【発明の名称】 半導体装置、電子機器及び半導体装置のアクセス制御方法

(57) 【特許請求の範囲】

【請求項1】

中央演算処理装置と、  
 前記中央演算処理装置がアクセスするメインメモリと、  
 前記中央演算処理装置のエミュレーション機能を有し前記中央演算処理装置に代行して前記メインメモリへのアクセスを行うデバッガの前記メインメモリへのアクセス又は前記中央演算処理装置の前記メインメモリへのアクセスを制限するセキュリティ回路と、  
 前記デバッガのデバッグ機能をイネーブルにするためのデバッグイネーブル信号が入力されるデバッグイネーブル信号入力端子と、  
 予め秘密固有データが設定される秘密固有データ保持部と、  
 前記秘密固有データと前記半導体装置へのアクセス信号の少なくとも一部により表される入力データとに基づいてパスワードデータを生成し、該パスワードデータを暗号化した暗号化パスワードデータを出力する暗号化パスワードデータ生成部とを含み、  
 前記デバッグイネーブル信号がインアクティブのとき、  
 前記デバッガから前記半導体装置へのアクセス信号を無効にすると共に、前記セキュリティ回路が前記中央演算処理装置の前記メインメモリへのアクセスを許可し、  
 前記デバッグイネーブル信号がアクティブのとき、  
 前記デバッガから前記半導体装置へのアクセス信号を有効にし、前記セキュリティ回路が前記メインメモリへのアクセスを不許可にした後に、前記暗号化パスワードデータと照合用パスワードデータとが一致したとき、前記セキュリティ回路が前記デバッガの前記メ

10

20

インメモリへのアクセスを許可することを特徴とする半導体装置。

【請求項 2】

請求項 1 において、

前記暗号化パスワードデータ生成部が、

前記秘密固有データと前記入力データとに基づき一方向暗号化処理によって前記暗号化パスワードデータを生成することを特徴とする半導体装置。

【請求項 3】

請求項 1 又は 2 において、

前記デバッグの前記メインメモリへのアクセスが不許可となったとき、

前記半導体装置をハードウェアリセットすることを条件に、前記デバッグからの次のアクセス信号を受け付けることを特徴とする半導体装置。 10

【請求項 4】

請求項 1 乃至 3 のいずれかにおいて、

復号化鍵データを記憶する復号化鍵データ保持部と、

不揮発性メモリから読み出されて前記メインメモリに書き込まれるソースコードの復号化処理を、前記復号化鍵データを用いて行う復号化処理部とを含み、

前記セキュリティ回路が前記メインメモリへのアクセスを許可したときに、前記中央演算処理装置又は前記デバッグが、前記復号化処理部の復号化処理後のソースコードを読み込むことを特徴とする半導体装置。

【請求項 5】

20

請求項 4 において、

予め復号化鍵固有データが設定される復号化鍵固有データ保持部を含み、

予め設定される復号化用データと前記復号化鍵固有データとに基づいて前記復号化鍵データを生成し、該復号化鍵データを前記復号化鍵データ保持部に保持させることを特徴とする半導体装置。

【請求項 6】

請求項 1 乃至 5 のいずれかにおいて、

前記セキュリティ回路が、

前記デバッグ又は前記中央演算処理装置の前記メインメモリへのアクセスを許可するとき、前記デバッグ又は前記中央演算処理装置が出力するアクセス信号のマスクを解除し、 30

前記デバッグ又は前記中央演算処理装置の前記メインメモリへのアクセスを不許可にするとき、前記デバッグ又は前記中央演算処理装置が出力するアクセス信号をマスクすることを特徴とする半導体装置。

【請求項 7】

請求項 4 又は 5 記載の半導体装置と、

汎用シリアルバスインタフェースとを含み、

前記半導体装置が、

前記不揮発性メモリに記憶されたソースコードが前記メインメモリに転送され記憶された後に、前記中央演算処理装置が、前記メインメモリが記憶した前記ソースコードに基づいて、前記汎用シリアルバスインタフェースを介して転送されるデータの加工処理を行う 40

【請求項 8】

中央演算処理装置と、

前記中央演算処理装置がアクセスするメインメモリと、

前記中央演算処理装置のエミュレーション機能を有し前記中央演算処理装置に代行して前記メインメモリへのアクセスを行うデバッグの前記メインメモリへのアクセス又は前記中央演算処理装置の前記メインメモリへのアクセスを制限するセキュリティ回路と、

前記デバッグのデバッグ機能をイネーブルにするためのデバッグイネーブル信号が入力されるデバッグイネーブル信号入力端子と、

予め秘密固有データが設定される秘密固有データ保持部と、

50

前記秘密固有データと前記半導体装置へのアクセス信号の少なくとも一部により表される入力データとに基づいてパスワードデータを生成し、該パスワードデータを暗号化した暗号化パスワードデータを出力する暗号化パスワードデータ生成部とを含む半導体装置のアクセス制御方法であって、

前記デバッグイネーブル信号がインアクティブのとき、前記セキュリティ回路が、前記デバッガから前記半導体装置へのアクセス信号を無効にすると共に、前記中央演算処理装置の前記メインメモリへのアクセスを許可するステップと、

前記デバッグイネーブル信号がアクティブのとき、前記セキュリティ回路が、前記デバッガからの前記半導体装置へのアクセス信号を有効にし、前記セキュリティ回路が前記メインメモリへのアクセスを不許可にした後に、前記暗号化パスワードデータと照合用パスワードデータとが一致したとき、前記セキュリティ回路が前記デバッガの前記メインメモリへのアクセスを許可するステップとを含むことを特徴とする半導体装置のアクセス制御方法。

10

【請求項 9】

請求項 8 において、

前記デバッガの前記メインメモリへのアクセスが不許可となったとき、

前記半導体装置をハードウェアリセットすることを条件に、前記デバッガからの次のアクセス信号を受け付けることを特徴とする半導体装置のアクセス制御方法。

【発明の詳細な説明】

【技術分野】

20

【0001】

本発明は、半導体装置、電子機器及び半導体装置のアクセス制御方法に関する。

【背景技術】

【0002】

半導体装置に内蔵されるメモリには、極秘にしたいデータが記憶される場合がある。特に、半導体装置に CPU (Central Processing Unit) とメモリが内蔵され、該メモリに CPU のアクセスデータであるソースコードが記憶される場合、このソースコードに極秘にしたいデータが含まれることがある。このような場合に、当該半導体装置を用いたシステム開発時に使用されるデバッガ等によりメモリに不正にアクセスされることを防止する必要がある。そのため、半導体装置のデバッグ環境を考慮して何らかのセキュリティ対策

30

【特許文献 1】特開 2003 - 177938 号公報

【発明の開示】

【発明が解決しようとする課題】

【0003】

上述のように半導体装置のデバッグ環境を考慮してセキュリティ対策を採用する一方で、半導体装置のコスト高、或いは該半導体装置を用いたシステム開発のコスト高を回避する必要もある。

【0004】

しかしながら、特許文献 1 に開示された技術では、新たな外部装置を必要とするため、開発環境のコスト高を招いてしまう。またセキュリティ機能を実現するためのソフトウェアが半導体装置内に搭載されるため、外部装置との間の通信制御が複雑化してしまう。更に、半導体装置内においてセキュリティ機能を実現するためのデータと極秘にしたいデータとを分けて記憶する等の新たなセキュリティ対策が必要となり、半導体装置の構成及び制御が複雑化してしまう。

40

【0005】

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低コストでセキュリティ機能を実現し、汎用のデバッガを用いてデバッグ可能なメモリ内蔵の半導体装置、電子機器及び半導体装置のアクセス制御方法を提供することにある。

50

## 【課題を解決するための手段】

## 【0006】

上記課題を解決するために本発明は、中央演算処理装置と、前記中央演算処理装置がアクセスするメインメモリと、前記中央演算処理装置のエミュレーション機能を有し前記中央演算処理装置に代行して前記メインメモリへのアクセスを行うデバッガの前記メインメモリへのアクセス又は前記中央演算処理装置の前記メインメモリへのアクセスを制限するセキュリティ回路と、前記デバッガのデバッグ機能をイネーブルにするためのデバッグイネーブル信号が入力されるデバッグイネーブル信号入力端子とを含み、前記デバッグイネーブル信号がインアクティブのとき、前記デバッガから前記半導体装置へのアクセス信号を無効にすると共に、前記セキュリティ回路が前記中央演算処理装置の前記メインメモリへのアクセスを許可し、前記デバッグイネーブル信号がアクティブのとき、前記デバッガから前記半導体装置へのアクセス信号を有効にし、前記セキュリティ回路が前記デバッガの前記メインメモリへのアクセスを許可する半導体装置に関係する。

10

## 【0007】

本発明によれば、デバッグイネーブル信号入力端子を設けたので、デバッガ等に付加回路を設けることなく、汎用的なデバッガが接続されたことを検出できるようになる。そして、このデバッグイネーブル信号によりデバッグ機能をイネーブルにし、このイネーブル状態では、デバッガからの半導体装置へのアクセス信号を有効にし、且つセキュリティ回路がデバッガの接続を検出して一旦メインメモリへのアクセスを不許可にしようとした。その後、アクセス信号の少なくとも一部により表される入力データが所定のデータであることを条件に、セキュリティ回路がデバッガのメインメモリへのアクセスを許可することができる。これにより、汎用的なデバッガを使用することが可能となり、かつ、簡素な構成で、汎用的なデバッガの不正なメモリへのアクセスを制限できるようになるため、システムの開発の低コスト化を図ることができる。

20

## 【0008】

また本発明に係る半導体装置では、前記デバッグイネーブル信号がアクティブのとき、前記デバッガから前記半導体装置へのアクセス信号を有効にし、前記セキュリティ回路が前記メインメモリへのアクセスを不許可にした後に、前記アクセス信号の少なくとも一部により表される入力データが所定のデータであることを条件に、前記セキュリティ回路が前記デバッガの前記メインメモリへのアクセスを許可することができる。

30

## 【0009】

また本発明に係る半導体装置では、予め秘密固有データが設定される秘密固有データ保持部と、前記秘密固有データと前記入力データとに基づいて暗号化パスワードデータを生成する暗号化パスワードデータ生成部とを含み、予め設定された照合用パスワードデータと前記暗号化パスワードデータとが一致したとき、前記セキュリティ回路が前記デバッガの前記メインメモリへのアクセスを許可することができる。

## 【0010】

また本発明に係る半導体装置では、前記暗号化パスワードデータ生成部が、前記秘密固有データと前記入力データとに基づく一方向暗号化処理によって前記暗号化パスワードデータを生成することができる。

40

## 【0011】

本発明によれば、上記の暗号化処理を一方向暗号化処理にしたので、暗号鍵を不要とし、簡素な構成でセキュリティを確保できる。

## 【0012】

また本発明によれば、前記秘密固有データと前記入力データとを用い一方向暗号処理によって暗号化パスワードを生成するので、該入力データと前記照合用パスワードの関係が推測されることなく、該入力データをユーザごとに変更することができる。

## 【0013】

また本発明に係る半導体装置では、前記デバッガの前記メインメモリへのアクセスが不許可となったとき、前記半導体装置をハードウェアリセットすることを条件に、前記デバ

50

ッガからの次のアクセス信号を受け付けることができる。

【0014】

本発明においては、デバッガからのアクセスが不正であると判別されたとき、半導体装置のハードウェアリセットを行わない限り、次のアクセス信号、即ち、次の入力データを受け付けないようにしている。これにより、専用ソフトウェアなどによる不正な総当たり攻撃を防ぐことができるため、その分だけ入力データのビット数を節約できる。

【0015】

また本発明に係る半導体装置では、復号化鍵データを記憶する復号化鍵データ保持部と、不揮発性メモリから読み出されて前記メインメモリに書き込まれるソースコードの復号化処理を、前記復号化鍵データを用いて行う復号化処理部とを含み、前記セキュリティ回路が前記メインメモリへのアクセスを許可したときに、前記中央演算処理装置又は前記デバッガが、前記復号化処理部の復号化処理後のソースコードを読み込むことができる。

10

【0016】

また本発明に係る半導体装置では、予め復号化鍵固有データが設定される復号化鍵固有データ保持部を含み、予め設定される復号化用データと前記復号化鍵固有データとに基づいて前記復号化鍵データを生成し、該復号化鍵データを前記復号化鍵データ保持部に保持させることができる。

【0017】

本発明においては、デバッガからのアクセスが正当であると判別された後に、メモリに対して復号化したデータを展開するようにしたので、デバッガからの不正アクセスに対するセキュリティをより高めることができるようになる。

20

【0018】

また本発明に係る半導体装置では、前記セキュリティ回路が、前記デバッガ又は前記中央演算処理装置の前記メインメモリへのアクセスを許可するとき、前記デバッガ又は前記中央演算処理装置が出力するアクセス信号のマスクを解除し、前記デバッガ又は前記中央演算処理装置の前記メインメモリへのアクセスを不許可にすると、前記デバッガ又は前記中央演算処理装置が出力するアクセス信号をマスクすることができる。

【0019】

本発明のよれば、簡素な構成で、セキュリティ回路を実現できる。

【0020】

以上のような本発明に係る半導体装置によれば、汎用的なデバッグによる開発を可能にすると共に、該デバッガからの不正なアクセスによってメインメモリ内のデータが解析されるリバースエンジニアリングを防止したり、ライセンス化された極秘情報を保護したりできるようになる。

30

【0021】

また本発明は、上記記載の半導体装置と、汎用シリアルバスインタフェースとを含み、前記半導体装置が、前記不揮発性メモリに記憶されたソースコードが前記メインメモリに転送され記憶された後に、前記中央演算処理装置が、前記メインメモリが記憶した前記ソースコードに基づいて、前記汎用シリアルバスインタフェースを介して転送されるデータの加工処理を行う電子機器に関係する。

40

【0022】

本発明によれば、汎用的なデバッガで開発できる上に、該デバッガからの不正なアクセスによってメインメモリ内のデータが解析されるリバースエンジニアリングを防止したり、ライセンス化された極秘情報を保護したりできる半導体装置を含む電子機器を提供できるようになる。

【0023】

また本発明は、中央演算処理装置がアクセスするソースコードがメインメモリに記憶される半導体装置のアクセス制御方法であって、前記中央演算処理装置のエミュレーション機能を有し前記中央演算処理装置に代行して前記メインメモリへのアクセスを行うデバッガのデバッグ機能をイネーブルにするためのデバッグイネーブル信号がインアクティブの

50

とき、前記デバッガから前記半導体装置へのアクセス信号を無効にすると共に、前記中央演算処理装置の前記メインメモリへのアクセスを許可するステップと、前記デバッグイネーブル信号がアクティブのとき、前記デバッガからの前記半導体装置へのアクセス信号を有効にし、前記デバッガの前記メインメモリへのアクセスを許可するステップとを含む半導体装置のアクセス制御方法に関する。

【0024】

また本発明に係る半導体装置のアクセス制御方法において、前記デバッガの前記メインメモリへのアクセスを許可するステップでは、前記デバッガの前記メインメモリへのアクセスを不許可にした後に、前記アクセス信号の少なくとも一部により表される入力データが所定のデータであることを条件に、前記デバッガの前記メインメモリへのアクセスを許可することができる。

10

【0025】

また本発明に係る半導体装置のアクセス制御方法では、予め設定された秘密固有データと前記入力データとに基づいて暗号化パスワードデータを生成するステップを含み、予め設定された照合用パスワードデータと前記暗号化パスワードデータとが一致したとき、前記デバッガの前記メインメモリへのアクセスを許可することができる。

【0026】

また本発明に係る半導体装置のアクセス制御方法では、前記デバッガの前記メインメモリへのアクセスが不許可となったとき、前記半導体装置をハードウェアリセットすることを条件に、前記デバッガからの次のアクセス信号を受け付けることができる。

20

【発明を実施するための最良の形態】

【0027】

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

【0028】

図1に、本実施形態の半導体装置の原理的構成の構成図を示す。

【0029】

半導体装置(IC、半導体回路、半導体集積回路)10は、メモリ20と、セキュリティ回路30とを含む。メモリ20は、CPU(中央演算処理装置)のアクセスデータを記憶する。このメモリ20を、メインメモリと呼ぶことができる。セキュリティ回路30は、CPU又はデバッガ100のメモリ20へのアクセスを制限する。デバッガ100は、該CPUのエミュレーション機能を有し、デバッグモード時にCPUに代行してメモリ20にアクセスする。このデバッガ100のCPUのエミュレーション機能は、ソフトウェア及び該ソフトウェアを読み込んでソフトウェアに対応した処理を行うハードウェアによって実現される。

30

【0030】

半導体装置10は、CPUマクロ40を含むことができる。CPUマクロ40は、CPUコア42を含む。CPUコア42が、プログラムを読み込んで該プログラムに対応した処理を実行するCPUということができる。CPUマクロ40のCPUコア42以外の部分は、CPU以外の周辺回路ということができる。本実施形態では、該周辺回路が、デバッグモード時にデバッガ100からのデバッグ信号(アドレス信号、データ信号、アクセス制御信号等)をCPUコア42の信号として出力するセクタ44等を含む。

40

【0031】

なお図1では、セクタ44のみを示しているが、デバッグモード時にCPUコア42に入力される信号をデバッガ100に対して出力するためのセクタを含むことができる。

【0032】

このような構成により、通常動作モード時には、CPUコア42が、セキュリティ回路30を介してメモリ20へのアクセスを行う。メモリ20に記憶されたデータを読み出す

50

場合、CPUコア42が、該データが記憶されたメモリ20のアドレス信号、読み出し制御信号及びチップセレクト信号(アクセス制御信号)を出力し、メモリ20に記憶されたデータをCPUコア42が読み込む。この場合、メモリ20へのアドレス信号、読み出し制御信号及びチップセレクト信号(アクセス制御信号)をアクセス信号とすることができる。より具体的には、このアクセス信号は、メモリ20の記憶データを読み出すための信号である。

#### 【0033】

同様に、メモリ20にデータを書き込む場合、CPUコア42が、メモリ20のデータを書き込む領域のアドレス信号、データ信号、書き込み制御信号及びチップセレクト信号を出力し、データ信号に対応したデータをメモリ20に書き込む。この場合、メモリ20にデータを書き込む領域のアドレス信号、データ信号、書き込み制御信号及びチップセレクト信号をアクセス信号とすることができる。より具体的には、このアクセス信号は、メモリ20にデータを書き込むための信号である。

10

#### 【0034】

デバッグモード時には、CPUコア42の機能をディセーブルにして、デバッガ100がCPUコア42の機能を代行し、デバッガ100がCPUマクロ40及びセキュリティ回路30を介して、上述と同様にメモリ20へのアクセスを行う。この場合、デバッガ100が、メモリ20のアドレス信号、読み出し制御信号及びチップセレクト信号(アクセス制御信号)(広義にはアクセス信号)を出力し、メモリ20に記憶されたデータをデバッガ100が読み込むとすることができる。同様に、デバッガ100が、メモリ20のデータを書き込む領域のアドレス信号、データ信号、書き込み制御信号及びチップセレクト信号(アクセス制御信号)(広義にはアクセス信号)を出力し、データ信号に対応したデータをメモリ20に書き込むとすることができる。

20

#### 【0035】

このデバッグ機能は、デバッグイネーブル信号によりイネーブル(enable)状態又はディセーブル(disable)状態に設定される。デバッグ機能がイネーブル状態の場合、デバッグモード時とすることができる。デバッグ機能がディセーブル状態の場合、通常動作モード時とすることができる。半導体装置10は、デバッグイネーブル信号入力端子12を含み、デバッグイネーブル信号は、半導体装置10の外部から該デバッグイネーブル信号入力端子12を介して入力される。

30

#### 【0036】

デバッグイネーブル信号がインアクティブとなって、デバッガ100のデバッグ機能がディセーブルに設定されたとき、半導体装置10は、デバッガ100から半導体装置10へのアクセス信号を無効にする。またセキュリティ回路30が、メモリ20へのアクセスを有効にして、CPUコア42のメモリ20へのアクセスを許可する。

#### 【0037】

一方、デバッグイネーブル信号がアクティブとなって、デバッグ機能がイネーブルに設定されたとき、半導体装置10は、デバッガ100から半導体装置10へのアクセス信号を有効にする。そしてセキュリティ回路30が、メモリ20へのアクセスを有効にしてデバッガ100のメモリ20へのアクセスを許可する。

40

#### 【0038】

このようなデバッガ100からのアクセス信号の有効化制御及び無効化制御を行うため半導体装置10は、マスク回路50を含むことができる。マスク回路50は、デバッグイネーブル信号に基づいて、デバッガ100からのアクセス信号を無効にしたり、有効にしたりできる。

#### 【0039】

図2に、マスク回路50の構成例の回路図を示す。図2では、デバッガ100からCPUマクロ40への入力信号(アクセス信号)をマスクするマスク回路50の構成例を示している。図2において、デバッグイネーブル信号がHレベルのとき(アクティブのとき)にデバッグ機能がイネーブル状態に設定されるものとする。

50

## 【 0 0 4 0 】

デバッガ 1 0 0 からの入力信号は、入力端子 5 2 - 1 を介して半導体装置 1 0 に入力される。入力端子 5 2 - 1 を介して入力された入力信号は、入力バッファ 5 4 - 1 によりバッファリングされて、マスク回路 5 6 - 1 の入力に供給される。マスク回路 5 6 - 1 は、デバッグイネーブル信号と、入力バッファ 5 4 - 1 との論理積演算を行い、その結果を CPU マクロ 4 0 への入力信号として出力する。こうすることで、デバッグイネーブル信号がインアクティブのとき、デバッガ 1 0 0 からの入力を無効にし、デバッグイネーブル信号がアクティブのとき、デバッガ 1 0 0 からの入力を有効にできる。

## 【 0 0 4 1 】

図 3 に、マスク回路 5 0 の他の構成例の回路図を示す。図 3 では、CPU マクロ 4 0 からデバッガ 1 0 0 への出力信号（アクセス信号）をマスクするマスク回路 5 0 の構成例を示している。

10

## 【 0 0 4 2 】

CPU マクロ 4 0 からの出力信号は、マスク回路 5 6 - 2 の入力に供給される。マスク回路 5 6 - 2 は、デバッグイネーブル信号と、CPU マクロ 4 0 からの出力信号との論理積演算を行い、その結果を出力バッファ 5 4 - 2 に出力する。

## 【 0 0 4 3 】

出力バッファ 5 4 - 2 は、出力制御信号により出力制御が行われ、該出力制御信号がアクティブのときマスク回路 5 6 - 2 の出力をバッファリングして出力し、該出力制御信号がインアクティブのとき出力バッファ 5 4 - 2 の出力をハイインピーダンス状態に設定する。出力バッファ 5 4 - 2 の出力は、出力端子 5 2 - 2 に接続されている。

20

## 【 0 0 4 4 】

こうすることで、デバッグイネーブル信号がインアクティブのとき、デバッガ 1 0 0 への出力を無効にし、デバッグイネーブル信号がアクティブのとき、デバッガ 1 0 0 への出力を有効にできる。

## 【 0 0 4 5 】

図 4 に、マスク回路 5 0 の更に他の構成例の回路図を示す。図 4 では、CPU マクロ 4 0 とデバッガ 1 0 0 との間の入出力信号（アクセス信号）をマスクするマスク回路 5 0 の構成例を示している。ここでは、半導体装置 1 0 では、該半導体装置 1 0 への入力信号はマスク回路 5 0 の入力バッファから入力専用バスに出力され、該半導体装置 1 0 の出力信号は出力専用バスから出力バッファに入力されるものとする。

30

## 【 0 0 4 6 】

入力バッファ 5 4 - 3 及び出力バッファ 5 4 - 4 は、出力制御信号により入出力制御が行われ、該出力制御信号がアクティブのときマスク回路 5 6 - 4 の出力をバッファリングして入出力端子 5 2 - 3 に出力し、該出力制御信号がインアクティブのとき入出力端子 5 2 - 3 の入力信号をバッファリングしてマスク回路 5 6 - 3 に出力する。

## 【 0 0 4 7 】

従って、デバッガ 1 0 0 からの入力信号は、入出力端子 5 2 - 3 を介して半導体装置 1 0 に入力されると、入力バッファ 5 4 - 3 によりバッファリングされて、マスク回路 5 6 - 3 の入力に供給される。マスク回路 5 6 - 3 は、デバッグイネーブル信号と、入力バッファ 5 4 - 3 の出力との論理積演算を行い、その結果を CPU マクロ 4 0 への入力信号として出力する。

40

## 【 0 0 4 8 】

CPU マクロ 4 0 からの出力信号は、マスク回路 5 6 - 4 の入力に供給される。マスク回路 5 6 - 4 は、デバッグイネーブル信号と、CPU マクロ 4 0 からの出力信号との論理積演算を行い、その結果を出力バッファ 5 4 - 4 に出力する。この出力バッファ 5 4 - 4 の出力は、入出力端子 5 2 - 3 に接続されている。

## 【 0 0 4 9 】

以上のように、デバッガ 1 0 0 と半導体装置 1 0 との間のアクセス信号の有効化及び無効化を制御できる。そして本実施形態においては、デバッグイネーブル信号をデバッガ 1

50



00で生成する必要がなく、例えばデバッグシステムにおいてデバッグイネーブル信号入力端子12を固定的にHレベルに設定することができる。これによりデバッガ100を、専用に設計する必要がなくなり、汎用的なデバッガを用いることができる。言い換えれば、デバッグイネーブル信号をアクティブにしない限り、デバッガ100からメモリ20へのアクセスを不能にできることを意味し、簡素な構成でメモリ20の機密性を維持できる。

#### 【0050】

なお本実施形態では、デバッグイネーブル信号がアクティブとなるデバッグモード時において、デバッガ100からの不正なアクセスを制限できることが望ましい。以下では、汎用的なデバッガ100を用いながら、デバッガ100からの不正なアクセスを制限できる半導体装置及びこれを用いたシステムの詳細な構成例について説明する。

10

#### 【0051】

図5に、本実施形態における半導体装置の詳細な構成例及び該半導体装置を用いたシステムの構成例のブロック図を示す。但し、図1に示す半導体装置10と同一部分には同一符号を付し、適宜説明を省略する。なお本実施形態の半導体装置では、図5に示すすべての回路、ユニット(部)を含む必要はなく、その一部を省略する構成にしてもよい。

#### 【0052】

図5において半導体装置200は、図1に示す半導体装置10の機能を有する。半導体装置200は、デバッグイネーブル信号入力端子12、図1のメモリ20の機能を有するRAM(Random Access Memory)210、セキュリティ回路30、CPUマクロ40及びマスク回路50を含む。CPUマクロ40は、CPUコア42を含む。

20

#### 【0053】

半導体装置200では、デバッグモード時において、デバッガ100から半導体装置200へのアクセス信号を有効にし、セキュリティ回路30がRAM210へのアクセスを一旦不許可にする。そして、その後、デバッガ100からのアクセス信号の少なくとも一部により表される入力データが所定のデータであることを条件に、セキュリティ回路30がRAM210へのアクセスを有効にしてデバッガ100のRAM210へのアクセスを許可する。

#### 【0054】

このためセキュリティ回路30は、アクセス制御部220を含むことができる。

30

#### 【0055】

図6に、アクセス制御部220の構成例のブロック図を示す。ここでは、CPUマクロ40からのアドレス信号の制御を行う構成のみを示しているが、CPUマクロ40からのアクセス制御信号(読み出し制御信号、書き込み制御信号、チップセレクト信号)の制御も同様に実現できる。

#### 【0056】

アクセス制御部220は、セレクタ222、224を含む。アクセス制御部220には、通常動作モード時にCPUコア42が出力するアドレス信号、又はデバッグモード時にデバッガ100が出力するアドレス信号が入力される。このアドレス信号は、セレクタ222、224に入力される。

40

#### 【0057】

セレクタ222は、アドレス信号の各ビットが例えば0に固定された固定値とCPUマクロ40からのアドレス信号とのいずれかを、認証信号に基づいて出力する。デバッガ100からのアクセスが不正であると判断されるとき認証信号がインアクティブとなり、デバッガ100からのアクセスが正当である(不正ではない)と判断されるとき認証信号がアクティブとなる。そしてセレクタ222は、認証信号がインアクティブのとき固定値を出力し、該認証信号がアクティブのときCPUマクロ40からのアドレス信号を出力する。なお固定値が0であることに本発明が限定されるものではなく、デバッグモード時において認証信号がインアクティブとなったとき、RAM210へのアクセスが無効となるような値のアドレス信号であればよい。

50

## 【 0 0 5 8 】

セクタ 2 2 4 は、デバッグイネーブル信号に基づいて、CPUマクロ 4 0 からアドレス信号又はセクタ 2 2 2 の出力のいずれかを選択して出力する。デバッグイネーブル信号がインアクティブのとき、即ち通常動作モード時においてはCPUマクロ 4 0 からのアドレス信号を選択出力する。従って、通常動作モード時では、CPUマクロ 4 0 からアドレス信号はCPUコア 4 2 が出力するアドレス信号であるため、CPUコア 4 2 が出力するアドレス信号がRAM 2 1 0 に出力される。

## 【 0 0 5 9 】

一方、セクタ 2 2 4 において、デバッグイネーブル信号がアクティブのとき、即ちデバッグモード時においてはセクタ 2 2 2 の出力を選択する。デバッグモード時においては、CPUマクロ 4 0 からアドレス信号はデバッガ 1 0 0 が出力するアドレス信号である。そのため、デバッグモード時において認証信号がアクティブのとき、デバッガ 1 0 0 が出力するアドレス信号がRAM 2 1 0 に出力され、デバッグモード時において認証信号がインアクティブのとき、RAM 2 1 0 へのアクセスを無効とする値のアドレス信号がRAM 2 1 0 に出力されることになる。

10

## 【 0 0 6 0 】

以上のようにして、デバッガ 1 0 0 又はCPUコア 4 2 のRAM 2 1 0 へのアクセスを許可するとき、アクセス制御部 2 2 0 は、デバッガ 1 0 0 又はCPUコア 4 2 が出力するアドレス信号及びアクセス制御信号のマスクを解除できる。またデバッガ 1 0 0 又はCPUコア 4 2 のRAM 2 1 0 へのアクセスを不許可にすると、アクセス制御部 2 2 0 は、

20

## 【 0 0 6 1 】

このような認証信号を生成するため、セキュリティ回路 3 0 は更に比較部 2 3 0 を含むことができる。

## 【 0 0 6 2 】

図 5 において、比較部 2 3 0 は、デバッグモード時において、デバッガ 1 0 0 からの入力データが所定のデータか否かを比較し、両データが一致したときデバッガ 1 0 0 からのアクセスが正当であると判断して、アクティブとなる認証信号を出力する。また比較部 2 3 0 は、両データが一致しないとき、デバッガ 1 0 0 からのアクセスが不正であると判断して、インアクティブとなる認証信号を出力する。

30

## 【 0 0 6 3 】

また半導体装置 2 0 0 が、上述のようにデバッガ 1 0 0 からの入力データをパスワードデータとして受け付ける場合、デバッガ 1 0 0 から不正に該パスワードデータを総当たりで入力されることがある。このような事態においても、ある程度のセキュリティを確保する必要がある。そこで半導体装置 2 0 0 では、デバッガ 1 0 0 からのパスワードデータに対して暗号化処理を行って、この暗号化処理後のパスワードデータと予め設定された照合用パスワードデータとを照合することで、デバッガ 1 0 0 からのアクセスが不正であるか否かを判別するようになっている。

## 【 0 0 6 4 】

更にデバッガ 1 0 0 の各ユーザが同じパスワードデータで、RAM 2 1 0 にアクセスできることはセキュリティを確保する点で望ましくない。そのため、本実施形態では、ユーザごとに秘密固有データを設け、デバッガ 1 0 0 からのパスワードデータと該秘密固有データとに基づいて暗号化処理を行って、この暗号化処理後のパスワードデータと照合用パスワードデータとを照合することで、デバッガ 1 0 0 からのアクセスが不正であるか否かを判別する。

40

## 【 0 0 6 5 】

以上の機能を実現するため、半導体装置 2 0 0 は、パスワードデータ保持部 2 4 0、秘密固有データ保持部 2 5 0、パスワードデータ結合部 2 6 0、一方向暗号化処理部（広義には暗号化パスワードデータ生成部）2 7 0 とを含むことができる。

50

## 【 0 0 6 6 】

パスワードデータ保持部 2 4 0 には、デバッグモード時においてデバッガ 1 0 0 からの入力データがパスワードデータ（ベンダユニークなパスワードデータ）として保持される。秘密固有データ保持部 2 5 0 には、予め秘密固有データが設定される。この秘密固有データは、1 又は複数の半導体装置ごとに異なるデータであり、例えば半導体装置の製造ロットごとに、或いはデバッガ 1 0 0 のユーザごとに異ならせることが望ましい。

## 【 0 0 6 7 】

パスワードデータ結合部 2 6 0 は、パスワードデータ保持部 2 4 0 に保持されたデバッガ 1 0 0 からの入力データと秘密固有データ保持部 2 5 0 に保持された秘密固有データとに基づいて結合パスワードデータを生成する。このようなパスワードデータ結合部 2 6 0 は、例えば該入力データと該秘密固有データとの排他的論理和演算結果を結合パスワードデータとして出力できる。或いはパスワードデータ結合部 2 6 0 は、例えば該入力データと該秘密固有データとをデータのビットの並び方向に連結して結合パスワードデータとして出力できる。更には、パスワードデータ結合部 2 6 0 は、例えば該入力データ及び該秘密固有データの少なくとも一方の所定のビットの入れ替え、除去等の予め定められたルールに従ったビット操作を行って、結合パスワードデータとして出力できる。

## 【 0 0 6 8 】

一方向暗号化処理部 2 7 0 は、パスワードデータ結合部 2 6 0 によって生成された結合パスワードデータに対して、一方向暗号化処理を行って生成された暗号化パスワードデータを出力する。ここで一方向暗号化処理は、処理中に情報を欠落させることで、処理後の結果から処理前の値を推測することを不可能にできる。一方向暗号化処理部 2 7 0 は、単に暗号鍵を用いて暗号化処理を行う暗号化処理部に置き換えることも可能であるが、一方向暗号化処理は、暗号鍵を必要とせず、且つ比較的簡素な構成で実現できるため、一方向暗号化処理の方が望ましい。一方向暗号化処理としては、ハッシュ関数を用いるもの、例えば S H A - 1（Secure Hash Algorithm 1）や M D 5 アルゴリズム（The MD5 Message-Digest Algorithm）等がある。S H A - 1、M D 5 アルゴリズムの内容については公知であるため、詳細な説明を省略する。

## 【 0 0 6 9 】

そして比較部 2 3 0 は、一方向暗号化処理部 2 7 0 によって出力される暗号化パスワードデータと予め設定される照合用パスワードデータとを比較する。そして両パスワードデータが一致したときに、デバッガ 1 0 0 からのアクセスが正当であると判断して、アクティブとなる認証信号を出力する。この結果、アクセス制御部 2 2 0 が、デバッガ 1 0 0 からのアドレス信号やアクセス制御信号を R A M 2 1 0 に対して出力し、セキュリティ回路 3 0 が R A M 2 1 0 へのアクセスを有効にしてデバッガ 1 0 0 の R A M 2 1 0 へのアクセスを許可することができる。

## 【 0 0 7 0 】

一方、両パスワードデータが不一致のときに、デバッガ 1 0 0 からのアクセスが不正であると判断して、インアクティブとなる認証信号を出力する。この結果、アクセス制御部 2 2 0 が、デバッガ 1 0 0 からのアドレス信号やアクセス制御信号がマスクされてしまい、セキュリティ回路 3 0 が R A M 2 1 0 へのアクセスを無効にする。

## 【 0 0 7 1 】

なお照合用パスワードデータは、半導体装置 2 0 0 の外部に設けられた不揮発性メモリ（外部メモリ）としてのフラッシュ R O M（Read Only Memory）3 0 0 に記憶される。図 5 に示すシステムを構成するシステム基板上には、半導体装置 2 0 0 とフラッシュ R O M 3 0 0 とが実装され、半導体装置 2 0 0 のデバッグを行う時点では、フラッシュ R O M 3 0 0 には、照合用パスワードデータ 3 1 0 が書き込まれている。

## 【 0 0 7 2 】

なおフラッシュ R O M 3 0 0 を、半導体装置 2 0 0 の内部に設けることも可能である。また、C P U（中央演算処理装置）のアクセスがあるため、メモリ 2 0（メインメモリ）の書き込み／読み出し動作が半導体装置 2 0 0 の処理速度に関与するため、メモリ 2 0 の

10

20

30

40

50

書き込み/読み出し動作は、フラッシュROM300の読み出し動作よりも高速であることが望ましい。

【0073】

更に半導体装置200では、デバッグ100からのパスワードデータの総当たり攻撃を有効に防止できることが望ましい。半導体装置200では、デバッグ100のRAM210へのアクセスが不許可(無効)となったとき、半導体装置200をハードウェアリセットすることを条件に、デバッグ100からの次のアクセス信号(入力データ)を受け付けるようにしている。これは、例えばマスク回路50で、半導体装置200のハードウェアリセットしない限り次のアクセス信号(入力データ)を有効にしないようにしてもよいし、比較部230において、認証信号が一旦インアクティブに設定された場合、半導体装置200のハードウェアリセットを行わない限り認証信号を変化できないようにしてもよい。以下では、後者の方法により実現した場合について説明する。

10

【0074】

図7に、比較部230の動作を説明するためのハードウェア記述言語の記載例を示す。ここでは、半導体装置200のハードウェアリセットを行うハードウェアリセット信号をhreset、暗号化パスワードデータをPSWD、照合用パスワードデータをCWD、認証信号をPassとしている。そして認証信号Passがアクティブのとき1、認証信号Passがインアクティブのとき0とする。

【0075】

図7に示すように比較部230を動作させることにより、認証信号Passが、一旦0になった後は、ハードウェアリセット信号hresetが1にならない限り、認証信号Passの状態を更新できなくなる。これにより、照合用パスワードデータCWDと暗号化パスワードデータPSWDとが一致しないとき、半導体装置200をハードウェアリセットすることを条件に、デバッグ100からの次の入力データ(アクセス信号)を受け付けることができる。

20

【0076】

ここで、例えば半導体装置200に対してデバッグ100のユーザが、不正な専用ソフトウェアなどで総当たり攻撃を行った場合、パスワードが誤っていた場合でも次のパスワードをすぐに受け付ける仕組みでは、短時間で正しいパスワードを見つけることが可能となり、これを防ぐためにパスワードのビット長は十分長くする必要がある。

【0077】

ところが本実施形態のように、パスワードが誤っていた場合、半導体装置200のハードウェアリセットをすることを条件に、デバッグ100から次のパスワードをうけつけるような仕組みとすることで、より短いパスワードビット長でセキュリティを確保できる。例えば、ハードウェアリセットによるリセット時間を1秒、パスワードデータ長をs(sは正の整数)ビットとすると、 $2^s \times 1$ 秒経過時に認証信号Passをアクティブにできる。

30

【0078】

更にまた、以上のようにデバッグ100からの不正なアクセスを防止した上で、フラッシュROM300上のソースコード(ソースコードデータ)もまた暗号化されていることが望ましい。

【0079】

この場合、図5に示すように、半導体装置200は、復号化処理部280、復号化鍵データ保持部282を含むことができる。復号化処理部280は、復号化鍵データ保持部282に保持された復号化鍵データを用いて、復号化処理を行う。この復号化処理部280は、例えばDES(Data Encryption Standard)のアルゴリズムで復号化処理を行うことができる。ここで、復号処理部のアルゴリズムはDES以外の方式でもかまわない。なおDESのアルゴリズムについては公知であるため、説明を省略する。

40

【0080】

この結果、セキュリティ回路30が、デバッグ100のRAM210へのアクセスを許可したときに、デバッグ100が、復号化処理部280の復号化処理後のデータを読み込むことができる。この際、デバッグ100のアクセスが正当であると確認されたことを条

50

件に、復号化処理部 280 が、復号化したソースコードデータ（ソースコード）を RAM 210 に展開し、該 RAM 210 に展開されたデータに対してデバッガ 100 がアクセスすることが望ましい。

**【0081】**

なお復号化処理部 280 が復号化処理を行うソースコードデータは、フラッシュ ROM 300 に記憶される。このデータは、CPU コア 42 又はデバッガ 100 が実行するプログラムのソースコード（コンパイル後のコード）320 であり、パラメータやその他の情報も含むものとする。また、このソースコードデータ 320 はフラッシュ ROM 300 に書き込まれる時点で既に暗号化処理が行われている。この暗号化処理は、DES のアルゴリズムを用いて行われる。即ち、復号化処理部 280 の復号化処理に対応した暗号化処理を用いて暗号化されたソースコードがフラッシュ ROM 300 に保持される。

10

**【0082】**

復号化鍵データ結合部 286 は、復号化鍵固有データ保持部 284 に保持された復号化鍵固有データと予め設定される復号化用データ 330 とに基づいて、復号化鍵データを生成する。このような復号化鍵データ結合部 286 は、例えば該復号化鍵固有データと該復号化用データとの排他的論理和演算結果を復号化鍵データとして出力できる。或いは復号化鍵データ結合部 286 は、例えば該復号化鍵固有データと該復号化用データとをデータのビットの並び方向に連結して復号化鍵データ保持部 282 に出力できる。更には、復号化鍵データ結合部 286 は、例えば該復号化鍵固有データ及び該復号化用データの少なくとも一方の所定のビットの入れ替え、除去等の予め定められたルールに従ったビット操作を行って、復号化鍵データとして出力できる。なお復号化用データ 330 は、フラッシュ ROM 300 に記憶される。

20

**【0083】**

この復号化用データ 330 は半導体装置ごとに変更することが可能である。その結果、半導体装置ごとに異なる鍵データで暗号化、復号化することとなり、高い安全性が確保可能となる。

**【0084】**

ここで、フラッシュ ROM 300 に記憶されるデータの設定例について説明する。フラッシュ ROM 300 には、システム開発（設計）時に照合用パスワードデータ 310、ソースコード 320 及び復号化用データ 330 が書き込まれる。本実施形態では、外部システムによって、フラッシュ ROM 300 のデータの設定が行われる。ここで外部システムは、パーソナルコンピュータ等のハードウェアと、該パーソナルコンピュータに搭載されるオペレーティングシステム上で動作するアプリケーションプログラム（ソフトウェア）とによってその機能が実現される。そして、外部システムにより設計されたソースコード（ソースプログラム及びパラメータ）、各種鍵データ及び各種固有データがフラッシュ ROM 300 に書き込まれる。

30

**【0085】**

図 8 に、本実施形態における外部システムの機能ブロック図の構成例を示す。

**【0086】**

外部システム 400 は、処理部 410、記憶部 420、フラッシュ ROM 書き込み部 430 を含む。外部システム 400 では、バス 440 を介して、処理部 410、記憶部 420、フラッシュ ROM 書き込み部 430 が接続される。

40

**【0087】**

処理部 410 は、記憶部 420 に記憶されたデータ又はプログラムを読み込んで処理を行う。この処理部 410 は、暗号化処理部 412、ユニークパスワード受付処理部 414、一方向暗号化処理部 416 を含む。処理部 410 の機能は、CPU や、ASIC（Application Specific Integrated Circuit）等のハードウェアにより実現される。

**【0088】**

記憶部 420 は、暗号化鍵固有データ 422、暗号化用データ 424、ソースコード（平文）426、秘密固有データ 428 を含む。また記憶部 420 は、処理部 410 の暗号

50

化処理部 4 1 2、ユニークパスワード受付処理部 4 1 4 及び一方向暗号化処理部 4 1 6 の各処理を実現するためのプログラムデータを記憶する。記憶部 4 2 0 の機能は、RAM や ROM 等のハードウェアにより実現される。

【 0 0 8 9 】

フラッシュROM書き込み部 4 3 0 は、処理部 4 1 0 によって生成されたデータを、フラッシュROM 3 0 0 の所定の領域に書き込む処理を行う。

【 0 0 9 0 】

図 9 に、図 8 の外部システム 4 0 0 によって行われる照合用パスワードデータの書き込み処理のフローの一例を示す。図 9 に示すフローを実現するためのプログラムが記憶部 4 2 0 に記憶され、処理部 4 1 0 がこのプログラムを読み込むことで以下の処理を実現できる。

10

【 0 0 9 1 】

まず処理部 4 1 0 が、ユーザからのベンダユニークなパスワードデータを受け付ける処理を行う（ステップ S 1 0 ）。

【 0 0 9 2 】

次に、処理部 4 1 0 は、記憶部 4 2 0 から秘密固有データ 4 2 8 を読み出す（ステップ S 1 1 ）。ここで、秘密固有データ 4 2 8 は、半導体装置 2 0 0 の秘密固有データ保持部 2 5 0 に保持される秘密固有データと同じデータである。

【 0 0 9 3 】

そして、処理部 4 1 0 は、ステップ S 1 0 において受け付けられたベンダユニークなパスワードデータと秘密固有データ 4 2 8 とを用いて、半導体装置 2 0 0 のパスワードデータ結合部 2 6 0 と同様の処理によって、一方向暗号化用データを生成する（ステップ S 1 2 ）。

20

【 0 0 9 4 】

続いて、処理部 4 1 0 は、ステップ S 1 2 で生成された一方向暗号化用データに対して一方向暗号化処理を行う（ステップ S 1 3 ）。ここで、ステップ S 1 3 における一方向暗号化処理は、半導体装置 2 0 0 の一方向暗号化処理部 2 7 0 と同じ処理である。

【 0 0 9 5 】

そして処理部 4 1 0 はフラッシュROM書き込み部 4 3 0 に対して指示を出して、ステップ S 1 3 で求められた一方向暗号化処理の処理結果を、照合用パスワードデータとしてフラッシュROM 3 0 0 に書き込む処理を行わせ（ステップ S 1 4 ）、一連の処理を終了する（エンド）。

30

【 0 0 9 6 】

このように、ユーザごとに異なるパスワードデータが割り当てられており、デバッグ時においてデバッガ 1 0 0 からのパスワードデータが、ステップ S 1 0 で受け付けたベンダユニークなパスワードデータと異なる場合、デバッガ 1 0 0 からのアクセスが不正と判断される。また、ステップ S 1 1 において読み出される秘密固有データとデバッグ対象の半導体装置の秘密固有データとが異なる場合、デバッガ 1 0 0 からのアクセスが不正と判断される。

【 0 0 9 7 】

40

図 1 0 に、図 8 の外部システム 4 0 0 によって行われるソースコードの書き込み処理のフローの一例を示す。図 1 0 に示すフローを実現するためのプログラムが記憶部 4 2 0 に記憶され、処理部 4 1 0 がこのプログラムを読み込むことで以下の処理を実現できる。

【 0 0 9 8 】

まず処理部 4 1 0 が、記憶部 4 2 0 に記憶された暗号化鍵固有データ 4 2 2 と暗号化用データ 4 2 4 とを読み出す（ステップ S 2 0 ）。

【 0 0 9 9 】

続いて処理部 4 1 0 は、暗号化鍵固有データ 4 2 2 と暗号化用データ 4 2 4 とに基づいて、暗号化鍵データを生成する（ステップ S 2 1 ）。ここで、暗号化鍵データと、復号化鍵データ保持部 2 8 2 に保持される復号化鍵データとは対をなす。

50

## 【 0 1 0 0 】

そして処理部 4 1 0 は、ステップ S 2 1 で生成された暗号化鍵データを用いた D E S のアルゴリズムに従って、記憶部 4 2 0 に記憶されたソースコード 4 2 6 の暗号化処理を行う（ステップ S 2 2）。この暗号化処理は、半導体装置 2 0 0 の復号化処理部 2 8 0 の復号化処理と対をなす処理であり、暗号化処理部 4 1 2 の処理前のデータが、復号化処理部 2 8 0 の処理後のデータと同じになるようになっている。

## 【 0 1 0 1 】

その後、処理部 4 1 0 はフラッシュ R O M 書き込み部 4 3 0 に対して指示を出して、ステップ S 2 2 で暗号化されたソースコードを、フラッシュ R O M 3 0 0 に書き込む処理を行わせ（ステップ S 2 3）、一連の処理を終了する（エンド）。 10

## 【 0 1 0 2 】

次に、上記のようにしてフラッシュ R O M 3 0 0 の設定が行われた後の図 5 に示すシステムの動作例について説明する。

## 【 0 1 0 3 】

図 1 1 に、図 5 のシステムの動作シーケンスの一例を示す。図 1 1 では、デバッガ 1 0 0、半導体装置 2 0 0 及びフラッシュ R O M 3 0 0 の各ユニットの動作例のシーケンスとユニット間の動作例のシーケンスとを示している。図 1 1 では、デバッガ 1 0 0 からのパスワードデータにより、デバッガ 1 0 0 からのアクセスが正当であると判断された場合のシーケンスを示している。

## 【 0 1 0 4 】

まず半導体装置 2 0 0 では、デバッガ 1 0 0 が接続され、アクティブのデバッグイネーブル信号がデバッグイネーブル信号入力端子 1 2 に供給される（B 1）。これにより半導体装置 2 0 0 では、セキュリティ回路 3 0 により C P U マクロ 4 0 の R A M 2 1 0 に対するアクセスが一旦不許可にされる（B 2）。またマスク回路 5 0 は、デバッガ 1 0 0 からの入力データを有効にする。 20

## 【 0 1 0 5 】

一方、デバッガ 1 0 0 においては、ソフトウェアによりユニークパスワード受付処理が行われる（A 1）。ここでユーザが、ベンダユニークなパスワードデータを入力すると、デバッガ 1 0 0 が、半導体装置 2 0 0 のパスワードデータ保持部 2 4 0 に対して該パスワードデータを書き込む。 30

## 【 0 1 0 6 】

半導体装置 2 0 0 では、デバッガ 1 0 0 からのパスワードデータがパスワードデータ保持部 2 4 0 に書き込まれると、秘密固有データ保持部 2 5 0 から秘密固有データが読み出される（B 3）。続いて半導体装置 2 0 0 は、パスワードデータ保持部 2 4 0 に書き込まれたパスワードデータと秘密固有データとから、結合パスワードデータを生成し（B 4）、該結合パスワードデータに対して一方向暗号化処理を行う（B 5）。

## 【 0 1 0 7 】

その後、半導体装置 2 0 0 は、フラッシュ R O M 3 0 0 の照合用パスワードデータ 3 1 0 を読み出す（B 6）。そして一方向暗号化処理の処理結果と、フラッシュ R O M 3 0 0 からの照合用パスワードデータ 3 1 0 とを比較する認証処理を行う（B 7）。 40

## 【 0 1 0 8 】

デバッガ 1 0 0 からのパスワードデータと、図 9 のステップ S 1 0 で受け付けられたパスワードデータとが同じで、かつ秘密固有データ保持部 2 5 0 に保持される秘密固有データ保持部と、秘密固有データ 4 2 8 とが同じ場合には、両者が一致する。

## 【 0 1 0 9 】

そして、一方向暗号化処理の処理結果と照合用パスワードデータ 3 1 0 とが一致したとき、デバッガ 1 0 0 からのアクセスが正当であると判断され、デバッガ 1 0 0 の R A M 2 1 0 へのアクセスが有効化される（B 8）。

## 【 0 1 1 0 】

その後、半導体装置 2 0 0 では、復号化鍵固有データ保持部 2 8 4 に保持された復号化 50

鍵固有データと、フラッシュROM300に記憶された復号化用データ330とが読み出される(B9)。

【0111】

半導体装置200は、復号化鍵固有データと復号化用データとに基づいて、復号化鍵データを生成する(B10)。この復号化鍵データは、復号化鍵データ保持部282に保持される。これにより半導体装置200は、フラッシュROM300に記憶されたソースコード320を読み出しながら、復号化鍵データ保持部282に保持された復号化鍵データを用いて、復号化処理を行う(B11)。そしてこの復号化処理後のデータをRAM210に書き込んで、復号化したソースコードをRAM210に展開する(B12)。

【0112】

これにより、CPUコア42のエミュレーション機能を有するデバッガ100が、RAM210に展開された復号化後のソースコードを読み込んで、該ソースコードに対応した処理の実行や、該ソースコードに含まれるデータを参照できるようになる(C1)。

【0113】

図12に、図5のシステムの動作シーケンスの他の例を示す。図12では、図11と同様にデバッガ100、半導体装置200及びフラッシュROM300の各ユニットの動作例のシーケンス等を示している。また図12では、デバッガ100からのパスワードデータにより、デバッガ100からのアクセスが不正であると判断された場合のシーケンスを示す。但し、図12において、図11と同一処理部分には同一符号を付し、適宜説明を省略する。

【0114】

半導体装置200の照合用パスワードデータの読み込み(B6)までのシーケンスは図11と同様であるため、説明を省略する。

【0115】

照合用パスワードデータの読み込み後、一方向暗号化処理の処理結果と照合用パスワードデータ310とが一致しないとき、デバッガ100からのアクセスが不正であると判断され、デバッガ100のRAM210へのアクセスが無効化される(B13)。

【0116】

その後、デバッガ100においてユニークパスワードの受付処理が行われて新たにユニークパスワードデータが半導体装置200に入力されたとしても、デバッガ100からのアクセスが正当であると判断されることはない。そのため、半導体装置200をハードウェアリセットするより他はないようになっている。

【0117】

次に、本実施形態における半導体装置200が適用されたデータ転送制御装置の構成例について説明する。

【0118】

図13に、本実施形態における半導体装置200が適用されたデータ転送制御装置の構成例のブロック図を示す。なお図13に示すデータ転送制御装置では、図13に示すすべての回路、ユニット(部)を含む必要はなく、その一部を省略する構成にしてもよい。

【0119】

データ転送制御装置600は、ストリームデータ受信装置と、記憶媒体と、汎用(高速)シリアルインタフェースとの間のデータ転送を制御する。ストリームデータ受信装置としては、例えばデジタル放送復調回路がある。記憶媒体としては、例えばハードディスクドライブ(Hard Disk Drive: HDD)がある。汎用(高速)シリアルインタフェースとしては、IEEE(Institute of Electrical and Electronics Engineers)1394インタフェースやUSB(Universal Serial Bus)2.0インタフェースがあり、以下ではIEEE1394インタフェースであるものとして説明する。

【0120】

図13では、データ転送制御装置600は、リンクコントローラ610、物理層インタフェース620を含む。リンクコントローラ610は、IEEE1394規格に準拠した

10

20

30

40

50



リンク層のデータ転送制御を実現する。物理層インタフェース620は、データ転送制御装置600の外部に設けられた物理層コントローラ(図示せず)との物理層のインタフェースを実現する。この物理層コントローラがIEEE1394規格に準拠したバスに接続され、IEEE1394規格に準拠した物理層のデータ転送制御を実現する。このバスは、IEEE1394インタフェースを有する他の電子機器に接続される。なおこの物理層コントローラもまた、データ転送制御装置600に内蔵するようにしてもよい。

【0121】

データ転送制御装置600は、IDE(Integrated Drive Electronics)インタフェース630、ストリームインタフェース640、642を含む。IDEインタフェース630は、データ転送制御装置600と記憶媒体との間のインタフェースを実現する回路である。

10

【0122】

AV(Audio Visual)用の記憶媒体においては、パーソナルコンピュータ用として広く使用されているIDE(ATA)のインタフェースを持つ安価なHDDが用いられる。一方、デジタルチューナ(BSチューナ、CSチューナ)等の電子機器においては、デジタルデータ(デジタルビデオデータ、デジタルオーディオデータ)のインタフェースとしてIEEE1394インタフェースが広く用いられている。

【0123】

図13のように1394インタフェースとIDEインタフェースとを設けることで、IEEE1394とIDEの変換ブリッジ機能をデータ転送制御装置に実現させることが可能になる。

20

【0124】

ストリームインタフェース640、642は、データ転送制御装置600とストリームデータ受信装置や映像出力装置との間のインタフェースを実現する回路である。例えばデジタル放送の受信波から抽出した動画のストリームデータの受信処理や、映像出力装置に対するストリームデータの送信処理が行われる。

【0125】

またデータ転送制御装置600は、DESに準拠した暗号化処理及び復号化処理を行うDES回路650、660、662を含む。DES回路650は、暗号化処理したデータをIDEインタフェース630に出力したり、IDEインタフェース630からのデータを復号化処理したりする。DES回路660は、暗号化処理したデータをストリームインタフェース640に出力したり、ストリームインタフェース640からのデータを復号化処理したりする。DES回路662は、暗号化処理したデータをストリームインタフェース642に出力したり、ストリームインタフェース642からのデータを復号化処理したりする。

30

【0126】

データ転送制御装置は、SDRAM(Synchronous Dynamic Random Access Memory)とのインタフェースを実現するSDRAMインタフェース670を含む。ここでSDRAMは、ランダムアクセスに比べてシーケンシャルアクセス(連続したアドレスへのアクセス)を高速に行うことができるメモリである。また、連続したアドレスのデータ(バーストデータ)をクロックに同期して入出力できるメモリである。このSDRAMはアイソクロナスデータのキャッシュメモリとして機能する。

40

【0127】

なお、SDRAMは、データ転送制御装置600の外部に設けることが望ましいが、データ転送制御装置の内部に設けることも可能である。また、通常のSDRAMの代わりに、例えばDDR型SDRAM、ラムバス(Rambus)社のRDRAMなどの高速な同期型メモリを採用してもよい。

【0128】

また、SDRAMの記憶領域を、送信領域と受信領域に分離したり、アシンクロナス領域とアイソクロナス領域に分離したりしてもよい。

50

## 【 0 1 2 9 】

データ転送制御装置 6 0 0 は、パケットメモリ 6 8 0 を含む。パケットメモリ 6 8 0 は、パケット転送用の R A M であり、S D R A M に比べて小容量なメモリである。またパケットメモリ 6 8 0 は、ランダムアクセスを高速に行うことができるメモリである。

## 【 0 1 3 0 】

パケットメモリ 6 8 0 は、I E E E 1 3 9 4 規格に準拠したバスを介して受信したパケットを一時的に記憶する機能を有する。また記憶媒体から読み出されたパケットを、I E E E 1 3 9 4 に準拠したバスを介して転送するために、一時的に記憶する機能も有する。更にストリームインタフェース 6 4 0、6 4 2 を介して受信されたストリームデータのパケットを、I D E に準拠したバスや I E E E 1 3 9 4 規格に準拠したバスを介して転送する

10

## 【 0 1 3 1 】

データ転送制御装置 6 0 0 は、コンテンツ保護回路 6 9 0 を含む。コンテンツ保護回路 6 9 0 は、パケットメモリ 6 8 0 から読み出されたデータ(アイソクロナスデータ)を暗号化処理により暗号化し、リンクコントローラ 6 1 0 側に転送するための処理を行う。また、リンクコントローラ 6 1 0 側から転送される暗号化データ(暗号化アイソクロナスデータ)を復号化処理により復号化し、パケットメモリ 6 8 0 に書き込むための処理を行う。

20

## 【 0 1 3 2 】

このコンテンツ保護回路 6 9 0 の処理は、I E E E 1 3 9 4 規格に準拠したバスにより接続された電子機器(デバイス)間で、暗号化データを送受信するために行われる。この場合、保護されるべき暗号化データを電子機器間で送受信する前に、データ保護機構を受信側の電子機器が備えているか否かを確認する認証処理を行う。そして、保護機構を備えている事が認証処理により確認されると、暗号を解くための鍵を電子機器間で交換する。そして、送信側の電子機器は暗号化データを送信し、受信側の電子機器は受信した暗号化データを復号化する。

## 【 0 1 3 3 】

このようにすることで、電子機器間でのみ保護データの送受信を行えるようになる。これにより、保護機構を有しない電子機器や、データを改変してしまうような電子機器から、データのコンテンツを保護できる。

30

## 【 0 1 3 4 】

また、コンテンツ提供者が設定したコピー制御情報が電子機器間でやり取りされる。これにより、「コピー禁止」、「1回だけコピー可能」、「コピー・フリー」などのコピー制御が可能になる。また、コンテンツと共に改訂情報(System Renewability Messages)が配布される。これにより、不正な電子機器へのデータ転送を禁止したり制限したりすることが可能になり、不正コピーを将来に渡り禁止できる。

## 【 0 1 3 5 】

データ転送制御装置 6 0 0 は、C P U マクロ 7 0 0、セキュリティ回路 7 1 0、C P U R A M 7 2 0、D E S 回路 7 3 0 を含む。C P U マクロ 7 0 0 は、図 1 及び図 5 に示す C P U マクロ 4 0 の機能を有する。セキュリティ回路 7 1 0 は、図 1 及び図 5 に示すセキュリティ回路 3 0 の機能を有する。C P U R A M 7 2 0 は、図 1 に示すメモリ 2 0 又は図 5 に示す R A M 2 1 0 の機能を有する。D E S 回路 7 3 0 は、図 5 に示す復号化処理部 2 8 0 等(復号化処理部 2 8 0、復号化鍵データ保持部 2 8 2、復号化鍵固有データ保持部 2 8 4、復号化鍵データ結合部 2 8 6)の機能を有する。

40

## 【 0 1 3 6 】

C P U マクロ 7 0 0 は、C P U R A M 7 2 0 に記憶されたソースコード(ソースプログラム及びコンテンツ保護回路 6 9 0 の処理をするためのパラメータ(鍵データ))に対応した処理を実行し、データ転送制御装置 6 0 0 の各部を制御する。この C P U マクロ 7 0

50

0 は、例えばコンテンツ保護回路 690 の処理を実行する。ソースコードは、データ転送制御装置 600 の内部又は外部に設けられたフラッシュROM から、暗号化されたソースコードの状態を読み出され、一旦 CPU RAM 720 に書き込まれる。その後、DES 回路 730 で復号化して再び CPU RAM 720 に展開する。セキュリティ回路 710 は、デバッガによる機密漏洩を防止するために、上記の実施形態で説明したように CPU RAM 720 へのセキュリティプロテクトを行う。

【0137】

図 14 に、図 13 のデータ転送制御装置を含む電子機器のブロック図の例を示す。図 14 では、電子機器としてデジタルテレビ放送を受信するためのデジタルチューナとしての機能を有するセットトップボックス (set-top box) のブロック図の例を示している。また図 15 に、図 14 の電子機器の外観図の例を示す。

10

【0138】

電子機器 800 は、データ転送制御装置 600、デジタル放送復調回路 820、物理層コントローラ 830、フラッシュROM 840、操作部 850、表示部 860、MPEG デコーダ 870 を含む。この電子機器 800 は、IEEE 1394 又は USB 2.0 に準拠したバスを介して HDD レコーダ 900 に接続される。

【0139】

即ち本実施形態における電子機器は、データ転送制御装置 600 と、フラッシュROM 300 (外部メモリ、不揮発性メモリ) とを含むことができる。データ転送制御装置 600 は、本実施形態における半導体装置 10、200 の機能と、汎用シリアルバスインタフェース (リンクコントローラ等) の機能とを含むことができる。この場合、データ転送制御装置 600 では、フラッシュROM 300 に記憶されたデータが、CPU RAM 720 に転送され、CPU マクロ 700 が、CPU RAM 720 の記憶データに基づいて、汎用シリアルバスインタフェースを介して転送されるデータの加工処理 (コンテンツ保護のための処理) を行うことができる。

20

【0140】

なお図 14 では、IDE インタフェースに HDD を設けずに、外部に設けられた HDD レコーダ 900 に、ストリームデータが保存される。

【0141】

デジタル放送復調回路 820 は、チャンネルデコーダ 822、デスクランブラ 824 を含む。チャンネルデコーダ 822 は、アンテナ 910 で受信されたデジタル放送の受信波から 1 チャンネル分のストリームデータを抽出する。デスクランブラ 824 は、スクランブル処理されたストリームデータに対して該スクランブル処理を解除する処理を行う。デスクランブラ 824 は、図 13 のストリームインタフェース 640 に接続される。

30

【0142】

物理層コントローラ 830 は、図 13 の物理層インタフェース 620 に接続され、HDD レコーダ 900 との間で、IEEE 1394 規格に準拠した物理層のデータ転送制御を行う。

【0143】

フラッシュROM 840 は、図 13 の CPU マクロ 700 に接続される。このフラッシュROM 840 には、CPU マクロ 700 が実行するプログラム及びパラメータ (コンテンツ保護のためのパラメータ) が暗号化された状態で記憶される。

40

【0144】

MPEG デコーダ 870 は、図 13 のストリームインタフェース 642 に接続され、データ転送制御装置 600 からのストリームデータをデコードし、デジタルテレビ 920 に出力する。

【0145】

ユーザは、操作部 850 を操作することで、デジタル放送の受信チャンネルの指定などを行うことができる。また、表示部 860 に表示される情報を見ることで、現在の受信チャンネルなどを確認できる。

50

## 【 0 1 4 6 】

この電子機器 8 0 0 は、IEEE 1 3 9 4 バス又は USB 2 . 0 などの汎用（高速）シリアルバスを介して HDD レコーダ 9 0 0 に接続されている。そしてデジタル放送復調回路 8 2 0 からの MPEG (Moving Picture Experts Group) 規格に準拠したストリームデータを、HDD レコーダ 9 0 0 に保存したり、MPEG デコーダ 8 7 0 でデコードしてデジタルテレビ 9 2 0 に映像を出力させたりできる。

## 【 0 1 4 7 】

HDD レコーダ 9 0 0 へのストリームデータの記録時においては、アンテナ 9 1 0 で受信された MPEG 規格に準拠したストリームデータ (TS パケット) が、データ転送制御装置 6 0 0、IEEE 1 3 9 4 (USB 2 . 0) を介して HDD レコーダ 9 0 0 に書き込まれる。

10

## 【 0 1 4 8 】

一方、HDD レコーダ 9 0 0 のストリームデータの再生時においては、IEEE 1 3 9 4 のバスを介して HDD レコーダ 9 0 0 から MPEG 規格に準拠したストリームデータ (TS パケット、アイソクロナスデータ) が読み出される。そして、読み出された MPEG 規格に準拠したストリームデータを、MPEG デコーダ 8 7 0 がデコードする。これにより、デジタルテレビ 9 2 0 に映像が映し出される。

## 【 0 1 4 9 】

なお、本実施形態が適用される電子機器は図 1 4 及び図 1 5 に示す電子機器に限定されない。例えば、HDD レコーダ、DVD レコーダ、ビデオテープレコーダ (HDD 内蔵)、光ディスク (DVD) レコーダ、デジタルビデオカメラ、パーソナルコンピュータ或いは携帯型情報端末などの種々の電子機器に適用できる。また図 1 4 では、HDD を内蔵しないものとして説明したが、HDD を内蔵させることも可能である。また HDD レコーダ 9 0 0 に代えて DVD レコーダ等の記録装置であってもよい。

20

## 【 0 1 5 0 】

図 1 4 の構成によれば、汎用的なデバッグを用いて低コストなシステム開発ができるようになる。しかも、デバッグからの不正なアクセスによるリバースエンジニアリングを防止でき、ライセンス化された極秘情報を確実に保護できるようになる。

## 【 0 1 5 1 】

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。

30

## 【 0 1 5 2 】

更に、上記の実施形態では、主として半導体装置に内蔵するメモリからの読み出しについて説明したが、当業者であれば該メモリへの書き込みについても同様に実現できる。

## 【 0 1 5 3 】

更に本実施形態の半導体装置の構成も図 1、図 5 等で説明した構成に限定されず、種々の変形実施が可能である。

## 【 0 1 5 4 】

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の 1 の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

40

## 【 図面の簡単な説明 】

## 【 0 1 5 5 】

【 図 1 】 本実施形態の半導体装置の原理的構成の構成図。

【 図 2 】 マスク回路の構成例の回路図。

【 図 3 】 マスク回路の他の構成例の回路図。

【 図 4 】 マスク回路の更に他の構成例の回路図。

【 図 5 】 本実施形態の半導体装置の詳細な構成例及び該半導体装置を用いたシステムの構

50

成例のブロック図。

【図 6】アクセス制御部の構成例のブロック図。

【図 7】比較部の動作を説明するためのハードウェア記述言語の記載例を示す図。

【図 8】外部システムの機能ブロック図の構成例を示す図。

【図 9】図 8 の外部システムによって行われる照合用パスワードデータの書き込み処理のフローの一例を示す図。

【図 10】図 8 の外部システムによって行われるソースコードの書き込み処理のフローの一例を示す図。

【図 11】図 5 のシステムの動作シーケンスの一例を示す図。

【図 12】図 5 のシステムの動作シーケンスの他の例を示す図。

10

【図 13】本実施形態における半導体装置が適用されたデータ転送制御装置の構成例のブロック図。

【図 14】図 13 のデータ転送制御装置を含む電子機器のブロック図の例。

【図 15】図 14 の電子機器の外観図の例を示す図。


【符号の説明】

【0156】


10、200 半導体装置、12 デバッグイネーブル信号入力端子、20 メモリ、  
 30 セキュリティ回路、40 CPUマクロ、  
 42 CPUコア(中央演算処理装置)、44 セレクタ、50 マスク回路、  
 100 デバッグ、210 RAM、220 アクセス制御部、230 比較部、  
 240 パスワードデータ保持部、250 秘密固有データ保持部、  
 260 パスワードデータ生成部、270 一方向暗号化処理部、  
 280 復号化処理部、282 復号化鍵データ保持部、  
 284 復号化鍵固有データ保持部、286 復号化鍵データ生成部、  
 300 フラッシュROM、310 照合用パスワードデータ、  
 320 ソースコード(暗号化)、330 復号化用データ

20


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】



【 図 5 】



【図6】




【図7】

```


if (!reset) {
  Flag = 0; Pass = 0;
}
else if ((PSWD == CWD) && (Flag == 0)) {
  Flag = 1; Pass = 1;
}
else if ((PSWD != CWD)) {
  Flag = 1; Pass = 0;
}

```


【図8】




【図9】




【図10】




【 図 1 1 】




【 図 1 2 】



【 図 1 3 】




【 図 1 4 】





【 図 15 】



---

フロントページの続き

(72)発明者 熊谷 友則

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

審査官 石川 正二

(56)参考文献 特開平05 - 265867 (JP, A)

特開2003 - 177938 (JP, A)

特開平06 - 124241 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G06F 21/24