




República Federativa do Brasil  
Ministério do Desenvolvimento, Indústria  
e do Comércio Exterior  
Instituto Nacional da Propriedade Industrial.

(21) PI0804375-2 A2



(22) Data de Depósito: 14/08/2008  
(43) Data da Publicação: 11/01/2011  
(RPI 2088)


(51) Int.CI.:  
G01K 13/00

(54) Título: UM SENSOR DE TEMPERATURA OPERANDO EM BAIXA-TENSÃO E EM BAIXA-POTÊNCIA PARA APLICAÇÕES EM DISPOSITIVOS BIO-IMPLANTÁVEIS

(73) Titular(es): Universidade Federal de Itajubá - UNIFEI

(72) Inventor(es): João Batista Macedo Vianna, Luis Henrique de Carvalho Ferreira, Paulo Cesar Crepaldi, Robson Luiz Moreno, Tales Cleber Pimenta

(57) Resumo: UM SENSOR DE TEMPERATURA OPERANDO EM BAIXA-TENSÃO E EM BAIXA-POTÊNCIA PARA APLICAÇÕES EM DISPOSITIVOS BIO-IMPLANTÁVEIS. A invenção apresentada refere-se a uma topologia de sensor de temperatura envolvendo transistores de efeito de campo do tipo MOS operando na condição de saturação em inversão fraca. O sensor apresenta características importantes como baixa tensão de alimentação, baixo consumo de potência, área de silício reduzida e uma boa rejeição aos sinais espúrios presentes na linha de alimentação, além de uma boa linearidade de conversão na faixa de temperatura de -20 °C a +80 °C. Estas características o tornam especialmente recomendado para aplicações em engenharia biomédica como, por exemplo, em bio-implantes.



Configuração do Transistor Composto NMOS



PI0804375-2

## UM SENSOR DE TEMPERATURA OPERANDO EM BAIXA-TENSÃO E EM BAIXA-POTÊNCIA PARA APLICAÇÕES EM DISPOSITIVOS BIO-IMPLANTÁVEIS

A presente invenção refere-se a uma topologia envolvendo 5 transistores de efeito de campo do tipo MOS operando na condição de inversão fraca com os fins de atuar como sensor de temperatura para aplicações de baixa tensão de alimentação em circuitos integrados com a utilização de pouca área de silício. A temperatura é avaliada a partir de um circuito cuja resposta é proporcional a temperatura absoluta – PTAT 10 (*Proportional To Absolute Temperature*), de alta linearidade dentro da faixa de -20 a 80<sup>0</sup>C. Ela apresenta uma topologia baseada em transistores MOS compostos, operando em inversão fraca, denominada *CMOS Peaking Current Source*.

Em muitos procedimentos médicos torna-se necessário o 15 monitoramento de sinais fisiológicos dos seres humanos, tais como, pressão arterial, freqüência de batimentos cardíacos, temperatura corpórea dentre outros. Este monitoramento deve ser preferencialmente conduzido de forma a não causar desconforto ao paciente e deve 20 apresentar informações precisas e seguras para as avaliações e diagnósticos dos profissionais da área de saúde envolvidos.

O ponto fundamental é a utilização de uma estrutura clássica 25 denominada CMOS Peaking Current Source, porém com a sua topologia modificada pela inserção de transistores MOS compostos no lugar de transistores simples. Esta nova configuração, contudo, opera em regime de inversão fraca (tensão de polarização V<sub>GS</sub> inferior à tensão de limiar V<sub>TH</sub>) o que proporciona o baixo consumo e faz com que algumas

propriedades das relações tensão-corrente dos transistores MOS se aproximem do comportamento de um transistor bipolar. Os transistores bipolares são exemplos clássicos de elementos utilizados na confecção de sensores de temperatura.

5        A invenção passará a ser descrita a seguir com referência aos desenhos apensos, nos quais a Figura 1 mostra a estrutura básica de um transistor composto. A Figura 2 ilustra a arquitetura, ou forma de se implementar o sensor de temperatura, objeto dessa patente. A Figura 3 mostra a variação da tensão  $V_{PTAT}$  como uma função da temperatura para 10 o circuito da Figura 2.

A Figura 1 ilustra a estrutura básica de um transistor composto NMOS, entretanto pode-se implementar a mesma configuração quando se usa transistores PMOS. Os aspectos de geometria dos transistores envolvidos nesta configuração serão apresentados a seguir.

15       A Figura 2 ilustra a implementação do sensor de temperatura, que é baseada na configuração clássica *CMOS Peaking Current Source*, mas com a utilização de transistores compostos ao invés de transistores simples.

20       A tensão de alimentação é reduzida para apenas 1V fazendo com que os transistores compostos passem a operar na região de inversão fraca. Nesta região de operação, o equacionamento da corrente de dreno, consenso entre os modelos EKV, BSIM3v3 e ACM é dado por:

$$I_{DS} = I_S \left( \frac{W}{L} \right) \exp \left( q \frac{V_{GS} - V_{TH}}{nkT} \right) \left[ 1 - \exp \left( -q \frac{V_{DS}}{kT} \right) \right] \quad (1)$$

onde  $I_S$  é a corrente característica de inversão fraca,  $(W/L)$  é o aspecto de geometria do transistor,  $q$  é a carga do elétron,  $n$  é o fator de inversão fraca,  $k$  é a constante de Boltzmann,  $T$  a temperatura absoluta e  $V_{TH}$  é a tensão de limiar do dispositivo.

Na equação (1) o termo exponencial que contém a tensão  $V_{DS}$  pode ser desprezado, visto que quando os transistores estão operando na região de saturação, o valor desta tensão deve ser maior que  $3kT/q$  ( $\approx 75$  mV). Por inspeção do circuito verifica-se que:

$$V_{GS}(\text{M1}) = V_{GS}(\text{M3}) + I_O R_P \quad (2)$$

10

A partir das equações (1) e (2) e considerando que as correntes de dreno dos transistores M1 e M2 são iguais, obtém-se a corrente de pico (*peaking current*)  $I_O$  dada por:

$$n \frac{kT}{q} \ln \left[ \frac{\left( \frac{W}{L} \right)_{\text{M3}}}{\left( \frac{W}{L} \right)_{\text{M1}}} \right] = I_O R_P \quad (3)$$

15

O ponto de interesse no circuito é o nó denominado  $V_{PTAT}$ , situado entre os transistores M1 e M2, na Figura 2, que como será

demonstrado, apresenta um coeficiente térmico positivo.

Para a configuração composta M1-M2 observa-se que as correntes de dreno destes transistores são iguais. Desprezando-se o termo que contém  $V_{DS}$ , visto que os transistores estão saturados, e 5 utilizando-se a equação (1) tem-se:

$$\frac{I_{DS}(M1)}{I_{DS}(M2)} = \frac{I_s \left( \frac{W}{L} \right)_{M1} \exp\left(q \frac{V_{GS1} - V_{TH1}}{nkT}\right)}{I_s \left( \frac{W}{L} \right)_{M2} \exp\left(q \frac{V_{GS2} - V_{TH2}}{nkT}\right)} = 1 \quad (4)$$

Por inspeção do circuito, verifica-se que:

$$V_{DS1} = V_{GS1} - V_{GS2} \quad (5)$$

Substituindo a equação (5) em (4), obtém-se:

$$V_{DS1} = n \frac{kT}{q} \ln\left(\frac{\left(\frac{W}{L}\right)_{M2}}{\left(\frac{W}{L}\right)_{M1}}\right) + V_{TH1} - V_{TH2} \quad (6)$$

10

Para o transistor M1, a tensão de limiar é igual a  $V_{TH0}$ , porém para o transistor M2 a tensão de limiar sofre a modificação imposta pelo efeito de corpo. Quando o processo de fabricação do circuito integrado

apresenta um substrato do tipo N, o que impossibilita a fabricação de transistores NMOS em poços separados, é necessário equacionar a tensão de limiar para M2 levando-se em conta o efeito de corpo mencionado. Tem-se, então, para a tensão de limiar de M2:

$$V_{TH2} = V_{TH0} + \gamma \left( \sqrt{2\Phi_F + V_{DS1}} - \sqrt{2\Phi_F} \right) \quad (7)$$

5

onde  $\gamma$  é o coeficiente de efeito de corpo e  $\Phi_F$  é o potencial de Fermi. Ainda por observação do circuito, verifica-se que a tensão substrato-fonte do transistor M2 é igual à tensão dreno-fonte do transistor M1. Na equação (7) os termos que estão na raiz quadrada podem ser simplificados considerando-se:

$$(a + x)^{1/2} = \sqrt{a} + \frac{x}{2\sqrt{a}} \quad a^2 > x^2 \quad (8)$$

Das equações (6), (7) e (8) obtém-se:

$$V_{DS1} = \frac{n \frac{kT}{q} \ln \left[ \frac{\left( \frac{W}{L} \right)_{M2}}{\left( \frac{W}{L} \right)_{M1}} \right]}{1 + \frac{\gamma}{2\sqrt{2\Phi_F}}} \quad (9)$$

Considerando-se que:

$$1 + \frac{\gamma}{2\sqrt{2\Phi_F}} = n \quad (10)$$

Obtém-se, finalmente, a:

$$V_{PTAT} = V_{DS1} = \frac{kT}{q} \ln \left[ \frac{\left( \frac{W}{L} \right)_{M2}}{\left( \frac{W}{L} \right)_{M1}} \right] \quad (11)$$

Uma análise da equação (11) indica que o comportamento da tensão dreno-fonte do transistor M1 é diretamente proporcional à temperatura absoluta caracterizando uma tensão de referência PTAT. Outro ponto interessante diz respeito a ausência da corrente de polarização de dreno deste transistor no equacionamento, ou seja, o comportamento de  $V_{PTAT}$  não é afetado diretamente por  $I_O$ .

O transistor composto é na realidade uma estrutura do tipo cascode, assim, existe um aumento significativo na impedância vista do dreno de M2. Isto faz com que o nó  $V_{PTAT}$  fique mais insensível às flutuações da tensão de alimentação. Também, em termos do circuito CMOS Peaking como um todo, este aumento da impedância de saída do estágio composto proporciona um melhor casamento entre os dois ramos que produzem a corrente  $I_O$ .

A equação (11) também nos mostra que existe uma dependência da tensão  $V_{PTAT}$  com relação aos aspectos de geometria dos transistores M1 e M2 que constituem o par composto. Esses aspectos de geometria

devem ser analisados para que sejam satisfeitas duas condições de contorno. Primeiro, os transistores devem operar na região de saturação ( $V_{DS} > 3kT/q$ ) e segundo, a área de silício consumida seja minimizada. Para tanto, deve-se ter:

$$V_{DS1} = \frac{kT}{q} \ln \left[ \frac{\left( \frac{W}{L} \right)_{M2}}{\left( \frac{W}{L} \right)_{M1}} \right] \geq 3 \frac{kT}{q} \quad (12)$$

5

Obtendo:

$$\frac{\left( \frac{W}{L} \right)_{M2}}{\left( \frac{W}{L} \right)_{M1}} \geq e^3 \approx 20 \quad (13)$$

Assim, a relação entre os aspectos de geometria dos transistores deve ser aproximadamente 20 para garantir a saturação e minimizar a área de silício.

Por se tratar de um circuito auto-polarizado, o circuito *CMOS Peaking Current Source* apresenta dois pontos estáveis de corrente. Um deles é o projetado pelos parâmetros dos componentes utilizados e o outro é uma condição indesejável em que a corrente fica com o seu valor igual a zero. Para levar a operação do circuito ao seu ponto quiescente de interesse é necessária a inserção de um circuito auxiliar de partida denominado *start-up*. Neste projeto, o circuito de *start-up* é implementado, também de uma forma simples, através do transistor MS

e do capacitor CS ilustrados na Figura 2. Ao se energizar o sensor de temperatura, a corrente transitória de carga para CS é responsável para proporcionar a partida da corrente  $I_O$  e levá-la ao seu valor quiescente nominal.

5 Ao se adotar os aspectos de geometria para os transistores utilizados no sensor de temperatura, como apresentados na Tabela 1, obtém-se os valores medidos para a temperatura ambiente ( $25^\circ\text{C}$ ) apresentados na Tabela 2. A Figura 3 mostra a variação da tensão  $V_{\text{PTAT}}$  como uma função da temperatura para esse mesmo circuito.

10

Tabela 1 – Aspectos de geometria dos transistores.

Transistor	$W/L [\mu\text{m}]$
M1	4/1
M2	80/1
M3	10/1
M4	200/1
M5	200/2
M6	10/2
M7	200/2
M8	10/2
MS	10/2

Tabela 1 – Valores medidos à temperatura ambiente ( $25^\circ\text{C}$ ).

Parâmetro	Medida
$V_{DD}$	1 V
$I_{DD}$	508 nA
$V_{\text{PTAT}}$	84 mV
$\Delta V_{\text{PTAT}}/\Delta T$	$\approx + 0,17 \text{ mV}^\circ\text{C}$
Consumo de potência	508 nW
Área	$80 \mu\text{m} \times 130 \mu\text{m}$

Os resultados obtidos pelos testes efetuados comprovam que o circuito pode ser utilizado como um sensor de temperatura, pois apresenta uma grande linearidade dentro da faixa que foi proposta (-20°C a +80°C). Além disto, em função de características advindas do uso  
5 do transistor composto, apresenta um consumo de potência reduzido (tornando-o ideal para aplicações de baixa potência), além de operar em baixa tensão. Pela simplicidade topológica de todo o circuito, a área de silício é minimizada.

Todas estas importantes características atestam o seu uso em  
10 aplicações de baixa potência e/ou baixa tensão, tais como biomédicas, veterinárias, segurança, e rastreamento.

**REIVINDICAÇÕES**

**UM SENSOR DE TEMPERATURA OPERANDO EM BAIXA-TENSÃO E EM  
BAIXA-POTÊNCIA PARA APLICAÇÕES EM DISPOSITIVOS BIO-  
IMPLANTÁVEIS**

5        1. Topologia se sensor de temperatura do tipo proporcional a temperatura absoluta – PTAT (*Proportional To Absolute Temperature*) com a utilização de transistores do tipo MOS compostos operando na condição de saturação na região de inversão fraca, caracterizado pelo fato de:

10      Apresentar uma redução tanto na tensão de alimentação quanto no consumo de potência caracterizando a operação do sensor em baixa-tensão (*low-voltage*) e baixa-potência (*low-power*).

Apresentar um consumo de área de silício reduzida.

15      Apresentar uma boa razão de rejeição da fonte de alimentação – PSRR (*Power Supply Rejection Ratio*).

Apresentar uma boa linearidade na faixa de temperatura compreendida entre -20 °C e +80 °C

Ser adequado para aplicações implantáveis.




Figura 1 – Configuração do Transistor Composto NMOS




Figura 2 – Circuito Proposto para o Sensor de Temperatura




Figura 3 – Resposta do Sensor de Temperatura para a Faixa de -20°C a +80°C

**RESUMO****UM SENSOR DE TEMPERATURA OPERANDO EM BAIXA-TENSÃO E EM  
BAIXA-POTÊNCIA PARA APLICAÇÕES EM DISPOSITIVOS BIO-  
IMPLANTÁVEIS**

5        A invenção apresentada refere-se a uma topologia de sensor de temperatura envolvendo transistores de efeito de campo do tipo MOS operando na condição de saturação em inversão fraca. O sensor apresenta características importantes como baixa tensão de alimentação, baixo consumo de potência, área de silício reduzida e uma boa rejeição aos sinais espúrios presentes na linha de alimentação, além de uma boa  
10 linearidade de conversão na faixa de temperatura de -20 °C a +80 °C. Estas características o tornam especialmente recomendado para aplicações em engenharia biomédica como, por exemplo, em bio-implantes.