

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G06K 19/07 (2006.01)

G06K 7/10 (2006.01)



[12] 发明专利说明书

专利号 ZL 02811230. X

[45] 授权公告日 2007 年 3 月 28 日

[11] 授权公告号 CN 1307593C

[22] 申请日 2002.6.4 [21] 申请号 02811230. X

[30] 优先权

[32] 2001. 6. 6 [33] EP [31] 01890176.9

[86] 国际申请 PCT/IB2002/002060 2002.6.4

[87] 国际公布 WO2002/099741 英 2002.12.12

[85] 进入国家阶段日期 2003.12.3

[73] 专利权人 皇家飞利浦电子有限公司

地址 荷兰艾恩德霍芬

[72] 发明人 J·普雷舒伯-普弗勒格尔

[56] 参考文献

EP0973127A2 1999.7.13

US5966082A 1999.10.12

审查员 汪 宁

[74] 专利代理机构 中国专利代理(香港)有限公司

代理人 杨 凯 梁 永


权利要求书 2 页 说明书 20 页 附图 3 页

[54] 发明名称

包括存储对中间操作状态重要的信息的存储装置的数据载体

[57] 摘要

数据载体(2)或用于数据载体(2)的集成电路(41)包括:存储器(54),它被设计为存储对数据载体(2)或集成电路(41)的中间操作状态重要的中间操作状态信息(ZS、CI16、CI20、BRS);存储控制装置(51),在出现对中间操作状态重要的中间操作状态信息之后,确保此中间操作状态信息被存储在存储器(54)中;控制装置(51),在检测到无故障操作所需的电源电压(V)不存在之后,在由于不存在而中断通信序列执行以及随后检测到电源电压(V)又存在期间,确保数据载体(2)或集成电路(41)被控制在中间操作状态,存储在存储器(54)中的中间操作状态信息(ZS、CI16、CI20、BRS)对该中间操作状态是重要的。



1. 一种用于数据载体(2)的集成电路(41), 用于根据包括若干通信步骤的通信序列与至少一个通信站(1)进行通信; 所述集成电路(41)包括:

检测装置(46), 用于检测所述集成电路(41)的操作所需的至少一个操作变量(V)是否存在;

存储装置(54), 用于存储与中间操作状态相关的中间操作状态信息(ZS、CI16、CI20、BRS), 所述中间操作状态是一个具体的通信步骤的结果; 和

控制装置(51), 被设计为, 使得在检测到所述操作变量(4)经过一段不存在的时间之后又存在时, 通过所述存储的中间操作状态信息(ZS、CI16、CI20、BRS), 将所述集成电路(41)设置在中间操作状态。

2. 如权利要求1所述的集成电路(41), 其特征在于, 所述检测装置(46)被设计为用于检测是否存在所述集成电路(41)的操作所用的足够高的电源电压(V)。

3. 如权利要求1所述的集成电路(41), 其特征在于, 所述控制装置(51)被设计成将所述集成电路(41)设置在检测到所述至少一个操作变量(V)不存在之前最后的中间操作状态。

4. 如权利要求1所述的集成电路(41), 其特征在于, 所述控制装置(51)被设计成将所述集成电路(41)控制在执行防冲突程序的过程中出现的至少一个中间操作状态。

5. 如权利要求1所述的集成电路(41), 其特征在于, 所述控制装置(51)设计成将所述集成电路(41)控制在作为执行密码程序的结果而出现的中间操作状态。

6. 如权利要求1所述的集成电路(41), 其特征在于, 所述存储装置(54)由铁电随机存取存储器构成。

7. 如权利要求1所述的集成电路(41), 其特征在于, 所述存储装置(54)包括至少两个存储级(90、91、92), 每个存储级分别包括电容单元(93、94、95), 所述两个存储级(P0、P1、P2)适合于限时存储对

中间操作状态而言重要的中间操作状态信息。

8. 如权利要求 1 所述的集成电路(41)，其特征在于包括擦除装置(71)，通过所述擦除装置(71)可以擦除所述存储装置(54)，从而能够删除对中间操作状态而言重要的并且存储在所述存储装置(54)中的各个中间操作状态信息(ZS、CI16、CI20、BRS)。

包括存储对中间操作状态重要的 的信息的存储装置的数据载体

本发明涉及数据载体和用于数据载体的集成电路，该电路包括用于根据通信期间执行的通信序列与至少一个通信站进行通信的通信装置，所述通信序列包括多个通信步骤，在数据载体中，因特定通信步骤中的一个通信步骤而出现中间操作状态，而且在数据载体中，出现对特定中间操作状态中的一个中间操作状态重要的中间操作状态信息，所述数据载体包括检测装置，用于检测是否存在数据载体或集成电路的操作所需的至少一个操作变量。

这种数据载体和用于数据载体的集成电路在参考编号为 ISO/WD 18000-3-v40-5 的 2001 年 3 月 1 日的标准 ISO/IEC 18000-3-5 的提案中公开，因此是已知的。根据所提出的已知实施例，设想在通信站和数据载体或用于此类数据载体的集成电路之间执行通信序列之后，将达到的最终操作状态的特征信息存储在存储器中；具体来讲，通过从这个通信站向数据载体或集成电路发送一个停止命令，该停止命令使所涉及的数据载体或集成电路停止工作，使得在此空闲状态中，数据载体或集成电路无法对来自此通信站的即时命令作出反应，这在上述标准提案的第 6.5.3.2.3.2.3 条 - “完全静音的应答模式”中有描述。

对于已知的数据载体或已知的集成电路，存在以下问题：通信站有规律地反复去活和重新激活，使得在根据通信序列的通信期间出现这样一种情况，在执行通信序列期间，通信站的去活导致数据载体或集成电路中缺少电源电压，这导致通信站序列执行期间只达到特定的中间操作状态，而不是期望的最终操作状态，而且有关这种已知数据载体或集成电路所达到的特定中间操作状态的信息会因

缺少电源电压而不利地丢失。结果，当通信站重新激活时，已知的数据载体不得不再次从头启动先前被中断的通信序列。不利之处在于，这导致较为频繁地出现不利情况，使得通信站与大量已知数据载体之间完成通信所需的时间远远超过通信站永久保持激活时的情况。

本发明的目的在于纠正上述问题，并实现改进的数据载体和改进的集成电路。

为了实现上述目的，根据本发明的数据载体配备了根据本发明的特征，使得根据本发明的数据载体可以如下方式来表征，即：

数据载体包括用于根据通信期间执行的通信序列与至少一个通信站进行通信的通信装置，所述通信序列包括多个通信步骤，在数据载体中，因特定通信步骤中的一个通信步骤而出现中间操作状态，并且在数据载体中，出现对特定中间操作状态中的一个中间操作状态重要的中间操作状态信息(ZS、CI16、CI20、BRS)；所述数据载体包括检测装置，用于检测是否存在数据载体操作所需的至少一个操作变量(V)；所述数据载体包括用于存储信息的存储装置，所述存储装置被设计为存储对中间操作状态重要的中间操作状态信息(ZS、CI16、CI20、BRS)；所述数据载体包括存储控制装置，这些装置经过设计，使得在出现对中间操作状态重要的中间操作状态信息(ZS、CI16、CI20、BRS)之后，它们确保对中间操作状态重要的此中间操作状态信息(ZS、CI16、CI20、BRS)被存储在所述存储装置中；所述数据载体包括控制装置，这些装置经过设计，使得在检测到至少一个操作变量(V)不存在之后，在由于所述至少一个操作变量(V)不存在而导致通信序列中断执行以及随后检测装置检测所述至少一个操作变量(V)又存在期间，它们确保数据载体被控制在中间操作状态，存储在存储装置中的中间操作状态信息(ZS、CI16、CI20、BRS)对所述中间操作状态是重要的。

为了实现上述目的，根据本发明的集成电路配备了根据本发明

的特征，使得根据本发明的集成电路可以如下方式来表征，即：

用于数据载体的集成电路包括用于根据通信期间执行的通信序列与至少一个通信站进行通信的通信装置，所述通信序列包括多个通信步骤，在集成电路中，因特定通信步骤中的一个通信步骤而出现中间操作状态，而且在集成电路中，出现对于特定中间操作状态的一个中间操作步骤重要的中间操作状态信息(ZS、CI16、CI20、BRS)，所述集成电路包括检测装置，用于检测是否存在集成电路操作所需的至少一个操作变量(V)；所述集成电路包括用于存储信息的存储装置，存储装置被设计为存储对于中间操作状态重要的中间操作状态信息(ZS、CI16、CI20、BRS)；所述集成电路包括存储控制装置，它经过设计，使得在出现对于中间操作状态重要的中间操作状态信息(ZS、CI16、CI20、BRS)之后，它们确保对于中间操作状态重要的此中间操作状态信息(ZS、CI16、CI20、BRS)被存储在存储装置中；所述集成电路包括控制装置，这些装置经过设计，使得在检测到至少一个操作变量(V)不存在之后，在由于所述至少一个操作变量(V)不存在而导致通信序列中断执行以及随后检测装置检测所述至少一个操作变量(V)又存在期间，它们确保集成电路被控制在中间操作状态，存储在存储装置中的中间操作状态信息(ZS、CI16、CI20、BRS)对所述中间操作状态是重要的。

提供根据本发明的特征在电路工程设计方面很简单，并且仅需少量额外成本来确保：对于根据本发明的数据载体和根据本发明的集成电路，可以存储有关通信序列执行期间所达到的特定中间操作状态的信息，从而在该数据载体或集成电路的无故障操作所需的操作变量失效时，已经达到中间操作状态的信息被保留，随后，当数据载体或集成电路的无故障操作所需的操作变量再次存在时，可以简单方式使数据载体或集成电路立即返回到先前达到的中间操作状态。这是避免因通信序列执行期间数据载体无故障操作所需的操作变量失效或缺少而需要从头再次启动已部分执行的通信序列的简单

方法。这确保通信站和与此通信站通信链接的大量数据载体之间的总通信时间短很多。

利用根据本发明的数据载体或根据本发明的集成电路，可以将用于检测数据载体或集成电路操作所需的至少一个操作变量是否存在的检测装置设计为检测作用于数据载体或集成电路的场强。特别有利的是，检测装置被设计为检测是否存在数据载体或集成电路操作所用的足够高的电源电压。此类型的实施例的特征在于，在电路设计方面特别容易实现。

利用根据本发明的数据载体或根据本发明的集成电路，特别有利的是，控制装置经过设计，使得数据载体或集成电路被控制在此中间操作状态，在检测到所述至少一个操作变量不存在之前，把对所述中间操作状态重要的中间操作状态信息作为最后的中间操作状态信息存储在存储装置中。这确保了特别短的总通信时间。然而，应当明确，对于根据本发明的数据载体或根据本发明的集成电路，在某些情况下将数据载体或集成电路控制在如下中间操作状态也是有利的，对此中间操作状态重要的中间操作状态信息不是作为最后一个存储的，而是作为倒数第二或者甚至更早的中间操作状态信息存储的。还可以将此类数据载体或此类集成电路控制在这样的中间操作状态，其中间操作状态信息在检测到至少一个参考变量不存在之前尚未出现并且该状态对应于仅在检测到至少一个参考变量不存在之后才可能出现的中间操作状态。

利用根据本发明的数据载体或集成电路，特别有利的是，控制装置经过设计，使得将数据载体或集成电路控制在执行防冲突程序的过程中出现的至少一个中间操作状态。此实施例特别有利，因为具体来说，执行防冲突程序占用通信序列中较长的时间并且因为不断地重新启动通信序列，从而重新启动防冲突程序，对于已知数据载体或已知集成电路，这意味着较大的时间浪费，在根据本发明的数据载体或根据本发明的集成电路中有利地避免了此情况，因为提

供了根据本发明的措施，在完成的通信步骤之后，在通信序列期间中断的防冲突程序可以在完成的通信步骤之后再继续执行。

利用根据本发明的数据载体或集成电路，特别有利的是，控制装置经过设计，使得将数据载体或集成电路控制在作为执行密码程序的结果而出现的中间操作状态。执行密码程序是执行通信序列时比较常见的重要步骤，因此，在已经执行的密码程序(如果是必需的)之后继续通信序列是有利的。

对于存储重要的中间操作状态信息的存储装置的实施例，非常有利的是，该存储装置由 FRAM 构成。有利的是，这种类型的存储装置可以进行快速记录，并且包括以非易失方式存储于其中的信息。

但是，对于存储重要中间操作状态信息的存储装置的实施例，还发现特别有利的是，存储装置包括至少两个存储级，它们各包括电容单元，这两个存储级适合于对中间操作状态重要的中间操作状态信息的限时存储。本身已知的此类解决方案结合根据本发明的数据载体或根据本发明的集成电路是非常有利的。

对于存储装置，还应该提到的是，也可采用其它可以尽快记录并且以非易失方式存储信息的存储装置，例如电池缓冲的或电容缓冲的 SRAM 或 DRAM，或者甚至简单的触发级。

对于根据本发明的数据载体或根据本发明的集成电路，还发现特别有利的是配备擦除装置，通过该擦除装置可以擦除存储重要的中间操作状态信息的存储装置。已经发现，此类实施例在存储装置由 FRAM 构成的情况下特别有利。

本发明的上述方面和其它方面可以从以下实施例的示例中推导出来，并利用实施例的这些示例来进行说明。

另外，还参考附图中所示的、但不限定本发明的实施例的示例来说明本发明。

图 1 以框图形式示意地说明用于与图 2 所示的根据本发明实施例的第一实例的数据载体通信的通信站。

图 2 说明根据本发明实施例的第一实例的数据载体，它被设计为与根据图 1 的通信站 1 进行通信，并且配有 FRAM 作为存储装置来存储重要的中间操作状态信息。

图 3 说明根据图 2 的数据载体的序列控制装置中执行的程序序列的流程图。

图 4 说明用于存储重要中间操作状态信息的存储装置，在本例中，它包括具有电容单元的存储级，用于根据本发明实施例的第二实例的未另行表示的数据载体。

图 1 说明通信站 1。通信站 1 被设置和设计为与数据载体 2 通信，数据载体 2 表示在图 2 中，并在下文中详细说明。通信站 1 包括通信装置 3，下面详细说明它的实施例。通信装置 3 被设计用于根据此类通信中执行的通信序列与数据载体 2 通信，其中通信序列包括几个通信步骤，下面将更为详细地说明。

通信站 1 包括微型计算机 4。除微型计算机 4 以外，还可以提供布线逻辑电路。

微型计算机 4 包括序列控制装置 5，序列控制装置 5 通过总线链路 B 连接到主机，并且用来控制微型计算机 4 所实现的许多装置。序列控制装置 5 包括开关装置 6，借助于它，可以将通信站 1、从而将通信序列的执行去活和重新激活，即使是在此类型的通信序列执行过程中，此操作是在通信站 1 中按不再详述的方式实现的，当通信站 1 被去活时，通信站 1 不发出任何信号、甚至不发出以下将更详细讨论的载波信号。

微型计算机 4 还包括可生成时钟信号 CLK1 并将其馈送到序列控制装置 5 的时钟信号生成装置 7。此外，微型计算机 4 还包括可以存储数据和其它信息的存储装置 8。存储装置存储站数据 RDA。数据载体数据 TDA 也可被存储在存储装置 8 中。

此外，利用微型计算机 4，还可以实现许多装置，下文会对它们予以说明。

利用微型计算机 4, 实现唤醒信号生成装置 9, 可以将控制信息 CI1 从序列控制装置 5 馈送到生成装置 9, 生成装置 9 被设计为生成唤醒信号 WUP。

利用微型计算机, 实现唤醒响应信号检测装置 10, 可以将唤醒响应信号 UPR 馈送给装置 10, 并可由装置 10 生成控制信息 CI4, 该信息可以被馈送到序列控制装置 5。

此外, 利用微型计算机 4, 实现第一序列号查询信号生成装置 11, 可以将控制信息 CI5 从序列控制装置 5 馈送到装置 11, 并由装置 11 生成第一序列号查询信号 SNA1。

此外, 利用微型计算机 4, 实现包括冲突检测装置 13 的序列号信号检测装置 12。可以将序列号信号 SNS 馈送到序列号信号检测装置 12。通过序列号信号检测装置 12, 可以生成序列号数据 SND 或控制信息 CI8 或控制信息 CI9 并将它们发送到序列控制装置 5。如果冲突检测装置 13 检测到至少两个序列号信号 SNS 冲突, 则出现控制信息 CI8。如果在冲突检测装置 13 检测到至少两个序列号信号 SNS 之间冲突之后并且经过特定时间 TV 之后, 序列号信号检测装置 12 没有检测到或确定任何序列号, 则出现控制信息 CI9。序列号数据 SND 和两种类型的控制信息 CI8 和 CI9 可被馈送到序列控制装置 5。

此外, 利用微型计算机, 实现冲突显示信号生成装置 14, 可以将控制信息 CI10 从序列控制装置 5 馈送到装置 14, 并由装置 14 生成冲突显示信号 COL。

此外, 利用微型计算机 4, 实现第二序列号查询信号生成装置 15, 将控制信息 CI13 从序列控制装置 5 馈送到装置 15, 并由装置 15 生成第二序列号查询信号 SNA2。

此外, 利用微型计算机 4, 实现确认信号生成装置 16, 将控制信息 CI15 从序列控制装置 5 馈送到装置 16, 并由装置 16 生成确认信号 QIT。

此外, 利用微型计算机 4, 实现密码查询信号检测装置 17, 可

以将密码查询信号 PWA 馈送给装置 17, 并由装置 17 生成控制信息 CI18, 该信息可以被馈送到序列控制装置 5。

此外, 利用微型计算机 4, 实现密码信号生成装置 18, 将控制信息 CI19 从序列控制装置 5 馈送到装置 18, 并由装置 18 生成密码信号 PWS。

此外, 利用微型计算机 4, 实现待机信号检测装置 19, 可以将待机信号 BRS 馈送给装置 19, 并且装置 19 被设计成生成控制信息 CI22, 该信息可以被馈送到序列控制装置 5。

此外, 利用微型计算机 4, 实现数据处理装置 20, 装置 20 为处理数据而设置和设计, 具体来讲, 用于处理站数据 RDA 和处理数据载体数据 TDA。

此外, 利用微型计算机 4, 实现读命令生成装置 21, 将控制信息 CI23 从序列控制装置 5 馈送到装置 21, 并由装置 21 生成读命令 LCO。

此外, 利用微型计算机 4, 实现写命令生成装置 22, 将控制信息 CI25 从序列控制装置 5 馈送到装置 22, 并由装置 22 生成写命令 SCO。

此外, 利用微型计算机 4, 实现擦除命令生成装置 23, 将控制信息 CI27 从序列控制装置 5 馈送到装置 23, 并由装置 23 生成擦除命令 ECO。

利用微型计算机 4, 还可实现其它装置, 例如空闲命令生成装置以及若干其它装置, 本文不对它进行更详细的讨论。

如上所述, 通信站 1 包括用于与至少一个数据载体 2 通信的通信装置 3。在本例中, 通信装置 3 包括上述的序列控制装置 5 和装置 9 至 23。

此外, 利用微型计算机 4, 还可实现编码装置 24 和解码装置 25。编码装置 24 被设置和设计成对馈送给它的信号进行编码, 这里应该指出, 馈送到编码装置 24 以便编码的信号 WUP、SNA1、SNA2、QIT、

PWS、RDA、LCO、SCO 和 ECO 表示要经过编码装置 24 进行编码的数字数据。解码装置 25 被设置和设计用于对馈送到解码装置 25 的编码形式的信号进行解码，所以在本例中，解码装置发送信号 UPR、SNS、PWA、BRS 和 TDA。

此外，通信站 1 还包括调制装置 26，它处于编码装置 24 的下游。此外，还设置载波信号生成器 27，通过它可以生成载波信号 CS，将此信号馈送到调制装置 26 并与编码装置 24 发送的信号相关地进行调制，在本例中执行调幅。然而，还可以设置执行调频或相位调制或甚至其它类型调制的装置。在调制装置 26 的下游，有第一放大器 28，其输出信号被馈送到适配装置 29，放大的信号从适配装置 29 转发到传输装置 30。传输装置 30 用于将馈送给它们的信号发送到数据载体 2 的传输装置，对此下文将进一步讨论。在本例中，传输装置 30 包括传输线圈，它可以通过变压器耦合到数据载体 2 的传输装置中的传输线圈。然而，传输装置 30 还可以被设计为具有电容作用。传输装置 30 还可以被设计为天线并且通过发射电磁波来工作。

传输装置 30 不只用于发送信号，而且也用于接收信号，所接收的信号通过适配装置 29 馈送到通信站 1 中的第二放大器 31。第二放大器 31 包括下游解调装置 32，解码装置 25 连接到解调装置 32。在本例中，解调装置 32 被设计为对负载调制信号进行解调，负载调制信号是通过对载波信号生成器 27 生成的未调制载波信号 CS 进行负载调制获得的，在专家学术圈中此技术早已广为人知，所以此处不作详细说明。

下面详细说明根据图 2 的数据载体 2 的实施例。

数据载体 2 包括传输装置 40，它被设计用于与通信站 1 中传输装置 30 进行通信。数据载体 2 还包括集成电路 41，它设有连接到传输装置 40 的端口 42。端口 42 连接到内部电路电源电压生成装置 43、解调装置 44 和调制装置 45。电源电压生成装置 43 被设置和设计用于利用传输装置 40 提供到端口 42 的信号生成电源电压 V。电源电

压 V 可以被馈送到集成电路 41 中所有需要此电源电压 V 的部件, 为了避免附图变得复杂, 而未表示在图 2 中。

电源电压生成装置 43 包括所谓的加电检测装置 46, 装置 46 被设置为检测是否存在数据载体 2 操作所需的操作变量, 在本例中具体为检测是否存在数据载体 2 或集成电路 41 的无故障操作所需的电源电压 V。如果电源电压生成装置 43 发出了无故障操作所需的电源电压 V, 则加电检测装置 46 就会发出特征信号, 即所谓的具有高电平的加电复位信号 POR。如果电源电压生成装置 43 没有发出用于无故障操作的足够高的电源电压 V, 则不会有加电复位信号 POR, 或该加电复位信号从先前的高电平变为后来的低电平。

设置和设计解调装置 44 以用于对从端口 42 馈送给它们的信号进行解调, 这些信号是由通信站 1 发送的。

设置调制装置 45 来对馈送到它们的信号进行调制, 以便将传输装置 40 馈送到它们的调制形式的信号发送到通信站 1 中的传输装置 30。在本例中, 设置和设计调制装置 45 以用于对通信站 1 中载波信号生成器 27 所生成的未调制载波信号 CS 进行负载调制, 在专家学术圈中此技术早已广为人知。

数据载体 2 包括微型计算机 47。除微型计算机 47 以外, 还可以提供布线逻辑电路。

利用微型计算机 47, 实现解码装置 48 和编码装置 49。解码装置 48 处于解调装置 44 的下游, 设置和设计它, 以便对通信站 1 中编码装置 24 编码的信号(即数据信号)进行解码。编码装置 49 处于调制装置 45 的上游, 它被设置和设计成对馈送到它们的信号进行编码, 具体以如下方式进行: 编码装置 49 编码的信号可以被通信站 1 中的解码装置 25 解码。

此外, 利用微型计算机 47, 实现数据载体 2 或集成电路 41 的通信装置 50。通信装置 50 被设计用于根据此类型的通信过程中执行的通信序列与至少一个通信站进行通信, 其中所述通信序列包括已经

结合通信站 1 说明的多个通信步骤。通信装置 50 包括微型计算机 47 实现的许多装置，下文将予以更详细的说明。

微型计算机 47 包括序列控制装置 51，许多装置可被它控制；这些装置将在下文进一步详细说明。

此外，微型计算机 47 还包括可生成时钟信号 CLK2 并将其馈送到序列控制装置 51 的时钟信号生成装置 52。

此外，微型计算机 47 还包括第一存储装置 53 和第二存储装置 54。第一存储装置 53 被设置和设计为主要存储数据，即存储数据载体数据 TDA 和存储站数据 RDA。第二存储装置 54 被设置和设计成存储特殊信息；下文将予以更详细的说明。在本例中，第二存储装置 54 最好由所谓的 FRAM 构成。

利用微型计算机 47，实现唤醒信号检测装置 55，可以将唤醒信号 WUP 馈送给装置 55，并由装置 55 生成控制信息 CI2，该信息可以被馈送到序列控制装置 51。

此外，利用微型计算机 47，实现唤醒响应信号生成装置 56，将控制信息 CI3 从序列控制装置 51 馈送到装置 56，并由装置 56 生成唤醒响应信号 UPR。

此外，利用微型计算机 47，实现第一序列号查询信号检测装置 57，可以将第一序列号查询信号 SNA1 馈送到装置 57，并由装置 57 生成控制信息 CI6，该信息可被馈送到序列控制装置 51。

此外，利用微型计算机 47，实现序列号信号生成装置 58，可以将控制信息 CI7 从序列控制装置 51 馈送到装置 58，并由装置 58 生成序列号信号 SNS。除序列号数据 SND 之外，序列号信号 SNS 还包括校验和数据以及其它安全数据。

此外，利用微型计算机 47，实现冲突显示信号检测装置 59，可以将冲突显示信号 COL 馈送给装置 59，并由装置 59 生成控制信息 CI11，该信息可以被馈送到序列控制装置 51。

此外，利用微型计算机 47，实现用于生成随机数的随机数生成

器 60, 但是, 在本例中, 只能通过代理生成两个随机数, 即随机数“0”或“1”。随机数生成器 60 所生成的随机数“0”或“1”可以作为控制信息 CI12 馈送到序列控制装置 51。

此外, 利用微型计算机 47, 实现计数器 61, 其功能、即计数器读数是递增还是递减可以一方面由随机数生成器 60 控制, 另一方面由微型计算机 47 实现的第二序列号查询信号检测装置 62 控制。通过计数器 61, 可以生成计数器读数 ZS, 它可以被馈送到序列控制装置 51, 在本例中这是非常重要的。

利用微型计算机 47, 实现上面已经提到的第二序列号查询信号检测装置 62, 可以将第二序列号查询信号 SNA2 馈送到装置 62, 并由装置 62 生成控制信息 CI14, 该信息可被馈送到序列控制装置 51 并用于控制计数器 61。

此外, 利用微型计算机 47, 实现确认信号检测装置 63, 可以将确认信号 QIT 馈送给装置 63, 并由装置 63 生成控制信息 CI16, 该信息可以被馈送到序列控制装置 51。

此外, 利用微型计算机 47, 实现密码查询信号生成装置 64, 可以将控制信息 CI17 从序列控制装置 51 馈送到装置 64, 并可由装置 64 生成密码查询信号 PWA。

此外, 利用微型计算机 47, 实现密码信号检测装置 65, 可以将密码信号 PWS 馈送给装置 65, 并由装置 65 生成控制信息 CI20, 该信息可以被馈送到序列控制装置 51。

此外, 利用微型计算机 47, 实现待机信号生成装置 66, 可将控制信息 CI21 从序列控制装置 51 馈送到装置 66, 并由装置 66 生成待机信号 BRS, 将该信息既馈送到编码装置 49 以便传送到通信站 1, 也馈送到序列控制装置 51, 以便可被序列控制装置 51 转发以供其它目的之用; 因为在本例中这一点非常重要, 所以下文将予以更详细的说明。

此外, 利用微型计算机 47, 实现数据处理装置 67, 它为处理数

据而设置和设计。通过数据处理装置 67, 可以处理数据载体数据 TDA 和站数据 RDA。

此外, 利用微型计算机 47, 实现读命令检测装置 68, 可将读命令 LCO 馈送到该装置 68, 并由该装置 68 生成控制信息 CI24, 该信息可被馈送到序列控制装置 51。

此外, 利用微型计算机 47, 实现写命令检测装置 69, 可将写命令 SCO 馈送到该装置 69, 并由该装置 69 生成控制信息 CI26, 该信息可被馈送到序列控制装置 51。

此外, 利用微型计算机 47, 实现擦除命令检测装置 70, 可将擦除命令 LCO 馈送到该装置 70, 并由该装置 70 生成控制信息 CI28, 可将该信息馈送到序列控制装置 51。此外, 这里还设置擦除装置 71, 可用于擦除先前存储在第二存储装置 54 中的所有数据和信息。

利用微型计算机 47, 还可实现其它装置, 例如空闲命令检测装置及其它装置, 但是此处将不作任何更详细的说明。

如上所述, 通信装置 50 通过微型计算机 47 来实现。在本例中, 通信装置 50 包括序列控制装置 51 和上面逐个详细说明了的装置 55 至 69。

下面说明根据图 1 的通信站 1 和根据图 2 的数据载体 2 之间的通信序列。这里, 显然要指出的是, 这是通信序列的一个实例, 可能有在某些通信步骤上不同于以下所述通信序列的其它通信序列。

原则上, 在这一点上应该明确, 对于通信站 1 和数据载体 2, 作为以下所述通信序列中的某些通信步骤的结果, 会出现中间操作状态, 而且对于通信站 1 和数据载体 2, 每个特定中间操作状态中都会出现重要的中间操作状态信息。下面将对此详细说明。

假定通信站 1 已经接通, 和此类型的众多其它数据载体一样的图 2 的数据载体 2 位于通信站 1 的通信区域中。有关通信站 1 还要提到的是, 通信站 1 的周期性去活是由开关装置 6 来执行的(这与被执行的通信序列当前处于哪个通信步骤无关)以及在随后的每次去活

之后, 将由开关装置 6 对通信站 1 重新激活, 去活导致未调制或调制的载波信号 CS 至数据载体 2 的传输中断, 这导致在通信站 1 去活期间, 数据载体 2 的电压电源失效, 由此电源电压生成装置 43 不再为数据载体 2 或数据载体 2 的集成电路 41 输出足够高的电源电压 V, 从而导致加电复位信号 POR 从高电平变到低电平。

在通信序列开始时, 通信站 1 中的序列控制装置 5 将控制信息 CI1 提供给唤醒信号生成装置 9, 导致唤醒信号 WUP 被通信站 1 传送到数据载体 2, 并被唤醒信号检测装置 55 检测到, 从而将控制信息 CI2 提供给序列控制装置 50。结果, 序列控制装置 51 将控制信息 CI3 提供给唤醒响应信号生成装置 56, 从而生成唤醒响应信号 UPR 并由数据载体 2 发送到通信站 1, 然后被那里的唤醒响应信号检测装置 10 检测到。这导致控制信息 CI4 提供给序列控制装置 5。这告知通信站 1: 至少一个数据载体 2 已经提供唤醒响应信号 UPR, 因而位于通信站 1 的通信区域中。

由于控制信息 CI4 的出现, 由序列控制装置 5 生成控制信息 CI5 并将其发送到第一序列号查询信号生成装置 11, 从而生成第一序列号查询信号 SNA1, 其中第一序列号查询信号 SNA1 被通信站 1 发送到数据载体 2, 并被第一序列号查询信号检测装置 57 检测到, 从而生成控制信息 CI6 并将其供给序列控制装置 51。这又导致序列控制装置 51 确保从第一存储装置 53 中读取序列号数据 SND, 其中第一存储装置 53 用于存储序列号数据 SND。读出的序列号数据 SND 与序列控制装置 51 生成的控制信息 CI7 一起被馈送到序列号信号生成装置 58, 其中由序列号数据 SND 以及通过校验和数据与其它安全数据形成序列号信号 SNS, 随后它被数据载体 2 发送到通信站 1, 并且在通信站 1 中被馈送到序列号信号检测装置 12。通过序列号信号检测装置 12 中的冲突检测装置 13 执行检查, 判断至少两个序列号信号 SNS 之间是否发生冲突。

如果序列号信号检测装置 12 只收到一个序列号信号 SNS, 则冲

突检测装置 13 检测到冲突，导致序列号信号检测装置 12 将序列号数据 SND 提供给序列控制装置 5。在此情况下，已经完成所谓的防冲突程序，通信站 1 中现在已知其序列号数据 SND 的数据载体 2 被存放在通信站 1 中。

但是，如果冲突检测装置 13 检测到冲突，这意味着至少两个序列号信号 SNS 被馈送到序列号信号检测装置 12，这会导致序列号信号检测装置 12 将控制信息 CI8 提供给序列控制装置 5。从而又使序列控制装置 5 生成控制信息 CI10 并将其馈送到冲突显示信号生成装置 14，从而生成冲突显示信号 COL 并由通信站 1 发送到数据载体 2，在数据载体 2 中被冲突显示信号检测装置 59 检测到，如图 3 的流程图 81 的方框 80 所示。

由此导致冲突显示信号检测装置 59 生成控制信息 CI11，并将其提供给序列控制装置 51，其中序列控制装置 51 确保将控制信息 CI11 转发到随机数生成器 60。由此随机数生成器 60 变成激活的，如流程图 81 的方框 82 所示。于是，随机数生成器 60 生成两种可能的随机数“0”或“1”其中之一，并将生成的随机数作为控制信息 CI12 提供给序列控制装置 51。随后，通过流程图 81 的方框 83 中的装置(未显示)，执行检查，判断随机数生成器 60 所生成的控制信息 CI12 具有值“0”还是具有值“1”。

如果先前生成的随机数具有值“0”，则通过另一个装置(未显示)，在流程图 81 的方框 84 中执行检查，判断计数器 61 的计数器读数 ZS 是否具有值“0”，其中计数器读数 ZS 被馈送到序列控制装置 51。在数据载体 2 的第一次激活时生成加电复位信号 POR 之后，计数器 61 总是具有值“0”。正如早先假定的，在方框 83 确定随机数“0”，计数器 61 仍具有它的初始计数器读数 ZS，即“0”，结果方框 84 中的检查具有肯定结果，因此在通过未显示的装置在方框 84 中检查之后，触发控制信息 CI7 的生成，其中控制信息 CI7 被馈送到序列号信号生成装置 58，从而再次生成序列号信号 SNS，并将其

发送到通信站 1。

如果现在没有发生冲突，则可向序列控制装置 5 提供序列号数据 SND。如果发生新的冲突，则会导致再次生成冲突显示信号 COL，再将其发送到数据载体 2，并根据流程图 81 中的方框 80 被冲突显示信号检测装置 59 检测。

如果在方框 80 中确定冲突显示信号 COL 并且随后产生作为控制信息 CI12 的随机数之后，生成随机数“1”，因此在方框 83 中的随后检查产生否定的检查结果，由此在方框 86，计数器 61 递增，即计数器读数 ZS 加 1。因此方框 84 中的随后检查也将产生否定的检查结果，从而又使序列号信号生成装置 58 在方框 85 不被激活。因此，在此情况下，尽管通信站 1 向数据载体 2 传送冲突显示信号 COL，但数据载体 2 不会向通信站 1 发送任何序列号信号 SNS。因此，经过指定的时段 TV 而通信站 1 中的序列号信号检测装置 12 不会接收到序列号信号 SNS，该信号被其中包括的序列号信号检测装置 12 或冲突检测装置 13 检测到，则会生成控制信息 CI9 并提供给序列控制装置 5。

序列控制装置 5 中出现控制信息 CI9 则使序列控制装置 5 将控制信息 CI13 提供给第二序列号查询信号生成装置 15，从而第二序列号查询信号 SNA2 被通信站 1 发送到数据载体 2。然后在图 3 的流程图 81 的方框 87 中第二序列号查询信号检测装置 62 检测到第二序列号查询信号 SNA2，由此生成控制信息 CI14 并将其供给序列控制装置 51。然后控制信息 CI14 从序列控制装置 51 被转发到计数器 61，使得在流程图 81 的方框 88 中计数器 61 被递减。假定计数器 61 先前仅根据方框 86 递增过一次，则方框 88 的递减意味着计数器 61 的计数器读数 ZS 再次为“0”，随后在方框 84 对此进行判定。因此，在此情况下，在方框 85 中序列号信号生成装置 58 被控制信息 CI7 激活，从而生成序列号信号 SNS，并且由数据载体 2 将其发送到通信站 1。

如流程图 81 所示, 在方框 80 确定冲突显示信号 COL 出现之后, 在方框 82 随机数生成器 60 也激活, 这可使计数器 61 在方框 86 被递增。换言之, 这意味着, 计数器 61 的每个离开“0”的计数器读数 ZS 表示防冲突程序在执行的通信序列中前进了多远的量度。在防冲突程序内可能出现多个计数器读数 ZS, 因为在防冲突程序内可能出现多个中间操作状态。因此, 每个计数器读数 ZS 表征了防冲突程序执行期间出现的数据载体 2 的中间操作状态, 因此表示该防冲突程序中对特定中间操作状态而言重要的中间操作状态信息。因此, 计数器读数 ZS 是重要的中间操作状态信息, 在数据载体 2 中被序列控制装置 51 馈送到第二存储装置 54 以进行存储。这意味着, 第二存储装置 54 中总是有计数器 61 中的当前计数器读数 ZS。在本例中, 第二存储装置 54 由 FRAM 构成, 如果电压生成装置 43 停止提供足够高的电源电压 V, 则甚至保留存储在其中的信息。

如果方框 87 中数据载体 2 中接收到第二序列号查询信号 SNA2 之后, 在方框 85 中通信序列的进一步执行期间, 序列号信号生成装置 58 被激活并且此后不再有冲突发生, 则导致在通信站 1 中收到序列号信号 SNS 之后, 序列号信号检测装置 12 将序列号数据 SND 提供给序列控制装置 5。在此情况下, 完成所谓的防冲突程序, 并在克服通信站 1 中的多个冲突之后数据载体 2 检测到序列号数据 SND, 将其存放在通信站 1。在此情况下, 序列控制装置 5 将控制信息 CI15 提供给确认信号生成装置 16, 从而生成确认信号 QIT 并将其发送到数据载体 2。在数据载体 2 中, 确认信号 QIT 被确认信号检测装置 63 检测到, 由此生成控制信息 CI16 并将其提供给序列控制装置 51。

控制信息 CI16 还表示重要的中间操作状态信息, 具体来讲, 控制信息 CI16 对于特征在于防冲突程序完成且已经通过确认信号 QIT 向通信站 1 通知此相关的数据载体 2 的中间操作状态而言重要。由于此原因, 对上述中间操作状态而言重要的中间操作状态信息 CI16 也被序列控制装置 51 馈送到第二存储装置 54 并存储于其中。

在序列控制装置 51 中接收到控制信息 CI16 之后, 序列控制装置 51 使控制信息 CI17 被馈送到密码查询信号生成装置 64, 使得生成密码查询信号 PWA 并被数据载体 2 发送到通信站 1, 然后在此被密码查询信号检测装置 17 检测, 致使控制信息 CI18 发送到序列控制装置 5。还使得序列控制装置 5 将控制信息 CI19 输出到密码信号生成装置 18, 从而生成密码信号 PWS 并被通信站 1 发送到数据载体 2, 在其中该信号被馈送到密码信号检测装置 65。密码信号检测装置 65 将通过密码信号 PWS 从通信站 1 传送到数据载体 2 的密码数据与存储在数据载体 2 中的密码数据进行比较。如果比较得到肯定结果, 则密码信号检测装置 65 发送控制信息 CI20 到序列控制装置 51。控制信息 CI20 也表示重要的中间操作状态信息, 因为它指示密码程序已经成功完成, 从而控制信息 CI20 被序列控制装置 51 馈送到第二存储装置 54 并存储于其中。

被馈送到序列控制装置 51 的控制信息 CI20 还使得序列控制装置 51 发送控制信息 CI21 到待机信号生成装置 66, 由此生成待机信号 BRS, 待机信号 BRS 被发送到通信站 1, 在其中被待机信号检测装置 19 检测到, 从而导致控制信息 CI22 发送到序列控制装置 5。待机信号 BRS 也表示重要的中间操作状态信息, 它以信号来通知数据载体 2 已对下一个通信步骤准备就绪, 由此待机信号 BRS 还被序列控制装置 51 馈送到用于存储的第二存储装置 54 并将其存储在第二存储装置 54 中。

稍后在通信序列中, 在通信站 1 中, 可由读命令生成装置 21 生成读命令 LCO 或者可由写命令生成装置 22 生成写命令 SCO。读命令 LCO 在被通信站 1 发送到数据载体 2 之后被读命令生成装置 68 检测到, 而生成控制信息 CI24, 使读程序执行, 其中数据载体数据 TDA 被读出第一存储装置 53 并发送到通信站 1。写命令 SCO 在被通信站 1 发送到数据载体 2 并且被写命令检测装置 69 检测到之后, 导致生成控制信息 CI26, 使写命令得以执行, 其中站数据 RDA 被写

入第二存储装置 53。

可以根据通信序列的先前说明推出，在通信序列执行期间，执行多个通信步骤，因这些通信步骤而出现中间操作状态，以及出现对于每个特定中间操作状态重要的中间操作状态信息，即，在此情况下为计数器读数 ZS、控制信息 CI16 和 CI20 以及待机信号 BRS。此中间操作状态信息被序列控制装置 51 存储在第二存储装置 54 中。这里，在出现对于中间操作状态重要的信息 ZS、CI16、CI20 以及 BRS 之后，序列控制装置 51 确保此中间操作状态信息 ZS CI16、CI20 以及 BRS 被存储在第二存储装置 54 中。


对于数据载体 2 来说，本实施例经设计，使得加电检测装置 46 可生成的加电复位信号 POR 也被馈送到序列控制装置 51。这里，序列控制装置 51 经设计，使得在第一次出现加电复位信号 POR 时，微型计算机 47 的可由序列控制装置 51 控制的所有装置都被改变到初始状态。如果到初始状态的这种改变之后电源电压 V 失效，即，如果缺少无故障操作所需的电源电压 V，则数据载体 2 中会使通信序列的执行中断，但是，存储在第二存储装置 54 中的重要中间操作状态信息在中断之前会被保留。如果随后电源电压 V 恢复，即在通信序列执行期间缺少电源电压 V 之后，该电源电压 V 随后又重新出现，则加电检测装置 46 重新发送加电复位信号 POR，该信号再次被馈送到序列控制装置 51。然而，在此情况下，将加电复位信号 POR 馈送到序列控制装置 51 会使数据载体 2 或集成电路 41 被序列控制装置 51 所操纵(这些序列控制装置 51 为此而经过适当设计)而进入中间操作状态，而存储在第二存储装置 54 中的中间操作状态信息对于此状态是重要的。换言之，这意味着，数据载体 2 或集成电路 41 可以借助加电检测装置 46 以及由序列控制装置 51 操纵而进入属于存储在第二存储装置 54 中的重要中间操作状态信息的中间操作状态。对于根据图 2 的数据载体 2 或集成电路 41，该实施例在此经过设计，使得数据载体 2 可以借助加电检测装置 46 以及由序列控制装置 51 操纵

而进入中间操作状态，其重要中间操作状态信息是在检测到电源电压 V 不存在之前、作为最后中间操作状态信息存储在第二存储装置 54 中的。

利用根据图 2 的数据载体 2 和集成电路 41，获得的重要优点是：在电源电压 V 失效后并且随后重新出现电源电压 V 之后，数据载体 2 和集成电路 41 可以立即返回到数据载体 2 或集成电路 41 在电源电压 V 不存在之前所处的中间操作状态。这非常重要，尤其是关于防冲突程序执行期间进行的那些中间操作状态的存储，因为它使防冲突程序始终从电源电压 V 失效之前达到的中间操作状态继续进行，优点在于明显减少了执行防冲突程序所需的总时间。

应该提到的是，根据上述通信站 1 对通信序列的执行，还可以由擦除命令生成装置 23 生成擦除命令 ECO。擦除命令 ECO 可以在数据载体 2 中被擦除命令检测装置 70 检测到，检测到擦除命令 ECO 之后，擦除命令检测装置 70 发送控制信息 CI28。控制信息 CI28 被馈送到擦除装置 71，通过序列控制装置 51，擦除装置 71 对第二存储装置 54 进行如下操作：第二存储装置 54 经过擦除程序，使得对于中间操作状态重要且存储在第二存储装置 54 中的中间操作状态信息 ZS、CI16、CI20 和 BRS 被擦除。

在根据图 2 的数据载体 2 中，第二存储装置 54 由 FRAM 构成。此类型的第二存储装置 54 的实施例的另一种选择方案如图 4 所示。根据图 4 的第二存储装置 54 包括三个存储级 90、91 和 92。这三个存储级 90、91 和 92 中的每一个包括电容单元 93、94 和 95 以及两个场效应晶体管 96、97、98、99、100 和 101。这三个存储级 90、91 和 92 适合于对中间操作状态重要的中间操作状态信息的每一项进行限时存储。这里，必须确保限时存储在时间上比包括图 4 的第二存储装置 54 的数据载体 2 的常规操作期间发生的电源电压 V 的常见故障要持续得长一些。






图 3





图 4