

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2015年5月28日(28.05.2015)



(10) 国際公開番号  
**WO 2015/076166 A1**

- (51) 国際特許分類:  
H01L 21/28 (2006.01) H01L 29/47 (2006.01)  
H01L 21/265 (2006.01) H01L 29/872 (2006.01)  
H01L 21/329 (2006.01)
- (21) 国際出願番号: PCT/JP2014/079996
- (22) 国際出願日: 2014年11月12日(12.11.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2013-242367 2013年11月22日(22.11.2013) JP
- (71) 出願人: 富士電機株式会社(FUJI ELECTRIC CO., LTD.) [JP/JP]; 〒2109530 神奈川県川崎市川崎区田辺新田1番1号 Kanagawa (JP).
- (72) 発明者: 大瀬 直之(OOSE, Naoyuki); 〒2109530 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Kanagawa (JP). 今井 文一(IMAI, Fumikazu); 〒2109530 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Kanagawa (JP). 中嶋 経宏(NAKAJIMA, Tsunehiro); 〒2109530 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Kanagawa (JP). 福田 憲司(FUKUDA, Kenji); 〒3058569 茨城県つくば市小野川16-1 独立行政法人産業技術総合研究

所内 Ibaraki (JP). 原田 信介(HARADA, Shinsuke); 〒3058568 茨城県つくば市梅園1-1-1 中央第2 独立行政法人産業技術総合研究所内 Ibaraki (JP). 岡本 光央(OKAMOTO, Mitsuo); 〒3058569 茨城県つくば市小野川16-1 独立行政法人産業技術総合研究所内 Ibaraki (JP).

(74) 代理人: 酒井 昭徳(SAKAI, Akinori); 〒1006020 東京都千代田区霞が関3丁目2番5号 霞が関ビルディング20階 酒井総合特許事務所 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE,

[続葉有]

(54) Title: SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE

(54) 発明の名称: 炭化珪素半導体装置および炭化珪素半導体装置の製造方法



(57) Abstract: In order to form an ohmic electrode (8) on a rear surface of an n-type SiC substrate (1), an n<sup>+</sup>-type semiconductor region (7) is formed on a surface layer of a rear surface of an n-type epitaxial substrate by means of ion implantation. In the ion implantation, an n-type impurity is implanted with an acceleration energy within a range of 30-150 keV such that the impurity concentration of the n<sup>+</sup>-type semiconductor region (7) is not less than 1×10<sup>19</sup>/cm<sup>3</sup> but not more than 8×10<sup>20</sup>/cm<sup>3</sup>, preferably, not more than 4×10<sup>20</sup>/cm<sup>3</sup>, and the thickness of the n<sup>+</sup>-type semiconductor region (7) is approximately equal to or less than 200 nm. Then, a nickel layer and a titanium layer are sequentially formed on a surface of the n<sup>+</sup>-type semiconductor region (7), the nickel layer is silicified by means of heat treatment, and the ohmic electrode (8) is formed of nickel silicide. Consequently, peeling of the rear surface electrode can be suppressed, and the rear surface electrode having excellent characteristics can be formed.

(57) 要約:

[続葉有]

WO 2015/076166 A1



ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, 添付公開書類:

MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK,  
SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ,  
GW, KM, ML, MR, NE, SN, TD, TG).

— 国際調査報告 (条約第 21 条(3))

— 補正された請求の範囲及び説明書 (条約第 19 条(1))

n 型 SiC 基板 (1) の裏面にオーミック電極 (8) を形成するにあたって、イオン注入により、n 型エピタキシャル基板の裏面の表面層に n<sup>+</sup> 型半導体領域 (7) を形成する。このイオン注入では、n<sup>+</sup> 型半導体領域 (7) の不純物濃度が  $1 \times 10^{19} / \text{cm}^3$  以上  $8 \times 10^{20} / \text{cm}^3$  以下、好ましくは  $4 \times 10^{20} / \text{cm}^3$  以下となり、かつ n<sup>+</sup> 型半導体領域 (7) の厚さが 200 nm 以下程度となるように、30 keV 以上 150 keV 以下の範囲の加速エネルギーで n 型不純物を注入する。その後、n<sup>+</sup> 型半導体領域 (7) の表面にニッケル層およびチタン層を順に形成し、熱処理によりニッケル層をシリサイド化してニッケルシリサイドからなるオーミック電極 (8) を形成する。このようにすることで、裏面電極が剥離することを抑制することができるとともに、良好な特性を有する裏面電極を形成することができる。

## 明 細 書

発明の名称：

炭化珪素半導体装置および炭化珪素半導体装置の製造方法

### 技術分野

[0001] この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

### 背景技術

[0002] 近年、シリコン（Si）に代わる半導体材料の一つとして炭化珪素（SiC）が注目されている。炭化珪素のバンドギャップは、例えば炭化珪素の四層周期六方晶（4H-SiC）で3.25 eVであり、シリコンのバンドギャップ（=1.12 eV）に比べて3倍程度大きい。このため、半導体材料として炭化珪素を用いることにより、動作上限温度を高くすることができる。また、炭化珪素の絶縁破壊電界強度は、例えば4H-SiCで3.0 MV/cmであり、シリコンの絶縁破壊電界強度（=0.25 MV/cm）に比べて10倍程度大きい。このため、絶縁破壊電界強度の3乗に反比例するオン抵抗が低減され、定常状態での電力損失を低減することができる。

[0003] また、炭化珪素の熱伝導度は、例えば4H-SiCで4.9 W/cmKであり、シリコンの熱伝導度（=1.5 W/cmK）に比べて3倍程度高い。このため、炭化珪素を用いた半導体装置（以下、炭化珪素半導体装置とする）は、シリコンを用いた半導体装置（以下、シリコン半導体装置とする）よりも熱冷却効果が高く、冷却装置を小型化することができるという利点がある。また、炭化珪素半導体装置は、飽和ドリフト速度が $2 \times 10^7$  cm/sと大きいため、高速動作にも優れている。このように炭化珪素は、シリコンと比較して優れた物性値を有しているため、電力用半導体素子（以下、パワーデバイスとする）や高周波デバイス、高温動作デバイスなどへの応用が期待されている。

[0004] 現在、炭化珪素半導体装置として絶縁ゲート型電界効果トランジスタ（M

OSFET: Metal Oxide Semiconductor Field Effect Transistor)、pnダイオード、ショットキーダイオード等が試作され、絶縁耐圧およびオン抵抗に関しては、シリコン半導体装置の特性を超えるデバイスが続出している。オン抵抗とは、通電時の順方向電流に対する順方向電圧の比（＝順方向電圧／順方向電流）である。このような炭化珪素半導体装置の作製（製造）には、炭化珪素からなる半導体基板（以下、SiC基板とする）の内部の所定領域の導電型やキャリア濃度を制御する必要がある。

[0005] SiC基板の内部の所定領域の導電型やキャリア濃度を制御する方法として、熱拡散法やイオン注入法が公知である。熱拡散法は、シリコン半導体装置を作製するために広く用いられている。しかし、炭化珪素中では不純物の拡散係数は非常に小さいため、熱拡散法を用いてSiC基板の内部の所定領域の導電型やキャリア濃度を制御することは難しい。このため、炭化珪素半導体装置の作製には、通常、イオン注入法が用いられる。注入されるイオン種としては、n型半導体領域の形成には窒素（N）やリン（P）が用いられ、p型半導体領域の形成にはアルミニウム（Al）やボロン（B）が多く用いられている。

[0006] 大容量・高耐圧のパワーデバイスとは、半導体装置の縦方向、すなわち半導体装置のおもて面から裏面に向かって電流が流れたり、半導体装置のおもて面と裏面との間に電圧が印加される縦型の素子構造を有する。そのため、大容量・高耐圧のパワーデバイスは、半導体基板のおもて面および裏面にそれぞれ電極を有する構成となっている。例えばショットキーダイオードの場合、基板おもて面側にショットキー電極が設けられ、基板裏面にシリコン部とのコンタクト（電氣的接触部）がオーミックコンタクトとなるオーミック電極が設けられている。また、縦型MOSFETの場合、基板おもて面にソース電極およびゲート電極が設けられ、基板裏面にオーミック電極であるドレイン電極が設けられている。

[0007] 従来の炭化珪素半導体装置の製造方法では、まず、SiC基板のおもて面

上に炭化珪素エピタキシャル層を成長させ、その後、S i C基板の裏面に金属を蒸着して熱処理することでオーミック電極を形成するのが一般的である。また、オーミック電極を備えた炭化珪素半導体装置において、S i C基板とオーミック電極との接触抵抗（コンタクト抵抗）が大きい場合、同じ電圧を印加したとしても、接触抵抗が小さい場合に比べてデバイス動作時に活性領域に流れる電流（オン電流）が小さくなってしまう。このため、S i C基板とオーミック電極との接触抵抗を低減する方法として、イオン注入によりS i C基板の裏面に高不純物濃度のイオン注入層を形成することが提案されている（例えば、下記特許文献1，2参照。）。

## 先行技術文献

### 特許文献

[0008] 特許文献1：特開2003-086816号公報

特許文献2：特開2006-324585号公報

### 発明の概要

#### 発明が解決しようとする課題

[0009] しかしながら、S i C基板とオーミック電極との接触抵抗を低減させるためには、上述したように基板裏面に高不純物濃度の不純物層を形成することが有効であるが、発明者らが鋭意研究を重ねた結果、上記特許文献1，2の技術では、次の問題が生じることが判明した。図11～13は、従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。一般的に従来の炭化珪素半導体装置の製造方法では、まず、図11に示すように、S i C基板101の裏面にイオン注入111を行い、S i C基板101の裏面の表面層に、S i C基板101よりも不純物濃度の高い高濃度半導体領域102を形成する。次に、図12に示すように、高濃度半導体領域102の表面に裏面電極としてニッケル（Ni）層103およびチタン（Ti）層104を順に形成する。

[0010] 次に、ニッケル層103およびチタン層104をシンタリング（焼結）す

るためのアニール処理（熱処理）を行う。この熱処理により、図13に示すように、ニッケル層103がシリサイド化され、SiC基板101とのオーミックコンタクトをなすオーミック電極としてニッケルシリサイド層105が形成されるが、このニッケルシリサイド層105中に炭素（C）が連続的に析出された層（以下、炭素析出層とする）106が形成される。このように、従来技術ではニッケルシリサイド層105中に炭素析出層106が形成され、この炭素析出層106を境に裏面電極（ニッケルシリサイド層105上に形成する金属層）が剥離したり、SiC基板101との接触抵抗の小さい良好な裏面電極を形成することができないことが確認された。

[0011] この発明は、上述した従来技術による問題点を解消するため、裏面電極が剥離することを抑制することができ、かつ良好な特性が得られる裏面電極を形成することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。

#### 課題を解決するための手段

[0012] 本発明者らは、鋭意研究を重ねた結果、次のことを見出した。上述した従来技術では、ニッケルシリサイド層105を形成するための熱処理時に、高濃度半導体領域102中の炭素原子がニッケルシリサイド層105中に析出して炭素析出層106が形成されていると推測される。このため、高濃度半導体領域の不純物濃度や基板裏面からの深さを調整することにより、ニッケルシリサイド層中に炭素析出層を発生させることなく、SiC基板（高濃度半導体領域）とオーミック電極（ニッケルシリサイド層）との接触抵抗を従来と同程度以下にすることができることを見出した。本発明は、このような知見に基づいてなされたものである。

[0013] 上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の裏面に不純物を注入し、前記半導体基板の裏面の表面層に、前記半導体基板よりも不純物濃度が高い高濃度半導体領域を形成する第1工程を行う。次に、前記高濃度半導体領域の表面に金属電極を形成する第2工程を行

う。次に、熱処理により、前記高濃度半導体領域と前記金属電極とのオーミックコンタクトを形成する第3工程を行う。そして、前記高濃度半導体領域の不純物濃度を  $1 \times 10^{19} / \text{cm}^3$  以上  $8 \times 10^{20} / \text{cm}^3$  以下とし、前記高濃度半導体領域の厚さを  $200 \text{ nm}$  以下とする。

[0014] また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記高濃度半導体領域の不純物濃度を  $4 \times 10^{20} / \text{cm}^3$  以下とすることを特徴とする。

[0015] また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1工程では、前記不純物として、アルミニウム、リン、砒素、窒素、ボロン、マグネシウムまたはガリウムを注入することを特徴とする。

[0016] また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1工程では、 $150 \text{ keV}$  以下の加速エネルギーで前記不純物を注入することを特徴とする。

[0017] また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2工程では、前記高濃度半導体領域の表面にニッケル層およびチタン層を順に形成し、前記第3工程では、熱処理により前記ニッケル層と前記高濃度半導体領域とを反応させて、前記金属電極としてニッケルシリサイド層を形成することを特徴とする。

[0018] また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2工程前に、前記半導体基板のおもて面側に、おもて面素子構造を形成する工程をさらに含むことを特徴とする。

[0019] また、上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板の裏面の表面層に、前記半導体基板よりも不純物濃度が高い高濃度半導体領域が設けられている。前記高濃度半導体領域の表面に、前記高濃度半導体領域とのオーミックコンタクトを形成する金属電極が設けられている。そして、前記高濃度半導体領域の不純物濃度は、 $1 \times 10^{19} / \text{cm}^3$  以上  $8 \times 10^{20} / \text{cm}^3$

以下である。前記高濃度半導体領域の厚さは、200nm以下である。

[0020] また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記高濃度半導体領域の不純物濃度は、 $4 \times 10^{20} / \text{cm}^3$ 以下であることを特徴とする。

[0021] また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記金属電極は、ニッケルシリサイド層であることを特徴とする。

[0022] また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基板のおもて面側に設けられたおもて面素子構造をさらに備えることを特徴とする。

[0023] 上述した発明によれば、高濃度半導体領域の厚さを200nm以下程度とすることで、高濃度半導体領域中の炭素原子が金属電極中に析出することを抑制することができる。これにより、高濃度半導体領域から金属電極への炭素の析出量を低減させることができ、金属電極中に炭素が連続的に析出された層は生じない。したがって、金属電極中の炭素を原因として金属電極が剥離することを防止することができる。また、本発明によれば、高濃度半導体領域の不純物濃度を $8 \times 10^{20} / \text{cm}^3$ 以下程度とすることで、高濃度半導体領域と金属電極との接触抵抗を従来と同程度以下とすることができる。これにより、デバイス動作時に活性領域に流れる電流が小さくなることを防止することができる。

## 発明の効果

[0024] 本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、裏面電極が剥離することを抑制できるとともに、良好な特性を有する裏面電極を形成することができるという効果を奏する。

## 図面の簡単な説明

[0025] [図1]図1は、実施の形態にかかる炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の一例を示す断面図である。

[図2]図2は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図3]図 3 は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図4]図 4 は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図5]図 5 は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図6]図 6 は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図7]図 7 は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図8]図 8 は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

[図9]図 9 は、実施例 1 にかかる炭化珪素半導体装置の裏面電極に対する剥離試験の結果を示す説明図である。

[図10]図 10 は、実施例 2 にかかる炭化珪素半導体装置の裏面電極に対する剥離試験の結果を示す説明図である。

[図11]図 11 は、従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。

[図12]図 12 は、従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。

[図13]図 13 は、従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。

### 発明を実施するための形態

[0026] 以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、 $n$ または $p$ を冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、 $n$ や $p$ に付す $+$ および $-$ は、それぞれそれが付されていない層や領域よりも高不純物

濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

[0027] (実施の形態)

実施の形態にかかる炭化珪素半導体装置の製造方法によって作製（製造）される炭化珪素半導体装置の構造について、ショットキーバリアダイオード（以下、SiC-SBD）を例に説明する。図1は、実施の形態にかかる炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の一例を示す断面図である。図1に示すように、実施の形態にかかる炭化珪素半導体装置において、炭化珪素（SiC）からなるn型半導体基板（以下、n型SiC基板とする）1のおもて面上には、n<sup>-</sup>型ドリフト領域となるn<sup>-</sup>型SiCエピタキシャル層2が設けられている。以下、n型SiC基板1およびn<sup>-</sup>型SiCエピタキシャル層2からなるn型SiCエピタキシャル基板の、n<sup>-</sup>型SiCエピタキシャル層2側の面をおもて面とし、n型SiC基板1側の面を裏面とする。

[0028] n型SiCエピタキシャル基板のおもて面の表面層には、ジャンクション・バリア・ショットキー（JBS）構造を構成するp<sup>+</sup>型半導体領域3が所定間隔で選択的に設けられている。n型SiCエピタキシャル基板のおもて面上には、層間絶縁膜4が設けられている。層間絶縁膜4には、p<sup>+</sup>型半導体領域3が形成された活性領域においてn型SiCエピタキシャル基板のおもて面を露出するコンタクトホール4aが設けられている。活性領域とは、オン状態のときに電流が流れる領域である。ショットキー電極5は、層間絶縁膜4のコンタクトホール4a内に設けられ、n<sup>-</sup>型SiCエピタキシャル層2の、p<sup>+</sup>型半導体領域3間に挟まれた部分と、p<sup>+</sup>型半導体領域3とに接する。ショットキー電極5の端部は、活性領域から層間絶縁膜4上にまで延在している。ショットキー電極5上には、例えばアルミニウム（Al）からなる電極パッド6が設けられている。

[0029] n型SiCエピタキシャル基板の裏面（n型SiC基板1の裏面）の表面

層には、 $n^+$ 型半導体領域7が設けられている。 $n^+$ 型半導体領域7の厚さは、例えば200nm以下であるのがよい。 $n^+$ 型半導体領域7の不純物濃度は、例えば $1 \times 10^{19}/\text{cm}^3$ 以上 $8 \times 10^{20}/\text{cm}^3$ 以下であるのがよく、好ましくは例えば $4 \times 10^{20}/\text{cm}^3$ 以下であるのがよい。その理由は、次の通りである。 $n^+$ 型半導体領域7の不純物濃度が $1 \times 10^{19}/\text{cm}^3$ 未満である場合、後述するオーミック電極8とのコンタクト（電氣的接触部）をオーミックコンタクトにすることができないからである。また、 $n^+$ 型半導体領域7の不純物濃度が $8 \times 10^{20}/\text{cm}^3$ よりも大きい場合、 $n$ 型SiC基板1とオーミック電極8との接触抵抗を従来と同程度以下にすることができないからである。

[0030]  $n^+$ 型半導体領域7の表面上には、 $n$ 型SiC基板1（ $n^+$ 型半導体領域7）とのコンタクトがオーミックコンタクトとなるオーミック電極8が設けられている。オーミック電極8は、 $n^+$ 型半導体領域7の表面上に順に積層した例えばニッケル（Ni）層およびチタン（Ti）層を熱処理してなるニッケルシリサイド層であるのがよい。オーミック電極8の表面上には、例えば金（Au）からなる外部接続用電極層9が設けられている。

[0031] 次に、実施の形態にかかる炭化珪素半導体装置の製造方法について、図1のSiC-SBDを作製する場合を例に説明する。図2～8は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。まず、 $n$ 型SiC基板（半導体ウェハ）1として、例えば、 $1 \times 10^{16}/\text{cm}^3$ 程度の窒素（N）がドーピングされた350 $\mu\text{m}$ 程度の厚さの炭化珪素の四層周期六方晶（4H-SiC）基板を用意する。 $n$ 型SiC基板1のおもて面は、例えば（0001）面に対して4°程度のオフ角を有する。次に、図2に示すように、 $n$ 型SiC基板1のおもて面上に、例えば、 $5.0 \times 10^{15}/\text{cm}^3$ 程度の窒素がドーピングされた6 $\mu\text{m}$ 程度の厚さの $n$ -型SiCエピタキシャル層2を成長させる。

[0032] 次に、図3に示すように、 $n$ 型SiC基板1および $n$ -型SiCエピタキシャル層2からなる $n$ 型SiCエピタキシャル基板のおもて面（ $n$ -型SiCエピタキシャル層2側の面）の表面層に、 $p^+$ 型半導体領域3を例えば2 $\mu\text{m}$ の

間隔で選択的に形成する。具体的には、例えば500℃程度の温度でn型SiCエピタキシャル基板を加熱しながら、n型SiCエピタキシャル基板のおもて面に第1イオン注入を選択的に行うことでp<sup>+</sup>型半導体領域3を形成する。この第1イオン注入において、例えば、基板おもて面から500nm程度の深さまでのボックスプロファイルの不純物濃度が $2 \times 10^{19} / \text{cm}^3$ 程度となるように、30keV以上350keV以下の範囲の加速エネルギーでアルミニウムなどのp型不純物を注入する。

[0033] 次に、図4に示すように、n型SiCエピタキシャル基板の裏面（n型SiC基板1側の面）の表面層に、n<sup>+</sup>型半導体領域7を形成する。具体的には、基板温度を500℃程度に加熱した状態で、n型SiCエピタキシャル基板の裏面全面に複数段の第2イオン注入を行うことでn<sup>+</sup>型半導体領域7を形成する。この第2イオン注入において、例えば、製品完成後の基板裏面から200nm以下程度の深さ（すなわち製品完成後のn<sup>+</sup>型半導体領域7の厚さ）までのボックスプロファイルの不純物濃度が上述したn<sup>+</sup>型半導体領域7の不純物濃度の範囲内となるように、30keV以上150keV以下の範囲の加速エネルギーでリン（P）などのn型不純物を注入する。

[0034] 次に、図5に示すように、第1，2イオン注入した不純物を活性化させるための熱処理を行う。具体的には、n型SiCエピタキシャル基板のおもて面全面を例えばカーボン保護膜11で保護した後、n型SiCエピタキシャル基板を例えば活性化熱処理装置の処理炉内に挿入する。そして、活性化熱処理装置の処理炉内を例えば $1 \times 10^{-2} \text{Pa}$ 以上程度まで真空引きした後、処理炉内にアルゴン（Ar）ガスを導入し、例えば $1 \times 10^5 \text{Pa}$ 程度の圧力で1700℃程度の温度の熱処理を5分間程度行う。

[0035] 次に、図6に示すように、例えばアッシング装置を用いてカーボン保護膜11を除去（アッシング）する。具体的には、例えば、アッシング装置として反応性イオンエッチング（RIE：Reactive Ion Etching）装置を用いる。より具体的には、例えば、反応性イオンエッチング装置の反応炉内に酸素（O<sub>2</sub>）ガスを導入して6Pa程度の圧力下とし、50

0W程度の高周波（RF）電力を印加して酸素ガスをプラズマ化した雰囲気中で5分間程度のアッシングを行う。次に、例えば拡散炉内においてパイロジェニック酸化によりn型SiCエピタキシャル基板の裏面を犠牲酸化する。次に、例えばバッファードフッ酸によるエッチングにより基板裏面の犠牲酸化膜を除去して、n<sup>+</sup>型半導体領域7の厚さを100nm程度薄くする。これによって、n<sup>+</sup>型半導体領域7の厚さが200nm以下となる。

[0036] 次に、図7に示すように、化学気相成長（CVD：Chemical Vapor Deposition）法により、n型SiCエピタキシャル基板のおもて面に、例えば500nmの厚さの層間絶縁膜4を形成する。次に、例えばスパッタリングなどの物理気相成長（PVD：Physical Vapor Deposition）法により、n型SiCエピタキシャル基板の裏面に、ニッケル層およびチタン層を順に積層（形成）する。そして、例えば800℃程度の温度で10分間の熱処理によりn型SiCエピタキシャル基板を加熱して、基板裏面上のニッケル層およびチタン層をシンタリング（焼結）する。この熱処理により、ニッケル層をシリサイド化して、オーミック電極8としてチタンカーバイドを含むニッケルシリサイド層を形成することにより、n型SiC基板1（すなわちn<sup>+</sup>型半導体領域7）とオーミック電極8とのオーミックコンタクトを形成する。

[0037] 次に、図8に示すように、フォトリソグラフィにより層間絶縁膜4にコンタクトホール4aを形成し、n型SiCエピタキシャル基板のおもて面のp<sup>+</sup>型半導体領域3が形成された活性領域を露出する。次に、例えばスパッタリングなどの物理気相成長法により、コンタクトホール4a内のシリコン部（n<sup>+</sup>型SiCエピタキシャル層2およびp<sup>+</sup>型半導体領域3）に接するように基板おもて面の全面にチタン層を形成する。次に、フォトリソグラフィにより、基板おもて面のチタン層をショットキー電極5のパターンにパターニングする。次に、例えば500℃程度の温度で10分間の熱処理により基板おもて面のチタン層をシンタリングしてショットキー電極5を形成する。

[0038] 次に、例えばスパッタリングなどの物理気相成長法により、ショットキー

電極 5 上に電極パッド 6 として例えば  $5\ \mu\text{m}$  程度の厚さのアルミニウム層を形成する。また、例えばスパッタリングなどの物理気相成長法により、オーミック電極 8 上に外部接続用電極層 9 として例えば  $200\ \text{nm}$  程度の厚さの金層を形成することにより、図 1 に示す SiC-SBD が完成する。

[0039] (実施例 1)

次に、 $n^+$ 型半導体領域 7 の不純物濃度および厚さと裏面電極（オーミック電極 8 および外部接続用電極層 9）の剥離の有無との関係について説明する。図 9 は、実施例 1 にかかる炭化珪素半導体装置の裏面電極に対する剥離試験の結果を示す説明図である。まず、上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、上記諸条件で図 1 に示す SiC-SBD を作製した（以下、実施例 1-1, 1-2 とする）。具体的には、実施例 1-1 においては、製品完成後の  $n^+$ 型半導体領域 7 のボックスプロファイルの不純物濃度および厚さ（以降、単に  $n^+$ 型半導体領域 7 の不純物濃度および厚さとする）がそれぞれ  $8 \times 10^{20}/\text{cm}^3$  および  $200\ \text{nm}$  となるように、上記加速エネルギーで第 2 イオン注入を行った。

[0040] 実施例 1-2 においては、 $n^+$ 型半導体領域 7 の不純物濃度および厚さがそれぞれ  $4 \times 10^{20}/\text{cm}^3$  および  $200\ \text{nm}$  となるように、上記加速エネルギーで第 2 イオン注入を行った。実施例 1-2 の、 $n^+$ 型半導体領域 7 の不純物濃度以外の条件は実施例 1-1 と同様である。比較として、第 2 イオン注入条件の異なる試料を作製した（以下、比較例とする）。比較例では、第 2 イオン注入において装置完成後の基板裏面から  $500\ \text{nm}$  の深さまでのボックスプロファイルの不純物濃度が  $8 \times 10^{20}/\text{cm}^3$  となるように、リンを  $30\ \text{keV}$  以上  $350\ \text{keV}$  以下の範囲の加速エネルギーで複数段注入した。比較例の第 2 イオン注入以外の条件は実施例 1-1 と同様である。

[0041] これら実施例 1-1, 1-2 および比較例の裏面電極に対して一般的な剥離試験を行った。その結果を図 9 に示す。図 9 に示す結果より、実施例 1-1 においては、 $n$ 型 SiC 基板 1 とオーミック電極 8 との接触抵抗（コンタクト抵抗）は比較例と同程度であったが、裏面電極は剥離しない（剥離：無

）ことが確認された。また、実施例 1－2 においては、 $n$  型 SiC 基板 1 とオーミック電極 8 との接触抵抗を小さくすることができ、かつ裏面電極が剥離しないことが確認された。それに対して、比較例では、 $n$  型 SiC 基板 1 とオーミック電極 8 との接触抵抗は実施例 1－1 と同程度に維持されるが、オーミック電極 8 が破断して裏面電極が剥離する（剥離：有）ことが確認された。

[0042] 実施例 1－1，1－2 において裏面電極が剥離しない理由は、次のとおりである。 $n^+$  型半導体領域 7 を形成するための第 2 イオン注入の加速エネルギーを  $150\text{ keV}$  以下程度にして、オーミック電極 8 への炭素の供給源となる  $n^+$  型半導体領域 7 の厚さを  $200\text{ nm}$  以下程度にすることで、オーミック電極 8 への炭素の析出量を低減させることができる。これにより、オーミック電極 8 中に、裏面電極の剥離の原因となる炭素析出層（炭素が連続的に析出された層）が形成されないからである。また、実施例 1－2 のように  $n^+$  型半導体領域 7 の不純物濃度を  $8 \times 10^{20} / \text{cm}^3$  よりも低くすることにより、 $n$  型 SiC 基板 1 とオーミック電極 8 との接触抵抗を低減することができる。このため、実施例 1－1，1－2 のように、 $n^+$  型半導体領域 7 の不純物濃度および厚さを制御することにより、 $n$  型 SiC 基板 1 とオーミック電極 8 との接触抵抗を維持または低減させた状態で、裏面電極が剥離することを防止することができることが確認された。

[0043] （実施例 2）

次に、 $n^+$  型半導体領域 7 の厚さと裏面電極の剥離の有無との関係について説明する。図 10 は、実施例 2 にかかる炭化珪素半導体装置の裏面電極に対する剥離試験の結果を示す説明図である。実施例 2 として  $n^+$  型半導体領域 7（図 10 においては高濃度不純物層と記載）の厚さの異なる第 1～5 試料を作製した。第 1～5 試料において、 $n^+$  型半導体領域 7 の厚さは、それぞれ  $500\text{ nm}$ 、 $400\text{ nm}$ 、 $300\text{ nm}$ 、 $200\text{ nm}$  および  $150\text{ nm}$  とした。実施例 2 の、 $n^+$  型半導体領域 7 の厚さ以外の条件は実施例 1－1 と同様である。実施例 2 において、第 2 イオン注入の加速エネルギーは実施例 1－1 と

同様であり、第2イオン注入の多段注入数を増減させてn<sup>+</sup>型半導体領域7の厚さを変えている。すなわち、第2イオン注入の多段注入数を増やすことでn<sup>+</sup>型半導体領域7の厚さを厚くしており、第2イオン注入の多段注入数は、n<sup>+</sup>型半導体領域7の厚さの厚さが最も厚い第1試料が最も多く、n<sup>+</sup>型半導体領域7の厚さが最も薄い第5試料が最も少ない。第4試料は、実施例1-1に相当する。

[0044] これらの第1～5試料の裏面電極に対して一般的な剥離試験を行った。その結果を図10に示す。図10に示す結果より、n<sup>+</sup>型半導体領域7の厚さを200nm以下とすることで（第4，5試料）、裏面電極が剥離することを防止することができることが確認された。したがって、n<sup>+</sup>型半導体領域7の厚さは200nm以下であるのが効果的であることが確認された。また、n<sup>+</sup>型半導体領域7の厚さを200nm以下とすることにより、n<sup>+</sup>型半導体領域7を形成するための第2イオン注入の注入段数を少なくすることができるため、スループットを向上させることができることが確認された。

[0045] 以上、説明したように、実施の形態によれば、SiC基板の裏面側に高濃度半導体領域（n<sup>+</sup>型半導体領域）を形成するための第2イオン注入の加速エネルギーを150keV以下程度にして、高濃度半導体領域の厚さを200nm以下程度とすることで、ニッケルシリサイド層（オーミック電極）を形成するための熱処理時に、高濃度半導体領域中の炭素原子がニッケルシリサイド層中に析出することを抑制することができる。これにより、ニッケルシリサイド層への炭素の析出量を低減させることができ、ニッケルシリサイド層中に炭素が連続的に析出された層（炭素析出層）は生じない。したがって、ニッケルシリサイド層中の炭素を原因として裏面電極（オーミック電極および外部接続用電極層）が剥離することを十分に抑制することができる。また、実施の形態によれば、SiC基板の裏面に形成された高濃度半導体領域の不純物濃度を $8 \times 10^{20} / \text{cm}^3$ 以下程度とすることで、SiC基板（すなわち高濃度半導体領域）とオーミック電極との接触抵抗を維持または低減することができる。これにより、デバイス動作時に活性領域に流れる電流（オン

電流)が小さくなることを防止することができるため、良好な特性を有する裏面電極を形成することができる。

[0046] 以上において本発明では、SBDを例に説明しているが、これに限らず、MOSFETや、絶縁ゲート型バイポーラトランジスタ(IGBT: Insulated Gate Bipolar Transistor)、ダイオードなど、炭化珪素を用いた他の半導体デバイスにも適用可能である。すなわち、上述した実施の形態において、SiC基板のおもて面側に形成されるおもて面素子構造を種々変更することで、基板裏面側にオーミック電極を備えた様々な構成の炭化珪素半導体装置を作製することができる。また、上述した実施の形態では、SiC基板の裏面に高濃度半導体領域を形成するための第2イオン注入のドーパントとしてリンを用いた場合を例に説明したが、これに限らず、裏面素子構造に合わせて種々変更可能である。具体的には、例えば、第2イオン注入によりn型高濃度半導体領域を形成する場合には、リンや砒素(As)、窒素(N)を用いることが可能であり、第2イオン注入によりn型高濃度半導体領域を形成する場合には、アルミニウムやボロン(B)、マグネシウム(Mg)、ガリウム(Ga)を用いることが可能である。また、上述した実施の形態では、n型SiC基板の表面にn型SiCエピタキシャル層を積層したエピタキシャル基板を用いて説明しているが、これに限らず、このエピタキシャル基板と厚さの等しいn型SiC基板を用いてもよい。また、上述した実施の形態では、半導体層または半導体基板の導電型(n型、p型)を反転させても同様に成り立つ。

### 産業上の利用可能性

[0047] 以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、炭化珪素半導体とのオーミックコンタクトを形成する金属電極を備えたパワー半導体装置に有用である。

### 符号の説明

- [0048]   1   n型SiC基板  
          2   n型SiCエピタキシャル層

- 3 p<sup>+</sup>型半導体領域
- 4 層間絶縁膜
- 4 a コンタクトホール
- 5 ショットキー電極
- 6 電極パッド
- 7 n<sup>+</sup>型半導体領域
- 8 オーミック電極
- 9 外部接続用電極層
- 1 1 カarbon保護膜

## 請求の範囲

- [請求項1] 炭化珪素からなる半導体基板の裏面に不純物を注入し、前記半導体基板の裏面の表面層に、前記半導体基板よりも不純物濃度が高い高濃度半導体領域を形成する第1工程と、
- 前記高濃度半導体領域の表面に金属電極を形成する第2工程と、
- 熱処理により、前記高濃度半導体領域と前記金属電極とのオーミックコンタクトを形成する第3工程と、
- を含み、
- 前記高濃度半導体領域の不純物濃度を  $1 \times 10^{19} / \text{cm}^3$  以上  $8 \times 10^{20} / \text{cm}^3$  以下とし、
- 前記高濃度半導体領域の厚さを  $200 \text{ nm}$  以下とすることを特徴とする炭化珪素半導体装置の製造方法。
- [請求項2] 前記高濃度半導体領域の不純物濃度を  $4 \times 10^{20} / \text{cm}^3$  以下とすることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- [請求項3] 前記第1工程では、前記不純物として、アルミニウム、リン、砒素、窒素、ボロン、マグネシウムまたはガリウムを注入することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- [請求項4] 前記第1工程では、 $150 \text{ keV}$  以下の加速エネルギーで前記不純物を注入することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- [請求項5] 前記第2工程では、前記高濃度半導体領域の表面にニッケル層およびチタン層を順に形成し、
- 前記第3工程では、熱処理により前記ニッケル層と前記高濃度半導体領域とを反応させて、前記金属電極としてニッケルシリサイド層を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- [請求項6] 前記第2工程前に、前記半導体基板のおもて面側に、おもて面素子構造を形成する工程をさらに含むことを特徴とする請求項1～4のい

ずれか一つに記載の炭化珪素半導体装置の製造方法。

[請求項7] 炭化珪素からなる半導体基板の裏面の表面層に設けられた、前記半導体基板よりも不純物濃度が高い高濃度半導体領域と、

前記高濃度半導体領域の表面に設けられ、前記高濃度半導体領域とのオーミックコンタクトを形成する金属電極と、

を備え、

前記高濃度半導体領域の不純物濃度は、 $1 \times 10^{19} / \text{cm}^3$ 以上  $8 \times 10^{20} / \text{cm}^3$ 以下であり、

前記高濃度半導体領域の厚さは、 $200 \text{ nm}$ 以下であることを特徴とする炭化珪素半導体装置。

[請求項8] 前記高濃度半導体領域の不純物濃度は、 $4 \times 10^{20} / \text{cm}^3$ 以下であることを特徴とする請求項7に記載の炭化珪素半導体装置。

[請求項9] 前記金属電極は、ニッケルシリサイド層であることを特徴とする請求項7に記載の炭化珪素半導体装置。

[請求項10] 前記半導体基板のおもて面側に設けられたおもて面素子構造をさらに備えることを特徴とする請求項7～9のいずれか一つに記載の炭化珪素半導体装置。

補正された請求の範囲  
[2015年4月23日(23.04.2015)国際事務局受理]

〔請求項1〕（補正後）炭化珪素からなる半導体基板の裏面に不純物を注入し、前記半導体基板の裏面の表面層に、前記半導体基板よりも不純物濃度が高い高濃度半導体領域を形成する第1工程と、

前記高濃度半導体領域の表面に金属電極を形成する第2工程と、

熱処理により、前記高濃度半導体領域と前記金属電極とのオーミックコンタクトを形成する第3工程と、

を含み、

前記高濃度半導体領域の不純物濃度を  $1 \times 10^{19} / \text{cm}^3$  以上  $8 \times 10^{20} / \text{cm}^3$  以下とし、

前記高濃度半導体領域の厚さを  $200 \text{ nm}$  以下とし、

前記第1工程では、 $150 \text{ keV}$  以下の加速エネルギーで前記不純物を注入することを特徴とする炭化珪素半導体装置の製造方法。

〔請求項2〕（補正後）前記第1工程では、所定厚さよりも厚い前記高濃度半導体領域を  $200 \text{ nm}$  以下の前記所定厚さまで薄くすることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。

〔請求項3〕（補正後）前記高濃度半導体領域の不純物濃度を  $4 \times 10^{20} / \text{cm}^3$  以下とすることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。

〔請求項4〕（補正後）前記第1工程では、前記不純物として、アルミニウム、リン、砒素、窒素、ボロン、マグネシウムまたはガリウムを注入することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。

〔請求項5〕前記第2工程では、前記高濃度半導体領域の表面にニッケル層およびチタン層を順に形成し、

前記第3工程では、熱処理により前記ニッケル層と前記高濃度半導体領域とを反応させて、前記金属電極としてニッケルシリサイド層を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。

〔請求項6〕前記第2工程前に、前記半導体基板のおもて面側に、おもて面素子構造を形成する工程をさらに含むことを特徴とする請求項1～4のいずれか一つに記載

の炭化珪素半導体装置の製造方法。

〔請求項 7〕（補正後） 炭化珪素からなる半導体基板の裏面の表面層に設けられた、前記半導体基板よりも不純物濃度が高い高濃度半導体領域と、

前記高濃度半導体領域の表面に設けられ、前記高濃度半導体領域とのオーミックコンタクトを形成する金属電極と、

を備え、

前記高濃度半導体領域の不純物濃度は、 $1 \times 10^{19} / \text{cm}^3$ 以上 $8 \times 10^{20} / \text{cm}^3$ 以下であり、

前記高濃度半導体領域の厚さは、 $200 \text{ nm}$ 以下であり、

前記高濃度半導体領域は、アルミニウム、マグネシウムまたはガリウムを注入してなることを特徴とする炭化珪素半導体装置。

〔請求項 8〕 前記高濃度半導体領域の不純物濃度は、 $4 \times 10^{20} / \text{cm}^3$ 以下であることを特徴とする請求項 7 に記載の炭化珪素半導体装置。

〔請求項 9〕 前記金属電極は、ニッケルシリサイド層であることを特徴とする請求項 7 に記載の炭化珪素半導体装置。

〔請求項 10〕 前記半導体基板のおもて面側に設けられたおもて面素子構造をさらに備えることを特徴とする請求項 7 ～ 9 のいずれか一つに記載の炭化珪素半導体装置

。

## 条約第19条(1)に基づく説明書

請求の範囲第1項は、出願時の請求の範囲第1項に基づいて、出願時の請求の範囲第4項を根拠として補正を行いました。


また、請求の範囲第2項は、出願時の明細書の段落番号[0035]を根拠として補正を行いました。

また、請求の範囲第3項は、出願時の請求の範囲第2項です。


また、請求の範囲第4項は、出願時の請求の範囲第3項です。

また、請求の範囲第7項は、出願時の請求の範囲第7項に基づいて、出願時の請求の範囲第3項を根拠として補正を行いました。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]




[図9]

|         | 剥離の有無 | コンタクト抵抗                                 |
|---------|-------|-----------------------------------------|
| 実施例 1-1 | 無     | $9.4 \times 10^{-6} \Omega \text{cm}^2$ |
| 実施例 1-2 | 無     | $1.3 \times 10^{-5} \Omega \text{cm}^2$ |
| 比較例     | 有     | $8.0 \times 10^{-6} \Omega \text{cm}^2$ |


[図10]

|      | 高濃度不純物層の厚さ | 剥離の有無 |
|------|------------|-------|
| 第1試料 | 500 nm     | 有     |
| 第2試料 | 400 nm     | 有     |
| 第3試料 | 300 nm     | 有     |
| 第4試料 | 200 nm     | 無     |
| 第5試料 | 150 nm     | 無     |


[図11]



[図12]



[図13]



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/079996

## A. CLASSIFICATION OF SUBJECT MATTER

H01L21/28(2006.01)i, H01L21/265(2006.01)i, H01L21/329(2006.01)i,  
H01L29/47(2006.01)i, H01L29/872(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/28, H01L21/265, H01L21/329, H01L29/47, H01L29/872

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

|                           |           |                            |           |
|---------------------------|-----------|----------------------------|-----------|
| Jitsuyo Shinan Koho       | 1922-1996 | Jitsuyo Shinan Toroku Koho | 1996-2015 |
| Kokai Jitsuyo Shinan Koho | 1971-2015 | Toroku Jitsuyo Shinan Koho | 1994-2015 |

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages                                                             | Relevant to claim No. |
|-----------|------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| X<br>Y    | JP 2006-093206 A (Shindengen Electric Mfg. Co., Ltd.),<br>06 April 2006 (06.04.2006),<br>paragraphs [0029] to [0035]; fig. 3<br>(Family: none) | 1-3, 5-10<br>4        |
| Y         | JP 2003-086816 A (Matsushita Electric Industrial Co., Ltd.),<br>20 March 2003 (20.03.2003),<br>entire text; all drawings<br>(Family: none)     | 4                     |
| A         | JP 2008-135611 A (Denso Corp.),<br>12 June 2008 (12.06.2008),<br>entire text; all drawings<br>(Family: none)                                   | 1-10                  |

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search  
10 February 2015 (10.02.15)

Date of mailing of the international search report  
24 February 2015 (24.02.15)

Name and mailing address of the ISA/  
Japan Patent Office  
3-4-3, Kasumigaseki, Chiyoda-ku,  
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

## A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L21/28(2006.01)i, H01L21/265(2006.01)i, H01L21/329(2006.01)i, H01L29/47(2006.01)i, H01L29/872(2006.01)i

## B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L21/28, H01L21/265, H01L21/329, H01L29/47, H01L29/872

最小限資料以外の資料で調査を行った分野に含まれるもの

|             |                     |
|-------------|---------------------|
| 日本国実用新案公報   | 1 9 2 2 - 1 9 9 6 年 |
| 日本国公開実用新案公報 | 1 9 7 1 - 2 0 1 5 年 |
| 日本国実用新案登録公報 | 1 9 9 6 - 2 0 1 5 年 |
| 日本国登録実用新案公報 | 1 9 9 4 - 2 0 1 5 年 |

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

## C. 関連すると認められる文献

| 引用文献の<br>カテゴリー* | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示                                  | 関連する<br>請求項の番号 |
|-----------------|--------------------------------------------------------------------|----------------|
| X<br>Y          | JP 2006-093206 A（新電元工業株式会社）2006.04.06, 段落【0029】-【0035】、図3（ファミリーなし） | 1-3, 5-10<br>4 |
| Y               | JP 2003-086816 A（松下電器産業株式会社）2003.03.20, 全文、全図（ファミリーなし）             | 4              |
| A               | JP 2008-135611 A（株式会社デンソー）2008.06.12, 全文、全図（ファミリーなし）               | 1 - 1 0        |

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）  
「O」口頭による開示、使用、展示等に言及する文献  
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
「&」同一パテントファミリー文献

国際調査を完了した日

1 0 . 0 2 . 2 0 1 5

国際調査報告の発送日

2 4 . 0 2 . 2 0 1 5

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）  
郵便番号 1 0 0 - 8 9 1 5  
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

右田 勝則

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 5 9

5 0

9 1 7 3