

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成19年8月30日(2007.8.30)

【公表番号】特表2003-503955(P2003-503955A)

【公表日】平成15年1月28日(2003.1.28)

【出願番号】特願2001-508122(P2001-508122)

【国際特許分類】

H 04 L 12/56 (2006.01)

H 04 Q 3/52 (2006.01)

【F I】

H 04 L 12/56 F

H 04 Q 3/52 A

【手続補正書】

【提出日】平成19年6月22日(2007.6.22)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】 入出力プロセッサへのポートとして機能するn個のポートと追加のポートとを備えるn-ポート・スイッチ素子であって、

n個のポートはそれぞれ、

スイッチ素子外のソースからデータ・フレームを受信する入力リンク、

スイッチ素子外の宛先へデータ・フレームを送信する出力リンク、

使用可能なデータ・チャネルをスイッチ素子の各ポートと一つおきのポートとの間に提供するスイッチ・クロスバー、及び

入力リンクから受信したデータ・フレームをスイッチ素子上の1つ以上の総称タイプのポートの出力リンクへ向けるステアリング・ステート・マシンを備え、

スイッチ素子のn個のポートは、各々、ファイバー・チャネル・ポート・タイプF_Port、F_L_Port及びE_Portにとって総称的な総称タイプのポートであり、ファイバー・チャネル・ポート・タイプF_Port、F_L_Port及びE_Portのいずれかの機能を有し、調停ループの監視或いはバイパス・モードで動作する場合には、ポートで受信したデータは、調停ループ経路を通って、同じポートの出力リンクへ送り返され、

単一の集積回路がn個の総称タイプのポートとスイッチ素子のスイッチ・クロスバーとを備える、ことを特徴とするn-ポートスイッチ素子。

【請求項2】 前記スイッチ・クロスバーは、2以上の独立クロスバーを含む、請求項1に記載のスイッチ素子。

【請求項3】 前記スイッチ・クロスバーは、

各総称タイプポートがI_Cスイッチ素子上の1以上のいずれかの総称タイプポートへタグを送ることができるようにするフレーム・タグクロスバー、

各総称タイプポートがタグの受信元であるI_Cスイッチ素子上のいずれかの総称タイプポートへフレーム要求を送ることができるようにするフレーム要求クロスバー、

フレーム要求に応じて、各総称タイプポートがI_Cスイッチ素子上の1以上のいずれかの総称タイプポートへ追加フレーム情報を送ることができるようにするフレーム状態クロスバー、及び、

各総称タイプポートがフレーム要求に応じて、I_Cスイッチ素子上の1以上のいずれか

の総称タイプポートへ、適切なフレーム処理をするための事前条件付フレーム状態情報を送り、要求されたフレームを送ることができるようにする状態／フレーム転送クロスバーを含む、請求項2に記載のスイッチ素子。

【請求項4】 I Cスイッチ素子上の全ての総称タイプポートが同じであり、各総称タイプポートは、受信したデータ・フレームを方向付けする為のネイティブドメイン、ネイティブエリア及びネイティブポートを識別するネイティブ識別子を含む、前項のいずれか1項に記載のスイッチ素子。

【請求項5】 I Cスイッチ素子上の各総称タイプポートは、フレーム・プル転送方法によってフレームを転送する回路を含み、宛先ポートがデータ・フレームを要求した場合に、ソースポートが宛先ポートにデータ・フレームを送ってヘッド・オブ・ライン・ブロッキングを防ぐ、前項のいずれか1項に記載のスイッチ素子。

【請求項6】 ステアリング・ステート・マシンは、I Cスイッチ素子上の複数の総称タイプポートに複数のタグを書き込み、複数の総称タイプポートへデータ・フレームをマルチキャスティングするために用いられる、前項のいずれか1項に記載のスイッチ素子。

【請求項7】 ステアリング・ステート・マシンは1以上のテーブルを有し、各テーブルは1以上のエントリを含み、各エントリはデータ・フレームを1以上の使用可能なデータ・チャネルヘルーティングすることを防ぐ有効ビットを含む、前項のいずれか1項に記載のスイッチ素子。

【請求項8】 ステアリング・ステート・マシンはエイリアス・キャッシュを備え、選択されたアドレスを保管して、スイッチ素子上の複数の総称タイプポートへデータ・フレームをブロードキャスティング、マルチキャスティング及びユニキャスティングする、前項のいずれか1項に記載のスイッチ素子。

【請求項9】 ステアリング・ステート・マシンは、受信したデータ・フレームを構文解析するトポロジーにおけるI Cスイッチ素子の位置を識別するトポロジー識別子を備える前項のいずれか1項に記載のスイッチ素子。

【請求項10】 ステアリング・ステート・マシンは、所望のスイッチ・ドメインへのチップ経路を識別するドメイン・ステアリング・テーブル、所望のスイッチ・ドメイン内の所望のI Cスイッチ素子へのチップ経路を識別するエリア・ステアリング・テーブル、及び所望のI Cスイッチ素子と所望のスイッチ・ドメイン内の所望のポートへのチップ経路を識別するポート・ステアリング・テーブルを備える、前項のいずれか1項に記載のスイッチ素子。

【請求項11】 ドメイン・ステアリング・テーブル、エリア・ステアリング・テーブル及びポート・ステアリング・テーブルは、各々1以上のエントリを含み、各テーブル内の各エントリは、データ・フレームが1以上の使用可能データ・チャネルヘルーティングされることを防ぐためのハード・ゾーニングに使用する有効ビットを含む、前項のいずれか1項に記載のスイッチ素子。

【請求項12】 ステアリング・ステート・マシンは、

I Cスイッチ素子上の複数の総称タイプポートへデータ・フレームをブロードキャスティング、マルチキャスティング及びユニキャスティングするための選択アドレスを保管するエイリアス・キャッシュと、

受信したデータ・フレームがエイリアス・キャッシュ内のエントリと一致しない場合に、I Cスイッチ素子上の単一の総称タイプポートへデータ・フレームをユニキャスティングするために、所望のデータ・チャネルへのチップ経路を識別する1以上のテーブルを含む、前項のいずれか1項に記載のスイッチ素子。

【請求項13】 エイリアス・キャッシュは宛先フレームアドレスと比較される多数のエイリアス・キャッシュ・エントリを含み、

エイリアス・キャッシュは、エイリアス・キャッシュ・エントリと少なくとも一部の宛先フレームアドレスとの比較に基づき、選択された宛先内の1以上の総称タイプポートへ選択的に向けることができる、請求項12に記載のスイッチ素子。

【請求項 14】 エイリアス・キャッシュ・エントリは、ドメイン・ID・フィールド、エリア・ID・フィールド及びポート・ID・フィールドの比較ができる3つのビットを含む、請求項13に記載のスイッチ素子。

【請求項 15】 スイッチ・シャーシであり、

装置や他のスイッチ・シャーシのポートと接続できる所定数のシャーシ・ポートと、

前項のいずれか1項に記載の少なくとも1つのn-ポート集積回路（IC）スイッチ素子とを含み、

n個の総称タイプポートのうち少なくともいくつかは、上記所定数のシャーシ・ポートと接続されるスイッチ・シャーシ。

【請求項 16】 少なくとも1つのICスイッチ素子は1つのn-ポート・スイッチ素子であり、該ICスイッチ素子のn個の総称タイプポート各々をシャーシ・ポートの1つと接続してn-ポート・スイッチ・シャーシを形成する、請求項15に記載のスイッチ・シャーシ。

【請求項 17】 前記少なくとも1つのICスイッチ素子は複数のn-ポート・スイッチ素子を含み、

該複数のn-ポート・スイッチ素子各々について、n個の総称タイプポートは、第一のグループの総称タイプポートと第二のグループの総称タイプポートを含み、

スイッチ・シャーシは、複数のn-ポート・スイッチ素子内の第一のグループの総称タイプポートを使用してICスイッチ素子間に形成される素子間リンクを更に含み、

スイッチ・シャーシは、第二のグループの総称タイプポートを使用して形成されるシャーシ・ポートへのデータリンクを更に含む、請求項15又は16に記載のスイッチ・シャーシ。

【請求項 18】 素子間リンクが縦続構造である、請求項15～17のいずれか1項に記載のスイッチ・シャーシ。

【請求項 19】 素子間リンクがメッシュ構造である、請求項15～17のいずれか1項に記載のスイッチ・シャーシ。

【請求項 20】 少なくとも1つのICスイッチ素子が第一のグループのn-ポート・スイッチ素子と第二のグループのn-ポート・スイッチ素子を含み、

第一のグループのn-ポート・スイッチ素子について、各々のn個の総称タイプポートは、第一のグループの総称タイプポートと第二のグループの総称タイプポートを含み、

スイッチ・シャーシは、第一のグループのIC・n-ポート・スイッチ素子内の第一のグループの総称タイプポートと第二のグループのn-ポート・スイッチ素子内の総称タイプポートとの間に形成される素子間リンクを更に含み、

スイッチ・シャーシは、シャーシ・ポートと第一のグループのn-ポート・スイッチ素子内の第二のグループの総称タイプのポートとの間に形成されるデータリンクを更に含む、請求項15又は16に記載のスイッチ・シャーシ。

【請求項 21】 第一のグループのICスイッチ素子各々について、n個の総称タイプポートは、第三のグループの総称タイプポートを更に含み、

スイッチ・シャーシは、第一のグループのICスイッチ素子の第三のグループの総称タイプポートを用い、第一のグループのICスイッチ素子内の各素子間に形成される縦続素子間リンクを更に含む、請求項20に記載のスイッチ・シャーシ。

【請求項 22】 スイッチ・シャーシは1以上の他のスイッチ・シャーシと接続してスイッチ・ネットワークを形成する、請求項15～21のいずれか1項に記載のスイッチ・シャーシ。

【請求項 23】 スイッチ・システムであり、

請求項1に記載のn-ポート・スイッチ素子を複数有し、該n-ポート・スイッチ素子は互いに相互接続して、各スイッチ素子のポートがシャーシ内の隣接するスイッチ素子と接続する縦続リンク相互接続によりスイッチ・シャーシを形成する、スイッチ・システム。

【請求項 24】 スイッチ・システムであり、

請求項 1 に記載の n - ポート・スイッチ素子を複数有し、該 n - ポート・スイッチ素子は互いに相互接続して、各スイッチ素子のポートがシャーシ内のそれぞれ別のスイッチ素子と直接接続するメッシュリンク相互接続によりスイッチ・シャーシを形成する、スイッチ・システム。

【請求項 25】 スイッチ・システムであり、

請求項 1 に記載の n - ポート・スイッチ素子を複数有し、該 n - ポート・スイッチ素子は互いに相互接続して、いくつかのスイッチ素子はシャーシ・チャネルに接続し、かつリンクを形成する別の所定数のスイッチ素子各々にも接続するポートを有するマイクロステージリンク相互接続によりスイッチ・シャーシを形成する、スイッチ・システム。