

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

C09G 3/36 (2006.01)

C09G 5/00 (2006.01)



[12] 发明专利申请公开说明书

[21] 申请号 200480014615.4

[43] 公开日 2006 年 6 月 28 日

[11] 公开号 CN 1795487A

[22] 申请日 2004.4.21

[74] 专利代理机构 北京安信方达知识产权代理有限公司

[21] 申请号 200480014615.4

代理人 颜 涛 郑 霞

[30] 优先权

[32] 2003.4.21 [33] US [31] 10/421,646

[86] 国际申请 PCT/US2004/012545 2004.4.21

[87] 国际公布 WO2004/095404 英 2004.11.4

[85] 进入国家阶段日期 2005.11.28

[71] 申请人 美国国家半导体公司

地址 美国加利福尼亚州

[72] 发明人 克里斯托弗·A·鲁登

权利要求书 8 页 说明书 11 页 附图 10 页

[54] 发明名称

具有帧缓冲器和省电程序的显示器系统

[57] 摘要

一种设置为用于处理具有改进的极性图案的液晶显示器的帧的方法。所述图案采用极性反转方案，其结果是在所述帧中的像素位置可见线反转和/或点反转图案。根据所述改进的极性图案切换用于液晶显示器中列驱动器的驱动极性。用于显示器上每一行的扫描顺序被改变以与所述图案一致。在第一时间间隔期间扫描第一子帧，同时采用第一组驱动极性。在第二时间间隔期间扫描第二子帧，所述第二时间间隔不与所述第一时间间隔重叠。采用所述方法能够使所述液晶显示器中的列驱动器以减少的功率工作，同时保留线和点反转技术的优点。



1、一种用于液晶显示器的方法，所述液晶显示器被构成为行和列，其中所述液晶显示器的所述列与列驱动器关联，并且其中用于所述液晶显示器的数据是根据帧中的线组织的，所述方法包括：

5 选择用于第一子帧的第一组线，其中所述第一组线包括来自特定的帧的至少两线；

选择用于第二子帧的第二组线，其中所述第二组线包括来自所述特定的帧的至少两线，并且其中所述第二组线不同于所述第一组线；

选择用于所述第一子帧的第一组驱动极性；

10 选择用于所述第二子帧的第二组驱动极性，其中所述第一组驱动极性不同于所述第二组驱动极性；

在第一时间间隔中将所述第一组驱动极性传递到所述液晶显示器；以及

在第二时间间隔中将所述第二组驱动极性传递到所述液晶显示器，其中所述第一时间间隔不与所述第二时间间隔重叠，从而所述液晶显示器能够显示具有交替极性的帧，从而所述显示器上每个像素的平均驱动电压随着时间的过去为零。

2、一种用于液晶显示器的方法，所述液晶显示器被构成为行和列，其中所述液晶显示器的所述列与列驱动器关联，并且其中用于所述液晶显示器的数据是根据帧中的线组织的，所述方法包括：

选择用于第一子帧的第一组线地址，其中所述第一子帧包括至少两条彼此不相邻的线；

选择用于第二子帧的第二组线地址；

选择用于所述第一子帧的第一扫描序列顺序；

25 选择用于所述第二子帧的第二扫描序列顺序；

在处理所述第一子帧时的初始时间间隔中，根据第一组极性设置所述列驱动器极性；

在处理所述第一子帧时的下一个时间间隔中，根据第二组极性设置所述列驱动器极性，其中选择与所述第一子帧关联的极性，从而使与所述第一子帧关联的每个像素具有随时间为零的平均驱动电压；以及

5 在处理所述第二子帧时的初始时间间隔中，根据第三组极性设置所述列驱动器极性；

在处理所述第二子帧时的下一个时间间隔中，根据第四组极性设置所述列驱动器极性，其中选择与所述第二子帧关联的极性，从而使与所述第二子帧关联的每个像素具有随时间为零的平均驱动电压；以及

10 在处理所述第二子帧中的每线之前处理所述第一子帧中的每线，其中每个特定的线是通过下述步骤处理的：

根据所述扫描序列顺序将与所述特定线关联的数据耦合到所述列驱动器；

启动相对于所述特定线的所述列驱动器；以及

用行选择信号激活所述特定线。

15 3、如权利要求 2 所述的方法，其中所述第一子帧包括所述帧的奇数线，并且其中所述第二子帧包括所述帧的偶数线。

4、如权利要求 2 所述的方法，其中所述第一组极性关于所述第二组极性反转，并且其中所述第三组极性关于所述第四组极性反转。

20 5、如权利要求 4 所述的方法，其中所述第一组极性与所述第四组极性相同，并且其中所述第二组极性与所述第三组极性相同。

6、如权利要求 5 所述的方法，进一步包括：

在处理所述第一子帧时的第三时间间隔中，根据所述第一组极性设置所述列驱动器极性，其中所述第三时间间隔在所述下一个时间间隔后发生；

25 在处理所述第二子帧时的第三时间间隔中，将所述列驱动器极性设置为所述第二组极性，；

在处理所述第一子帧时的第四时间间隔中，将所述列驱动器极性设置

为所述第二组极性，其中所述第四时间间隔在所述第三时间间隔后发生；

在处理所述第二子帧时的第四时间间隔中，将所述列驱动器极性设置为所述第一组极性。

7、如权利要求2所述的方法，进一步包括：

5 在所述初始时间间隔后，选择用于所述第一子帧的第三扫描序列顺序；以及

在所述初始时间间隔后，选择用于所述第二子帧的第四扫描序列顺序。

8、如权利要求2所述的方法，进一步包括：

10 选择用于第三子帧的第三组线地址，其中所述第三子帧包括与所述第一和第二子帧不同的线；

选择用于所述第三子帧的第三扫描序列顺序；

在处理所述第三子帧时的初始时间间隔中，根据第五组极性设置所述列驱动器极性；

15 在处理所述第三子帧时的下一个时间间隔中，根据第六组极性设置所述列驱动器极性，其中所述第五组极性关于所述第六组极性反转；以及

其中处理每一线的步骤进一步包括在处理所述第一和第二子帧中的每行后，处理所述第三子帧中的每线。

9、如权利要求2所述的方法，其中用所述行选择信号激活所述特定的线的步骤包括：解码与所述特定的线关联的线地址，以及激活与所述线地址关联的行选择线。

10、一种用于液晶显示器的装置，所述液晶显示器被构成为行和列，其中液晶显示器所用的数据根据帧中的线组织的，所述装置包括：

25 存储器电路，其被配置为存储显示器图像数据，并进一步被配置为将所述显示器图像数据耦合到所述液晶显示器，从而使所述液晶显示器能够处理所述显示器图像数据；以及

显示器控制电路，其耦合到存储器电路，其中所述显示器控制电路被

配置为：

- 接收所述显示器图像数据，
将所述显示器图像数据传递给所述存储器电路，
选择用于第一子帧的第一组线地址，其中所述第一子帧包括至少
5 两个彼此不相邻的线，
选择用于第二子帧的第二组线地址，
选择用于第一帧的第一子帧的第一扫描序列顺序，
选择用于第一帧的第二子帧的第二扫描序列顺序，
选择用于第二帧的第一子帧的第三扫描序列顺序，
10 选择用于第二帧的第二子帧的第四扫描序列顺序，
控制多个列驱动器的列驱动器极性，从而所述列驱动器极性符合
于：
在处理所述第一帧的第一子帧时在第一时间间隔期间为第一组极性，
在处理所述第一帧的第二子帧时在第二时间间隔期间为第二组极性，在处
15 理所述第二帧的第一子帧时在第三时间间隔期间为第三组极性，以及在处
理所述第二帧的第二子帧时在第四时间间隔期间为第四组极性，其中所述
液晶显示器中的每个像素具有关联的驱动电压，所述驱动电压随时间平均
为零电压，并且其中对于每一帧而言，第二子帧是在第一子帧之后被处理
的，
20 控制所述显示器图像数据的传递，从而使显示器图像数据被从所
述存储器电路传递到所述液晶显示器符合以下条件：
在所述第一时间间隔期间为所述第一扫描序列顺序，在所述第二时间
间隔期间为所述第二扫描序列顺序，在所述第三时间间隔期间为所述第三
扫描序列顺序，以及在所述第四时间间隔期间为所述第四扫描序列顺序；
25 以及
控制行的扫描，从而使所述行根据下述顺序被扫描：在所述第一
时间间隔期间为所述第一扫描序列顺序，在所述第二时间间隔期间为所述

第二扫描序列顺序，在所述第三时间间隔期间为所述第三扫描序列顺序，以及在所述第四时间间隔期间为所述第四扫描序列顺序。

11、如权利要求 10 所述的装置，其中选择所述第一和第二组线地址，以使具有线反转极性模式的显示在所述像素位置可被观察到。

5 12、如权利要求 10 所述的装置，其中选择所述第一和第二组线地址，以使具有点反转极性模式的显示在所述像素位置可被观察到。

13、如权利要求 10 所述的装置，其中选择所述第一、第二、第三以及第四扫描序列顺序，从而首先扫描奇数行，并且接着扫描偶数行。

14、如权利要求 10 所述的装置，进一步包括：

10 一个列驱动器电路，其被耦合到：所述存储器电路，所述显示器控制电路，以及所述液晶显示器，其中所述列驱动器电路包括多个列驱动器，并且其中所述列驱动器电路被配置为驱动所述列；

一个门驱动器电路，其被耦合到所述显示器控制电路和所述液晶显示器，其中所述门驱动器电路被配置为扫描所述行；以及

15 一个公共板极电压驱动器电路，其被耦合到所述显示器控制电路和所述液晶显示器，其中所述公共板极电压驱动器电路被配置为向所述液晶显示器提供公共板极电压。

16、如权利要求 14 所述的装置，其中选择所述第一、第二、第三以及第四扫描序列顺序，从而首先扫描奇数行，并且接着扫描偶数行，并且其中所述显示器控制电路被配置为提供输出使能信号和开始信号，其中所述输出使能信号每两个时钟脉冲被激活一次，并且其中所述门驱动器电路响应所述输出使能信号和所述开始信号，以使：在所述门驱动器电路接收所述开始信号的第一脉冲后，扫描所述液晶显示器每个所述奇数行，以及在所述门驱动器电路接收所述开始信号的第二脉冲后，扫描所述液晶显示器的每个所述偶数行。

17、如权利要求 14 所述的装置，其中选择所述第一、第二、第三以及第四扫描序列顺序，从而首先扫描奇数行，并且接着扫描偶数行，所述门驱动器电路包括移位寄存器，所述移位寄存器包括多个触发器，其中所

述多个触发器中的每一个与所述液晶显示器的一个所述行关联，从而当所述多个触发器中每一个的输出被使能时，扫描所述液晶显示器的每一行，并且其中所述多个触发器被设置为使首先扫描所述奇数行中的每一个，接着扫描所述偶数行中的每一个。

5 17、如权利要求 14 所述的装置，其中所述显示器控制电路进一步被配置为：生成相应于当前线地址的线地址信号，并且控制所述显示器图像数据的传递，以使一线显示器图像数据被耦合到所述列驱动器电路，其中所述线显示器图像数据与当前线地址关联；其中所述门驱动器电路包括地址解码器电路；其中所述地址解码器电路被配置为响应所述线地址信号扫描相应于所述当前线地址的行。
10

18、一种用于液晶显示器的装置，所述液晶显示器被构成为行和列，其中根据帧中的线构成用于所述液晶显示器的数据，所述装置包括：

一种数据存储装置，其被配置为存储显示器图像数据；
第一数据传递装置，其被配置为将显示器图像数据传递到所述数据存储装置；
15

第二数据传递装置，其被配置为将显示器图像数据从所述数据存储装置传递到所述液晶显示器，从而使所述液晶显示器能够处理所述显示器图像数据；

第一选择装置，其被配置为选择用于第一子帧的第一组线地址，其中所述第一子帧包括至少两个彼此不相邻的线；
20

第二选择装置，其被配置为选择用于第二子帧的第二组线地址；

第三选择装置，其被配置为选择用于所述第一子帧的第一扫描序列顺序；

第四选择装置，其被配置为选择用于所述第二子帧的第二扫描序列顺序；
25

第五选择装置，其被配置为选择用于所述第一子帧的第三扫描序列顺序；

第六选择装置，其被配置为选择用于所述第二子帧的第四扫描序列顺

序；

列驱动器控制装置，其被配置为控制用于多个列驱动器的列驱动器极性，以使所述列驱动器极性对应于：在处理所述第一帧的第一子帧时在第一时间间隔期间为第一组极性，在处理所述第一帧的第二子帧时在第二时间间隔期间为第二组极性，在处理所述第二帧的所述第一子帧时在所述第三时间间隔期间为第三组极性，以及在处理所述第二帧的所述第二子帧时在所述第四时间间隔期间为第四组极性，其中所述液晶显示器中的每个像素具有关联的驱动电压，所述驱动电压对应于随时间平均为零的电压，并且其中对于每帧在处理所述第一子帧后处理所述第二子帧；

10 数据传递控制装置，其被配置为控制所述显示器图像数据从所述存储器电路传递到所述液晶显示器的传递，从而所述显示器图像数据从所述数据存储电路到所述液晶显示器的传递是根据：在所述第一时间间隔期间为所述第一扫描序列顺序，在所述第二时间间隔期间为所述第二扫描序列顺序，在所述第三时间间隔期间为所述第三扫描序列顺序，以及在所述第四时间间隔期间为所述第四扫描序列顺序，以及

15 行扫描控制装置，其被配置为控制所述行的扫描，从而所述行根据下述顺序被扫描：在所述第一时间间隔期间为所述第一扫描序列顺序，在所述第二时间间隔期间为所述第二扫描序列顺序，在所述第三时间间隔期间为所述第三扫描序列顺序，以及在所述第四时间间隔期间为所述第四扫描序列顺序。

19、如权利要求 18 所述的装置，其中所述列驱动器控制装置被配置为以使如下之一在所述像素位置能被观察到：一个帧反转极性模式、一个列反转极性模式、一个点反转极性模式，以及一个线反转极性模式。

20、如权利要求 18 所述的装置，其中所述第一和第二选择装置被配
25 置以使首先扫描奇数行，接着扫描偶数行。

21、如权利要求 10 所述的装置，其中选择所述第一和第二组线地址以使在所述像素位置能观看到具有帧反转极性模式和列反转极性模式中之一的显示。

22、如权利要求 2 所述的装置，其中选择所述第一扫描序列顺序为非时序的，并且所述第二扫描序列顺序为非时序的。

具有帧缓冲器和省电程序的显示器系统

5 技术领域

本发明涉及 LCD (液晶显示器) 领域，更特别地，涉及扫描具有降低的功率消耗的 LCD 的方法。

背景技术

10 当长期在液晶显示器 (LCD) 上施加直流电压时，液晶显示器的性能降低。像素电极两端的长期的直流电压产生电场，该电场使液晶中的离子杂质被电镀到电极上。

15 通常液晶显示器上的驱动电压具有约为零的直流电分量，以最小化液晶显示器的性能降低。通常用交互的驱动电压驱动像素，该交互的驱动电压提供均方根 (RMS) 电压值以显示图像，同时在像素上保持约为零的平均电压。当以相同大小的相反极性的电压驱动像素时，其将具有近似相同的亮度。

20 通常用于驱动显示器的四个极性方案是帧反转，线反转，列反转，以及点反转。显示器中的像素是按行顺序地寻址的，由第一行开始处理。一行中的所有像素具有相同的板和栅线 (plate and gate line)。

图 1 说明帧反转的一个例子。当使用帧反转时，帧中的每个像素被施加相同的极性。在随后的帧中用相反的极性驱动每个像素。在帧的每次变换后，极性被反转以确保平均直流电位为零。

25 图 2 说明线反转的一个例子。当使用线反转时，面板上的相邻的线被施加相反的极性。在扫描每个新的帧之前，反转极性以确保平均直流电压为零。

图 3 说明列反转的一个例子。当使用列反转时，相邻列中的像素被施加相反的极性。帧中每个列中的像素的极性是相同的。然而，在每个帧中

每个列的极性被反转。例如，在如图 3 所示的帧 N 中，列 1 和 3 被施加正极性，而列 2 和 4 被施加负极性。在下一个帧 N + 1 中，列 1 和 3 被施加负极性，而列 2 和 4 被施加正极性。

图 4 说明点反转的一个例子。当使用点反转时水平和垂直方向上的相邻像素具有相反的极性。在扫描每个新的帧之前，每个像素的极性被反转以确保平均直流电压为零。

用称为共板极电压（common plate voltage）（Vcom）调制的驱动技术实现帧反转和线反转。当执行 Vcom 调制时，可以使用具有低压输出范围（通常为 5V）的驱动器。

有三种发生在液晶显示器上能够受极性方案影响的典型效果：闪烁，水平串扰，以及垂直串扰。帧反转会遭受闪烁、水平串扰以及垂直串扰。线反转减少闪烁和垂直串扰，而列反转减少闪烁和水平串扰。点反转减少闪烁、水平串扰以及垂直串扰，从而产生最高质量的图像。

与驱动液晶显示器有关的功率消耗受使用的极性反转方案的影响。驱动显示器所需要的功率与列线电压极性反转的频率成比例。帧和列反转具有与帧速率相同的极性反转频率，而线和点反转具有在每个帧中每线的极性反转。因此，如果液晶显示器具有 240 行（row），则线反转消耗的能量为帧反转消耗能量的约 240 倍。

20 附图说明

图 1 说明根据现有技术的帧反转；

图 2 说明根据现有技术的线反转；

图 3 说明根据现有技术的列反转；

图 4 说明根据现有技术的点反转；

图 5A 是说明用于液晶显示器的一个示例性程序的流程图；

图 5B 是说明用于液晶显示器的另一个示例性程序的流程图；

图 6 说明示例性显示器系统；

图 7 说明门驱动器的第一个例子；

图 8 说明门驱动器的第二个例子；以及

图 9 说明根据本发明方面的门驱动器的第三个例子。

5 具体实施方式

在整个说明书和权利要求书中，下述词语采用这里明确关联的意思，除非文中另有明确的规定。“一”和“所述”的意思包括多种含义，“在……中”的意思包括“在……中”和“在……上”。词语“连接的”意味在连接的物体之间的直接电连接，而没有任何中间设备。词语“耦合的”意味在连接的物体之间的直接电连接，或通过一个或多个有源或无源中间设备的间接连接。词语“电路”意味单个元件或多个元件，其为有源和/或无源，被耦合到一起以提供所要求的功能。词语“信号”意味至少一个电流、电压、电荷或数据信号。参考附图，在整个图中相同的数字表示相同的部件。

本发明涉及一种具有减少的功率消耗的新的显示器扫描程序。本发明进一步涉及一种新的扫描程序和改进的极性反转方案，其实现了具有在像素位置可见的线反转和点反转极性模式的显示器。实现了具有在像素位置可见的线反转和点反转极性模式的显示器，同时以远低于每线一次的速率切换列电压的驱动极性。本发明进一步涉及改变扫描行的程序，从而使具有第一极性的所有行被首先扫描，而具有相反极性的行接着被扫描。

本发明进一步涉及获得帧或列反转的功率消耗的优点，同时获得线或点反转的图像质量的优点。根据一个示例，本发明涉及提供相对于传统扫描的显示器的减少的功率消耗，这种减少的功率消耗可以是便携产品，例如蜂窝式便携无线电话手机、个人数字助理 PDA 以及掌上个人电脑的重要特点，这是因为显示器交流电压可能占系统电源的相当大的百分比。根据一个示例，本发明涉及消除手持设备应用领域中，在系统待机模式过程中对部分扫描的显示器的需要。

图 5A 说明根据本发明的方面，用于液晶显示器的示例性程序。程序

在开始块 502 处启动。

在开始块 502 后，程序继续到块 504。在模块 504，选择用于列驱动器的第一组极性。例如，如果希望在像素位置得到线反转图案的结果，则每列可以选择为相同的极性，或者为正极或者为负极。可选地，如果希望 5 在像素位置得到点反转图案的结果，则每个相邻的列可以被选择为具有交替的极性。选择用于列驱动器的第一组极性，以使每个像素的关联电压随时间约对应于零。程序接着从块 504 继续到块 506。

在块 506，对第一子帧进行处理。例如，第一子帧可以包括一组帧中所有偶数线。程序从块 506 继续到块 508。在块 508，选择用于列驱动器的第二组极性。例如，用于每个列驱动器的第二组极性可以对应于在第一组极性中为每个列驱动器选择的相反的极性。根据一个线反转的例子，在第一组极性中，可以选择每个列具有正极性，而在第二组极性中，可以选择每个列具有负极性。根据一个点反转的例子，对于每个奇数列驱动器，10 第一组极性可以为正极性，而对于每个偶数列驱动器为负极性。用于点反 15 转的例子的第二组极性则可以是，对于每个奇数列驱动器为负极性，而对于每个偶数列驱动器为正极性。选择用于列驱动器的第二组极性，从而每个像素的关联电压随时间对应于大约零。

程序接着从块 508 继续到块 510。在块 510，对第二子集中的线进行处理。例如，第二子集可以包括帧中的所有偶数线。

20 图 5B 说明根据本发明一个方面的用于液晶显示器的另一个示例性程序 (550)。程序在开始块 552 处启动。

在开始块 552 后，程序继续到块 554。在块 554，初始化线地址以对应于下一帧的第一个子帧中的第一线。每个帧包括多个子帧。例如，该帧可以包括两个子帧，其中第一个子帧包括帧中的每个奇数线，而第二个子 25 帧包括帧中的每个偶数线。程序接着从块 554 继续到块 556。在块 556，从图像存储器中读出当前线。程序接着从块 556 继续到块 558。在块 558，扫描对应于当前线地址的行。程序接着从块 558 继续到判决块 560。在判决块 560，程序确定当前线是否为当前子帧中的最后一线。当当前线是当前子帧中的最后一线时，程序从判决块 560 继续到块 563。可选地，当当

前线不是当前子帧中的最后一线时，程序从判决块 560 继续到块 562。在块 562，线地址被调整为对应于当前子帧中的下一线。根据一个示例，线地址以增量 2 增加。当前组中的下一线是指以线的改进的扫描序列顺序 (scan sequence order) 的当前子帧中的下一线。程序接着从块 562 继续到块 556。

在判决块 563，估算是否已经处理了帧中的所有子帧。当已经处理了帧中的所有子帧时，程序从判决块 563 继续到判决块 568。可选地，当并没有处理帧中的所有子帧时，程序从判决块 563 继续到块 564。在块 564，切换列驱动器的极性。程序接着从块 564 继续到块 566。在块 566，调整线地址以对应于当前帧中下一个子帧的第一线。例如，下一子帧可以包括当前帧中的每个偶数线。程序接着从块 566 继续到块 556。

在判决块 568，程序估算是否改正列驱动器的极性。当列驱动器的极性对应于当将被扫描的下一行已经被扫描时列驱动器具有的极性的相反极性时，改正列驱动器的极性。当改正列驱动器的极性时，程序从判决块 568 继续到块 554。可选地，当没有改正列驱动器的极性时，程序从判决块 568 继续到块 570。在块 570，切换列驱动器的极性。程序接着从块 570 继续到块 554。

改进的扫描序列顺序可能对应于预定的顺序。可选地，改进的扫描序列顺序可以对应于随机或伪随机的顺序。选择对应于随机顺序的改进的扫描序列顺序可以减少串扰效果。

图 6 说明根据本发明的方面排列的显示器系统 (600)。显示器系统 600 包括液晶显示器 604，列驱动器电路 606，门驱动器电路 608，显示器控制电路 612，视频存储器电路 614，以及 VCOM 驱动器电路 616。

图像存储器电路 614 具有耦合到节点 N620 的输入和耦合到节点 N628 的输出。显示器控制电路 612 具有耦合到节点 N626 的输入、耦合到节点 N620 的第一输出、耦合到节点 N622 的第二输出、耦合到节点 N624 的第三输出以及耦合到节点 N630 的第四输出。列驱动器电路 606 具有耦合到节点 N622 的第一输入、耦合到节点 N628 的第二输入以及耦合到节点 N640 的输出。门驱动器电路 608 具有耦合到节点 N624 的输入和耦合到节点 N642

的输出。Vcom 驱动电路 616 具有耦合到节点 N630 的输入和耦合到节点 N632 的输出。液晶显示器 604 耦合到节点 N640、节点 N642 以及节点 N632。

列驱动器电路 606 被配置为执行 D/A 转换和驱动液晶显示器 604 中的列。列驱动器电路 606 被配置为驱动屏幕上垂直运行的电极，其中每个电极连接该列上的晶体管。列驱动器电路 606 包括线缓冲器。根据一个例子，每个列驱动器驱动液晶显示器（604）的关联的列。根据另一个例子，每个列驱动器驱动多个列。

Vcom 驱动器电路 616 被配置为向液晶显示器 604 的公共板极（common plate）提供公共板极电压。线反转可以通过 Vcom 调制来实现。当执行 Vcom 调制时，公共板极电压与列驱动器输出同时被调制。可选地，Vcom 驱动器电路 616 被配置为当没有执行 Vcom 调制时提供稳定的公共板极电压。

门驱动器电路 608 被配置为扫描每个行，扫描顺序与从图像存储器电路 614 中读出线的改进的扫描序列顺序相同，下面将更详细地解释。

图像存储器电路 614 被配置为存储显示器图像数据。显示器控制电路 612 被配置为判断从微处理器（616）写入的数据和为显示器刷新读出的数据，并控制用于液晶显示器 604 的刷新顺序。显示器控制电路 612 进一步被配置为从微处理器 616 接收用于显示的数据，将数据传输到图像存储器电路 614，以及控制数据到列驱动器 606 的传输。显示器控制电路 612 进一步被配置为向列驱动器电路 606 发送信号，该信号控制列驱动器电路 606 的极性，且影响列驱动器电路 606 的驱动电压和数/模转换特性。显示器控制电路 612 进一步被配置为控制数据从图像存储器电路 614 的传输，从而线数据以改进的扫描序列顺序从图像存储器电路 614 读出。显示器控制电路 612 进一步被配置为通过控制 Vcom 驱动器电路 616 控制公共板极电压。

根据一个例子，显示器系统 600 被配置为扫描液晶显示器 604 的行，从而列驱动器的极性在每帧反转一次，同时液晶显示器 604 实现具有在像素位置可见的线反转或点反转极性模式的显示器。对于小的液晶显示器（604），线反转可以提供可接受的图像质量，这是因为对于小的液晶显

示器 (604) 水平串扰可能不会是一个重要的问题。根据一个例子，门驱动器电路 608 被配置为扫描第一行，接着扫描第三行，接着扫描第五行，等等，直到扫描完所有的奇数行。接着显示器控制电路 612 反转列线极性。接着，门驱动器 608 扫描第二行、接着扫描第四行、接着扫描第六行，等等，直到扫描完所有的偶数行。根据可选的例子，可以以不同的顺序处理每个子帧中的线。根据另一个可选的例子，可以为多于两个的子帧配置门驱动器 608。

显示器系统 600 被配置为控制存储在系统帧缓冲器中的数据的读出顺序。显示器系统 600 同时被配置为控制门驱动器的扫描图案，以与帧缓冲器的读出顺序一致。通常地，在大规格的液晶显示器的应用中，图形控制器或主机系统控制帧缓冲器的读出。在小的液晶显示器应用中可以更容易地实现程序 500，这种小的液晶显示器应用包括具有列驱动器电路的集成的帧缓冲器，其不要求向系统外的分离的显示器提供更新数据，但可能需要标准的和预定的数据序列。对于具有集成的帧缓冲器的显示器结构，15 可以只对显示器更新电路进行小的逻辑改变而实现程序 500。可选地，程序 500 可以在其它应用中实现。

图 7 说明门驱动器电路 608 的第一个例子。门驱动器电路 608 包括移位寄存器 702，电平移动器 (level shifter) LS1 - LS240，以及与 (AND) 门 G1 - G240。移位寄存器 702 包括 D 触发器 D1 - D240。

触发器 D1 具有耦合到节点 N730 的 D 输入，和耦合到节点 N732 的时钟输入。触发器 D240 具有耦合到节点 N734 的 Q 输出。电平移动器 LS240 的输入耦合到节点 N734。与门 G1 - G240 中每一个的第一输入分别耦合到节点 N736。触发器 D1 - D239 中每一个的 Q 输出分别与电平移动器 LS1 - LS239 中每一个的输入耦合。触发器 D2 - D240 中每一个的 D 输入分别与触发器 D1 - D239 中每一个的 Q 输出耦合。电平移动器 LS1 - LS240 中每一个的输出分别和与门 G1 - G240 中每一个的第二输入耦合。与门 G1 - G240 中每一个的输出分别与液晶显示器 604 中行 1 - 240 中的每个晶体管的栅极耦合。对于包括 240 行的示例性液晶显示器 (604) 说明了示意性的门驱动器电路 608。然而，可以使用任意数量的行。

在操作中，信号开始 - 输入 (start-in) 被加到节点 730 上，时钟信号 (CLK) 被加到节点 N732 上，输出使能信号 (OE) 被加到节点 N736 上，在节点 N734 生成信号开始 - 输出 (start-out)，并且在适当时候，液晶显示器 604 中每一行被使能，如下面更详细的描述。

- 5 D 触发器 D1 - D240 中的每一个分别生成信号 LS_in1 - LS_in240。电平移动器 LS1 - LS240 中的每一个响应信号 LS_in1 - LS_in240 分别生成信号 LS_out1 - LS_out240。电平移动器 LS1 - LS240 中每一个将其输入转换为驱动液晶显示器的晶体管的栅极所需要的电平。与门 G1 - G240 中的每一个分别响应信号 OE 和信号 LS_out1 - LS_out240 生成信号 GD1 - GD240。
 10 每个与门 G1 - G240 分别被配置为当信号 OE 和信号 LS_out1 - LS_out240 分别都有效时，分别在有效电平生成信号 GD1 - GD240。当信号 GD1 - GD240 分别有效时，每个信号 GD1 - GD240 分别使能行 1 - 240。

- 简要的说，图 7 所示的行驱动器 608 的例子在信号开始 - 输入中的第一个脉冲后加倍行驱动器 608 的时钟，从而只有奇数行被使能，并且在信号开始 - 输入中的第二个脉冲后只有偶数行被使能。当信号开始 - 输入转换为有效电平时，扫描程序开始。在下一个正时钟转换时，在触发器 D1 的 Q 输出的信号 LS_in1 转换为高电平。信号 OE 无效，因此信号 GD1 无效。作为先切断后连接 (break-before-make) 方案的部分，信号 OE 无效。接着，信号 OE 转换为有效电平。由于信号 OE 和信号 LS_out1 都为有效，则
 20 信号 GD1 转换为有效电平，这就使行 1 被使能。

- 接着，信号 OE 转换为无效电平，使信号 GD1 转换为无效电平，这依次使行 1 无效。在下一个正时钟转换时，信号 OE 无效，并且在整个时钟脉冲期间保持无效。因此，行 2 不被使能。在下一个正时钟转换时，OE 在时钟脉冲的开始仍然无效。接着，信号 OE 转换为有效电平，使信号 GD3 转换为有效电平，这就使行 3 被使能。从 1 - 240 中的每个奇数行以类似的方式顺序地被使能，而从 1 - 240 的偶数行不被使能，这是因为当从 LS_out1 - LS_out240 中的偶数信号有效时，信号 OE 无效。
 25

在从 1 - 240 的奇数行被使能后，在信号开始 - 输入中存在第二个脉冲。在下一个正脉冲转换时，信号 LS_in1 转换为有效电平，但是信号 OE

在整个时钟脉冲期间保持无效，从而行 1 无效。在下一个时钟脉冲期间，信号 LS_in2 为有效电平，信号 OE 转换为有效电平，从而行 2 被使能。从 1 - 240 中的每个偶数行以类似的方式顺序地被使能，而从 1 - 240 的奇数行不被使能，这是因为当从 LS_out1 - LS_out240 中的奇数信号有效时，
5 信号 OE 无效。

有许多门驱动器电路 608 的可替换的实施例。例如，与门和电平移动器的顺序可以颠倒。

图 8 说明根据本发明的方面排列的门驱动器电路 608 的第二个例子。
门驱动器电路 608 包括移位寄存器 702，电平移动器 LS1 - LS240，以及与
10 门 G1 - G240。移位寄存器 702 包括 D 触发器 D1 - D240。

触发器 D1 具有耦合到节点 N730 的 D 输入，和耦合到节点 N732 的时钟输入。触发器 D240 具有耦合到节点 N734 的 Q 输出。电平移动器 LS240 的输入耦合到节点 N734。与门 G1 - G240 中每一个的第一输入分别耦合到节点 N736。触发器 D1 - D239 中每一个的 Q 输出分别与电平移动器 LS1 -
15 LS239 中每一个的输入耦合。触发器 D3 - D239 中每个奇数触发器的 D 输入分别与触发器 D1 - D237 中每个奇数触发器的 Q 输出耦合。

触发器 D2 的 D 输入耦合到触发器 239 的 Q 输出。从 4 - 240 的每个偶数触发器的 D 输入分别与从 2 - 238 的每个偶数触发器的 Q 输出耦合。电平移动器 LS1 - LS240 中每一个的输出分别与与门 G1 - G240 中每一个的第二输入耦合。与门 G1 - G240 中每一个的输出分别与液晶显示器 604 中行 1 - 240 中的每个晶体管的栅极耦合。对于包括 240 行的液晶显示器 604 说明了示意性的门驱动器电路 608。然而，可以使用任意数量的行。
20

在操作中，信号开始 - 输入 (start_in) 被加到节点 730 上，时钟信号 (CLK) 被加到节点 N732 上，输出使能信号 (OE) 被加到节点 N736 上，
25 在节点 N734 生成信号开始 - 输出 (start_out)，并且在适当时候，液晶显示器 604 中每一行被使能，如下面更详细的描述。

D 触发器 D1 - D240 中的每一个分别生成信号 LS_in1 - LS_in240。电平移动器 LS1 - LS240 中的每一个响应信号 LS_in1 - LS_in240 分别生成信号 LS_out1 - LS_out240。电平移动器 LS1 - LS240 中每一个将其输入转换

为驱动液晶显示器的晶体管的栅极所需要的电平。与门 G1 - G240 中的每一个分别响应信号 OE 和信号 LS_out1 - LS_out240 生成信号 GD1 - GD240。每个与门 G1 - G240 分别被配置为当信号 OE 和信号 LS_out1 - LS_out240 分别都有效时，分别生成有效电平信号 GD1 - GD240。当信号 GD1 - GD240 分别有效时，每个信号 GD1 - GD240 分别使能行 1 - 240。

当信号开始 - 输入 (start_in) 转换为有效电平时，扫描程序开始。在下一个正时钟转换时，在触发器 D1 的 Q 输出的信号 LS_in1 转换为高电平。信号 OE 无效，因此信号 GD1 无效。作为先切断后连接 (break-before-make) 方案的部分，信号 OE 无效。接着，信号 OE 转换为有效电平。由于信号 OE 和信号 LS_out1 都为有效，则信号 GD1 有效，这就使行 1 被使能。接着，信号 OE 转换为无效电平，使信号 GD1 转换为无效电平，这又使行 1 无效。触发器 D1 的 Q 输出被耦合到触发器 D3 的 D 输入。

在下一个正时钟转换后，在时钟脉冲期间，使信号 LS_out3 和信号 OE 转换为有效电平，这使行 3 被使能。液晶显示器 604 中从 1 - 239 的所有奇数行以类似的方式被使能。触发器 D239 的 Q 输出被耦合到触发器 D2 的 D 输入。在行 239 后，下一个被使能的行是 D2，从而在液晶显示器 604 中所有的奇数行被顺序使能后，从 2 - 240 的所有偶数行以顺序方式被使能。

门驱动器电路 608 可以被排列为使与奇数行关联的每个栅极线 (gate line) 被排列在液晶显示器的一半上，与偶行关联的每个栅线被排列在液晶显示器的另一半上。

图 9 说明根据本发明的方面排列的门驱动器电路 608 的第三个例子。门驱动器电路 608 包括串/并转换器 (910) 和 1 - 240 解码器 (920)。串/并转换器 910 具有耦合到节点 N736 的第一输入，耦合到节点 N940 的第二输入以及耦合到节点 N950 的输出。1 - 240 解码器 920 具有耦合到节点 N736 的第一输入和耦合到节点 N950 的第二输入。

在操作中，串/并转换器 910 被配置为从显示器控制电路接收串行地址信号（地址）。信号地址对应于当前行地址。串/并转换器电路 910 被

配置为当信号 OE 有效时，在节点 N950 提供 8 位地址信号 (addr)。1 - 240 解码器 920 被配置为响应信号 OE 和信号 addr 提供行输出信号 (GD1 - GD240)。1 - 240 解码器 920 被配置为当信号 OE 无效时，使每个行输出信号 (GD1 - GD240) 无效。1 - 240 解码器 920 进一步被配置为当信号 5 OE 有效时，使相应于行地址的行输出信号有效，其中行地址于信号 addr 关联。如上所述，信号 OE 被用作先切断后连接方案的一部分。图 9 中所述的门驱动器 608 的示例性实施例被配置为能够以任何顺序扫描行。例如，与子帧中的行关联的每个行都可以以随机或伪随机的顺序被扫描。

上述说明，例子和数据提供了对于本发明组成的生产和使用的完整说明。因为可以在不脱离本发明的精神和范围的情况下，获得本发明的许多 10 实施例，所以本发明存在于下文所附的权利要求书中。

		帧 N+1				
		列	1	2	3	4
帧 N	1	-	-	-	-	
	2	-	-	-	-	
	3	-	-	-	-	
	4	-	-	-	-	
	5	-	-	-	-	
		列	1	2	3	4
帧 N	1	+	+	+	+	
	2	+	+	+	+	
	3	+	+	+	+	
	4	+	+	+	+	
	5	+	+	+	+	

图1

帧反转
(现有技术)

列

	1	2	3	4
1	+	+	+	+
2	-	-	-	-
3	+	+	+	+
4	-	-	-	-

列

帧 N

帧 N+1

图2 行反转（现有技术）

		帧 N+1			
		列			
		1	2	3	4
1	+	-	+	-	+
2	+	-	+	-	+
3	+	-	+	-	+
4	+	-	+	-	+

		帧 N			
		列			
		1	2	3	4
1	-	+	-	-	-
2	-	+	-	-	-
3	-	+	-	-	-
4	-	+	-	-	-

图3

列反转
(现有技术)

		帧 N+1				
		列	1	2	3	4
帧 N	行	1	-	+	-	+
	2	-	+	-	+	-
	3	+	-	+	-	+
	4	-	+	-	+	-

		帧 N				
		列	1	2	3	4
帧 N+1	行	1	+	-	-	+
	2	-	+	-	+	-
	3	+	-	+	-	+
	4	-	+	-	+	-

图4

点反转
(现有技术)




图5A




图5B




图6




图7




图8




图9