

PCT


世界知的所有権機関
国際事務局
特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 H01L 21/60	A1	(11) 国際公開番号 WO00/02245
		(43) 国際公開日 2000年1月13日(13.01.00)
(21) 国際出願番号 PCT/JP99/03420		(81) 指定国 CN, JP, KR, SG, US
(22) 国際出願日 1999年6月25日(25.06.99)		添付公開書類 国際調査報告書
(30) 優先権データ 特願平10/201246 1998年7月1日(01.07.98) JP		
(71) 出願人 (米国を除くすべての指定国について) セイコーエプソン株式会社 (SEIKO EPSON CORPORATION)[JP/JP] 〒163-0811 東京都新宿区西新宿2丁目4番1号 Tokyo, (JP)		
(72) 発明者 ; および (75) 発明者／出願人 (米国についてのみ) 橋元伸晃(HASHIMOTO, Nobuaki)[JP/JP] 〒392-8502 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 Nagano, (JP)		
(74) 代理人 井上 一, 外(INOUE, Hajime et al.) 〒167-0051 東京都杉並区荻窪5丁目26番13号 荻窪TMビル2階 Tokyo, (JP)		

(54) Title: SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURE THEREOF, CIRCUIT BOARD, AND ELECTRONIC DEVICE

(54) 発明の名称 半導体装置及びその製造方法、回路基板並びに電子機器



(57) Abstract

A method of manufacturing a semiconductor device comprises a first step of interposing a thermosetting anisotropic conductive material (16) between a substrate (12) and a semiconductor element (20); a second step of applying pressure and heat between the semiconductor element (20) and the substrate (12) to force the anisotropic conductive material (16) to extend beyond the edges of the semiconductor element (20), and hardening the anisotropic conductive material (16) in the region where it is in contact with the semiconductor element (20); and a third step of heating the anisotropic conductive material (16) in the regions where it is not in contact with the semiconductor element (20).

(57)要約

半導体装置の製造方法は、基板12と半導体素子20との間に熱硬化性の異方性導電材料16を介在させる第1工程と、半導体素子20と基板12との間に圧力及び熱を加えて配線パターン10と電極22とを電気的に導通させ異方性導電材料16が半導体素子20からはみ出した状態で半導体素子20との接触領域において異方性導電材料16を硬化させる第2工程と、異方性導電材料16の半導体素子20との接触領域以外の領域を加熱する第3工程と、を含む。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

A E アラブ首長国連邦	D M ドミニカ	K Z カザフスタン	R J ロシア
A L アルバニア	E E エストニア	L C セントルシア	S D スーダン
A M アルメニア	E S スペイン	L I リヒテンシュタイン	S E スウェーデン
A T オーストリア	F I フィンランド	L K スリ・ランカ	S G シンガポール
A U オーストラリア	F R フランス	L R リベリア	S I スロヴェニア
A Z アゼルバイジャン	G A ガボン	L S レソト	S K スロヴァキア
B A ボスニア・ヘルツェゴビナ	G B 英国	L T リトアニア	S L シエラ・レオネ
B B バルバドス	G D グレナダ	L U ルクセンブルグ	S N セネガル
B E ベルギー	G E グルジア	L V ラトヴィア	S Z スワジ兰ド
B F ブルギア・ファソ	G H ガーナ	M A モロッコ	T D チャード
B G ブルガリア	G M ガンビア	M C モナコ	T G トーゴー
B J ベナン	G N ギニア	M D モルドバ	T J タジキスタン
B R ブラジル	G W ギニア・ビサオ	M G マダガスカル	T Z タンザニア
B Y ベラルーシ	G R ギリシャ	M K マケドニア旧ユーゴスラヴィア	T M トルクメニスタン
C A カナダ	H R クロアチア	共和国	T R トルコ
C F 中央アフリカ	H U ハンガリー	M L マリ	T T トリニダッド・トバゴ
C G コンゴー	I D インドネシア	M N モンゴル	U A ウクライナ
C H スイス	I E アイルランド	M R モーリタニア	U G ウガンダ
C I コートジボアール	I L イスラエル	M W マラウイ	U S 米国
C M カメルーン	I N インド	M X メキシコ	U Z ウズベキスタン
C N 中国	I S アイスランド	N E ニジェール	V N ヴィエトナム
C R コスタ・リカ	I T イタリア	N L オランダ	Y U ユーゴースラビア
C U キューバ	J P 日本	N O ノルウェー	Z A 南アフリカ共和国
C Y キプロス	K E ケニア	N Z ニュー・ジーランド	Z W ジンバブエ
C Z チェコ	K G キルギスタン	P L ポーランド	
D E ドイツ	K P 北朝鮮	P T ポルトガル	
D K デンマーク	K R 韓国	R O ルーマニア	

明細書

半導体装置及びその製造方法、回路基板並びに電子機器

技術分野

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。

背景技術

近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、BGA (Ball Grid Array) やCSP (Chip Scale/Size Package) のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体チップに接続される配線パターンの形成された基板が使用されることがある。

従来の表面実装型パッケージでは、配線パターンなどを保護するために保護膜を形成する工程があったために生産性の向上が難しかった。

本発明は、この問題点を解決するものであり、その目的は、信頼性及び生産性に優れた半導体装置の製造方法及びその方法により製造される半導体装置、回路基板並びに電子機器を提供することにある。

発明の開示

(1) 本発明に係る半導体装置は、基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第1工程と、

前記半導体素子と前記基板との間にエネルギーを加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記半導体素子との接触領域において前記接着剤の接着能を発現させる第2工程と、

前記接着剤の前記半導体素子との接触領域以外の領域にエネルギーを加える第3工程と、
を含む。

(2) この半導体装置の製造方法において、

前記接着剤は、熱硬化性であり、

前記第2工程で加える前記エネルギーは、圧力及び熱であり、

前記第3工程で加える前記エネルギーは、熱であってもよい。

これによれば、接着剤は半導体素子との接触領域において硬化し、その後、接触領域以外の領域が加熱されて硬化する。こうして、接着剤は、半導体素子からはみだした領域においても硬化する。このことにより、接着剤がはがれて水分が侵入し、配線パターンのマイグレーションを引き起こすことを防止できる。また、接着剤が硬化するので、水分の含有も防止することができる。

(3) この半導体装置の製造方法において、

前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。

これによれば、導電粒子によって配線パターンと電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。

(4) この半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。

(5) この半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。

(6) この半導体装置の製造方法において、

前記第3工程におけるエネルギーを加える領域は、前記接着剤のうち、前記第2の工程において硬化が完了しない部分の位置する領域であってもよい。

(7) この半導体装置の製造方法において、

前記第3工程で、加熱治具によって前記接着剤を加熱してもよい。

(8) この半導体装置の製造方法において、

前記加熱治具と前記接着剤との間に、前記接着剤との離型性の高い離型層を介在させて前記接着剤を加熱してもよい。

- (9) この半導体装置の製造方法において、
前記離型層を、前記加熱治具に設けておいてもよい。
- (10) この半導体装置の製造方法において、
前記離型層を、前記接着剤上に設けておいてもよい。
- (11) この半導体装置の製造方法において、
前記第3工程で、非接触で前記接着剤にエネルギーを加えてもよい。
- (12) この半導体装置の製造方法において、
前記配線パターンに接続されるハンダボールを前記基板に形成するときのリフロー工程を含み、
前記第3工程を前記リフロー工程で行ってもよい。
- (13) この半導体装置の製造方法において、
前記半導体素子の他に電子部品を前記配線パターンに電気的に接合するときのリフロー工程を含み、
前記第3工程を前記リフロー工程で行ってもよい。
- (14) この半導体装置の製造方法において、
前記第3工程後に、前記接着剤の前記半導体素子との接触領域以外の領域で、
前記基板を切断してもよい。
- (15) この半導体装置の製造方法において、
前記第2工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至
るまで回り込ませてもよい。
これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機
械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを
防止してコロージョンを防止することができる。
- (16) この半導体装置の製造方法において、
前記接着剤は、前記第2工程完了後における前記半導体素子と前記基板との間
隔よりも大きな厚みで前記第1工程前に設けられ、前記第2工程で前記半導体素
子と前記基板との間で加圧されて前記半導体素子からはみだしてもよい。
- (17) この半導体装置の製造方法において、

前記接着剤は、遮光性材料を含有してもよい。

これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。

(18) 本発明に係る半導体装置の製造方法は、基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第1工程と、

前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記接着剤の少なくとも前記半導体素子と前記基板との間に位置する部分を硬化させる第2工程と、

前記接着剤の前記半導体素子からはみだした領域において、前記基板を切断する第3工程と、

を含む。

本発明によれば、接着剤は、半導体素子からはみだして設けられてから切断されるので、半導体素子の大きさに対応させた大きさで正確な位置合わせを行う必要がない。また、接着剤は、半導体素子からはみだした領域が基板とともに切断されるので、基板の全面が接着剤にて覆われることになり、配線パターンのマイグレーション等を防止することができる。

(19) この半導体装置の製造方法において、

前記接着剤は、熱硬化性の接着剤であり、前記第2工程で前記接着剤に熱を加えてよい。

(20) この半導体装置の製造方法において、

前記接着剤は、熱可塑性の接着剤であり、前記第2工程で前記接着剤を冷却してもよい。

(21) この半導体装置の製造方法において、

前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。

(22) この半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。

(23) この半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。

(24) この半導体装置の製造方法において、

前記第3工程での切断する位置は、前記基板の前記配線パターンの端部よりも外側の領域であってもよい。

(25) この半導体装置の製造方法において、

前記第2工程で、前記接着剤の全体を硬化させ、

前記第3工程で、硬化した前記接着剤を切断してもよい。

これによれば、硬化した接着剤を切断するので、容易に切断を行うことができる。

(26) この半導体装置の製造方法において、

前記第2工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませてもよい。

これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを防止してコロージョンを防止することができる。

(27) この半導体装置の製造方法において、

前記接着剤は、前記第2工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第1工程前に設けられ、前記第2工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだしてもよい。

(28) この半導体装置の製造方法において、

前記接着剤は、遮光性材料を含有してもよい。

これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。

(29) 本発明に係る半導体装置は、電極を有する半導体素子と、配線パターンが形成された基板と、熱硬化性の接着剤と、
を有し、

前記電極と前記配線パターンとは電気的に導通し、

前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、前記半導体素子からはみだす大きさで設けられて全てが硬化したものである。

本発明によれば、接着剤は、半導体素子との接触領域の外側においても硬化しているので、はがれて水分が侵入して配線パターンのマイグレーションを引き起こすことを防止できる。また、全ての接着剤が硬化しているので、水分の含有も防止することができる。

(30) この半導体装置において、

前記接着剤には導電粒子が分散されて異方性導電材料を構成してもよい。

これによれば、異方性導電材料によって配線パターンと電極とが電気的に導通しているので、信頼性及び生産性に優れている。

(31) この半導体装置において、

前記異方性導電材料は、前記配線パターンの全てを覆って設けられてもよい。

(32) この半導体装置において、

前記接着剤は、前記半導体素子の側面の少なくとも一部を覆っていてもよい。

これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護する。また、半導体素子は、電極から遠い位置まで接着剤にて覆われるので、電極に水分が到達しにくくなり、電極のコロージョンを防止することができる。

(33) この半導体装置において、

前記接着剤は、遮光性材料を含有してもよい。

これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。

- (34) 本発明に係る半導体装置は、上記方法により製造されたものである。
- (35) 本発明に係る回路基板には、上記半導体装置が実装されている。
- (36) 本発明に係る電子機器は、上記回路基板を有する。

図面の簡単な説明

図1A～図1Dは、第1の実施形態に係る半導体装置の製造方法を示す図であり、図2A及び図2Bは、第1の実施形態の変形例を示す図であり、図3A及び図3Bは、第2の実施形態に係る半導体装置の製造方法を示す図であり、図4A及び図4Bは、第3の実施形態に係る半導体装置の製造方法を示す図であり、図5A及び図5Bは、第4の実施形態に係る半導体装置の製造方法を示す図であり、図6は、本実施形態に係る半導体装置が実装された回路基板を示す図であり、図7は、本実施形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。

発明を実施するための最良の形態

以下、本発明の好適な実施の形態について図面を参照して説明する。

(第1の実施形態)

図1A～図1Dは、第1の実施の形態に係る半導体装置の製造方法を示す図である。本実施形態では、図1Aに示すように、配線パターン10が少なくとも一方の面18に形成された基板12が使用される。

基板12は、フレキシブル基板等の有機系材料から形成されたもの、金属系基板等の無機系材料から形成されたもの、両者の組み合わされたもののうちいずれであってもよい。フレキシブル基板として、テープキャリアが使用されてもよい。基板12の導電性が高い場合には、基板12と配線パターン10との間及びスルーホール14の内側、又はこれに加えて配線パターン10の形成面とは逆の面に、絶縁膜が形成される。

基板12にはスルーホール14が形成されており、配線パターン10はスルーホール14上をまたいで形成されている。また、配線パターン10の一部として、

スルーホール 14 上には外部電極形成用のランド 17 が形成されている。

このような基板 12 が用意されると、基板 12 に接着剤の一例として異方性導電材料 16 を設ける。以下の説明において、異方性導電材料は、接着剤の一例である。異方性導電材料 16 は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料 16 は、予めシート状に形成されてから基板 12 に貼り付けてもよく、あるいは液状のまま基板 12 に設けてもよい。また、異方性導電材料 16 は、半導体素子 20 の電極 22 を有する面 24 よりも大きく設けてもよいが、面 24 よりも小さく設けて、押圧されて面 24 からはみ出す量で設けてもよい。

あるいは、異方性導電材料 16 を、半導体素子 20 の面 24 に、押圧されて面 24 からはみ出す量で設けてもよい。なお、導電粒子を含有しない接着剤を使用しても、電極 22 と配線パターン 10 とを電気的に接続することができる。

本実施形態では、異方性導電材料に熱硬化性の接着剤が使用され、さらに、異方性導電材料 16 は遮光性材料を含有してもよい。遮光性材料として、例えば黒色染料あるいは黒色顔料を接着剤樹脂中に分散させたものを用いることができる。

使用する接着剤としては、エポキシ系を代表例とする熱硬化型接着剤を使用してもよいし、エポキシ系又はアクリレート系を代表例とする光硬化型接着剤を使用してもよい。さらに、電子線硬化タイプ、熱可塑（熱接着）タイプの接着剤を用いてもよい。熱硬化型以外の接着剤を使用する場合、以下全ての実施の形態中で、加熱又は加圧する代わりに、エネルギーを加えればよい。

次に、例えば、異方性導電材料 16 上に、半導体素子 20 を載せる。詳しくは、半導体素子 20 の電極 22 を有する面 24 を、異方性導電材料 16 に向けて半導体素子 20 を載せる。また、電極 22 が、配線パターン 10 の電極接続用のランド（図示せず）上に位置するように、半導体素子 20 を配置する。なお、半導体素子 20 は、二辺にのみ電極 22 が形成されたものであっても、四辺に電極 22 が形成されたものでもよい。電極 22 は、金又はハンダ等の突起を A1 パッド上に設けたものを用いることが多いが、配線パターン 10 側に、前述の突起又は配線パターン 10 をエッチングして作成した突起を用いても良い。

以上の工程により、半導体素子20の電極22が形成された面24と、基板12の配線パターン10が形成された面18と、の間に異方性導電材料16が介在する。そして、治具30を、電極22が形成された面24とは反対の面26に押しつけて、半導体素子20を基板12の方向に加圧する。あるいは、半導体素子20と基板12との間に圧力を加える。接着剤の一例である異方性導電材料16は、半導体素子20の面24の領域内に設けられていた場合でも、圧力によって、面24からはみ出すようになる。また、治具30は、ヒータ32を内蔵しており、半導体素子20を加熱する。なお、治具30として、異方性導電材料16がはみ出した部分にも熱を出来るだけ加えたい点を考慮すると、半導体素子20の平面積よりも大きい平面積を有するものを用いることが好ましい。こうすることで、半導体素子20の周囲まで熱が加わり易くなる。

こうして、図1Bに示すように、半導体素子20の電極22と、配線パターン10とは、異方性導電材料16の導電粒子を介して、電気的に導通する。本実施形態によれば、異方性導電材料16によって配線パターン10と電極22とを電気的に導通させてるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。

また、治具30によって半導体素子20が加熱されているので、異方性導電材料16は、半導体素子20との接触領域において硬化している。ただし、この状態では、半導体素子20と接触していない領域又は半導体素子20から離れた領域は、異方性導電材料16には熱が行き届かないので、完全には硬化していない。この領域の硬化は、次の工程で行われる。

図1Cに示すように、基板12のスルーホール14内及びその付近に、ハンダ34を設ける。ハンダ34は、例えばクリームハンダを用いて、印刷法により設けることができる。また、予め形成されたハンダボールを上記位置に載せても良い。

続いて、リフロー工程においてハンダ34を加熱して、図1Dに示すように、ハンダボール36を形成する。ハンダボール36は、外部電極となる。このリフロー工程では、ハンダ34のみならず異方性導電材料16も加熱される。この熱

によって、異方性導電材料 16 の未硬化の領域も硬化する。すなわち、異方性導電材料 16 のうち、半導体素子 20 と接触していない領域又は半導体素子 20 から離れた領域が、ハンダボール 36 の形成のためのリフロー工程で硬化する。

こうして得られた半導体装置 1 によれば、異方性導電材料 16 の全てが硬化しているので、半導体素子 20 の外周部において異方性導電材料 16 が基板 12 からはがれて水分が侵入して配線パターン 10 のマイグレーションを引き起こすことが防止される。また、異方性導電材料 16 の全体が硬化するので、異方性導電材料 16 中への水分の含有も防止することができる。

さらに、半導体装置 1 は、遮光性材料を含有する異方性導電材料 16 によって、半導体素子 20 の電極 22 を有する面 24 が覆われているので、この面 24 への迷光を遮断することができる。これにより、半導体素子 20 の誤作動を防止することができる。

図 2 A 及び図 2 B は、第 1 の実施形態の変形例を示す図である。この変形例では、第 1 の実施形態と同じ構成には同じ符号をとり、その構成及びその構成に起因する効果についての説明を省略する。この点は、以降の実施形態でも同様である。

図 2 A に示す工程は、図 1 B の工程後で図 1 C の工程前に、行われる。具体的には、異方性導電材料 16 のうち、半導体素子 20 と接触していない領域又は半導体素子 20 から離れた領域を、加熱治具 38 にて加熱する。加熱治具 38 には、未硬化の異方性導電材料 16 が付着しにくいように、接着剤の一例である異方性導電材料 16 との離型性が高いテフロンなどからなる離型層 39 が設けられていることが好ましい。あるいは、離型層 39 を、接着剤の一例である異方性導電材料 16 上に設けておいてもよい。さらに、接着剤の一例である異方性導電材料 16 とは非接触で、これを加熱してもよい。こうすることで、異方性導電材料 16 のうち、半導体素子 20 と接触していない領域又は半導体素子 20 から離れた領域を硬化させることができる。また、治具ではなく、部分的に加熱できる熱風又は光ヒータを用いても良い。

あるいは、図 2 B に示すように、図 1 B の工程後で図 1 C の工程前に、半導体

素子20とは別の電子部品40を配線パターン10に電気的に接合するためのリフロー工程を行ってもよい。このリフロー工程によって、異方性導電材料16のうち、半導体素子20と接触していない領域又は半導体素子20から離れた領域が加熱されて硬化する。なお、電子部品40として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、パリスタ、ボリューム又はヒューズなどがある。

これらの変形例によても、異方性導電材料16の全てを硬化させることができるので、異方性導電材料16が基板12からはがれて水分が侵入し、配線パターン10のマイグレーションを引き起こすことが防止される。また、異方性導電材料16の全体が硬化するので、水分の含有も防止することができる。

また、上記工程後に、接着剤の一例である異方性導電材料16の半導体素子20からはみ出した領域で、基板12を切断してもよい。

本実施形態では、基板12として片面配線基板を用いた例を述べたが、これに限ることではなく、両面配線板又は多層配線板を用いてもよい。この場合、スルーホール中にハンダを形成せず、半導体素子載置面とは逆の面に設けられるランド上にハンダボールを形成してもよい。また、ハンダボールのかわりに、他の導電性突起を用いても良い。さらに、半導体素子と基板との接続は、ワイヤーボンディングによってもよい。これらは、以降の実施形態でも同様である。

また、本実施の形態では、熱硬化性の接着剤のみならず、熱可塑性の接着剤の一例となる異方性導電材料16を使用してもよい。熱可塑性の接着剤は、冷却して硬化させることができる。あるいは、紫外線などの放射線で硬化する接着剤を使用してもよい。このことは、以下の実施形態でも同様である。

(第2の実施形態)

図3A及び図3Bは、第2の実施形態に係る半導体装置の製造方法を示す図である。本実施形態は、第1の実施形態に引き続き行われる。

すなわち、本実施形態では、図1Dの工程に続いて、図3Aに示すように、異方性導電材料16及び基板12を、半導体素子20よりもわずかに大きいサイズに、固定刃41にて押さえながら可動刃42によって切断して、図3Bに示す半

導体装置 2 を得る。切断の手段は、これに限定されるものではなく、他の切断手段及び固定手段があれば適用することができる。半導体装置 2 は、異方性導電材料 1 6とともに基板 1 2 が切断されるので、両者の切断面が面一になり、基板 1 2 の全面を異方性導電材料 1 6 が覆う。そして、配線パターン 1 0 が露出しないので、水分が配線パターン 1 0 に到達せずマイグレーションを防止することができる。

また、本実施形態によれば、異方性導電材料 1 6 は、切断されることになるので、半導体素子 2 0 と等しいかわずかに大きいサイズに予め切断しておく必要もなく、半導体素子 2 0 の位置に対応するように正確に位置合わせする必要がない。

なお、本実施形態は、ハンダボール 3 6 を形成してから異方性導電材料 1 6 及び基板 1 2 が切断される例であるが、切断の時期は、少なくとも半導体素子 2 0 が異方性導電材料 1 6 上に載せられた後であればハンダボール 3 6 の形成に関わらずいつでもよい。ただし、異方性導電材料 1 6 は、少なくとも半導体素子 2 0 との接触領域において硬化していることが好ましい。この場合には、半導体素子 2 0 と配線パターン 1 0 との位置ずれを防止することができる。また、異方性導電材料 1 6 は、切断箇所においても未硬化であるよりも硬化していた方が、切断工程が容易である。

なお、基板 1 2 を切断するのであれば、接着剤の一例である異方性導電材料 1 6 の全体を一度に硬化させてもよい。例えば、半導体素子 2 0 の電極 2 2 と配線パターン 1 0 とを電気的に接続させるときに、接着剤の一例である異方性導電材料 1 6 の全体に対して、加熱したり冷却したりすればよい。熱硬化性の接着剤が使用されるときには、具体的には、半導体素子 2 0 及び半導体素子 2 0 からはみ出した接着剤の両方に接触する治具を使用してもよい。あるいは、オーブンによって加熱してもよい。

(第 3 の実施形態)

図 4 A 及び図 4 B は、第 3 の実施形態に係る半導体装置の製造方法を示す図である。本実施形態では、第 1 の実施形態の基板 1 2 が使用され、基板 1 2 には、保護層 5 0 が形成される。保護層 5 0 は、配線パターン 1 0 を覆って水分に触れ

ないようにするもので、例えばソルダレジストが使用される。

保護層 50 は、半導体素子 20 を基板 12 に搭載するための領域よりも広い領域 52 を除いて形成されている。すなわち、領域 52 は、半導体素子 20 の電極 22 を有する面 24 よりも大きく、この領域 52 内において、半導体素子 20 の電極 22 との接続用のランド（図示せず）が、配線パターン 10 に形成されている。あるいは、保護層 50 は、少なくとも半導体素子 20 の電極 20 との電気的な接続部を避けて形成されればよい。

このような基板 12 に、第 1 の実施形態の異方性導電材料 16 として選択可能な材料からなる異方性導電材料 54（接着剤）が設けられる。なお、異方性導電材料 54 は、遮光性材料を含有することが必須ではないが、含有していれば第 1 の実施形態と同様の効果を得られる。

本実施形態では、異方性導電材料 54 は、半導体素子 20 の搭載領域から保護層 50 にかけて設けられる。すなわち、異方性導電材料 54 は、保護層 50 の形成されない領域 52 において配線パターン 10 及び基板 12 を覆うとともに、保護層 50 の領域 52 を形成する端部に重なって形成される。あるいは、接着剤の一例となる異方性導電材料 54 は、半導体素子 20 側に設けてもよい。詳しくは、第 1 の実施形態で説明した内容が適用される。

そして、図 4 A に示すように、治具 30 を介して半導体素子 20 を基板 12 の方向に加圧して加熱する。あるいは、少なくとも半導体素子 20 と基板 12 との間に圧力を加える。こうして、図 4 B に示すように、半導体素子 20 の電極 22 と配線パターン 10 とが電気的に導通する。その後、図 1 C 及び図 1 D に示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。

本実施形態によれば、異方性導電材料 54 が、保護層 50 の形成されない領域 52 に形成されるだけでなく、保護層 50 の領域 52 を形成する端部に重なって形成されている。したがって、異方性導電材料 54 と保護層 50 との間に隙間が形成されないので、配線パターン 10 が露出せず、マイグレーションを防止することができる。

なお、本実施形態においても、半導体素子 20 からはみだした領域において異

方性導電材料 5 4 を硬化させることが好ましい。その硬化の工程は、第 1 の実施形態と同様の工程を適用することができる。

(第 4 の実施形態)

図 5 A 及び図 5 B は、第 4 の実施形態に係る半導体装置の製造方法を示す図である。本実施形態では、第 1 の実施形態の基板 1 2 が使用され、基板 1 2 の上に、異方性導電材料 5 6 (接着剤) が設けられる。本実施形態が第 1 の実施形態と相違するのは、異方性導電材料 5 6 の厚みにある。すなわち、図 5 A に示すように、本実施形態では、異方性導電材料 5 6 の厚みが、図 1 A に示す異方性導電材料 1 6 の厚みよりも大きくなっている。具体的には、異方性導電材料 5 6 は、半導体素子 2 0 の電極 2 2 を有する面 2 4 と、基板 1 2 に形成された配線パターン 1 0 との間隔よりも厚くなっている。また、異方性導電材料 5 6 は、半導体素子 2 0 よりも少なくとも若干大きくなっている。なお、この厚みと大きさの条件は、少なくともいずれか一方が満たされればよい。

そして、図 5 A に示すように、例えば、治具 3 0 を介して半導体素子 2 0 を基板 1 2 の方向に加圧して加熱する。そうすると、図 5 B に示すように、異方性導電材料 5 6 が、半導体素子 2 0 の側面 2 8 の一部又は全部に至るまでまわりこむ。その後、図 1 C 及び図 1 D に示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。

本実施形態によれば、半導体素子 2 0 の側面 2 8 の少なくとも一部が異方性導電材料 5 6 によって覆われるので、機械的な破壊から半導体素子 2 0 が保護されることに加えて、電極 2 2 から離れた位置まで異方性導電材料 5 6 が覆うので、電極 2 2 などのコロージョンを防止することができる。

前述した実施形態は、F D B (Face Down Bonding) のC S P (Chip Size/Scale Package) を中心に記述されているが、F D B を適用した半導体装置、例えばC O F (Chip on Film) やC O B (Chip on Board) を適用した半導体装置などにも、本発明を適用することができる。

図 6 には、上述した実施形態に係る方法によって製造された半導体装置 1 1 0 0 を実装した回路基板 1 0 0 0 が示されている。回路基板 1 0 0 0 には例えばガ

ラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板 1000 には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置 1100 の外部電極とを機械的に接続することでそれらの電気的導通が図られる。

なお、半導体装置 1100 は、実装面積をペアチップにて実装する面積にまで小さくすることができるので、この回路基板 1000 を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。

そして、この回路基板 1000 を備える電子機器として、図 7 には、ノート型パソコン用コンピュータ 1200 が示されている。

なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。

請求の範囲

1. 基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第1工程と、

前記半導体素子と前記基板との間にエネルギーを加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記半導体素子との接触領域において前記接着剤の接着能を発現させる第2工程と、

前記接着剤の前記半導体素子との接触領域以外の領域にエネルギーを加える第3工程と、

を含む半導体装置の製造方法。

2. 請求項1記載の半導体装置の製造方法において、

前記接着剤は、熱硬化性であり、

前記第2工程で加える前記エネルギーは、圧力及び熱であり、

前記第3工程で加える前記エネルギーは、熱である半導体装置の製造方法。

3. 請求項1記載の半導体装置の製造方法において、

前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させる半導体装置の製造方法。

4. 請求項1記載の半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておく半導体装置の製造方法。

5. 請求項1記載の半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。

6. 請求項1記載の半導体装置の製造方法において、

前記第3工程におけるエネルギーを加える領域は、前記接着剤のうち、前記第2の工程において硬化が完了しない部分の位置する領域である半導体装置の製造方法。

7. 請求項2記載の半導体装置の製造方法において、

前記第3工程で、加熱治具によって前記接着剤を加熱する半導体装置の製造方法。

8. 請求項7記載の半導体装置の製造方法において、

前記加熱治具と前記接着剤との間に、前記接着剤との離型性の高い離型層を介在させて前記接着剤を加熱する半導体装置の製造方法。

9. 請求項8記載の半導体装置の製造方法において、

前記離型層を、前記加熱治具に設けておく半導体装置の製造方法。

10. 請求項8記載の半導体装置の製造方法において、

前記離型層を、前記接着剤上に設けておく半導体装置の製造方法。

11. 請求項1記載の半導体装置の製造方法において、

前記第3工程で、非接触で前記接着剤にエネルギーを加える半導体装置の製造方法。

12. 請求項1記載の半導体装置の製造方法において、

前記配線パターンに接続されるハンダボールを前記基板に形成するときのリフロー工程を含み、

前記第3工程を前記リフロー工程で行う半導体装置の製造方法。

13. 請求項1記載の半導体装置の製造方法において、

前記半導体素子の他に電子部品を前記配線パターンに電気的に接合するときのリフロー工程を含み、

前記第3工程を前記リフロー工程で行う半導体装置の製造方法。

14. 請求項1記載の半導体装置の製造方法において、

前記第3工程後に、前記接着剤の前記半導体素子との接触領域以外の領域で、前記基板を切断する半導体装置の製造方法。

15. 請求項1記載の半導体装置の製造方法において、

前記第2工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませる半導体装置の製造方法。

16. 請求項15記載の半導体装置の製造方法において、

前記接着剤は、前記第2工程完了後における前記半導体素子と前記基板との間

隔よりも大きな厚みで前記第1工程前に設けられ、前記第2工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだす半導体装置の製造方法。

17. 請求項1記載の半導体装置の製造方法において、

前記接着剤は、遮光性材料を含有する半導体装置の製造方法。

18. 基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第1工程と、

前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記接着剤の少なくとも前記半導体素子と前記基板との間に位置する部分を硬化させる第2工程と、

前記接着剤の前記半導体素子からはみだした領域において、前記基板を切断する第3工程と、

を含む半導体装置の製造方法。

19. 請求項18記載の半導体装置の製造方法において、

前記接着剤は、熱硬化性の接着剤であり、前記第2工程で前記接着剤に熱を加える半導体装置の製造方法。

20. 請求項18記載の半導体装置の製造方法において、

前記接着剤は、熱可塑性の接着剤であり、前記第2工程で前記接着剤を冷却する半導体装置の製造方法。

21. 請求項18記載の半導体装置の製造方法において、

前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させる半導体装置の製造方法。

22. 請求項18記載の半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておく半導体装置の製造方法。

23. 請求項18記載の半導体装置の製造方法において、

前記第1工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。

24. 請求項18記載の半導体装置の製造方法において、

前記第3工程での切断する位置は、前記基板の前記配線パターンの端部よりも外側の領域である半導体装置の製造方法。

25. 請求項18記載の半導体装置の製造方法において、

前記第2工程で、前記接着剤の全体を硬化させ、

前記第3工程で、硬化した前記接着剤を切断する半導体装置の製造方法。

26. 請求項18記載の半導体装置の製造方法において、

前記第2工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませる半導体装置の製造方法。

27. 請求項26記載の半導体装置の製造方法において、

前記接着剤は、前記第2工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第1工程前に設けられ、前記第2工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだす半導体装置の製造方法。

28. 請求項18記載の半導体装置の製造方法において、

前記接着剤は、遮光性材料を含有する半導体装置の製造方法。

29. 電極を有する半導体素子と、配線パターンが形成された基板と、熱硬化性の接着剤と、

を有し、

前記電極と前記配線パターンとは電気的に導通し、

前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、前記半導体素子からはみだす大きさで設けられて全てが硬化した半導体装置。

30. 請求項29記載の半導体装置において、

前記接着剤には導電粒子が分散されて異方性導電材料を構成している半導体装置。

31. 請求項30記載の半導体装置において、

前記異方性導電材料は、前記配線パターンの全てを覆って設けられる半導体装

置。

3 2 . 請求項 2 9 記載の半導体装置において、

前記接着剤は、前記半導体素子の側面の少なくとも一部を覆っている半導体装置。

3 3 . 請求項 2 9 記載の半導体装置において、

前記接着剤は、遮光性材料を含有する半導体装置。

3 4 . 請求項 1 から請求項 2 8 のいずれかの方法により製造された半導体装置。

3 5 . 請求項 2 9 から請求項 3 3 のいずれかに記載の半導体装置が実装された回路基板。

3 6 . 請求項 3 5 記載の回路基板を有する電子機器。

1 / 7

FIG.1A




FIG.1B




FIG.1C





FIG.1D



2 / 7

FIG.2A





FIG.2B



3 / 7

FIG.3A





FIG.3B



4 / 7

FIG.4A





FIG.4B



5 / 7

FIG.5A






FIG.5B




6 / 7

FIG.6



7 / 7

FIG.7



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/03420

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁶ H01L21/60

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁶ H01L21/60

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1926-1996	Toroku Jitsuyo Shinan Koho	1994-1999
Kokai Jitsuyo Shinan Koho	1971-1999	Jitsuyo Shinan Toroku Koho	1996-1999

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP, 10-4126, A (Sony Corp.), 6 January, 1998 (06. 01. 98), Page 4, Par. Nos. [0027] to [0030] ; Fig. 2 (Family: none)	1-5, 17, 29-36
X	JP, 10-84014, A (Shinko Electric Industries Co., Ltd.), 31 March, 1998 (31. 03. 98), Page 3, Par. No. [0010] to page 4, Par. No. [0014] ; Fig. 1 (Family: none)	1-5, 17, 29-36
X	Page 5, Par. No. [0019] ; Fig. 1	12
X	JP, 10-4122, A (Hitachi,Ltd.), 6 January, 1998 (06. 01. 98), Fig. 1 (Family: none)	15
A	JP, 10-4126, A (Sony Corp.), 6 January, 1998 (06. 01. 98) (Family: none)	6-11, 13, 14, 16, 18-28

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	"T"	later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X"	document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y"	document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&"	document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means		
"P" document published prior to the international filing date but later than the priority date claimed		

Date of the actual completion of the international search
10 September, 1999 (10. 09. 99)

Date of mailing of the international search report
21 September, 1999 (21. 09. 99)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/03420

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 10-84014, A (Shinko Electric Industries Co., Ltd.), 31 March, 1998 (31. 03. 98) (Family: none)	6-11, 13, 14, 16, 18-28
A	JP, 10-135245, A (NEC Corp.), 22 May, 1998 (22. 05. 98) (Family: none)	6-11, 13, 14, 16, 18-28

国際調査報告

国際出願番号 PCT/JP99/03420

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. C16 H01L21/60

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C16 H01L21/60

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996年

日本国公開実用新案公報 1971-1999年

日本国登録実用新案公報 1994-1999年

日本国実用新案登録公報 1996-1999年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP, 10-4126, A (ソニー株式会社), 6. 1月. 1998 (06. 01. 98) [第4頁段落【0027】 ～【0030】], 図2] (ファミリーなし)	1-5, 17, 29-36
X	JP, 10-84014, A (新光電気工業株式会社), 31. 3月. 1998 (31. 03. 98) 第3頁段落【0010】～第4頁段落【0014】，図1 (ファミリーな し)	1-5, 17, 29-36
X	第5頁段落【0019】，図1	12

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日 10.09.99	国際調査報告の発送日 21.09.99
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号 100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 浅野清 電話番号 03-3581-1101 内線 3469 4R 7301 

C(続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	J P, 10-4122, A (株式会社日立製作所) 6. 1月. 1998 (06. 01. 98) [図1] (ファミリー なし)	15
A	J P, 10-4126, A (ソニー株式会社), 6. 1月. 1998 (06. 01. 98) (ファミリーなし)	6-11, 13, 14, 16, 18-28
A	J P, 10-84014, A (新光電気工業株式会社), 31. 3月. 1998 (31. 03. 98) (ファミリーなし)	6-11, 13, 14, 16, 18-28
A	J P, 10-135245, A (日本電気株式会社), 22. 5月. 1998 (22. 05. 98) (ファミリーなし)	6-11, 13, 14, 16, 18-28