

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2016年12月1日(01.12.2016)

(10) 国際公開番号

WO 2016/189778 A1

- (51) 国際特許分類:
H01L 21/66 (2006.01) G01N 21/956 (2006.01)
- (21) 国際出願番号:
PCT/JP2016/001274
- (22) 国際出願日:
2016年3月9日(09.03.2016)
- (25) 国際出願の言語:
日本語
- (26) 国際公開の言語:
日本語
- (30) 優先権データ:
特願 2015-107398 2015年5月27日(27.05.2015) JP
- (71) 出願人: 信越半導体株式会社(SHIN-ETSU HAN-DOTAI CO., LTD.) [JP/JP]; 〒1000004 東京都千代田区大手町二丁目2番1号 Tokyo (JP).
- (72) 発明者: 加藤 正弘(KATO, Masahiro); 〒3790196 群馬県安中市磯部二丁目13番1号信越半導体株式会社 磯部工場内 Gunma (JP).
- (74) 代理人: 好宮 幹夫, 外(YOSHIMIYA, Mikio et al.); 〒1100005 東京都台東区上野7丁目6番11号第一下谷ビル8F Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,

BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告(条約第21条(3))

(54) Title: SEMICONDUCTOR WAFER EVALUATION METHOD

(54) 発明の名称: 半導体ウェーハの評価方法



(57) Abstract: The present invention provides a semiconductor wafer evaluation method comprising: a step of detecting a light point defect (LPD) in a semiconductor wafer which is an investigation sample, using two measurement modes, namely DWO and DNO; a step of classifying the size of the LPD; a step of computing the distance and relative angle between detection coordinates in the two measurement modes; a step of setting in advance a determination reference for determining whether the LPD is foreign matter or a killer defect, with respect to each classified size; a step of detecting an LPD in a semiconductor wafer being evaluated, using the two measurement modes; a step of classifying the size of the LPD in the semiconductor wafer being evaluated; a step of computing, with respect to the semiconductor wafer being evaluated, the distance and relative angle between detection coordinates; and a step of using the results of the computations and the determination reference as the basis for classifying, as either a killer defect or foreign matter, the LPD detected on the surface of the semiconductor wafer being evaluated. The semiconductor wafer evaluation method enables all LPDs, including saturated LPDs for which quantitative size information cannot be obtained, to be classified as either killer defects or foreign matter.

(57) 要約: 本発明は、DWO、DNOの2通りの測定モードにより、調査用サンプルである半導体ウェーハのLPDを検出する工程、LPDのサイズ分類を行う工程、2通りの測定モードにおける検出座標間の距離及び相対角度を計算する工程、LPDを異物又はキラーカラムと判定する判定基準を分類されたサイズ毎に予め設定する工程、評価対象である半導体ウェーハのLPDを2通りの測定モードにより検出する工程、評価対象のLPDのサイズ分類を行う工程、評価対象について、検出座標間の距離及び相対角度を計算する工程、及び該計算の結果及び判定基準に基づいて、評価対象の表面に検出されたLPDをキラーカラムと異物とに分類する工程を有する半導体ウェーハの評価方法である。これにより、定量的なサイズ情報が得られない飽和LPDも含め、全てのLPDに対しキラーカラムと異物との分類を可能とする半導体ウェーハの評価方法が提供される。

明 細 書

発明の名称：半導体ウェーハの評価方法

技術分野

[0001] 本発明は、半導体ウェーハの評価方法に関する。

背景技術

[0002] 半導体ウェーハを利用したデバイス製造工程では、材料となるシリコンウェーハに対し、研磨、製膜、エッチング、イオン注入、洗浄、熱処理、露光、塗布、貼り合わせ、等の様々な処理が行われる。このような複数の工程の途中で欠陥が発生することがあり、最終的な製品の品質を劣化させるだけでなく、後の工程に悪影響を及ぼすこともある。品質や工程に影響する欠陥は、キラー欠陥と呼ばれ、1個でも発生したウェーハは、全体が不良品とされることがある。特に初期工程で発生したキラー欠陥により、その後の工程を経た後にそのウェーハが不良品となるケースでは、後続の工程に関わったコストが全て損失となる。

[0003] このような事態を防ぐため、キラー欠陥を含むウェーハを途中段階で選別することが行われる。一般的に、レーザー表面検査装置による選別方法が用いられており、装置としては、例えば、KLAテニコール社製のSP1, SP2, SP3等がある。これらは欠陥から散乱する光を検出するもので、高速処理が可能で、なおかつ、高感度という特徴がある。

[0004] 一方、ウェーハ表面には、キラー欠陥だけでなく、表面に付着した異物も存在する。これらは、その後の洗浄で容易に除去できるため、ウェーハの最終品質に対する影響は少ないが、レーザー表面検査装置による途中検査でキラー欠陥との区別ができず欠陥と誤認される場合がある。この場合はオーバーキルとなり、材料としての損失が発生する。このため、途中工程で実施する検査において、キラー欠陥と異物を高精度に分類することが重要となる。高倍率の直接観察により高精度な判別を行う検査方法もあるが、一般的に処理速度に制限があり検査頻度には制限が生じる。

[0005] そこで、レーザー表面検査装置で検出されるL P D (Light Point Defect) の分類精度を向上させる方法として、複数の検出角度情報を用いた判別方法が提案されている。ウェーハを走査しながら、表面に斜め上方からレーザー光を照射し、高角度方向に散乱する光の信号の検出をD N O (低角度入射・高角度検出)、低角度方向に散乱する光信号の検出をD W O (低角度入射・低角度検出)とし、それぞれから算出されるL P D サイズを比較することで分類を行う。なお、DはDarkfieldの頭文字であり、暗視野検査であることを意味している。

[0006] 例えば、特許文献1には、D W OとD N OのL P D サイズ比を用いて、粒子とマイクロスクラッチを分類する方法が記載されている。特許文献2には、D W OとD N OのL P D サイズ比を用いて、結晶欠陥と異物を分類することが記載されている。特許文献3には、D W OとD N OのL P D サイズ比を用いて、ピットと突起を分類することが記載されている。特許文献4には、D W OとD N OのL P D サイズ比を用いて、欠陥と異物を分類することが記載されている。

先行技術文献

特許文献

[0007] 特許文献1：特開2009-162768号公報

特許文献2：特開2010-129748号公報

特許文献3：特開2011-249479号公報

特許文献4：国際公開第WO2005/101483号パンフレット

発明の概要

発明が解決しようとする課題

[0008] 前述の方法はいずれもD W OとD N OのL P D サイズ情報に基づく判別方法であるが、実際のL P D のサイズが大きく、散乱強度が検出器の飽和レンジを超ってしまう場合は、定量的なサイズ情報が得られない問題がある。この様子を図11を用いて説明する。図11は、実際のL P D サイズとL P D

の検出光信号強度の関係を示す図である。横軸に代表的な検出信号例を5例並べており、縦軸は検出された光の散乱強度（信号強度）を示す。図11の信号例1～3は、L PDサイズが定量化できる例を示している。レーザー表面検査装置では、高感度の検出器を用いており、正常な表面を走査している間もわずかな光が散乱されている。レーザー光がL PDに当たるとスパイク状の強い散乱信号が検知され、設定した下限閾値を超えた信号に対し、ピーク強度からL PDのサイズを計算する。この計算には、PSL（ポリスチレンラテックス）標準粒子のサイズと、散乱強度の実測値から導かれる換算式を用いる。ただし、検出器には、強度を定量化できる上限があり、その値を超えた場合はL PDのサイズを定量化することができない。この様子を示したのが、図11の信号例4である。検出される信号強度は強度上限で飽和しており、それ以上の強度では実際のL PDサイズに差があっても、数値として識別することができない。なお、更に実際のL PDサイズが大きく、図11の信号例5のように飽和した信号の継続時間が一定の走査幅よりも長くなる場合は、その幅を積算した面積としての数値化が可能となる。このように図11の信号例1～3と、信号例5はサイズを数値化できるが、信号例4ではサイズの数値情報が得られない問題が発生する。上記特許文献1～3は、DWOとDNO、両方によるL PDのサイズの数値情報が必要であり、いずれかの一方が、図11の信号例4に該当する場合、キラー欠陥と異物の区別ができない問題があった。特に、品質に重大な影響を与えるキラー欠陥の場合はサイズが大きく、この問題に該当することが多い。

- [0009] なお、図11及び本発明の説明において、信号例1～3のような信号により検知されるL PDをサイズL PD、信号例4のような信号により検知されるL PDを飽和L PD、信号例5のような信号により検知されるL PDを面積L PDと称する。
- [0010] 本発明は、上記問題点に鑑みてなされたものであって、定量的なサイズ情報が得られない飽和L PDも含め、全てのL PDに対しキラー欠陥と異物との分類を可能とする半導体ウェーハの評価方法を提供することを目的とする

。

課題を解決するための手段

[0011] 上記目的を達成するために、本発明では、レーザー表面検査装置を用いて半導体ウェーハの表面のL PDを検出し、該検出されたL PDを前記半導体ウェーハの表面の結晶欠陥と前記半導体ウェーハの表面上の異物とに分類する半導体ウェーハの評価方法であって、

前記レーザー表面検査装置の低角度入射・低角度検出（D W O）、低角度入射・高角度検出（D N O）の2通りの測定モードにより、調査用サンプルである半導体ウェーハの表面のL PDを検出する工程と、

前記2通りの測定モードにより検出されたL PDのサイズ情報に基づいてサイズ分類を行う工程と、

前記2通りの測定モードにより検出されたL PDの検出座標から前記2通りの測定モードにおける前記検出座標間の距離及びウェーハ中心に対する相対角度を計算する工程と、

前記2通りの測定モードによる検出座標間の距離及び相対角度が所定の範囲に入るL PDを異物と判定し、前記所定の範囲に入るL PD以外のL PDを前記半導体ウェーハの欠陥であるキラー欠陥と判定する判定基準を前記分類されたサイズ毎に予め設定する工程と、

評価対象である半導体ウェーハのL PDを前記2通りの測定モードにより検出する工程と、

前記評価対象である半導体ウェーハについて、前記2通りの測定モードにより検出されたL PDのサイズ情報に基づいてサイズ分類を行う工程と、

前記評価対象である半導体ウェーハについて、前記2通りの測定モードにより検出されたL PDの検出座標から前記2通りの測定モードにおける前記検出座標間の距離及びウェーハ中心に対する相対角度を計算する工程と、

該計算の結果及び前記判定基準に基づいて、前記評価対象である半導体ウェーハの表面に検出されたL PDをキラー欠陥と異物とに分類する工程とを有することを特徴とする半導体ウェーハの評価方法を提供する。

- [0012] このようなウェーハの評価方法であれば、DWOとDNOによるLPDのサイズ情報に加えて、DWOとDNOによるLPDの座標情報も利用することにより、定量的なサイズ情報が得られない飽和LPDも含め、全てのLPDに対しキラー欠陥と異物との分類（判別）を行うことができる。
- [0013] また、本発明では、前記調査用サンプルである半導体ウェーハ及び前記評価対象である半導体ウェーハをエピタキシャルウェーハとすることができる。
- [0014] 本発明のウェーハの評価方法は、キラー欠陥の一種であるエピタキシャル欠陥（以下、エピ欠陥ともいう）が発生することがあるエピタキシャルウェーハを評価するのに好適に用いることができる。
- [0015] また、前記評価対象である半導体ウェーハをシリコンオンインシュレーターウェーハ（SOIウェーハ）の材料として使用されるものとすることができる。
- [0016] 本発明により評価されたウェーハをSOIウェーハの材料として用いることで、SOIウェーハにおけるボイド欠陥の発生を抑制することができる。
- [0017] また、前記キラー欠陥を四角錐形のエピタキシャル欠陥とすることができる。
- [0018] このような欠陥は、高角度及び低角度の検出器への信号強度の差が生じやすく、検出座標の差異も生じやすい。また、このような欠陥は、散乱強度が強く、検出器の定量化限界を超えることが多い。このような場合は、定量的な強度情報が得られず、むしろ位置情報（座標情報）による分類が有効となる。従って、DWOとDNOによるLPDの座標情報を用いる本発明が特に有効である。
- [0019] また、前記判定基準を設定する際に、前記検出されたLPDが前記キラー欠陥か否かの確認を、前記DWO及び前記DNOを用いた評価方法とは異なる評価方法を用いて行うことが好ましい。
- [0020] このようなウェーハの評価方法であれば、判定基準の設定をより正確に行うことができる。

発明の効果

[0021] 本発明によれば、レーザー表面検査装置での定量的なサイズ情報が得られない飽和L PDも含め、全てのL PDに対し、キラー欠陥と異物とを簡便かつ高精度に分類することができ、後続工程での不良損失、及び、材料ウェーハの損失からなる総合的な損失を抑制することができる。

図面の簡単な説明

[0022] [図1]本発明の半導体ウェーハの評価方法の一例を示すフロー図である。

[図2] DWOとDNOによるL PDのサイズによる領域分類の一例を示す図である。

[図3] DWOとDNOによるL PDの検出座標間の距離及び相対角度を説明する図である。

[図4] DNOによるL PDの検出座標に対するDWOによるL PDの検出座標の相対角度 θ_2 とウェーハ中心に対するDNOによるL PDの位置角度 θ_1 とキラー欠陥の該当の関係を示すグラフである。

[図5] 図4の関係に基づいて設定したマスク領域を示すグラフである。

[図6] DWOとDNOによるL PDの検出座標間の距離 r_2 とキラー欠陥の該当率との関係の一例を示すグラフである。

[図7] 「見逃し不良率」と「オーバーキル率」の概念を示す図である。

[図8] DWOとDNOによるL PDの検出座標間の距離 r_2 と「見逃し不良率」及び「オーバーキル率」との関係を示すグラフである。

[図9] DWOとDNOによるL PDの検出座標間の距離 r_2 と総合損失指数との関係を示すグラフである。

[図10] 実施例1と比較例1、2の総合損失指数を比較したグラフである。

[図11] 実際のL PDサイズとL PDの検出光信号強度の関係を示す図である。

[図12] 実施例1における各領域の判定基準を示す図である。

発明を実施するための形態

[0023] 以下、本発明をより詳細に説明する。

- [0024] 上記のように、定量的なサイズ情報が得られない飽和L PDも含め、全てのL PDに対しキラー欠陥と異物との分類を可能とする半導体ウェーハの評価方法が求められている。
- [0025] 本発明者は、上記目的を達成するために鋭意検討を行った。その結果、D WOとD NOによるL PDのサイズ情報に加えて、D WOとD NOによるL PDの座標情報を利用するウェーハの評価方法が、上記課題を解決できることを見出し、本発明を完成させた。
- [0026] 以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。
- [0027] 図1は、本発明の半導体ウェーハの評価方法の一例を示すフロー図であり、各項目の具体的な内容を以下に示す。なお、ここで評価の対象となる半導体ウェーハは次工程にとっての材料とみなされ、以下の手順（図1（a）～（i））は、その使用の可否についての判断基準の設定を目的としている。この判断基準に基づいて評価対象である半導体ウェーハの評価を行う（図1（j）～（m））。
- [0028] まず、事前調査用のサンプル（調査用サンプルである半導体ウェーハ）を準備する（図1（a））。調査用サンプルである半導体ウェーハの種類は特に限定されないが、エピタキシャルウェーハとすることができます。本発明は、キラー欠陥の一種であるエピ欠陥が発生することがあるエピタキシャルウェーハを評価するのに好適に用いることができる。
- [0029] 次に、対象サンプルに対し、レーザー表面検査装置による測定を実施する（図1（b））。具体的には、低角度入射・低角度検出（D WO）、低角度入射・高角度検出（D NO）の2通りの測定モードにより、調査用サンプルである半導体ウェーハの表面のL PDを検出する。
- [0030] ここで用いるレーザー表面検査装置は、上記の2通りの測定モードを有するものであればよい。従って、少なくとも1種類の入射角を有する入射系と、2種類の検出角を有する検出系とを備えたものであればよい。この場合、1種類の入射角による入射を所定角（例えば、30°）以下の入射角を有す

る低角度入射とし、2種類の検出角のうちの高角度側による検出を高角度検出、もう一方による検出を低角度検出とする。

- [0031] 次に、上記2通りの測定モードにより検出されたLPDのサイズ情報に基づいてサイズ分類を行う(図1(c))。具体的には、図1(b)で検出された全てのLPDに対し、DWOとDNOによるLPDのサイズ情報を確認し、図2に示す9領域に分類する。図2は、DWOとDNOによるLPDのサイズによる領域分類の一例を示す図である。縦軸はDNOによるLPDサイズ、横軸はDWOによるLPDサイズである。DWOとDNOのいずれか一方でしか検出されなかったLPDは、キラー欠陥判定の対象外とする。
- [0032] 次に、図1(b)で検出された全LPDについて、DWOとDNOによるLPDの検出座標間の距離及びウェーハ中心に対する相対角度を計算する(図1(d))。図1(b)における測定により、各LPDの座標情報を2通りの測定モードで取得できる。この情報を用いて、各LPDについて、2通りの測定モードにおける検出座標間の距離及び相対角度を計算する。図3に一例を示す。図3は、DWOとDNOによるLPDの検出座標間の距離及び相対角度を説明する図である。図3の例では、DWOとDNOによるLPDの検出座標の差を、DNOによるLPDの検出座標を基準点とした場合の、DWOによるLPDの検出座標までの距離 r_2 と相対角度 θ_2 を用いた極座標として示している。ここでは、同時に、面内位置も計算する。面内位置はウェーハ中心を原点とした場合の、DNOによるLPDの検出座標までの距離 r_1 と位置角度 θ_1 を用いた極座標として表す。
- [0033] 次に、2通りの測定モードによる検出座標間の距離及び相対角度が所定の範囲に入るLPDを異物と判定し、所定の範囲に入るLPD以外のLPDを半導体ウェーハの欠陥であるキラー欠陥と判定する判定基準を分類されたサイズ毎に予め設定する。
- [0034] この際、検出されたLPDがキラー欠陥か否かについて、DWO及びDNOを用いた評価方法とは異なる評価方法、特に、判定精度の高い別の評価法を用いて確認することが好ましい(図1(e))。別の評価法の例として、

明視野検査装置で得られるL PD画像を用いる方法、あるいは、後工程にテスト投入し、不良発生位置に対応するキラー欠陥として判別する方法等が考えられる。これにより、判定基準の設定をより正確に行うことができる。

- [0035] 判定基準の設定は、例えば、以下に示す図1 (f) ~ (i) により行うことができる。なお、ここでキラー欠陥の種類は特に限定されないが、例えば、四角錐形のエピタキシャル欠陥とすることができます。このような欠陥は、レーザー表面検査装置では、定量的な強度情報が得られないことがあり、座標情報による分類が有効となるためである。
- [0036] まず、図2の9領域毎に、図1 (d) で得られたD NOによるL PDの検出座標に対するD WOによるL PDの検出座標の相対角度 θ_2 とウェーハ中心に対するD NOによるL PDの検出座標の位置角度 θ_1 とキラー欠陥の該当の関係を確認する(図1 (f))。一例を図4に示す。また、図5に、図4の関係に基づいて設定したマスク領域を示す。図4の中でキラー欠陥に該当するものは、図5に示すマスクされた θ 領域での発生頻度が低下している。このような場合は、マスク領域に該当するL PDを合格(すなわち、異物)とする判断基準を設定する。図5の例では、 $\theta_1 - 12^\circ < \theta_2 < \theta_1 + 12^\circ$ の範囲をマスク領域としている。
- [0037] 次に、図2の9領域毎に、図1 (d) で得られたD WOとD NOによるL PDの検出座標間の距離 r_2 とキラー欠陥の該当率との関係を確認する(図1 (g))。図6はその一例を示しており、D WOとD NOによるL PDの検出座標間の距離 r_2 が大きいほど、キラー欠陥の該当率が増加する。这样的場合、 r_2 に一定の選別閾値を設定し、それ以上のL PDを不合格(すなわち、キラー欠陥)とする判断基準にする。
- [0038] 次に、図2の9領域毎に、上記の判断基準を用いた場合の、「見逃し不良率」と「オーバーキル率」を計算する(図1 (h))。図7にそれぞれの概念を示す。2つの楕円が描かれており、左側の楕円は図1 (f)、図1 (g) のどちらか一方、あるいは両方の判断基準に基づき、レーザー表面検査装置の結果から不合格と判定されるL PDの集合を表している。一方、右側の

楕円は実際のキラー欠陥の集合を現している。二つの楕円が完全に一致する場合は、キラー欠陥を完全に選別できることから最も理想的な状態だが、現実には重なりにずれが生じる。その結果、4通りの集合が想定され、各々を図中のA～Dとして表示する。Aの集合は、実際はキラー欠陥ではないが、不合格と判断される集合で、「オーバーキル欠陥」に該当する。本来、合格となるはずのウェーハが使用できないことから、材料としての損失が発生する。Bの集合は、キラー欠陥を正しく不合格と判断しており、不要な損失は発生しない。Cの集合は、実際はキラー欠陥だが、合格とされる「見逃し欠陥」に該当する。後続工程で不良を発生させるため、不良による損失を発生させる。Dの領域は悪影響のない異物が、そのまま合格と判断されるものであり、損失は発生しない。不要な損失を発生させるのは、AとCの2つの集合であり、それぞれに該当するL PDの個数を母集団 ($A + B + C + D$) の個数で割った値を、「オーバーキル率」、及び、「見逃し不良率」と定義する。それぞれの値は、図1 (f) と図1 (g) の判断基準によって変化し、図1 (g) の、DWOとDNOによるL PDの検出座標間の距離 r_2 については、選別閾値の設定に対応し連続的に変化する。「オーバーキル率」と「見逃し不良率」の計算例を図8に示す。図8は、DWOとDNOによるL PDの検出座標間の距離 r_2 と「見逃し不良率」及び「オーバーキル率」との関係を示すグラフである。左端のデータは検出L PDを全て不合格とする場合を示しており、この場合、「見逃し不良率」は0%になるが、「オーバーキル率」が増大してしまう。逆に右端のデータは、検出L PDを全て合格とするケースで、「オーバーキル率」は0%になるが、「見逃し不良率」が増大する。中央のグラフは、図1 (f) で求められるθのマスクを適用し、更に図1 (g) で計算される、DWOとDNOによるL PDの検出座標間の距離 r_2 に対する閾値を連続的に変化させた場合のグラフで、「オーバーキル率」と「見逃し不良率」が連続的に変化している。

[0039] 次に、図2の9領域毎に、総合損失指數を計算し、その値が最小となる判定条件を各領域で設定する(図1 (i))。総合損失指數は下記式(1)に

より求めることができる。

総合損失指数 = 見逃し不良率 × 製品価値係数 + オーバーキル率 × 材料価値係数 (1)

(式中、見逃し不良率及びオーバーキル率は、上記の通りであり、製品価値係数は、製品価値に応じて決められる係数であり、材料価値係数は、材料価値に応じて決められる係数である。)

[0040] 図9に、総合損失指数の計算例（決定方法の具体例）を示す。図9は、DWOとDNOによるLPDの検出座標間の距離 r_2 と総合損失指数との関係を示すグラフである。図8と同様に、図9における左端のデータは検出LPDを全て不合格とする場合であり、右端のデータは検出LPDを全て合格とするケースであり、中央のグラフは図1(f)で求められるθのマスクを適用し、更に図1(g)で計算される、DWOとDNOによるLPDの検出座標間の距離 r_2 に対する閾値を連続的に変化させた場合のグラフである。

[0041] 最終的な損失は、「オーバーキル」による材料の損失と、「見逃し不良」による後続工程の不良損失の両方を統合して計算される。その際、材料価値と後の製品価値には差があるため、影響を考慮した価値係数をそれぞれの不良率に掛け合わせる。図9では、「材料価値係数」 = 1、「製品価値係数」 = 5とした場合の計算例を示しており、それらを図8の「オーバーキル率」と「見逃し不良率」にかけた値の合計を総合損失指数としている。図9の例では、 r_2 値の選別閾値を10～20 μmにした場合の総合損失指数が最小となっている。このようにして得られた選別閾値を、図2における該当領域の判定基準として採用する。同様にして、分類されたサイズ毎に判定基準を設定する。

[0042] 次に、調査対象となる実際の工程中のウェーハに、図1(f)～(i)で設定した判定基準を適用し、LPDの選別を実施する。具体的には、以下に示す図1(j)～(m)によりLPDの選別を実施することができる。

[0043] なお、評価対象である半導体ウェーハは上記の調査用サンプルである半導体ウェーハと同じ種類のものであればよく、例えば、エピタキシャルウェー

ハとすることができます。また、このような評価対象である半導体ウェーハをSOIウェーハの材料として使用されるものとすることができます。本発明により評価されたウェーハをSOIウェーハの材料として用いることで、SOIウェーハにおけるボイド欠陥の発生を抑制することができる。

- [0044] まず、評価対象である半導体ウェーハのLPDを2通りの測定モードにより検出する(図1(j))。
- [0045] 次に、評価対象である半導体ウェーハについて、2通りの測定モードにより検出されたLPDのサイズ情報に基づいてサイズ分類を行う(図1(k))。
- [0046] 次に、評価対象である半導体ウェーハについて、2通りの測定モードにより検出されたLPDの検出座標から2通りの測定モードにおける検出座標間の距離及びウェーハ中心に対する相対角度を計算する(図1(l))。
- [0047] このように、図1(j)～(l)により、調査対象となる実際の工程中のウェーハについて、図1(b)～図1(d)と同様にレーザー表面検査を行い、DWOとDNOによるLPDのサイズ情報と座標の差分情報を取得する。また、得られた各LPDのサイズ情報に基づき、各LPDを図2の9領域に分類する。
- [0048] 次に、図1(l)の計算の結果及び図1(f)～(i)で設定した判定基準に基づいて、評価対象である半導体ウェーハの表面に検出されたLPDをキラー欠陥と異物とに分類する(図1(m))。具体的には、評価対象である半導体ウェーハにおける図2のそれぞれの領域に対し、図1(f)～(i)で決定された判定基準(分類されたサイズ毎に設定された判定基準)を基に合否判定を行う。不合格(キラー欠陥)と判定されるLPDが0個のウェーハのみを合格(すなわち、キラー欠陥の存在しないウェーハと評価)とし、次工程の材料として利用する。
- [0049] レーザー表面検査装置では、ウェーハ表面にレーザー光を照射しながら高速で走査し、表面に存在する異物や欠陥から放出される散乱光を検知することで、そのLPDの座標情報やサイズ情報を取得する。その際、異なる検出

角度位置に複数の検出器を設定し、それらの信号強度を比較することで、欠陥や異物の区別をする方法が用いられる。これは欠陥や異物の形状により、光の散乱方向に偏りが生じる現象を利用したものである。本発明においては、複数の検出器から得られる信号強度に加え、座標の差の情報も利用し L P D 種の区別をしている。この方法は、対象とするキラー欠陥の形状が、1 辺の長さが 100～200 μm 程度で、高さが 0.2～2 μm 程度の四角錐形の特徴を持つ場合に対し、特に有効である。欠陥の頂点部においては広角度への散乱が生じる一方、四角垂の裾部分では、正反射角度に近い狭角散乱が生じる。その結果、高角度及び低角度の検出器への信号強度の差が生じるとともに、頂点部分と裾部の水平距離の差に起因する検出座標の差異も生じる。形状にこのような特徴を持つ欠陥は散乱強度が強く、検出器の定量化限界を超えることが多い。このような場合は、定量的な強度情報が得られず、むしろ座標情報による分類が有効となる。なお、本発明が適用可能な欠陥の形状は、先の例に挙げた四角垂形とは限らず、シリコンの結晶性を反映した異方性を持ち、水平方向に数百ミクロンのサイズをもつ形態の欠陥であれば、いかなる欠陥に対しても有効となる。

実施例

[0050] 以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。

[0051] 対象とした製造工程は、シリコンオンインシュレーター（SOI）ウェーハの製造工程である。この工程の内容は、以下の通りである。まず、酸化膜を形成したボンドウェーハと呼ばれる材料ウェーハ（シリコン単結晶ウェーハ）に水素イオンの注入を行うことで脆弱層を形成し、その後ベースウェーハと呼ばれる別の材料ウェーハと貼り合わせ、熱を加えることでボンドウェーハの一部を剥離し、ベースウェーハに転写する。その後、さらに結合熱処理、平坦化処理、犠牲酸化処理等を経て、SOI ウェーハ製品となる。SOI ウェーハのベースウェーハ用材料として、表面を研磨した研磨ウェーハ（シリコン単結晶ウェーハ）を用いることが多いが、今回の実施例では、エピ

タキシャルウェーハを材料とした製品を対象としている。エピタキシャルウェーハは、気相エピタキシャル成長によりシリコン層を追加成長させたものである。

- [0052] エピタキシャルウェーハには、その製造過程において1辺の長さが100～200μm程度で、高さが0.2～2μm程度の四角錐形の欠陥（エピ欠陥）が発生することがある。この欠陥は、貼り合わせ工程において、結合の阻害要因となり、ボイド欠陥と呼ばれる未結合領域を発生させる。最終的なSOI製品において、一定サイズを超えるボイド欠陥が1個以上存在すると、ウェーハ全体が不良品と判断されることから、エピ欠陥は重要なキラー欠陥とみなされる。
- [0053] 今回の実施例、及び比較例では、材料であるエピタキシャルウェーハに対し、KLAテンコール社製のSP2によるキラー欠陥の選別を行った。
- [0054] <実施例1>

初めに、図1(a)～(b)に従い、事前調査用のエピタキシャルウェーハを用意し、SP2による測定を行った。レーザーは斜め上方から照射し、高角度散乱信号(DNO)と、低角度散乱信号(DWO)について、LPDのサイズ情報と座標情報を取得した。また、検出された全LPDについて、図1(c)に従い、図2に示す9つのサイズ領域に分類した。また、図1(d)に従い、各LPDについて、2通りの測定モードにおける検出座標間の距離及び相対角度を計算した。

- [0055] 次に、図1(e)に基づき、キラー欠陥の高精度判定を行った。判定には、レーザーテック社の明視野検査装置(M350)を使用した。この装置はLPDの検出とともに画像も取得できることから、LPDを高精度で分類することができる。なお、この手法は、スループットに制約があるため、大量の検査用途として継続的に使用することは難しいが、量が限定された事前調査には適している。

- [0056] 続けて、図2の9領域毎に、図1(f)～(i)に従い、DWOとDNOによるLPDの座標の差分情報に基づく選別閾値の決定を行った。これら9

領域のうち、具体例として、図2の領域「h」に対し、総合損失指数の計算を行なったところ、図9に示す結果が得られた。これにより、図2の領域「h」における、DWOとDNOによるLPDの検出座標間の距離 r_2 の選別閾値を $15\mu m$ とし、かつ、相対角度 θ_2 が $\theta_1 - 12^\circ < \theta_2 < \theta_1 + 12^\circ$ の範囲に入るLPDは合格とする判定基準を設定した。

- [0057] 同様にして図2の領域「h」以外の領域についても判定基準を設定した。図12に実施例1における各領域の判定基準を示す。なお、図12中の数値は r_2 の選別閾値である。
- [0058] 次に、新たな別のエピタキシャルウェーハ（5000枚）を準備し、図1（j）～（m）に従いウェーハ単位での合否判定を行ない、合格となったウェーハのみを後続のSOI製造工程に投入した。
- [0059] SOIウェーハ製品が完成した段階で、最終的な損失について調査を行った。損失指標の検証方法としては、図1（m）で不合格となった材料ウェーハを再調査し、キラー欠陥が存在しなかった枚数を元の全エピタキシャルウェーハ枚数で割った値を「オーバーキル率」とし、これに材料価値係数をかけた値を「材料損失指標」とした。一方、図1（m）で合格と判定し、後続工程に投入したウェーハの中で、エピ欠陥起因のボイド不良が発生した枚数を元の全エピタキシャルウェーハ枚数で割った値を「見逃し不良率」とし、これに製品価値係数をかけた値を「不良損失指標」とした。最後に「材料損失指標」と「不良損失指標」を足し合わせたものを、「総合損失指標」とした。
- [0060] <比較例1>

実施例1と同等の品質が予想される比較調査用のエピタキシャルウェーハ（5000枚）を用意し、実施例1と同様に、図1（b）に従い、SP2による測定を行った。レーザーは斜め上方から照射し、高角度散乱信号（DNO）と、低角度散乱信号（DWO）について、LPDのサイズ情報を取得した。また、検出された全LPDについて、図1（c）に従い、図2に示す9つのサイズ領域に分類した。これらのエピタキシャルウェーハの全数を、後

続のS O I 製造工程に投入した。

[0061] S O I ウエーハ製品が完成した段階で、最終的な損失について調査を行った。S O I ウエーハ製品の中でエピ欠陥起因のボイド不良が発生した枚数を元の全エピタキシャルウェーハ枚数で割った値を「見逃し不良率」とし、これに製品価値係数をかけた値を「不良損失指数」とした。このケースでは、全数のエピタキシャルウェーハを材料として使用したため「材料損失指数」は0となり、「総合損失指数」 = 「不良損失指数」とした。

[0062] <比較例2>

比較例1のデータを再解析することにより、S P 2データのサイズ情報を一部利用して選別した場合の結果を計算予測した。具体的には、図2に示す9つのサイズ領域毎に、それぞれの領域全体を合格または不合格と判定する設定を行い、不合格と判定される領域に、欠陥が1個以上含まれるウェーハを不合格対象とした。なお、9領域の合否判定の組合せは、 $2^9 = 512$ 通り想定され、それぞれのケースについて、「仮想の総合損失指数」の再計算を行った。具体的な計算方法を以下に示す。全ウェーハ枚数に対し、不合格対象と判定されながらS O I ウエーハ製造後にボイド不良が発生しなかった枚数の比率を「仮想のオーバーキル率」とし、これに材料価値係数をかけた値を「仮想の材料損失指数」とした。一方、全ウェーハ枚数に対し、合格対象と判定されながらS O I ウエーハ作製後にボイド不良が発生した枚数の比率を「仮想の見逃し不良率」とし、これに製品価値係数をかけた値を「仮想の不良損失指数」とした。最後に「仮想の材料損失指数」と「仮想の不良損失指数」を足し合わせたものを、「仮想の総合損失指数」とした。想定される512通りの組み合わせの中で、損失が最少となったケースは、領域「g」のみを合格とし、他の8領域を全て不合格とするケースであり、これを比較例2の結果とした。

[0063] 最後に、実施例1、比較例1、比較例2のそれぞれについて総合損失指数の比較を行った。その結果を図10に示す。なお、図10では、実施例1、比較例1、比較例2のそれぞれの総合損失指数を比較例1の値を1とした相

対値で示してある。図10に示すように、実施例1の総合損失指数は、比較例1の1/5となっており、また、比較例2に対しても1/2と低い結果が得られ、本発明の有効性が実証された。

[0064] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

請求の範囲

[請求項1]

レーザー表面検査装置を用いて半導体ウェーハの表面のL PDを検出し、該検出されたL PDを前記半導体ウェーハの表面の結晶欠陥と前記半導体ウェーハの表面上の異物とに分類する半導体ウェーハの評価方法であって、

前記レーザー表面検査装置の低角度入射・低角度検出(DWO)、低角度入射・高角度検出(DNO)の2通りの測定モードにより、調査用サンプルである半導体ウェーハの表面のL PDを検出する工程と、

前記2通りの測定モードにより検出されたL PDのサイズ情報に基づいてサイズ分類を行う工程と、

前記2通りの測定モードにより検出されたL PDの検出座標から前記2通りの測定モードにおける前記検出座標間の距離及びウェーハ中心に対する相対角度を計算する工程と、

前記2通りの測定モードによる検出座標間の距離及び相対角度が所定の範囲に入るL PDを異物と判定し、前記所定の範囲に入るL PD以外のL PDを前記半導体ウェーハの欠陥であるキラー欠陥と判定する判定基準を前記分類されたサイズ毎に予め設定する工程と、

評価対象である半導体ウェーハのL PDを前記2通りの測定モードにより検出する工程と、

前記評価対象である半導体ウェーハについて、前記2通りの測定モードにより検出されたL PDのサイズ情報に基づいてサイズ分類を行う工程と、

前記評価対象である半導体ウェーハについて、前記2通りの測定モードにより検出されたL PDの検出座標から前記2通りの測定モードにおける前記検出座標間の距離及びウェーハ中心に対する相対角度を計算する工程と、

該計算の結果及び前記判定基準に基づいて、前記評価対象である半


導体ウェーハの表面に検出されたL PDをキラー欠陥と異物とに分類する工程と
を有することを特徴とする半導体ウェーハの評価方法。

- [請求項2] 前記調査用サンプルである半導体ウェーハ及び前記評価対象である半導体ウェーハをエピタキシャルウェーハとすることを特徴とする請求項1に記載の半導体ウェーハの評価方法。
- [請求項3] 前記評価対象である半導体ウェーハをシリコンオンインシュレーターウェーハの材料として使用されるものとすることを特徴とする請求項1又は請求項2に記載の半導体ウェーハの評価方法。
- [請求項4] 前記キラー欠陥を四角錐形のエピタキシャル欠陥とすることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体ウェーハの評価方法。
- [請求項5] 前記判定基準を設定する際に、前記検出されたL PDが前記キラー欠陥か否かの確認を、前記DWO及び前記DONを用いた評価方法とは異なる評価方法を用いて行うことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体ウェーハの評価方法。


[図1]




[图2]




[図3]




[図4]




[図5]



[図6]




[図7]




$$\text{見逃し不良率} = C / (A+B+C+D)$$

$$\text{オーバーキル率} = A / (A+B+C+D)$$


[図8]




[図9]




[図10]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/001274

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/66(2006.01)i, G01N21/956(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/66, G01N21/956

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016
Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2005/101483 A1 (Komatsu Electronic Metals Co., Ltd.), 27 October 2005 (27.10.2005), paragraphs [0021] to [0023], [0032], [0033], [0055] to [0062] & JP 4694476 B2 & US 2009/0040512 A1 paragraphs [0024] to [0026], [0035], [0036], [0061] to [0068] & DE 112005000828 T5 & TW 200534423 A	1-5
A	WO 01/27600 A1 (Sumitomo Metal Industries, Ltd.), 19 April 2001 (19.04.2001), pages 8, 9 & JP 3664134 B2 & US 6726319 B1 6th, 7th rows & DE 10083372 B4	1-5

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier application or patent but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
11 May 2016 (11.05.16)

Date of mailing of the international search report
24 May 2016 (24.05.16)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer
Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/001274

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 6515742 B1 (MEMC ELECTRONIC MATERIALS, INC.), 04 February 2003 (04.02.2003), 4th to 9th rows (Family: none)	1-5

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L21/66(2006.01)i, G01N21/956(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L21/66, G01N21/956

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2016年
日本国実用新案登録公報	1996-2016年
日本国登録実用新案公報	1994-2016年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリーエ	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2005/101483 A1 (コマツ電子金属株式会社) 2005.10.27, 第21-23, 32, 33, 55-62段落 & JP 4694476 B2 & US 2009/0040512 A1, 第24-26, 35, 36, 61-68段落, & DE 112005000828 T5 & TW 200534423 A	1-5
A	WO 01/27600 A1 (住友金属工業株式会社) 2001.04.19, 第8, 9頁 & JP 3664134 B2 & US 6726319 B1, 第6, 7列, & DE 10083372 B4	1-5

☞ C欄の続きにも文献が列挙されている。

☞ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日

11. 05. 2016

国際調査報告の発送日

24. 05. 2016

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

鈴木 和樹

50 3252

電話番号 03-3581-1101 内線 3559

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	US 6515742 B1 (MEMC ELECTRONIC MATERIALS, INC.) 2003. 02. 04, 第4 – 9列 (ファミリーなし)	1-5