

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-254319

(P2004-254319A)

(43) 公開日 平成16年9月9日(2004.9.9)

(51) Int.Cl.⁷

H01P 1/15

H03K 17/00

F I

H01P 1/15

H03K 17/00

テーマコード (参考)

5J012

5J055

審査請求 未請求 請求項の数 14 O L (全 18 頁)

(21) 出願番号 特願2004-42992 (P2004-42992)
 (22) 出願日 平成16年2月19日 (2004.2.19)
 (31) 優先権主張番号 10/369434
 (32) 優先日 平成15年2月19日 (2003.2.19)
 (33) 優先権主張国 米国 (US)

(71) 出願人 503084750
 メイコム インコーポレイテッド
 アメリカ合衆国、マサチューセッツ州 O
 1854、ローウェル、ボーチュケット
 プールバード 1011
 (74) 代理人 000227995
 タイコエレクトロニクスアンプ株式会社
 (72) 発明者 ナイティン ジェイン
 アメリカ合衆国 92130 カリフォル
 ニア州 サンディエゴ フェダーマンレー
 ン 4291
 (72) 発明者 ジャンビエール ランテーリ
 アメリカ合衆国 02451 マサチュー
 セッツ州 ウォルサム リンカーンウッズ
 ロード 77

最終頁に続く


(54) 【発明の名称】 スイッチマトリクス及び電気信号ルート決定方法

(57) 【要約】

【課題】設計が容易で、低コストで製造でき、絶縁が改善されたスイッチマトリクスの提供。

【解決手段】スイッチマトリクス200は、格子を形成するよう配列された複数のマイクロストリップ対202ないし232を有し、交差するマイクロストリップ対を結合するよう切り換える。各マイクロストリップ対は、信号を通すための第1マイクロストリップ及び第2マイクロストリップを有する。第1及び第2マイクロストリップ上の信号は、一方で生成される電磁場が他方により打ち消すように現れる。電磁場を打ち消すことにより、交差するマイクロストリップ間、並びにマイクロストリップ及び基板間の不要な結合が最小になるので、シリコン等の安価な基板を使用することができる。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

第 1 の方向性を有する 1 以上のマイクロストリップ対と、

第 2 の方向性を有する 1 以上のマイクロストリップ対であって、該マイクロストリップ対の各々は、クロス点で前記第 1 の方向性を有するマイクロストリップ対と交差し、前記クロス点の各々は、前記第 1 の方向性を有するマイクロストリップ対の一方が前記第 2 の方向性を有するマイクロストリップ対の一方と交差することに対応する第 2 の方向性を有するマイクロストリップ対と、

前記クロス点の一つに関連したスイッチ組立体からなる 1 以上のスイッチ組立体と、

前記スイッチ組立体を個別に閉成するために前記 1 以上のスイッチ組立体に結合され、
前記第 1 の方向性を有する 1 以上のマイクロストリップ対の選択された一つを前記第 2 の方向性を有する 1 以上のマイクロストリップ対に結合するコントローラと
からなることを特徴とするスイッチマトリクス。 10

【請求項 2】

前記第 1 の方向性を有する 1 以上のマイクロストリップ対の各々は、第 1 マイクロストリップと、該第 1 マイクロストリップにほぼ平行な第 2 マイクロストリップとを少なくとも具備し、

前記第 2 の方向性を有する 1 以上のマイクロストリップ対の各々は、第 3 マイクロストリップと、該第 3 マイクロストリップにほぼ平行な第 4 マイクロストリップとを少なくとも具備することを特徴とする請求項 1 記載のスイッチマトリクス。 20

【請求項 3】

前記クロス点の一つに関連した前記 1 以上のスイッチマトリクスの各々は、

前記第 1 マイクロストリップ及び前記第 3 マイクロストリップの間に結合された第 1 スイッチと、

前記第 2 マイクロストリップ及び前記第 4 マイクロストリップの間に結合された第 2 スイッチと

を少なくとも具備することを特徴とする請求項 2 記載のスイッチマトリクス。

【請求項 4】

前記 1 以上のスイッチ組立体は、前記第 1 及び第 2 スイッチを作動させる論理回路を少なくとも具備し、 30

前記論理回路は、前記第 1、第 2、第 3 及び第 4 マイクロストリップに結合された入力部と、前記第 1 及び第 2 スイッチに結合された出力部とを有し、

前記第 1、第 2、第 3 及び第 4 マイクロストリップにスイッチ信号が受信されると、前記論理回路は前記第 1 及び第 2 スイッチを閉成することを特徴とする請求項 3 記載のスイッチマトリクス。

【請求項 5】

前記コントローラに結合されたスイッチポートと前記第 1 及び第 2 マイクロストリップに結合された増幅器をさらに具備し、該増幅器は、前記スイッチポートに所定のスイッチ値が存在すると、前記第 1 及び第 2 マイクロストリップの各々にスイッチセット値を生成することを特徴とする請求項 2 記載のスイッチマトリクス。 40

【請求項 6】

クロス点で第 1 マイクロストリップ対が第 2 マイクロストリップ対と交差する複数のマイクロストリップ対と、

前記第 1 マイクロストリップ対を前記第 2 マイクロストリップ対に結合するために前記クロス点に関連したスイッチ組立体と

を具備することを特徴とするスイッチマトリクス。

【請求項 7】

前記複数のマイクロストリップ対は、第 1 マイクロストリップと、該第 1 マイクロストリップにほぼ平行な第 2 マイクロストリップとを少なくとも具備し、

前記スイッチマトリクスにより信号のルートが決められる間、前記複数のマイクロスト 50

リップ対の一つの前記第 1 マイクロストリップ上に第 1 信号が通ると、前記複数のマイクロストリップ対の一つの前記第 2 マイクロストリップ上に第 2 信号が通り、前記複数のマイクロストリップ対の一つの平衡が保たれることを特徴とする請求項 6 記載のスイッチマトリクス。

【請求項 8】

前記第 1 信号が前記第 1 マイクロストリップを通過すると、前記第 1 マイクロストリップが第 1 電磁場を生成し、

前記第 2 信号が前記第 2 マイクロストリップを通過すると、前記第 2 マイクロストリップが第 2 電磁場を生成し、

前記第 1 及び第 2 マイクロストリップの各々により生成される前記電磁場は、他方により生成される前記電磁場を少なくとも部分的に打ち消すことを特徴とする請求項 7 記載のスイッチマトリクス。 10

【請求項 9】

前記第 1 マイクロストリップ対は、第 1 マイクロストリップと、前記第 1 マイクロストリップにほぼ平行な第 2 マイクロストリップを少なくとも具備し、

前記第 2 マイクロストリップ対は、第 3 マイクロストリップと、前記第 3 マイクロストリップにほぼ平行な第 4 マイクロストリップを少なくとも具備することを特徴とする請求項 6 記載のスイッチマトリクス。

【請求項 10】

前記スイッチ組立体は、

前記第 1 マイクロストリップ及び前記第 3 マイクロストリップの間に結合された第 1 スイッチと、 20

前記第 2 マイクロストリップ及び前記第 4 マイクロストリップの間に結合された第 2 スイッチとを少なくとも具備することを特徴とする請求項 9 記載のスイッチマトリクス。

【請求項 11】

前記スイッチマトリクスは少なくとも、前記第 1、第 2、第 3 及び第 4 マイクロストリップに結合されて前記第 1 及び第 2 スイッチを閉成するコントローラをさらに有することを特徴とする請求項 10 記載のスイッチマトリクス。

【請求項 12】

第 1 マイクロストリップ対、クロス点で前記第 1 マイクロストリップ対と交差する第 2 マイクロストリップ対、並びに前記第 1 及び第 2 マイクロストリップ対の間に結合されて閉成するスイッチ組立体を少なくとも有するスイッチマトリクスを構成する工程と、 30

前記スイッチ組立体を介して前記第 2 マイクロストリップ対に流れる第 1 差動信号を、前記第 1 マイクロストリップ対に印加する工程とを具備することを特徴とする電気信号ルート決定方法。

【請求項 13】

前記第 1 マイクロストリップ対は、第 1 マイクロストリップ及び第 2 マイクロストリップを具備し、

前記第 2 マイクロストリップ対は、第 3 マイクロストリップ及び第 4 マイクロストリップを具備し、 40

前記スイッチ組立体は、閉成されると、前記第 1 及び第 3 マイクロストリップを結合すると共に前記第 2 及び第 4 マイクロストリップを結合し、

前記スイッチマトリクス構成工程は、前記第 1、第 2、第 3 及び第 4 マイクロストリップにスイッチ値を供給する工程を具備することを特徴とする請求項 12 記載の電気信号ルート決定方法。

【請求項 14】

前記スイッチマトリクス構成工程は少なくとも、

前記第 1 及び第 2 マイクロストリップに結合された出力部を有する第 1 増幅器の制御端子に第 1 の値を供給する工程と、

前記第 3 及び第 4 マイクロストリップに結合された出力部を有する第 2 増幅器の制御端 50

子に前記第 1 の値を供給する工程と、

前記第 1 及び第 2 増幅器の前記制御端子の前記第 1 の値に応答して前記第 1、第 2、第 3 及び第 4 マイクロストリップに所定のスイッチ値を生成する工程と、

前記第 1、第 2、第 3 及び第 4 マイクロストリップに受信された前記スイッチ値に응答して前記スイッチを閉成する工程と

を含むことを特徴とする請求項 1 3 記載の電気信号ルート決定方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子工学の分野に関し、より詳細には電気信号のルートを決めるために電子工学で使用されるスイッチマトリクスに関する。 10

【背景技術】

【0002】

スイッチマトリクスは、電気信号のルートを決める電子工学の分野で広く使用される。図 1 は従来のスイッチマトリクス 100 を示す。スイッチマトリクス 100 は、格子を形成するよう配列された複数の重なったマイクロストリップ 102 a ないし 102 p を有する。マイクロストリップは、半導体基板 104 に形成された導体ラインであり、代表的には GaAs 製で信号損失を最小にする。マイクロストリップのクロス点、すなわち水平マイクロストリップ 102 a ないし 102 h が垂直マイクロストリップ 102 i ないし 102 p と交差する点（クロス点）では、マイクロストリップは、互いに電氣的に絶縁されている。 20
。（図 1 においてダイオード記号で表わされる）スイッチ、すなわちスイッチ 106 は、各クロス点に存在し、クロス点で交差するマイクロストリップを結合する。

【0003】

各スイッチは、開状態（スイッチを通る電気接続が阻止される状態）又は閉状態（スイッチを通る電気接続を可能にする状態）のいずれかの状態をとることができる。コントローラ 110 を使用してどのスイッチが開状態でどのスイッチが閉状態を制御することにより、スイッチマトリクス 100 を使用して電気信号のルートを決めることができる。例えば、入力電気信号が水平マイクロストリップ 102 a にあり、スイッチマトリクス 100 の左上側隅のスイッチ 106 のみが閉状態の場合、入力電気信号が垂直マイクロストリップ 102 i を通る。スイッチマトリクス 100 の右上側隅のスイッチ 108 のみが閉状態の場合、入力電気信号が垂直マイクロストリップ 102 p を通る。複数のスイッチの閉成により、入力電気信号が複数のマイクロストリップを通ることができる。 30

【0004】

従来技術のスイッチマトリクスに広く使用される公知のスイッチは、PNPN ラッチデバイスである。この PNP N ラッチデバイスは、水平マイクロストリップ及び垂直マイクロストリップ間を結合し、代表的なバイアス電流を受けるためのバイアスポートを有する。PNPN ラッチデバイスは、デバイス両端に大きな差動（differential）電圧を印加することにより閉成する。例えば、スイッチ 106 が PNP N ラッチデバイスである場合、水平マイクロストリップ 102 a に例えば 10 V より大きい正電圧を、垂直マイクロストリップ 102 i に例えば -10 V より小さい負電圧を供給することにより、スイッチ 106 を閉成することができる。PNPN ラッチデバイスが一旦閉成すると、比較的小さいバイアス電流が PNP N ラッチデバイスを流れている限り、PNPN ラッチデバイスは閉状態のままである。PNPN ラッチデバイスはこのバイアス電流を除去することにより開状態にできるので、マイクロストリップ 102 a とマイクロストリップ 102 i との結合を解除する。このスイッチング動作は、当業者に周知の PNP N デバイスの固有ヒステリシスによるものである。 40

【特許文献 1】特公昭 55-23421 号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

このタイプのスイッチマトリクスには4つの重要な制限がある。第一に、例えばギガヘルツの高周波信号が1個以上のマイクロストリップ102a～102pを通過すると、クロス点でのマイクロストリップ間に過度の結合が生ずる。例えば、100μm深さのGaAs基板にわたり25μm幅のマイクロストリップを使用する代表的なスイッチマトリクスにおいて、絶縁(isolation)は25GHzで-20dBより小さくなるおそれがある。伝送ラインの幅を小さくすることにより結合を減少させようとする、挿入損失が増大する結果となる。第二に、信号損失を最小にするためにスイッチマトリクスに典型的に使用されるGaAs基板は、シリコン基板と比べると相対的に高価である。第三に、広く使用されているPNPNラッチデバイスは、設計及び生産が困難であり、比較的高い製造コストになってしまう。最後に、寸法及び歩留まりの制限により、高周波信号を増幅するためにスイッチマトリクスに増幅器を組み込むことは困難である。

10

【0006】

従って、設計が容易で、低コストで製造でき、絶縁が改善されたスイッチマトリクスに対するニーズがある。本発明はこのニーズを満たすものである。

【課題を解決するための手段】

【0007】

本発明は、半導体基板上に配置された複数組のマイクロストリップ対を使用するスイッチマトリクスである。マイクロストリップ対は、第1組のマイクロストリップ対が第2組のマイクロストリップ対を交差するように配列される。各マイクロストリップ対は、互いに平行で狭い隙間で分離された1対の金属ストリップを有する。ラインの幅及び分離は、所望の特性インピーダンスに従って計算される。スイッチ組立体は、スイッチ組立体が閉成する際に、クロス点で交差するマイクロストリップ対を結合するために各クロス点に存在する。スイッチ組立体が閉成すると、第1マイクロストリップ対の一方のマイクロストリップは第2マイクロストリップ対の一方のマイクロストリップに結合され、第1マイクロストリップ対の他方のマイクロストリップは第2マイクロストリップ対の他方のマイクロストリップに結合される。コントローラはスイッチ組立体を個別に制御し、マイクロストリップ対を所望の通り結合する。データ信号を通す際、マイクロストリップ間の中間点での各マイクロストリップにより生成された電磁場が中間点での仮想接地を生成するために他方により生成される電磁場によって打ち消されるように、1対のマイクロストリップ上の信号は好適には平衡を保たれる。平衡を保たれたマイクロストリップ対により生成された電磁場は、従来の非平衡のマイクロストリップにおけるような半導体基板に集中されるよりも、マイクロストリップの縦軸に垂直でマイクロストリップ対の2つのマイクロストリップ間の中間点の周囲の中心の回路領域近傍に主に集中される。このようにして、マイクロストリップ対及び半導体基板間に強化された絶縁が達成され、半導体基板による損失を最小にする。半導体基板に起因するより低い損失により、シリコン等の高価でない半導体基板が使用可能であり、PNPNラッチデバイスの代わりにスイッチング素子として従来のMOSトランジスタ又はバイポーラトランジスタを使用することができる。従って、製造コストの低減が達成可能である。さらに、マイクロストリップ対が好適には互いに対して配向する結果、各マイクロストリップ対で生成された電磁場が、例えば互いに垂直に配向される等の交差するマイクロストリップ対により生成される電磁場を打ち消し、マイクロストリップ対間の結合が減少する。従って、強化された絶縁が、交差するマイクロストリップ対間に達成される。

20

30

40

【発明を実施するための最良の形態】

【0008】

以下図面を参照して、本発明の好適な実施形態を説明する。

【0009】

図2は、本発明に従った電気信号のルートを決めるためのスイッチマトリクス200の一実施形態を示す。スイッチマトリクス200は、マイクロストリップ対202ないし232と、例えばスイッチ組立体234等の(図2においてダイオード対で表わされる)スイッチ組立体とを有する。スイッチ組立体は、例えばマイクロストリップ対202、21

50

8等の、クロス点236で交差するマイクロストリップ対を電氣的に結合するために、例えばクロス点236等の、一方のマイクロストリップ対が他方のマイクロストリップ対と交差する各点に関連する。

【0010】

図示の実施形態において、マイクロストリップ対202ないし232は、例えば8×8の格子等の格子パターンで半導体基板238上に形成される。第1組のマイクロストリップ対、すなわちマイクロストリップ対202ないし216は第1（水平）方向性を有し、第2組のマイクロストリップ対、すなわちマイクロストリップ対218ないし232は第2（垂直）方向性を有する。各マイクロストリップ対202ないし232は、互いにほぼ平行な1対のマイクロストリップを有する。好適には、マイクロストリップ対が各クロス点で互いに垂直するように、第1組のマイクロストリップ対は第2組のマイクロストリップ対にほぼ直交する。マイクロストリップ対をこのように方向付けることにより、各マイクロストリップ対により生成される電磁場は、交差するマイクロストリップ対により生成される電磁場を打ち消す。これにより、クロス点でのマイクロストリップ対間の結合が減少する。従って、クロス点でのマイクロストリップ対間に強化された絶縁が達成される。

10

【0011】

図3は、図2の典型的なクロス点236の詳細図である。図示されたクロス点において、水平方向性を有する第1マイクロストリップ対202は、垂直方向性を有する第2マイクロストリップ対218と交差する。第1マイクロストリップ対202は、互いにほぼ平行な第1マイクロストリップ202a及び第2マイクロストリップ202bを有する。第2マイクロストリップ対218は、互いにほぼ平行な第3マイクロストリップ218a及び第4マイクロストリップ218bを有する。マイクロストリップ対202、218は、例えば空気、酸化層等の絶縁層（図示せず）により分離される。スイッチ組立体234は、マイクロストリップ対202、218間に結合される。スイッチ組立体234は、マイクロストリップ202a及びマイクロストリップ218a間に結合された第1スイッチ234aと、マイクロストリップ202b及びマイクロストリップ218b間に結合された第2スイッチ234bとを有する。スイッチ組立体234が開状態の場合、スイッチ234a、234bの双方が開状態である（すなわち、いずれのスイッチも導通状態でない）ので、マイクロストリップ対202及びマイクロストリップ対218間の結合を防止する。スイッチ組立体234が閉状態の場合、両スイッチが閉状態である（すなわち、両スイッチが導通状態である）ので、マイクロストリップ対202をマイクロストリップ対218に結合、すなわちマイクロストリップ202aをマイクロストリップ218aに結合し、マイクロストリップ202bをマイクロストリップ218bに結合する。

20

30

【0012】

電気信号のルートを決定する際、好適には、電気信号が通過するマイクロストリップ対の平衡が保たれるように、電気信号がマイクロストリップ対に取り込まれる。信号非平衡のマイクロストリップにおいて、マイクロストリップを通過する電気信号は、半導体基板に結合する電磁場を生成する。平衡が保たれたマイクロストリップ対において、電磁場は、従来の非平衡のマイクロストリップにおけるような半導体基板に集中されるよりも、マイクロストリップの縦軸に垂直でマイクロストリップ対の2つのマイクロストリップ間の中間点の周囲の中心の回路領域近傍に主に集中される。これにより半導体基板との結合が減少するので、半導体基板に起因する信号損失が減少する。このようにして、シリコン等の高価でない半導体基板を使用して信号損失の容認可能なレベルが得られる。従来技術において、信号損失の容認可能なレベルを得ることに関し、マイクロストリップ及び基板間の結合を減少させるためにGaAs等の比較的高価な半導体基板が必要であった。

40

【0013】

マイクロストリップ対202等のマイクロストリップ対の平衡を保つために、電気信号は、第1方向に流れる第1マイクロストリップ202a内の第1電流及び反対方向に流れる第2マイクロストリップ202b内の第2電流を生成するように、マイクロストリップ対に取り込まれる。第1電流及び第2電流は、大きさが等しいが位相が180°ずれてい

50

る。電流の大きさが等しく180°ずれているので、2つのマイクロストリップ間の中心は仮想接地である。このようにして、マイクロストリップ対202により生成される電磁場は最小になる。電磁場を最小にすることにより、クロス点におけるマイクロストリップ対の間（例えば、スイッチ組立体234が開状態の際のマイクロストリップ対202及びマイクロストリップ対218の間）の結合、並びにマイクロストリップ対及び半導体基板の間の結合が減少する。好適実施形態において、電気信号は、一連の高い値（H）及び低い値（L）に設定されたデジタルデータ信号である。任意の瞬間において、マイクロストリップ対の一方のマイクロストリップはHを有し、マイクロストリップ対の他方のマイクロストリップはLを有する。図4を参照して以下に説明されるような差動増幅器は、マイクロストリップ対が平衡を保たれるように、マイクロストリップ対に信号を取り込むのに使用可能である。平衡ラインの詳細な説明は、「平衡ライン用のバイアスフィードバックネットワーク配列」と題する米国特許出願第10/116091号に含まれている。

10

【0014】

図2に戻ると、コントローラ240がスイッチマトリクス200に結合される。コントローラ240は、デジタル信号処理器（DSP）、状態機械（state machine）、マイクロプロセッサ、マイクロコントローラ、論理回路、又は電気信号を処理可能な基本的には任意のデバイス等である従来のコントローラである。好適にはコントローラ240は、図4を参照して以下に説明される差動増幅器等の差動増幅器を介してスイッチマトリクスに結合される。

【0015】

20

コントローラ240は、スイッチングモード及び信号発信モードで作動する。スイッチングモードにおいて、コントローラ240は、以下に詳細に説明するように個別のスイッチ組立体を開離／閉成することによってスイッチマトリクス200を設定し、マイクロストリップ対の選択されたものを電氣的に結合する。信号発信モードにおいて、コントローラ240は、スイッチングモード中に設定されたようなスイッチマトリクス200によってルートを決定するために、マイクロストリップ対に電気信号を供給する。例えば、スイッチングモード中にスイッチマトリクス200の左上隅のスイッチ組立体234が閉成し、信号発信中に第1水平マイクロストリップ対202に信号が印加され、第1垂直マイクロストリップ対218上に信号のルートが決められる。右上隅のスイッチ組立体242が閉成すると、最後の垂直マイクロストリップ対232上に信号のルートが決められる。好適な一実施形態において、信号発信モード中に、例えば差動増幅器等のコントローラ240により供給されたデータは、これらのマイクロストリップ対の平衡が保たれるようにマイクロストリップ対に取り込まれる。

30

【0016】

図4は、図2のスイッチマトリクス200と共に使用される増幅器300を示す。分離した増幅器300は、好適にはコントローラ240（図2参照）と各マイクロストリップ対202ないし232との間に結合される。いくつかの実施形態において、増幅器300はまた、各マイクロストリップ対202ないし232と出力デバイス（図示せず）との間に結合される。各増幅器300は、スイッチマトリクス200によりルートが決定されたデータ信号に対する利得を取り込み、且つスイッチマトリクス200（図2参照）と結合されるコントローラ240／出力デバイスとの間のインピーダンスを整合するために使用することができる。

40

【0017】

図示された増幅器300は、1対の入力ポート302a、302b、1対の出力ポート304a、304b、及び制御ポート306を有する。コントローラ240（図2参照）とマイクロストリップ対202ないし232との間に結合されると、増幅器300は、制御ポート306を介して（例えばコントローラ240により）設定され、データ信号発信モード又はスイッチングモードのいずれかで作動する。好適な一実施形態において、例えば約0.2Vより小さい値の低電圧である第1の値を制御ポート306に印加することは増幅器300をスイッチングモードに設定し、例えば約1.0Vより大きい値の高電圧である

50

第2の値を制御ポート306に印加することは増幅器300を信号発信モードに設定する。信号発信モードに設定されると、入力ポート302a, 302b対の間に印加された差動信号は増幅され、例えばマイクロストリップ対202のマイクロストリップ202a, 202b等のマイクロストリップ対のマイクロストリップ間に取り込まれるために出力ポート304a, 304b対の間の増幅された差動信号として存在する。好適には、マイクロストリップ間に取り込まれた差動信号は、上述したように平衡を保たれたマイクロストリップ対となる。スイッチングモードに設定されると、両出力ポート304a, 304bには、マイクロストリップ対のマイクロストリップの双方に配置される例えば約3.0Vより大きい値等のスイッチセット値が現れる。このスイッチセット値は、以下に詳細に説明されるように、図6に示されたコントローラを使用してスイッチ組立体234（図2参照）を閉成するために必要なステップである。 10

【0018】

増幅器300は、増幅器300をデータ信号発信モード又はスイッチングモードのいずれかに設定するために制御信号を受信する制御トランジスタ308と、入力ポート302a, 302b間に印加される差動信号を受信する制御ポートを有する1対のトランジスタ310a, 310bを有する。トランジスタ対の各トランジスタの電流端子は、例えば直流3.0V電圧源等の電圧源312と、制御トランジスタ308の電流端子と間に結合される。増幅器300は、制御ポートを介して制御トランジスタ308に高い信号を印加することによって信号モードに設定され、制御トランジスタ308をオンにしてトランジスタ対310a, 310bに電流を通すことができる。このモードにおいて、図4の増幅器300は従来の差動増幅器として振る舞い、入力ポート302a, 302b間の差動信号は増幅されて出力ポート304a, 304b間に現れる。増幅器300は、制御ポートを介して制御トランジスタ308に低い信号を印加することによってスイッチングモードに設定され、制御トランジスタ308をオフにする。このモードにおいて、トランジスタ対310a, 310bを通る電流が阻止され、これらトランジスタを効果的にオフにし、電圧源312からの例えば3.0Vの高い電圧が出力ポート304a, 304bに現れる結果となる。 20

【0019】

図5は、図2のスイッチ組立体234に使用されてクロス点でマイクロストリップ対を結合する好適なクロス点スイッチ400を示す。図示されたクロス点スイッチ400は、第1マイクロストリップ対202の第1マイクロストリップ202aを第2マイクロストリップ対218の第3マイクロストリップ218aに結合する第1スイッチ234aと、第1マイクロストリップ対202の第2マイクロストリップ202bを第2マイクロストリップ対218の第4マイクロストリップ218bに結合する第2スイッチ234bと、第1及び第2スイッチ234a, 234bが開状態の際に第1及び第2スイッチ234a, 234bを結合してクロス点での絶縁を改善する第3スイッチ402（「絶縁スイッチ」）とを有する。 30

【0020】

第1スイッチ234aは、マイクロストリップ202a, 218a間に直列に結合された第1トランジスタ406a及び第2トランジスタ406bを有するので、これら両トランジスタがオンの際に、これらマイクロストリップは、例えばバイポーラ接合トランジスタのコレクタ／エミッタ又は電界効果トランジスタのドレーン／ソース等のトランジスタ電流端子を通して結合される。第2スイッチ234bは、マイクロストリップ202b, 218b間に直列に結合された第1トランジスタ408a及び第2トランジスタ408bを有するので、これら両トランジスタがオンの際に、これらマイクロストリップは結合される。第3スイッチ402は、第1及び第2スイッチ234a, 234b間に直列に結合された第1トランジスタ410a及び第2トランジスタ410bを有するので、これら両トランジスタがオンの際に、第1スイッチ234aの2トランジスタ間の接続点412は、第2スイッチ234bの2トランジスタ間の接続点414に結合される。全てのトランジスタは、例えば高い電圧の（及び低い電圧を供給することによりオフにする）スイッチ 40

値を、トランジスタの制御端子、すなわちバイポーラ接合トランジスタのベース又は電界効果トランジスタのゲートに供給することによりオンにすることができる。

【0021】

図示された実施形態において、第1及び第2スイッチ234a, 234b内のトランジスタの制御端子は第1スイッチポート416に結合され、第3スイッチ402内のトランジスタの制御端子は第2スイッチポート418に結合される。高い値が（第1及び第2スイッチ234a, 234bのトランジスタをオンにする）第1スイッチポート416に印加され、低い値が（第3スイッチ402のトランジスタをオフにする）第2スイッチポート418に印加されると、スイッチ組立体234（図1参照）は閉状態になる。逆に、低い値が（第1及び第2スイッチ234a, 234bのトランジスタをオフにする）第1ス
10
イッチポート416に印加され、高い値が（第3スイッチ402のトランジスタをオンにする）第2スイッチポート418に印加されると、スイッチ組立体234は開状態になる。当業者であれば、スイッチ組立体234が開状態の場合にオンになる第3スイッチ402のトランジスタは、スイッチ組立体234が開状態の場合にクロス点でのマイクロストリップ対の間（例えばマイクロストリップ202, 218の間）の絶縁を改善することは明白であろう。

【0022】

図6は、図2のスイッチ組立体234に使用され、図5のクロス点スイッチ400を制御する制御回路500の一実施形態を示す。図示された制御回路500は、マイクロストリップの信号レベルに応答してクロス点スイッチ400の第1及び第2スイッチポート4
20
16, 418に現れる値を制御する。図示の実施形態において、制御回路500は論理回路502及びラッチ504を有する。好適な一実施形態において、ラッチ504がセットされると、スイッチ組立体234が閉状態になる。以下に詳細に説明されるように、論理回路502はラッチ504をセットするので、例えばスイッチ組立体234に関連した各マイクロストリップの高い値等の、マイクロストリップの特定信号レベルに
25
応答してスイッチ組立体234を閉状態にする。次に、ラッチ504はリセット可能であることにより、スイッチ組立体234を開状態にする。

【0023】

論理回路502は、マイクロストリップに現れる値に
30
応答してラッチ504を制御する従来の論理回路である。図示の実施形態において、論理回路502は最初、第1出力点506で低い値を示し、第2出力点508で高い値を示す。次に、論理回路502は、第1出力点506で高い値を示し、各マイクロストリップに現れる高い値に
35
応答して第2出力点508で低い値を示す。マイクロストリップの任意の1つから高い値が除かれると、論理回路502は、第1出力点506で低い値を示し、第2出力点508で高い値を示す。

【0024】

図示された実施形態において、第1ANDゲート510a及び第2ANDゲート510bの入力部に結合された各マイクロストリップの高い値は、第1及び第2ANDゲート510a, 510bの出力部での高い値を生成する。第1及び第2ANDゲート510a, 510bの出力部はORゲート512の入力部及び第3ANDゲート510cの入力部に結合されるので、ORゲート512及び第3ANDゲート510cの入力部に高い値を生
40
じさせる。ORゲート512からの高い出力は従来のスイッチ514（例えばトランジスタ）を閉成し、第3ANDゲート510cからの高い出力がスイッチ514を通過して第1出力点506に到ることができる。さらに、高い出力は、インバータ516を通過して第2出力点508に低い値を生成する。マイクロストリップの任意の一つが低い値を示すと、低い値は第1出力点506に到り、高い値は第2出力点508に到る。

【0025】

最初、ラッチ504は、第1スイッチポート416で低い値を示し、第2スイッチポート418で高い値を示す（すなわちスイッチ組立体234は開状態である）。ラッチ504は、セットされると、第1スイッチポート416で高い値を示し、第2スイッチポート418で低い値を示す（すなわちスイッチ組立体234は閉状態である）。ラッチは、論
50

理回路502の第1出力点506での高い値及び論理回路502の第2出力点508での低い値に応答してセットされる。

【0026】

ラッチ504は、リセットされると、第1スイッチポート416で低い値を示し、第2スイッチポート418で高い値を示す（すなわちスイッチ組立体234は開状態である）。一実施形態によれば、ラッチ504は、この種のラッチに共通するリセットポート（RESET）にリセット信号を供給することにより、公知の方法でリセットされる従来のラッチである。別の実施形態において、ラッチ504は、この種のラッチに共通するバイアSPORT（BIAS）に印加されるバイアス電圧を減少させることにより、公知の方法でリセットされる従来のラッチである。さらに、リセット信号は、例えばマイクロストリップ202a, 202b, 218a, 218b等のマイクロストリップに結合されたりセット論理回路（図示せず）により生成することが可能である。例えば、リセット論理回路は、論理回路に結合される全てのマイクロストリップの低い値に応答してラッチ504をリセットするよう設定することも可能である。

10

【0027】

別の実施形態において、ラッチ504は、ラッチ504をセットするのに使用される同じ値、すなわち第1出力点506で高い値及び第2出力点508で低い値を使用してリセットできる従来のJKフリップフロップである。例えば、第1出力点506での高い値及び第2出力点508での低い値は、ラッチ504がリセットされた後にラッチ504をセットする。同様に、ラッチがセットされた後にラッチ504に同じ値を印加すると、ラッチはリセットされる。

20

【0028】

図2、図4、図5及び図6を参照すると、好適な使用において、信号は、増幅器300（図4参照）を介してコントローラ240（図2参照）により各マイクロストリップ対に印加される。増幅器300が例えば増幅器300の制御トランジスタ308の制御ポート306に高い値を印加することによってデータ信号発信モードに設定されると、増幅器300の入力ポート302a, 302b両端の差動信号は、増幅されて、出力ポート304a, 304bに結合されたマイクロストリップ上に通すために増幅器300の出力ポート304a, 304bに現れる。増幅器300が例えば増幅器300の制御トランジスタ308の制御ポート306に低い値を印加することによってスイッチングモードに設定されると、マイクロストリップ上に通すために増幅器300の出力ポート304a, 304bに高い値が現れる。

30

【0029】

コントローラ240は、どのスイッチ組立体が閉状態かを選択的に制御することにより、データ信号のルートを決めるようスイッチマトリクス200を設定する。スイッチ組立体は、スイッチ組立体に結合されたマイクロストリップ対間のスイッチが閉状態である場合、閉状態である。例えば、スイッチ組立体234は、スイッチ234a, 234bが閉状態である場合、閉状態である。スイッチ234a, 234bが開状態である場合、例えばマイクロストリップ202a, 202b, 218a, 218b等の、スイッチ組立体234に結合されたマイクロストリップ対の各マイクロストリップに高い値を印加することにより、これらスイッチを閉成することができる。マイクロストリップ対202, 218に関連した増幅器300の各制御トランジスタ308の制御ポート306に低い値を印加することにより、これらマイクロストリップに高い値が印加される。各マイクロストリップに高い値を印加することは、高い値が第1スイッチポート416に現れ、低い値が第2スイッチポート418に現れるように論理回路502（図6参照）を設定することが促進される。第1スイッチポート416の高い値及び第2スイッチングポート418の低い値により、マイクロストリップ対202, 218間に結合されたスイッチ組立体234内のスイッチ234a, 234bを閉成させるので、第1マイクロストリップ対202の第1マイクロストリップ202aを第2マイクロストリップ対218の第3マイクロストリップ218aに結合し、第1マイクロストリップ対202の第2マイクロストリップ2

40

50

02bを第2マイクロストリップ対218の第4マイクロストリップ218bに結合する。閉成されるスイッチ組立体は、図6の論理回路502を参照して上述したような技法を使用して開離することが可能である。

【0030】

次に、データ信号は、コントローラ240により設定されたようにスイッチマトリクス200によりルートが決定される。例えば、スイッチ組立体234が閉成し、データ信号がマイクロストリップ218a, 218bを横切る差動信号として印加されるようにスイッチマトリクス200が設定されると、データ信号のルートが決定されてマイクロストリップ218a, 218bを横切る差動信号を生成する。

【0031】

図7、図8及び図9は、図5のクロス点スイッチ400を制御する別の制御回路を示す。これらの別の制御回路は、以下に詳細に説明されるように、クロス点スイッチ400の第1スイッチポート416で電圧レベルをセットする出力信号を作成するのに使用可能である。第2スイッチポート418での電圧レベルをセットする相補的出力信号の作成は、当業者には明白であろう。

【0032】

図7、図8及び図9に示された各制御回路は、例えばマイクロストリップ対202等の対応するマイクロストリップ対の信号から作成された第1分岐ライン520上の第1分岐信号と、例えばマイクロストリップ対218等の対応する他のマイクロストリップ対から作成された第2分岐ライン522上の第2分岐信号とに基づき、第1スイッチポート416で電圧レベルをセットする。好適な一実施形態において、各制御ライン520, 522は、対応するマイクロストリップ対202, 218間の中間点に配置される。第1抵抗524aは第1マイクロストリップ202a及び第1分岐ライン520間を結合し、第2抵抗524bは第2マイクロストリップ202b及び第1分岐ライン520間を結合し、第3抵抗524cは第3マイクロストリップ218a及び第2分岐ライン522間を結合し、第4抵抗524dは第4マイクロストリップ218b及び第2分岐ライン522間を結合する。抵抗524aないし524dは好適には、約10kΩ以上の抵抗値を有する高抵抗である。（例えば、スイッチングモード後のデータ信号受信の間）マイクロストリップ対の平衡が保たれると、マイクロストリップ間の中間点に仮想接地が存在するので、マイクロストリップ対及び対応する分岐ライン間に結合は生じない。データ信号発信の間、結合が生じないので、制御回路に起因する挿入損失を最小にすることができる。マイクロストリップ対のマイクロストリップが非平衡になると、マイクロストリップ対のマイクロストリップ及び対応する分岐ライン間に高周波結合が生ずるので、分岐ライン上に信号が作成される。図7、図8及び図9に示される制御回路を制御するために分岐ライン上の信号（「分岐された信号」）を作成するためにマイクロストリップ対上に必要な信号の作成は、当業者には明白であろう。

【0033】

図7は積分制御回路530を示す。図示された積分制御回路530は、論理回路532及び積分器534を有する。論理回路532は好適には排他ORゲート536及びインバータ538を有し、積分器534はシャントキャパシタを使用して実施可能である。論理回路532は、第1及び第2分岐ライン520, 522上に受信された分岐信号のスカラ積を作成する。積分器534はスカラ積を積分する。第1及び第2分岐ライン520, 522上の分岐信号が同一なら、積分器534は第1スイッチポート416で例えば3.0Vの最大出力を生成する。第1スイッチポート416で最大値が生成されると、マイクロストリップ202, 218のクロス点でのクロス点スイッチ400（図5参照）は閉状態になる。分岐信号が同一でない場合に生ずる例えば1.0V以下の低い値では、クロス点スイッチ400が開状態になる。2以上のクロス点に対応して2以上のクロス点スイッチが同時に閉状態になると、そのクロス点でスイッチを閉成するために1クロス点に対応するマイクロストリップにより1分岐信号が生成でき、そのクロス点でスイッチを閉成するために別の1クロス点に対応するマイクロストリップにより別の分岐信号が生成できることは

10

20

30

40

50

、当業者に明白であろう。

【0034】

図示の積分器制御回路530において、第1及び第2分岐ライン520、522上の分岐信号は、スイッチマトリクス200を使用してデータ信号を通す場合であっても、クロス点スイッチ400を継続的に閉状態にするために印加する必要がある。分岐ライン上の信号は、データ信号の通過中にマイクロストリップ対の各マイクロストリップに同一電圧レベルの信号を加えることにより、印加することが可能である。データ信号は、差動信号として各マイクロストリップ対に沿って通るので、マイクロストリップ間の差動電圧が変化しない限り、データ信号の完全性を保つことができる。このようにして、分岐ライン上の分岐信号を生成するのに使用されるマイクロストリップ対上の信号は、マイクロストリップ対の両マイクロストリップ上の電圧レベルが同時に上下する限り、データ信号と同じライン上に「乗る」ことができる。さらに、これら信号の分離をさらに強化するために、制御信号及びデータ信号用に異なる周波数を使用することが可能である。

【0035】

図8は論理制御回路550を示す。図示の論理制御回路550は、ANDゲート552及び従来のトグルフリップフロップ554を有する。ANDゲート552の第1入力部は、第1分岐ライン520に結合されて第1分岐信号を受信する。ANDゲートの第2入力部は、第2分岐ライン522に結合されて第2分岐信号を受信する。ANDゲートの出力部は、フリップフロップ554のクロックポート(CLK)に結合される。フリップフロップ554の出力(Q)は第1スイッチポート416に結合される。ANDゲートの入力部及びフリップフロップ554の出力部における第1及び第2分岐信号の値は最初は低いため、クロス点スイッチ400(図5参照)に対応して開状態となる。例えば3.0Vより大きな高い分岐信号値がANDゲート552の両入力部で受信されると、ANDゲート552の出力は低から高に変化し、フリップフロップ554の出力(Q)を低から高に切り換える。このため、対応するクロス点スイッチを閉成する。次に、ANDゲート552の入力部での分岐信号が低にセットされ、データ信号を通すために閉状態のクロス点スイッチを使用することができる。別の高い分岐信号値が続いてANDゲート552の両入力部に受信されると、ANDゲートの出力は低から高に変化し、フリップフロップ554の出力を高から低に切り換える。このため、対応するクロス点スイッチが開状態となり、データ信号伝送を中止する。

【0036】

図9はサイリスタ制御回路560を示す。サイリスタ制御回路560は、第1トランジスタ564及び第2トランジスタ566からなる従来のサイリスタ562を有する。第1トランジスタ564のエミッタは、第1分岐ライン520に結合されて第1分岐信号を受信する。第2トランジスタ566のエミッタは、抵抗568を介して第2分岐ライン522に結合され第2分岐信号を受信する。また、第2トランジスタ566のエミッタは、対応するクロス点スイッチ400(図5参照)を制御するために第1スイッチポート416に結合される。サイリスタ562を横切って、例えば第1トランジスタ564のエミッタ及び第2トランジスタ566のエミッタの間にサイリスタ562の降伏電圧を超える電圧を印加すると、サイリスタ562をオンにし、第1スイッチポート416に高い値を生成して対応するクロス点スイッチを閉成する。サイリスタ562は、第1トランジスタ564のエミッタ及び第2トランジスタ566のコレクタ間にサイリスタ562を通過して「ホールドオン」電流が流れる限り、オンのままである。ホールドオン電流は、図7の積分制御回路530に印加されるスイッチング信号と同様な方法でサイリスタ562に供給することができることは当業者には明白であろう。サイリスタ562を流れる電流をホールドオン電流以下に減少させると、サイリスタがオフになり、第1スイッチポート416で低い値を生成して対応するクロス点スイッチを開状態にする。

【0037】

図10及び図11は、図2のスイッチマトリクス200内のバイアスラインのルートを決めるための好適な方法を示す。バイアスラインはスイッチの部品をバイアスするのに使

用可能である。例えば、バイアスラインは、図 6 及び図 5 に示される論理回路 5 0 2, 5 0 4 及びスイッチ 2 3 4 a, 2 3 4 b, 4 0 2 をバイアスするために使用可能である。好適には、図 1 0 に示されるようにスイッチマトリクス 2 0 0 の例えばマイクロストリップ対 2 0 2, 2 1 8 等のマイクロストリップ対は一つの層（例えば層 1）に配置され、図 1 1 に示されるようにバイアスライン 6 0 0, 6 0 2 等のバイアスラインは別の層（例えば層 2）に配置されて、製造を容易にすると共にマイクロストリップ及びバイアスライン間の電氣的絶縁を維持する。図示の実施形態において、第 1 バイアスライン 6 0 0（図 1 1 参照）は、第 1 マイクロストリップ対 2 0 2（図 1 0 参照）の第 1 マイクロストリップ 2 0 2 a 及び第 2 マイクロストリップ 2 0 2 b 間に位置し、第 2 バイアスライン 6 0 2（図 1 1 参照）は、第 2 マイクロストリップ対 2 1 8（図 1 0 参照）の第 3 マイクロストリップ 2 1 8 a 及び第 4 マイクロストリップ 2 1 8 b 間に位置する。バイアスラインの側面に位置するマイクロストリップの平衡が保たれている場合、上述したように仮想接地がマイクロストリップ間の中間点に存在する。従って、バイアスラインは仮想接地に配置されるので、マイクロストリップ及びバイアスライン間の結合は最小になる。

10

【0038】

<シミュレーション>

図 1 2 は、0 から 40 GHz の間の周波数に対して従来のマイクロストリップ間のシミュレートされたクロス点の結合特性をデシベル（dB）で示したグラフである。このシミュレーションは、100 μ m の GaAs 基板にわたって例えばマイクロストリップ 1 0 2 a 及びマイクロストリップ 1 0 2 i（図 1 参照）等の 25 μ m マイクロストリップを使用して Sonnet（登録商標）（当業者には周知の電磁場のシミュレーションができるコンピュータソフトウェアプログラム）で実行された。グラフから理解されるように、25 GHz で従来のマイクロストリップ構成を使用すると、結合はおおよそ -20dB である。

20

【0039】

図 1 3 は、0 から 40 GHz の間の周波数に対して本発明による平衡を保たれたマイクロストリップ対の間のシミュレートされたクロス点の結合特性をデシベル（dB）で示したグラフである。このシミュレーションも、250 μ m のシリコン基板にわたって例えばマイクロストリップ 2 0 2 a, 2 0 2 b 及びマイクロストリップ 2 1 8 a, 2 1 8 b（図 3 参照）等の 25 μ m マイクロストリップを使用して Sonnet（登録商標）で実行された。体抵抗率は 20 Ω cm である。グラフから理解されるように、25 GHz で結合はおおよそ -70dB である。従って、従来の手法より良好な絶縁が得られた。

30

【0040】

本発明をいくつかの特定実施形態で説明したが、当業者には種々の変形、変更、改良が可能である。例えば、8 $\times$ 8 スwitchマトリクスが例示されたが、本発明は実質的に任意のサイズのスイッチマトリクスで使用してもよい。本開示から為すことが明白であるこのような変形、変更、改良は、本明細書に明示していなくても上述の説明の部分であることが意図されており、本発明の真髄及び範囲内であることが意図されている。従って、上述の説明は例示のためのみであって、限定するものではない。本発明は、特許請求の範囲に定義されたもの及びその等価物にのみ限定される。

【図面の簡単な説明】

40

【0041】

【図 1】従来のスイッチマトリクスの回路図である。

【図 2】本発明によるスイッチマトリクスの回路図である。

【図 3】図 2 のスイッチマトリクス内のクロス点の回路図である。

【図 4】図 2 のスイッチマトリクスに使用される増幅器の回路図である。

【図 5】図 2 のスイッチマトリクスに使用されるスイッチの回路図である。

【図 6】図 5 のスイッチに使用されるで制御回路の回路図である。

【図 7】図 5 のスイッチに使用されるで制御回路の回路図である。

【図 8】図 5 のスイッチに使用されるで制御回路の回路図である。

【図 9】図 5 のスイッチに使用されるで制御回路の回路図である。

50

【図 10】図 2 のスイッチマトリクスにおける半導体基板上に配置された第 1 層のマイクロストリップ対を示す回路図である。

【図 11】図 2 のスイッチマトリクスにおける半導体基板上に配置された第 2 層のバイアスラインを示す回路図である。

【図 12】従来のクロス点についてのライン対ライン絶縁のシミュレーション結果を示すグラフである。

【図 13】本発明によるクロス点についてのライン対ライン絶縁のシミュレーション結果を示すグラフである。

【符号の説明】


【0042】

200 スwitchマトリクス
202～216 第 1 マイクロストリップ対
202a 第 1 マイクロストリップ
202b 第 2 マイクロストリップ
218～232 第 2 マイクロストリップ対
218a 第 3 マイクロストリップ
218b 第 4 マイクロストリップ
234, 242 スwitch組立体
234a 第 1 スwitch
234b 第 2 スwitch
236 クロス点
240 コントローラ
300 増幅器
416, 418 スwitchポート
502, 532 論理回路


10

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】



【図 1 2】



【図 1 3】



フロントページの続き

(72)発明者 ノーヤン キナイマン

アメリカ合衆国 02148 マサチューセッツ州 モルデン メーンストリート 520 アパ
ートメント 1806

Fターム(参考) 5J012 BA02

5J055 AX48 BX09 DX03 DX12 EY17 EY21 EZ07 EZ25 EZ31 FX12
FX17 FX35 FX36 GX01